JP2023080056A - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP2023080056A
JP2023080056A JP2022190219A JP2022190219A JP2023080056A JP 2023080056 A JP2023080056 A JP 2023080056A JP 2022190219 A JP2022190219 A JP 2022190219A JP 2022190219 A JP2022190219 A JP 2022190219A JP 2023080056 A JP2023080056 A JP 2023080056A
Authority
JP
Japan
Prior art keywords
gap fill
isolation
image sensor
region
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022190219A
Other languages
English (en)
Inventor
燦 亨 金
Chanhyung Kim
拮 ウ 公
Gilwoo Kong
至 希 梁
Jihee Yang
康 俊 李
Khangjune Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2023080056A publication Critical patent/JP2023080056A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】暗電流特性を改善して光特性効率及び感度を向上させたイメージセンサを提供する。【解決手段】本発明のイメージセンサは、基板内に配置された光電変換素子領域と、基板の第１面から第１面に対向する第２面の方向に形成され、平面図上で、光電変換素子領域を囲み、光電変換素子領域の側面に隣接する第１領域及び光電変換素子領域の各コーナーに隣接する第２領域を有する分離構造物と、を備え、分離構造物は、平面図上で、光電変換素子領域をそれぞれ囲む第１分離層、第１分離層を囲む第２分離層、第１領域で第２分離層間の空間の少なくとも一部を満たす第１ギャップフィルパターン、及び第２領域で第２分離層間の空間の少なくとも一部を満たす第２ギャップフィルパターンを含む。【選択図】図１ａ

Description

本発明は、イメージセンサに関する。
画像を撮影して電気的信号に変換するイメージセンサは、デジタルカメラ、携帯電話用カメラ、携帯用ビデオカメラなどの一般消費者向け電子機器だけではなく、自動車、セキュリティ装置、ロボットなどに装着されるカメラにも用いられる。このようなイメージセンサは、小型化及び高い解像度が要求されるため、これを満たすための様々な研究が行われている。
特開２０２１－０２２７２８号公報
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、暗電流特性を改善して光特性効率及び感度を向上させたイメージセンサを提供することにある。
上記目的を達成するためになされた本発明の一態様によるイメージセンサは、第１基板及び前記第１基板上の第１回路素子を含む第１チップ構造物と、前記第１チップ構造物上の第２チップ構造物と、を備え、前記第２チップ構造物は、前記第１チップ構造物に向かい合う第１面及び前記第１面に対向する第２面を有する第２基板と、前記第２基板の前記第１面に配置される第２回路素子と、前記第２基板の前記第２面上の反射防止層と、前記反射防止層上のカラーフィルタと、前記カラーフィルタ上のマイクロレンズと、前記第２基板内の分離構造物と、前記分離構造物によって互いに離隔される前記第２基板内の光電変換素子領域と、を含み、前記分離構造物は、前記光電変換素子領域の側面に隣接する第１領域及び前記光電変換素子領域の各コーナーに隣接する第２領域を有し、前記分離構造物は、平面図上で、前記光電変換素子領域をそれぞれ囲む第１分離層、前記第１分離層を囲む第２分離層、前記第１領域で前記第２分離層間の空間の少なくとも一部を満たす第１ギャップフィルパターン、及び前記第２領域で前記第２分離層間の空間の少なくとも一部を満たす第２ギャップフィルパターンを含み、前記第２ギャップフィルパターンは、平面図上で前記第１ギャップフィルパターンに接触する。
上記目的を達成するためになされた本発明の他の態様によるイメージセンサは、基板内に配置された光電変換素子領域と、前記基板の第１面から前記第１面に対向する第２面の方向に形成され、平面図上で、前記光電変換素子領域を囲み、前記光電変換素子領域の側面に隣接する第１領域及び前記光電変換素子領域の各コーナーに隣接する第２領域を有する分離構造物と、を備え、前記分離構造物は、平面図上で、前記光電変換素子領域をそれぞれ囲む第１分離層、前記第１分離層を囲む第２分離層、前記第１領域で前記第２分離層間の空間の少なくとも一部を満たす第１ギャップフィルパターン、及び前記第２領域で前記第２分離層間の空間の少なくとも一部を満たす第２ギャップフィルパターンを含む。
上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサは、基板内に配置された光電変換素子領域と、前記基板の第１面から前記第１面に対向する第２面の方向に形成されて前記光電変換素子領域を囲む分離構造物と、を備え、前記分離構造物は、平面図上で、前記光電変換素子領域を囲む第１分離層、前記第１分離層を囲む第２分離層、前記第２分離層に接触する第１ギャップフィルパターン、及び前記光電変換素子領域の各コーナーに隣接する領域に前記第２分離層と接触する第２ギャップフィルパターンを含み、前記第２ギャップフィルパターンは、前記第１ギャップフィルパターンによって互いに離隔されて配置される。
一実施形態によるイメージセンサの製造方法は、基板をエッチングしてライン領域及びクロス領域を有する分離トレンチを形成する段階と、前記分離トレンチ内に第１分離層を形成する段階と、前記分離トレンチ内の前記第１分離層上に第２分離層を形成する段階と、前記ライン領域で前記分離トレンチを充填し前記クロス領域で前記分離トレンチを部分的に充填して前記第２分離層上に第１ギャップフィル物質層を形成する段階と、前記第１ギャップフィル物質層をエッチングして前記ライン領域で第１ギャップフィルパターンを形成し前記クロス領域で前記第２分離層を露出させる段階と、前記クロス領域に前記分離トレンチを充填して前記第２分離層に接触する第２ギャップフィル物質層を形成する段階と、前記第２ギャップフィル物質層をエッチングして前記クロス領域に前記第２分離層に接触する第２ギャップフィルパターンを形成する段階と、前記第１ギャップフィルパターン及び前記第２ギャップフィルパターン上にキャッピング層を形成する段階と、を有する。
他の実施形態よるイメージセンサの製造方法は、第１基板、前記第１基板上の第１回路素子、前記第１回路素子上の第１配線構造物、及び前記第１配線構造物を覆う第１絶縁層を含む第１構造物を形成する段階と、第２基板、前記第２基板内の光電変換素子領域、前記第２基板の第１面から前記第１面に対向する第２面の方向に形成される分離構造物、前記第２基板の第１面上の第２回路素子、第２配線構造物、及び前記第２配線構造物を覆う第２絶縁層を含む第２構造物を形成する段階と、前記第１絶縁層と前記第２絶縁層とが互いに接触するように前記第１構造物と前記第２構造物とを互いに接合する段階と、を有し、前記分離構造物を形成する段階は、前記第２基板をエッチングしてライン領域及びクロス領域を有する分離トレンチ並びに前記分離トレンチによって離隔される半導体パターンを形成する段階と、前記分離トレンチ内に複数の層を形成する段階と、前記ライン領域に前記分離トレンチを充填する第１ギャップフィルパターンを形成する段階と、前記クロス領域に前記分離トレンチを充填して前記第１ギャップフィルパターンに接触する第２ギャップフィルパターンを形成する段階と、を含む。
本発明によれば、分離トレンチのライン領域に第１ギャップフィルパターンを配置し、分離トレンチのクロス領域に第２ギャップフィルパターンを配置することで、暗電流特性が改善されて光特性効率及び感度を向上させたイメージセンサ及びその製造方法を提供することができる。
本発明の一実施形態によるイメージセンサの一例を示した概略的な平面図である。 本発明の一実施形態によるイメージセンサの分離構造物を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサを示した断面図である。 本発明の一実施形態によるイメージセンサを示した断面図である。 本発明の一実施形態によるイメージセンサの分離構造物の一例を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサの他の例を示した概略的な平面図である。 本発明の一実施形態によるイメージセンサを示した断面図である。 本発明の一実施形態によるイメージセンサを示した断面図である。 本発明の一実施形態によるイメージセンサの分離構造物の多様な例を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサの分離構造物の多様な例を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサの分離構造物の多様な例を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサの分離構造物の多様な例を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサの分離構造物の多様な例を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサの分離構造物の多様な例を含む領域を拡大して示した図である。 本発明の一実施形態によるイメージセンサの更に他の例を示した概略的な平面図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を工程順によって示したフローチャートである。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するために分離トレンチを形成した基板を示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の他の例を工程順によって示したフローチャートである。 本発明の一実施形態によるイメージセンサの製造方法の他の例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の他の例を説明するための工程順によって示した図である。 本発明の一実施形態によるイメージセンサの製造方法の他の例を説明するための工程順によって示した図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
図１ａは、本発明の一実施形態によるイメージセンサの一例を示した概略的な平面図として、イメージセンサの一部を拡大した平面状態を示し、図１ｂは、本発明の一実施形態によるイメージセンサの分離構造物を含む領域を拡大して示した図として、図１ａのイメージセンサの「Ａ」領域を拡大して示した図であり、図２ａ及び図２ｂは、本発明の一実施形態によるイメージセンサを示した断面図であって、図２ａは図１ａのイメージセンサを切断線Ｉ－Ｉ’線に沿って切断した断面を示した図であり、図２ｂは図１ａのイメージセンサを切断線ＩＩ－ＩＩ’線に沿って切断した断面を示した図であり、図２ｃは、本発明の一実施形態によるイメージセンサの分離構造物の一例を含む領域を拡大して示した図として、図２ａの「Ｂ１」領域及び図２ｂの「Ｂ２」領域をそれぞれ拡大して示した図である。
図１ａ～図２ｂを参照すると、本実施形態によるイメージセンサ１０００は、第１チップ構造物１００及び第２チップ構造物２００を含む。第２チップ構造物２００は、第１チップ構造物１００上に配置される。第１チップ構造物１００はロジックチップであり、第２チップ構造物２００は複数のピクセル領域ＰＸを含むイメージセンサチップである。一実施形態において、第１チップ構造物１００は、ロジックチップ及びメモリチップを含む積層チップ構造物である。
第１チップ構造物１００は、第１基板１０１、第１基板１０１上の活性領域を限定する第１素子分離層１１０、第１基板１０１上の第１回路素子１２０、並びに第１回路素子１２０上の第１配線構造物１３０及び第１絶縁層１４０を含む。
第１基板１０１は、半導体物質、例えばＩＶ族半導体、ＩＩＩ－Ｖ族化合物半導体、又はＩＩ－ＶＩ族化合物半導体を含む。第１回路素子１２０は、ゲート１２２及びソース／ドレイン１２４を含むトランジスタなどの素子を含む。第１絶縁層１４０は、第１基板１０１上の第１回路素子１２０及び第１配線構造物１３０を覆い、複数の絶縁層を含む。例えば、第１絶縁層１４０は、シリコン酸化物層、低誘電体層、又はシリコン窒化物層のうちの少なくとも２種類以上を含む多層で形成される。
第２チップ構造物２００は、互いに対向する第１面２０１Ｓ１と第２面２０１Ｓ２とを有する第２基板２０１、第２基板２０１の第１面２０１Ｓ１に配置されて活性領域を限定する第２素子分離層２１０、第２基板２０１の第１面２０１Ｓ１と第１チップ構造物１００との間に配置される第２回路素子２２０、第２配線構造物２３０、及び第２絶縁層２４０、第２基板２０１内の光電変換素子領域ＰＤ、第２基板２０１を貫通して光電変換素子領域ＰＤを囲む分離構造物ＩＳ、第２基板２０１の第２面２０１Ｓ２上に配置された絶縁構造物２７０、絶縁構造物２７０上のカラーフィルタ２８０、及びカラーフィルタ２８０上のマイクロレンズ２９０を含む。
第２基板２０１は、半導体物質、例えばＩＶ族半導体、ＩＩＩ－Ｖ族化合物半導体、又はＩＩ－ＶＩ族化合物半導体を含む。例えば、第２基板２０１は単結晶シリコン基板である。
第２素子分離層２１０は、例えばシャロートレンチ素子分離（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＳＴＩ）工程によって形成される。第２素子分離層２１０は、第２基板２０１の第１面２０１Ｓ１から第２基板２０１内に一部が延びる。第２素子分離層２１０は、絶縁物質、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物、又はこれらの組み合わせで形成される。
第２回路素子２２０は、トランスファーゲートＴＧ、浮遊拡散領域ＦＤ、及び回路トランジスタ２２１を含む。回路トランジスタ２２１は、ゲート２２２及びソース／ドレイン２２４を含む。トランスファーゲートＴＧは、隣接する光電変換素子領域ＰＤから隣接する浮遊拡散領域ＦＤに電荷を転送する。回路トランジスタ２２１は、ソースフォロワトランジスタ、リセットトランジスタ、又は選択トランジスタのうちの少なくとも一つである。トランスファーゲートＴＧは、第２基板２０１の第１面２０１Ｓ１から第２基板２０１の内部に延びる部分を含む垂直トランスファーゲートである。
第２配線構造物２３０は、それぞれ異なる高さレベルに位置する多層の配線及び多層の配線を電気的に連結して多層の配線を第２回路素子２２０に電気的に連結するビアを含む。
第２絶縁層２４０は、第２基板２０１の第１面２０１Ｓ１の下の第２回路素子２２０及び第２配線構造物２３０を覆い、複数の絶縁層を含む。例えば、第２絶縁層２４０は、シリコン酸化物層、低誘電体層、又はシリコン窒化物層のうちの少なくとも２種類以上を含む多層で形成される。第２絶縁層２４０は、第１絶縁層１４０に接触してボンディングされる。
光電変換素子領域ＰＤは、第２基板２０１の内部に形成され、分離構造物ＩＳによって互いに離隔される。ピクセル領域ＰＸは、光電変換素子領域ＰＤを含む領域として定義される。例えば、各ピクセル領域ＰＸは、１つの光電変換素子領域ＰＤを含む。光電変換素子領域ＰＤは、入射光に対応する電荷を生成及び蓄積する。例えば、光電変換素子領域ＰＤは、フォトダイオード、フォトトランジスタ、フォトゲート、ピンドフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏ ｄｉｏｄｅ：ＰＰＤ）、及びこれらの組み合わせを含む。
分離構造物ＩＳは、各光電変換素子領域ＰＤを含むピクセル領域ＰＸを囲むように配置される。分離構造物ＩＳは、第２基板２０１を貫通する分離トレンチＤＴ内に配置される。分離構造物ＩＳは、第２基板２０１の第１面２０１Ｓ１から第１面２０１Ｓ１に対向する第２面２０１Ｓ２の方向に形成される。例えば、分離構造物ＩＳの少なくとも一部は、第２基板２０１を貫通する。他の例において、分離構造物ＩＳは、第２基板２０１を完全に貫通することなく、部分的に貫通するように配置される。分離構造物ＩＳは、第２素子分離層２１０の一部に連結される。例えば、分離構造物ＩＳは、第２素子分離層２１０を貫通する。
分離構造物ＩＳは、図１ａ及び図１ｂに示したように、光電変換素子領域ＰＤの側面Ｓに隣接する第１領域ＬＲ及び光電変換素子領域ＰＤの各コーナーＣに隣接する第２領域ＣＲを有する。第２領域ＣＲは、平面図上で、分離構造物ＩＳの格子パターンの交差する領域であり、例えばＸ方向に延びるパターンとＹ方向に延びるパターンとが交差する領域を含む。
分離構造物ＩＳは、平面図上で、各光電変換素子領域ＰＤを囲む第１分離層２５１及び第２分離層２５２を含む。第１分離層２５１は光電変換素子領域ＰＤをそれぞれ囲み、第２分離層２５２は第１分離層２５１をそれぞれ囲む。第１分離層２５１及び第２分離層２５２は、第１領域ＬＲから第２領域ＣＲに延び、第２領域ＣＲの光電変換素子領域ＰＤの各コーナーを囲むようにラウンドされた部分を含む。
分離構造物ＩＳは、第１領域ＬＲで第２分離層２５２間の空間の少なくとも一部を満たす第１ギャップフィルパターン２６１、及び第２領域ＣＲで第１分離層２５２間の空間の少なくとも一部を満たす第２ギャップフィルパターン２６２を更に含む。第２ギャップフィルパターン２６２は、第１ギャップフィルパターン２６１と互いに接触する。第２ギャップフィルパターン２６２は、複数の光電変換素子領域ＰＤの各コーナーに隣接して配置され、第１ギャップフィルパターン２６１によって互いに離隔されて配置される。第１ギャップフィルパターン２６１は、平面図上で、第１方向（Ｘ方向又はＹ方向）に隣接する光電変換素子領域ＰＤ間に配置され、第２ギャップフィルパターン２６２は、平面図上で、第１方向に斜めであり第２基板２０１の第２面２０１Ｓ２に平行な第２方向（Ｗ１方向又はＷ２方向）に互いに隣接する光電変換素子領域ＰＤ間に配置される。第１方向（Ｘ方向又はＹ方向）に、第１ギャップフィルパターン２６１は第１最小幅Ｗ１を有し、第２方向（Ｗ１方向又はＷ２方向）に、第２ギャップフィルパターン２６２は第２最小幅Ｗ２を有し、第１最小幅Ｗ１は第２最小幅Ｗ２よりも小さい。一例として、第２最小幅Ｗ２は第１最小幅Ｗ１の約１．３倍～約４倍又は約１．８倍～約２．２倍である。第１ギャップフィルパターン２６１は第１最小幅Ｗ１を有する第１部分及び第１最小幅Ｗ１よりも大きい幅Ｗ１ｅを有する第２部分を含み、第２ギャップフィルパターン２６２は第２最小幅Ｗ２を有する第１部分及び第２最小幅Ｗ２よりも大きい幅Ｗ２ｅを有する第２部分を含む。
第２ギャップフィルパターン２６２は、平面図上で、十字（ｃｒｏｓｓ）状を有する。第１ギャップフィルパターン２６１に接触する第２ギャップフィルパターン２６２の側面は、第１ギャップフィルパターン２６１に向かって凸状の曲面である。本明細書において、他の要素に「向かって」曲面であるとして説明する第１要素の表面は、第１要素の「凸状」の表面である。第２ギャップフィルパターン２６２は、平面図上で、光電変換素子領域ＰＤの各コーナーＣの一部に向かい合う凹状の領域ＣＳを含む。凹状の領域ＣＳは、第２分離層２５２に接触する。
分離構造物ＩＳは、第１分離層２５１間に、第１分離層２５１と第２分離層２５２との間に配置されるライナー層２５３と第１ギャップフィルパターン２６１及び第２ギャップフィルパターン２６２とを覆うキャッピング層２６８を更に含む。ライナー層２５３は、平面図上で、第１分離層２５１をそれぞれ囲む。ライナー層２５３は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、又はこれらの組み合わせからなる。第１分離層２５１は、第２分離層２５２及びライナー層２５３よりも第２基板２０１の第１面２０１Ｓ１に向かって更に長く延び、キャッピング層２６８に接触する。キャッピング層２６８は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、又はこれらの組み合わせからなる。
一例として、第２ギャップフィルパターン２６２は、第１ギャップフィルパターン２６１とは異なる物質を含み、第２分離層２５２と同一の物質を含む。一例として、第１分離層２５１は、第２分離層２５２とは異なる物質を含む。ライナー層２５３は、第１分離層２５１及び第２分離層２５２とは異なる物質を含む。第１分離層２５１は、絶縁物質、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物、又はこれらの組み合わせからなる。第２分離層２５２は、半導体物質、例えばｎ型又はｐ型不純物でドープされたポリシリコン又はアンドープ（ｕｎｄｏｐｅｄ）ポリシリコンを含む。第１ギャップフィルパターン２６１は、絶縁物質、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物、又はこれらの組み合わせからなる。第２ギャップフィルパターン２６２は、半導体物質、例えばｎ型又はｐ型不純物でドープされたポリシリコン又はアンドープ（ｕｎｄｏｐｅｄ）ポリシリコンを含む。ｎ型不純物は、リン（Ｐ）、ヒ素（Ａｓ）、ビスマス（Ｂｉ）、又はアンチモン（Ｓｂ）のうちの少なくとも一つを含み、ｐ型不純物元素は、ホウ素（Ｂ）、インジウム（Ｉｎ）、又はガリウム（Ｇａ）のうちの少なくとも一つを含む。
これとは異なり、分離構造物ＩＳをなす第１及び第２分離層（２５１、２５２）、並びに第１及び第２ギャップフィルパターン（２６１、２６２）は、それぞれ導電物質、例えばチタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、タングステン窒化物（ＷＮ）、チタン（Ｔｉ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、又は銅（Ｃｕ）のうちの少なくとも一つを含むこともできる。
第１分離層２５１、第２分離層２５２、ライナー層２５３、第１ギャップフィルパターン２６１、及び第２ギャップフィルパターン２６２のそれぞれは、イメージセンサ１０００の分離構造物ＩＳの構造を明確に説明するために拡大縮小表示（又は強調表示や簡略化表示）されており、実際の製品の各構成要素は、図示したものよりも比較的薄い厚さを有する。一方、第２分離層２５２は、第１分離層２５１よりも厚い厚さを有するが、これに限定されず、分離構造物ＩＳをなす各構成要素の厚さは互いに同一であるか又は互いに異なる。
本発明の一実施形態によると、第２ギャップフィルパターン２６２に負の電圧を印加する。第２ギャップフィルパターン２６２を介して負の電圧が第２ギャップフィルパターン２６２に接触する第２分離層２５２に印加される。光電変換素子領域ＰＤで生成された正電荷が光電変換素子領域ＰＤを囲む第２分離層２５２を介して除去される。イメージセンサ１０００によって生成される電気的信号に基づくイメージの品質を低下させる暗電流を潜在的に減少させる。結果的に、第２ギャップフィルパターン２６２が第２分離層２５２に接触することで、イメージセンサの暗電流特性が改善される（例えば、イメージセンサ１０００は、内部の暗電流が減少するように構成され、従ってイメージセンサ１０００は、暗電流の減少によってイメージ生成性能が向上する）。
一方、第２ギャップフィルパターン２６２が例えばポリシリコン層を含み、ポリシリコン層が第２分離層２５２間で分離トレンチＤＴの内側空間の全体をギャップフィルする物質層として利用される場合、入射した光の一部が光電変換素子領域ＰＤではなく、ポリシリコン層に吸収されて光特性効率が低下することがある。本実施形態によると、第１領域ＬＲからギャップフィル物質層に第１ギャップフィルパターン２６１を形成し、第２領域ＣＲからギャップフィル物質層に第２ギャップフィルパターン２６２を形成する。第２ギャップフィルパターン２６２を光電変換素子領域ＰＤのコーナーに隣接して局部的に配置させることで（例えば、光電変換素子領域ＰＤのコーナーに隣接する第２領域ＣＲで第２分離層間の空間の少なくとも一部を満たす第２ギャップフィルパターン２６２を配置させることで）、入射した光の一部がポリシリコン層に吸収されることを最小限に抑え、光電変換素子領域ＰＤのコーナーに隣接する第２ギャップフィルパターン２６２に基づいてこのような吸収を減少させるため、イメージセンサ１０００の性能が向上し、光特性効率が向上する。
即ち、第２領域ＣＲにおける第２ギャップフィルパターン２６２は、第２分離層２５２に接触しているため、第２分離層２５２に負の電圧を印加する電気的連結通路を提供して、イメージセンサの暗電流特性を改善させながら、同時に第２領域ＣＲに第２ギャップフィルパターン２６２を局部的又は断続的に配置させることで、イメージセンサの光特性効率及び感度を向上させることができる。
絶縁構造物２７０は、第２基板２０１及び分離構造物ＩＳを覆う。絶縁構造物２７０は、屈折率を調節して入射した光が高い透過率で光電変換素子領域ＰＤに進行するようにする反射防止層を含む。絶縁構造物２７０は、順に積層された複数の絶縁層を含む。例えば、絶縁構造物２７０は、順に積層された第１層２７１、第２層２７２、第３層２７３、及び第４層２７４を含む。第１～第４層（２７１、２７２、２７３、２７４）は、アルミニウム酸化物、ハフニウム酸化物、シリコン酸窒化物、シリコン酸化物、及びシリコン窒化物のうちの少なくとも一つを含む。
カラーフィルタ２８０は、特定の波長の光を通過させて光電変換素子領域ＰＤに到達させる。例えば、カラーフィルタ２８０は、樹脂に金属又は金属酸化物を含む顔料（ｐｉｇｍｅｎｔ）を混合した物質で形成される。カラーフィルタ２８０は、緑色フィルタ、赤色フィルタ、及び青色フィルタを含む。実施形態によって、カラーフィルタ２８０は省略され、イメージセンサ１０００は、カラーフィルタ２８０と共に、又はカラーフィルタ２８０に代替して有機光電変換膜を含む。
マイクロレンズ２９０は、各光電変換素子領域ＰＤに垂直方向Ｚに重なる。マイクロレンズ２９０は、入射する光を集光させるために、第２基板２０１から離れる方向に凸状である。マイクロレンズ２９０は、入射する光を光電変換素子領域ＰＤ内に集光させる。マイクロレンズ２９０は、透明なフォトレジスト物質又は透明な熱硬化性樹脂物質で形成される。例えば、マイクロレンズ２９０は、ＴＭＲ系列の樹脂（Ｔｏｋｙｏ Ｏｈｋａ Ｋｏｇｙｏ，Ｃｏ．製品）又はＭＦＲ系列の樹脂（Ｊａｐａｎ Ｓｙｎｔｈｅｔｉｃ Ｒｕｂｂｅｒ Ｃｏｒｐｏｒａｔｉｏｎ製品）で形成されるが、これらの物質に限定されるものではない。
図３は、本発明の一実施形態によるイメージセンサの他の例を示した概略的な平面図であり、図４ａ及び図４ｂは、本発明の一実施形態によるイメージセンサを示した断面図であって、図４ａは図３のイメージセンサを切断線ＩＩＩ－ＩＩＩ’線に沿った断面を示した図であり、図４ｂは図３のイメージセンサを切断線ＩＶ－ＩＶ’線に沿った断面を示した図である。
図３～図４ｂを参照すると、本実施形態によるイメージセンサ１０００Ａの第２チップ構造物２００では、分離構造物ＩＳがライナー層２５３を含まない。第２分離層２５２は、第１分離層２５１を囲み、第１分離層２５１に直接接触する。第１ギャップフィルパターン２６１及び第２ギャップフィルパターン２６２のそれぞれは、第１分離層２５１に接触する部分を含む。
図５ａ、図５ｂ、図５ｃ、図５ｄ、図５ｅ、及び図５ｆは、本発明の一実施形態によるイメージセンサの分離構造物の多様な例を含む領域を拡大して示した図として、図２ｃの「Ｂ１」領域及び「Ｂ２」領域に対応する領域をそれぞれ拡大して示した図である。
図５ａを参照すると、イメージセンサ１０００Ｂにおいて、第２基板２０１の第１面２０１Ｓ１を基準にしてみたとき、第１ギャップフィルパターン２６１の下面及び第２ギャップフィルパターン２６２の下面は、図２ｃに示した実施形態よりも更に低く位置する。例えば、第１ギャップフィルパターン２６１の下面及び第２ギャップフィルパターン２６２の下面は、第２素子分離層２１０の第２基板２０１内の上面と実質的に同じレベルに配置される。但し、これに限定されず、第１ギャップフィルパターン２６１の下面及び第２ギャップフィルパターン２６２の下面は第２素子分離層２１０の第２基板２０１内の上面よりも高いレベルに配置され、第１ギャップフィルパターン２６１の下面は第２ギャップフィルパターン２６２の下面とは互いに異なるレベルに配置され得る。
図５ｂを参照すると、イメージセンサ１０００Ｃにおいて、第２基板２０１の第１面２０１Ｓ１を基準にしてみたとき、第１ギャップフィルパターン２６１の下面及び第２ギャップフィルパターン２６２の下面は、それぞれ凹状の下面を有する。第１ギャップフィルパターン２６１の下面の形状は第１ギャップフィルパターン２６１をエッチングする段階で形成され、第２ギャップフィルパターン２６２の下面の形状は第２ギャップフィルパターン２６２をエッチングする段階で形成される、各形状は実施形態に応じて多様に変更される。
図５ｃを参照すると、イメージセンサ１０００Ｄにおいて、第１ギャップフィルパターン２６１の下面及び第２ギャップフィルパターン２６２の下面は、それぞれ凹状の下面を有し、図５ｂの場合よりも第２ギャップフィルパターン２６２の下面は、第２基板２０１の第１面２０１Ｓ１を基準にしてより深いリセスを提供する。リセスは、互いに向かい合う第２分離層２５２の内側面の間に延び、その上端は第２ギャップフィルパターン２６２の上面よりも低いか又は同じレベルに配置される。
図５ｄを参照すると、イメージセンサ１０００Ｅは、分離構造物ＩＳが貫通する第２素子分離層２１０を含まない。分離構造物ＩＳが第２回路素子２２０の間で活性領域を限定する素子分離層として機能する。
図５ｅを参照すると、イメージセンサ１０００Ｆにおいて、分離構造物ＩＳの第２ギャップフィルパターン２６２の一部２６２ａは、第１領域ＬＲの第１ギャップフィルパターン２６１の内部にキャッピング層２６８から第１ギャップフィルパターン２６１の上端に向かう方向に延びるように配置される。第１領域ＬＲで第１ギャップフィル物質層（図９ｂの２６１’参考）が分離トレンチＤＴの内部を完全に充填できずに内部にシーム（ｓｅａｍ）が形成された場合、第１ギャップフィル物質層２６１’をエッチングする過程（図９ｃ）で第１ギャップフィルパターン２６１に所定深さのリセス部が形成される。第２ギャップフィルパターン２６２の一部２６２ａは、第２ギャップフィル物質層（図９ｄの２６２’）を形成するとき、リセス部が第２ギャップフィル物質層２６２’によって充填されることによって形成される。第１領域ＬＲで、第２ギャップフィルパターン２６２の一部２６２ａは、第２分離層２５２に接触せずに、第２基板２０１の第２面２０１Ｓ２に向かって幅が減少する形状を有する。例えば、第２ギャップフィルパターン２６２の一部２６２ａは、第２基板２０１の第２面２０１Ｓ２に向かって尖った形状を有する。
図５ｆを参照すると、イメージセンサ１０００Ｇにおいて、図５ｅのイメージセンサと類似に、分離構造物ＩＳの第２ギャップフィルパターン２６２の一部２６２ａ’は第１領域ＬＲの第１ギャップフィルパターン２６１の内部にキャッピング層２６８から第１ギャップフィルパターン２６１の上端に向かう方向に延びるように配置され、第２ギャップフィルパターン２６２の一部２６２ａ’は第２分離層２５２に接触する。図５ｆの実施形態は、例えば図５ｅの実施形態よりも第１領域ＬＲにおける第１ギャップフィル物質層２６１’のエッチングが更に過度に行われた場合に該当する。
図６は、本発明の一実施形態によるイメージセンサの更に他の例を示した概略的な平面図である。
図６を参照すると、イメージセンサ１０００Ｈは、Ｑ－ｃｅｌｌパターンからなるピクセル領域ＰＸを含む第２チップ構造物２００を含み、例えば、互いに隣接する４つの光電変換素子領域ＰＤが１つのマイクロレンズ２９０を共有し、互いに隣接する４つの光電変換素子領域ＰＤを互いに連結する連結領域ＰＤ＿Ｃが４つの光電変換素子領域ＰＤの中央に配置される。これにより、イメージセンサ１０００Ｆのダイナミックレンジ（ｄｙｎａｍｉｃ ｒａｎｇｅ）を最適化することができる。一方、４つの光電変換素子領域ＰＤの各コーナーに隣接する領域に第２ギャップフィルパターン２６２を断続的に配置することで、イメージセンサの光特性効率及び感度を向上させることができる。
図７は、本発明の一実施形態によるイメージセンサの製造方法の一例を工程順によって示したフローチャートであり、図８は、本発明の一実施形態によるイメージセンサの製造方法の一例を説明するために分離トレンチを形成した基板を示した図であり、図９ａ、図９ｂ、図９ｃ、図９ｄ、図９ｅ、図９ｆ、及び図９ｇは、本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図として、図８の基板の切断線Ｖ－Ｖ’及びＶＩ－ＶＩ’線に沿って切断した断面に対応する領域を示した図であり、図１０ａ、図１０ｂ、図１１ａ、及び図１１ｂは、本発明の一実施形態によるイメージセンサの製造方法の一例を説明するための工程順によって示した図である。
図７、図８及び図９ａを参照すると、第２基板２０１をエッチングしてライン領域ＬＲ及びクロス領域ＣＲを有する分離トレンチＤＴを形成し（段階Ｓ１０）、分離トレンチＤＴ内に第１分離層２５１、ライナー層２５３、及び第２分離層２５２を形成する（段階Ｓ２０）。
先ず、第２基板２０１を用意し、第２基板２０１の第１面２０１Ｓ１上にマスクパターンＭＫを形成し、マスクパターンＭＫを用いて第２基板２０１にエッチング工程を行って浅い分離トレンチＳＴを形成し、浅い分離トレンチＳＴに素子分離膜２１０’を形成する。素子分離膜２１０’は、浅い分離トレンチＳＴを完全に充填し、マスクパターンＭＫを覆う。素子分離膜２１０’の上面は、第２基板２０１の第１面２０１Ｓ１よりも高いレベルに形成される。
次に、素子分離膜２１０’上にマスク（図示せず）を形成し、素子分離膜２１０’及び第２基板２０１を異方性エッチングして分離トレンチＤＴを形成する。分離トレンチＤＴは、図９に示したように、格子パターンの形態に形成され、一例として、分離トレンチＤＴは、Ｘ方向に延びる第１ラインパターン及びＹ方向に延びる第２ラインパターンを含む。分離トレンチＤＴは、平面図上で、ライン状を有するライン領域ＬＲと、第１及び第２ラインパターンが交差する領域を含むクロス領域ＣＲとを含む。分離トレンチＤＴによって、図８に示したように、第２基板２０１にＸ方向及びＹ方向にマトリックス状に配列されて分離トレンチＤＴによって離隔される半導体パターン２０１Ｐが形成される。ライン領域ＬＲにおける半導体パターン２０１Ｐの側面Ｓ間の第１距離ｄ１は、クロス領域ＣＲにおける半導体パターン２０１ＰのエッジＣ間の第２距離ｄ２よりも小さい。
次に、分離トレンチＤＴ内に分離トレンチＤＴの内側面及び底面をコンフォーマルに覆う第１分離層２５１を形成し、分離トレンチＤＴ内の第１分離層２５１上にライナー層２５３を形成し、分離トレンチＤＴ内のライナー層２５３上に第２分離層２５２を形成する。実施形態によってライナー層２５３を形成することは省略され、この場合、第２分離層２５２は第１分離層２５１上に形成される。第２分離層２５２は、分離トレンチＤＴ上に形成されてから、エッチング工程によって浅い分離トレンチＳＴの下面よりも低いレベルにリセスされる。第２分離層２５２の上部の側面は、分離トレンチＤＴの内壁に向かって傾くが、これに限定されない。
図７及び図９ｂを参照すると、ライン領域ＬＲで分離トレンチＤＴを充填し、クロス領域ＣＲで分離トレンチＤＴを部分的に充填する第１ギャップフィル物質層２６１’を形成する（段階Ｓ３０）。
第１ギャップフィル物質層２６１’は、ライン領域ＬＲで分離トレンチＤＴを完全に充填して分離トレンチＤＴ上に延びるように形成される。ライン領域ＬＲよりもクロス領域ＣＲにおける半導体パターン２０１Ｐ間の空間が更に広いため、第１ギャップフィル物質層２６１’は、クロス領域ＣＲで分離トレンチＤＴを部分的に充填する。例えば、第１ギャップフィル物質層２６１’は、クロス領域ＣＲで分離トレンチＤＴが完全にギャップフィルされない。第１ギャップフィル物質層２６１’は、クロス領域ＣＲで第２分離層２５２及びライナー層２５３をコンフォーマルに覆うように形成される。
図７及び図９ｃを参照すると、第１ギャップフィル物質層２６１’をエッチングして、ライン領域ＬＲに第１ギャップフィルパターン２６１を形成し、クロス領域ＣＲで第２分離層２５２を露出させる（段階Ｓ４０）。
第１ギャップフィル物質層２６１’は、ライン領域ＬＲで上部から一部除去されて、その上端が第２基板２０１の第１面２０１Ｓ１よりも低いレベル、例えば浅い分離トレンチＳＴの下端よりも低いレベルに形成される。第１ギャップフィル物質層２６１’はエッチングされてライン領域ＬＲで第１ギャップフィルパターン２６１として形成される。クロス領域ＣＲで第２分離層２５２を覆う第１ギャップフィル物質層２６１’の一部を除去して第２分離層２５２を露出させる。
図７及び図９ｄを参照すると、クロス領域ＣＲで分離トレンチＤＴを充填する第２ギャップフィル物質層２６２’を形成する（段階Ｓ５０）。
第２ギャップフィル物質層２６２’は、クロス領域ＣＲで第２分離層２５２に接触し、分離トレンチＤＴを少なくとも一部充填するように形成される。第２ギャップフィル物質層２６２’は、第２基板２０１の第１面２０１Ｓ１上に蒸着され、ライン領域ＬＲで第１ギャップフィルパターン２６１を一部覆う。
図７及び図９ｅを参照すると、第２ギャップフィル物質層２６２’をエッチングして、クロス領域ＣＲに第２ギャップフィルパターン２６２を形成する（段階Ｓ６０）。
第２ギャップフィル物質層２６２’は、クロス領域ＣＲで上部から一部除去されて、その上端が第２基板２０１の第１面２０１Ｓ１よりも低いレベル、例えば浅い分離トレンチＳＴの下端よりも低いレベルに形成される。第２ギャップフィル物質層２６２’はエッチングされて、クロス領域ＣＲで第２ギャップフィルパターン２６２として形成される。第２ギャップフィルパターン２６２は、ライン領域ＬＲに配置される第１ギャップフィルパターン２６１によって互いに離隔され、クロス領域ＣＲのみに局部的に配置される。第２ギャップフィルパターン２６２の上端は、浅い分離トレンチＳＴの下端と実質的に同じレベルに形成される。第２ギャップフィルパターン２６２が形成されながら、ライン領域ＬＲで第１ギャップフィルパターン２６１の一部を覆う第２ギャップフィル物質層２６２’の一部も除去される。
図７及び図９ｆを参照すると、ライナー層２５３を一部除去する（段階Ｓ７０）。
第１ギャップフィルパターン２６１及び第２ギャップフィルパターン２６２上に露出するライナー層２５３を第１ギャップフィルパターン２６１及び第２ギャップフィルパターン２６２に対して選択的に除去する。ライナー層２５３を除去することで、第２基板２０１上の第１分離層２５１が露出する。段階Ｓ２０でライナー層２５３を形成していない場合、本段階は省略される。
図７及び図９ｇを参照すると、第１ギャップフィルパターン２６１及び第２ギャップフィルパターン２６２上にキャッピング層２６８を形成する（段階Ｓ８０）。
第１ギャップフィルパターン２６１及び第２ギャップフィルパターン２６２を覆い、第１分離層２５１の内側面に接触するキャッピング層２６８を形成する。キャッピング層２６８は、分離トレンチＤＴの上部領域を充填する。キャッピング層２６８は、第２基板２０１上に絶縁膜を蒸着した後、平坦化工程を行って形成される。平坦化工程を行う際に、第２基板２０１の第１面２０１Ｓ１上の素子分離膜２１０’の一部が除去されて、浅い分離トレンチＳＴを充填する素子分離層２１０が形成される。一例において、マスクパターンＭＫは、平坦化工程を行った後に除去され、これによって第２基板２０１の第１面２０１Ｓの損傷が防止される。
次に、図１０ａ及び図１０ｂを参照すると、半導体パターン２０１Ｐ内に不純物をドープして光電変換素子領域ＰＤを形成し、第２基板２０１の第１面２０１Ｓ１にトランスファーゲートＴＧ、浮遊拡散領域ＦＤ、及び回路トランジスタ２２１を含む第２回路素子２２０、第２配線構造物２３０、及び第２絶縁層２４０を形成する。具体的に、第２回路素子２２０を形成することは、素子分離層２１０によって限定される活性領域上にトランスファーゲートＴＧ及びゲート２２２を形成すること、活性領域に不純物をドープして浮遊拡散領域ＦＤ及びソース／ドレイン２２４を形成することを含む。第２基板２０１の第１面２０１Ｓ１上に第２絶縁層２４０をなす複数の層と、第２絶縁層２４０内に第２配線構造物２３０を形成する。
図１１ａ及び図１１ｂを参照すると、第１基板１０１、第１素子分離層１１０、第１回路素子１２０、第１配線構造物１３０、及び第１絶縁層１４０を含む第１チップ構造物１００を用意し、図１０ａ及び図１０ｂの基板構造物を上下に反転して、これを第１チップ構造物１００にボンディングする。第１絶縁層１４０と第２絶縁層２４０とが互いに直接接触してボンディングされる。
第２基板２０１の一部を除去して第２基板２０１の垂直厚さを減少させる。第２基板２０１の垂直厚さの減少は、第１面２０１Ｓ１の反対側である第２面２０１Ｓ２’からグラインディング（ｇｒｉｎｄｉｎｇ）又は研磨（ｐｏｌｉｓｈｉｎｇ）することと、異方性及び等方性エッチングすることを含む。これにより、第１分離層２５１、第２分離層２５２、ライナー層２５３、第１ギャップフィルパターン２６１、及び第２ギャップフィルパターン２６２がそれぞれ一部除去されて表面が露出する。これにより、第２基板２０１を貫通する分離構造物ＩＳが形成される。
再び、図２ａ及び図２ｂを参照すると、第２基板２０１の第２面２０１Ｓ２上に絶縁構造物２７０、カラーフィルタ２８０、及びマイクロレンズ２９０を形成して第２チップ構造物２００を完成する。これにより、第１チップ構造物１００及び第１チップ構造物１００上の第２チップ構造物２００を含むイメージセンサ１０００を製造する。
図１２は、本発明の一実施形態によるイメージセンサの製造方法の他の例を工程順によって示したフローチャートとして、クロス領域ＣＲで第２分離層２５２を露出させるために第１ギャップフィル物質層２６１’をエッチングする方法の一部の他の例を説明するためのフローチャートであり、図１３ａ、図１３ｂ、及び図１３ｃは、本実施形態によるイメージセンサの製造方法の他の例を説明するための工程順によって示した図として、図８の基板の切断線Ｖ－Ｖ’及びＶＩ－ＶＩ’線に沿って切断した断面に対応する領域を示した図である。
図１２～図１３ｃを参照すると、クロス領域ＣＲで第２分離層２５２を露出させる段階（段階Ｓ４０）は、ライン領域ＬＲで第１ギャップフィル物質層２６１’を覆い、クロス領域ＣＲで第１ギャップフィル物質層２６１’を露出させるフォトレジストパターンＰＲを形成する段階（段階Ｓ４１）と、フォトレジストパターンＰＲをエッチングマスクとしてクロス領域ＣＲで第１ギャップフィル物質層２６１’をエッチングする段階（段階Ｓ４２）と、フォトレジストパターンＰＲを除去する段階（段階Ｓ４３）と、を含む。
先ず、図１３ａを参照すると、第１ギャップフィル物質層２６１’上にフォトレジストを形成してフォトリソグラフィ工程を行い、クロス領域ＣＲで第１ギャップフィル物質層２６１’を露出させるようにフォトレジストをオープンしてフォトレジストパターンＰＲを形成する。
次に、図１３ｂを参照すると、エッチング工程を行ってフォトレジストパターンＰＲのオープンされた領域を介してクロス領域ＣＲから第１ギャップフィル物質層２６１’を除去する。第１ギャップフィル物質層２６１’は、クロス領域ＣＲの分離トレンチＤＴ内に残存しない。これによって、第２分離層２５２が露出する。
次に、図１３ｃを参照すると、ストリップ工程及びアッシング工程を行ってフォトレジストパターンＰＲを除去する。イメージセンサを製造する以外の他の工程段階は、図７～図１１ｂを参照して説明した工程段階と同一である。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術思想から逸脱しない範囲で多様に変更実施することが可能である。
１００、２００ 第１、第２チップ構造物
１０１、２０１ 第１、第２基板
１１０、２１０ 第１、第２素子分離層
１２０、２２０ 第１、第２回路素子
１２２、２２２ ゲート
１２４、２２４ ソース／ドレイン
１３０、２３０ 第１、第２配線構造物
１４０、２４０ 第１、第２絶縁層
２０１Ｐ 半導体パターン
２０１Ｓ１ 基板の第１面
２０１Ｓ２、２０１Ｓ２’ 基板の第２面
２１０’ 素子分離膜
２２１ 回路トランジスタ
２５１、２５２ 第１、第２分離層
２５３ ライナー層
２６１、２６２ 第１、第２ギャップフィルパターン
２６１’、２６２’ 第１、第２ギャップフィル物質層
２６２ａ、２６２ａ’ 第２ギャップフィルパターンの一部
２６８ キャッピング層
２７０ 絶縁構造物
２７１～２７４ 第１層～第４層
２８０ カラーフィルタ
２９０ マイクロレンズ
１０００、１０００Ｂ、１０００Ｃ、１０００Ｄ、１０００Ｅ、１０００Ｆ、１０００Ｇ、１０００Ｈ イメージセンサ
Ｃ 光電変換素子領域のコーナー
ＣＲ、ＬＲ 第２、第１領域
ＣＳ 凹状の領域
ＤＴ 分離トレンチ
ＦＤ 浮遊拡散領域
ＩＳ 分離構造物
ＭＫ マスクパターン
ＰＤ 光電変換素子領域
ＰＤ＿Ｃ 連結領域
ＰＲ フォトレジストパターン
ＰＸ ピクセル領域
Ｓ 光電変換素子領域の側面
ＳＴ 浅い分離トレンチ
ＴＧ トランスファーゲート

Claims (20)

  1. 第１基板及び前記第１基板上の第１回路素子を含む第１チップ構造物と、
    前記第１チップ構造物上の第２チップ構造物と、を備え、
    前記第２チップ構造物は、
    前記第１チップ構造物に向かい合う第１面及び前記第１面に対向する第２面を有する第２基板と、
    前記第２基板の前記第１面に配置される第２回路素子と、
    前記第２基板の前記第２面上の反射防止層と、
    前記反射防止層上のカラーフィルタと、
    前記カラーフィルタ上のマイクロレンズと、
    前記第２基板内の分離構造物と、
    前記分離構造物によって互いに離隔される前記第２基板内の光電変換素子領域と、を含み、
    前記分離構造物は、前記光電変換素子領域の側面に隣接する第１領域及び前記光電変換素子領域の各コーナーに隣接する第２領域を有し、
    前記分離構造物は、平面図上で、前記光電変換素子領域をそれぞれ囲む第１分離層、前記第１分離層を囲む第２分離層、前記第１領域で前記第２分離層間の空間の少なくとも一部を満たす第１ギャップフィルパターン、及び前記第２領域で前記第２分離層間の空間の少なくとも一部を満たす第２ギャップフィルパターンを含み、
    前記第２ギャップフィルパターンは、平面図上で前記第１ギャップフィルパターンに接触することを特徴とするイメージセンサ。
  2. 前記第２ギャップフィルパターンは、前記光電変換素子領域の各コーナーの一部に向かい合う凹状の領域を含み、
    前記第２ギャップフィルパターンの前記凹状の領域は、前記第２分離層に接触することを特徴とする請求項１に記載のイメージセンサ。
  3. 前記第２ギャップフィルパターンは、平面図上で互いに離隔されて配置されることを特徴とする請求項１に記載のイメージセンサ。
  4. 前記第２ギャップフィルパターンの各端部は、前記光電変換素子領域の側面間に延び、
    前記第２ギャップフィルパターンの各端部面は、前記第１ギャップフィルパターンに向かって凸状の曲面を有することを特徴とする請求項１に記載のイメージセンサ。
  5. 前記分離構造物は、前記第１分離層と前記第２分離層との間に配置されるライナー層を更に含むことを特徴とする請求項１に記載のイメージセンサ。
  6. 前記分離構造物は、前記第１分離層の内側面に接触して前記第１ギャップフィルパターン及び前記第２ギャップフィルパターンを覆うキャッピング層を更に含むことを特徴とする請求項１に記載のイメージセンサ。
  7. 前記第２基板の前記第１面の活性領域を定義する素子分離層を更に含み、
    前記分離構造物は、前記素子分離層を貫通することを特徴とする請求項１に記載のイメージセンサ。
  8. 基板内に配置された光電変換素子領域と、
    前記基板の第１面から前記第１面に対向する第２面の方向に形成され、平面図上で、前記光電変換素子領域を囲み、前記光電変換素子領域の側面に隣接する第１領域及び前記光電変換素子領域の各コーナーに隣接する第２領域を有する分離構造物と、を備え、
    前記分離構造物は、平面図上で、前記光電変換素子領域をそれぞれ囲む第１分離層、前記第１分離層を囲む第２分離層、前記第１領域で前記第２分離層間の空間の少なくとも一部を満たす第１ギャップフィルパターン、及び前記第２領域で前記第２分離層間の空間の少なくとも一部を満たす第２ギャップフィルパターンを含むことを特徴とするイメージセンサ。
  9. 前記第１ギャップフィルパターンは、平面図上で、前記光電変換素子領域のうちの第１方向に互いに隣接する光電変換素子領域間に配置され、
    前記第２ギャップフィルパターンは、平面図上で、前記光電変換素子領域のうちの前記第１方向に斜めである第２方向に互いに隣接する光電変換素子領域間に配置されることを特徴とする請求項８に記載のイメージセンサ。
  10. 前記第２ギャップフィルパターンは、前記第１ギャップフィルパターンと互いに接触することを特徴とする請求項８に記載のイメージセンサ。
  11. 前記第２ギャップフィルパターンは、前記光電変換素子領域のコーナー毎に隣接して配置され、前記第１ギャップフィルパターンによって互いに離隔されることを特徴とする請求項８に記載のイメージセンサ。
  12. 前記分離構造物は、平面図上で格子パターンをなし、
    前記第２領域は、前記格子パターンの交差する領域であることを特徴とする請求項８に記載のイメージセンサ。
  13. 前記第２ギャップフィルパターンは、それぞれ平面図上で十字（ｃｒｏｓｓ）状を有することを特徴とする請求項８に記載のイメージセンサ。
  14. 前記第１ギャップフィルパターンに接触する前記第２ギャップフィルパターンの側面は、前記第１ギャップフィルパターンに向かって凸状の曲面を有することを特徴とする請求項８に記載のイメージセンサ。
  15. 前記分離構造物は、前記第１分離層と前記第２分離層との間に配置されるライナー層を更に含み、
    前記ライナー層は、前記第１分離層及び前記第２分離層とは異なる物質を含むことを特徴とする請求項８に記載のイメージセンサ。
  16. 前記第２ギャップフィルパターンは、前記第１ギャップフィルパターンとは異なる物質を含むことを特徴とする請求項８に記載のイメージセンサ。
  17. 基板内に配置された光電変換素子領域と、
    前記基板の第１面から前記第１面に対向する第２面の方向に形成されて前記光電変換素子領域を囲む分離構造物と、を備え、
    前記分離構造物は、平面図上で、前記光電変換素子領域を囲む第１分離層、前記第１分離層を囲む第２分離層、前記第２分離層に接触する第１ギャップフィルパターン、及び前記光電変換素子領域の各コーナーに隣接する領域に前記第２分離層と接触する第２ギャップフィルパターンを含み、
    前記第２ギャップフィルパターンは、前記第１ギャップフィルパターンによって互いに離隔されて配置されることを特徴とするイメージセンサ。
  18. 前記第１ギャップフィルパターンは、前記第２ギャップフィルパターン間に配置されることを特徴とする請求項１７に記載のイメージセンサ。
  19. 前記第１ギャップフィルパターンは、前記光電変換素子領域の側面に垂直な第１方向に第１最小幅を有し、
    前記第２ギャップフィルパターンは、前記第１方向に斜めであり、前記基板の上面に平行な第２方向に第２最小幅を有し、
    前記第１最小幅は、前記第２最小幅よりも小さいことを特徴とする請求項１７に記載のイメージセンサ。
  20. 前記第２最小幅は、前記第１最小幅の１．３倍～４倍であることを特徴とする請求項１９に記載のイメージセンサ。

JP2022190219A 2021-11-29 2022-11-29 イメージセンサ Pending JP2023080056A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210167056A KR20230079871A (ko) 2021-11-29 2021-11-29 이미지 센서 및 그 제조 방법
KR10-2021-0167056 2021-11-29

Publications (1)

Publication Number Publication Date
JP2023080056A true JP2023080056A (ja) 2023-06-08

Family

ID=84363700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022190219A Pending JP2023080056A (ja) 2021-11-29 2022-11-29 イメージセンサ

Country Status (5)

Country Link
US (1) US20230170369A1 (ja)
EP (1) EP4187607A1 (ja)
JP (1) JP2023080056A (ja)
KR (1) KR20230079871A (ja)
CN (1) CN116190398A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643624B1 (ko) * 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
US11670661B2 (en) * 2019-12-20 2023-06-06 Samsung Electronics Co., Ltd. Image sensor and method of fabricating same
KR20210129856A (ko) * 2020-04-21 2021-10-29 삼성전자주식회사 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
EP4187607A1 (en) 2023-05-31
CN116190398A (zh) 2023-05-30
US20230170369A1 (en) 2023-06-01
KR20230079871A (ko) 2023-06-07

Similar Documents

Publication Publication Date Title
US7791158B2 (en) CMOS image sensor including an interlayer insulating layer and method of manufacturing the same
TWI750751B (zh) 形成影像感測器晶片的方法
US11031425B2 (en) Image sensor and method of manufacturing the same
JP2022169429A (ja) イメージセンサ及びその形成方法
US20220149101A1 (en) Image sensor
US20210335862A1 (en) Image sensor
US20220165774A1 (en) Image sensor including a pixel seperation structure
US11749702B2 (en) Image sensor
JP2023024353A (ja) イメージセンサー
US20220059596A1 (en) Image sensor
JP2023080056A (ja) イメージセンサ
JP2014086514A (ja) 撮像装置、その製造方法及びカメラ
JP2004228407A (ja) 固体撮像素子および固体撮像素子の製造方法
CN113725240A (zh) 半导体器件及其形成方法
KR100674968B1 (ko) 크로스 토크를 억제하기 위한 광차단 패턴을 갖는 ｃｍｏｓ이미지 센서 및 그 제조방법
US20230402476A1 (en) Image sensor
US20220109014A1 (en) Image sensor with trench structures
US20230071106A1 (en) Image sensor, camera device including the image sensor, electronic device including the camera device, and method of manufacturing the image sensor
US12027549B2 (en) Image sensor
US20220359596A1 (en) Image sensor
US20230082070A1 (en) Image sensor and method of manufacturing the same
US20220173146A1 (en) Image sensor
JP2024007362A (ja) イメージセンサ
KR20240013563A (ko) 이미지 센서 칩 및 이를 포함하는 반도체 패키지
JP2024021070A (ja) イメージングセンサ及びその製造方法