JP2023071215A - demodulation circuit - Google Patents

demodulation circuit Download PDF

Info

Publication number
JP2023071215A
JP2023071215A JP2021183825A JP2021183825A JP2023071215A JP 2023071215 A JP2023071215 A JP 2023071215A JP 2021183825 A JP2021183825 A JP 2021183825A JP 2021183825 A JP2021183825 A JP 2021183825A JP 2023071215 A JP2023071215 A JP 2023071215A
Authority
JP
Japan
Prior art keywords
frequency
filter
roll
received signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021183825A
Other languages
Japanese (ja)
Inventor
康英 田中
Yasuhide Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2021183825A priority Critical patent/JP2023071215A/en
Publication of JP2023071215A publication Critical patent/JP2023071215A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

To achieve both high detection accuracy and a reduced pull-in time by a same control flow independently of a symbol rate.SOLUTION: A demodulation circuit has: an automatic frequency control circuit 2 that corrects a frequency error of a reception signal; a roll-off filter 3 provided at a rear stage of the automatic frequency control circuit 2 to apply band limit processing on the reception signal and output the resultant; and a carrier reproduction circuit 5 provided at a rear stage of the roll-off filter 3 to correct a phase error of the reception signal. The automatic frequency control circuit 2 comprises: a frequency controller 21 that generates a plurality of offset frequencies while shifting the frequency; a numerical value control oscillator 22 for AFC (automatic frequency control) that converts each offset frequency into a complex number; and a multiplier 23 for AFC that applies complex multiplication processing on the reception signal using the complex number. The automatic frequency control circuit 2 corrects the frequency error of the reception signal using an offset frequency at maximum intensity of the reception signal outputted from the roll-off filter 3.SELECTED DRAWING: Figure 1

Description

この発明は、例えば通信衛星を介して行われる無線通信に適用されて同期検波を実現する復調回路に関する。 The present invention relates to a demodulator circuit that is applied to wireless communication performed via a communication satellite, for example, and realizes synchronous detection.

送信側装置と受信側装置との間で通信衛星を介して無線通信を行う無線通信システムでは、通信衛星の周波数誤差が大きいために送受信間のトータルの周波数誤差が受信復調器のキャリア再生の周波数引き込み範囲外となる場合がある。受信復調器のキャリア再生の周波数引き込み範囲外のローカル周波数誤差があるような無線通信システムに対応するために、受信側装置がキャリア再生の周波数引き込み可能な幅でローカル周波数を変えて周波数誤差をサーチすることによってローカル周波数誤差を粗調整することを目的として自動周波数制御（ＡＦＣ：Ａutomatic Ｆrequency Ｃontroller）回路が用いられる。従来の自動周波数制御装置として、Ｃ／Ｎ測定部から通知される制御チャネル信号のＣ／Ｎと、予め定めたＣ／Ｎの値に対応するＵ／Ｗ（ユニークワード）検出部から通知されるＵ／Ｗ検出回数を照合し、必要な回数が満たされるまでキャリヤ周波数と現在のローカル信号との差であるΔｆを小さくする発振周波数制御信号をＮＣＯへ出力して周波数補正を行う調整手順を繰り返し、所定のＵ／Ｗ検出回数が得られるとＡＦＣに必要なキャリヤのキャプチャとロック手順を終了したと判定し、トラッキングモードへ移行する装置が知られている（特許文献１参照）。 In a wireless communication system in which wireless communication is performed between a transmitting-side device and a receiving-side device via a communication satellite, the total frequency error between transmission and reception is due to the large frequency error of the communication satellite. It may be out of range. In order to cope with a radio communication system in which there is a local frequency error outside the frequency pull-in range for carrier recovery of the receiver demodulator, the receiving side device searches for the frequency error by changing the local frequency within a range that allows frequency pull-in for carrier recovery. An Automatic Frequency Controller (AFC) circuit is used for the purpose of coarsely adjusting the local frequency error by As a conventional automatic frequency control device, the C/N of the control channel signal notified from the C/N measurement unit and the U/W (unique word) detection unit corresponding to the predetermined C/N value are notified The number of times of U/W detection is collated, and the adjustment procedure of outputting an oscillation frequency control signal that reduces Δf, which is the difference between the carrier frequency and the current local signal, to the NCO and correcting the frequency is repeated until the required number of times is satisfied. There is known a device that, when a predetermined number of U/W detections is obtained, determines that the carrier capture and lock procedures required for AFC are completed, and shifts to a tracking mode (see Patent Document 1).

特開２０１１－８７１９１号公報JP 2011-87191 A

ところで、特許文献１のような従来の自動周波数制御の処理では、ユニークワード検出の可否で周波数誤差の検出判定を行っているところ、この判定を行うにはクロック同期およびキャリア同期が確立していることが前提となるため、同期に時間のかかる低シンボルレートでは引き込みに時間がかかる、という問題がある。また、衛星通信システムのように様々なシンボルレート（シンボル周波数）の通信に対応する無線通信システムにおいては、シンボルレートによって同期引き込み範囲および引き込み時間が大きく異なる。このため、シンボルレートが低い場合は、キャリア再生の引き込み時間が長いために自動周波数制御の初期引き込みに時間がかかり、受信側装置が周波数誤差をサーチする際にウェイト時間が長くなって初期引き込みに時間がかかる、という問題がある。また、シンボルレートが高い場合は、キャリア同期引き込み範囲が広く引き込み時間が短いために正しい周波数誤差を検出することができないケースがあり、キャリア再生ループの周波数誤差を含めて自動周波数制御の周波数誤差を再入力してキャリア再生の同期を再度待つといった複雑な制御が必要になる、という問題がある。 By the way, in conventional automatic frequency control processing such as that disclosed in Patent Document 1, frequency error detection is determined based on whether a unique word can be detected. Therefore, there is a problem that it takes a long time to lock-in at a low symbol rate, which takes a long time for synchronization. Further, in a wireless communication system such as a satellite communication system that supports communication at various symbol rates (symbol frequencies), the lock-in range and lock-in time greatly differ depending on the symbol rate. For this reason, when the symbol rate is low, the initial pull-in of automatic frequency control takes a long time due to the long pull-in time of carrier recovery, and the wait time becomes longer when the receiving side device searches for the frequency error. The problem is that it takes time. Also, when the symbol rate is high, there are cases where the correct frequency error cannot be detected because the carrier synchronization pull-in range is wide and the pull-in time is short. There is a problem that complicated control such as re-inputting and waiting again for synchronization of carrier reproduction is required.

そこでこの発明は、シンボルレートに関わらず同じ制御フローで高い検出精度と引き込み時間の短縮との両立を実現することが可能な、復調回路を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a demodulation circuit capable of achieving both high detection accuracy and shortened lock-in time with the same control flow regardless of the symbol rate.

上記課題を解決するために、この発明に係る復調回路は、受信信号の周波数誤差を補正する自動周波数制御回路と、前記自動周波数制御回路の後段に設けられて前記受信信号に対して帯域制限処理を施して出力するロールオフフィルタと、前記ロールオフフィルタの後段に設けられて前記受信信号の位相誤差を補正するキャリア再生回路と、を有し、前記自動周波数制御回路は、周波数をシフトさせながら複数のオフセット周波数を生成する周波数制御部と、前記オフセット周波数を複素数に変換する数値制御発振器と、前記複素数を用いて前記受信信号に対して複素乗算処理を施す乗算器と、を備え、前記ロールオフフィルタから出力される前記受信信号の強度が最大になるときの前記オフセット周波数を用いて前記受信信号の周波数誤差を補正する、ことを特徴とする。 In order to solve the above problems, the demodulation circuit according to the present invention includes an automatic frequency control circuit for correcting a frequency error of a received signal, and a band limiting process for the received signal provided after the automatic frequency control circuit. and a carrier recovery circuit that is provided after the roll-off filter and corrects the phase error of the received signal, and the automatic frequency control circuit shifts the frequency while a frequency control unit that generates a plurality of offset frequencies; a numerically controlled oscillator that converts the offset frequencies into complex numbers; and a multiplier that performs complex multiplication processing on the received signal using the complex numbers, The frequency error of the received signal is corrected using the offset frequency when the intensity of the received signal output from the off-filter is maximized.

この発明に係る復調回路は、前記ロールオフフィルタと前記キャリア再生回路との間に接続されて前記ロールオフフィルタから出力される前記受信信号の供給を受ける強度検出部によって前記受信信号の前記強度が測定される、ようにしてもよい。 In the demodulation circuit according to the present invention, the intensity of the received signal is determined by an intensity detector connected between the roll-off filter and the carrier recovery circuit and receiving the received signal output from the roll-off filter. may be measured.

この発明に係る復調回路は、前記ロールオフフィルタと前記キャリア再生回路との間に設けられて前記ロールオフフィルタから出力される前記受信信号の入力を受ける自動利得制御部によって前記受信信号の前記強度が測定される、ようにしてもよい。 The demodulation circuit according to the present invention is provided between the roll-off filter and the carrier regeneration circuit and receives the received signal output from the roll-off filter, and the automatic gain control section receives the input of the received signal to determine the strength of the received signal. may be measured.

この発明に係る復調回路は、通信で使用する周波数帯域よりも周波数帯域が狭い信号について前記強度が測定される、ようにしてもよい。 The demodulation circuit according to the present invention may measure the strength of a signal whose frequency band is narrower than the frequency band used for communication.

この発明に係る復調回路によれば、クロック同期に依らずに周波数誤差を検出することができるため、低シンボルレートにおいても高速で周波数誤差を検出することが可能となり、延いては、シンボルレートに関わらず同じ制御フローで高い検出精度と引き込み時間の短縮との両立を実現することが可能となる。この発明に係る復調回路によれば、また、シンボル周波数ごとに異なる周波数誤差を補正する制御は不要となる。 According to the demodulation circuit of the present invention, the frequency error can be detected without relying on clock synchronization, so it is possible to detect the frequency error at high speed even at a low symbol rate. Regardless, it is possible to achieve both high detection accuracy and shortened pull-in time with the same control flow. According to the demodulation circuit according to the present invention, control for correcting frequency errors that differ for each symbol frequency becomes unnecessary.

この発明に係る復調回路によれば、キャリア再生回路におけるキャリア同期（位相誤差の補正）および同期検出部における既知パターン同期（位相の同期／非同期の検出・判定）を経ることなく自動周波数制御が完了するので、引き込み時間を短縮することが可能となる。 According to the demodulation circuit of the present invention, automatic frequency control is completed without carrier synchronization (correction of phase error) in the carrier recovery circuit and known pattern synchronization (phase synchronization/asynchronization detection/determination) in the synchronization detection section. Therefore, it is possible to shorten the pull-in time.

この発明に係る復調回路によれば、自動利得制御部によって受信信号の強度が測定されるようにした場合には、回路構成が複雑になることを抑制しつつ高い検出精度と引き込み時間の短縮との両立を実現することが可能となる。 According to the demodulation circuit according to the present invention, when the strength of the received signal is measured by the automatic gain control section, the complexity of the circuit configuration can be suppressed while achieving high detection accuracy and shortening of the pull-in time. It is possible to achieve both

この発明に係る復調回路によれば、通信で使用する周波数帯域よりも周波数帯域が狭い信号について強度が測定されるようにした場合には、検出対象のチャネルについての信号の強度／レベルのピークを確実に検出することが可能となる。 According to the demodulation circuit according to the present invention, when the strength of a signal whose frequency band is narrower than the frequency band used in communication is measured, the strength/level peak of the signal of the channel to be detected can be detected. It is possible to reliably detect it.

この発明の実施の形態１に係る復調回路の概略構成を示す機能ブロック図である。1 is a functional block diagram showing a schematic configuration of a demodulation circuit according to Embodiment 1 of the present invention; FIG. この発明の実施の形態２に係る復調回路の概略構成を示す機能ブロック図である。It is a functional block diagram showing a schematic configuration of a demodulation circuit according to Embodiment 2 of the present invention. 検出対象のチャネルと他のチャネルとの関係の例を示す図である。FIG. 4 is a diagram showing an example of the relationship between a detection target channel and other channels;

以下、この発明を図示の実施の形態に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below based on the illustrated embodiments.

（実施の形態１）
図１は、この発明の実施の形態１に係る復調回路１の概略構成を示す機能ブロック図である。復調回路１は、例えば、送信側装置と受信側装置との間で通信衛星を介して（言い換えると、衛星通信回線を使用して）無線通信を行う無線通信システムを構成する受信側装置（或いは、送信側装置と受信側装置との間で双方向通信が行われる場合の各装置の受信信号の処理機構）に組み込まれる。 (Embodiment 1)
FIG. 1 is a functional block diagram showing a schematic configuration of a demodulation circuit 1 according to Embodiment 1 of the present invention. The demodulation circuit 1 is, for example, a receiving device (or , a mechanism for processing received signals in each device when two-way communication is performed between a transmitting device and a receiving device).

復調回路１は、変調信号の同期検波を行うための機序であり、主として、自動周波数制御回路２と、ロールオフフィルタ３と、強度検出部４と、キャリア再生回路５と、復調部６と、同期検出部７と、を有する。なお、この発明における変調／復調方式は、特定の方式には限定されないものの、例えばＱＰＳＫ（Ｑuadrature Ｐhase Ｓhift Ｋeying）方式が用いられ得る。 The demodulator circuit 1 is a mechanism for performing synchronous detection of modulated signals, and mainly includes an automatic frequency control circuit 2, a roll-off filter 3, an intensity detector 4, a carrier recovery circuit 5, and a demodulator 6. , and a synchronization detector 7 . Although the modulation/demodulation method in the present invention is not limited to a specific method, for example, a QPSK (Quadrature Phase Shift Keying) method can be used.

自動周波数制御（ＡＦＣ：Ａutomatic Ｆrequency Ｃontroller）回路２には、例えば、アンテナを介して受信される高周波（ＲＦ：Ｒadio Ｆrequency）の無線信号が中間周波数（ＩＦ：Ｉntermediate Ｆrequency）信号へと周波数変換されるとともにアナログ－デジタル変換されたデジタルの受信信号（変調信号）が入力される。 In an automatic frequency controller (AFC) circuit 2, for example, a radio frequency (RF) radio signal received via an antenna is frequency-converted into an intermediate frequency (IF) signal. A digital reception signal (modulation signal) that has been analog-to-digital converted is also input.

自動周波数制御回路２は、当該回路２へと入力される受信信号（変調信号）に含まれる送信側装置の送信ローカル周波数と受信側装置における受信ローカル周波数との間の周波数誤差（別言すると、周波数偏差）を除去／補正するための仕組みであり、主として、周波数制御部２１と、ＡＦＣ用の数値制御発振器２２と、ＡＦＣ用の乗算器２３と、を備える。 The automatic frequency control circuit 2 controls the frequency error (in other words, frequency deviation), and mainly includes a frequency control unit 21, a numerically controlled oscillator 22 for AFC, and a multiplier 23 for AFC.

周波数制御部２１は、送信側装置の送信ローカル周波数と受信側装置における受信ローカル周波数との間の周波数誤差に相当する周波数情報を出力する。 The frequency control unit 21 outputs frequency information corresponding to the frequency error between the transmission local frequency of the transmission side device and the reception local frequency of the reception side device.

ＡＦＣ用の数値制御発振器２２（ＮＣＯ：Ｎumerically Ｃontrolled Ｏscillator）は、周波数制御部２１から出力される周波数情報の入力を受け、前記周波数情報を複素数に変換して出力する。 A numerically controlled oscillator 22 (NCO: Numerically Controlled Oscillator) for AFC receives frequency information output from the frequency control section 21, converts the frequency information into a complex number, and outputs the complex number.

ＡＦＣ用の乗算器２３は、自動周波数制御回路２へと入力される受信信号（変調信号）の入力を受けるとともにＡＦＣ用の数値制御発振器２２から出力される複素数の入力を受け、前記受信信号（変調信号）に対して前記複素数を用いて複素乗算処理（即ち、上記周波数情報に応じた複素乗算処理）を施して出力する。 AFC multiplier 23 receives a received signal (modulated signal) input to automatic frequency control circuit 2 and receives a complex input output from numerically controlled oscillator 22 for AFC. The modulated signal) is subjected to complex multiplication processing (that is, complex multiplication processing according to the frequency information) using the complex number, and output.

なお、この発明では、自動周波数制御回路２に、周波数の同期／非同期を検出・判定するための同期判定回路は備えられない。 In the present invention, the automatic frequency control circuit 2 is not provided with a synchronization determination circuit for detecting and determining synchronization/asynchronization of frequencies.

ロールオフフィルタ３（ＲＯＦ：Ｒoll－Ｏff Ｆilter）は、有限長インパルス応答として実現されるローパスフィルタ（ＬＰＦ：Ｌow Ｐass Ｆilter）により構成されて、自動周波数制御回路２（具体的には、ＡＦＣ用の乗算器２３）から出力される信号の入力を受け、前記信号に対して帯域制限処理を施して出力する。 The roll-off filter 3 (ROF: Roll-Off Filter) is composed of a low-pass filter (LPF: Low Pass Filter) realized as a finite-length impulse response, and the automatic frequency control circuit 2 (specifically, for AFC It receives the input of the signal output from the multiplier 23), applies band-limiting processing to the signal, and outputs the signal.

強度検出部４は、ロールオフフィルタ３とキャリア再生回路５との間に接続されて、ロールオフフィルタ３から出力される信号の供給を受け、前記信号の強度／レベル（具体的には、電力）を測定する。 The intensity detector 4 is connected between the roll-off filter 3 and the carrier regeneration circuit 5, receives the signal output from the roll-off filter 3, and detects the intensity/level (specifically, power ) is measured.

キャリア再生（ＣＲ：Ｃarrier Ｒecovery）回路５は、ロールオフフィルタ３から出力される信号に含まれる送信側装置の送信信号／搬送波の位相と受信側装置における受信信号（変調信号）／搬送波の位相との間の位相誤差（別言すると、理想的な位相に対する前記受信信号の位相の誤差／ずれ）を除去／補正するための仕組みであり、主として、位相誤差検出部５１と、ローパスフィルタ５２と、ＣＲ用の数値制御発振器５３と、ＣＲ用の乗算器５４と、を備える。 A carrier recovery (CR) circuit 5 recovers the phase of the transmission signal/carrier wave from the transmitting device and the phase of the received signal (modulated signal)/carrier wave at the receiving device included in the signal output from the roll-off filter 3. It is a mechanism for removing/correcting the phase error (in other words, the phase error/shift of the received signal with respect to the ideal phase) between the phase error detector 51, the low-pass filter 52, It has a numerically controlled oscillator 53 for CR and a multiplier 54 for CR.

位相誤差検出部５１は、ＣＲ用の乗算器５４から出力される信号の供給を受け、前記信号に含まれる位相誤差（即ち、理想的な位相に対する前記信号の位相の誤差／ずれ）を検出して、前記位相誤差を示す信号を出力する。 The phase error detection unit 51 receives the signal output from the CR multiplier 54 and detects the phase error included in the signal (that is, the phase error/shift of the signal with respect to the ideal phase). and outputs a signal indicative of the phase error.

ローパスフィルタ５２（ＬＰＦ：Ｌow Ｐass Ｆilter）は、位相誤差検出部５１から出力される位相誤差を示す信号の入力を受け、前記位相誤差を示す信号に対して帯域制限処理を施して出力する（具体的には、低周波成分のみを通過させる）。 The low-pass filter 52 (LPF) receives the signal indicating the phase error output from the phase error detecting section 51, performs band-limiting processing on the signal indicating the phase error, and outputs the signal (specifically, essentially pass only low-frequency components).

ＣＲ用の数値制御発振器５３（ＮＣＯ：Ｎumerically Ｃontrolled Ｏscillator）は、ローパスフィルタ５２から出力される位相誤差を示す信号の入力を受け、前記位相誤差を複素数に変換して出力する。 A numerically controlled oscillator 53 (NCO: Numerically Controlled Oscillator) for CR receives a signal indicating a phase error output from the low-pass filter 52, converts the phase error into a complex number, and outputs the complex number.

ＣＲ用の乗算器５４は、ロールオフフィルタ３から出力される信号の入力を受けるとともにＣＲ用の数値制御発振器５３から出力される複素数の入力を受け、前記信号に対して前記複素数を用いて複素乗算処理（即ち、上記位相誤差に応じた複素乗算処理）を施して出力する。 The multiplier 54 for CR receives the input of the signal output from the roll-off filter 3 and also receives the input of the complex number output from the numerically controlled oscillator 53 for CR. Multiplication processing (that is, complex multiplication processing according to the phase error) is performed and output.

復調部６は、キャリア再生回路５（具体的には、ＣＲ用の乗算器５４）から出力される信号の入力を受け、前記信号を検波して所定のデータに復調（例えば、ＱＰＳＫ復調）して信号フレーム（ビット列の信号）として出力する。 The demodulator 6 receives the signal output from the carrier recovery circuit 5 (specifically, the multiplier 54 for CR), detects the signal, and demodulates it into predetermined data (for example, QPSK demodulation). output as a signal frame (bit string signal).

同期検出部７は、復調部６から出力される信号フレームの入力を受け、前記信号フレームに含まれる同期用信号であるユニークワード（ＵＷ：Ｕnique Ｗord）などの既知パターンの検出を利用して位相の同期／非同期を検出・判定する処理を行う。 A synchronization detector 7 receives the input of the signal frame output from the demodulator 6, and detects the phase using detection of a known pattern such as a unique word (UW), which is a synchronization signal included in the signal frame. synchronous/asynchronous detection/judgment processing.

そして、実施の形態１に係る復調回路１は、受信信号（変調信号）の周波数誤差を補正する自動周波数制御回路２と、自動周波数制御回路２の後段に設けられて前記受信信号に対して帯域制限処理を施して出力するロールオフフィルタ３と、ロールオフフィルタ３の後段に設けられて前記受信信号の位相誤差を補正するキャリア再生回路５と、を有し、自動周波数制御回路２は、周波数をシフトさせながら複数のオフセット周波数を生成する周波数制御部２１と、オフセット周波数を複素数に変換するＡＦＣ用の数値制御発振器２２と、前記複素数を用いて前記受信信号に対して複素乗算処理を施すＡＦＣ用の乗算器２３と、を備え、ロールオフフィルタ３から出力される前記受信信号の強度が最大になるときのオフセット周波数を用いて前記受信信号の周波数誤差を補正し、ロールオフフィルタ３とキャリア再生回路５との間に接続されてロールオフフィルタ３から出力される前記受信信号の供給を受ける強度検出部４によって前記受信信号の強度が測定される、ようにしている。 The demodulation circuit 1 according to the first embodiment includes an automatic frequency control circuit 2 that corrects a frequency error of a received signal (modulated signal), and a frequency control circuit that is provided after the automatic frequency control circuit 2 and controls the frequency of the received signal. The automatic frequency control circuit 2 has a roll-off filter 3 that performs limiting processing for output, and a carrier recovery circuit 5 that is provided after the roll-off filter 3 and corrects the phase error of the received signal. , a numerically controlled oscillator 22 for AFC that converts the offset frequency into a complex number, and an AFC that performs complex multiplication processing on the received signal using the complex number. and a multiplier 23 for correcting the frequency error of the received signal using the offset frequency when the strength of the received signal output from the roll-off filter 3 is maximized, and the roll-off filter 3 and the carrier The intensity of the received signal is measured by an intensity detector 4 connected between the reproducing circuit 5 and supplied with the received signal output from the roll-off filter 3 .

周波数制御部２１は、自動周波数制御の処理を開始する際に、自動周波数制御の処理の開始を示す信号を強度検出部４へと出力する。 When starting the automatic frequency control process, the frequency control part 21 outputs a signal indicating the start of the automatic frequency control process to the intensity detection part 4 .

周波数制御部２１は、自動周波数制御の処理として、想定される周波数誤差の範囲（或いは、復調回路１がキャリア再生の周波数引き込み可能な範囲）をカバーするように、予め定められる所定の単位シフト量（別言すると、刻み量，ピッチ量）で周波数をシフト／変化させながら複数のオフセット周波数（言い換えると、周波数サーチ／周波数スイープを行うための複数の周波数）を順次出力する。 As a process of automatic frequency control, the frequency control unit 21 performs a predetermined unit shift amount so as to cover the expected frequency error range (or the range in which the demodulation circuit 1 can pull in the frequency for carrier reproduction). (In other words, a plurality of offset frequencies (in other words, a plurality of frequencies for performing frequency search/frequency sweep) are sequentially output while shifting/changing the frequency by the step amount or pitch amount.

想定される周波数誤差の最大値の絶対値がｆemaxであり、また、周波数の単位シフト量がΔｆであるとする。 Let femax be the absolute value of the maximum expected frequency error, and let Δf be the unit shift amount of the frequency.

ｆemaxやΔｆは、特定の値に限定されるものではなく、例えば周波数サーチ／周波数スイープする際の周波数の範囲や単位シフト量が適切に設定され周波数サーチ／周波数スイープが良好に行われて周波数を的確に同期させ得ることや処理時間が極端に長くならないようにすることが考慮されるなどしたうえで適当な値に適宜設定される。 femax and Δf are not limited to specific values. It is appropriately set to an appropriate value after taking into account the possibility of accurate synchronization and the prevention of an extremely long processing time.

周波数制御部２１は、－ｆemaxから＋ｆemaxの範囲で、Δｆ刻みで段階的にシフト／変化させたオフセット周波数Δｆ_n（但し、ｎ＝１，２，３，・・・）を順次出力する。 The frequency control unit 21 sequentially outputs offset frequencies Δf_n (where n=1, 2, 3, .

周波数制御部２１は、例えば、下記の数式１に従って、計算結果のオフセット周波数Δｆ_nの値が＋ｆemaxよりも大きくなるまで、Δｆ刻みで値がシフト／変化するオフセット周波数Δｆ_n（但し、ｎ＝１，２，３，・・・）の計算を繰り返し、計算されるオフセット周波数Δｆ_nの値を順次出力する。オフセット周波数Δｆ_nは、送信側装置の送信ローカル周波数と受信側装置における受信ローカル周波数との間の周波数誤差に相当する。
（数１） Δｆ_n ＝ －ｆemax＋Δｆ×(ｎ－１)
ここに、 Δｆ_n：オフセット周波数［ｋＨｚ］
ｆemax：周波数誤差の最大値の絶対値［ｋＨｚ］
Δｆ ：周波数の単位シフト量［ｋＨｚ］
ｎ ：序数（ｎ＝１，２，３，・・・） For example, the frequency control unit 21 adjusts the offset frequency Δf_n (where n=1, 2 , 3, . . . ) are repeated, and the values of the calculated offset frequencies Δf_n are sequentially output. The offset frequency Δf_n corresponds to the frequency error between the transmission local frequency of the transmission side device and the reception local frequency of the reception side device.
(Formula 1) Δf_n = -femax + Δf x (n-1)
Here, Δf_n: Offset frequency [kHz]
femax: Absolute value of maximum frequency error [kHz]
Δf: Unit shift amount of frequency [kHz]
n: ordinal number (n = 1, 2, 3, ...)

周波数制御部２１は、計算結果のオフセット周波数Δｆ_nの値が＋ｆemaxよりも大きくなるまで下記の数式２Ａの計算を繰り返して（但し、ｎ＝１，２，３，・・・）オフセット周波数Δｆ_nの値を順次出力し、続いて、計算結果のオフセット周波数Δｆ_nの値が－ｆemaxよりも小さくなるまで下記の数式２Ｂの計算を繰り返して（但し、ｎ＝１，２，３，・・・）オフセット周波数Δｆ_nの値を順次出力するようにしてもよい。
（数２Ａ） Δｆ_n ＝ Δｆ×(ｎ－１)
（数２Ｂ） Δｆ_n ＝ Δｆ×(１－ｎ) The frequency control unit 21 repeats the calculation of the following formula 2A until the calculated value of the offset frequency Δf_n becomes greater than +femax (where n=1, 2, 3, . . . ) to determine the value of the offset frequency Δf_n. are sequentially output, and then the calculation of the following formula 2B is repeated until the value of the calculated offset frequency Δf_n becomes smaller than -femax (where n = 1, 2, 3, . . . ). You may make it output the value of (DELTA)f_n sequentially.
(Formula 2A) Δf_n = Δf×(n−1)
(Formula 2B) Δf_n = Δf×(1−n)

ＡＦＣ用の数値制御発振器２２は、周波数制御部２１から順次出力されるオフセット周波数Δｆ_nの値を用いて下記の数式３に従って位相誤差Δθを順次計算する。基準クロックＦrefとして、例えば、シンボルクロックを生成するクロックが利用される。
（数３） Δθ ＝ ３６０／(Ｆref／Δｆ_n)
ここに、 Δθ ：位相誤差［ｄｅｇ］
Ｆref ：基準クロック［ｋＨｚ］
Δｆ_n：オフセット周波数［ｋＨｚ］ The numerically controlled oscillator 22 for AFC sequentially calculates the phase error Δθ according to Equation 3 below using the values of the offset frequencies Δf_n sequentially output from the frequency control section 21 . A clock that generates a symbol clock, for example, is used as the reference clock Fref.
(Equation 3) Δθ = 360/(Fref/Δf_n)
Here, Δθ : phase error [deg]
Fref: Reference clock [kHz]
Δf_n: Offset frequency [kHz]

そして、ＡＦＣ用の数値制御発振器２２は、上記計算される位相誤差Δθをテーブルなどによって複素数に順次変換して出力する。 Then, the numerically controlled oscillator 22 for AFC sequentially converts the calculated phase error Δθ into a complex number using a table or the like and outputs the complex number.

ＡＦＣ用の乗算器２３は、自動周波数制御回路２へと入力される受信信号（変調信号）に対してＡＦＣ用の数値制御発振器２２から順次出力される複素数を用いて複素乗算処理を施して順次出力する。 The multiplier 23 for AFC performs complex multiplication processing on the received signal (modulated signal) input to the automatic frequency control circuit 2 using complex numbers sequentially output from the numerically controlled oscillator 22 for AFC, and sequentially Output.

上記により、自動周波数制御回路２（具体的には、ＡＦＣ用の乗算器２３）から、Δｆ刻みで値がシフト／変化するオフセット周波数Δｆ_n（但し、ｎ＝１，２，３，・・・）それぞれに応じた複素乗算処理後の信号が順次出力される。自動周波数制御回路２から順次出力される信号はロールオフフィルタ３へと入力され、ロールオフフィルタ３から出力される信号が強度検出部４へと順次供給される。 As described above, from the automatic frequency control circuit 2 (specifically, the multiplier 23 for AFC), the offset frequency Δf_n (where n=1, 2, 3, . Signals after complex multiplication processing corresponding to each are sequentially output. Signals sequentially output from the automatic frequency control circuit 2 are input to the roll-off filter 3 , and signals output from the roll-off filter 3 are sequentially supplied to the intensity detector 4 .

強度検出部４は、カウンタ機能を備え、カウンタ値Ｃ（但し、Ｃ＝０，１，２，３，・・・）をカウントする機能を備える。強度検出部４は、周波数制御部２１から出力される自動周波数制御の処理の開始を示す信号の入力を受けると、カウンタ値Ｃを初期値０に設定する。 The intensity detection unit 4 has a counter function and a function of counting a counter value C (where C=0, 1, 2, 3, . . . ). The intensity detection unit 4 sets the counter value C to the initial value 0 upon receiving the signal indicating the start of the automatic frequency control process output from the frequency control unit 21 .

強度検出部４は、また、ロールオフフィルタ３から順次出力される信号が供給されるたびに測定した前記信号の強度／レベルの値ともとのカウンタ値Ｃに１を加えたカウンタ値Ｃとの組み合わせを時系列に保持する機能を備える。 The intensity detector 4 also detects the value of the intensity/level of the signal measured each time the signal sequentially output from the roll-off filter 3 is supplied, and the counter value C obtained by adding 1 to the original counter value C. Equipped with a function to store combinations in chronological order.

強度検出部４は、ロールオフフィルタ３から順次出力される信号が供給されるたびに、カウンタ値Ｃに１を加えるとともに前記信号の強度／レベルを測定し、測定結果として得られる前記信号の強度／レベルの値（具体的には、電力値）と前記１を加えたカウンタ値Ｃとの組み合わせを時系列に保持する。 Each time the signal sequentially output from the roll-off filter 3 is supplied, the intensity detection unit 4 adds 1 to the counter value C and measures the intensity/level of the signal, and measures the intensity of the signal obtained as the measurement result. The combination of the / level value (specifically, the power value) and the counter value C to which 1 is added is retained in time series.

上記１を加えたカウンタ値Ｃは、上記の数式１を用いる場合、前記ロールオフフィルタ３から順次出力される信号に対応するオフセット周波数Δｆ_nの序数ｎの値と等しい。 The counter value C to which 1 is added is equal to the value of the ordinal number n of the offset frequency Δf_n corresponding to the signals sequentially output from the roll-off filter 3 when using the above equation 1.

強度検出部４は、上記測定結果として得られる信号の強度／レベルのピークを検出する機能を備え、前記信号の強度／レベルのピークを検出すると、当該ピークに該当する信号の強度／レベルと組み合わせられているカウンタ値Ｃ（「ピーク時カウンタ値Ｃpeak」と呼ぶ）を周波数制御部２１へと出力する。 The intensity detection unit 4 has a function of detecting the intensity/level peak of the signal obtained as the measurement result. counter value C (referred to as “peak time counter value Cpeak”) is output to the frequency control unit 21 .

強度検出部４は、信号の強度／レベルのピークが検出されたと判断したときにピーク時カウンタ値Ｃpeakを周波数制御部２１へと出力するようにしてもよい。この場合、周波数制御部２１は、ピーク時カウンタ値Ｃpeakの入力を受けた時点でオフセット周波数Δｆ_nの計算を終了し、－ｆemaxから＋ｆemaxの範囲のうちの一部についてオフセット周波数Δｆ_nの計算を行わないことがある。 The intensity detection unit 4 may output the peak-time counter value Cpeak to the frequency control unit 21 when it is determined that the peak of the intensity/level of the signal has been detected. In this case, the frequency control unit 21 ends the calculation of the offset frequency Δf_n at the time of receiving the input of the peak counter value Cpeak, and does not calculate the offset frequency Δf_n for part of the range from -femax to +femax. Sometimes.

周波数制御部２１は、強度検出部４から出力されるピーク時カウンタ値Ｃpeakの入力を受け、前記ピーク時カウンタ値Ｃpeakをｎとして用いて上記の数式１に従ってオフセット周波数Δｆ_nを計算して受信周波数誤差ｆreとして出力する。 The frequency control unit 21 receives the input of the peak counter value Cpeak output from the intensity detection unit 4, calculates the offset frequency Δf_n according to the above equation 1 using the peak counter value Cpeak as n, and determines the reception frequency error. Output as fre.

なお、オフセット周波数Δｆ_nの計算において上記の数式２Ａ，２Ｂを用いる場合は、周波数制御部２１は、計算結果のオフセット周波数Δｆ_nの値が＋ｆemaxよりも大きくなる直前の序数ｎの値を保持し、強度検出部４から出力されるピーク時カウンタ値Ｃpeakが前記保持している序数ｎの値よりも大きい場合には、前記ピーク時カウンタ値Ｃpeakから前記保持している序数ｎの値を引いた値をｎとして用いて上記の数式２Ｂに従ってオフセット周波数Δｆ_n（即ち、受信周波数誤差ｆre）を計算する。 Note that when the above formulas 2A and 2B are used in the calculation of the offset frequency Δf_n, the frequency control unit 21 holds the value of the ordinal number n immediately before the value of the offset frequency Δf_n in the calculation result becomes greater than +femax, and the intensity When the peak hour counter value Cpeak output from the detection unit 4 is greater than the value of the held ordinal number n, the value obtained by subtracting the held ordinal number n value from the peak hour counter value Cpeak is n is used to calculate the offset frequency Δf_n (ie, the received frequency error fre) according to Equation 2B above.

以上により、送信側装置の送信ローカル周波数と受信側装置における受信ローカル周波数との間の周波数誤差に相当する受信周波数誤差ｆreの値がＡＦＣ用の数値制御発振器２２へと出力される。 As described above, the value of the reception frequency error fre corresponding to the frequency error between the transmission local frequency of the transmission side device and the reception local frequency of the reception side device is output to the numerically controlled oscillator 22 for AFC.

続いて、ＡＦＣ用の数値制御発振器２２が、受信周波数誤差ｆreを用いて下記の数式４に従って位相誤差Δθを計算する。
（数４） Δθ ＝ ３６０／(Ｆref／ｆre)
ここに、 Δθ ：位相誤差［ｄｅｇ］
Ｆref：基準クロック［ｋＨｚ］
ｆre ：受信周波数誤差（オフセット周波数）［ｋＨｚ］ Subsequently, the numerically controlled oscillator 22 for AFC calculates the phase error Δθ according to Equation 4 below using the reception frequency error fre.
(Formula 4) Δθ = 360/(Fref/fre)
Here, Δθ : phase error [deg]
Fref: Reference clock [kHz]
fre : Receiving frequency error (offset frequency) [kHz]

そして、ＡＦＣ用の数値制御発振器２２は、上記計算される位相誤差Δθをテーブルなどによって複素数に変換して出力する。 The numerically controlled oscillator 22 for AFC converts the calculated phase error Δθ into a complex number using a table or the like and outputs the complex number.

続いて、ＡＦＣ用の乗算器２３が、自動周波数制御回路２へと入力される受信信号（変調信号）に対してＡＦＣ用の数値制御発振器２２から出力される複素数を用いて複素乗算処理（即ち、受信周波数誤差ｆreに対応する位相誤差Δθに応じた複素乗算処理）を施して出力する。これにより、自動周波数制御の処理が完了する。 Subsequently, the multiplier 23 for AFC performs complex multiplication processing (i.e., , complex multiplication processing according to the phase error Δθ corresponding to the received frequency error fre) and output. This completes the automatic frequency control process.

自動周波数制御回路２（具体的には、ＡＦＣ用の乗算器２３）から出力される信号はロールオフフィルタ３を介してキャリア再生回路５へと入力され、キャリア再生回路５，復調部６，および同期検出部７による処理が行われる。 A signal output from the automatic frequency control circuit 2 (specifically, the multiplier 23 for AFC) is input to the carrier regeneration circuit 5 via the roll-off filter 3, and the carrier regeneration circuit 5, the demodulator 6, and the Processing by the synchronization detector 7 is performed.

（実施の形態２）
図２は、この発明の実施の形態２に係る復調回路１の概略構成を示す機能ブロック図である。実施の形態２に係る復調回路１は、強度検出部４を有しない点、自動利得制御部８を有する点、周波数制御部２１が強度検出部４ではなくて自動利得制御部８から出力されるピーク時カウンタ値Ｃpeakの入力を受ける点、およびキャリア再生回路５（具体的には、ＣＲ用の乗算器５４）がロールオフフィルタ３ではなくて自動利得制御部８から出力される信号の入力を受ける点で上記の実施の形態１と構成が異なるものの、その他の構成は上記の実施の形態１と同様であるので、実施の形態１と同様の構成については同一の符号を付することでその説明を省略する。 (Embodiment 2)
FIG. 2 is a functional block diagram showing a schematic configuration of demodulation circuit 1 according to Embodiment 2 of the present invention. The demodulation circuit 1 according to the second embodiment does not have the intensity detector 4, has the automatic gain controller 8, and the frequency controller 21 is output from the automatic gain controller 8 instead of the intensity detector 4. The input of the peak time counter value Cpeak, and the input of the signal output from the automatic gain control unit 8 instead of the roll-off filter 3 to the carrier recovery circuit 5 (specifically, the multiplier 54 for CR). Although the configuration is different from that of the above-described first embodiment in terms of receiving, other configurations are the same as those of the above-described first embodiment. Description is omitted.

実施の形態２に係る復調回路１は、受信信号（変調信号）の周波数誤差を補正する自動周波数制御回路２と、自動周波数制御回路２の後段に設けられて前記受信信号に対して帯域制限処理を施して出力するロールオフフィルタ３と、ロールオフフィルタ３の後段に設けられて前記受信信号の位相誤差を補正するキャリア再生回路５と、を有し、自動周波数制御回路２は、周波数をシフトさせながら複数のオフセット周波数を生成する周波数制御部２１と、オフセット周波数を複素数に変換するＡＦＣ用の数値制御発振器２２と、前記複素数を用いて前記受信信号に対して複素乗算処理を施すＡＦＣ用の乗算器２３と、を備え、ロールオフフィルタ３から出力される前記受信信号の強度が最大になるときのオフセット周波数を用いて前記受信信号の周波数誤差を補正し、ロールオフフィルタ３とキャリア再生回路５との間に設けられてロールオフフィルタ３から出力される前記受信信号の入力を受ける自動利得制御部８によって前記受信信号の強度が測定される、ようにしている。 A demodulation circuit 1 according to Embodiment 2 includes an automatic frequency control circuit 2 for correcting a frequency error of a received signal (modulated signal), and a band limiting process for the received signal provided after the automatic frequency control circuit 2. and a carrier regeneration circuit 5 provided after the roll-off filter 3 and correcting the phase error of the received signal, and the automatic frequency control circuit 2 shifts the frequency. A frequency control unit 21 for generating a plurality of offset frequencies while increasing the frequency, a numerically controlled oscillator 22 for AFC for converting the offset frequencies into complex numbers, and an AFC for performing complex multiplication processing on the received signal using the complex numbers. and a multiplier 23 for correcting the frequency error of the received signal using the offset frequency when the strength of the received signal output from the roll-off filter 3 is maximized, and the roll-off filter 3 and the carrier recovery circuit. 5 and receives the input of the received signal outputted from the roll-off filter 3, the strength of the received signal is measured.

自動利得制御（ＡＧＣ：Ａutomatic Ｇain Ｃontrol）部８は、ロールオフフィルタ３とキャリア再生回路５との間に設けられて、ロールオフフィルタ３から出力される信号の入力を受け、前記信号の強度／レベル（具体的には、電力）を調整する。 An automatic gain control (AGC) unit 8 is provided between the roll-off filter 3 and the carrier regeneration circuit 5, receives the input of the signal output from the roll-off filter 3, and adjusts the intensity/ Adjust the level (specifically, power).

自動利得制御部８は、具体的には、ロールオフフィルタ３から出力される信号の強度／レベルを測定するとともに、測定結果として得られる前記信号の強度／レベルと所定の目標信号レベル（例えば、自動利得制御部８よりも後段の処理・回路にとって適当なレベルとして予め定められる信号レベル）とのレベル差を検出する。 Specifically, the automatic gain control unit 8 measures the strength/level of the signal output from the roll-off filter 3, and also measures the strength/level of the signal obtained as a measurement result and a predetermined target signal level (for example, A signal level predetermined as an appropriate level for processing/circuits subsequent to the automatic gain control unit 8) is detected.

自動利得制御部８は、さらに、上記検出されるレベル差に基づいて前記ロールオフフィルタ３から出力される信号の強度／レベルが前記目標信号レベルに収束するようにゲイン（利得）を決定し、前記決定されたゲイン（利得）を用いて前記ロールオフフィルタ３から出力される信号の強度／レベルを増幅して出力する。 The automatic gain control unit 8 further determines a gain based on the detected level difference so that the strength/level of the signal output from the roll-off filter 3 converges to the target signal level, Using the determined gain, the strength/level of the signal output from the roll-off filter 3 is amplified and output.

周波数制御部２１は、実施の形態２では、自動周波数制御の処理を開始する際に、自動周波数制御の処理の開始を示す信号を自動利得制御部８へと出力する。 In the second embodiment, when starting the automatic frequency control process, the frequency control section 21 outputs a signal indicating the start of the automatic frequency control process to the automatic gain control section 8 .

実施の形態２でも、上記の実施の形態１と同様に、自動周波数制御回路２（具体的には、ＡＦＣ用の乗算器２３）から、Δｆ刻みで値がシフト／変化するオフセット周波数Δｆ_n（但し、ｎ＝１，２，３，・・・）それぞれに応じた複素乗算処理後の信号が順次出力される。自動周波数制御回路２から順次出力される信号はロールオフフィルタ３へと入力され、ロールオフフィルタ３から出力される信号が自動利得制御部８へと順次入力される。 In the second embodiment, as in the first embodiment, an offset frequency Δf_n (where , n=1, 2, 3, . Signals sequentially output from the automatic frequency control circuit 2 are input to the roll-off filter 3 , and signals output from the roll-off filter 3 are sequentially input to the automatic gain control section 8 .

自動利得制御部８は、カウンタ機能を備え、カウンタ値Ｃ（但し、Ｃ＝０，１，２，３，・・・）をカウントする機能を備える。自動利得制御部８は、周波数制御部２１から出力される自動周波数制御の処理の開始を示す信号の入力を受けると、カウンタ値Ｃを初期値０に設定する。 The automatic gain control unit 8 has a counter function and a function of counting a counter value C (where C=0, 1, 2, 3, . . . ). The automatic gain control unit 8 sets the counter value C to an initial value of 0 upon receiving the signal indicating the start of the automatic frequency control process output from the frequency control unit 21 .

自動利得制御部８は、また、ロールオフフィルタ３から順次出力される信号が供給されるたびに測定した前記信号の強度／レベルの値ともとのカウンタ値Ｃに１を加えたカウンタ値Ｃとの組み合わせを時系列に保持する機能を備える。 The automatic gain control unit 8 also obtains a counter value C obtained by adding 1 to the intensity/level value of the signal measured each time the signal sequentially output from the roll-off filter 3 is supplied, and the original counter value C. It has a function to hold the combination of in chronological order.

自動利得制御部８は、ロールオフフィルタ３から順次出力される信号が入力されるたびに、カウンタ値Ｃに１を加えるとともに前記信号の強度／レベルを測定し、測定結果として得られる前記信号の強度／レベルの値（具体的には、電力値）と前記１を加えたカウンタ値Ｃとの組み合わせを時系列に保持する。 The automatic gain control unit 8 adds 1 to the counter value C each time the signal sequentially output from the roll-off filter 3 is input, measures the strength/level of the signal, and measures the strength/level of the signal obtained as a measurement result. Combinations of strength/level values (specifically, power values) and counter values C to which 1 is added are retained in time series.

上記１を加えたカウンタ値Ｃは、上記の数式１を用いる場合、前記ロールオフフィルタ３から順次出力される信号に対応するオフセット周波数Δｆ_nの序数ｎの値と等しい。 The counter value C to which 1 is added is equal to the value of the ordinal number n of the offset frequency Δf_n corresponding to the signals sequentially output from the roll-off filter 3 when using the above equation 1.

自動利得制御部８は、上記測定結果として得られる信号の強度／レベルのピークを検出する機能を備え、前記信号の強度／レベルのピークを検出すると、当該ピークに該当する信号の強度／レベルと組み合わせられているカウンタ値Ｃ（「ピーク時カウンタ値Ｃpeak」と呼ぶ）を周波数制御部２１へと出力する。 The automatic gain control unit 8 has a function of detecting a peak of the intensity/level of the signal obtained as the measurement result, and when the peak of the intensity/level of the signal is detected, the intensity/level of the signal corresponding to the peak is detected. The combined counter value C (referred to as “peak counter value Cpeak”) is output to the frequency control section 21 .

自動利得制御部８は、信号の強度／レベルのピークが検出されたと判断したときにピーク時カウンタ値Ｃpeakを周波数制御部２１へと出力するようにしてもよい。この場合、自動利得制御部８は、ピーク時カウンタ値Ｃpeakの入力を受けた時点でオフセット周波数Δｆ_nの計算を終了し、－ｆemaxから＋ｆemaxの範囲のうちの一部についてオフセット周波数Δｆ_nの計算を行わないことがある。 The automatic gain control section 8 may output the peak-time counter value Cpeak to the frequency control section 21 when it determines that the peak of the strength/level of the signal has been detected. In this case, the automatic gain control unit 8 ends the calculation of the offset frequency Δf_n at the time of receiving the input of the peak counter value Cpeak, and calculates the offset frequency Δf_n for a part of the range from -femax to +femax. sometimes not.

自動利得制御部８は、あるいは、自動利得制御を行う際に計算されるゲイン（利得）の値と上記１を加えたカウンタ値Ｃとの組み合わせを時系列に保持する機能を備えるとともに前記ゲインの極小値を検出する機能を備え、前記ゲインの極小値を検出すると、当該極小値に該当するゲインと組み合わせられているカウンタ値Ｃ（「極小時カウンタ値Ｃmin」と呼ぶ）を周波数制御部２１へと出力するようにしてもよい。 Alternatively, the automatic gain control unit 8 has a function of retaining, in time series, a combination of a gain (gain) value calculated when performing automatic gain control and the counter value C obtained by adding 1 to the value of the gain. It has a function to detect a minimum value, and when the minimum value of the gain is detected, the counter value C combined with the gain corresponding to the minimum value (referred to as "minimum counter value Cmin") is sent to the frequency control unit 21. You can also output

周波数制御部２１は、自動利得制御部８から出力されるピーク時カウンタ値Ｃpeak（または、極小時カウンタ値Ｃmin）の入力を受け、前記ピーク時カウンタ値Ｃpeak（または、前記極小時カウンタ値Ｃmin）をｎとして用いて上記の数式１に従ってオフセット周波数Δｆ_nを計算して受信周波数誤差ｆreとして出力する。 The frequency control unit 21 receives the input of the peak counter value Cpeak (or the minimum counter value Cmin) output from the automatic gain control unit 8, and adjusts the peak counter value Cpeak (or the minimum counter value Cmin). is used as n, the offset frequency Δf_n is calculated according to Equation 1 above and output as the received frequency error fre.

なお、オフセット周波数Δｆ_nの計算において上記の数式２Ａ，２Ｂを用いる場合は、周波数制御部２１は、計算結果のオフセット周波数Δｆ_nの値が＋ｆemaxよりも大きくなる直前の序数ｎの値を保持し、自動利得制御部８から出力されるピーク時カウンタ値Ｃpeak（または、極小時カウンタ値Ｃmin）が前記保持している序数ｎの値よりも大きい場合には、前記ピーク時カウンタ値Ｃpeak（または、前記極小時カウンタ値Ｃmin）から前記保持している序数ｎの値を引いた値をｎとして用いて上記の数式２Ｂに従ってオフセット周波数Δｆ_n（即ち、受信周波数誤差ｆre）を計算する。 Note that when the above formulas 2A and 2B are used in the calculation of the offset frequency Δf_n, the frequency control unit 21 holds the value of the ordinal number n immediately before the value of the offset frequency Δf_n in the calculation result becomes larger than +femax, and automatically When the peak counter value Cpeak (or the minimum counter value Cmin) output from the gain control unit 8 is greater than the held ordinal value n, the peak counter value Cpeak (or the minimum counter value Cmin Using the value obtained by subtracting the value of the held ordinal number n from the hour counter value Cmin) as n, the offset frequency Δf_n (that is, the reception frequency error fre) is calculated according to the above equation 2B.

以上により、送信側装置の送信ローカル周波数と受信側装置における受信ローカル周波数との間の周波数誤差に相当する受信周波数誤差ｆreの値がＡＦＣ用の数値制御発振器２２へと出力される。 As described above, the value of the reception frequency error fre corresponding to the frequency error between the transmission local frequency of the transmission side device and the reception local frequency of the reception side device is output to the numerically controlled oscillator 22 for AFC.

続いて、ＡＦＣ用の数値制御発振器２２が、受信周波数誤差ｆreの値を用いて上記の数式４に従って位相誤差Δθを計算するとともに、計算される位相誤差Δθをテーブルなどによって複素数に変換して出力する。 Subsequently, the numerically controlled oscillator 22 for AFC calculates the phase error Δθ according to the above equation 4 using the value of the reception frequency error fre, converts the calculated phase error Δθ into a complex number using a table or the like, and outputs it. do.

続いて、ＡＦＣ用の乗算器２３が、自動周波数制御回路２へと入力される受信信号（変調信号）に対してＡＦＣ用の数値制御発振器２２から出力される複素数を用いて複素乗算処理（即ち、受信周波数誤差ｆreに対応する位相誤差Δθに応じた複素乗算処理）を施して出力する。これにより、自動周波数制御の処理が完了する。 Subsequently, the multiplier 23 for AFC performs complex multiplication processing (i.e., , complex multiplication processing according to the phase error Δθ corresponding to the received frequency error fre) and output. This completes the automatic frequency control process.

自動周波数制御回路２（具体的には、ＡＦＣ用の乗算器２３）から出力される信号はロールオフフィルタ３を介してキャリア再生回路５へと入力され、キャリア再生回路５，復調部６，および同期検出部７による処理が行われる。 A signal output from the automatic frequency control circuit 2 (specifically, the multiplier 23 for AFC) is input to the carrier regeneration circuit 5 via the roll-off filter 3, and the carrier regeneration circuit 5, the demodulator 6, and the Processing by the synchronization detector 7 is performed.

（周波数帯域の狭い信号の利用）
例えば図３（Ａ）に示すように、検出対象（言い換えると、同期検波の対象，周波数誤差の検出用）のチャネルの中心周波数（例えば、送信側装置の送信ローカル周波数に従うＡＦＣ用の数値制御発振器２２の発振周波数（ローカル周波数））に加えて他の（例えば、隣接する）チャネルの中心周波数が－ｆemaxから＋ｆemaxまでの間に含まれることがあり得る。 (Use of signals with narrow frequency bands)
For example, as shown in FIG. 3A, the center frequency of the channel to be detected (in other words, the target of synchronous detection, for frequency error detection) (for example, the numerically controlled oscillator for AFC according to the transmission local frequency of the transmission side device 22 oscillation frequencies (local frequencies)) plus the center frequencies of other (eg, adjacent) channels may be included between -femax and +femax.

この場合、信号の強度／レベルのピークが複数存在することになり、強度検出部４や自動利得制御部８において、検出対象のチャネルの信号ではなくて他のチャネルの信号の強度／レベルのピークが検出される（別言すると、選択される）ことがあり得る。 In this case, a plurality of intensity/level peaks of the signal exist, and in the intensity detector 4 and the automatic gain controller 8, the intensity/level peaks of the signals of other channels, not the signal of the channel to be detected, are detected. may be detected (in other words, selected).

そこで、図３（Ｂ）に示すように、検出対象のチャネルについては通信で使用する周波数帯域よりも周波数帯域が狭い信号が送信側装置から送信され、受信側装置において前記周波数帯域が狭い信号が利用されるようにしてもよい。 Therefore, as shown in FIG. 3B, a signal with a narrower frequency band than the frequency band used in communication is transmitted from the transmitting device to the channel to be detected, and the signal with the narrower frequency band is transmitted from the receiving device. It may be used.

受信側装置（具体的には、強度検出部４，自動利得制御部８）は、すなわち、信号の強度／レベルの複数のピークのうち、他の信号の強度／レベルのピークの幅（別言すると、すその広がり）と比べてピークの幅が狭い信号を検出対象のチャネルの信号として特定したうえで、前記特定された検出対象のチャネルの信号の強度／レベルのピークに基づいてピーク時カウンタ値Ｃpeak（または、極小時カウンタ値Ｃmin）を特定する。 The receiving device (specifically, the intensity detector 4 and the automatic gain controller 8) detects the width of the intensity/level peaks of other signals among the plurality of signal intensity/level peaks (in other words Then, a signal having a narrower peak width than the widening of the hem is specified as the signal of the detection target channel, and a peak hour counter is calculated based on the intensity/level peak of the specified detection target channel signal. Specify the value Cpeak (or the minimum counter value Cmin).

この場合、周波数帯域が狭い信号が、送信側装置から、予め定められる所定の時間だけ送信されたり、検出対象のチャネルについての信号の強度／レベルのピークを検出する処理が終了したことを通知する信号が受信側装置から送信側装置へと送信されるまで送信されたりする。 In this case, a signal with a narrow frequency band is transmitted from the transmitting device for a predetermined period of time, or notifies that the process of detecting the strength/level peak of the signal for the channel to be detected has ended. until the signal is sent from the receiving device to the sending device.

実施の形態１，２に係る復調回路１によれば、クロック同期に依らずに周波数誤差を検出することができるため、低シンボルレートにおいても高速で周波数誤差を検出することが可能となり、延いては、シンボルレートに関わらず同じ制御フローで高い検出精度と引き込み時間の短縮との両立を実現することが可能となる。実施の形態１，２に係る復調回路１によれば、また、シンボル周波数ごとに異なる周波数誤差を補正する制御は不要となる。 According to the demodulation circuits 1 according to Embodiments 1 and 2, it is possible to detect frequency errors without relying on clock synchronization. makes it possible to achieve both high detection accuracy and shortened lock-in time with the same control flow regardless of the symbol rate. According to the demodulation circuits 1 according to Embodiments 1 and 2, control for correcting frequency errors that differ for each symbol frequency becomes unnecessary.

実施の形態１，２に係る復調回路１によれば、キャリア再生回路５におけるキャリア同期（位相誤差の補正）および同期検出部７における既知パターン同期（位相の同期／非同期の検出・判定）を経ることなく自動周波数制御が完了するので、引き込み時間を短縮することが可能となる。 According to the demodulation circuit 1 according to Embodiments 1 and 2, carrier synchronization (correction of phase error) in the carrier reproduction circuit 5 and known pattern synchronization (detection and determination of phase synchronization/asynchronization) in the synchronization detection unit 7 are performed. Since the automatic frequency control is completed without any delay, it is possible to shorten the pull-in time.

実施の形態２に係る復調回路１によれば、復調回路としてレベル調整がもとより必要とされる場合に設けられることが考えられる自動利得制御部８を活用するようにしているので、回路構成が複雑になることを抑制しつつ高い検出精度と引き込み時間の短縮との両立を実現することが可能となる。 According to the demodulation circuit 1 according to the second embodiment, since the automatic gain control section 8, which is considered to be provided when the demodulation circuit requires level adjustment, is used, the circuit configuration is complicated. It is possible to realize both high detection accuracy and shortening of the pull-in time while suppressing the occurrence of the

実施の形態１，２に係る復調回路１によれば、通信で使用する周波数帯域よりも周波数帯域が狭い信号について強度が測定されるようにした場合には、検出対象のチャネルについての信号の強度／レベルのピークを確実に検出することが可能となる。 According to the demodulation circuits 1 according to Embodiments 1 and 2, when the strength of a signal whose frequency band is narrower than the frequency band used in communication is measured, the strength of the signal for the detection target channel is / level peak can be reliably detected.

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。 Although the embodiments of the present invention have been described above, the specific configuration is not limited to the above-described embodiments. Included in the invention.

例えば、キャリア再生回路５，復調部６，および同期検出部７は、この発明では特定の構成に限定されるものではなく、上記の実施の形態における構成には限定されない。 For example, the carrier reproducing circuit 5, the demodulator 6, and the synchronization detector 7 are not limited to specific configurations in the present invention, and are not limited to the configurations in the above embodiments.

１ 復調回路
２ 自動周波数制御回路（ＡＦＣ）
２１ 周波数制御部
２２ ＡＦＣ用の数値制御発振器（ＮＣＯ）
２３ ＡＦＣ用の乗算器
３ ロールオフフィルタ（ＲＯＦ）
４ 強度検出部
５ キャリア再生回路（ＣＲ）
５１ 位相誤差検出部
５２ ローパスフィルタ
５３ ＣＲ用の数値制御発振器（ＮＣＯ）
５４ ＣＲ用の乗算器
６ 復調部
７ 同期検出部
８ 自動利得制御部 1 demodulation circuit 2 automatic frequency control circuit (AFC)
21 frequency control unit 22 numerically controlled oscillator (NCO) for AFC
23 multiplier for AFC 3 roll-off filter (ROF)
4 intensity detector 5 carrier regeneration circuit (CR)
51 phase error detector 52 low-pass filter 53 numerically controlled oscillator (NCO) for CR
54 multiplier for CR 6 demodulator 7 synchronization detector 8 automatic gain controller

Claims (4)

受信信号の周波数誤差を補正する自動周波数制御回路と、
前記自動周波数制御回路の後段に設けられて前記受信信号に対して帯域制限処理を施して出力するロールオフフィルタと、
前記ロールオフフィルタの後段に設けられて前記受信信号の位相誤差を補正するキャリア再生回路と、を有し、
前記自動周波数制御回路は、
周波数をシフトさせながら複数のオフセット周波数を生成する周波数制御部と、
前記オフセット周波数を複素数に変換する数値制御発振器と、
前記複素数を用いて前記受信信号に対して複素乗算処理を施す乗算器と、を備え、
前記ロールオフフィルタから出力される前記受信信号の強度が最大になるときの前記オフセット周波数を用いて前記受信信号の周波数誤差を補正する、
ことを特徴とする復調回路。 an automatic frequency control circuit that corrects the frequency error of the received signal;
a roll-off filter that is provided after the automatic frequency control circuit and that applies band-limiting processing to the received signal and outputs the received signal;
a carrier regeneration circuit that is provided after the roll-off filter and corrects a phase error of the received signal;
The automatic frequency control circuit is
a frequency control unit that generates a plurality of offset frequencies while shifting the frequency;
a numerically controlled oscillator that converts the offset frequency into a complex number;
a multiplier that performs complex multiplication processing on the received signal using the complex number,
correcting the frequency error of the received signal using the offset frequency when the strength of the received signal output from the roll-off filter is maximized;
A demodulation circuit characterized by: 前記ロールオフフィルタと前記キャリア再生回路との間に接続されて前記ロールオフフィルタから出力される前記受信信号の供給を受ける強度検出部によって前記受信信号の前記強度が測定される、
ことを特徴とする請求項１に記載の復調回路。 The strength of the received signal is measured by a strength detector connected between the roll-off filter and the carrier recovery circuit and receiving the received signal output from the roll-off filter.
2. The demodulator circuit according to claim 1, wherein: 前記ロールオフフィルタと前記キャリア再生回路との間に設けられて前記ロールオフフィルタから出力される前記受信信号の入力を受ける自動利得制御部によって前記受信信号の前記強度が測定される、
ことを特徴とする請求項１に記載の復調回路。 The strength of the received signal is measured by an automatic gain control unit that is provided between the roll-off filter and the carrier recovery circuit and receives the input of the received signal output from the roll-off filter.
2. The demodulator circuit according to claim 1, wherein: 通信で使用する周波数帯域よりも周波数帯域が狭い信号について前記強度が測定される、
ことを特徴とする請求項１から３のうちのいずれか１項に記載の復調回路。 The strength is measured for a signal with a narrower frequency band than the frequency band used in communication,
4. The demodulator circuit according to any one of claims 1 to 3, characterized in that:
JP2021183825A 2021-11-11 2021-11-11 demodulation circuit Pending JP2023071215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021183825A JP2023071215A (en) 2021-11-11 2021-11-11 demodulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021183825A JP2023071215A (en) 2021-11-11 2021-11-11 demodulation circuit

Publications (1)

Publication Number Publication Date
JP2023071215A true JP2023071215A (en) 2023-05-23

Family

ID=86409840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021183825A Pending JP2023071215A (en) 2021-11-11 2021-11-11 demodulation circuit

Country Status (1)

Country Link
JP (1) JP2023071215A (en)

Similar Documents

Publication Publication Date Title
KR101299332B1 (en) Receiver for fsk radio frequency signals with high sensitivity demodulator and method for activating the same
JP3551235B2 (en) AFC circuit
US7542527B2 (en) Frequency offset correction circuit device
JP3744546B2 (en) Variable of sampled signal C. Method and apparatus for compensating offset
EP2309692B1 (en) Fast and accurate frame synchronization in FSK based receivers
US8509360B2 (en) Pulse radio receiver
US7492836B2 (en) Wireless data communication demodulation device and demodulation method
US20010017902A1 (en) Timing error detection circuit, demodulation circuit and methods thereof
US8411797B2 (en) Frequency offset compensation in a digital frequency shift keying receiver
US8396433B2 (en) Radio communication apparatus and DC offset adjustment method
JP5385355B2 (en) Data processing apparatus and signal receiver including the data processing apparatus
US5793250A (en) Phase demodulator selectively using a first or a second detector
JP2023071215A (en) demodulation circuit
JP2009055309A (en) Offset estimation device
KR100921544B1 (en) Frequency error correction system with initial frequency estimation and feedback tracking
US20160226686A1 (en) Receiving apparatus and receiving method
JP4985535B2 (en) Demodulator circuit
JP2023071216A (en) demodulation circuit
JP3057198B2 (en) Wireless communication system
JP2000049877A (en) Clock timing reproducing circuit
US11569854B1 (en) RF receiver and method for simultaneously compensating carrier frequency offset and optimizing bandwidth by using preamble of a received RF signal
JP3595478B2 (en) Frequency deviation detector and frequency deviation detection method
JP2001257733A (en) Carrier recovery apparatus and its method and receiver
JP4578926B2 (en) Demodulator for phase modulation capable of DC offset calibration
JP3832735B2 (en) Demodulator circuit