JP2023069162A - 撮像素子、電子機器 - Google Patents

Abstract

【課題】混色を抑制する。【解決手段】光量に応じた電荷を生成する第１光電変換部と、第１光電変換部よりも受光面積が小さい第２光電変換部と、隣接する画素間に設けられている遮光壁とを備え、遮光壁は、離間する領域を有する形状で設けられている。領域は、仮に遮光壁を設けた場合に遮光壁が交差する領域である。遮光壁は、第１光電変換部の各辺に設けられ、遮光壁の一端は、領域とされ、他端は、他の遮光壁と接続されている。本技術は、大画素と小画素によりダイナミックレンジを拡大した画像を取得する撮像素子に適用できる。【選択図】図４

Description

本技術は撮像素子、電子機器に関し、例えば、混色を抑制することができるようにした撮像素子、電子機器に関する。

従来、広ダイナミックレンジの画像を生成する方法として、CMOS(complementary metal-oxide semiconductor)イメージセンサなどの画素アレイ上に感度の異なる第１の画素と第２の画素を設け、それぞれの出力から成る第１の画像と第２の画像を合成する方法が知られている。

ここで、感度が異なる画素を設ける方法としては、例えば、露光時間が長い画素と短い画素を設けたり、PD（フォトダイオード）等の光電変換部のサイズが大きい画素（以下、大画素と称する）と小さい画素（以下、小画素と称する）を設けたりする方法がある（例えば、特許文献１参照）。

特開2017-163010号公報

感度が異なる大画素と小画素を設けた構成の場合、小画素は大きな光を扱うため、面積の大きな大画素から来る大きな混色を避けたい。また大画素は小さな光を扱うため、小画素から来る小さな混色でも避けたい。大画素と小画素共に隣接する画素に光が漏れ込むようなことがないようにすることが望まれている。

本技術は、このような状況に鑑みてなされたものであり、隣接する画素に光が漏れ込むようなことを防ぐことができるようにするものである。

本技術の一側面の撮像素子は、光量に応じた電荷を生成する第１光電変換部と、前記第１光電変換部よりも受光面積が小さい第２光電変換部と、隣接する画素間に設けられている遮光壁とを備え、前記遮光壁は、離間する領域を有する形状で設けられている撮像素子である。

本技術の一側面の電子機器は、光量に応じた電荷を生成する第１光電変換部と、前記第１光電変換部よりも受光面積が小さい第２光電変換部と、隣接する画素間に設けられている遮光壁とを備え、前記遮光壁は、離間する領域を有する形状で設けられている撮像素子と、前記撮像素子からの信号を処理する処理部とを備える電子機器である。

本技術の一側面の撮像素子においては、光量に応じた電荷を生成する第１光電変換部と、第１光電変換部よりも受光面積が小さい第２光電変換部と、隣接する画素間に設けられている遮光壁とが備えられ、遮光壁は、離間する領域を有する形状で設けられている。

本技術の一側面の電子機器は、前記撮像素子を含む構成とされている。

なお、電子機器は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。

本技術が適用される撮像装置の一実施の形態の構成を示す図である。 単位画素の回路図である。 画素アレイ部に配置される単位画素について説明するための図である。 第１の実施の形態における単位画素の構成を示す図である。 マイクロローディング効果について説明するための図である。 第２の実施の形態における単位画素の構成を示す図である。 第３の実施の形態における単位画素の構成を示す図である。 第４の実施の形態における単位画素の構成を示す図である。 単位画素の他の構成例を示す図である。 第５の実施の形態における単位画素の構成を示す図である。 第６の実施の形態における単位画素の構成を示す図である。 電子機器の一例の構成を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。

＜撮像装置の構成＞
図１は、本技術が適用される撮像装置、例えばＸ－Ｙアドレス方式撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。例えば、撮像装置は、裏面照射型のＣＭＯＳイメージセンサで構成される。

撮像装置１０は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４、およびシステム制御部１５から構成されている。

撮像装置１０は更に、信号処理部１８及びデータ格納部１９を備えている。信号処理部１８及びデータ格納部１９の各処理については、撮像装置１０とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ（Digital Signal Processor）回路やソフトウェアによる処理により構成される。

画素アレイ部１１は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換部を有する単位画素（以下、単に「画素」と記述する場合もある）が行方向及び列方向に、すなわち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（すなわち、水平方向）を言い、列方向とは画素列の画素の配列方向（すなわち、垂直方向）を言う。単位画素の具体的な回路構成や画素構造の詳細については後述する。

画素アレイ部１１において、行列状の画素配列に対して、画素行ごとに画素駆動線１６が行方向に沿って配線され、画素列ごとに垂直信号線１７が列方向に沿って配線されている。画素駆動線１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。

垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１２は、当該垂直駆動部１２を制御するシステム制御部１５と共に、画素アレイ部１１の各画素の動作を制御する駆動部を構成している。この垂直駆動部１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における電荷の露光期間となる。

垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線１７の各々を通してカラム処理部１３に入力される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素から垂直信号線１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理部１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling；相関二重サンプリング）処理や、ＤＤＳ（Double Data Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ－デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。

水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において単位回路ごとに信号処理された画素信号が順番に出力される。

システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１２、カラム処理部１３、及び、水平駆動部１４などの駆動制御を行う。

信号処理部１８は、少なくとも演算処理機能を有し、カラム処理部１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。

＜単位画素の回路構成＞
図２は、図１の画素アレイ部１１に配置される単位画素１００の構成例を示す回路図である。

単位画素１００は、第１光電変換部１０１、第２光電変換部１０２、第１転送トランジスタ１０３、第２転送トランジスタ１０４、第３転送トランジスタ１０５、第４転送トランジスタ１０６、ＦＤ（フローティングディフュージョン）部１０７、リセットトランジスタ１０８、増幅トランジスタ１０９、および選択トランジスタ１１０を備える。

リセットトランジスタ１０８と増幅トランジスタ１０９は、電源ＶＤＤに接続される。第１光電変換部１０１は、シリコン半導体基板に形成されたｐ型不純物領域の内部に、ｎ型不純物領域が形成された、いわゆる埋め込み型のフォトダイオードを含む。同様に第２光電変換部１０２は、埋め込み型のフォトダイオードを含む。第１光電変換部１０１と第２光電変換部１０２は、受光した光量に応じた信号電荷を生成し、生成した電荷を一定量まで蓄積する。

単位画素１００は、電荷蓄積部１１１をさらに備える。電荷蓄積部１１１は、例えばＭＯＳ容量やＭＩＳ容量である。

図２において、第１光電変換部１０１と第２光電変換部１０２の間には、第１転送トランジスタ１０３、第２転送トランジスタ１０４、第３転送トランジスタ１０５、第４転送トランジスタ１０６、が直列に接続されている。第１転送トランジスタ１０３と第２転送トランジスタ１０４の間に接続された浮遊拡散層が、ＦＤ部１０７となる。ＦＤ部１０７には、寄生容量Ｃ１０が備わる。

第２転送トランジスタ１０４と第３転送トランジスタ１０５の間に接続された浮遊拡散層が、ノード１１２となる。ノード１１２には、寄生容量Ｃ１１が備わる。第３転送トランジスタ１０５と第４転送トランジスタ１０６の間に接続された浮遊拡散層が、ノード１１３となる。ノード１１３に、電荷蓄積部１１１が接続されている。

単位画素１００に対して、図１の画素駆動線１６として、複数の駆動線が、例えば画素行毎に配線される。そして、図１の垂直駆動部１２から複数の駆動線を介して、各種の駆動信号ＴＧＬ、ＦＤＧ、ＦＣＧ、ＴＧＳ、ＲＳＴ、ＳＥＬが供給される。これらの駆動信号は、単位画素１００の各トランジスタがＮＭＯＳトランジスタなので、高レベル（例えば、電源電圧ＶＤＤ）の状態がアクティブ状態となり、低レベルの状態（例えば、負電位）が非アクティブ状態となるパルス信号である。

第１転送トランジスタ１０３のゲート電極には、駆動信号ＴＧＬが印加される。駆動信号ＴＧＬがアクティブ状態になると、第１転送トランジスタ１０３が導通状態になり、第１光電変換部１０１に蓄積されている電荷が、第１転送トランジスタ１０３を介してＦＤ部１０７へ転送される。

第２転送トランジスタ１０４のゲート電極には、駆動信号ＦＤＧが印加される。駆動信号ＦＤＧがアクティブ状態となって第２転送トランジスタ１０４が導通状態になると、これによりＦＤ部１０７とノード１１２のポテンシャルが結合して、１つの電荷蓄積領域となる。

第３転送トランジスタ１０５のゲート電極には、駆動信号ＦＣＧが印加される。駆動信号ＦＤＧと駆動信号ＦＣＧがアクティブ状態となって第２転送トランジスタ１０４と第３転送トランジスタ１０５が導通状態になると、ＦＤ部１０７から電荷蓄積部１１１までのポテンシャルが結合して、１つの電荷蓄積領域となる。

第４転送トランジスタ１０６のゲート電極には、駆動信号ＴＧＳが印加される。駆動信号ＴＧＳがアクティブ状態になると、第４転送トランジスタ１０６が導通状態になり、第２光電変換部１０２に蓄積されている電荷が、第４転送トランジスタ１０６を介して、電荷蓄積部１１１へ転送される。第４転送トランジスタ１０６、第３転送トランジスタ１０５、および第２転送トランジスタ１０４がアクティブ状態の場合、電荷蓄積部１１１からＦＤ部１０７までのポテンシャルが結合し、この結合した電荷蓄積領域へ、第２光電変換部１０２に蓄積されている電荷が転送される。

さらに、第４転送トランジスタ１０６のゲート電極の下部のチャネル領域は、例えば、第１転送トランジスタ１０３、第２転送トランジスタ１０４、または第３転送トランジスタ１０５のゲート電極の下部のチャネル領域よりも、ポテンシャルが若干プラスの方向になっており（換言すれば、ポテンシャルが若干深くなっており）、これにより電荷のオーバーフローパスが形成されている。第２光電変換部１０２における光電変換の結果、第２光電変換部１０２の飽和電荷量を超える電荷が発生した場合には、飽和電荷量を超えた電荷が、上記オーバーフローパスを介して、第２光電変換部１０２から電荷蓄積部１１１へとオーバーフローする（溢れ出す）。オーバーフローした電荷は、電荷蓄積部１１１に蓄積される。

なお、以下、第４転送トランジスタ１０６のゲート電極の下部のチャネル領域に形成されているオーバーフローパスを、単に第４転送トランジスタ１０６のオーバーフローパスと称する。

図２において、電荷蓄積部１１１が有する２つの電極のうち、第１電極は、第３転送トランジスタ１０５と第４転送トランジスタ１０６の間のノード１１３へ接続された、ノード電極である。電荷蓄積部１１１が有する２つの電極のうち、第２電極は、接地された、接地電極である。

なお、第２電極は、変形例として、接地電位以外の特定電位、例えば電源電位に接続されても良い。

電荷蓄積部１１１がＭＯＳ容量またはＭＩＳ容量である場合、一例として、第２電極は、シリコン基板に形成された不純物領域であり、容量を形成する誘電膜は、シリコン基板上に形成された酸化膜や窒化膜である。第１電極は、第２電極と誘電膜の上方において、導電性を有する材料、例えばポリシリコンや金属で形成された電極である。

第２電極を接地電位にする場合、第２電極は、第１光電変換部１０１または第２光電変換部１０２に備わるｐ型不純物領域と電気的に接続されたｐ型不純物領域であっても良い。第２電極を、接地電位以外の特定電位にする場合、第２電極は、ｐ型不純物領域内に形成されたｎ型不純物領域であっても良い。

ノード１１２には、第２転送トランジスタ１０４の他に、リセットトランジスタ１０８も接続される。リセットトランジスタの先には、特定電位、例えば電源ＶＤＤが接続されている。リセットトランジスタ１０８のゲート電極には、駆動信号ＲＳＴが印加される。駆動信号ＲＳＴがアクティブ状態になると、リセットトランジスタ１０８が導通状態になり、ノード１１２の電位が電圧ＶＤＤのレベルにリセットされる。

駆動信号ＲＳＴをアクティブ状態にする際に、第２転送トランジスタ１０４の駆動信号ＦＤＧと第３転送トランジスタ１０５の駆動信号ＦＣＧをアクティブ状態にすると、ポテンシャルが結合したノード１１２とＦＤ部１０７と電荷蓄積部１１１の電位が、電圧ＶＤＤのレベルにリセットされる。

なお、駆動信号ＦＤＧと駆動信号ＦＣＧを個別に制御することによって、ＦＤ部１０７と電荷蓄積部１１１の電位を、それぞれ単独で（独立して）電圧ＶＤＤのレベルにリセットできるようにしても良い。

浮遊拡散層であるＦＤ部１０７は、電荷－電圧変換手段である。すなわち、ＦＤ部１０７に電荷が転送されると、転送された電荷の量に応じて、ＦＤ部１０７の電位が変化する。

増幅トランジスタ１０９は、ソース側に、垂直信号線１７の一端に接続された電流源１２１が、ドレイン側に、電源ＶＤＤが接続され、これらとともにソースフォロワ回路を構成する。増幅トランジスタ１０９のゲート電極には、ＦＤ部１０７が接続され、これがソースフォロワ回路の入力となる。

選択トランジスタ１１０は、増幅トランジスタ１０９のソースと垂直信号線１７との間に接続されている。選択トランジスタ１１０のゲート電極には、駆動信号ＳＥＬが印加される。駆動信号ＳＥＬがアクティブ状態になると、選択トランジスタ１１０が導通状態になり、単位画素１００が選択状態となる。

ＦＤ部１０７に電荷が転送されると、ＦＤ部１０７の電位が、転送された電荷の量に応じた電位となり、その電位が、上記したソースフォロワ回路へ入力される。駆動信号ＳＥＬがアクティブ状態になると、この電荷の量に応じたＦＤ部１０７の電位が、ソースフォロワ回路の出力として、選択トランジスタ１１０を介して垂直信号線１７に出力される。

第１光電変換部１０１は、第２光電変換部１０２よりも、フォトダイオードの受光面積が広いものとなっている。このため、所定の照度の被写体を、所定の露光時間で撮影した場合、第１光電変換部１０１において発生する電荷は、第２光電変換部１０２において発生する電荷よりも多い。

このため、第１光電変換部１０１において発生した電荷と、第２光電変換部１０２において発生した電荷とを、ＦＤ部１０７へ転送して、それぞれ電荷－電圧変換すると、第１光電変換部１０１で発生した電荷を、ＦＤ部１０７へ転送する前と後での電圧変化は、第２光電変換部１０２で発生した電荷を、ＦＤ部１０７へ転送する前と後での電圧変化よりも大きい。従って、第１光電変換部１０１と第２光電変換部１０２を比較すると、第１光電変換部１０１は、第２光電変換部１０２よりも、感度が高いものとなっている。

これに対して、第２光電変換部１０２は、高い照度の光が入射して第２光電変換部１０２の飽和電荷量を超える電荷が発生した場合でも、飽和電荷量を超えて発生した電荷を電荷蓄積部１１１へ蓄積することができるため、第２光電変換部１０２で生じた電荷を電荷－電圧変換する際に、第２光電変換部１０２内に蓄積した電荷と、電荷蓄積部１１１に蓄積した電荷の双方を加えた上で、電荷－電圧変換することができる。

これにより、第２光電変換部１０２は、第１光電変換部１０１よりも、階調性を備えた画像を、広い照度範囲に渡って撮影することができる、換言すれば、ダイナミックレンジの広い画像を撮影することができる。

第１光電変換部１０１を用いて撮影された、感度の高い画像と、第２光電変換部１０２を用いて撮影された、ダイナミックレンジの広い画像との２枚の画像は、例えば、撮像装置１０の内部に備わる画像信号処理回路、または、撮像装置１０の外部に接続された画像信号処理装置において、２枚の画像から１枚の画像を合成するワイドダイナミックレンジ画像合成処理を経て、１枚の画像へと合成される。

＜単位画素の構成例＞
図３は、画素アレイ部１１に配置されている単位画素１００の平面構成例を示す図である。図３では、画素アレイ部１１に配置されている３×３の９個の単位画素１００を例示している。

単位画素１００は、八角形に形成された第１光電変換部１０１と四角形状に形成された第２光電変換部１０２とから構成されている。図３では、図中左上に示した第１光電変換部１０１－１と、その右下に設けられている第２光電変換部１０２－１が単位画素１００を構成しているとして説明を続ける。

同様に、図中中央の上側に示した第１光電変換部１０１－２と、その右下に設けられている第２光電変換部１０２－２が単位画素１００を構成している。同様に、図中右上に示した第１光電変換部１０１－３と、その右下に設けられている第２光電変換部１０２－３（図では半分のみ図示してある）が単位画素１００を構成している。

以下、同様に、第１光電変換部１０１－４と第２光電変換部１０２－４、第１光電変換部１０１－５と第２光電変換部１０２－５、第１光電変換部１０１－６と第２光電変換部１０２－６、第１光電変換部１０１－７と第２光電変換部１０２－７、第１光電変換部１０１－８と第２光電変換部１０２－８、および第１光電変換部１０１－９と第２光電変換部１０２－９の組が、それぞれ単位画素１００を形成している。

第１光電変換部１０１－１、第１光電変換部１０１－２、第１光電変換部１０１－４、および第１光電変換部１０１－５の４画素に囲まれた領域が、第２光電変換部１０２－１とされている。第２光電変換部１０２－１の第１の辺は、第１光電変換部１０１－１の一辺と接し、第２光電変換部１０２－１の第２の辺は、第１光電変換部１０１－２の一辺と接し、第２光電変換部１０２－１の第３の辺は、第１光電変換部１０１－４の一辺と接し、第２光電変換部１０２－１の第４の辺は、第１光電変換部１０１－５の一辺と接している。

他の第２光電変換部１０２も、八角形の第１光電変換部１０１に囲まれ、第１光電変換部１０１の一辺が第２光電変換部１０２となる四角形状で形成されている。

なおここでは、第１光電変換部１０１が、正八角形である場合を例示して説明するが、正八角形ではなく、辺の長さが異なる八角形であっても良い。

なおここでは、大画素として機能する第１光電変換部１０１が八角形で形成されている場合を例に挙げて説明するが、八角形以外の形状であっても本技術を適用することはできる。また、小画素として機能する第２光電変換部１０２は、四角形で形成されている場合を例に挙げて説明するが、第１光電変換部１０１の形状に合わせて、適宜変更可能である。

隣接する第１光電変換部１０１間には、遮光壁が設けられている。隣接する第１光電変換部１０１と第２光電変換部１０２との間にも、遮光壁が設けられている。遮光壁は、隣接する光電変換部に、入射された光が漏れ込まないようにするために設けられている。以下、単位画素１００に設けられている遮光壁について説明を加える。

＜第１の実施の形態＞
図４は、第１の実施の形態における単位画素１００の構成について説明するための図である。図４では、図３に示した３×３の第１光電変換部１０１のうちの２×２の第１光電変換部１０１を示す。

図４に示したように、第２光電変換部１０２－１は、４個の第１光電変換部１０１－１，１０１－２，１０１－４，１０１－５に囲まれるように形成されている。

図中左上に配置されている第１光電変換部１０１－１の上辺には、遮光壁１５１－１が形成されている。第１光電変換部１０１－１の右上の斜辺には、遮光壁１５１－２が形成されている。遮光壁１５１－１と遮光壁１５１－２は、連続した形状で形成されている。

遮光壁１５１は、遮光する材料で形成され、第１光電変換部１０１や第２光電変換部１０２が設けられている半導体基板内に、後述する深さで形成されている。遮光壁１５１は、例えば、アルミニウム、タングステンなどの金属を含む構成とされている。

第１光電変換部１０１－１の右辺には、遮光壁１５１－３が形成されている。第１光電変換部１０１－１の右下の斜辺には、遮光壁１５１－４が形成されている。遮光壁１５１－３と遮光壁１５１－４は、連続した形状で形成されている。

第１光電変換部１０１－１の下辺には、遮光壁１５１－５が形成されている。第１光電変換部１０１－１の左下の斜辺には、遮光壁１５１－６が形成されている。遮光壁１５１－５と遮光壁１５１－６は、連続した形状で形成されている。

第１光電変換部１０１－１の左辺には、遮光壁１５１－７が形成されている。第１光電変換部１０１－１の左上の斜辺には、遮光壁１５１－８が形成されている。遮光壁１５１－７と遮光壁１５１－８は、連続した形状で形成されている。

図中右上に配置されている第１光電変換部１０１－２の上辺には、遮光壁１５１－９が形成されている。第１光電変換部１０１－２の右上の斜辺には、遮光壁１５１－１０が形成されている。遮光壁１５１－９と遮光壁１５１－１０は、連続した形状で形成されている。

第１光電変換部１０１－２の右辺には、遮光壁１５１－１１が形成されている。第１光電変換部１０１－２の右下の斜辺には、遮光壁１５１－１２が形成されている。遮光壁１５１－１１と遮光壁１５１－１２は、連続した形状で形成されている。

第１光電変換部１０１－２の下辺には、遮光壁１５１－１３が形成されている。第１光電変換部１０１－２の左下の斜辺には、遮光壁１５１－１４が形成されている。遮光壁１５１－１３と遮光壁１５１－１４は、連続した形状で形成されている。

第１光電変換部１０１－２の左辺（第１光電変換部１０１－１との間にある辺）には、遮光壁１５１－３が形成されている。第１光電変換部１０１－２の左上の斜辺には、遮光壁１５１－１５が形成されている。遮光壁１５１－３と遮光壁１５１－１５は、連続した形状で形成されている。

遮光壁１５１－１５、遮光壁１５１－３、遮光壁１５１－４は、連続した形状で形成されている。

図中左下に配置されている第１光電変換部１０１－４の上辺（第１光電変換部１０１－１との間にある辺）には、遮光壁１５１－５が形成されている。第１光電変換部１０１－４の右上の斜辺には、遮光壁１５１－１６が形成されている。遮光壁１５１－５と遮光壁１５１－１６は、連続した形状で形成されている。

遮光壁１５１－１６、遮光壁１５１－５、遮光壁１５１－６は、連続した形状で形成されている。

第１光電変換部１０１－４の右辺には、遮光壁１５１－１７が形成されている。第１光電変換部１０１－４の右下の斜辺には、遮光壁１５１－１８が形成されている。遮光壁１５１－１７と遮光壁１５１－１８は、連続した形状で形成されている。

第１光電変換部１０１－４の下辺には、遮光壁１５１－１９が形成されている。第１光電変換部１０１－４の左下の斜辺には、遮光壁１５１－２０が形成されている。遮光壁１５１－１９と遮光壁１５１－２０は、連続した形状で形成されている。

第１光電変換部１０１－４の左辺には、遮光壁１５１－２１が形成されている。第１光電変換部１０１－４の左上の斜辺には、遮光壁１５１－２２が形成されている。遮光壁１５１－２１と遮光壁１５１－２２は、連続した形状で形成されている。

図中右下に配置されている第１光電変換部１０１－５の上辺には、遮光壁１５１－１３（第１光電変換部１０１－２との間にある辺）が形成されている。第１光電変換部１０１－５の右上の斜辺には、遮光壁１５１－２３が形成されている。遮光壁１５１－１３と遮光壁１５１－２３は、連続した形状で形成されている。

遮光壁１５１－２３、遮光壁１５１－１３、遮光壁１５１－１４は、連続した形状で形成されている。

第１光電変換部１０１－５の右辺には、遮光壁１５１－２４が形成されている。第１光電変換部１０１－５の右下の斜辺には、遮光壁１５１－２５が形成されている。遮光壁１５１－２４と遮光壁１５１－２５は、連続した形状で形成されている。

第１光電変換部１０１－５の下辺には、遮光壁１５１－２６が形成されている。第１光電変換部１０１－５の左下の斜辺には、遮光壁１５１－２７が形成されている。遮光壁１５１－２６と遮光壁１５１－２７は、連続した形状で形成されている。

第１光電変換部１０１－５の左辺（第１光電変換部１０１－４との間にある辺）には、遮光壁１５１－１７が形成されている。第１光電変換部１０１－５の左上の斜辺には、遮光壁１５１－２８が形成されている。遮光壁１５１－１７と遮光壁１５１－２８は、連続した形状で形成されている。

遮光壁１５１－１８、遮光壁１５１－１７、遮光壁１５１－２８は、連続した形状で形成されている。

第２光電変換部１０２－１の左上側の辺と、第１光電変換部１０１－１の右下側の斜辺との間には、遮光壁１５１－４が形成されている。第２光電変換部１０２－１の右上側の辺と、第１光電変換部１０１－２の左下側の斜辺との間には、遮光壁１５１－１４が形成されている。

第２光電変換部１０２－１の右下側の辺と、第１光電変換部１０１－５の左上側の斜辺との間には、遮光壁１５１－２８が形成されている。第２光電変換部１０２－１の左下側の辺と、第１光電変換部１０１－４の右上側の斜辺との間には、遮光壁１５１－１６が形成されている。

小画素に該当する第２光電変換部１０２－１は、第２光電変換部１０２－１を囲む第１光電変換部１０１－１，１０１－２，１０１－４，１０１－５のそれぞれの１辺に設けられている遮光壁１５１により囲まれている。

このように、八角形の第１光電変換部１０１の八辺のそれぞれに遮光壁１５１が形成されている。同じく、第２光電変換部１０２に注目した場合、第２光電変換部１０２の四辺のそれぞれに遮光壁１５１が形成されている。

第１光電変換部１０１を囲む遮光壁１５１は、離間した箇所があるように形成されている。図４を再度参照するに、第１光電変換部１０１－１に設けられている遮光壁１５１－２と遮光壁１５１－３との間には、遮光壁１５１が形成されていない領域が設けられている。同じく、遮光壁１５１－４と遮光壁１５１－５との間には、遮光壁１５１が形成されていない領域が設けられている。遮光壁１５１－６と遮光壁１５１－７との間には、遮光壁１５１が形成されていない領域が設けられている。遮光壁１５１－８と遮光壁１５１－１との間には、遮光壁１５１が形成されていない領域が設けられている。

第１光電変換部１０１－２，１０１－４，１０１－５も、第１光電変換部１０１－１と同様に、取り囲んでいる遮光壁１５１は、離間する領域がある状態で設けられている。

第１光電変換部１０１の各辺に設けられている遮光壁１５１は、一端が、離間する領域とされ、他端が、他の遮光壁１５１と接続された構成とされている。例えば、遮光壁１５１－１の一端には、離間する領域が設けられ、他端には、遮光壁１５２－２が接続されている。

第２光電変換部１０２－２を囲む遮光壁１５１－４、遮光壁１５１－１４、遮光壁１５１－２８、遮光壁１５１－１６は、それぞれ離間した形状で設けられている。

第２光電変換部１０２に注目した場合、第２光電変換部１０２を中心として、放射状に遮光壁１５１が形成されている。例えば、図４に示した第２光電変換部１０２－１を参照するに、第２光電変換部１０２－２を中心として、遮光壁１５１－４、遮光壁１５１－３、遮光壁１５１－１５からなる第１の遮光壁１５１、遮光壁１５１－１４、遮光壁１５１－１３、遮光壁１５１－２３からなる第２の遮光壁１５１、遮光壁１５１－２８、遮光壁１５１－１７、遮光壁１５１－１８からなる第３の遮光壁１５１、遮光壁１５１－１６、遮光壁１５１－５、遮光壁１５１－６からなる第４の遮光壁１５１が、放射状に形成されている。

遮光壁１５１が離間している領域は、遮光壁１５１が形成されていない領域である。遮光壁１５１が形成されていない領域は、仮に遮光壁１５１を離間しない状態で形成した場合に、３つの遮光壁１５１が交わる領域である。例えば、遮光壁１５１－２と遮光壁１５１－３との間を離間しない構成とした場合、遮光壁１５１－２、遮光壁１５１－３、および遮光壁１５１－１５が交わる領域である。

このような遮光壁１５１が交差する可能性がある部分には、遮光壁１５１を設けない構成とする。遮光壁１５１が交差する部分にも、遮光壁１５１を設けた場合、均一な深さに加工できず、混色抑制の能力が低下してしまう可能性がある。このことについて、図５を参照して説明する。

図５のＡは、従来の画素の平面構成例を示す図であり、図５のＢは、図５のＡの線分Ａ－Ａ’における画素の断面構成例を示す図である。図５のＡに示すように、画素２０１－１乃至２０１－４がアレイ状に配置されている。画素２０１の間には、遮光壁２０２、遮光壁２０３が形成されている。遮光壁２０２は、図中横方向に形成され、遮光壁２０３は、図中縦方向に形成されている。

線分Ａ－Ａ’のところには、遮光壁２０２が形成されている。図５のＢの断面構成例を参照するに、遮光壁２０２は、半導体基板２１１内にトレンチが形成され、トレンチ内に遮光性の材料や絶縁性の材料が充填されることで形成されている。

遮光壁２０２と遮光壁２０３とが交わる領域を領域Ｐとする。図５のＢ中、真ん中が領域Ｐに該当する。半導体基板２１１内にトレンチを形成した場合、遮光壁２０２と遮光壁２０３が交差する領域Ｐは、例えば、半導体基板２１１の表面から深さ方向で深さＬ１まで掘られる。領域Ｐ以外の領域に形成されるトレンチは、半導体基板２１１の表面から深さ方向で深さＬ２まで掘られる。深さＬ１と深さＬ２は、深さＬ１＞深さＬ２の関係を満たす深さである。

トレンチ加工時に、マイクロローディング効果により、遮光壁２０２と遮光壁２０３が交差する領域Ｐは、遮光壁が交差しない領域よりも深く掘り込まれてしまう可能性があった。

図５に示した例では、領域Ｐにおいて深さＬ１まで加工されるため、この深さＬ１が加工限界となる。領域Ｐは深さＬ１まで加工されるが、領域Ｐ以外の領域は、深さＬ２までしか加工されないことになる。すなわち、均一の深さに加工できず、一部深い領域が存在するような加工となってしまう可能性があった。

図５のＢに示したように、深さＬ１まで加工される領域と、深さＬ２間で加工される領域とがある場合、換言すれば、深さが均一になるように加工されなかった場合、半導体基板２１１には、トレンチが掘られずに、遮光壁２０２が形成されてない深さＬ３の領域が存在してしまう可能性がある。この深さＬ３の領域、換言すれば、遮光壁２０２が浅く形成されてしまう領域において、隣接する画素に光が漏れ込んでしまう可能性があった。

図３を参照して説明したように、大画素として機能する第１光電変換部１０１と小画素として機能する第２光電変換部１０２が隣接して形成されている構造の場合、隣接画素へのわずかな光の漏れ込みであっても、画質に大きな影響を与えてしまう可能性があった。

図４を参照して説明したように、本技術を適用した画素１００においては、遮光壁１５１は、遮光壁１５１が交差する可能性がある領域には形成されない構成とされている。遮光壁１５１が交差する可能性がある領域、すなわち、図５を参照して説明した例では、領域Ｐに該当する領域には、遮光壁１５１が形成されない構成とされている。よって、マイクロローディング効果により一部が深く掘り込まれてしまうような領域を無くし、均一な深さでトレンチが加工されるようにすることができる。

本技術によれば、トレンチの深さを均一とすることができ、その深さを、例えば、図５のＢに示した例では、深さＬ１とすることができる。図４に示した遮光壁１５１－１乃至１５１－２８の全てを、例えば深さＬ１で形成することができ、また一部の遮光壁１５１が深く形成されるといったようなこともなく、均一な深さの遮光壁１５１を有する構成とすることができる。

本技術によれば、均一の深さの遮光壁１５１を設けることが可能となり、隣接する画素への光の漏れ込みを低減させることができ、混色を低減させ、画質を向上させることができる。

＜第２の実施の形態＞
図６は、第２の実施の形態における単位画素１００の構成について説明するための図である。図６では、図４に示した第１の実施の形態と同じく、２×２の第１光電変換部１０１を示す。

図中左上に配置されている第１光電変換部１０１－１の上辺には、遮光壁２５１－１が形成されている。第１光電変換部１０１－１の右上の斜辺には、遮光壁２５１－２が形成されている。第１光電変換部１０１－１の右辺には、遮光壁２５１－３が形成されている。第１光電変換部１０１－１の右下の斜辺には、遮光壁２５１－４が形成されている。

第１光電変換部１０１－１の下辺には、遮光壁２５１－５が形成されている。第１光電変換部１０１－１の左下の斜辺には、遮光壁２５１－６が形成されている。第１光電変換部１０１－１の左辺には、遮光壁２５１－７が形成されている。第１光電変換部１０１－１の左上の斜辺には、遮光壁２５１－８が形成されている。

第１光電変換部１０１－１に設けられている遮光壁２５１－１乃至２５１－８は、離間した形状で設けられている。

図中右上に配置されている第１光電変換部１０１－２の上辺には、遮光壁２５１－９が形成されている。第１光電変換部１０１－２の右上の斜辺には、遮光壁２５１－１０が形成されている。第１光電変換部１０１－２の右辺には、遮光壁２５１－１１が形成されている。第１光電変換部１０１－２の右下の斜辺には、遮光壁２５１－１２が形成されている。

第１光電変換部１０１－２の下辺には、遮光壁２５１－１３が形成されている。第１光電変換部１０１－２の左下の斜辺には、遮光壁２５１－１４が形成されている。第１光電変換部１０１－２の左辺（第１光電変換部１０１－１との間にある辺）には、遮光壁２５１－３が形成されている。第１光電変換部１０１－２の左上の斜辺には、遮光壁２５１－１５が形成されている。

第１光電変換部１０１－２に設けられている遮光壁２５１－３，２５１－９乃至２５１－１５は、離間した形状で設けられている。

図中左下に配置されている第１光電変換部１０１－４の上辺（第１光電変換部１０１－１との間にある辺）には、遮光壁２５１－５が形成されている。第１光電変換部１０１－４の右上の斜辺には、遮光壁２５１－１６が形成されている。第１光電変換部１０１－４の右辺には、遮光壁２５１－１７が形成されている。第１光電変換部１０１－４の右下の斜辺には、遮光壁２５１－１８が形成されている。

第１光電変換部１０１－４の下辺には、遮光壁２５１－１９が形成されている。第１光電変換部１０１－４の左下の斜辺には、遮光壁２５１－２０が形成されている。第１光電変換部１０１－４の左辺には、遮光壁２５１－２１が形成されている。第１光電変換部１０１－４の左上の斜辺には、遮光壁２５１－２２が形成されている。

第１光電変換部１０１－４に設けられている遮光壁２５１－５，２５１－１６乃至２５１－２２は、離間した形状で設けられている。

図中右下に配置されている第１光電変換部１０１－５の上辺（第１光電変換部１０１－２との間にある辺）には、遮光壁２５１－１３が形成されている。第１光電変換部１０１－５の右上の斜辺には、遮光壁２５１－２３が形成されている。第１光電変換部１０１－５の右辺には、遮光壁２５１－２４が形成されている。第１光電変換部１０１－５の右下の斜辺には、遮光壁２５１－２５が形成されている。

第１光電変換部１０１－５の下辺には、遮光壁２５１－２６が形成されている。第１光電変換部１０１－５の左下の斜辺には、遮光壁２５１－２７が形成されている。第１光電変換部１０１－５の左辺（第１光電変換部１０１－４との間にある辺）には、遮光壁２５１－１７が形成されている。第１光電変換部１０１－５の左上の斜辺には、遮光壁２５１－２８が形成されている。

第１光電変換部１０１－５に設けられている遮光壁２５１－１３，２５１－１７，２５１－２３乃至２５１－２８は、離間した形状で設けられている。

第１光電変換部１０１の各辺に、遮光壁２５１が設けられ、各辺に設けられている遮光壁２５１の両端には、隣接する遮光壁２５１と接しない領域が設けられている。この結果、図６に示したように、遮光壁２５１には、長い遮光壁２５１と短い遮光壁２５１とが混在する構成となる。

なお、短い遮光壁２５１は形成しない構成とすることもできる。

第２光電変換部１０２－１の左上側の辺と、第１光電変換部１０１－１の右下側の斜辺との間には、遮光壁２５１－４が形成されている。第２光電変換部１０２－１の右上側の辺と、第１光電変換部１０１－２の左下側の斜辺との間には、遮光壁２５１－１４が形成されている。

第２光電変換部１０２－１の右下側の辺と、第１光電変換部１０１－５の左上側の斜辺との間には、遮光壁２５１－２８が形成されている。第２光電変換部１０２－１の左下側の辺と、第１光電変換部１０１－４の右上側の斜辺との間には、遮光壁２５１－１６が形成されている。

小画素に該当する第２光電変換部１０２－１を取り囲む遮光壁２５１は、離間する領域がない状態で、連続した形状で形成されている。すなわち、図６に示した例では、遮光壁２５１－４、遮光壁２５１－１４、遮光壁２５１－２８、および遮光壁２５１－１６は、離間する領域がなく、連続した形状で形成されている。

第２の実施の形態においては、第２光電変換部１０２は、遮光壁２５２により囲まれた構成とされている。小画素として機能する第２光電変換部１０２の周りを、遮光壁２５１で囲む構成とすることで、大画素として機能する第１光電変換部１０１から光が漏れ込むようなことを防ぐことができる。

第１光電変換部１０１を囲む遮光壁２５２は、遮光壁２５２同士が交差することがないように、離間する領域がある状態で形成されている。よって、均一な深さで、遮光壁２５２を形成することができ、隣接する画素に光が漏れ込むようなことを低減させることができる。

本技術によれば、均一の深さの遮光壁２５１を設けることが可能となり、隣接する画素への光の漏れ込みを低減させることができる。小画素と大画素が隣接するような構成の場合であっても、隣接画素への光の漏れ込みを低減させることができ、混色を低減させ、画質を向上させることができる。

＜第３の実施の形態＞
図７は、第３の実施の形態における単位画素１００の構成について説明するための図である。図７では、図４に示した第１の実施の形態と同じく、２×２の第１光電変換部１０１を示す。

図中左上に配置されている第１光電変換部１０１－１の上辺には、遮光壁３０１－１が形成されている。第１光電変換部１０１－１の右上の斜辺には、遮光壁３０１－２が形成されている。第１光電変換部１０１－１の右辺には、遮光壁３０１－３が形成されている。第１光電変換部１０１－１の右下の斜辺には、遮光壁３０１－４が形成されている。

第１光電変換部１０１－１の下辺には、遮光壁３０１－５が形成されている。第１光電変換部１０１－１の左下の斜辺には、遮光壁３０１－６が形成されている。第１光電変換部１０１－１の左辺には、遮光壁３０１－７が形成されている。第１光電変換部１０１－１の左上の斜辺には、遮光壁３０１－８が形成されている。

第１光電変換部１０１－１に設けられている遮光壁３０１－１乃至３０１－８は、離間した形状で設けられている。

図中右上に配置されている第１光電変換部１０１－２の上辺には、遮光壁３０１－９が形成されている。第１光電変換部１０１－２の右上の斜辺には、遮光壁３０１－１０が形成されている。第１光電変換部１０１－２の右辺には、遮光壁３０１－１１が形成されている。第１光電変換部１０１－２の右下の斜辺には、遮光壁３０１－１２が形成されている。

第１光電変換部１０１－２の下辺には、遮光壁３０１－１３が形成されている。第１光電変換部１０１－２の左下の斜辺には、遮光壁３０１－１４が形成されている。第１光電変換部１０１－２の左辺（第１光電変換部１０１－１との間にある辺）には、遮光壁３０１－３が形成されている。第１光電変換部１０１－２の左上の斜辺には、遮光壁３０１－１５が形成されている。

第１光電変換部１０１－２に設けられている遮光壁３０１－３，３０１－９乃至３０１－１５は、離間した形状で設けられている。

図中左下に配置されている第１光電変換部１０１－４の上辺（第１光電変換部１０１－１との間にある辺）には、遮光壁３０１－５が形成されている。第１光電変換部１０１－４の右上の斜辺には、遮光壁３０１－１６が形成されている。第１光電変換部１０１－４の右辺には、遮光壁３０１－１７が形成されている。第１光電変換部１０１－４の右下の斜辺には、遮光壁３０１－１８が形成されている。

第１光電変換部１０１－４の下辺には、遮光壁３０１－１９が形成されている。第１光電変換部１０１－４の左下の斜辺には、遮光壁３０１－２０が形成されている。第１光電変換部１０１－４の左辺には、遮光壁３０１－２１が形成されている。第１光電変換部１０１－４の左上の斜辺には、遮光壁３０１－２２が形成されている。

第１光電変換部１０１－４に設けられている遮光壁３０１－５，３０１－１６乃至３０１－２２は、離間した形状で設けられている。

図中右下に配置されている第１光電変換部１０１－５の上辺（第１光電変換部１０１－２との間にある辺）には、遮光壁３０１－１３が形成されている。第１光電変換部１０１－５の右上の斜辺には、遮光壁３０１－２３が形成されている。第１光電変換部１０１－５の右辺には、遮光壁３０１－２４が形成されている。第１光電変換部１０１－５の右下の斜辺には、遮光壁３０１－２５が形成されている。

第１光電変換部１０１－５の下辺には、遮光壁３０１－２６が形成されている。第１光電変換部１０１－５の左下の斜辺には、遮光壁３０１－２７が形成されている。第１光電変換部１０１－５の左辺（第１光電変換部１０１－４との間にある辺）には、遮光壁３０１－１７が形成されている。第１光電変換部１０１－５の左上の斜辺には、遮光壁３０１－２８が形成されている。

第１光電変換部１０１－５に設けられている遮光壁３０１－１３，３０１－１７，３０１－２３乃至３０１－２８は、離間した形状で設けられている。

第１光電変換部１０１の各辺に、遮光壁３０１が設けられ、各辺に設けられている遮光壁３０１の両端には、隣接する遮光壁３０１と接しない領域が設けられている。この結果、図７に示したように、遮光壁３０１には、略同じ長さの遮光壁３０１が各辺に配置された構成となる。

第２光電変換部１０２－１の左上側の辺と、第１光電変換部１０１－１の右下側の斜辺との間には、遮光壁３０１－４が形成されている。第２光電変換部１０２－１の右上側の辺と、第１光電変換部１０１－２の左下側の斜辺との間には、遮光壁３０１－１４が形成されている。

第２光電変換部１０２－１の右下側の辺と、第１光電変換部１０１－５の左上側の斜辺との間には、遮光壁３０１－２８が形成されている。第２光電変換部１０２－１の左下側の辺と、第１光電変換部１０１－４の右上側の斜辺との間には、遮光壁３０１－１６が形成されている。

小画素に該当する第２光電変換部１０２－１を取り囲む遮光壁３０１も、第１光電変換部１０１を囲む遮光壁３０１と同じく、離間する領域が設けられた状態で形成されている。すなわち、図７に示した例では、遮光壁３０１－４、遮光壁３０１－１４、遮光壁３０１－２８、および遮光壁３０１－１６は、離間した形状で形成されている。

第３の実施の形態においては、第１光電変換部１０１と第２光電変換部１０２に形成されている遮光壁３０１は、交差する領域がない状態で形成されている。換言すれば、第１光電変換部１０１の各辺と第２光電変換部１０２の各辺にそれぞれ形成されている遮光壁３０１は、両端に遮光壁が形成されていない領域を有する構成とされている。

遮光壁が交差する領域がないため、マイクロローディング効果を受ける部分がなく、遮光壁３０１の深さを均一にすることができ、隣接する画素に光が漏れ込むようなことを低減させることができる。

本技術によれば、均一の深さの遮光壁３０１を設けることが可能となり、隣接する画素への光の漏れ込みを低減させることができる。小画素と大画素が隣接するような構成の場合であっても、隣接画素への光の漏れ込みを低減させることができ、混色を低減させ、画質を向上させることができる。

＜第４の実施の形態＞
図８は、第４の実施の形態における単位画素１００の構成について説明するための図である。図８では、図４に示した第１の実施の形態と同じく、２×２の第１光電変換部１０１を示す。

図中左上に配置されている第１光電変換部１０１－１の上辺には、遮光壁３５１－１が形成されている。第１光電変換部１０１－１の右上の斜辺には、遮光壁３５１－２が形成されている。第１光電変換部１０１－１の右辺には、遮光壁３５１－３が形成されている。第１光電変換部１０１－１の右下の斜辺には、遮光壁３５１－４が形成されている。

第１光電変換部１０１－１の下辺には、遮光壁３５１－５が形成されている。第１光電変換部１０１－１の左下の斜辺には、遮光壁３５１－６が形成されている。第１光電変換部１０１－１の左辺には、遮光壁３５１－７が形成されている。第１光電変換部１０１－１の左上の斜辺には、遮光壁３５１－８が形成されている。

第１光電変換部１０１－１に設けられている遮光壁３５１－１乃至３５１－８は、離間した形状で設けられている。

図中右上に配置されている第１光電変換部１０１－２の上辺には、遮光壁３５１－９が形成されている。第１光電変換部１０１－２の右上の斜辺には、遮光壁３５１－１０が形成されている。第１光電変換部１０１－２の右辺には、遮光壁３５１－１１が形成されている。第１光電変換部１０１－２の右下の斜辺には、遮光壁３５１－１２が形成されている。

第１光電変換部１０１－２の下辺には、遮光壁３５１－１３が形成されている。第１光電変換部１０１－２の左下の斜辺には、遮光壁３５１－１４が形成されている。第１光電変換部１０１－２の左辺（第１光電変換部１０１－１との間にある辺）には、遮光壁３５１－３が形成されている。第１光電変換部１０１－２の左上の斜辺には、遮光壁３５１－１５が形成されている。

第１光電変換部１０１－２に設けられている遮光壁３５１－３，３５１－９乃至３５１－１５は、離間した領域がなく、連続した形状で設けられている。

図中左下に配置されている第１光電変換部１０１－４の上辺（第１光電変換部１０１－１との間にある辺）には、遮光壁３５１－５が形成されている。第１光電変換部１０１－４の右上の斜辺には、遮光壁３５１－１６が形成されている。第１光電変換部１０１－４の右辺には、遮光壁３５１－１７が形成されている。第１光電変換部１０１－４の右下の斜辺には、遮光壁３５１－１８が形成されている。

第１光電変換部１０１－４の下辺には、遮光壁３５１－１９が形成されている。第１光電変換部１０１－４の左下の斜辺には、遮光壁３５１－２０が形成されている。第１光電変換部１０１－４の左辺には、遮光壁３５１－２１が形成されている。第１光電変換部１０１－４の左上の斜辺には、遮光壁３５１－２２が形成されている。

第１光電変換部１０１－４に設けられている遮光壁３５１－５，３５１－１６乃至３５１－２２は、離間した領域がなく、連続した形状で設けられている。

図中右下に配置されている第１光電変換部１０１－５の上辺（第１光電変換部１０１－２との間にある辺）には、遮光壁３５１－１３が形成されている。第１光電変換部１０１－５の右上の斜辺には、遮光壁３５１－２３が形成されている。第１光電変換部１０１－５の右辺には、遮光壁３５１－２４が形成されている。第１光電変換部１０１－５の右下の斜辺には、遮光壁３５１－２５が形成されている。

第１光電変換部１０１－５の下辺には、遮光壁３５１－２６が形成されている。第１光電変換部１０１－５の左下の斜辺には、遮光壁３５１－２７が形成されている。第１光電変換部１０１－５の左辺（第１光電変換部１０１－４との間にある辺）には、遮光壁３５１－１７が形成されている。第１光電変換部１０１－５の左上の斜辺には、遮光壁３５１－２８が形成されている。

第１光電変換部１０１－５に設けられている遮光壁３５１－１３，３５１－１７，３５１－２３乃至３５１－２８は、離間した形状で設けられている。

第２光電変換部１０２－１の左上側の辺と、第１光電変換部１０１－１の右下側の斜辺との間には、遮光壁３５１－４が形成されている。第２光電変換部１０２－１の右上側の辺と、第１光電変換部１０１－２の左下側の斜辺との間には、遮光壁３５１－１４が形成されている。

第２光電変換部１０２－１の右下側の辺と、第１光電変換部１０１－５の左上側の斜辺との間には、遮光壁３５１－２８が形成されている。第２光電変換部１０２－１の左下側の辺と、第１光電変換部１０１－４の右上側の斜辺との間には、遮光壁３５１－１６が形成されている。

小画素に該当する第２光電変換部１０２－２を囲む遮光壁３５１－４、遮光壁３５１－１４、遮光壁３５１－２８、遮光壁３５１－１６は、それぞれ離間した形状で設けられている。

第４の実施の形態においては、第１光電変換部１０１は、遮光壁３５１が離間した形状で設けられている画素(以下、離間画素と記載)と、遮光壁３５１が連続して設けられている画素(以下、連続画素と記載)に分けられる。図８に示した例では、第１光電変換部１０１－１と第１光電変換部１０１－５は、離間画素であり、第１光電変換部１０１－２と第１光電変換部１０１－４は、連続画素である。

図８に示したように、離間画素と連続画素は、互い違いに配置されている。図８に示した例では、第１光電変換部１０１－１を含む画素は、離間画素であり、その隣に位置する第１光電変換部１０１－２を含む画素は、連続画素である。図８には図示しないが、連続画素である第１光電変換部１０１－２の隣に位置する第１光電変換部１０１－３（図３）を含む画素は、離間画素となる。

横方向に見たとき、離間画素と連続画素は交互に配置されている。同じく、縦方向にみたときも、離間画素と連続画素は交互に配置されている。すなわち、離間画素と連続画素は、上下左右方向のそれぞれにおいて、交互に配置されている。

連続画素は、遮光壁３５１で囲まれているため、連続画素から離間画素へと光が漏れ出すようなことを防ぐことができる。また、離間画素から連続画素側に光が漏れ込むようなことも、連続画素に設けられている遮光壁３５１により防ぐことができる。すなわち、第１光電変換部１０１から隣接する第１光電変換部１０１に光が漏れ込むようなことを防ぐことができる。

第４の実施の形態においては、第１光電変換部１０１と第２光電変換部１０２に形成されている遮光壁３５１は、交差する領域、少なくとも３つの遮光壁３５１が交差する箇所はない状態で形成されている。交差する領域が少ないため、マイクロローディング効果を受ける部分が少なく、遮光壁３５１の深さを均一にすることができ、隣接する画素に光が漏れ込むようなことを低減させることができる。

本技術によれば、均一の深さの遮光壁３５１を設けることが可能となり、隣接する画素への光の漏れ込みを低減させることができる。小画素と大画素が隣接するような構成の場合であっても、隣接画素への光の漏れ込みを低減させることができ、混色を低減させ、画質を向上させることができる。

＜第５の実施の形態＞
図９は、第５の実施の形態における単位画素１００の構成について説明するための図である。第５の実施の形態における単位画素１００は、上述した第１乃至第４の実施の形態における単位画素１００とは異なる構成であるため、図９を参照し、第５の実施の形態における単位画素１００の構成について説明する。

図９は、画素アレイ部１１に配置されている単位画素１００の平面構成例を示す図である。図９では、画素アレイ部１１に配置されている２×２の４個の単位画素１００を例示している。

単位画素１００は、Ｌ字型に形成された第１光電変換部４０１（第１乃至第４の実施の形態における第１光電変換部１０１に該当する）と四角形状に形成された第２光電変換部４０２（第１乃至第４の実施の形態における第２光電変換部１０２に該当する）とから構成されている。第１光電変換部４０１と第２光電変換部４０２を合わせた形状、換言すれば、単位画素１００の形状は、四角形状（図９では正方形）に形成されている。

以下の説明においては、Ｌ字型との記載をするが、Ｌ字型とは、縦方向の線と横方向の線とに分けられる形状であり、縦方向の線と横方向の線の長さが異なる形状である。本実施の形態においては、縦方向の線と横方向の線の長さが同一の場合もＬ字型に含まれる。またＬ字型とは、Ｌの形状をしており、Ｌが９０度、１８０度、２７０度回転した場合の形状も含まれる。

画素アレイ部１１には、第１光電変換部４０１と第２光電変換部４０２から構成される単位画素１００が、行列状に配置されている。単位画素１００間は、遮光壁４２１（図１０を参照して後述する）により分離されている。第１光電変換部４０１と第２光電変換部４０２の間にも遮光壁４２１は形成され、第１光電変換部４０１と第２光電変換部４０２は、遮光壁４２１により分離されている。

第１光電変換部４０１は、シリコン基板内で例えば、Ｎ型の不純物領域が連続した形状で形成され、１つの光電変換部を形成している。

第１光電変換部４０１は、Ｌ字型に形成され、第２光電変換部４０２の３倍の受光面積を有する領域として形成されている。単位画素１００は、第２光電変換部４０２の３倍の受光面積を有する大画素と、第１光電変換部４０１の１／３の受光面積を有する小画素とから構成されている。単位画素１００で見た場合、単位画素１００の３／４の領域が第１光電変換部４０１（大画素）であり、１／４の領域が第２光電変換部４０２（小画素）である。

第１光電変換部４０１をＬ字型に構成し、第２光電変換部４０２を、Ｌ字型の第１光電変換部４０１の窪んだ領域に収める構成とすることで、第１光電変換部４０１と第２光電変換部４０２との間に無駄な隙間が生じるようなことなく第１光電変換部４０１と第２光電変換部４０２を効率よく配置することができる。

図１０は、第５の実施の形態における遮光壁４２１の構成について説明するための図である。

図中左上に配置されている第１光電変換部４０１－１の上辺には、遮光壁４２１－１が形成されている。第１光電変換部４０１－１の右辺には、遮光壁４２１－２が形成されている。第１光電変換部４０１－１の下辺には、遮光壁４２１－３が形成されている。第１光電変換部４０１－１の左辺には、遮光壁４２１－４が形成されている。

第１光電変換部４０１－１に設けられている遮光壁４２１－１乃至４２１－４は、離間した形状で設けられている。

第１光電変換部４０１－１と単位画素１００を形成する第２光電変換部４０２－１の上辺には、遮光壁４２１－５が形成されている。第２光電変換部４０２－１の右辺には、遮光壁４２１－２が形成されている。第２光電変換部４０２－１の下辺には、遮光壁４２１－３が形成されている。第２光電変換部４０２－１の左辺には、遮光壁４２１－６が形成されている。

第２光電変換部４０２－１の上辺に設けられている遮光壁４２１－５と左辺に設けられている遮光壁４２１－６は、連続した形状で設けられている。第２光電変換部４０２－１の上辺に設けられている遮光壁４２１－５と右辺に設けられている遮光壁４２１－２は、離間した形状で設けられている。第２光電変換部４０２－１の左辺に設けられている遮光壁４２１－６と下辺に設けられている遮光壁４２１－３は、離間した形状で設けられている。

図中右上に配置されている第１光電変換部４０１－２の上辺には、遮光壁４２１－７が形成されている。第１光電変換部４０１－２の右辺には、遮光壁４２１－８が形成されている。第１光電変換部４０１－２の下辺には、遮光壁４２１－９が形成されている。第１光電変換部４０１－２の左辺（第１光電変換部４０１－１との間の辺）には、遮光壁４２１－２が形成されている。

第１光電変換部４０１－２に設けられている遮光壁４２１－２，４２１－７乃至４２１－９は、離間した形状で設けられている。第１光電変換部１０１－１の上辺に形成されている遮光壁４２１－１と、第１光電変換部１０１－２の上辺に形成されている遮光壁４２１－７は、連続した直線形状で形成されている。

第１光電変換部４０１－２と単位画素１００を形成する第２光電変換部４０２－２の上辺には、遮光壁４２１－１０が形成されている。第２光電変換部４０２－２の右辺には、遮光壁４２１－８が形成されている。第２光電変換部４０２－２の下辺には、遮光壁４２１－９が形成されている。第２光電変換部４０２－２の左辺には、遮光壁４２１－１１が形成されている。

第２光電変換部４０２－２の上辺に設けられている遮光壁４２１－１０と左辺に設けられている遮光壁４２１－１１は、連続した形状で設けられている。第２光電変換部４０２－２の上辺に設けられている遮光壁４２１－１０と右辺に設けられている遮光壁４２１－８は、離間した形状で設けられている。第２光電変換部４０２－２の左辺に設けられている遮光壁４２１－１１と下辺に設けられている遮光壁４２１－９は、離間した形状で設けられている。

図中左下に配置されている第１光電変換部４０１－３の上辺には、遮光壁４２１－３が形成されている。第１光電変換部４０１－３の右辺には、遮光壁４２１－１２が形成されている。第１光電変換部４０１－３の下辺には、遮光壁４２１－１３が形成されている。第１光電変換部４０１－３の左辺には、遮光壁４２１－１４が形成されている。

第１光電変換部４０１－３に設けられている遮光壁４２１－３，４２１－１２乃至４２１－１４は、離間した形状で設けられている。第１光電変換部１０１－１の右辺に形成されている遮光壁４２１－２と、第１光電変換部１０１－３の右辺に形成されている遮光壁４２１－１２は、連続した直線形状で形成されている。

第１光電変換部４０１－３と単位画素１００を形成する第２光電変換部４０２－３の上辺には、遮光壁４２１－１５が形成されている。第２光電変換部４０２－３の右辺には、遮光壁４２１－１２が形成されている。第２光電変換部４０２－３の下辺には、遮光壁４２１－１３が形成されている。第２光電変換部４０２－３の左辺には、遮光壁４２１－１６が形成されている。

第２光電変換部４０２－３の上辺に設けられている遮光壁４２１－１５と左辺に設けられている遮光壁４２１－１６は、連続した形状で設けられている。第２光電変換部４０２－３の上辺に設けられている遮光壁４２１－１５と右辺に設けられている遮光壁４２１－１２は、離間した形状で設けられている。第２光電変換部４０２－３の左辺に設けられている遮光壁４２１－１６と下辺に設けられている遮光壁４２１－１３は、離間した形状で設けられている。

図中右下に配置されている第１光電変換部４０１－４の上辺（第１光電変換部４０１－２との間の辺）には、遮光壁４２１－９が形成されている。第１光電変換部４０１－４の右辺には、遮光壁４２１－１７が形成されている。第１光電変換部４０１－４の下辺には、遮光壁４２１－１８が形成されている。第１光電変換部４０１－４の左辺（第１光電変換部４０１－３との間の辺）には、遮光壁４２１－１２が形成されている。

第１光電変換部４０１－４に設けられている遮光壁４２１－９，４２１－１２，４２１－１７，４２１－１８は、離間した形状で設けられている。第１光電変換部１０１－３の下辺に形成されている遮光壁４２１－１３と、第１光電変換部１０１－４の下辺に形成されている遮光壁４２１－１８は、連続して直線形状で形成されている。

第１光電変換部４０１－４と単位画素１００を形成する第２光電変換部４０２－４の上辺には、遮光壁４２１－１９が形成されている。第２光電変換部４０２－４の右辺には、遮光壁４２１－１７が形成されている。第２光電変換部４０２－４の下辺には、遮光壁４２１－１８が形成されている。第２光電変換部４０２－４の左辺には、遮光壁４２１－２０が形成されている。

第２光電変換部４０２－４の上辺に設けられている遮光壁４２１－１９と左辺に設けられている遮光壁４２１－２０は、連続した形状で設けられている。第２光電変換部４０２－４の上辺に設けられている遮光壁４２１－１９と右辺に設けられている遮光壁４２１－１７は、離間した形状で設けられている。第２光電変換部４０２－４の左辺に設けられている遮光壁４２１－２０と下辺に設けられている遮光壁４２１－１８は、離間した形状で設けられている。

第１光電変換部４０１の各辺に設けられている遮光壁４２１は、一端が、離間する領域とされ、他端が、他の遮光壁４２１と接続された構成とされている。例えば、遮光壁４２１－１の一端には、離間する領域が設けられ、他端には、遮光壁４２１－７が接続されている。

第５の実施の形態においては、大画素に該当するＬ字型の第１光電変換部４０１は、遮光壁４２１が交差する領域がないように形成されている。小画素に該当する第２光電変換部４０２も、第１光電変換部４０１との間に遮光壁４２１が設けられている。よって、第１光電変換部４０１から第２光電変換部４０２に光が漏れ込むようなことを遮光壁４２１により防ぐことができる。

遮光壁４２１同士は、交差することがないように、離間する領域がある状態で形成されている。よって、均一な深さで、遮光壁４２１を形成することができ、隣接する画素に光が漏れ込むようなことを低減させることができる。

本技術によれば、均一の深さの遮光壁４２１を設けることが可能となり、隣接する画素への光の漏れ込みを低減させることができる。小画素と大画素が隣接するような構成の場合であっても、隣接画素への光の漏れ込みを低減させることができ、混色を低減させ、画質を向上させることができる。

＜第６の実施の形態＞
図１１は、第６の実施の形態における単位画素１００に設けられている遮光壁４５１の構成について説明するための図である。

図１１に示した第６の実施の形態における単位画素１００は、図１０に示した第５の実施の形態における単位画素１００と同じく、Ｌ字型の第１光電変換部４０１と、第２光電変換部４０２から構成されている。第１光電変換部４０１に形成されている遮光壁４５１は、基本的に、図１０に示した第１光電変換部４０１に形成されている遮光壁４２１と同様の配置で設けられているため、その説明は適宜省略する。

第１光電変換部４０１－１には、遮光壁４５１－１、遮光壁４５１－２、遮光壁４５１－３、および遮光壁４５１－４が設けられ、それぞれ離間した状態で設けられている。第２光電変換部４０２－１には、遮光壁４５１－２、遮光壁４５１－３、遮光壁４５１－５、および遮光壁４５１－６が設けられ、それぞれ離間した状態で設けられている。

第１光電変換部４０１－２には、遮光壁４５１－２、遮光壁４５１－７、遮光壁４５１－８、および遮光壁４５１－９が設けられ、それぞれ離間した状態で設けられている。第２光電変換部４０２－２には、遮光壁４５１－８、遮光壁４５１－９、遮光壁４５１－１０、および遮光壁４５１－１１が設けられ、それぞれ離間した状態で設けられている。

第１光電変換部４０１－３には、遮光壁４５１－３、遮光壁４５１－１２、遮光壁４５１－１３、および遮光壁４５１－１４が設けられ、それぞれ離間した状態で設けられている。第２光電変換部４０２－３には、遮光壁４５１－１２、遮光壁４５１－１３、遮光壁４５１－１５、および遮光壁４５１－１６が設けられ、それぞれ離間した状態で設けられている。

第１光電変換部４０１－４には、遮光壁４５１－９、遮光壁４５１－１２、遮光壁４５１－１７、および遮光壁４５１－１８が設けられ、それぞれ離間した状態で設けられている。第２光電変換部４０２－４には、遮光壁４５１－１７、遮光壁４５１－１８、遮光壁４５１－１９、および遮光壁４５１－２０が設けられ、それぞれ離間した状態で設けられている。

第６の実施の形態における第２光電変換部４０２の遮光壁４５１は、角がない形状で形成されている。すなわち、上記したように、例えば第２光電変換部１０２－２を参照するに、第２光電変換部１０２－２には、遮光壁４５１－２、遮光壁４５１－３、遮光壁４５１－５、および遮光壁４５１－６が設けられ、それぞれ離間した状態で設けられている。

比較のため、再度図１０に示した第２光電変換部１０２－２を参照するに、図１０に示した第２光電変換部１０２－２の遮光壁４２１－５と遮光壁４２１－６は、連続した形状で形成され、角がある形状で形成されている。図１０に示した第２光電変換部１０２－２に対して、図１１に示した第２光電変換部４０２－２の遮光壁４５１－５と遮光壁４５１－６は、連続した形状ではなく、離間した形状で形成され、角がない形状で形成されている。

第２光電変換部４０２を構成する４辺のうちの２辺に設けられている遮光壁４５１は、両端に、離間された領域を有する構成とされている。例えば、第２光電変換部４０２－１の遮光壁４５１－５と遮光壁４５１－６は、それぞれ両端に遮光壁が形成されていない領域を有している。

第６の実施の形態によれば、遮光壁４５１が交差する部分、換言すれば、遮光壁４５１により角ができるような部分がなく、より均一な深さで、遮光壁４５１を形成することができる。また、隣接する画素に光が漏れ込むようなことを低減させることができる。

本技術によれば、均一の深さの遮光壁４５１を設けることが可能となり、隣接する画素への光の漏れ込みを低減させることができる。小画素と大画素が隣接するような構成の場合であっても、隣接画素への光の漏れ込みを低減させることができ、混色を低減させ、画質を向上させることができる。

本技術によれば、遮光壁が交差する領域を離間することで、遮光壁を埋め込むトレンチ加工時のマイクロローディング効果により、遮光壁が交差する部分だけ深く掘れる現象を抑えることが出来る。これにより遮光壁を均一に深く加工することが出来、センサ深くまで光が入射しても、例えば光電変換されにくい長波長の光であっても、混色するようなことを抑制することが出来る。

＜電子機器への適用例＞
本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機など、画像取込部（光電変換部）に撮像素子を用いる電子機器全般に対して適用可能である。撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

図１２は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。

図１２の撮像装置１０００は、レンズ群などからなる光学部１００１、図１の撮像装置１０の構成が採用される撮像素子（撮像デバイス）１００２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路１００３を備える。また、撮像装置１０００は、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８も備える。DSP回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７および電源部１００８は、バスライン１００９を介して相互に接続されている。

光学部１００１は、被写体からの入射光（像光）を取り込んで撮像素子１００２の撮像面上に結像する。撮像素子１００２は、光学部１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１００２として、図１の撮像装置１０を用いることができる。

表示部１００５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、撮像素子１００２で撮像された動画または静止画を表示する。記録部１００６は、撮像素子１００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。

操作部１００７は、ユーザによる操作の下に、撮像装置１０００が持つ様々な機能について操作指令を発する。電源部１００８は、DSP回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６および操作部１００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図１３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図１４は、撮像部１２０３１の設置位置の例を示す図である。

図１４では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図１４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本技術は以下のような構成も取ることができる。
（１）
光量に応じた電荷を生成する第１光電変換部と、
前記第１光電変換部よりも受光面積が小さい第２光電変換部と、
隣接する画素間に設けられている遮光壁と
を備え、
前記遮光壁は、離間する領域を有する形状で設けられている
撮像素子。
（２）
前記領域は、仮に前記遮光壁を設けた場合に前記遮光壁が交差する領域である
前記（１）に記載の撮像素子。
（３）
前記遮光壁は、前記第１光電変換部の各辺に設けられ、前記遮光壁の一端は、前記領域とされ、他端は、他の前記遮光壁と接続されている
前記（１）または（２）に記載の撮像素子。
（４）
前記遮光壁は、前記第２光電変換部を中心とし、放射状に設けられている
前記（１）または（２）に記載の撮像素子。
（５）
前記遮光壁は、前記第１光電変換部の各辺に設けられ、前記遮光壁の両端は、前記領域とされている
前記（１）または（２）に記載の撮像素子。
（６）
前記第２光電変換部の各辺に設けられている前記遮光壁には、前記領域は設けられていない
前記（１）、（２）、（５）のいずれかに記載の撮像素子。
（７）
前記第１光電変換部の各辺に設けられている前記遮光壁と、前記第２光電変換部の各辺に設けられている前記遮光壁は、両端に前記領域が形成されている
前記（１）または（２）に記載の撮像素子。
（８）
前記領域が設けられている前記第１光電変換部と、前記領域が設けられていない前記第１光電変換部が、上下左右方向にそれぞれ交互に配置されている
前記（１）または（２）に記載の撮像素子。
（９）
前記第１光電変換部は、八角形であり、前記第２光電変換部は、四角形である
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
平面視で前記第１光電変換部は、Ｌ字型の形状であり、
前記第２光電変換部は、四角形状であり、
前記第１光電変換部と前記第２光電変換部を組み合わせた形状は、四角形状である
前記（１）に記載の撮像素子。
（１１）
前記遮光壁は、前記第１光電変換部の各辺に設けられ、前記遮光壁の一端は、前記領域とされ、他端は、他の前記遮光壁と接続されている
前記（１０）に記載の撮像素子。
（１２）
前記遮光壁は、前記第２光電変換部の各辺に設けられ、そのうちの２辺に設けられている前記遮光壁は、両端に前記領域を有する
前記（１０）または（１１）に記載の撮像素子。
（１３）
光量に応じた電荷を生成する第１光電変換部と、
前記第１光電変換部よりも受光面積が小さい第２光電変換部と、
隣接する画素間に設けられている遮光壁と
を備え、
前記遮光壁は、離間する領域を有する形状で設けられている
撮像素子と、
前記撮像素子からの信号を処理する処理部と
を備える電子機器。

１０ 撮像装置， １１ 画素アレイ部， １２ 垂直駆動部， １３ カラム処理部， １４ 水平駆動部， １５ システム制御部， １６ 画素駆動線， １７ 垂直信号線， １８ 信号処理部， １９ データ格納部， １００ 単位画素， １０１ 第１光電変換部， １０２ 第２光電変換部， １０３ 第１転送トランジスタ， １０４ 第２転送トランジスタ， １０５ 第３転送トランジスタ， １０６ 第４転送トランジスタ， １０７ ＦＤ部， １０８ リセットトランジスタ， １０９ 増幅トランジスタ， １１０ 選択トランジスタ， １１１ 電荷蓄積部， １１２ ノード， １１３ ノード， １２１ 電流源， １５１ 遮光壁， ２０１ 画素， ２０２ 遮光壁， ２０３ 遮光壁， ２１１ 半導体基板， ２５１ 遮光壁， ２５２ 遮光壁， ３０１ 遮光壁， ３５１ 遮光壁， ４０１ 第１光電変換部， ４０２ 第２光電変換部， ４２１ 遮光壁， ４５１ 遮光壁

Claims (13)

1. 光量に応じた電荷を生成する第１光電変換部と、
   前記第１光電変換部よりも受光面積が小さい第２光電変換部と、
   隣接する画素間に設けられている遮光壁と
   を備え、
   前記遮光壁は、離間する領域を有する形状で設けられている
   撮像素子。
2. 前記領域は、仮に前記遮光壁を設けた場合に前記遮光壁が交差する領域である
   請求項１に記載の撮像素子。
3. 前記遮光壁は、前記第１光電変換部の各辺に設けられ、前記遮光壁の一端は、前記領域とされ、他端は、他の前記遮光壁と接続されている
   請求項１に記載の撮像素子。
4. 前記遮光壁は、前記第２光電変換部を中心とし、放射状に設けられている
   請求項１に記載の撮像素子。
5. 前記遮光壁は、前記第１光電変換部の各辺に設けられ、前記遮光壁の両端は、前記領域とされている
   請求項１に記載の撮像素子。
6. 前記第２光電変換部の各辺に設けられている前記遮光壁には、前記領域は設けられていない
   請求項１に記載の撮像素子。
7. 前記第１光電変換部の各辺に設けられている前記遮光壁と、前記第２光電変換部の各辺に設けられている前記遮光壁は、両端に前記領域が形成されている
   請求項１に記載の撮像素子。
8. 前記領域が設けられている前記第１光電変換部と、前記領域が設けられていない前記第１光電変換部が、上下左右方向にそれぞれ交互に配置されている
   請求項１に記載の撮像素子。
9. 前記第１光電変換部は、八角形であり、前記第２光電変換部は、四角形である
   請求項１に記載の撮像素子。
10. 平面視で前記第１光電変換部は、Ｌ字型の形状であり、
    前記第２光電変換部は、四角形状であり、
    前記第１光電変換部と前記第２光電変換部を組み合わせた形状は、四角形状である
    請求項１に記載の撮像素子。
11. 前記遮光壁は、前記第１光電変換部の各辺に設けられ、前記遮光壁の一端は、前記領域とされ、他端は、他の前記遮光壁と接続されている
    請求項１０に記載の撮像素子。
12. 前記遮光壁は、前記第２光電変換部の各辺に設けられ、そのうちの２辺に設けられている前記遮光壁は、両端に前記領域を有する
    請求項１０に記載の撮像素子。
13. 光量に応じた電荷を生成する第１光電変換部と、
    前記第１光電変換部よりも受光面積が小さい第２光電変換部と、
    隣接する画素間に設けられている遮光壁と
    を備え、
    前記遮光壁は、離間する領域を有する形状で設けられている
    撮像素子と、
    前記撮像素子からの信号を処理する処理部と
    を備える電子機器。

Images