JP2023054588A - 配線基板及びその製造方法、半導体装置 - Google Patents

配線基板及びその製造方法、半導体装置 Download PDF

Info

Publication number
JP2023054588A
JP2023054588A JP2021163527A JP2021163527A JP2023054588A JP 2023054588 A JP2023054588 A JP 2023054588A JP 2021163527 A JP2021163527 A JP 2021163527A JP 2021163527 A JP2021163527 A JP 2021163527A JP 2023054588 A JP2023054588 A JP 2023054588A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
layer
pad
magnetic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021163527A
Other languages
English (en)
Inventor
昌弘 村上
Masahiro Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021163527A priority Critical patent/JP2023054588A/ja
Priority to US17/935,634 priority patent/US20230106626A1/en
Publication of JP2023054588A publication Critical patent/JP2023054588A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】インダクタンス値の変更が容易な配線基板を提供する。【解決手段】配線基板は、パッド２０Ｐ、２２Ｐ、２４Ｐ、２６ｐ、２８Ｐと、パッドを被覆する絶縁層２１、２３、２５、２７、４１、４３、４５、４７と、絶縁層内において、パッド上に配置された磁性体樹脂５１Ａ、５１Ｂ、５１Ｃ、５１Ｄと、磁性体樹脂を貫通してパッドと電気的に接続されたビア配線２２Ｖ、２４Ｖ、２６Ｖ、２８Ｖと、を含む配線構造体５０Ａ、５０Ｂ、５０Ｃ、５０Ｄを有する。磁性体樹脂とビア配線とで、インダクタを形成する。磁性体樹脂としては、磁性粒子を含有するエポキシ系樹脂等を使用する。磁性粒子としては、鉄、酸化鉄、コバルト酸化鉄、珪素鉄、磁性合金、フェライト等のフィラーが挙げられる。【選択図】図１

Description

本発明は、配線基板及びその製造方法、半導体装置に関する。
インダクタを内蔵した配線基板が知られている。例えば、開口が形成されたコア基板と、開口内に充填され、貫通孔を有する磁性体樹脂と、貫通孔に形成されためっき膜とを有する配線基板が挙げられる。この配線基板では、コア基板の開口内に充填された磁性体樹脂とめっき膜によりインダクタを形成している（例えば、特許文献１参照）。
特開２０１９－２２０５０４号公報
しかしながら、上記の配線基板のようにコア基板内にインダクタを形成する方法では、コア基板が厚いため、細かいインダクタンス値の変更が困難である。
本発明は、上記の点に鑑みてなされたものであり、インダクタンス値の変更が容易な配線基板を提供することを目的とする。
本配線基板は、パッドと、前記パッドを被覆する絶縁層と、前記絶縁層内において、前記パッド上に配置された磁性体樹脂と、前記磁性体樹脂を貫通して前記パッドと電気的に接続されたビア配線と、を含む配線構造体を有する。
開示の技術によれば、インダクタンス値の変更が容易な配線基板を提供できる。
第１実施形態に係る配線基板を例示する図である。 第１実施形態に係る配線基板の製造工程を例示する図（その１）である。 第１実施形態に係る配線基板の製造工程を例示する図（その２）である。 第１実施形態に係る配線基板の製造工程を例示する図（その３）である。 第１実施形態の変形例１に係る配線基板を例示する図である。 第１実施形態の変形例１に係る配線基板の製造工程を例示する図（その１）である。 第１実施形態の変形例１に係る配線基板の製造工程を例示する図（その２）である。 第１実施形態の変形例２に係る配線基板を例示する断面図である。 第１実施形態の変形例３に係る配線基板を例示する部分断面図である。 第１実施形態の応用例に係る半導体装置を例示する断面図（その１）である。 第１実施形態の応用例に係る半導体装置を例示する断面図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
［配線基板の構造］
図１は、第１実施形態に係る配線基板を例示する図であり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）のＡ部の拡大図である。図１を参照すると、配線基板１は、コア層１０の両面に配線層及び絶縁層が積層された多層配線基板である。
具体的には、配線基板１において、コア層１０の一方の面１０ａには、配線層２０と、絶縁層２１と、配線層２２と、絶縁層２３と、配線層２４と、絶縁層２５と、配線層２６と、絶縁層２７と、配線層２８と、ソルダーレジスト層２９とが順次積層されている。また、コア層１０の他方の面１０ｂには、配線層４０と、絶縁層４１と、配線層４２と、絶縁層４３と、配線層４４と、絶縁層４５と、配線層４６と、絶縁層４７と、配線層４８と、ソルダーレジスト層４９とが順次積層されている。コア層１０の一方の面１０ａ側の積層構造と、他方の面１０ｂ側の積層構造は、コア層１０に対してほぼ対称である。
なお、本実施形態では、便宜上、配線基板１のソルダーレジスト層２９側を上側又は一方の側、ソルダーレジスト層４９側を下側又は他方の側とする。また、各部位のソルダーレジスト層２９側の面を一方の面又は上面、ソルダーレジスト層４９側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。また、平面視とは対象物をコア層１０の一方の面１０ａの法線方向から視ることを指し、平面形状とは対象物をコア層１０の一方の面１０ａの法線方向から視た形状を指すものとする。
コア層１０としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１０として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等を含浸させた基板等を用いてもよい。コア層１０の厚さは、例えば、６０～４００μｍ程度とすることができる。コア層１０には、コア層１０を厚さ方向に貫通する貫通孔１０ｘが設けられている。貫通孔１０ｘの平面形状は例えば円形である。
貫通孔１０ｘの内壁を被覆するように貫通配線１１が設けられている。貫通配線１１の内側には、樹脂１２が充填されている。貫通配線１１は、貫通孔１０ｘを充填してもよい。この場合には、樹脂１２は設けられない。貫通配線１１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。樹脂１２の材料としては、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。
配線層２０は、コア層１０の一方の面１０ａに形成されている。配線層２０は、パッド２０Ｐと配線パターンとを含む。また、配線層４０は、コア層１０の他方の面１０ｂに形成されている。配線層４０は、パッドと配線パターンとを含む。配線層２０と配線層４０とは、貫通配線１１により電気的に接続されている。配線層２０及び４０は、各々所定の平面形状にパターニングされている。配線層２０及び４０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２０及び４０の厚さは、例えば、１０～３０μｍ程度とすることができる。なお、配線層２０と配線層４０と貫通配線１１とは一体に形成されたものであってもよい。
絶縁層２１は、コア層１０の一方の面１０ａに配線層２０を被覆するように形成されている。絶縁層２１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層２１の厚さは、例えば２０～３０μｍ程度とすることができる。なお、ここでいう絶縁層２１の厚さは、配線層２０の上面から絶縁層２１の上面までの距離である。以降の絶縁層等の厚さについても同様である。絶縁層２１は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層２１におけるフィラーの含有量は、要求される熱膨張係数（ＣＴＥ）に応じて適宜設定できる。
配線層２２は、絶縁層２１の一方の側に形成されている。配線層２２は、絶縁層２１を貫通しパッド２０Ｐの上面を露出するビアホール２１ｘ内に充填されたビア配線２２Ｖ、絶縁層２１の上面に形成されたパッド２２Ｐ、及び配線パターンを含んでいる。また、配線層２２は、磁性体樹脂５１Ａを貫通しパッド２０Ｐの上面を露出するビアホール２１ｚ内に充填されたビア配線２２Ｖ、及び絶縁層２１の上面及び磁性体樹脂５１Ａの上面に形成されたパッド２２Ｐを含んでいる。パッド２２Ｐは、ビア配線２２Ｖを介して、パッド２０Ｐと電気的に接続されている。ビアホール２１ｘ及び２１ｚは、絶縁層２３側に開口されている開口部の径がパッド２０Ｐの上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層２２の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
絶縁層２３は、絶縁層２１の上面に配線層２２を被覆するように形成されている。絶縁層２３の材料や厚さは、例えば、絶縁層２１と同様とすることができる。絶縁層２３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層２３におけるフィラーの含有量は、例えば、絶縁層２１と同様とすることができる。
配線層２４は、絶縁層２３の一方の側に形成されている。配線層２４は、絶縁層２３を貫通しパッド２２Ｐの上面を露出するビアホール２３ｘ内に充填されたビア配線２４Ｖ、絶縁層２３の上面に形成されたパッド２４Ｐ、及び配線パターンを含んでいる。また、配線層２４は、磁性体樹脂５１Ｂを貫通しパッド２２Ｐの上面を露出するビアホール２３ｚ内に充填されたビア配線２４Ｖ、及び絶縁層２３の上面及び磁性体樹脂５１Ｂの上面に形成されたパッド２４Ｐを含んでいる。パッド２４Ｐは、ビア配線２４Ｖを介して、パッド２２Ｐと電気的に接続されている。ビアホール２３ｘ及び２３ｚは、絶縁層２５側に開口されている開口部の径がパッド２２Ｐの上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層２４の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
絶縁層２５は、絶縁層２３の上面に配線層２４を被覆するように形成されている。絶縁層２５の材料や厚さは、例えば、絶縁層２１と同様とすることができる。絶縁層２５は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層２５におけるフィラーの含有量は、例えば、絶縁層２１と同様とすることができる。
配線層２６は、絶縁層２５の一方の側に形成されている。配線層２６は、絶縁層２５を貫通しパッド２４Ｐの上面を露出するビアホール２５ｘ内に充填されたビア配線２６Ｖ、絶縁層２５の上面に形成されたパッド２６Ｐ、及び配線パターンを含んでいる。また、配線層２６は、磁性体樹脂５１Ｃを貫通しパッド２４Ｐの上面を露出するビアホール２５ｚ内に充填されたビア配線２６Ｖ、及び絶縁層２５の上面及び磁性体樹脂５１Ｃの上面に形成されたパッド２６Ｐを含んでいる。パッド２６Ｐは、ビア配線２６Ｖを介して、パッド２４Ｐと電気的に接続されている。ビアホール２５ｘ及び２５ｚは、絶縁層２７側に開口されている開口部の径がパッド２４Ｐの上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層２６の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
絶縁層２７は、絶縁層２５の上面に配線層２６を被覆するように形成されている。絶縁層２７の材料や厚さは、例えば、絶縁層２１と同様とすることができる。絶縁層２７は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層２７におけるフィラーの含有量は、例えば、絶縁層２１と同様とすることができる。
配線層２８は、絶縁層２７の一方の側に形成されている。配線層２８は、絶縁層２７を貫通しパッド２６Ｐの上面を露出するビアホール２７ｘ内に充填されたビア配線２８Ｖ、絶縁層２７の上面に形成されたパッド２８Ｐ、及び配線パターンを含んでいる。また、配線層２８は、磁性体樹脂５１Ｄを貫通しパッド２６Ｐの上面を露出するビアホール２７ｚ内に充填されたビア配線２８Ｖ、及び絶縁層２７の上面及び磁性体樹脂５１Ｄの上面に形成されたパッド２８Ｐを含んでいる。パッド２８Ｐは、ビア配線２８Ｖを介して、パッド２６Ｐと電気的に接続されている。ビアホール２７ｘ及び２７ｚは、ソルダーレジスト層２９側に開口されている開口部の径がパッド２６Ｐの上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層２８の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
ソルダーレジスト層２９は、配線基板１の一方の側の最外層であり、絶縁層２７の上面に、配線層２８を被覆するように形成されている。ソルダーレジスト層２９は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層２９の厚さは、例えば１５～３５μｍ程度とすることができる。
ソルダーレジスト層２９は、開口部２９ｘを有し、開口部２９ｘの底部には配線層２８のパッド２８Ｐの上面の一部が露出している。開口部２９ｘの平面形状は、例えば、円形とすることができる。必要に応じ、開口部２９ｘ内に露出するパッド２８Ｐの上面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
開口部２９ｘの底部に露出するパッド２８Ｐの上面には、外部接続端子３０が形成されている。外部接続端子３０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。外部接続端子３０は、半導体チップと電気的に接続するための端子となる。
絶縁層４１は、コア層１０の他方の面１０ｂに配線層４０を被覆するように形成されている。絶縁層４１の材料や厚さは、例えば、絶縁層２１と同様とすることができる。絶縁層４１は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層４１におけるフィラーの含有量は、例えば、絶縁層２１と同様とすることができる。
配線層４２は、絶縁層４１の他方の側に形成されている。配線層４２は、絶縁層４１を貫通し配線層４０を構成するパッドの下面を露出するビアホール４１ｘ内に充填されたビア配線、絶縁層４１の下面に形成されたパッド、及び配線パターンを含んでいる。また、配線層４２は、磁性体樹脂を貫通し配線層４０のパッドの下面を露出するビアホール４１ｚ内に充填されたビア配線、及び絶縁層４１の下面及び磁性体樹脂の下面に形成されたパッドを含んでいる。配線層４２を構成するパッドは、ビア配線を介して、配線層４０を構成するパッドと電気的に接続されている。ビアホール４１ｘ及び４１ｚは、絶縁層４３側に開口されている開口部の径が配線層４０を構成するパッドの下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層４２の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
絶縁層４３は、絶縁層４１の下面に配線層４２を被覆するように形成されている。絶縁層４３の材料や厚さは、例えば、絶縁層２１と同様とすることができる。絶縁層４３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層４３におけるフィラーの含有量は、例えば、絶縁層２１と同様とすることができる。
配線層４４は、絶縁層４３の他方の側に形成されている。配線層４４は、絶縁層４３を貫通し配線層４２を構成するパッドの下面を露出するビアホール４３ｘ内に充填されたビア配線、絶縁層４３の下面に形成されたパッド、及び配線パターンを含んでいる。また、配線層４４は、磁性体樹脂を貫通し配線層４２のパッドの下面を露出するビアホール４３ｚ内に充填されたビア配線、及び絶縁層４３の下面及び磁性体樹脂の下面に形成されたパッドを含んでいる。配線層４４を構成するパッドは、ビア配線を介して、配線層４２を構成するパッドと電気的に接続されている。ビアホール４３ｘ及び４３ｚは、絶縁層４５側に開口されている開口部の径が配線層４２を構成するパッドの下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層４４の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
絶縁層４５は、絶縁層４３の下面に配線層４４を被覆するように形成されている。絶縁層４５の材料や厚さは、例えば、絶縁層２１と同様とすることができる。絶縁層４５は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層４５におけるフィラーの含有量は、例えば、絶縁層２１と同様とすることができる。
配線層４６は、絶縁層４５の他方の側に形成されている。配線層４６は、絶縁層４５を貫通し配線層４４を構成するパッドの下面を露出するビアホール４５ｘ内に充填されたビア配線、絶縁層４５の下面に形成されたパッド、及び配線パターンを含んでいる。また、配線層４６は、磁性体樹脂を貫通し配線層４４のパッドの下面を露出するビアホール４５ｚ内に充填されたビア配線、及び絶縁層４５の下面及び磁性体樹脂の下面に形成されたパッドを含んでいる。配線層４６を構成するパッドは、ビア配線を介して、配線層４４を構成するパッドと電気的に接続されている。ビアホール４５ｘ及び４５ｚは、絶縁層４７側に開口されている開口部の径が配線層４４を構成するパッドの下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層４６の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
絶縁層４７は、絶縁層４５の下面に配線層４６を被覆するように形成されている。絶縁層４７の材料や厚さは、例えば、絶縁層２１と同様とすることができる。絶縁層４７は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。絶縁層４７におけるフィラーの含有量は、例えば、絶縁層２１と同様とすることができる。
配線層４８は、絶縁層４７の他方の側に形成されている。配線層４８は、絶縁層４７を貫通し配線層４６を構成するパッドの下面を露出するビアホール４７ｘ内に充填されたビア配線、絶縁層４７の下面に形成されたパッド、及び配線パターンを含んでいる。また、配線層４８は、磁性体樹脂を貫通し配線層４６のパッドの下面を露出するビアホール４７ｚ内に充填されたビア配線、及び絶縁層４７の下面及び磁性体樹脂の下面に形成されたパッドを含んでいる。配線層４８を構成するパッドは、ビア配線を介して、配線層４６を構成するパッドと電気的に接続されている。ビアホール４７ｘ及び４７ｚは、ソルダーレジスト層４９側に開口されている開口部の径が配線層４６を構成するパッドの下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層４８の材料や配線パターンの厚さは、例えば、配線層２０と同様とすることができる。
ソルダーレジスト層４９は、配線基板１の他方の側の最外層であり、絶縁層４７の下面に、配線層４８を被覆するように形成されている。ソルダーレジスト層４９の材料や厚さは、例えば、ソルダーレジスト層２９と同様とすることができる。ソルダーレジスト層４９は、開口部４９ｘを有し、開口部４９ｘ内には配線層４８のパッドの下面の一部が露出している。開口部４９ｘの平面形状は、例えば、円形とすることができる。開口部４９ｘ内に露出する配線層４８のパッドは、マザーボード等の実装基板（図示せず）と電気的に接続するために用いることができる。必要に応じ、開口部４９ｘ内に露出する配線層４８のパッドの下面に前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
図１（ｂ）に示すように、配線基板１は、コア層１０の一方の面１０ａ上に順次積層された配線構造体５０Ａ、５０Ｂ、５０Ｃ、及び５０Ｄを有している。なお、配線基板１は、図１（ａ）の破線Ｂで囲まれた領域に、コア層１０の他方の面１０ｂ上に順次積層された配線構造体を有してもよい。破線Ｂで囲まれた領域の配線構造体は、破線Ａで囲まれた領域の配線構造体を上下反転させた構造であるため、説明は省略する。
配線構造体５０Ａは、配線層２０を構成するパッド２０Ｐと、パッド２０Ｐを被覆する絶縁層２１と、磁性体樹脂５１Ａと、配線層２２を構成するビア配線２２Ｖとを含む。磁性体樹脂５１Ａは、絶縁層２１内においてパッド２０Ｐ上に配置されている。ビア配線２２Ｖは、磁性体樹脂５１Ａを貫通してパッド２０Ｐと電気的に接続されている。磁性体樹脂５１Ａは、平面視で、ビア配線２２Ｖの周囲を囲むように環状に形成されている。つまり、磁性体樹脂５１Ａとビア配線２２Ｖとは、同軸構造である。磁性体樹脂５１Ａの厚さは、ビア配線２２Ｖの厚さと等しい。磁性体樹脂５１Ａ及びビア配線２２Ｖの各々の厚さは、例えば、２０～３０μｍ程度である。
磁性体樹脂５１Ａの上面は、例えば、絶縁層２１の上面と面一である。これにより、磁性体樹脂５１Ａの上面及び絶縁層２１の上面に、パッド２２Ｐを形成することが容易となる。磁性体樹脂５１Ａの上面は、パッド２２Ｐの下面と接している。磁性体樹脂５１Ａの下面は、パッド２０Ｐの上面と接している。磁性体樹脂５１Ａの内壁面は、ビア配線２２Ｖの外壁面と接している。磁性体樹脂５１Ａの外壁面は、断面視で、ビア配線２２Ｖの外壁面と同一方向に傾斜していてもよい。
ビア配線２２Ｖの平面形状が円形である場合、例えば、ビア配線２２Ｖのパッド２２Ｐ側の直径は、例えば、４０～６０μｍ程度であり、パッド２０Ｐ側の直径は、例えば、２５～４５μｍ程度である。この場合、磁性体樹脂５１Ａのパッド２２Ｐ側の外径は、例えば、９０～１６０μｍ程度であり、パッド２０Ｐ側の外径は、例えば、７５～１４５μｍ程度である。
磁性体樹脂５１Ａとビア配線２２Ｖとで、インダクタを形成することができる。磁性体樹脂５１Ａとしては、例えば、磁性粒子を含有するエポキシ系樹脂等を使用できる。磁性粒子としては、例えば、鉄、酸化鉄、コバルト酸化鉄、珪素鉄、磁性合金、フェライト等のフィラーが挙げられる。
配線構造体５０Ｂは、配線層２２を構成するパッド２２Ｐと、パッド２２Ｐを被覆する絶縁層２３と、絶縁層２３内においてパッド２２Ｐ上に配置された磁性体樹脂５１Ｂと、磁性体樹脂５１Ｂを貫通してパッド２２Ｐと電気的に接続されたビア配線２４Ｖとを含む。
上層の配線構造体５０Ｂのパッド２２Ｐは、例えば、下層の配線構造体５０Ａのビア配線２２Ｖと一体に形成されている。また、上層の配線構造体５０Ｂのパッド２２Ｐと、下層の配線構造体５０Ａのパッド２０Ｐは、下層の配線構造体５０Ａのビア配線２２Ｖを介して電気的に接続されている。配線構造体５０Ｂは、配線構造体５０Ａと同一構造である。磁性体樹脂５１Ｂの材料は、磁性体樹脂５１Ａの材料と同じであってよい。
配線構造体５０Ｃは、配線層２４を構成するパッド２４Ｐと、パッド２４Ｐを被覆する絶縁層２５と、絶縁層２５内においてパッド２４Ｐ上に配置された磁性体樹脂５１Ｃと、磁性体樹脂５１Ｃを貫通してパッド２４Ｐと電気的に接続されたビア配線２６Ｖとを含む。
上層の配線構造体５０Ｃのパッド２４Ｐは、例えば、下層の配線構造体５０Ｂのビア配線２４Ｖと一体に形成されている。また、上層の配線構造体５０Ｃのパッド２４Ｐと、下層の配線構造体５０Ｂのパッド２２Ｐは、下層の配線構造体５０Ｂのビア配線２４Ｖを介して電気的に接続されている。配線構造体５０Ｃは、配線構造体５０Ａと同一構造である。磁性体樹脂５１Ｃの材料は、磁性体樹脂５１Ａの材料と同じであってよい。
配線構造体５０Ｄは、配線層２６を構成するパッド２６Ｐと、パッド２６Ｐを被覆する絶縁層２７と、絶縁層２７内においてパッド２６Ｐ上に配置された磁性体樹脂５１Ｄと、磁性体樹脂５１Ｄを貫通してパッド２６Ｐと電気的に接続されたビア配線２８Ｖとを含む。
上層の配線構造体５０Ｄのパッド２６Ｐは、例えば、下層の配線構造体５０Ｃのビア配線２６Ｖと一体に形成されている。また、上層の配線構造体５０Ｄのパッド２６Ｐと、下層の配線構造体５０Ｃのパッド２４Ｐは、下層の配線構造体５０Ｃのビア配線２６Ｖを介して電気的に接続されている。配線構造体５０Ｄは、配線構造体５０Ａと同一構造である。磁性体樹脂５１Ｄの材料は、磁性体樹脂５１Ａの材料と同じであってよい。
最上層となる配線構造体５０Ｄの絶縁層２７上には、配線構造体５０Ｄのビア配線２８Ｖと電気的に接続された外部接続用のパッド２８Ｐが配置されている。パッド２８Ｐは、例えば、配線構造体５０Ｄのビア配線２８Ｖと一体に形成されている。
配線構造体５０Ａのビア配線２２Ｖと、配線構造体５０Ｂのビア配線２４Ｖと、配線構造体５０Ｃのビア配線２６Ｖと、配線構造体５０Ｄのビア配線２８Ｖとは、互いに平面視で重複する部分を有する。配線構造体５０Ａのビア配線２２Ｖと、配線構造体５０Ｂのビア配線２４Ｖと、配線構造体５０Ｃのビア配線２６Ｖと、配線構造体５０Ｄのビア配線２８Ｖとは、インダクタンス値を大きくするために、互いに平面視で略完全に重複することが好ましい。ここで、略完全に重複するとは、平面視で、配線構造体５０Ａ～５０Ｄの各々のビア配線の全てが重複する共通部分の面積に対して、各々のビア配線において平面視で共通部分からはみ出す部分の面積が、２０％以内の場合である。
配線構造体５０Ａの磁性体樹脂５１Ａと、配線構造体５０Ｂの磁性体樹脂５１Ｂと、配線構造体５０Ｃの磁性体樹脂５１Ｃと、配線構造体５０Ｄの磁性体樹脂５１Ｄとは、互いに平面視で重複する部分を有する。配線構造体５０Ａの磁性体樹脂５１Ａと、配線構造体５０Ｂの磁性体樹脂５１Ｂと、配線構造体５０Ｃの磁性体樹脂５１Ｃと、配線構造体５０Ｄの磁性体樹脂５１Ｄとは、インダクタンス値を大きくするために、互いに平面視で略完全に重複することが好ましい。ここで、略完全に重複するとは、平面視で、配線構造体５０Ａ～５０Ｄの各々の磁性体樹脂の全てが重複する共通部分の面積に対して、各々の磁性体樹脂において平面視で共通部分からはみ出す部分の面積が、２０％以内の場合である。
このように、配線基板１は、磁性体樹脂と、磁性体樹脂を貫通するビア配線とを含む配線構造体を有する。これにより、磁性体樹脂とビア配線とでインダクタを形成できるため、インダクタ部品を外付けする必要がなく、配線基板１の薄型化や低コスト化が可能である。
また、配線基板１は、１つの配線構造体を有してもよいが、複数の配線構造体を積層することで、大きなインダクタンス値を得ることができる。また、配線基板１では、配線構造体の積層数を任意に決定できるため、必要なインダクタンス値を得るための設計自由度を向上できる。
なお、コア層１０に磁性体樹脂を貫通する貫通配線を設けてもインダクタを形成できるが、コア層１０は厚いため、設計上細かいインダクタンス値の変更が困難である。コア層１０の上下に積層される絶縁層は、コア層１０に比べて薄いため、配線構造体の積層数を変更することで、インダクタンス値を所望の値に容易に変更可能である。
［配線基板の製造方法］
配線基板１は、周知のビルドアップ工法により製造できる。ここでは、配線基板１の製造方法について、図１に対応する磁性体樹脂周辺部の部分断面図を用い、磁性体樹脂を形成する工程を中心に説明する。なお、ここでは、コア層１０の一方の面側の積層体のみについて説明するが、コア層１０の他方の面側の積層体についても同様の方法で形成できる。また、ここでは、１つの配線基板を作製する工程の例を示すが、配線基板となる複数の部分を作製し、その後個片化して各配線基板とする工程としてもよい。
図２～図４は、第１実施形態に係る配線基板の製造工程を例示する図である。まず、図２（ａ）に示す工程では、貫通配線１１及び樹脂１２が形成されたコア層１０を準備し、コア層１０の一方の面１０ａに、パッド２０Ｐや配線パターンを含む配線層２０を形成する。配線層２０の材料や厚さは、前述のとおりである。配線層２０は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、図２（ｂ）に示す工程では、コア層１０の一方の面１０ａに、パッド２０Ｐや配線パターンを含む配線層２０を被覆するように半硬化状態のフィルム状のエポキシ系樹脂等をラミネートし、硬化させて絶縁層２１を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布後、硬化させて絶縁層２１を形成してもよい。絶縁層２１の厚さ等は、前述のとおりである。
次に、図２（ｃ）に示す工程では、絶縁層２１に、絶縁層２１を貫通し配線層２０のパッド２０Ｐの上面を露出する貫通孔２１ｙを形成する。貫通孔２１ｙは、後工程で磁性体樹脂５１Ａを形成する予定の領域に形成する。貫通孔２１ｙは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。
次に、図３（ａ）及び図３（ｂ）に示す工程では、貫通孔２１ｙを充填する磁性体樹脂５１Ａを形成する。まず、図３（ａ）に示す工程では、例えば、ペースト状の熱硬化性の磁性体樹脂５１Ａを準備し、スクリーン印刷法等により、貫通孔２１ｙを充填すると共に、絶縁層２１の上面から突出させる。その後、磁性体樹脂５１Ａを加熱して硬化させる。磁性体樹脂５１Ａの材料については、前述のとおりである。なお、磁性体樹脂５１Ａの形成は、真空雰囲気中で行うことが好ましい。これにより、ボイドの巻き込みを防止できる。
次に、図３（ｂ）に示す工程では、絶縁層２１の上面から突出する不要な磁性体樹脂５１Ａを研磨等により除去する。不要な磁性体樹脂５１Ａは、例えば、バフ研磨やロール研磨等により除去できる。磁性体樹脂５１Ａの上面は、例えば、絶縁層２１の上面と面一となる。
次に、図３（ｃ）に示す工程では、絶縁層２１に、絶縁層２１を貫通しパッド２０Ｐの上面を露出するビアホール２１ｘを形成する。また、磁性体樹脂５１Ａに、磁性体樹脂５１Ａを貫通しパッド２０Ｐの上面を露出するビアホール２１ｚを形成する。ビアホール２１ｚは、貫通孔２１ｙの内側に形成される。ビアホール２１ｘ及び２１ｚは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール２１ｘ及び２１ｚを形成後、必要に応じ、デスミア処理を行い、ビアホール２１ｘ及び２１ｚの底部に各々露出するパッド２０Ｐの表面に付着した樹脂残渣を除去してもよい。
次に、図４（ａ）に示す工程では、絶縁層２１の一方の側に配線層２２を形成する。配線層２２は、ビアホール２１ｘ内に充填されたビア配線２２Ｖ、絶縁層２１の上面に形成されたパッド２２Ｐ、及び配線パターンを含んで構成される。ただし、配線構造体５０Ａ上のパッド２２Ｐは、絶縁層２１の上面及び磁性体樹脂５１Ａの上面に形成される。配線層２２の材料やパッド２２Ｐ及び配線パターンの厚さは、例えば、配線層２０と同様とすることができる。パッド２２Ｐは、ビア配線２２Ｖを介して、パッド２０Ｐと電気的に接続される。この工程で、パッド２０Ｐ、絶縁層２１、磁性体樹脂５１Ａ、及びビア配線２２Ｖを含む配線構造体５０Ａが作製される。
配線層２２は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。例えば、配線層２２をセミアディティブ法で形成する場合、ビアホール２１ｘの内壁を含む絶縁層２１の表面、ビアホール２１ｘ内に露出するパッド２０Ｐの表面、ビアホール２１ｚの内壁を構成する磁性体樹脂５１Ａの表面、及びビアホール２１ｚ内に露出するパッド２０Ｐの表面に銅等の無電解めっきによるシード層を形成する。次に、シード層上に配線層２２のパッド２２Ｐ及び配線パターンの形状に合わせた開口部を有するめっきレジストパターンを形成する。次に、シード層から給電する銅等の電解めっきにより、めっきレジストパターンの開口部に露出するシード層上に電解めっき層を析出する。次に、めっきレジストパターンを除去し、次に、電解めっき層をマスクとしたエッチングを行い、電解めっき層から露出するシード層を除去し、配線層２２を得ることができる。
次に、図４（ｂ）に示す工程では、図２（ｂ）～図４（ａ）と同様の工程を繰り返し、配線構造体５０Ａ上に、配線構造体５０Ｂ～５０Ｄ、及びパッド２８Ｐを含む配線層２８を形成する。そして、配線構造体５０Ｄ上に、パッド２８Ｐを含む配線層２８を被覆するようにソルダーレジスト層２９を形成する。ソルダーレジスト層２９は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂を、配線層２８を被覆するように配線構造体５０Ｄ上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂を、配線層２８を被覆するように配線構造体５０Ｄ上にラミネートすることにより形成してもよい。
次に、ソルダーレジスト層２９を露光及び現像することで、ソルダーレジスト層２９にパッド２８Ｐの上面の一部を露出する開口部２９ｘを形成する（フォトリソグラフィ法）。なお、開口部２９ｘは、レーザ加工法やブラスト処理により形成してもよい。その場合には、ソルダーレジスト層２９に感光性の材料を用いなくてもよい。開口部２９ｘの各々の平面形状は、例えば、円形状とすることができる。開口部２９ｘの各々の直径は、接続対象に合わせて任意に設計できる。
なお、この工程において、開口部２９ｘの底部に露出するパッド２８Ｐの上面に、例えば無電解めっき法等により前述の金属層を形成してもよい。また、金属層の形成に代えて、ＯＳＰ処理等の酸化防止処理を施してもよい。
次に、開口部２９ｘの底部に露出するパッド２８Ｐの上面に、はんだバンプ等の外部接続端子３０を形成する。外部接続端子３０は、半導体チップと電気的に接続するための端子となる。
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、保護絶縁層を有する配線基板の例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
［配線基板の構造］
図５は、第１実施形態の変形例１に係る配線基板を例示する図であり、図５（ａ）は断面図、図５（ｂ）は図５（ａ）のＣ部の拡大図である。図５を参照すると、配線基板１Ａは、各絶縁層上に保護絶縁層が積層されている点が、配線基板１（図１参照）と相違する。
具体的には、配線基板１Ａにおいて、コア層１０の一方の面１０ａには、配線層２０と、絶縁層２１と、保護絶縁層３１と、配線層２２と、絶縁層２３と、保護絶縁層３２と、配線層２４と、絶縁層２５と、保護絶縁層３３と、配線層２６と、絶縁層２７と、保護絶縁層３４と、配線層２８と、ソルダーレジスト層２９とが順次積層されている。また、コア層１０の他方の面１０ｂには、配線層４０と、絶縁層４１と、保護絶縁層３５と、配線層４２と、絶縁層４３と、保護絶縁層３６と、配線層４４と、絶縁層４５と、保護絶縁層３７と、配線層４６と、絶縁層４７と、保護絶縁層３８と、配線層４８と、ソルダーレジスト層４９とが順次積層されている。コア層１０の一方の面１０ａ側の積層構造と、他方の面１０ｂ側の積層構造は、コア層１０に対してほぼ対称である。
各絶縁層と、その上に積層されている保護絶縁層は、隣接する配線層間を絶縁する層間絶縁層として機能する。各保護絶縁層の材料としては、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。各保護絶縁層の材料は、各絶縁層の材料と同じであってもよいし、異なっていてもよい。各保護絶縁層の厚さは、例えば、１０～１５μｍ程度とすることができる。各配線構造体において、保護絶縁層は、絶縁層よりも薄いことが好ましい。保護絶縁層が薄いほど、磁性体樹脂を厚くでき、配線構造体１つ当たりのインダクタンス値を大きくできる。
図５（ｂ）に示すように、配線基板１Ａは、コア層１０の一方の面１０ａ上に順次積層された配線構造体５０Ｅ、５０Ｆ、５０Ｇ、及び５０Ｈを有している。なお、配線基板１Ａは、図５（ａ）の破線Ｄで囲まれた領域に、コア層１０の他方の面１０ｂ上に順次積層された配線構造体を有してもよい。破線Ｄで囲まれた領域の配線構造体は、破線Ｃで囲まれた領域の配線構造体を上下反転させた構造であるため、説明は省略する。
配線構造体５０Ｅは、配線層２０を構成するパッド２０Ｐと、パッド２０Ｐを被覆する絶縁層２１と、保護絶縁層３１と、磁性体樹脂５１Ａと、配線層２２を構成するビア配線２２Ｖとを含む。保護絶縁層３１は、絶縁層２１の上面及び磁性体樹脂５１Ａの上面を連続的に被覆する。
磁性体樹脂５１Ａは、絶縁層２１内においてパッド２０Ｐ上に配置されている。磁性体樹脂５１Ａは、絶縁層２１を貫通するが、保護絶縁層３１は貫通しない。磁性体樹脂５１Ａの上面は保護絶縁層３１に被覆され、磁性体樹脂５１Ａの外壁面は絶縁層２１に被覆されている。
ビア配線２２Ｖは、保護絶縁層３１及び磁性体樹脂５１Ａを貫通してパッド２０Ｐと電気的に接続されている。磁性体樹脂５１Ａは、平面視で、ビア配線２２Ｖの周囲を囲むように環状に形成されている。つまり、磁性体樹脂５１Ａとビア配線２２Ｖとは、同軸構造である。磁性体樹脂５１Ａと保護絶縁層３１の合計の厚さは、ビア配線２２Ｖの厚さと等しい。
このように、各絶縁層上に保護絶縁層を積層し、隣接する配線層間を絶縁する層間絶縁層としてもよい。
［配線基板の製造方法］
配線基板１Ａの製造工程において、配線基板１の製造工程と異なる部分を中心に説明する。
図６及び図７は、第１実施形態の変形例１に係る配線基板の製造工程を例示する図である。まず、第１実施形態の図２（ａ）～図３（ｂ）と同様の工程を実施する。そして、図６（ａ）に示す工程では、絶縁層２１の上面及び磁性体樹脂５１Ａの上面を連続的に被覆する保護絶縁層３１を形成する。保護絶縁層３１は、例えば、絶縁層２１の上面及び磁性体樹脂５１Ａの上面に、半硬化状態のフィルム状のエポキシ系樹脂等をラミネートし、硬化させて形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布後、硬化させて保護絶縁層３１を形成してもよい。保護絶縁層３１の厚さ等は、前述のとおりである。
次に、図６（ｂ）に示す工程では、絶縁層２１及び保護絶縁層３１に、絶縁層２１及び保護絶縁層３１を貫通しパッド２０Ｐの上面を露出するビアホール２１ｘを形成する。なお、ビアホール２１ｘを形成するパッド２０Ｐは、図６（ｃ）の工程で保護絶縁層３１及び磁性体樹脂５１Ａを貫通するビアホール２１ｚを形成するパッド２０Ｐと同一層に位置し、絶縁層２１のみに被覆されるパッドである。つまり、ビアホール２１ｘは、上面に磁性体樹脂５１Ａが形成されていないパッドを露出するように形成される。ビアホール２１ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。なお、この時点では、磁性体樹脂５１Ａにはビアホールを形成しない。ビアホール２１ｘを形成後、デスミア処理を行い、ビアホール２１ｘの底部に露出するパッド２０Ｐの表面に付着した樹脂残渣を除去することができる。この工程における樹脂残渣の除去は、例えば、薬品を用いて行うことができる。
次に、図６（ｃ）に示す工程では、保護絶縁層３１及び磁性体樹脂５１Ａに、保護絶縁層３１及び磁性体樹脂５１Ａを貫通しパッド２０Ｐの上面を露出するビアホール２１ｚを形成する。ビアホール２１ｚは、例えば、ビアホール２１ｘと同様の方法により形成できる。ビアホール２１ｚを形成後、ビアホール２１ｚの底部に露出するパッド２０Ｐの表面に付着した樹脂残渣を除去することができる。この工程における樹脂残渣の除去は、例えば、高圧水洗により行うことができる。
次に、図７（ａ）に示す工程では、保護絶縁層３１の一方の側に配線層２２を形成する。配線層２２は、ビアホール２１ｘ及び２１ｚ内に充填されたビア配線２２Ｖ、保護絶縁層３１の上面に形成されたパッド２２Ｐ、及び配線パターンを含んで構成される。配線層２２の材料やパッド２２Ｐ及び配線パターンの厚さは、例えば、配線層２０と同様とすることができる。パッド２２Ｐは、ビア配線２２Ｖを介して、パッド２０Ｐと電気的に接続される。この工程で、パッド２０Ｐ、絶縁層２１、保護絶縁層３１、磁性体樹脂５１Ａ、及びビア配線２２Ｖを含む配線構造体５０Ｅが作製される。
次に、図７（ｂ）に示す工程では、図２（ｂ）～図３（ｂ）及び図６（ａ）～図７（ａ）と同様の工程を繰り返し、配線構造体５０Ｅ上に、配線構造体５０Ｆ～５０Ｈ、及びパッド２８Ｐを含む配線層２８を形成する。そして、配線構造体５０Ｈ上に、パッド２８Ｐを含む配線層２８を被覆するようにソルダーレジスト層２９を形成する。
このように、配線基板１Ａの製造工程では、保護絶縁層３１を形成する工程（図６（ａ）の工程）とビアホール２１ｚを形成する工程（図６（ｃ）の工程）との間に、ビアホール２１ｘを形成する工程及びビアホール２１ｘ内の樹脂残渣を除去する工程（図６（ｂ）の工程）を有する。これにより、ビアホール２１ｘ内の樹脂残渣の除去（図６（ｂ）の工程）と、ビアホール２１ｚ内の樹脂残渣の除去（図６（ｃ）の工程）を、各々に適切な方法を選択して独立に行うことができる。
一般に、磁性体樹脂５１Ａの耐薬品性が低い場合、薬品を用いて樹脂残渣の除去を行うと、磁性体樹脂５１Ａが薬品により損傷を受ける場合がある。しかし、配線基板１Ａの製造工程では、図６（ｂ）の工程において、磁性体樹脂５１Ａの上面が保護絶縁層３１で被覆されているため、薬品を使用してビアホール２１ｘ内の樹脂残渣を除去しても、薬品が磁性体樹脂５１Ａに接することはない。そのため、ビアホール２１ｘ内の樹脂残渣の除去に使用する薬品により磁性体樹脂５１Ａが損傷を受けることを防止できる。一方、図６（ｃ）では、薬品を使用せずに、高圧水洗等の方法でビアホール２１ｚ内の樹脂残渣の除去を行うことができるため、磁性体樹脂５１Ａに損傷を与えることがない。
〈第１実施形態の変形例２〉
第１実施形態の変形例２では、コアレスの配線基板の例を示す。なお、第１実施形態の変形例２において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
図８は、第１実施形態の変形例２に係る配線基板を例示する断面図である。図８を参照すると、配線基板１Ｂは、コア層を有していない点が、配線基板１（図１参照）と相違する。
具体的には、配線基板１Ｂは、配線基板１のコア層１０の他方の面１０ｂ側に積層されていた積層構造の最上部に、配線基板１のソルダーレジスト層２９を形成した構造である。配線基板１Ｂのソルダーレジスト層２９には、配線層４０のパッドの上面の一部を露出する開口部２９ｘが形成されている。そして、開口部２９ｘの底部に露出する配線層４０のパッドの上面には、外部接続端子３０が形成されている。また、配線基板１Ｂの破線Ｅで囲まれた領域には、配線基板１の破線Ｂで囲まれた領域と同様の構造の配線構造体が積層されている。配線基板１Ｂの破線Ｅで囲まれた領域に、配線基板１Ａの破線Ｄで囲まれた領域と同様の構造の配線構造体が積層されてもよい。
このように、配線構造体の積層構造は、コアを有する配線基板に設けることもできるし、コアレスの配線基板に設けることもできる。配線構造体の積層構造をコアレスの配線基板に設けた場合も、磁性体樹脂と、磁性体樹脂を貫通するビア配線とを含む配線構造体を有することにより、磁性体樹脂とビア配線とでインダクタを形成できる。そのため、インダクタ部品を外付けする必要がなく、配線基板１Ｂの小型化や低コスト化が可能である。また、複数の配線構造体を積層することで、大きなインダクタンス値を得ることができる。また、配線構造体の積層数を任意に決定できるため、必要なインダクタンス値を得るための設計自由度を向上できる。
〈第１実施形態の変形例３〉
第１実施形態の変形例３では、形態の異なるビア配線が混在して積層される例を示す。なお、第１実施形態の変形例３において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
図９は、第１実施形態の変形例３に係る配線基板を例示する部分断面図であり、図１（ｂ）に対応する断面を示している。図９を参照すると、配線基板１Ｃは、配線構造体５０Ｃ上に配線構造体５０Ｄが積層されていない点が、配線基板１（図１（ｂ）参照）と相違する。配線基板１Ｃでは、配線構造体５０Ｃ上には、磁性体樹脂を貫通しないビア配線２８Ｖが配置されている。
このように、磁性体樹脂を貫通するビア配線と、磁性体樹脂を貫通しないビア配線とが、混在して積層されてもよい。積層される複数のビア配線の一部を、磁性体樹脂を貫通しないビア配線とすることで、インダクタンス値を調整することができる。なお、磁性体樹脂を貫通しないビア配線は、最上層に限定されず、任意の層に配置可能である。また、磁性体樹脂を貫通しないビア配線を複数層に配置してもよい。
〈第１実施形態の応用例〉
第１実施形態の応用例では、配線基板に半導体チップを搭載した半導体装置の例を示す。なお、第１実施形態の応用例において、既に説明した実施形態と同一構成部品についての説明は省略する場合がある。
図１０は、第１実施形態の応用例に係る半導体装置を例示する断面図（その１）である。図１０を参照するに、半導体装置１００は、図１に示す配線基板１と、半導体チップ１１０と、電極パッド１２０と、バンプ１３０と、アンダーフィル樹脂１４０とを有する。
半導体チップ１１０は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極パッド１２０が形成されている。
バンプ１３０は、半導体チップ１１０の電極パッド１２０上に形成され、配線基板１の外部接続端子３０を介して、配線基板１の外部接続用のパッド２８Ｐと電気的に接続されている。アンダーフィル樹脂１４０は、半導体チップ１１０と配線基板１の上面との間に充填されている。バンプ１３０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。なお、ソルダーレジスト層４９の開口部４９ｘの底部に露出する配線層４８のパッドの下面に、マザーボード等に接続されるバンプを形成してもよい。
このように、第１実施形態に係る配線基板に半導体チップを搭載することにより、半導体装置を実現できる。なお、半導体装置１００において、配線基板１に代えて、配線基板１Ａを用いてもよい。また、図１１に示す半導体装置１００Ａのように、コアレスの配線基板１Ｂを用いてもよい。何れの半導体装置の場合も、配線構造体の積層構造が形成するインダクタを半導体チップの近くに配置できるため、ノイズ低減等の効果を高めることができる。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
１，１Ａ，１Ｂ，１Ｃ 配線基板
１０ コア層
１０ａ 一方の面
１０ｂ 他方の面
１０ｘ，２１ｙ 貫通孔
１１ 貫通配線
１２ 樹脂
２０，２２，２４，２６，２８，４０，４２，４４，４６，４８ 配線層
２０Ｐ，２２Ｐ，２４Ｐ，２６Ｐ パッド
２１，２３，２５，２７，４１，４３，４５，４７ 絶縁層
２１ｘ，２１ｚ，２３ｘ，２３ｚ，２５ｘ，２５ｚ，２７ｘ，２７ｚ，４１ｘ，４１ｚ，４３ｘ，４３ｚ，４５ｘ，４５ｚ，４７ｘ，４７ｚ ビアホール
２２Ｖ，２４Ｖ，２６Ｖ，２８Ｖ ビア配線
２９，４９ ソルダーレジスト層
２９ｘ，４９ｘ 開口部
３０ 外部接続端子
３１，３２，３３，３４，３５，３６，３７，３８ 保護絶縁層
５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，５０Ｆ，５０Ｇ，５０Ｈ 配線構造体
５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ 磁性体樹脂
１００，１００Ａ 半導体装置
１１０ 半導体チップ
１２０ 電極パッド
１３０ バンプ
１４０ アンダーフィル樹脂

Claims (10)

  1. パッドと、
    前記パッドを被覆する絶縁層と、
    前記絶縁層内において、前記パッド上に配置された磁性体樹脂と、
    前記磁性体樹脂を貫通して前記パッドと電気的に接続されたビア配線と、を含む配線構造体を有する、配線基板。
  2. 複数の前記配線構造体が積層され、
    上層の前記配線構造体のパッドと下層の前記配線構造体のパッドは、下層の前記配線構造体のビア配線を介して電気的に接続され、
    各々の前記配線構造体のビア配線は、互いに平面視で重複する部分を有し、
    各々の前記配線構造体の磁性体樹脂は、互いに平面視で重複する部分を有する、請求項１に記載の配線基板。
  3. 前記絶縁層の上面と前記磁性体樹脂の上面は面一である、請求項１又は２に記載の配線基板。
  4. 前記配線構造体は、前記絶縁層の上面及び前記磁性体樹脂の上面を連続的に被覆する保護絶縁層を含み、前記ビア配線は、前記保護絶縁層及び前記磁性体樹脂を貫通して前記パッドと電気的に接続されている、請求項１乃至３の何れか一項に記載の配線基板。
  5. 前記保護絶縁層は、前記絶縁層よりも薄い、請求項４に記載の配線基板。
  6. 最上層となる前記配線構造体上に配置され、最上層となる前記配線構造体の前記ビア配線と電気的に接続された外部接続用パッドを有する、請求項１乃至５の何れか一項に記載の配線基板。
  7. 請求項６に記載に配線基板と、
    前記配線基板上に配置された半導体チップと、を有し、
    前記半導体チップは、前記外部接続用パッドと電気的に接続されている、半導体装置。
  8. パッドを被覆する絶縁層を形成する工程と、
    前記絶縁層を貫通し前記パッドの上面を露出する貫通孔を形成する工程と、
    前記貫通孔を充填する磁性体樹脂を形成する工程と、
    前記磁性体樹脂を貫通し前記パッドの上面を露出するビアホールを形成する工程と、
    前記ビアホールを充填し、前記パッドと電気的に接続されたビア配線を形成する工程と、を有する、配線基板の製造方法。
  9. 前記磁性体樹脂を形成する工程よりも後に、前記絶縁層の上面及び前記磁性体樹脂の上面を連続的に被覆する保護絶縁層を形成する工程を有し、
    前記ビアホールを形成する工程では、前記保護絶縁層及び前記磁性体樹脂を貫通し前記パッドの上面を露出するビアホールを形成する、請求項８に記載の配線基板の製造方法。
  10. 前記パッドと同一層に位置し、前記絶縁層のみに被覆される第２パッドを有し、
    前記保護絶縁層を形成する工程と前記ビアホールを形成する工程との間に、
    前記保護絶縁層及び前記絶縁層を貫通し前記第２パッドの上面を露出する第２ビアホールを形成する工程と、
    薬品を使用して前記第２ビアホール内の樹脂残渣を除去する工程と、を有する、請求項９に記載の配線基板の製造方法。
JP2021163527A 2021-10-04 2021-10-04 配線基板及びその製造方法、半導体装置 Pending JP2023054588A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021163527A JP2023054588A (ja) 2021-10-04 2021-10-04 配線基板及びその製造方法、半導体装置
US17/935,634 US20230106626A1 (en) 2021-10-04 2022-09-27 Wiring board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021163527A JP2023054588A (ja) 2021-10-04 2021-10-04 配線基板及びその製造方法、半導体装置

Publications (1)

Publication Number Publication Date
JP2023054588A true JP2023054588A (ja) 2023-04-14

Family

ID=85774750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021163527A Pending JP2023054588A (ja) 2021-10-04 2021-10-04 配線基板及びその製造方法、半導体装置

Country Status (2)

Country Link
US (1) US20230106626A1 (ja)
JP (1) JP2023054588A (ja)

Also Published As

Publication number Publication date
US20230106626A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6566879B2 (ja) 電子部品内蔵基板
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP7064349B2 (ja) 配線基板及びその製造方法
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP6532750B2 (ja) 配線基板及びその製造方法
US11594478B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP2022025342A (ja) 配線基板及びその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP2015185773A (ja) 配線基板及びその製造方法
JP6671256B2 (ja) 配線基板及びその製造方法
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2023054588A (ja) 配線基板及びその製造方法、半導体装置
JP2022032233A (ja) 配線基板及びその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP7449210B2 (ja) 配線基板及びその製造方法
JP2024008661A (ja) 配線基板及びその製造方法
JP2023183320A (ja) 積層基板及び積層基板の製造方法
JP2023183319A (ja) 積層基板及び積層基板の製造方法
JP2023047897A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240524