JP2023045502A - 露光ヘッド及び画像形成装置 - Google Patents

Abstract

【課題】瞬間的に大きな電流が流れることを抑制することにより、電源電圧のドロップ及びノイズの発生を軽減すること。【解決手段】露光ヘッド１０６のＹ方向に複数配列された発光素子列６０４の各々は、感光ドラム１０２の同一箇所を多重露光すると共に異なる発光時間において発光することにより点灯タイミング及び消灯タイミングが異なる。【選択図】図３

Description

本発明は、感光ドラムを露光する露光ヘッド及びこれを備えた画像形成装置に関する。

従来、電子写真方式のプリンタとしては、ＬＥＤ又は有機ＥＬ等を用いた露光ヘッドによって感光ドラムを露光し、潜像形成を行う方式のプリンタが一般的に知られている。このような露光ヘッドは、感光ドラムの長手方向に配列した発光素子列と、発光素子列の光を感光ドラム上に結像するレンズアレイと、によって構成されている。ＬＥＤ又は有機ＥＬは、発光面からの光の照射方向がレンズアレイの光軸と平行となる発光素子アレイである。

ここで、露光ヘッドにおいて、発光素子列の長さは感光ドラム上における画像形成領域幅に応じて決まり、発光素子の間隔はプリンタの画像解像度に応じて決まる。例えば、１２００ｄｐｉのプリンタでは、画素の間隔は２１．１６μｍ（小数点３桁以降は省略）であるため、発光素子の間隔も２１．１６μｍとなる。このような露光ヘッドを用いたプリンタは、レーザビームをポリゴンモータで偏向走査するレーザ走査方式のプリンタと比較して、使用する部品数が少ないため、装置の小型化及び低コスト化が容易である。

また、有機ＥＬは、レーザ及びＬＥＤに比べて発光強度が小さい。従って、有機ＥＬを用いる露光ヘッドは、感光ドラムの長手方向と長手方向に直交する方向とに複数の発光素子を配列した複数の発光素子列を有し、感光ドラム上の同一個所を多重露光することにより必要な光量を確保している。例えば、特許文献１は、複数の発光素子を２次元的に配列した光プリントヘッドを開示している。このように、有機ＥＬを用いる露光ヘッドは、複数の発光素子を２次元的に配列することにより、低光量の有機ＥＬによって感光ドラムに潜像を形成することができる。

特開２０１６－１２４２６４号公報

しかしながら、複数の発光素子を２次元的に配列して多重露光する構成においては、レーザ又はＬＥＤに比べて、発光点の数が格段に増えてしまう。このため、同時に行うスイッチングの数が多くなることによりスイッチングの瞬間に大きな電流が流れ、これに伴って電源電圧のドロップが発生すると共にノイズが増大する可能性があるという課題を有する。

本発明の目的は、瞬間的に大きな電流が流れることを抑制することにより、電源電圧のドロップ及びノイズの発生を軽減することができる露光ヘッド及び画像形成装置を提供することである。

本発明に係る露光ヘッドは、感光ドラムを露光する露光ヘッドであって、基板と、前記基板の表面に設けられると共に、複数の発光素子が第１の方向に配列された発光素子列を備え、前記発光素子列が前記第１の方向に直交する第２の方向に複数配列された複数の発光素子アレイチップと、前記複数の発光素子からの光を前記感光ドラム上に集光するレンズアレイと、を有し、前記第２の方向に複数配列された前記発光素子列の各々は、前記感光ドラムの同一箇所を多重露光すると共に異なる発光時間において発光することにより点灯タイミング及び消灯タイミングが異なる、ことを特徴とする。

本発明によれば、瞬間的に大きな電流が流れることを抑制することにより、電源電圧のドロップ及びノイズの発生を軽減することができる。

本発明の実施の形態１に係る画像形成装置の模式図である。 本発明の実施の形態１に係る露光ヘッド及び感光ドラムの模式図である。 本発明の実施の形態１に係る露光ヘッドの構成の一部の模式図である。 本発明の実施の形態１に係る露光ヘッドの発光素子アレイチップの模式図である。 図４のＡ－Ａ断面図である。 本発明の実施の形態１に係る露光ヘッドの発光素子アレイチップの発光素子の配列を示す模式図及び断面図である。 本発明の実施の形態１に係る画像形成装置の制御ブロックの構成を示すブロック図である。 本発明の実施の形態１に係る露光ヘッドの発光素子アレイチップの構成を示すブロック図である。 本発明の実施の形態１に係る露光ヘッドの画像データ格納部の構成を示すブロック図である。 本発明の実施の形態１に係る露光ヘッドのパルス信号生成部の構成を示すブロック図である。 本発明の実施の形態１に係る露光ヘッドの点灯制御部の構成を示すブロック図である。 本発明の実施の形態１に係る露光ヘッドのアナログ部の構成を示すブロック図である。 本発明の実施の形態１に係る露光ヘッドの駆動部の構成を示すブロック図である。 本発明の実施の形態１に係る露光ヘッドの画像データ格納部の動作の一部を示すタイミングチャートである。 本発明の実施の形態１に係る露光ヘッドの画像データ格納部の動作を示すタイミングチャートである。 本発明の実施の形態１に係る露光ヘッドのパルス信号生成部の動作を示すタイミングチャートである。 本発明の実施の形態１に係る露光ヘッドのパルス信号生成部に設定される遅延時間及びパルス幅の一例を示す図である。 本発明の実施の形態１に係る露光ヘッドのレンズアレイと発光素子アレイチップとの位置関係を示す模式図及び感光ドラム上の露光位置を示す模式図である。 本発明の実施の形態２に係る露光ヘッドの発光素子を各エリアに分割した状態を示す模式図である。 本発明の実施の形態２に係る露光ヘッドの発光素子の発光パターンを示す模式図である。

以下、実施の形態について図面を参照して詳細に説明する。

（実施の形態１）
＜画像形成装置の構成＞
本発明の実施の形態１に係る画像形成装置１の構成について、図１を参照しながら、詳細に説明する。

画像形成装置１は、スキャナ部１００と、作像部１０３と、定着部１０４と、給紙／搬送部１０５と、レジローラ１１０と、排紙ローラ１１２と、を有している。

スキャナ部１００は、原稿台に置かれた原稿に対して照明を当てて原稿の画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。スキャナ部１００は、作成した画像データを図示しないプリンタ制御部に出力する。

作像部１０３は、プリンタ制御部の制御によって動作して、レジローラ１１０より搬送されるシートに画像を形成し、画像を形成したシートを定着部１０４に搬送する。作像部１０３は、帯電、露光、現像及び転写の一連の電子写真プロセスを行う作像ユニットを４つ有している。作像部１０３は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）及びブラック（Ｋ）の順に並べられる４つの作像ユニットにより、シート上にフルカラーの画像を形成する。４つの作像ユニットの各々は、シアンの作像開始から所定時間経過後に、マゼンタ、イエロー及びブラックの作像動作を順次実行していく。

具体的には、作像部１０３は、感光ドラム１０２と、露光ヘッド１０６と、帯電器１０７と、現像器１０８と、転写ベルト１１１と、光学センサ１１３と、を備えている。

像担持体としての感光ドラム１０２は、図示しない取付部材によって画像形成装置１に取り付けられて回転駆動する。

露光ヘッド１０６は、図示しない取付部材によって画像形成装置１に取り付けられている。露光ヘッド１０６は、４つの作像ユニットに対応して４つ設けられている。露光ヘッド１０６は、画像データに応じて発光した光を感光ドラム１０２に集光して露光することにより、感光ドラム１０２に潜像（静電潜像）を形成する。なお、露光ヘッド１０６の構成の詳細については後述する。

帯電器１０７は、感光ドラム１０２を帯電させる。

現像器１０８は、感光ドラム１０２に形成された潜像に対してトナーを供給して現像することにより、感光ドラム１０２にトナー像（現像剤像）を形成する。

転写ベルト１１１は、レジローラ１１０より搬送されるシートを定着部１０４に搬送する。転写ベルト１１１によって搬送されるシートには、現像器１０８によって現像されたトナー像が転写される。

光学センサ１１３は、転写ベルト１１１と対向する位置に設けられ、各作像ユニット間の色ズレ量を導出するため、転写ベルト１１１上に印字されたテストチャートの位置を検出する。光学センサ１１３は、テストチャートの位置の検出結果を後述の画像コントローラ部７００に出力する。画像コントローラ部７００は、光学センサ１１３より入力されるテストチャートの位置の検出結果に基づいて、作像部１０３の各作像ユニット間の色ズレ量を導出して各色の画像位置を補正する制御を行う。シート上には、この制御によって色ズレのないフルカラートナー像が転写される。

定着部１０４は、ローラの組み合わせによって構成され、図示しないハロゲンヒータ等の熱源を内蔵している。定着部１０４は、作像部１０３によりトナー像が転写されたシート上のトナーを熱と圧力とによってシートに溶解及び定着させ、トナーを定着させたシートを排紙ローラ１１２に搬送する。

給紙／搬送部１０５は、本体内給紙ユニット１０９ａと、本体内給紙ユニット１０９ｂと、外部給紙ユニット１０９ｃと、手差し給紙ユニット１０９ｄと、を備え、予め指示された給紙ユニットからシートを給紙してレジローラ１１０に搬送する。

レジローラ１１０は、作像部１０３において形成されたトナー像をシート上に転写するタイミングで、給紙／搬送部１０５より搬送されるシートを転写ベルト１１１に搬送する。

排紙ローラ１１２は、定着部１０４より搬送されてくるシートを画像形成装置１の外部に排出する。

プリンタ制御部は、スキャナ部１００、作像部１０３、定着部１０４及び給紙／搬送部１０５の動作を制御する。プリンタ制御部は、ＭＦＰ全体（画像形成装置１全体）を制御するＭＦＰ制御部と通信してＭＦＰ制御部の指示に応じて、スキャナ部１００、作像部１０３、定着部１０４及び給紙／搬送部１０５の状態を管理しながら動作を制御する。

＜露光ヘッドの構成＞
本発明の実施の形態１に係る露光ヘッド１０６の構成について、図２及び図３を参照しながら、詳細に説明する。

図２（ａ）は、感光ドラム１０２に対する露光ヘッド１０６の配置の様子を示しており、図２（ｂ）は、発光素子群２０１から出射された光がレンズアレイ２０３により感光ドラム１０２に集光する様子を示している。

図３（ａ）は、プリント基板２０２の発光素子群２０１が実装されている面とは反対の面（以下、「発光素子非実装面」と記載する）を示しており、図３（ｂ）は、発光素子群２０１が実装されている面（以下、「発光素子実装面」と記載する）を示している。また、図３（ｃ）は、長手方向に沿って２列に配列された発光素子アレイチップ４００－１から４００－２０の境界部の様子を示しており、一例として発光素子アレイチップ４００－２と発光素子アレイチップ４００－３との境界部の様子を示している。

露光ヘッド１０６は、発光素子群２０１と、プリント基板２０２と、レンズアレイ２０３と、ハウジング２０４と、を備えている。

発光素子群２０１は、プリント基板２０２の発光素子実装面に実装されている。発光素子群２０１は、２０個の短冊状の発光素子アレイチップ４００－１から４００－２０を主走査方向であるプリント基板２０２の長手方向（図３において左右方向）に沿って千鳥状に２列配列した構成を有している。なお、発光素子アレイチップ４００－１から４００－２０の構成の詳細については後述する。また、発光素子アレイチップ４００－１から４００－２０を纏めて発光素子アレイチップ４００と記載する。

基板としてのプリント基板２０２には、図３（ａ）に示すように、発光素子非実装面にコネクタ３０５と発光素子群２０１を駆動するための図示しないドライバＩＣとが設けられている。プリント基板２０２には、図３（ｂ）に示すように、表面としての発光素子実装面に発光素子群２０１が実装されている。

コネクタ３０５は、プリント基板２０２の発光素子非実装面に設けられている図示しないドライバＩＣ及び電源と図示しない信号線を介して接続していると共に、発光素子群２０１と接続している。

レンズアレイ２０３は、発光素子群２０１との間の距離が所定の距離となるように配置されていると共に、感光ドラム１０２との間の距離が所定の距離となるように配置されて、発光素子群２０１からの出射光を感光ドラム１０２上に結像させる。

ハウジング２０４には、レンズアレイ２０３とプリント基板２０２とが取り付けられている。

上記の構成を有する露光ヘッド１０６は、工場において単体で組み立てられると共に、集光位置でのスポットを所定サイズに調整するピント調整、及び光量調整が行われる。ここで、ピント調整では、レンズアレイ２０３と発光素子群２０１との距離が所望の距離となるように、レンズアレイ２０３の取り付け位置を調整する。また、光量調整では、発光素子群２０１の各発光素子６０２を個別に順次発光させ、レンズアレイ２０３を介して感光ドラム１０２に集光させた光が所定光量になるように各発光素子６０２の駆動電流を調整する。

＜発光素子アレイチップの構成＞
本発明の実施の形態１に係る露光ヘッド１０６の発光素子アレイチップ４００の構成について、図３及び図４を参照しながら、詳細に説明する。

図４において、Ｘ方向は、プリント基板２０２の長手方向と同一方向である感光ドラム１０２の長手方向であり、Ｙ方向は、感光ドラム１０２の回転方向及びプリント基板２０２の短手方向である。

発光素子アレイチップ４００は、図４に示すように、発光基板４０２と、発光部４０４と、回路部４０６と、ワイヤボンディング用パッド（以下「ＷＢパッド」と記載する）４０８と、を有している。

発光基板４０２は、Ｓｉ基板である。Ｓｉ基板は、集積回路形成用の加工技術の発達により既に様々な集積回路の基板として用いられているため、高速かつ高機能な回路を高密度に形成できると共に、大口径のウェハが出回っていて安価に入手することができる等のメリットがある。

発光部４０４は、プリント基板２０２の表面に配列される複数の発光素子６０２を含んでいる。なお、発光部４０４の構成の詳細については後述する。

回路部４０６は、発光基板４０２に形成されており、発光部４０４を制御する。回路部４０６は、アナログ駆動回路、デジタル制御回路、又はアナログ駆動回路及びデジタル制御回路の両方を含んだ構成を用いることができる。なお、回路部４０６の構成の詳細については後述する。

ＷＢパッド４０８は、発光基板４０２上に設けられていると共に回路部４０６に接続されている。ＷＢパッド４０８は、回路部４０６に対する電源供給、及び発光素子アレイチップ４００と外部との間の信号等の入出力を行う。

上記の構成を有する発光素子アレイチップ４００－１から４００－２０において、全ての発光素子アレイチップ４００－１から４００－２０における発光素子６０２の総数は、ここでは約３１６ｍｍ幅の画像を形成できる１４，９６０個を例示する。また、長手方向において隣り合う発光素子アレイチップ４００の境界に位置する発光素子６０２の解像度は、１２００ｄｐｉ（略２１．１６μｍ）である。

また、２列の発光素子アレイチップ４００－２、・・・、２０の発光素子６０２と発光素子アレイチップ４００－１、・・・、１９の発光素子６０２との短手方向の間隔Ｓ（図３（ｃ）参照）は、１２００ｄｐｉで５画素分となる約１０５μｍである。また、２列の発光素子アレイチップ４００－２、・・・、２０の発光素子６０２と発光素子アレイチップ４００－１、・・・、１９の発光素子６０２との長手方向の間隔Ｌ（図３（ｃ）参照）は、１２００ｄｐｉで１画素分となる約２１．１６μｍである。なお、間隔Ｓ及び間隔Ｌは、上記の値に限らず、任意の値に設定することができる。

＜発光部の構成＞
本発明の実施の形態１に係る露光ヘッド１０６の発光部４０４の構成について、図５及び図６を参照しながら、詳細に説明する。

図６において、図６（ａ）は、発光部４０４の平面概略図であり、図６（ｂ）は、発光素子列６０４の断面概略図である。また、図６において、Ｚ方向は、Ｘ方向及びＹ方向に直交する方向であって発光部４０４からの光の出射方向である。

発光部４０４は、発光基板４０２と、下部電極５０４と、発光層５０６と、上部電極５０８と、を有している。発光部４０４は、発光基板４０２と上部電極５０８とが対向している部分である。

発光基板４０２には、下部電極５０４、発光層５０６及び上部電極５０８が積層されている。

下部電極５０４は、独立電極であり、図５に示すように、Ｘ方向において幅Ｗを有するように形成されていると共に、Ｘ方向において隣り合う下部電極５０４との間に所定の間隔ｄを設けて複数形成されている。下部電極５０４は、発光層５０６の発光波長に対して反射率の高い金属によって形成されていることが好ましく、銀（Ａｇ）、アルミニウム（Ａｌ）又は銀とアルミニウムとの合金等を好適に用いることができる。

発光層５０６は、下部電極５０４と上部電極５０８との間に形成されている。発光層５０６は、例えば有機ＥＬ層等を用いることができる。なお、発光層５０６は、有機ＥＬ層を用いる場合に限らず、有機ＥＬ層以外の無機ＥＬ層等を用いても良い。また、発光層５０６は、連続して形成されていても良いし、下部電極５０４と略同等の大きさに分割されていても良い。

上部電極５０８は、共通電極である。上部電極５０８としては、発光層５０６の発光波長に対して透明であることが好ましく、酸化インジウム錫（ＩＴＯ）等の透明電極を好適に用いることができる。

発光部４０４において発光素子６０２の各々は、下部電極５０４と上部電極５０８との対向する部分、及びこの対向する部分における下部電極５０４と上部電極５０８との間の発光層５０６によって構成されている。具体的には、発光素子６０２－１３は、図６（ｂ）において破線で示すように、下部電極５０４－１３と、下部電極５０４－１３に対応する部分の発光層５０６及び上部電極５０８と、によって構成されている。

上記の構成を有する発光部４０４は、複数の下部電極５０４のうちの選択された所望の下部電極５０４及び上部電極５０８を通じて発光層５０６に通電されることにより、選択された下部電極５０４に対応する場所の発光層５０６を発光させる。これにより、発光部４０４は、発光層５０６より上部電極５０８を介して出射光を出射する。

＜発光部の発光素子の配列＞
本発明の実施の形態１に係る露光ヘッド１０６の発光部４０４の発光素子６０２の配列について、図３及び図６を参照しながら、詳細に説明する。

図６（ａ）及び図６（ｂ）において、Ｗ１は発光素子６０２のＸ方向の幅であり、Ｗ２は発光素子６０２のＹ方向の幅である。

発光素子６０２は、図６（ａ）に示すように、複数の発光素子６０２－１１から６０２－ｍｎ（ｎ及びｍは２以上の整数）から構成されている。発光素子６０２は、第１の方向としてのＸ方向に沿って所定の間隔ｄ１を設けてｎ個配列されて発光素子列６０４を構成していると共に、第２の方向としてのＹ方向に沿って所定の間隔ｄ２を設けてｍ個配列されている。発光素子列６０４は、Ｙ方向に沿って複数列配列されてｍ列の発光素子列６０４－１から６０４－ｍを形成している。

ここで、発光層５０６が十分に薄い場合には、発光素子６０２の発光個所は実質的に下部電極５０４と同じであり、Ｗ１は図５のＷ、ｄ１は図５のｄと見なしてよい。

発光素子６０２の幅Ｗ２、間隔ｄ２及び発光素子列６０４の列数ｍは、Ｙ方向の走査速度、必要光量及び解像度を考慮して決定される。

幅Ｗ１及び幅Ｗ２の各々は、ここでは２０．９μｍを例示する。間隔ｄ１及び間隔ｄ２の各々は、ここでは０．２６μｍを例示する。発光素子６０２のＸ方向におけるピッチ及びＹ方向におけるピッチの各々は、ここではＸ方向及びＹ方向の各々の解像度が１２００ｄｐｉの場合における２１、１６μｍピッチを例示する。列数ｍは、ここでは図３（ｃ）に示す６列を例示する。個数ｎは、ここでは７４８を例示する。発光素子アレイチップ４００の各々において配列されている発光素子６０２の長手方向における両端間の間隔は、ここでは約１５．８ｍｍを例示する。

＜制御ブロックの構成＞
本発明の実施の形態１に係る画像形成装置１の制御ブロックの構成について、図７を参照しながら、詳細に説明する。

図７は説明を簡易化するために単色の画像を形成する制御ブロックのみを示しているが、４色の画像を形成する際には図７と同一構成の４つの制御ブロックを用いる。

画像形成装置１の制御ブロックは、発光素子アレイチップ４００と、画像コントローラ部７００と、ヘッド情報格納部７１０と、を有している。発光素子アレイチップ４００及びヘッド情報格納部７１０は、プリント基板２０２に実装されている。

発光素子アレイチップ４００－１から４００－２０には、クロック信号線７０６、画像データ信号線７０７、ライン同期信号線７０８及び通信信号線７０９が接続されている。発光素子アレイチップ４００－１には、チップセレクト信号線７０５が接続されている。発光素子アレイチップ４００－２は、発光素子アレイチップ４００－１と信号線７１１－１を介して接続されている。発光素子アレイチップ４００－３は、発光素子アレイチップ４００－２と信号線７１１－２を介して接続されている。発光素子アレイチップ４００－４以降についても、同様である。このように、発光素子アレイチップ４００－１から４００－２０は、カスケード接続になっている。

発光素子アレイチップ４００－１から４００－２０は、入力されるチップセレクト信号、クロック信号、ライン同期信号、画像データ信号及び通信信号に基づいて、発光素子６０２を発光させる。発光素子アレイチップ４００－１から４００－１９は、カスケード接続の後段の発光素子アレイチップ４００－２から４００－２０に出力するチップセレクト信号を生成する。発光素子アレイチップ４００－１から４００－１９は、生成したチップセレクト信号を発光素子アレイチップ４００－２から４００－２０に出力する。

画像コントローラ部７００は、画像データに対する処理及び印字タイミングに対する処理を行い、発光素子アレイチップ４００を制御するための信号を出力する。具体的には、画像コントローラ部７００は、画像データ生成部７０１と、チップデータ変換部７０２と、ＣＰＵ７０３と、同期信号生成部７０４と、を備えている。

画像データ生成部７０１は、スキャナ部１００から入力又は画像形成装置１の外部から受信して入力された画像データに対して、ＣＰＵ７０３により指示された解像度でディザリング処理を行ってプリント出力のための画像データを生成する。画像データ生成部７０１は、例えば主走査方向及びプリント基板２０２の短手方向である副走査方向の各々において１２００ｄｐｉの解像度でディザリング処理を行うと共に１ｂｉｔ幅で２階調を表す画像データを生成する。画像データ生成部７０１は、生成した画像データをチップデータ変換部７０２に出力する。

チップデータ変換部７０２は、同期信号生成部７０４より入力されるライン同期信号に同期して、画像データ生成部７０１より入力される１ライン分の画像データを、発光素子アレイチップ４００－１から４００－２０毎に分割する。チップデータ変換部７０２は、分割した画像データを画像データ信号線７０７を介して発光素子アレイチップ４００－１から４００－２０の各々に出力する。チップデータ変換部７０２は、画像データの有効範囲を表すチップセレクト信号をチップセレクト信号線７０５を介して発光素子アレイチップ４００－１に出力する。チップデータ変換部７０２は、クロック信号をクロック信号線７０６を介して発光素子アレイチップ４００－１から４００－２０に出力する。

ＣＰＵ７０３は、感光ドラム１０２の予め定められた回転速度で感光ドラム１０２の表面が回転方向に所定の画素サイズ移動する周期を１ライン周期とし、同期信号生成部７０４に信号周期の時間間隔を指示する。

ＣＰＵ７０３は、例えば感光ドラム１０２の予め定められた回転速度で感光ドラム１０２の表面が回転方向に１２００ｄｐｉの画素サイズ（約２１．１６μｍ）移動する周期を１ライン周期とする。そして、ＣＰＵ７０３は、例えば搬送方向に２００ｍｍ／ｓｅｃの速度で記録する場合、１ライン周期を１０５．８μｓｅｃ（小数点２桁以下省略）として同期信号生成部７０４に信号周期の時間間隔を指示する。この際に、ＣＰＵ７０３は、感光ドラム１０２の速度を制御する図示しない速度制御部において設定される印字速度の設定値（固定値）を用いて搬送方向の速度を算出する。

ＣＰＵ７０３は、画像データ生成部７０１に対して、画像解像度を指示する。ＣＰＵ７０３は、発光素子アレイチップ４００－１から４００－２０の各々との間で通信信号線７０９を介して通信信号を送受信する。ＣＰＵ７０３は、ヘッド情報格納部７１０に格納されている後述のヘッド情報等に基づいて通信信号に設定値を設定し、設定値を設定した通信信号を通信信号線７０９を介して発光素子アレイチップ４００－１から４００－２０に出力する。

同期信号生成部７０４は、ＣＰＵ７０３に指示された信号周期の時間間隔に基づいて画像データの１ライン毎の区切りを表すライン同期信号を生成する。同期信号生成部７０４は、生成したライン同期信号をチップデータ変換部７０２に出力すると共にライン同期信号線７０８を介して発光素子アレイチップ４００－１から４００－２０に出力する。

ヘッド情報格納部７１０は、発光素子アレイチップ４００－１から４００－２０の発光量及び実装位置の情報等のヘッド情報を格納する記憶装置であり、通信信号線７０９を介してＣＰＵ７０３と接続されている。

＜発光素子アレイチップの回路部の構成＞
本発明の実施の形態１に係る露光ヘッド１０６の発光素子アレイチップ４００の回路部４０６の構成について、図８を参照しながら、詳細に説明する。

回路部４０６は、デジタル部８００と、アナログ部８０６と、を備えている。

デジタル部８００には、チップデータ変換部７０２よりクロック信号線７０６を介してクロック信号、及びＣＰＵ７０３より通信信号線７０９を介して通信信号が入力される。また、デジタル部８００には、チップデータ変換部７０２よりチップセレクト信号線７０５を介してチップセレクト信号、及びチップデータ変換部７０２より画像データ信号線７０７を介して画像データ信号が入力される。更に、デジタル部８００には、同期信号生成部７０４よりライン同期信号線７０８を介してライン同期信号が入力される。

デジタル部８００は、入力されるクロック信号に同期して、入力される通信信号において設定された設定値、チップセレクト信号、画像データ信号、及びライン同期信号に基づいて、発光素子６０２を発光させるためのパルス信号を生成する。デジタル部８００は、生成したパルス信号をアナログ部８０６に出力する。

デジタル部８００は、チップデータ変換部７０２よりチップセレクト信号線７０５を介して入力されるチップセレクト信号に基づいてカスケード接続された後段の発光素子アレイチップ４００用のチップセレクト信号を生成する。デジタル部８００は、生成したチップセレクト信号を信号線７１１を介して後段の発光素子アレイチップ４００に出力する。

具体的には、デジタル部８００は、通信ＩＦ部８０１と、レジスタ部８０２と、チップセレクト信号生成部８０３と、画像データ格納部８０４と、パルス信号生成部８０５－０から８０５－５と、点灯制御部８０７と、を備えている。なお、パルス信号生成部８０５－０から８０５－５を纏めてパルス信号生成部８０５と記載する。

通信ＩＦ部８０１は、ＣＰＵ７０３より通信信号線７０９を介して入力される通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。

レジスタ部８０２は、通信ＩＦ部８０１の制御により、動作に必要な設定値を格納する。この設定値には、画像データ格納部８０４で使用する露光タイミング情報、及びアナログ部８０６で設定する駆動電流の設定情報が含まれている。また、この設定値には、パルス信号生成部８０５で生成するパルス信号のパルス幅を設定するためのパルス幅情報及び遅延時間を設定するための遅延時間情報も含まれている。

チップセレクト信号生成部８０３は、チップデータ変換部７０２よりチップセレクト信号線７０５を介して入力されるチップセレクト信号を遅延させ、後段の発光素子アレイチップ４００用のチップセレクト信号を生成する。チップセレクト信号生成部８０３は、生成したチップセレクト信号を信号線７１１を介して後段の発光素子アレイチップ４００に出力する。

画像データ格納部８０４は、チップデータ変換部７０２よりチップセレクト信号線７０５を介して入力されるチップセレクト信号が有効な期間に、チップデータ変換部７０２より画像データ信号線７０７を介して入力される画像データ信号をシフトする。画像データ格納部８０４は、チップデータ変換部７０２よりチップセレクト信号線７０５を介して入力されるチップセレクト信号が有効ではない期間に、シフトした画像データ信号を保持する。画像データ格納部８０４は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号に同期して、保持している画像データ信号を点灯制御部８０７に出力する。なお、画像データ格納部８０４の構成の詳細については、後述する。

パルス信号生成部８０５－０から８０５－５は、発光素子列６０４毎に設けられている。パルス信号生成部８０５－０から８０５－５は、ここではＹ方向において６列の発光素子列６０４毎に設けられている場合を例示する。パルス信号生成部８０５－０から８０５－５は、レジスタ部８０２において設定されて格納されているパルス幅情報及び遅延時間情報に基づいて、発光素子列６０４の発光素子６０２の点灯（ＯＮ）タイミングを制御する際に必要なパルス幅変調信号を生成する。パルス信号生成部８０５－０から８０５－５は、生成した発光素子列６０４毎のパルス幅変調信号を点灯制御部８０７に出力する。なお、パルス信号生成部８０５－０から８０５－５の構成の詳細については後述する。

点灯制御部８０７は、画像データ格納部８０４より入力される画像データ信号の値に基づいて、パルス信号生成部８０５－０から８０５－５より入力されるパルス信号をアナログ部８０６に出力するか否かを発光素子６０２毎に制御する。

アナログ部８０６は、デジタル部８００より入力されるパルス信号に基づいて、発光素子６０２を駆動するために必要な信号を生成する。

＜画像データ格納部の構成＞
本発明の実施の形態１に係る露光ヘッド１０６の画像データ格納部８０４の構成について、図９を参照しながら、詳細に説明する。

画像データ格納部８０４は、クロックゲート回路８１０と、フリップフロップ回路８１１と、フリップフロップ回路８１２と、フリップフロップ回路８１３と、フリップフロップ回路８１４と、を備えている。画像データ格納部８０４は、フリップフロップ回路８１５と、フリップフロップ回路８１６と、フリップフロップ回路８１７と、を備えている。なお、フリップフロップ回路８１１－０００から８１１－７４７を纏めてフリップフロップ回路８１１と記載する。また、フリップフロップ回路８１２から８１７についても同様に記載する。

ここで、画像データ格納部８０４の構成の説明において、チップセレクト信号をcs_x、及びライン同期信号をlsync_xとすると共に負論理信号とするが、これに限らず、正論理信号であってもよい。また、クロック信号をclk及び画像データ信号をdataとする。

クロックゲート回路８１０には、チップデータ変換部７０２よりチップセレクト信号線７０５を介してチップセレクト信号cs_xの反転信号と、チップデータ変換部７０２よりクロック信号線７０６を介してクロック信号clkと、が入力される。クロックゲート回路８１０は、チップセレクト信号cs_xの反転信号とクロック信号clkとの論理積を出力とし、チップセレクト信号cs_xが有効な場合にフリップフロップ回路８１１－０００から８１１－７４７にクロック信号s_clkを出力する。

フリップフロップ回路８１１－０００から８１１－７４７は、発光素子アレイチップ４００の長手方向に設けられた発光素子６０２の数と同じ数だけ直列接続されている。直列接続されているフリップフロップ回路８１１の数は、ここでは７４８個を例示する。フリップフロップ回路８１１は、クロックゲート回路８１０より入力されるクロック信号s_clkによって動作する。

フリップフロップ回路８１１－０００のデータ入力端子Ｄには、チップデータ変換部７０２より画像データ信号線７０７を介して画像データ信号dataが入力される。フリップフロップ回路８１１－０００は、クロックゲート回路８１０よりクロック信号s_clkが入力されることにより動作する。フリップフロップ回路８１１－０００は、データ入力端子Ｄに入力される画像データ信号dataを画像データ信号dly_data_000としてフリップフロップ回路８１２－０００及び後段のフリップフロップ回路８１１－００１に出力する。

フリップフロップ回路８１１－００１のデータ入力端子Ｄには、フリップフロップ回路８１１－００１より画像データ信号dly_data_000が入力される。フリップフロップ回路８１１－００１は、クロックゲート回路８１０よりクロック信号s_clkが入力されることにより動作する。

フリップフロップ回路８１１－００１は、入力される画像データ信号dly_data_000を画像データ信号dly_data_001としてフリップフロップ回路８１２－００１及び後段のフリップフロップ回路８１１－００２に出力する。なお、フリップフロップ回路８１１－００２からフリップフロップ回路８１１－７４６の構成はフリップフロップ回路８１１－００２の構成と同一構成であるので、その説明を省略する。

フリップフロップ回路８１１－７４７のデータ入力端子Ｄには、フリップフロップ回路８１１－７４６より画像データ信号dly_data_746が入力される。フリップフロップ回路８１１－７４７は、クロックゲート回路８１０よりクロック信号s_clkが入力されることにより動作する。フリップフロップ回路８１１－７４７は、データ入力端子Ｄに入力された画像データ信号dly_data_746を画像データ信号dly_data_747としてフリップフロップ回路８１２－７４７に出力する。

フリップフロップ回路８１２－０００は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号lsync_xによって動作する。フリップフロップ回路８１２－０００のデータ入力端子Ｄには、フリップフロップ回路８１１－０００より画像データ信号dly_data_000が入力される。

フリップフロップ回路８１２－０００は、入力される画像データ信号dly_data_000を点灯制御部８０７及びフリップフロップ回路８１３－０００に画像データ信号buf_data_0_000として出力する。なお、フリップフロップ回路８１２－００１からフリップフロップ回路８１２－７４７の構成はフリップフロップ回路８１２－０００の構成と同一構成であるので、その説明を省略する。

フリップフロップ回路８１３－０００は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号lsync_xによって動作する。フリップフロップ回路８１３－０００のデータ入力端子Ｄには、フリップフロップ回路８１２－０００より画像データ信号buf_data_0_000が入力される。フリップフロップ回路８１３－０００は、画像データ信号buf_data_1_000を点灯制御部８０７及びフリップフロップ回路８１４－０００に出力する。なお、フリップフロップ回路８１３－００１からフリップフロップ回路８１３－７４７の構成はフリップフロップ回路８１３－０００の構成と同一構成であるので、その説明を省略する。

フリップフロップ回路８１４－０００は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号lsync_xによって動作する。フリップフロップ回路８１４－０００のデータ入力端子Ｄには、フリップフロップ回路８１３－０００より画像データ信号buf_data_1_000が入力される。フリップフロップ回路８１３－０００は、画像データ信号buf_data_2_000を点灯制御部８０７及びフリップフロップ回路８１５－０００に出力する。なお、フリップフロップ回路８１４－００１からフリップフロップ回路８１４－７４７の構成はフリップフロップ回路８１４－０００の構成と同一構成であるので、その説明を省略する。

フリップフロップ回路８１５－０００は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号lsync_xによって動作する。フリップフロップ回路８１５－０００のデータ入力端子Ｄには、フリップフロップ回路８１４－０００より画像データ信号buf_data_2_000が入力される。フリップフロップ回路８１５－０００は、画像データ信号buf_data_3_000を点灯制御部８０７及びフリップフロップ回路８１６－０００に出力する。なお、フリップフロップ回路８１５－００１からフリップフロップ回路８１５－７４７の構成はフリップフロップ回路８１５－０００の構成と同一構成であるので、その説明を省略する。

フリップフロップ回路８１６－０００は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号lsync_xによって動作する。フリップフロップ回路８１６－０００のデータ入力端子Ｄには、フリップフロップ回路８１５－０００より画像データ信号buf_data_3_000が入力される。フリップフロップ回路８１６－０００は、画像データ信号buf_data_4_000を点灯制御部８０７及びフリップフロップ回路８１７－０００に出力する。なお、フリップフロップ回路８１６－００１からフリップフロップ回路８１６－７４７の構成はフリップフロップ回路８１６－０００の構成と同一構成であるので、その説明を省略する。

フリップフロップ回路８１７－０００は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号lsync_xによって動作する。フリップフロップ回路８１７－０００のデータ入力端子Ｄには、フリップフロップ回路８１６－０００より画像データ信号buf_data_4_000が入力される。

フリップフロップ回路８１７－０００は、フリップフロップ回路８１６－０００より入力される画像データ信号buf_data_4_000を画像データ信号buf_data_5_000として点灯制御部８０７に出力する。なお、フリップフロップ回路８１７－００１からフリップフロップ回路８１７－７４７の構成はフリップフロップ回路８１７－０００の構成と同一構成であるので、その説明を省略する。

＜パルス信号生成部の構成＞
本発明の実施の形態１に係る露光ヘッド１０６のパルス信号生成部８０５－０から８０５－５の構成について、図１０を参照しながら、詳細に説明する。なお、パルス信号生成部８０５－０から８０５－５の構成は全て同一構成であるので、パルス信号生成部８０５－０の構成について説明し、パルス信号生成部８０５－１から８０５－５の構成の説明を省略する。

パルス信号生成部８０５－０は、カウンタ部９０３と、出力決定部９０４と、を備えている。

カウンタ部９０３は、チップデータ変換部７０２よりクロック信号線７０６を介して入力されるクロック信号のクロックをカウントしてカウント値を生成し、生成したカウント値を出力決定部９０４に出力する。カウンタ部９０３は、同期信号生成部７０４よりライン同期信号線７０８を介して入力されるライン同期信号に基づいて、クロックのカウント値をライン同期信号周期ｃ毎にリセットする。

出力決定部９０４は、カウンタ部９０３より入力されるカウント値に基づいて、レジスタ部８０２より入力される遅延時間情報の遅延時間ａ及びパルス幅情報のパルス幅ｂに応じたパルス幅変調信号を生成する。出力決定部９０４は、生成したパルス幅変調信号を点灯制御部８０７に出力する。

＜点灯制御部の構成＞
本発明の実施の形態１に係る露光ヘッド１０６の点灯制御部８０７の構成について、図１１を参照しながら、詳細に説明する。

点灯制御部８０７は、ＡＮＤゲート１２００－０－０００から１２００－５－７４７を備えている。

ＡＮＤゲート１２００－０－０００から１２００－０－７４７は、一方の入力端子にパルス信号生成部８０５－０よりパルス信号line_pulse_0が共通に入力される。ＡＮＤゲート１２００－０－０００から１２００－０－７４７は、他方の入力端子に画像データ格納部８０４より画像データ信号buf_data_0_000からbuf_data_0_747が各々入力される。

ＡＮＤゲート１２００－０－０００から１２００－０－７４７は、パルス信号line_pulse_0と画像データ信号buf_data_0_000からbuf_data_0_747との論理積演算を行う。ＡＮＤゲート１２００－０－０００から１２００－０－７４７は、論理積の演算結果el_pulse_0_000からel_pulse_0_747をアナログ部８０６に出力する。

ＡＮＤゲート１２００－１－０００から１２００－１－７４７は、一方の入力端子にパルス信号生成部８０５－１よりパルス信号line_pulse_1が共通に入力される。ＡＮＤゲート１２００－1－０００から１２００－1－７４７は、他方の入力端子に画像データ格納部８０４より画像データ信号buf_data_1_000からbuf_data_1_747が各々入力される。

ＡＮＤゲート１２００－０－０００から１２００－０－７４７は、パルス信号line_pulse_1と画像データ信号buf_data_1_000からbuf_data_1_747との論理積演算を行う。ＡＮＤゲート１２００－０－０００から１２００－０－７４７は、論理積の演算結果el_pulse_1_000からel_pulse_1_747をアナログ部８０６に出力する。

ＡＮＤゲート１２００－２－０００から１２００－２－７４７は、一方の入力端子にパルス信号生成部８０５－２よりパルス信号line_pulse_2が共通に入力される。ＡＮＤゲート１２００－２－０００から１２００－２－７４７は、他方の入力端子に画像データ格納部８０４より画像データ信号buf_data_2_000からbuf_data_2_747が各々入力される。

ＡＮＤゲート１２００－２－０００から１２００－２－７４７は、パルス信号line_pulse_2と画像データ信号buf_data_2_000からbuf_data_2_747との論理積演算を行う。ＡＮＤゲート１２００－２－０００から１２００－２－７４７は論理積の演算結果el_pulse_2_000からel_pulse_2_747をアナログ部８０６に出力する。

ＡＮＤゲート１２００－３－０００から１２００－３－７４７は、一方の入力端子にパルス信号生成部８０５－３よりパルス信号line_pulse_3が共通に入力される。ＡＮＤゲート１２００－３－０００から１２００－３－７４７は、他方の入力端子に画像データ格納部８０４より画像データ信号buf_data_3_000からbuf_data_3_747が各々入力される。

ＡＮＤゲート１２００－３－０００から１２００－３－７４７は、パルス信号line_pulse_3と画像データ信号buf_data_3_000からbuf_data_3_747との論理積演算を行う。ＡＮＤゲート１２００－３－０００から１２００－３－７４７は、論理積の演算結果el_pulse_3_000からel_pulse_3_747をアナログ部８０６に出力する。

ＡＮＤゲート１２００－４－０００から１２００－４－７４７は、一方の入力端子にパルス信号生成部８０５－４よりパルス信号line_pulse_4が共通に入力される。ＡＮＤゲート１２００－４－０００から１２００－４－７４７は、他方の入力端子に画像データ格納部８０４より画像データ信号buf_data_4_000からbuf_data_4_747が各々入力される。

ＡＮＤゲート１２００－４－０００から１２００－４－７４７は、パルス信号line_pulse_4と画像データ信号buf_data_4_000からbuf_data_4_747との論理積演算を行う。ＡＮＤゲート１２００－４－０００から１２００－４－７４７は、論理積の演算結果el_pulse_4_000からel_pulse_4_747をアナログ部８０６に出力する。

ＡＮＤゲート１２００－５－０００から１２００－５－７４７は、一方の入力端子にパルス信号生成部８０５－５よりパルス信号line_pulse_5が共通に入力される。ＡＮＤゲート１２００－５－０００から１２００－５－７４７は、他方の入力端子に画像データ格納部８０４より画像データ信号buf_data_5_000からbuf_data_5_747が各々入力される。

ＡＮＤゲート１２００－５－０００から１２００－５－７４７は、パルス信号line_pulse_5と画像データ信号buf_data_5_000からbuf_data_5_747との論理積演算を行う。ＡＮＤゲート１２００－５－０００から１２００－５－７４７は論理積の演算結果el_pulse_5_000からel_pulse_5_747をアナログ部８０６に出力する。

＜アナログ部の構成＞
本発明の実施の形態１に係る露光ヘッド１０６のアナログ部８０６の構成について、図１１を参照しながら、詳細に説明する。なお、図１１において、説明を簡略化するために２つの発光素子を駆動する２つの駆動部１００１－１、１００１－２を図示しているが、実際には発光素子群２０１の全ての発光素子に対応した数の駆動部が設けられている。

アナログ部８０６は、駆動部１００１－１と、駆動部１００１－２と、デジタルアナログ変換器（以下、「ＤＡＣ」と記載する）１００２と、駆動部選択部１００７と、を備えている。

駆動部１００１－１及び駆動部１００１－２には、点灯制御部８０７よりパルス信号が入力される。駆動部１００１－１及び駆動部１００１－２は、駆動部選択部１００７によって選択されたタイミング（駆動部セレクト信号がＨｉになるタイミング）で、ＤＡＣ１００２より供給されるアナログ電圧を設定する。駆動部１００１－１は、発光素子６０２－１１の駆動電流及び発光時間を制御する。駆動部１００１－２は、発光素子６０２－２１の駆動電流及び発光時間を制御する。なお、駆動部１００１－１及び駆動部１００１－２の構成の詳細については後述する。

ＤＡＣ１００２は、前述のＣＰＵ７０３によってレジスタ部８０２を介して順次選択された駆動部１００１－１又は駆動部１００１－２に対応した駆動電流を決定する電圧を、駆動部１００１－１及び駆動部１００１－２に供給する。ＤＡＣ１００２は、１つで全ての駆動部１００１－１及び駆動部１００１－２の電圧を設定する。

駆動部選択部１００７は、レジスタ部８０２に設定されたデータをレジスタ部８０２より取得して、取得したデータに基づいて駆動部１００１－１又は駆動部１００１－２を選択する駆動部セレクト信号を駆動部１００１－１及び駆動部１００１－２に出力する。駆動部セレクト信号は、選択された駆動部１００１－１又は駆動部１００１－２に供給される信号のみがＨｉとなるように生成される。

駆動部選択部１００７は、例えば、駆動部１００１－１が選択される場合に、駆動部１００１－１に供給する駆動部セレクト信号のみをＨｉとし、駆動部１００１－２に供給する駆動部セレクト信号をＬｏｗとする。

＜駆動部の構成＞
本発明の実施の形態１に係る露光ヘッド１０６の駆動部１００１－１及び駆動部１００１－２の構成について、図１３を参照しながら、詳細に説明する。なお、駆動部１００１－１及び駆動部１００１－２の構成は同一構成であるので、駆動部１００１－１の構成について説明し、駆動部１００１－２の構成の説明を省略する。

駆動部１００１－１は、ＭＯＳＦＥＴ１１０２と、ＭＯＳＦＥＴ１１０３と、ＭＯＳＦＥＴ１１０４と、インバータ１１０５と、コンデンサ１１０６と、ＭＯＳＦＥＴ１１０７と、を備えている。

ＭＯＳＦＥＴ１１０２は、ＭＯＳＦＥＴ１１０４よりゲートに供給される電圧の電圧値に応じて発光素子６０２－１１に駆動電流を供給する。ＭＯＳＦＥＴ１１０２は、ＭＯＳＦＥＴ１１０４よりゲートに供給される電圧がＬｏｗレベルの場合には駆動電流がオフ（消灯）するように電流を制御する。

ＭＯＳＦＥＴ１１０３は、発光素子６０２－１１の上部電極５０８と下部電極５０４－１１から５０４－１ｎとの間の入力容量が大きく、発光素子６０２－１１のオフ時の応答速度が遅い場合に、発光素子６０２－１１のオフの速度を速めることが可能である。ＭＯＳＦＥＴ１１０３は、点灯制御部８０７より出力されるパルス信号がＬｏｗの場合において、インバータ１１０５よりゲートにＨｉのパルス信号が供給され、発光素子６０２－１１の入力容量に充電された電荷を強制的に放電する。

ＭＯＳＦＥＴ１１０４は、点灯制御部８０７よりゲートに入力されるパルス信号がＨｉの場合にコンデンサ１１０６に充電された電圧をＭＯＳＦＥＴ１１０２に供給する。

インバータ１１０５は、点灯制御部８０７より入力されるパルス信号を論理反転させてＭＯＳＦＥＴ１１０３のゲートに供給する。

コンデンサ１１０６は、ＤＡＣ１００２よりＭＯＳＦＥＴ１１０７を介して供給される電圧を充電する。

ＭＯＳＦＥＴ１１０７は、駆動部選択部１００７がゲートに接続されている。ＭＯＳＦＥＴ１１０７は、駆動部選択部１００７よりゲートに入力される駆動部セレクト信号がＨｉの場合にオンして、ＤＡＣ１００２より供給される電圧をコンデンサ１１０６に充電する。ＭＯＳＦＥＴ１１０７は、画像形成前のタイミングにおいて、駆動部選択部１００７よりゲートにＨｉの駆動部セレクト信号が入力することによりコンデンサ１１０６に電圧を充電する。ＭＯＳＦＥＴ１１０７は、画像形成期間中のタイミングにおいて、駆動部選択部１００７よりゲートにＬｏｗの駆動部セレクト信号が入力することによりオフ状態になって電圧レベルを保持し続ける。

＜画像データ格納部の動作＞
本発明の実施の形態１に係る露光ヘッド１０６の画像データ格納部８０４の動作について、図１４及び図１５を参照しながら、詳細に説明する。

図１４において、時刻Ｔ０は、クロックゲート回路８１０がチップセレクト信号cs_x=0をクロック信号clkの立上りでとらえた時刻である。時刻Ｔ１は、クロックゲート回路８１０がチップセレクト信号cs_x=1をクロック信号clkの立上りでとらえた時刻である。チップセレクト信号cs_xは0の場合に有効である。

図１５は、フリップフロップ回路８１２－０００から８１７－０００の出力を示している。なお、フリップフロップ回路８１２－００１から８１７－７４７の出力についてはフリップフロップ回路８１２－０００から８１７－０００の出力と同一であるので、その図示及び説明を省略する。

時刻Ｔ０から時刻Ｔ１までの間において、クロック信号clkは、発光素子６０２の感光ドラム１０２の長手方向に沿って配列されている数と同じ数の７４８だけ画像データ格納部８０４に入力される。クロックゲート回路８１０は、チップセレクト信号cs_xが0で有効であるため、入力されるクロック信号clkの立上りのタイミングでフリップフロップ回路８１１－０００から８１１－７４７にクロック信号s_clkを出力する。そして、フリップフロップ回路８１１－０００から８１１－７４７は、クロックゲート回路８１０よりクロック信号clkが入力されるタイミングで、画像データ信号dly_data_000、・・・を順にシフトしていくシフト動作を行う。

時刻Ｔ１から時刻Ｔ２までの間において、クロックゲート回路８１０は、チップセレクト信号cs_xが1で有効ではないため、フリップフロップ回路８１１－０００から８１１－７４７にクロック信号s_clkを出力しない。従って、フリップフロップ回路８１１－０００から８１１－７４７は、上記のシフト動作を行わず、時刻Ｔ１の状態を保持する。これにより、１ライン分の画像データは、フリップフロップ回路８１１－０００から８１１－７４７において画像データ信号dly_data_000、・・・、dly_data_747に保持される。

時刻Ｔ２において、ライン同期信号lsync_x=0をクロック信号clkの立上りでとらえる。これにより、画像データ信号dly_data_000、・・・に保持されている１ライン分の画像データは、フリップフロップ回路８１１－０００から８１１－７４７より一斉にフリップフロップ回路８１２－０００から８１２－７４７に出力される。そして、画像データ信号dly_data_000、・・・に保持されている１ライン分の画像データは、フリップフロップ回路８１２－０００から８１２－７４７より画像データ信号buf_data_0_000、・・・として点灯制御部８０７に出力される。

フリップフロップ回路８１２－０００から８１７－０００は、ライン同期信号lsync_x=0が入力される毎に、出力する画像データ信号dly_data_000をbuf_data_0_000、buf_data_1_000、・・・の順にシフトする。これより、図１５に示すように、時刻Ｔ０の画像データ信号dly_data_000の値B000は、時刻Ｔ１で画像データ信号buf_data_0_000として点灯制御部８０７に出力される。

同様に、時刻Ｔ１の画像データ信号buf_data_0_000の値B000は、時刻Ｔ２で画像データ信号buf_data_1_000、時刻Ｔ３で画像データ信号buf_data_2_000、・・・として点灯制御部８０７に出力される。点灯制御部８０７は、画像データ信号buf_data_0_000、buf_data_1_000、・・・の値B000が入力される毎に、感光ドラム１０２の回転方向の上流側の発光素子６０２より順に点灯させる制御を行うことにより多重露光を実現する。

＜パルス信号生成部の動作＞
本発明の実施の形態１に係る露光ヘッド１０６のパルス信号生成部８０５－０から８０５－５の動作について、図１６及び図１７を参照しながら、詳細に説明する。

図１７において、図１７（ａ）は、パルス信号生成部８０５－０から８０５－５に対する遅延時間ａ及びパルス幅ｂの設定値の一例及びパルス信号生成部８０５－０から８０５－５の光学効率を示している。図１７（ｂ）は、パルス信号生成部８０５－０から８０５－５より出力されるパルス幅変調信号のパルス波形を示している。

カウンタ部９０３は、チップデータ変換部７０２よりクロック信号線７０６を介して入力されるクロックをカウントし、ライン同期信号周期ｃ毎の図１６のタイミングＣ１及びタイミングＣ２において、カウントしたカウント値をリセットして０にする。

出力決定部９０４は、カウンタ部９０３でカウントしたカウント値、レジスタ部８０２より入力される遅延時間情報の遅延時間ａ及びパルス幅情報のパルス幅ｂに応じたパルス信号を生成する。具体的には、出力決定部９０４は、カウント値がａになるタイミングＡでパルスをＨｉレベルとし、タイミングＡよりパルス幅ｂの時間が経過したカウント値がａ＋ｂになるタイミングＢでパルスをＬｏｗレベルとすることによりパルス信号を生成する。遅延時間情報及びパルス幅情報は、レジスタ部８０２を書き換えることによりクロック周期単位で変更可能である。

パルス幅ｂは、発光素子列６０４－１から６０４－６の発光時間にあたるものであり、概ね発光素子列６０４の光量に比例する。そのため、感光ドラム１０２上の必要な積算光量となるようにパルス幅ｂを調整する。発光開始タイミングを決定する遅延時間ａ及びパルス幅ｂは、パルス信号生成部８０５－０から８０５－５毎に設定可能である。

＜多重露光＞
本発明の実施の形態１に係る露光ヘッド１０６による多重露光について、図１７及び図１８を参照しながら、詳細に説明する。なお、図１７及び図１８を用いた説明において、光スポットｓｍ１を形成する発光素子６０２を発光素子６０２－ｓｍ１と記載し、光スポットｓｍ２を形成する発光素子６０２を発光素子６０２－ｓｍ２と記載する。

図１８において、図１８（ａ）は、レンズアレイ２０３と発光素子アレイチップ４００との位置関係を示す模式図である。図１８（ｂ）は、Ｙ方向に配列された２つの発光素子６０２を同時に点灯させた場合の感光ドラム１０２上に形成される光スポットｓｍ１及びｓｍ２を示している。図１８（ｃ）は、感光ドラム１０２の回転方向及び回転速度に応じて、２つの発光素子６０２－ｓｍ１及び発光素子６０２－ｓｍ２の点灯タイミングを時間シフトした場合の感光ドラム１０２上に形成される光スポットｓｍ１及びｓｍ２を示している。

Ｙ方向に配列された２つの発光素子６０２が同時に点灯した場合には、図１８（ｂ）に示すように、感光ドラム１０２上においてＹ方向にＷ２＋ｄ２の間隔を有してずれて光スポットｓｍ１及び光スポットｓｍ２が形成される。

これに対して、感光ドラム１０２の回転方向及び回転速度に応じて、発光素子６０２－ｓｍ２の点灯タイミングに対して、発光素子６０２－ｓｍ１の点灯タイミングを遅延させた場合には、図１８（ｃ）に示すようになる。即ち、この場合には、感光ドラム１０２上において同一箇所に光スポットｓｍ１及び光スポットｓｍ２が形成される。この場合には、感光ドラム１０２上の同一個所が露光される。このようなＹ方向に配列した発光素子列６０４によって感光ドラム１０２のＹ方向において同一箇所を露光することを多重露光と呼称する。

具体的には、発光素子６０２－ｓｍ１は、感光ドラム１０２の回転方向及び回転速度Ｖｄｒ（ｍｍ／ｓ）に応じて、発光素子６０２－ｓｍ２の点灯タイミングに対して点灯タイミングを（１）式に従って時間Ｔdelayだけ遅延させる。

Ｔdelay＝（（Ｗ２＋ｄ２）／１０００）／Ｖｄｒ （１）
ただし、（１）式において、Ｗ２の単位をμｍとし、ｄ２の単位をμｍとする。

これにより、感光ドラム１０２上でのＹ方向における露光位置は一致する。

また、各画素に対応する各発光素子６０２の発光時間の最大値Ｔｗ（ｓ）は、Ｙ方向の１ラインの間隔に相当する時間に等しくなるように発光信号が生成され、解像度を例えば１２００ｄｐｉとした場合に、（２）式によって表される。

Ｔｗ＝（２５．４／１２００）／Ｖｄｒ （２）
ただし、Ｖｄｒは、感光ドラム１０２の回転速度

このように、多重露光することにより、複数の発光素子列６０４により感光ドラム１０２のＹ方向の同一箇所を露光することができる。また、感光ドラム１０２が露光ヘッド１０６より受光する光量は、Ｙ方向に配列される発光素子６０２の数に比例して大きくすることができる。

続いて、多重露光において、各発光素子列６０４の点灯及び消灯に伴って生じるスイッチングノイズの低減を図るための動作について、詳細に説明する。なお、本実施の形態において、以下の説明は、Ｙ方向において下流側の発光素子アレイチップ４００（図３（ｂ）の場合には発光素子アレイチップ４００－２、４、・・・、１８、２０）についての説明である。

ここで、パルス信号生成部８０５－０に対して設定される遅延時間ａ及びパルス幅ｂをそれぞれ遅延時間ａ－０及びパルス幅ｂ－０と表す。パルス信号生成部８０５－１に対して設定される遅延時間ａ及びパルス幅ｂをそれぞれ遅延時間ａ－１及びパルス幅ｂ－１と表す。パルス信号生成部８０５－２に対して設定される遅延時間ａ及びパルス幅ｂをそれぞれ遅延時間ａ－２及びパルス幅ｂ－２と表す。

また、パルス信号生成部８０５－３に対して設定される遅延時間ａ及びパルス幅bをそれぞれ遅延時間ａ－３及びパルス幅ｂ－３と表す。パルス信号生成部８０５－４に対して設定される遅延時間ａ及びパルス幅bをそれぞれ遅延時間ａ－４及びパルス幅ｂ－４と表す。パルス信号生成部８０５－５に対して設定される遅延時間ａ及びパルス幅bをそれぞれ遅延時間ａ－５及びパルス幅ｂ－５と表す。なお。パルス幅b以降のＯＦＦ時間を後端遅延時間ａ’と表す。

露光ヘッド１０６は、発光素子列６０４毎にパルス幅ｂを変えて設定すると共に、各発光素子列６０４の点灯タイミング及び消灯タイミングを変える。

具体的には、各発光素子列６０４に対応するパルス信号生成部８０５－０から８０５－５に設定される遅延時間ａ及びパルス幅bを以下の条件１から条件３の３条件に従って図１７（ａ）に示すように設定する。

条件１：遅延時間ａは各発光素子６０２で全て異なる設定（遅延時間ａ－０からａ－５の全てが異なる設定値)
条件２：パルス幅bは各発光素子６０２で全て異なる設定（パルス幅ｂ－０からｂ－５の全てが異なる設定値)
条件３：パルス幅bは発光素子列６０４の各々の光量を一致させる設定

条件１は、発光させる発光素子６０２の点灯タイミングをずらすための条件である。条件１を満たすことにより、異なる発光素子列６０４の発光素子６０２が同時に発光することがなくなる。条件２は、各発光素子列６０４の発光終了タイミングをずらすための条件である。条件２を満たすことにより、異なる発光素子列６０４の発光素子６０２が同時に消灯することがなくなる。このように、各発光素子列６０４の点灯タイミング及び消灯タイミングは、図１７（ｂ）に示すように、条件１及び条件２を満たすことにより異なっている。これにより、各発光素子列６０４の点灯及び消灯に伴って生じるスイッチングノイズの低減を図ることができる。

ここで、発光素子群２０１は、図１８（ａ）に示すように、発光素子アレイチップ４００の発光基板４０２がＹ方向において間隔Ａを有して千鳥状に配置されている。また、発光素子アレイチップ４００は、発光基板４０２のＹ方向における端部から距離Ｈを有して発光基板４０２に配置されている。更に、レンズアレイ２０３は、発光素子群２０１に対して、図１８（ａ）に示す位置において上下に配置されている。なお、図１８（ａ）では、Ｙ方向において６列の発光素子列６０４－１から６０４－６を配列する場合を一例として示している。

Ｙ方向における上下のレンズアレイ２０３の中心間の距離をＳとする。Ｙ方向において上下の発光基板４０２の中心線から最も近い発光素子列６０４－６における中心線からの距離Ｈ＋Ａ／２がＳ／２と同等又はＳ／２より大きい場合に、レンズアレイ２０３の中心近くに配置された発光素子列６０２－６は、光学効率が最も高い。一方、レンズアレイ２０３の中心から遠い発光素子列６０４ほど、光学効率が悪くなる。

上記より、光学効率は、レンズアレイ２０３の中心に対するＹ方向における距離に応じた値である。具体的には、光学効率は、最も光学効率の高い発光素子列６０４－６に対応するパルス信号生成部８０５－５のパルス幅ｂを、発光素子列６０４－１から６０４－６に対応するパルス信号生成部８０５－０から８０５－５のパルス幅ｂによって除算して求める。

図１７（ａ）では、光学効率が最も高い発光素子列６０４－６に接続されているパルス信号生成部８０５－５の光学効率を１００％に設定する。また、図１７（ａ）では、光学効率が最も低い発光素子列６０４－１に接続されているパルス信号生成部８０５－０の光学効率を７３．７％に設定する。なお、図１８（ａ）の下側の発光基板４０２に配置されている発光素子アレイチップ４００のパルス信号生成部８０５－０から８０５－５に設定される光学効率は、説明を省略するが上記と逆になる。

光学効率の高い発光素子列６０２－６は、感光ドラム１０２に効率よく光を照射できる。一方、光学効率の悪い発光素子列６０４より感光ドラム１０２に届く光量は、光学効率が高い発光素子列６０４に比べて少なくなる。

これより、条件３において、各発光素子列６０４の光学効率に応じたパルス幅とすることにより、各発光素子列６０４の光量を一致させることができ、各発光素子列６０４により同一の光量で感光ドラム１０２上の同一個所を多重露光することができる。具体的には、パルス幅ｂ×光学効率＝１となるようにパルス幅ｂを選択することにより、各発光素子列６０４の光量を一定にすることができる。

上記の条件３において、レンズアレイ２０３の中心に対する各発光素子列６０４のＹ方向における位置は異なるため、各発光素子列６０４の光学効率は必ず異なり、これに伴って各発光素子列６０４のパルス幅bも異なる。従って、条件３を満たす場合には、各発光素子列６０４の点灯タイミング及び消灯タイミングは異なる。

本実施の形態では、Ｙ方向に複数配列された発光素子列６０４の各々は、感光ドラム１０２の同一箇所を多重露光すると共に異なる発光時間において発光することにより点灯タイミング及び消灯タイミングが異なる。これにより、瞬間的に大きな電流が流れることを抑制することにより、電源電圧のドロップ及びノイズの発生を軽減することができる。

（実施の形態２）
本発明の実施の形態２に係る画像形成装置の構成は図１と同一構成であるので、その説明を省略する。また、本実施の形態に係る露光ヘッドの構成は図２から図６と同一構成であるので、その説明を省略する。また、本実施の形態に係る画像形成装置の制御ブロックの構成は図７から図１３と同一構成であるので、その説明を省略する。更に、本実施の形態における画像データ格納部の動作及びパルス信号生成部の動作は上記の実施の形態１における画像データ格納部８０４の動作及びパルス信号生成部８０５－０から８０５－５の動作と同一動作であるので、その説明を省略する。

＜多重露光＞
本発明の実施の形態２に係る露光ヘッドによる多重露光について、図１９及び図２０を参照しながら、詳細に説明する。

図２０において、白抜きで示す発光素子６０２は発光する素子を示し、ハッチングで示す発光素子６０２は非発光の素子を示している。なお、図１９及び図２０は、Ｙ方向において６列の発光素子列６０４－１から６０４－６を配列する場合を一例として示している。また、図１９及び図２０において、右方向はＸ方向であり、上方向はＹ方向である。

各発光素子列６０４に対応するパルス信号生成部８０５－０から８０５－５に設定される遅延時間ａ及びパルス幅bを上記の実施の形態１の条件１から条件３の３条件に従って図１７（ａ）に示すように設定する。これに加えて、本実施の形態では、条件４を満たすように設定する。

条件４：６列の発光素子列６０４－１から６０４－６のうちの４列の発光素子列６０４を選択する。

条件４は、６つのパルス信号生成部８０５－０から８０５－５のうち選択された４列の発光素子列６０４を発光させる４つのパルス信号生成部８０５を選択するための条件である。

具体的には、図１９に示すように、Ｘ方向に配列された複数の発光素子６０２から構成される発光素子列６０４－１から６０４－６がＹ方向に６列配列されている場合に、発光素子列６０４をＸ方向に４列毎に複数の領域としてのエリア１からｎに分割する。そして、発光素子６０２の発光パターンをエリア１からｎ毎に変える。

例えば、図２０に示すように、パターン１では、発光素子列６０４－１から発光素子列６０４－４を選択すると共に、パルス信号生成部８０５－０から８０５－３を選択して、発光素子列６０４－１から発光素子列６０４－４の発光素子６０２を発光させる。また、パターン１では、発光素子列６０４－５及び発光素子列６０４－６の発光素子６０２が非発光となる。パターン２では、発光素子列６０４－２から発光素子列６０４－５を選択すると共に、パルス信号生成部８０５－１から８０５－４を選択して、発光素子列６０４－２から発光素子列６０４－５の発光素子６０２を発光させる。また、パターン２では、発光素子列６０４－１及び発光素子列６０４－６の発光素子６０２が非発光となる。

そして、図２０に示す１５種類の発光パターンをエリア１からｎごとにランダムに選択することにより、６列の発光素子列６０４のうちの４列の発光素子列６０４を均一に発光させることができる。

ここで、発光させないパルス信号生成部８０５については、図１７（ａ）の遅延時間ａを４００に設定し、パルス幅ｂを０に設定する。

このように、エリア１からｎ毎（領域毎）に発光素子列６０４の選択パターンを異ならせて発光パターンを変える。また、６列の発光素子列６０４のうちの発光させる発光素子列６０４を４列選択する。これにより、それぞれの発光素子６０２の通電時間を減らして製品の寿命の向上及び発光素子６０２の冗長性を持たせて発光素子６０２の故障率を下げることができる。

また、条件１から条件４を満たすことにより、選択された４列の発光素子列６０４の点灯タイミング及び消灯タイミングをずらすことができ、スイッチングノイズの削減を達成できる。

なお、本実施の形態において、６列の発光素子列６０４のうちの４列の発光素子列６０４を選択したが、これに限らず、６列の発光素子列６０４のうちの４列以外の任意の列数の発光素子列６０４を選択することができる。

また、本実施の形態において、発光素子列６０４をＹ方向に６列配列したが、これに限らず、発光素子列６０４をＹ方向に任意の列数だけ配列することができる。

本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変形可能であることは言うまでもない。

具体的には、上記の実施の形態１及び実施の形態２において、光学効率を用いて各発光素子列６０４の光量を一定にしたが、これに限らず、光学効率を用いずに各発光素子列６０４の光量を一定にしてもよい。

また、上記の実施の形態１及び実施の形態２において、各発光素子列６０４の光量が一定になるようにパルス幅ｂを設定したが、これに限らず、多重露光した際の総光量が所定量となるようにパルス幅ｂを設定してもよい。

１ 画像形成装置
１０２ 感光ドラム
１０３ 作像部
１０４ 定着部
１０５ 搬送部
１０６ 露光ヘッド
１０７ 帯電器
１０８ 現像器
１１０ レジローラ
１１１ 転写ベルト
１１２ 排紙ローラ
１１３ 光学センサ
２０１ 発光素子群
２０２ プリント基板
２０３ レンズアレイ
２０４ ハウジング
３０５ コネクタ
４００ 発光素子アレイチップ
４０２ 発光基板
４０４ 発光部
４０６ 回路部
４０８ ワイヤボンディング用パッド
５０４ 下部電極
５０６ 発光層
５０８ 上部電極
６０２ 発光素子
６０４ 発光素子列
７００ 画像コントローラ部
７０１ 画像データ生成部
７０２ チップデータ変換部
７０４ 同期信号生成部
７１０ ヘッド情報格納部
８００ デジタル部
８０２ レジスタ部
８０３ チップセレクト信号生成部
８０４ 画像データ格納部
８０５ パルス信号生成部
８０６ アナログ部
８０７ 点灯制御部
９０３ カウンタ部
９０４ 出力決定部
１００１－１、１００１－２ 駆動部
１００２ ＤＡＣ
１００７ 駆動部選択部

Claims (7)

1. 感光ドラムを露光する露光ヘッドであって、
   基板と、
   前記基板の表面に設けられると共に、複数の発光素子が第１の方向に配列された発光素子列を備え、前記発光素子列が前記第１の方向に直交する第２の方向に複数配列された複数の発光素子アレイチップと、
   前記複数の発光素子からの光を前記感光ドラム上に集光するレンズアレイと、
   を有し、
   前記第２の方向に複数配列された前記発光素子列の各々は、
   前記感光ドラムの同一箇所を多重露光すると共に異なる発光時間において発光することにより点灯タイミング及び消灯タイミングが異なる、
   ことを特徴とする露光ヘッド。
2. 前記発光素子列は、
   前記レンズアレイの中心に対する前記第２の方向における距離に応じた光学効率に基づいて設定された前記発光時間において発光する、
   ことを特徴とする請求項１に記載の露光ヘッド。
3. 前記第２の方向に複数配列された前記発光素子列の列数よりも少ない列数の前記発光素子列によって前記同一箇所を多重露光する、
   ことを特徴とする請求項１又は請求項２に記載の露光ヘッド。
4. 前記第２の方向に複数配列された前記発光素子列は、
   前記第１の方向において複数の領域に分割され、前記領域毎に前記少ない列数の選択パターンが異なる、
   ことを特徴とする請求項３に記載の露光ヘッド。
5. 前記第２の方向に複数配列された前記発光素子列の各々は、
   同一の光量によって前記同一箇所を多重露光する、
   ことを特徴とする請求項１から請求項４のいずれか１項に記載の露光ヘッド。
6. 前記複数の発光素子アレイチップは、
   前記第１の方向に沿って千鳥状に配置される、
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の露光ヘッド。
7. 前記感光ドラムを帯電させる帯電器と、
   前記帯電器により帯電された前記感光ドラムを露光して前記感光ドラムに静電潜像を形成する請求項１から請求項６のいずれか１項に記載の露光ヘッドと、
   前記静電潜像を現像して前記感光ドラムに現像剤像を形成する現像器と、
   を有することを特徴とする画像形成装置。

Images