JP2023042440A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023042440A
JP2023042440A JP2021149736A JP2021149736A JP2023042440A JP 2023042440 A JP2023042440 A JP 2023042440A JP 2021149736 A JP2021149736 A JP 2021149736A JP 2021149736 A JP2021149736 A JP 2021149736A JP 2023042440 A JP2023042440 A JP 2023042440A
Authority
JP
Japan
Prior art keywords
wafer
electrode layer
region
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021149736A
Other languages
English (en)
Inventor
達也 橋本
Tatsuya Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021149736A priority Critical patent/JP2023042440A/ja
Priority to US17/864,358 priority patent/US20230077430A1/en
Priority to CN202210882423.5A priority patent/CN115810539A/zh
Publication of JP2023042440A publication Critical patent/JP2023042440A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体ウエハの外周端縁を被覆する粘着テープをめっき成長工程後に剥離した場合の、粘着剤が半導体ウエハ上に残るいわゆる糊残りを防止する半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、ウエハおもて面に第１電極層を形成する段階と、ウエハおもて面の外周領域に第３周期以上の元素の重イオンを注入する段階と、重イオンが注入された外周領域に酸化膜を形成する段階と、第１電極層上に第２電極層をめっきで形成する工程と、を備える。重イオンのドーズ量は１Ｅ１５ｃｍ－２以上であり、重イオンのウエハへの注入飛程深さは０．０２μｍ以上でり、重イオンはＡｓ、Ｐ又はＡｒイオンである。【選択図】図４Ｂ

Description

本発明は、半導体装置の製造方法に関する。
特許文献１には、半導体ウエハの外周端縁を被覆することによって電気絶縁を行うことにより、無電解ニッケルめっきに必要な絶縁部分を作製することが記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１１－２１９５０３号公報
このように、半導体ウエハの外周端縁を被覆する粘着テープをめっき成長工程後に剥離すると、粘着剤が半導体ウエハ上に残る（いわゆる「糊残り」）という問題がある。
本発明の第１の態様においては、ウエハのおもて面に第１電極層を形成する段階と、ウエハのおもて面の外周領域に第３周期以上の元素の重イオンを注入する段階と、重イオンが注入された外周領域に酸化膜を形成する段階と、第１電極層上に第２電極層をめっきで形成する工程とを備える半導体装置の製造方法を提供する。
イオンのドーズ量は１Ｅ１５ｃｍ－２以上であってよい。
重イオンのウエハへの注入飛程深さは０．０２μｍ以上であってよい。
重イオンはＡｓ、ＰまたはＡｒイオンであってよい。
酸化膜の厚さは、８ｎｍ以上、５０ｎｍ以下であってよい。
酸化膜を形成する段階は、ウエハのおもて面にプラズマを照射する段階を有してよい。ここで、ウエハのおもて面にプラズマを照射するとは、ウエハのおもて面をプラズマにさらすことを含む。
製造方法は、酸化膜を形成する段階の前に、第１電極層上にレジストを形成する段階をさらに備え、レジストは、プラズマの照射により除去されてよい。
レジストの除去により露出した第１電極層の上面は、プラズマの照射によりデスカム処理されてよい。
レジストの厚さは２μｍ以上であってよい。
製造方法は、レジストを形成する段階の前に、第１電極層上にパッシベーション膜を形成する段階をさらに備え、レジストは、ウエハのおもて面においてパッシベーション膜よりも内側に形成されてよい。
製造方法は、第２電極層をめっきで形成する工程の前に、ウエハの裏面に保護テープを貼付する段階をさらに備えてよい。
保護テープの直径はウエハの直径より大きくてよい。
製造方法は、第２電極層をめっきで形成する工程の前に、外周領域を保護テープで覆う段階をさらに備えてよい。
第２電極層をめっきで形成する工程において、外周領域を露出させてウエハをめっき液に浸漬してよい。
第１電極層はＡｌ－Ｓｉであり、第２電極層はＮｉ／Ａｕであってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例に係る半導体装置の製造方法で製造される半導体装置１００の一例を示す断面図である。 実施例に係る半導体装置の製造方法が適用されたウエハの一例を示す概略図および外周領域６のウエハ径方向に沿った断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。 比較例に係る半導体装置の製造方法の一例を示すフロー図である。 実施例に係る半導体装置の製造方法の一例を示すフロー図である。 ウエハの外周領域における糊残り発生率を比較した図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、実施例に係る半導体装置の製造方法で製造される半導体装置１００の一例を示す断面図である。半導体装置１００は、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）、これらの機能を併せ持つ逆導通絶縁ゲート型バイポーラトランジスタ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）等であってよい。一例として、図１に示す半導体装置１００は、ＲＣ－ＩＧＢＴである。半導体装置１００は、トランジスタ素子としてＩＧＢＴを含むトランジスタ部７０と、ダイオード素子としてＦＷＤを含むダイオード部８０とを有する半導体基板を備える。
図１は、エミッタ領域１２、ベース領域１４、並びにゲートトレンチ部４０およびダミートレンチ部３０を通るトレンチ配列方向断面である。本例の半導体装置１００は、図１に示す断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０のおもて面２１に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜である。層間絶縁膜３８はおもて面２１に接していてよく、層間絶縁膜３８とおもて面２１との間に酸化膜等の他の膜が設けられていてもよい。層間絶縁膜３８には、コンタクトホール５４が貫通して設けられている。
エミッタ電極５２は、半導体基板１０のおもて面２１および層間絶縁膜３８の上面に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４によって、おもて面２１と電気的に接続する。コンタクトホール５４の内部には、バリアメタル膜を介してタングステン（Ｗ）等のプラグ（不図示）を埋め込んでもよい。
コレクタ電極２４は、半導体基板１０の裏面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属を含む材料またはそれらの積層膜で形成される。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、第１導電型のドリフト領域１８を有する。本例のドリフト領域１８は、Ｎ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が設けられずに残存した領域であってよい。
ドリフト領域１８の上方には、Ｚ軸方向に一つ以上の蓄積領域１６が設けられてよい。蓄積領域１６は、ドリフト領域１８と同じドーパントが、ドリフト領域１８よりも高濃度に蓄積した領域である。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。
本例の蓄積領域１６は、Ｎ型である。蓄積領域１６は、トランジスタ部７０のみに設けられていてもよく、トランジスタ部７０およびダイオード部８０の両方に設けられていてもよい。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
トランジスタ部７０において、ベース領域１４の上方には、おもて面２１に接してエミッタ領域１２が設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントは、一例としてヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）等である。
ダイオード部８０には、おもて面２１に露出したベース領域１４が設けられる。ダイオード部８０のベース領域１４は、アノードとして動作する。
ドリフト領域１８の下方には、第１導電型のバッファ領域２０が設けられてよい。本例のバッファ領域２０は、Ｎ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下方にはコレクタ領域２２が設けられる。コレクタ領域２２は、裏面２３においてカソード領域８２と接して設けられていてよい。
ダイオード部８０において、バッファ領域２０の下方にはカソード領域８２が設けられる。カソード領域８２は、トランジスタ部７０のコレクタ領域２２と同じ深さに設けられてよい。ダイオード部８０は、トランジスタ部７０がターンオフする時に、逆方向に導通する還流電流を流す還流ダイオード（ＦＷＤ）として機能してよい。
半導体基板１０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられる。ゲートトレンチ部４０およびダミートレンチ部３０は、おもて面２１からベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に到達するように設けられる。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、おもて面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、酸化膜または窒化膜で形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側を埋め込むように設けられる。ゲート導電部４４の上面は、おもて面２１と同一平面内にあってよい。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、不純物がドープされたポリシリコン等で形成される。
ゲート導電部４４は、深さ方向においてベース領域１４よりも長く設けられてよい。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、トレンチ配列方向断面においてゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー絶縁膜３２は、酸化膜または窒化膜で形成してよい。ダミー導電部３４は、ダミートレンチの内部においてダミー絶縁膜３２よりも内側を埋め込むように設けられる。ダミー導電部３４の上面は、おもて面２１と同じＸＹ平面内にあってよい。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
トレンチ配列方向において、トレンチ部の間にはメサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の深さ位置は、半導体基板１０のおもて面２１からトレンチ部の下端までである。
本例のメサ部は、トレンチ配列方向において隣接するトレンチ部に挟まれ、半導体基板１０のおもて面２１においてトレンチ部に沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。それぞれのメサ部には、上面視においてベース領域１４に挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域（不図示）の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域はＰ＋型である。エミッタ領域１２およびコンタクト領域は、深さ方向において、ベース領域１４と半導体基板１０のおもて面２１との間に設けられてよい。
トランジスタ部７０のメサ部は、半導体基板１０のおもて面２１に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部には、半導体基板１０のおもて面２１に露出したコンタクト領域が設けられている。
メサ部におけるコンタクト領域およびエミッタ領域１２のそれぞれは、トレンチ配列方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部のコンタクト領域およびエミッタ領域１２は、トレンチ延伸方向に沿って交互に配置されている。
他の例においては、メサ部のコンタクト領域およびエミッタ領域１２は、トレンチ延伸方向に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域が設けられる。
ダイオード部８０のメサ部には、エミッタ領域１２が設けられていない。ダイオード部８０のメサ部の上面には、ベース領域１４が設けられてよい。ベース領域１４は、ダイオード部８０のメサ部全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、その延伸方向においてベース領域１４に挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、メサ部の配列方向における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の裏面２３と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の裏面２３において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図１においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
図２は、実施例に係る半導体装置の製造方法が適用されたウエハの一例を示す概略図および外周領域６のウエハ径方向に沿った断面図である。本例のウエハ１は、おもて面２１に素子構造が設けられた中央領域２と、中央領域２を囲む外周領域６とを有する。中央領域２に設けられた素子構造は、図１で説明した半導体装置１００を構成する。したがって、ウエハ１は、図１の半導体基板１０に対応する。本例のウエハ１に関して、半導体装置１００の要素と共通する要素には、同じ符号を付して説明する。ただし図２では、半導体基板１０（ウエハ１）内部に設けられたエミッタ領域１２、ベース領域１４、ゲートトレンチ部４０等の構造は省略されている。
中央領域２では、おもて面２１上に第１電極層３と、第１電極層３上にめっきで形成された第２電極層４が設けられている。第１電極層３は、Ａｌ、Ａｌ－Ｓｉ、Ａｌ－Ｓｉ－Ｃｕ、Ａｌ－Ｃｕ等で形成される。本例の第１電極層３は、Ａｌ－Ｓｉである。第１電極層３は、１．０μｍ～６．０μｍの厚さを有する。
第２電極層４は、はんだ接合材料で形成され、第１電極層３を外部接続端子と接合する。本例の第２電極層４は、Ｎｉ層上にＡｕ層が積層されたＮｉ／Ａｕである。第２電極層４は、無電解めっき処理によって形成されてよい。第１電極層３および第２電極層４は、半導体装置１００のエミッタ電極５２を構成する。
パッシベーション膜５は、中央領域２において、ウエハ１のおもて面２１および第１電極層３上に設けられている。パッシベーション膜５は、ウエハ１および第１電極層３と密着する絶縁膜であればよく、一例において、ＳｉＮ、ＳｉＯ２、ポリイミド等で形成される。本例のパッシベーション膜５は、ポリイミド膜である。パッシベーション膜５は、５μｍ～１０μｍの厚さを有する。
パッシベーション膜５は開口部を有し、第２電極層４を露出させる。また、素子構造の上方に設けられたパッシベーション膜５は、隣接する素子構造の上方に設けられたパッシベーション膜５から分離されている。本例では、ウエハ１の上面視でパッシベーション膜５の最外周を、中央領域２および外周領域６の境界とする。
外周領域６は、中央領域２と端部７との間の領域である。端部７は、ウエハ１のおもて面２１および裏面２３の境界であり、ウエハ１の外周に沿って円状に延伸する。外周領域６では、ウエハ１のおもて面２１上に酸化膜８が設けられている。本例の酸化膜８は、イオン注入したウエハ１にプラズマ処理を施すことによって形成される。本例の酸化膜８形成のために注入される重イオンは、第３周期以上の元素の重イオンであり、一例において、Ａｓ、ＰまたはＡｒイオンである。本例の酸化膜８の厚さは、８ｎｍ以上、５０ｎｍ以下である。
ウエハ１の裏面２３には、コレクタ電極２４が設けられている。本例のコレクタ電極２４は、裏面２３側から順にＡｌ／Ｔｉ／Ｎｉ／Ａｕの積層構造を有する。あるいは、コレクタ電極２４は、裏面２３側から順にＡｌ－Ｓｉ／Ｔｉ／Ｎｉ／Ａｕ、Ｔｉ／Ｎｉ／Ａｕ、Ａｌ／Ｔｉ／Ｎｉ／Ａｇ、Ａｌ－Ｓｉ／Ｔｉ／Ｎｉ／Ａｇ、Ａｌ／Ｔｉ／ＮｉＶ／Ａｕ、Ａｌ－Ｓｉ／Ｔｉ／ＮｉＶ／Ａｕ、Ａｌ／Ｔｉ／ＮｉＶ／Ａｇ、Ａｌ－Ｓｉ／Ｔｉ／ＮｉＶ／Ａｇ、Ｔｉ／ＮｉＶ／Ａｇ等の積層構造を有してもよい。本例では、コレクタ電極２４は、裏面２３の略全面にわたって設けられているが、素子構造に対応する領域、すなわち中央領域２のみに設けられていてもよい。
図３Ａ～図３Ｊは、実施例に係る半導体装置の製造方法の各工程におけるウエハの一例を示す断面図である。図３Ａ～図３Ｊは、図２と同様に、外周領域６のウエハ径方向に沿った断面図を示す。ここでは、ウエハ１のおもて面２１において、外周領域６に酸化膜８を形成する工程と、中央領域２の第１電極層３上に第２電極層４をめっきで形成する工程とを中心に説明する。
図３Ａは、ウエハ１のおもて面２１に第１電極層３を形成する工程と、第１電極層３上にパッシベーション膜５を形成する工程とを経たウエハ１を示す。第１電極層３は、Ａｌ－Ｓｉで、１．０μｍ～６．０μｍの厚さに成膜することによって形成される。
一例において、パッシベーション膜５を形成する工程は、ウエハ１のおもて面２１にポリイミドを塗布する工程と、エッジリンス処理で外周領域６および裏面２３に回り込んだポリイミドを除去する工程と、中央領域２に塗布されたポリイミドを硬化する工程をと含む。エッジリンス処理は、端部７に沿って幅２．５ｍｍの範囲で行われてよい。パッシベーション膜５は、塗布したポリイミドが裏面２３に回り込まない程度に、ウエハ１の上面視で、素子構造よりも外側の範囲にまで形成されてよい。
ここで、外周領域６にはパッシベーション膜５が形成されないので、ウエハ１のおもて面２１においてウエハ１のシリコンが露出している。なお、ウエハ１の裏面２３にコレクタ電極２４を形成する工程は、第１電極層３およびパッシベーション膜５を形成する工程より前であってもよく、後であってもよい。
図３Ｂは、第１電極層３上にレジスト９を形成する工程を経たウエハ１を示す。一例において、レジスト９は、ウエハ１のおもて面２１にレジストを垂らしてスピンコートした後、レジスト９を設けない領域において有機溶剤によるエッジリンス処理でレジストを溶解除去することによって形成される。あるいは、レジスト９は、ウエハ１のおもて面２１にスピンコートした感光性レジストを露光または非露光した後、レジスト９を設けない領域のレジストを現像液で除去することによって形成されてもよい。
本例のレジスト９は、ウエハ１の上面視で中央領域２全体、すなわちパッシベーション膜５と同じ範囲に形成されてもよく、パッシベーション膜５の外周より内側の範囲に形成されてもよい。すなわち、レジスト９は外周領域６には形成されない。外周領域６において、レジスト９がウエハ１のおもて面２１上に形成されると、後述する酸化膜形成工程において、その領域では酸化膜８の形成が妨げられるからである。
本例のレジスト９は、後述するイオン注入工程におけるイオンのレジスト９への注入飛程深さの５倍以上の厚さを有する。一例において、レジスト９の厚さは、２μｍ以上である。これにより、後述のイオン注入工程において、注入されたイオンがレジスト９を突き抜けることが防止される。
図３Ｃは、外周領域６に第３周期以上の元素の重イオンを注入する工程を経たウエハ１を示す。一例において、重イオンはＡｓ、ＰまたはＡｒイオンである。本例では、Ａｓイオンが注入される。Ａｓイオンは、ウエハ１のおもて面２１の全面に注入されてもよく、外周領域６のみに注入されてもよい。イオン化した不純物元素の注入により、外周領域６において露出したウエハ１のシリコンに結晶欠陥が形成されるが、質量の大きい重イオンを注入することにより、後述する酸化膜形成工程において、均一な膜厚の酸化膜８が形成される。
本例では、重イオンのドーズ量は１Ｅ１５ｃｍ－２以上である。これにより、イオンが注入されにくい端部７にも確実に結晶欠陥が形成される。重イオンのウエハ１への注入飛程深さは０．０２μｍ以上であり、加速エネルギーは２０ｋｅＶ～３０ｋｅＶであってよい。これにより、中央領域２では注入されたイオンがレジスト９を突き抜けることなく、外周領域６ではウエハ１のシリコンに結晶欠陥が形成される。
図３Ｄおよび図３Ｅは、おもて面２１にプラズマ処理工程が施されるウエハ１を示す。本例では、ウエハ１のおもて面２１にＯ２ラジカルを照射することによって、図３Ｄに示すように、重イオンが注入された外周領域６が選択的にプラズマ酸化され、酸化膜８が成長する。本例の酸化膜８の厚さは、８ｎｍ以上、５０ｎｍ以下である。
一方で、ウエハ１のおもて面２１にＯ２ラジカルを照射することによって、図３Ｅに示すように、中央領域２では、レジスト９がアッシング（灰化処理）されて消滅する。つまり、本例のプラズマ処理による酸化膜８の形成工程は、レジスト９のアッシングを兼ねる。
レジスト９の除去により露出した第１電極層３の上面は、プラズマの照射によりデスカム処理されてよい。なお、デスカム処理とは、後述のめっき成長工程前にカーボン等の残渣を除去する処理をいう。つまり、本例のプラズマ処理による酸化膜８の形成工程は、第１電極層３のデスカム処理をさらに兼ねてよい。
図３Ｆは、ウエハ１の裏面２３に保護テープ９０を貼付する工程を経たウエハ１を示す。保護テープ９０は、後述するめっき成長工程において、ウエハ１の裏面２３に設けられたコレクタ電極２４をめっき液から保護する。一例において、保護テープ９０は、基材９１および粘着剤９２が積層された構造を有する。保護テープ９０の直径はウエハ１の直径より大きい。保護テープ９０は、ウエハ１の裏面２３の全面を覆ってよい。本例では、おもて面２１の外周領域６は、保護テープ９０で覆われずに露出した状態で、次のめっき成長工程が行われる。
図３Ｇ～図３Ｈは、めっき成長工程が施されるウエハ１を示す。裏面２３に保護テープ９０を貼付されたウエハ１は、めっき液９５に浸漬される。なお、実際のめっき成長工程では、前処理および後処理のために複数のめっき槽に浸漬されるが、図３Ｇ～図３Ｈでは簡略化のため１つのめっき槽のみで表している。
第１電極層３上には、無電解めっき処理によりＮｉ膜が形成される。その後、ウエハ１を後処理の槽に浸漬した後、Ｎｉ膜の酸化を防止するためのＡｕ膜を浸漬で成長させる。これにより、図３Ｈに示すように、Ｎｉ／Ａｕの第２電極層４が形成される。なお、めっき成長工程と、めっき成長工程の前に行われる保護テープ貼付工程と、めっき成長工程の後に行われる後述の保護テープ剥離工程とを総称してめっきプロセスと称してよい。
めっき成長工程においては、めっき液９５の還元反応により、導電性を有する材料上に僅かながらめっき金属が形成される。そのため、ウエハのシリコンが露出している場合には、その部分にめっき金属が形成される。このような意図せずに生成されためっき金属は、基板との密着性が低いので、剥離してめっき液９５中に残存し、局所的なめっき未成長の原因となったり、ウエハに再付着してデバイスの動作不良の原因となったりすることがある。
本例のウエハ１は、外周領域６において、おもて面２１上に酸化膜８が設けられているので、パッシベーション膜５が設けられていない外周領域６においても、ウエハ１のシリコンが露出しない。このように、外周領域６において意図しないめっき金属が形成されることを防止することができる。
図３Ｉは、めっき液９５から取り出されたウエハ１を示し、図３Ｊは、保護テープ９０の剥離工程を経たウエハ１を示す。保護テープ９０の粘着剤９２は、金属および酸化物への密着力よりも基材９１への密着力が大きい。そのため、コレクタ電極２４を覆っていた保護テープ９０を剥がすと、粘着剤９２は基材９１に密着したままコレクタ電極２４から剥離する。
しかし、保護テープ９０の粘着剤９２は、基材９１への密着力よりもシリコンへの密着力が大きい。そのため、ウエハのシリコンが露出している領域に保護テープ９０を貼り付けた場合には、保護テープ９０を剥がすと、粘着剤９２が基材９１から剥離してシリコンに密着したまま残る、いわゆる糊残りが発生する。糊残りにより、めっきプロセスの後続の工程において、ウエハがステージや搬送アーム等に貼りつくという問題が発生するおそれがある。
本例のウエハ１は、おもて面２１の外周領域６に酸化膜８が設けられているので、外周領域６を保護テープ９０で覆ってめっき液９５から保護する必要がない。あるいは、おもて面２１の外周領域６を保護テープ９０で覆って、ウエハ１にめっき成長工程を施してもよい。おもて面２１の外周領域６に保護テープ９０を貼り付けたとしても、外周領域６には酸化膜８が設けられており、粘着剤９２の酸化膜８への密着力は小さいので、保護テープ９０を剥がした後に糊残りが発生するおそれがない。
図４Ａは、比較例に係る半導体装置の製造方法の一例を示すフロー図である。ここでは主に、第１電極層３上に第２電極層４を形成するためのめっきプロセスを中心に説明する。比較例で用いられるウエハは、酸化膜８が設けられていない点で実施例に係るウエハ１と異なる。ただし、比較例で用いられるウエハは、他の点では実施例に係るウエハ１と同様の構造を有するので、ウエハ１と共通する要素については同じ符号を付した同じ要素を有するものとして説明する。ステップＳ１００において、前工程を経たウエハのおもて面２１は、Ｏ２プラズマを照射することによりデスカム処理される。
ステップＳ１１０において、ウエハの裏面２３に保護テープ９０が貼付され、ステップＳ１２０において、ウエハの端部７に保護テープ９０がさらに貼付される。端部７に貼付された保護テープ９０は、ウエハの端部７を中心として、おもて面２１および裏面２３の外周領域６を覆う。つまり、端部７に貼付された保護テープ９０は、おもて面２１の外周領域６において露出したウエハのシリコンを覆うことにより、後続のめっき成長工程で、外周領域６をめっき液９５から保護する。なお、ステップＳ１１０およびステップＳ１２０の順番は逆であってもよく、裏面２３を覆う保護テープ９０の上に端部７を覆う保護テープ９０が重ねられてもよく、その逆であってもよい。
ステップＳ１３０において、ウエハがめっき液９５に浸漬され、めっき成長工程が施される。ステップＳ１４０において、ウエハの端部７から保護テープ９０が剥がされ、ステップＳ１５０において、ウエハの裏面２３から保護テープ９０が剥がされる。めっき成長工程の間、ウエハの外周領域６および裏面２３は保護テープ９０で保護されていたので、これらの領域にＮｉめっきは成長せず、第１電極層３の上にのみ第２電極層４が形成される。めっきプロセスを経たウエハは次工程を経て、最終的な半導体装置１００が形成される。
図４Ｂは、実施例に係る半導体装置の製造方法の一例を示すフロー図である。図４Ａで説明した比較例と同様に、めっきプロセスに関連して、比較例との相違点を中心に説明する。ステップＳ２００において、前工程を経たウエハ１のおもて面２１に、レジスト９が形成される。レジスト９は、おもて面２１の中央領域２に設けられた第１電極層３上に形成される。
ステップＳ２１０において、ウエハ１のおもて面２１の外周領域６に、第３周期以上の元素の重イオンが注入される。一例において、重イオンはＡｓ、ＰまたはＡｒイオンであり、本例ではＡｓイオンが注入される。重イオンのドーズ量は１Ｅ１５ｃｍ－２以上である。重イオンのウエハ１への注入飛程深さは０．０２μｍ以上であり、加速エネルギーは２０ｋｅＶ～３０ｋｅＶであってよい。
ステップＳ２２０において、ウエハ１のおもて面２１にプラズマ処理工程が施される。本例では、ウエハ１のおもて面２１にＯ２ラジカルを照射することによって、重イオンを注入された外周領域６が選択的に酸化されて酸化膜８が成長するとともに、中央領域２に設けられたレジスト９がアッシングされて除去され、第１電極層３上のデスカム処理が行われる。ここで形成された酸化膜８の厚さは、８ｎｍ以上、５０ｎｍ以下である。
つまり、比較例においては、めっきプロセス前のデスカム処理のためだけにプラズマ処理工程が行われる（ステップＳ１００）が、実施例においては、プラズマ処理工程が、デスカム処理のみならず、酸化膜８の成長工程、レジスト９のアッシングおよび除去工程をも同時に行うことができる。このように、実施例によれば、工程を効率化することができる。
ステップＳ２３０において、ウエハの裏面２３に保護テープ９０が貼付される。ステップＳ２４０において、ウエハ１がめっき液９５に浸漬され、めっき成長工程が施される。ステップＳ２５０において、ウエハの裏面２３から保護テープ９０が剥がされる。めっきプロセスを経たウエハは次工程を経て、最終的な半導体装置１００が形成される。
実施例は、比較例と異なり、めっき成長工程の前に、端部７に保護テープ９０を貼付する工程を含まない。つまり、実施例では、おもて面２１の外周領域６が露出した状態で、ウエハ１にめっき成長工程が施される。実施例では、ウエハ１のおもて面２１の外周領域６には酸化膜８が設けられているので、めっき成長工程の間も保護テープ９０で保護される必要がなく、比較例における端部７への保護テープ９０貼付工程（ステップＳ１２０）および剥離工程（ステップＳ１４０）を省略することができる。
あるいは、実施例において、端部７への保護テープ９０貼付工程（ステップＳ１２０）および剥離工程（ステップＳ１４０）が行われてもよい。この場合、ウエハ１のおもて面２１の外周領域６において、保護テープ９０は酸化膜８を覆う。すなわち、ウエハ１のおもて面２１の外周領域６において、比較例では、保護テープ９０の粘着剤９２がウエハのシリコンに密着するのに対し、実施例では、保護テープ９０の粘着剤９２は酸化膜８に密着する。
保護テープ９０の粘着剤９２は、基材９１への密着力よりもシリコンへの密着力が大きい。そのため、比較例において、保護テープ９０を剥がす（ステップＳ１４０）と、粘着剤９２が基材９１から剥離してシリコンに密着したまま残る糊残りが発生するおそれがある。これに来旨、保護テープ９０の粘着剤９２は、金属および酸化物への密着力よりも基材９１への密着力が大きい。したがって、実施例において、酸化膜８を覆っていた保護テープ９０を剥がすと、粘着剤９２は基材９１に密着したまま酸化膜８から剥離するので、糊残りは発生しない。このように、実施例によれば、糊残りにより、めっきプロセスの後続の工程において、ウエハがステージや搬送アーム等に貼りつくという問題が発生するおそれがない。
図５は、ウエハの外周領域における糊残り発生率を比較した図である。ここでは、図４Ａに示した比較例に係るめっきプロセスが施されたウエハと、図４Ｂに示した実施例に係るめっきプロセス（端部７の保護テープ貼付および剥離工程を行った場合と、行わなかった場合とを含む）が施されたウエハ１との間で、おもて面２１の外周領域６における糊残り発生率が比較されている。糊残り発生率は、めっきプロセス後に糊残りが確認されたウエハ数の、同じ工程で処理された全ウエハ数に対するパーセンテージである。
比較例では、糊残り発生率が７０％を超えていたのに対し、実施例では、糊残り発生率が０％であった。このように、実施例によれば、糊残りの発生が防止され、めっきプロセスの後続の工程において、ウエハがステージや搬送アーム等に貼りつくという問題が発生するおそれがない。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１・・・ウエハ、２・・・中央領域、３・・・第１電極層、４・・・第２電極層、５・・・パッシベーション膜、６・・・外周領域、７・・・端部、８・・・酸化膜、９・・・レジスト、１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０・・・メサ部、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・保護テープ、９１・・・基材、９２・・・粘着剤、９５・・・めっき液、１００・・・半導体装置
本発明の第１の態様においては、ウエハのおもて面に第１電極層を形成する段階と、ウエハのおもて面の外周領域に第３周期以上の元素の重イオンを注入する段階と、重イオンが注入された外周領域に酸化膜を形成する段階と、第１電極層上に第２電極層をめっきで形成する段階とを備える半導体装置の製造方法を提供する。
重イオンのドーズ量は１Ｅ１５ｃｍ－２以上であってよい。
製造方法は、第２電極層をめっきで形成する段階の前に、ウエハの裏面に保護テープを貼付する段階をさらに備えてよい。
製造方法は、第２電極層をめっきで形成する段階の前に、外周領域を保護テープで覆う段階をさらに備えてよい。
第２電極層をめっきで形成する段階において、外周領域を露出させてウエハをめっき液に浸漬してよい。
保護テープ９０の粘着剤９２は、基材９１への密着力よりもシリコンへの密着力が大きい。そのため、比較例において、保護テープ９０を剥がす（ステップＳ１４０）と、粘着剤９２が基材９１から剥離してシリコンに密着したまま残る糊残りが発生するおそれがある。これに対し、保護テープ９０の粘着剤９２は、金属および酸化物への密着力よりも基材９１への密着力が大きい。したがって、実施例において、酸化膜８を覆っていた保護テープ９０を剥がすと、粘着剤９２は基材９１に密着したまま酸化膜８から剥離するので、糊残りは発生しない。このように、実施例によれば、糊残りにより、めっきプロセスの後続の工程において、ウエハがステージや搬送アーム等に貼りつくという問題が発生するおそれがない。

Claims (15)

  1. ウエハのおもて面に第１電極層を形成する段階と、
    前記ウエハのおもて面の外周領域に第３周期以上の元素の重イオンを注入する段階と、
    前記重イオンが注入された前記外周領域に酸化膜を形成する段階と、
    前記第１電極層上に第２電極層をめっきで形成する工程と
    を備える半導体装置の製造方法。
  2. 前記重イオンのドーズ量は１Ｅ１５ｃｍ－２以上である
    請求項１に記載の半導体装置の製造方法。
  3. 前記重イオンの前記ウエハへの注入飛程深さは０．０２μｍ以上である
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記重イオンはＡｓ、ＰまたはＡｒイオンである
    請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記酸化膜の厚さは、８ｎｍ以上、５０ｎｍ以下である
    請求項１から４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記酸化膜を形成する段階は、前記ウエハのおもて面にプラズマを照射する段階を有する
    請求項１から５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記酸化膜を形成する段階の前に、前記第１電極層上にレジストを形成する段階をさらに備え、
    前記レジストは、前記プラズマの照射により除去される
    請求項６に記載の半導体装置の製造方法。
  8. 前記レジストの除去により露出した前記第１電極層の上面は、前記プラズマの照射によりデスカム処理される
    請求項７に記載の半導体装置の製造方法。
  9. 前記レジストの厚さは２μｍ以上である
    請求項７または８に記載の半導体装置の製造方法。
  10. 前記レジストを形成する段階の前に、前記第１電極層上にパッシベーション膜を形成する段階をさらに備え、
    前記レジストは、前記ウエハのおもて面において前記パッシベーション膜よりも内側に形成される
    請求項７から９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記第２電極層をめっきで形成する工程の前に、前記ウエハの裏面に保護テープを貼付する段階をさらに備える
    請求項１から１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記保護テープの直径は前記ウエハの直径より大きい
    請求項１１に記載の半導体装置の製造方法。
  13. 前記第２電極層をめっきで形成する工程の前に、前記外周領域を保護テープで覆う段階をさらに備える
    請求項１から１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記第２電極層をめっきで形成する工程において、前記外周領域を露出させて前記ウエハをめっき液に浸漬する
    請求項１から１２のいずれか一項に記載の半導体装置の製造方法。
  15. 前記第１電極層はＡｌ－Ｓｉであり、前記第２電極層はＮｉ／Ａｕである
    請求項１から１４のいずれか一項に記載の半導体装置の製造方法。
JP2021149736A 2021-09-14 2021-09-14 半導体装置の製造方法 Pending JP2023042440A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021149736A JP2023042440A (ja) 2021-09-14 2021-09-14 半導体装置の製造方法
US17/864,358 US20230077430A1 (en) 2021-09-14 2022-07-13 Manufacturing method for semiconductor device
CN202210882423.5A CN115810539A (zh) 2021-09-14 2022-07-26 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021149736A JP2023042440A (ja) 2021-09-14 2021-09-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023042440A true JP2023042440A (ja) 2023-03-27

Family

ID=85479767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021149736A Pending JP2023042440A (ja) 2021-09-14 2021-09-14 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20230077430A1 (ja)
JP (1) JP2023042440A (ja)
CN (1) CN115810539A (ja)

Also Published As

Publication number Publication date
US20230077430A1 (en) 2023-03-16
CN115810539A (zh) 2023-03-17

Similar Documents

Publication Publication Date Title
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP6566068B2 (ja) トレンチゲート型半導体装置の製造方法
US7776660B2 (en) Manufacturing method of a semiconductor device
US7952143B2 (en) Semiconductor device having IGBT and diode
US7759711B2 (en) Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same
CN109478559B (zh) 碳化硅半导体装置及其制造方法
CN106024850A (zh) 半导体装置
WO2018139557A1 (ja) 半導体装置
CN215527729U (zh) 功率器件
CN112466752A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US11527634B2 (en) Silicon carbide semiconductor device
US8802552B2 (en) Method for manufacturing semiconductor device
CN111370481A (zh) 功率器件及功率器件制备方法
JP7263715B2 (ja) 半導体装置の製造方法および半導体装置
JP2023042440A (ja) 半導体装置の製造方法
JP7478604B2 (ja) 半導体装置およびその製造方法
US20220231148A1 (en) Method for manufacturing a power transistor, and power transistor
JP7505278B2 (ja) 炭化珪素半導体装置
US20230261094A1 (en) Semiconductor device and method of manufacturing the same
CN211350662U (zh) 功率器件
JP7294156B2 (ja) 半導体装置の製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2024040114A (ja) 半導体装置および半導体装置の製造方法
JP2024080157A (ja) 半導体装置および半導体装置の製造方法
JP2022146600A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220527