JP2023032137A - Power supply device and image forming apparatus - Google Patents

Abstract

To solve the following problem: a device fails when an input voltage lower than a threshold voltage and an input voltage higher than the threshold voltage occur repeatedly.SOLUTION: When a main power switch 603 is OFF, a switch 306 is OFF and a resistor 307 is connected to a capacitor 309. An FET 304 is OFF and the switch 302 is ON. When the main power switch 603 is OFF, the resistor 307 is connected to the capacitor 309, thereby preventing the capacitor 309 from being recharged when a reset switch 122 is turned off by a reset IC 123. Accordingly, an input voltage supplied to a load is prevented from becoming lower than a threshold voltage and becoming higher than the threshold voltage repeatedly.SELECTED DRAWING: Figure 5

Description

本発明は、電圧を出力する電源装置及び当該電源装置を備える画像形成装置に関する。 The present invention relates to a power supply that outputs voltage and an image forming apparatus that includes the power supply.

従来、電源装置として、特許文献１のような構成が知られている。前記特許文献１では、電源回路と負荷との間に、負荷に供給される電圧を安定させるためのコンデンサが設けられている。前記特許文献１の電源回路には、電源がＯＦＦになった際にコンデンサに蓄えられた電荷を放電するための放電抵抗が設けられており、電源がＯＮからＯＦＦに切り替わると、コンデンサと放電抵抗とが接続される。以下に、前記特許文献１における電源回路の動作を説明する。図６は、前記特許文献１における電源回路の動作を説明する図である。 2. Description of the Related Art Conventionally, as a power supply device, a configuration such as that disclosed in Patent Document 1 is known. In Patent Document 1, a capacitor for stabilizing the voltage supplied to the load is provided between the power supply circuit and the load. The power supply circuit of Patent Document 1 is provided with a discharge resistor for discharging the charge stored in the capacitor when the power is turned off. is connected. The operation of the power supply circuit in Patent Document 1 will be described below. FIG. 6 is a diagram for explaining the operation of the power supply circuit in Patent Document 1. As shown in FIG.

図６に示すように、電源ユニット９００は、ＤＣ供給部９０１、スイッチ９０２、放電抵抗９０３、コンデンサ９０９を備える。ＤＣ供給部９０１にはＦＥＴ９０４、制御部９０５が設けられている。ＦＥＴ９０４は制御部９０５から入力されるゲート信号により制御される。 As shown in FIG. 6, the power supply unit 900 comprises a DC supply section 901, a switch 902, a discharge resistor 903 and a capacitor 909. A DC supply unit 901 is provided with an FET 904 and a control unit 905 . FET 904 is controlled by a gate signal input from control section 905 .

スイッチ９０２は制御部９０５により制御される。装置がＯＮのときはスイッチ９０２が開き、放電抵抗９０３が出力端９１０から切断される。装置がＯＦＦのときはスイッチ９０２が閉じ、放電抵抗９０３が出力端９１０に接続される。 Switch 902 is controlled by control unit 905 . When the device is ON, switch 902 opens and discharge resistor 903 is disconnected from output 910 . When the device is OFF, switch 902 is closed and discharge resistor 903 is connected to output 910 .

負荷ユニット９２０には、負荷９２１、リセットスイッチ９２２、リセットＩＣ９２３が設けられている。リセットＩＣ９２３は、電源ユニット９００から入力される電圧が不安定な状態で負荷９２１に供給されないようにする役割を果たす。具体的には、リセットＩＣ９２３は、電源ユニット９００から入力される電圧（入力端９３０の電圧）を検知する。検知された電圧が閾値電圧以下である場合、リセットＩＣ９２３はからリセット信号が出力される。リセット信号によりリセットスイッチ９２２が開き、負荷９２１が入力端９３０から切断される。一方、検知された電圧が閾値電圧を超えると、リセットＩＣ９２３からリセット信号は出力されなくなる。即ち、リセットスイッチ９２２は閉じた状態になり、負荷９２１が入力端９３０に接続される。 The load unit 920 is provided with a load 921 , a reset switch 922 and a reset IC 923 . The reset IC 923 serves to prevent the voltage input from the power supply unit 900 from being supplied to the load 921 in an unstable state. Specifically, the reset IC 923 detects the voltage input from the power supply unit 900 (the voltage at the input terminal 930). If the detected voltage is less than or equal to the threshold voltage, the reset IC 923 outputs a reset signal. The reset signal opens reset switch 922 and disconnects load 921 from input 930 . On the other hand, when the detected voltage exceeds the threshold voltage, the reset signal is no longer output from the reset IC 923 . That is, the reset switch 922 is closed and the load 921 is connected to the input terminal 930 .

リセットＩＣ９２３にはリセット復帰時間ｑが設定されている。リセット信号が出力されてからリセット復帰時間ｑが経過するまではリセットＩＣ９２３による電圧の検知は行われない。 A reset recovery time q is set in the reset IC 923 . The voltage is not detected by the reset IC 923 until the reset return time q has elapsed after the reset signal was output.

図７は、装置をＯＮからＯＦＦにしたときにリセットＩＣ９２３により検知される電圧（入力電圧）、リセット信号及びＦＥＴの抵抗値（オン抵抗値）を示すタイミングチャートである。 FIG. 7 is a timing chart showing the voltage (input voltage) detected by the reset IC 923, the reset signal, and the resistance value of the FET (on-resistance value) when the device is turned off from ON.

期間ａにおいて、装置はＯＮ状態であり、ＦＥＴ９０４はＯＮ状態である。この結果、入力端９３０には５Ｖが出力され、コンデンサ９０９に電荷が蓄えられる。 During period a, the device is ON and FET 904 is ON. As a result, 5 V is output to the input terminal 930 and the capacitor 909 is charged.

装置がＯＦＦ状態になると、スイッチ９０２が閉じられ、制御部９０５によりＦＥＴ９０４がＯＮ状態からＯＦＦ状態に切り替えられる。ここで、ＦＥＴ９０４は、ＯＮ状態（抵抗値０Ω）からＯＦＦ状態（例えば、抵抗値１０ＭΩ）に瞬時に切り替わるわけではなく、徐々に切り替わっていき（抵抗値が上昇していき）、出力端９１０の電圧は徐々に低下していく。期間ｂにおいては、コンデンサ９０９の両端電圧が出力端９１０の電圧よりも大きいことに起因してコンデンサ９０９の電荷が徐々に放電されていく。また、リセットＩＣ９２３の入力電圧は低下する。 When the device is turned off, the switch 902 is closed and the controller 905 switches the FET 904 from on to off. Here, the FET 904 is not instantly switched from an ON state (resistance value of 0Ω) to an OFF state (for example, a resistance value of 10MΩ), but is gradually switched (resistance value increases). The voltage gradually drops. In the period b, the voltage across the capacitor 909 is higher than the voltage at the output terminal 910, so that the charges in the capacitor 909 are gradually discharged. Also, the input voltage of the reset IC 923 decreases.

入力電圧が閾値電圧（２．５Ｖ）まで低下すると、リセットＩＣ９２３はリセット信号を出力する（期間ｃ）。この結果、リセットスイッチ９２２が開き、負荷９２１が電源ユニット９００から遮断され、コンデンサ９０９に接続されている抵抗の合成抵抗値は期間ｂにおいてコンデンサ９０９に接続されている抵抗の合成抵抗値よりも大きくなる。その結果、出力端９１０の電圧は上昇し、入力電圧も上昇する。 When the input voltage drops to the threshold voltage (2.5V), the reset IC 923 outputs a reset signal (period c). As a result, the reset switch 922 opens, the load 921 is cut off from the power supply unit 900, and the combined resistance value of the resistors connected to the capacitor 909 is greater than the combined resistance value of the resistors connected to the capacitor 909 during the period b. Become. As a result, the voltage at the output terminal 910 rises and the input voltage also rises.

リセット復帰時間ｑが経過し、リセットＩＣ９２３による入力電圧の検知が再開されると（期間ｂ２の開始タイミング）、入力電圧が閾値電圧を超えていることに起因して、リセット信号の出力が停止される。この結果、リセットスイッチ９２３が閉じられ、負荷９２１は電源ユニット９００に接続される。この結果、コンデンサ９０９に接続されている抵抗の合成抵抗値は期間ｃにおいてコンデンサ９０９に接続されている抵抗の合成抵抗値よりも小さくなり、出力端９１０の電圧は減少する。その結果、コンデンサ９０９の両端電圧が出力端９１０の電圧よりも大きいことに起因してコンデンサ９０９の電荷が徐々に放電されていく。なお、期間ｂと比較してＦＥＴ９０４のオン抵抗値は高いことに起因して出力端９１０の電圧は小さいため、入力電圧の低下速度は期間ｂより速い。 When the reset recovery time q elapses and the detection of the input voltage by the reset IC 923 is resumed (the start timing of the period b2), the output of the reset signal is stopped due to the input voltage exceeding the threshold voltage. be. As a result, reset switch 923 is closed and load 921 is connected to power supply unit 900 . As a result, the combined resistance value of the resistors connected to the capacitor 909 becomes smaller than the combined resistance value of the resistors connected to the capacitor 909 during period c, and the voltage at the output terminal 910 decreases. As a result, the voltage across the capacitor 909 is greater than the voltage at the output terminal 910, so that the charges in the capacitor 909 are gradually discharged. Since the on-resistance value of the FET 904 is higher than in the period b, the voltage at the output terminal 910 is small, so the rate of decrease in the input voltage is faster than in the period b.

期間ｃ２では、ＦＥＴ９０４のオン抵抗値が期間ｃに比べて大きいため、コンデンサＣ９０９の充電速度は期間ｃより遅い。 During the period c2, the ON resistance value of the FET 904 is larger than that during the period c, so the charging speed of the capacitor C909 is slower than during the period c.

期間ｂ３では、ＦＥＴ９０４のオン抵抗値が期間ｂ２より大きいため入力電圧の低下速度が期間ｂ２より速い。 In the period b3, the ON resistance value of the FET 904 is higher than in the period b2, so the rate of decrease in the input voltage is faster than in the period b2.

期間ｃ３では、ＦＥＴ９０４のオン抵抗値が期間ｃ２よりも大きいため、コンデンサＣ９０９の充電速度は期間ｃ２より遅い。この結果、入力電圧が５Ｖに到達する前にリセット復帰時間ｑが経過する。 During the period c3, the on-resistance value of the FET 904 is higher than during the period c2, so the charging speed of the capacitor C909 is slower than during the period c2. As a result, the reset recovery time q elapses before the input voltage reaches 5V.

期間ｂ４では、ＦＥＴ９０４のオン抵抗値が期間ｂ３より大きいため、入力電圧の低下速度が期間ｂ３より速い。 During the period b4, the on-resistance value of the FET 904 is higher than during the period b3, so the rate of decrease in the input voltage is faster than during the period b3.

期間ｃ４では、オン抵抗値が非常に大きいため、コンデンサＣ９０９への充電はされないと見なせる。 During the period c4, the on-resistance value is very large, so it can be considered that the capacitor C909 is not charged.

期間ｄでは、リセット復帰時間ｑが経過し、リセットＩＣ９２３は入力電圧の検知を再開する。入力電圧が閾値以下のためリセット信号が継続して出力される。 In period d, reset recovery time q elapses, and reset IC 923 resumes detection of the input voltage. Since the input voltage is below the threshold, the reset signal is continuously output.

特開２０１１－１５９０１０号公報Japanese Patent Application Laid-Open No. 2011-159010

上述のように入力電圧が閾値電圧よりも小さい状態と入力電圧が閾値電圧よりも大きい状態とが繰り返し起こると、装置に不具合が生じる。例えば、負荷がリレースイッチである場合、リレースイッチのＯＮ・ＯＦＦ動作が繰り返されるため、騒音が発生するとともにリレースイッチの寿命が短くなる。また、負荷が、画像形成装置においてユーザに情報を通知する表示部である場合、表示分の点灯・消灯が繰り返し行われ、ユーザに不快感を与える。 If the state where the input voltage is lower than the threshold voltage and the state where the input voltage is higher than the threshold voltage occur repeatedly as described above, the device malfunctions. For example, when the load is a relay switch, the ON/OFF operation of the relay switch is repeated, which causes noise and shortens the life of the relay switch. In addition, when the load is the display section for notifying the user of information in the image forming apparatus, the lighting and extinguishing of the displayed amount are repeatedly performed, which makes the user feel uncomfortable.

上記課題に鑑み、本発明は、負荷に供給される入力電圧が閾値電圧よりも小さい状態と当該入力電圧が閾値電圧よりも大きい状態とが繰り返し起こることを抑制することを目的とする。 SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to suppress repeated occurrence of a state in which the input voltage supplied to a load is lower than a threshold voltage and a state in which the input voltage is higher than the threshold voltage.

上記課題を解決するために、本発明にかかる電源装置は、
電源と当該電源から出力される電圧が供給される負荷との間に設けられ、前記電源に直列に接続されたスイッチング素子と、
前記負荷と前記スイッチング素子との間に設けられ且つ前記スイッチング素子に直列に接続された第１スイッチと、
前記第１スイッチに対して並列に接続された第１の抵抗と、
前記負荷に供給されるべき電圧を平滑化するコンデンサと、
前記コンデンサに対して並列に接続された第２の抵抗と、
前記第２の抵抗に直列に接続され且つ前記コンデンサに対して並列に接続された第２スイッチと、
前記コンデンサによって平滑化された電圧が前記負荷に供給される供給状態と、前記コンデンサによって平滑化された電圧が前記負荷に供給されない遮断状態と、に切り替わる第３スイッチと、
前記コンデンサによって平滑化された電圧が閾値電圧よりも大きい場合は前記第３スイッチを前記接続状態にし、前記コンデンサによって平滑化された電圧が前記閾値電圧よりも小さい場合は前記第３スイッチを前記遮断状態にする第１制御手段と、
前記スイッチング素子、前記第１スイッチ及び前記第２スイッチを制御する第２制御手段と、
を有し、
前記第２制御手段は、前記電源がオンである状態において、前記スイッチング素子がＯＮ状態になるように前記スイッチング素子を制御し、前記第１スイッチがＯＮ状態になるように前記第１スイッチを制御し、前記第２スイッチがＯＦＦ状態になるように前記第２スイッチを制御し、
前記第２制御手段は、前記電源がオンである状態からオフである状態に切り替わると、前記スイッチング素子がＯＦＦ状態になるように前記スイッチング素子を制御し、前記第１スイッチがＯＦＦ状態になるように前記第１スイッチを制御し、前記第２スイッチがＯＮ状態になるように前記第２スイッチを制御することを特徴とする。 In order to solve the above problems, the power supply device according to the present invention includes:
A switching element provided between a power supply and a load to which a voltage output from the power supply is supplied and connected in series to the power supply;
a first switch provided between the load and the switching element and connected in series with the switching element;
a first resistor connected in parallel with the first switch;
a capacitor for smoothing the voltage to be supplied to the load;
a second resistor connected in parallel with the capacitor;
a second switch connected in series with the second resistor and in parallel with the capacitor;
a third switch that switches between a supply state in which the voltage smoothed by the capacitor is supplied to the load and a cutoff state in which the voltage smoothed by the capacitor is not supplied to the load;
When the voltage smoothed by the capacitor is greater than the threshold voltage, the third switch is placed in the connected state, and when the voltage smoothed by the capacitor is smaller than the threshold voltage, the third switch is cut off. a first control means for setting a state;
a second control means for controlling the switching element, the first switch and the second switch;
has
The second control means controls the switching element so that the switching element is turned on when the power supply is on, and controls the first switch so that the first switch is turned on. and controlling the second switch so that the second switch is turned off;
The second control means controls the switching element so that the switching element is turned off when the power supply is switched from an on state to an off state, and the first switch is turned off. and the second switch is controlled so that the second switch is turned on.

本発明によれば、負荷に供給される入力電圧が閾値電圧よりも小さい状態と当該入力電圧が閾値電圧よりも大きい状態とが繰り返し起こることを抑制することができる。 According to the present invention, it is possible to suppress repeated occurrence of a state in which the input voltage supplied to the load is lower than the threshold voltage and a state in which the input voltage is higher than the threshold voltage.

第１実施形態に係る画像形成装置を説明する断面図である。1 is a cross-sectional view for explaining an image forming apparatus according to a first embodiment; FIG. 第１実施形態に係る画像形成装置の制御構成を示すブロック図である。3 is a block diagram showing the control configuration of the image forming apparatus according to the first embodiment; FIG. システムコントローラ１５１へ電力を供給する構成を説明する図である。3 is a diagram illustrating a configuration for supplying power to the system controller 151; FIG. 第１実施形態に係る電源装置の構成を示すブロック図である。1 is a block diagram showing the configuration of a power supply device according to a first embodiment; FIG. 第１実施形態に係る入力電圧、リセット信号及びＦＥＴの抵抗値を示すタイミングチャートである。4 is a timing chart showing input voltages, reset signals, and resistance values of FETs according to the first embodiment; 従来の電源回路の動作を説明する図である。It is a figure explaining operation|movement of the conventional power supply circuit. 従来の電源回路における入力電圧、リセット信号及びＦＥＴの抵抗値を示すタイミングチャートである。4 is a timing chart showing input voltages, reset signals, and resistance values of FETs in a conventional power supply circuit;

以下に図面を参照して、本発明の好適な実施の形態を説明する。ただし、この実施の形態に記載されている構成部品の形状及びそれらの相対配置などは、この発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、この発明の範囲が以下の実施の形態に限定される趣旨のものではない。 Preferred embodiments of the present invention will be described below with reference to the drawings. However, the shapes and relative positions of the components described in this embodiment should be changed as appropriate according to the configuration of the device to which this invention is applied and various conditions, and the scope of this invention is It is not intended to be limited to the following embodiments.

〔第１実施形態〕
［画像形成装置］
図１は、本実施形態で用いられるシート搬送装置を有するカラーの電子写真方式の複写機（以下、画像形成装置と称する）１００の構成を示す断面図である。なお、画像形成装置は複写機に限定されず、例えば、ファクシミリ装置、印刷機、プリンタ等であっても良い。また、記録方式は、電子写真方式に限らず、例えば、インクジェット等であっても良い。更に、画像形成装置の形式はモノクロ及びカラーのいずれの形式であっても良い。 [First Embodiment]
[Image forming apparatus]
FIG. 1 is a sectional view showing the configuration of a color electrophotographic copying machine (hereinafter referred to as an image forming apparatus) 100 having a sheet conveying device used in this embodiment. Note that the image forming apparatus is not limited to a copying machine, and may be, for example, a facsimile machine, a printing machine, a printer, or the like. Moreover, the recording method is not limited to the electrophotographic method, and may be, for example, an inkjet method. Furthermore, the format of the image forming apparatus may be either monochrome or color.

以下に、図１を用いて、画像形成装置１００の構成および機能について説明する。 The configuration and functions of the image forming apparatus 100 will be described below with reference to FIG.

画像印刷装置３０１の内部には、記録媒体Ｐを収納するシート収納トレイ９が設けられている。なお、記録媒体とは、画像形成装置によって画像が形成されるものであって、例えば、用紙、樹脂シート、布、ＯＨＰシート、ラベル等は記録媒体に含まれる。 A sheet storage tray 9 for storing the recording medium P is provided inside the image printing apparatus 301 . A recording medium is a medium on which an image is formed by an image forming apparatus, and includes, for example, paper, resin sheets, cloth, OHP sheets, labels, and the like.

シート収納トレイ９に収納された記録媒体Ｐは、ピックアップローラ１０によって送り出され、搬送ローラ１１によってレジストレーションローラ１２へ搬送される。 A recording medium P stored in a sheet storage tray 9 is sent out by a pickup roller 10 and conveyed to a registration roller 12 by a conveying roller 11 .

ＰＣ等の外部装置から出力された画像信号は、半導体レーザ及びポリゴンミラーを含む光走査装置３Ｙ、３Ｍ、３Ｃ、３Ｋに色成分ごとに入力される。具体的には、外部装置から出力されたイエローに関する画像信号は光走査装置３Ｙに入力され、外部装置から出力されたマゼンタに関する画像信号は光走査装置３Ｍに入力される。また、外部装置から出力されたシアンに関する画像信号は光走査装置３Ｃに入力され、外部装置から出力されたブラックに関する画像信号は光走査装置３Ｋに入力される。なお、以下の説明においては、イエローの画像が形成される構成について説明するが、マゼンタ、シアン、ブラックについても同様の構成である。 Image signals output from an external device such as a PC are input for each color component to optical scanning devices 3Y, 3M, 3C, and 3K including semiconductor lasers and polygon mirrors. Specifically, the yellow image signal output from the external device is input to the optical scanning device 3Y, and the magenta image signal output from the external device is input to the optical scanning device 3M. A cyan image signal output from an external device is input to the optical scanning device 3C, and a black image signal output from the external device is input to the optical scanning device 3K. In the following description, the configuration for forming a yellow image will be described, but the configuration is the same for magenta, cyan, and black.

感光ドラム１Ｙは、帯電器２Ｙによって外周面が帯電される。感光ドラム１Ｙの外周面が帯電された後、外部装置から光走査装置３Ｙに入力された画像信号に応じたレーザ光が、光走査装置３Ｙからポリゴンミラー等の光学系を経由し、感光ドラム１Ｙの外周面に照射される。この結果、感光ドラム１Ｙの外周面に静電潜像が形成される。 The peripheral surface of the photosensitive drum 1Y is charged by the charger 2Y. After the outer peripheral surface of the photosensitive drum 1Y is charged, a laser beam corresponding to an image signal input from an external device to the optical scanning device 3Y passes from the optical scanning device 3Y through an optical system such as a polygon mirror, and reaches the photosensitive drum 1Y. is irradiated to the outer peripheral surface of the As a result, an electrostatic latent image is formed on the outer peripheral surface of the photosensitive drum 1Y.

続いて、静電潜像が現像器４Ｙのトナーによって現像され、感光ドラム１Ｙの外周面にトナー像が形成される。感光ドラム１Ｙに形成されたトナー像は、感光ドラム１Ｙと対向する位置に設けられた転写ローラ５Ｙによって転写ベルト６に転写される。 Subsequently, the electrostatic latent image is developed with toner in the developing device 4Y to form a toner image on the outer circumferential surface of the photosensitive drum 1Y. The toner image formed on the photosensitive drum 1Y is transferred to the transfer belt 6 by a transfer roller 5Y provided at a position facing the photosensitive drum 1Y.

転写ベルト６に転写されたイエロー、マゼンタ、シアン、ブラックのトナー像は、転写ローラ対１５ａ、１５ｂによって記録媒体Ｐに転写される。この転写タイミングに合わせて、レジストレーションローラ１２は記録媒体を転写部としての転写ローラ対１５ａ、１５ｂへ送り込む。 The yellow, magenta, cyan, and black toner images transferred to the transfer belt 6 are transferred to the recording medium P by the transfer roller pairs 15a and 15b. In synchronization with this transfer timing, the registration roller 12 feeds the recording medium to a pair of transfer rollers 15a and 15b as a transfer section.

前述の如くして、トナー像が転写された記録媒体Ｐは、定着器１６へ送り込まれ、定着器１６によって加熱加圧されて、トナー像が記録媒体に定着される。このようにして、画像形成装置１００によって記録媒体に画像が形成される。画像が形成された記録媒体は、搬送ローラ１７、１８、１９、２０によって画像形成装置１００の機外へ排出される。 As described above, the recording medium P onto which the toner image has been transferred is sent to the fixing device 16, where it is heated and pressurized by the fixing device 16 to fix the toner image onto the recording medium. In this manner, the image forming apparatus 100 forms an image on the recording medium. The recording medium on which the image is formed is discharged outside the image forming apparatus 100 by conveying rollers 17 , 18 , 19 and 20 .

以上が画像形成装置１００の構成および機能についての説明である。 The configuration and functions of the image forming apparatus 100 have been described above.

＜画像形成装置の制御構成＞
図２は、画像形成装置１００の制御構成の例を示すブロック図である。図２に示すように、画像形成装置１００には電源装置２００が設けられている。画像形成装置１００の内部の各種装置は電源装置２００から出力される電力によって稼働する。 <Control Configuration of Image Forming Apparatus>
FIG. 2 is a block diagram showing an example of the control configuration of the image forming apparatus 100. As shown in FIG. As shown in FIG. 2, the image forming apparatus 100 is provided with a power supply device 200 . Various devices inside the image forming apparatus 100 are operated by power output from the power supply device 200 .

システムコントローラ１５１は、図２に示すように、ＣＰＵ１５１ａ、ＲＯＭ１５１ｂ、ＲＡＭ１５１ｃを備えている。また、システムコントローラ１５１は、画像処理部１１２、操作部１５２、アナログ・デジタル（Ａ／Ｄ）変換器１５３、高圧制御部１５５、モータ制御装置６００、センサ類１５９、ＡＣドライバ１６０と接続されている。システムコントローラ１５１は、接続された各ユニットとの間でデータやコマンドの送受信をすることが可能である。 The system controller 151, as shown in FIG. 2, includes a CPU 151a, a ROM 151b, and a RAM 151c. The system controller 151 is also connected to the image processing section 112, the operation section 152, the analog/digital (A/D) converter 153, the high voltage control section 155, the motor control device 600, the sensors 159, and the AC driver 160. . The system controller 151 can transmit and receive data and commands to and from each connected unit.

ＣＰＵ１５１ａは、ＲＯＭ１５１ｂに格納された各種プログラムを読み出して実行することによって、予め定められた画像形成シーケンスに関連する各種シーケンスを実行する。 The CPU 151a reads and executes various programs stored in the ROM 151b to execute various sequences related to a predetermined image forming sequence.

ＲＡＭ１５１ｃは記憶デバイスである。ＲＡＭ１５１ｃには、例えば、高圧制御部１５６に対する設定値、モータ制御装置６００に対する指令値及び操作部１５２から受信される情報等の各種データが格納される。 RAM 151c is a storage device. The RAM 151c stores various data such as setting values for the high-voltage control unit 156, command values for the motor control device 600, and information received from the operation unit 152, for example.

システムコントローラ１５１は、画像処理部１１２における画像処理に必要となる、画像形成装置１００の内部に設けられた各種装置の設定値データを画像処理部１１２に送信する。更に、システムコントローラ１５１は、センサ類１５９からの信号を受信して、受信した信号に基づいて高圧ユニット１５６を制御する。 The system controller 151 transmits setting value data of various devices provided inside the image forming apparatus 100 , which is necessary for image processing in the image processing unit 112 , to the image processing unit 112 . Furthermore, the system controller 151 receives signals from the sensors 159 and controls the high voltage unit 156 based on the received signals.

高圧制御部１５５は、システムコントローラ１５１から出力される制御信号に応じて、高圧ユニット１５６（帯電器２Ｙ、２Ｍ、２Ｃ、２Ｋ、現像器４Ｙ、４Ｍ、４Ｃ、４Ｋ、転写ローラ対１５ａ、１５ｂ等）を駆動する。 The high-voltage controller 155 controls the high-voltage unit 156 (chargers 2Y, 2M, 2C, 2K, developing devices 4Y, 4M, 4C, 4K, transfer roller pairs 15a, 15b, etc.) according to control signals output from the system controller 151. ).

モータ制御装置６００は、ＣＰＵ１５１ａから出力された指令に応じて、画像形成装置１００に設けられた負荷を駆動するモータ５０９を駆動する。 Motor control device 600 drives motor 509 that drives a load provided in image forming apparatus 100 in accordance with a command output from CPU 151a.

Ａ／Ｄ変換器１５３は、定着ヒータ１６１の温度を検出するためのサーミスタ１５４が検出した検出信号を受信し、検出信号をアナログ信号からデジタル信号に変換してシステムコントローラ１５１に送信する。システムコントローラ１５１は、Ａ／Ｄ変換器１５３から受信したデジタル信号に基づいてＡＣドライバ１６０の制御を行う。ＡＣドライバ１６０は、定着ヒータ１６１の温度が定着処理を行うために必要な温度となるように定着ヒータ１６１を制御する。なお、定着ヒータ１６１は、定着処理に用いられるヒータであり、画像形成部としての定着器１６に含まれる。 A/D converter 153 receives a detection signal detected by a thermistor 154 for detecting the temperature of fixing heater 161 , converts the detection signal from an analog signal to a digital signal, and transmits the digital signal to system controller 151 . The system controller 151 controls the AC driver 160 based on the digital signal received from the A/D converter 153 . The AC driver 160 controls the fixing heater 161 so that the temperature of the fixing heater 161 reaches a temperature necessary for performing the fixing process. Note that the fixing heater 161 is a heater used for fixing processing, and is included in the fixing device 16 as an image forming unit.

システムコントローラ１５１は、使用する記録媒体の種類（以下、紙種と称する）等の設定をユーザが行うための操作画面を、操作部１５２に設けられた表示部に表示するように、操作部１５２を制御する。システムコントローラ１５１は、ユーザが設定した情報を操作部１５２から受信し、ユーザが設定した情報に基づいて画像形成装置１００の動作シーケンスを制御する。また、システムコントローラ１５１は、画像形成装置の状態を示す情報を操作部１５２に送信する。なお、画像形成装置の状態を示す情報とは、例えば、画像形成枚数、画像形成動作の進行状況、画像印刷装置３０１及び原稿給送装置２０１におけるシートのジャムや重送等に関する情報である。操作部１５２は、システムコントローラ１５１から受信した情報を表示部に表示（通知）する。 The system controller 151 causes the operation unit 152 to display an operation screen for the user to set the type of recording medium to be used (hereinafter referred to as paper type) on the display unit provided in the operation unit 152. to control. The system controller 151 receives information set by the user from the operation unit 152 and controls the operation sequence of the image forming apparatus 100 based on the information set by the user. Also, the system controller 151 transmits information indicating the state of the image forming apparatus to the operation unit 152 . The information indicating the state of the image forming apparatus is, for example, the number of images to be formed, the progress of the image forming operation, sheet jams and double feeding in the image printing apparatus 301 and document feeding apparatus 201, and the like. The operation unit 152 displays (notifies) information received from the system controller 151 on the display unit.

前述の如くして、システムコントローラ１５１は、画像形成装置１００の動作シーケンスを制御する。 The system controller 151 controls the operation sequence of the image forming apparatus 100 as described above.

［電源装置］
次に、本実施形態における電源装置２００について説明する。図３は、システムコントローラ１５１へ電力を供給する構成を説明する図である。図３に示すように、画像形成装置１００は、商用電源ＡＣから電力が供給される常夜電源６０２、ユーザによって操作されるメイン電源スイッチ６０３を有する。また、画像形成装置１００は、ＦＥＴなどのスイッチング素子によって構成されシステムコントローラ１５１によってオン状態／オフ状態が制御されるラッチスイッチ６０５を有する。 [Power supply]
Next, the power supply device 200 according to this embodiment will be described. FIG. 3 is a diagram illustrating a configuration for supplying power to the system controller 151. As shown in FIG. As shown in FIG. 3, the image forming apparatus 100 has an all-night power supply 602 supplied with power from a commercial power supply AC, and a main power switch 603 operated by a user. The image forming apparatus 100 also has a latch switch 605 that is configured by a switching element such as an FET and whose on/off state is controlled by the system controller 151 .

ユーザによってメイン電源スイッチ６０３がオフ状態からオン状態に切り替えられると、常夜電源６０２からシステムコントローラ１５１への電力の供給が開始されてシステムコントローラ１５１が起動する。システムコントローラ１５１は、ラッチスイッチ６０５の状態をオン状態にして、自身への電力の供給状態をラッチする。この結果、メイン電源スイッチ６０４がユーザによってオン状態からオフ状態に切り替えられたとしても、常夜電源６０２からシステムコントローラ１５１への電力の供給がラッチスイッチ６０３を介して維持される。さらに、システムコントローラ１５１は、非常夜電源スイッチ６０６をオン状態にする。この結果、非常夜電源６０７から電源回路２００への電力の供給が行われる。 When the user switches the main power switch 603 from the OFF state to the ON state, power supply from the all-night power supply 602 to the system controller 151 is started and the system controller 151 is activated. The system controller 151 turns on the latch switch 605 to latch the power supply state to itself. As a result, even if the main power switch 604 is switched from the ON state to the OFF state by the user, power supply from the all-night power supply 602 to the system controller 151 is maintained via the latch switch 603 . Furthermore, the system controller 151 turns on the non-night power switch 606 . As a result, power is supplied from the non-night power supply 607 to the power supply circuit 200 .

ユーザによってメイン電源スイッチ６０３がオン状態からオフ状態に切り替えられると、常夜電源６０２からシステムコントローラに電力を供給するための経路が遮断される。ユーザによってメイン電源スイッチ６０３がオン状態からオフ状態に切り替えられると、システムコントローラ１５１は、非常夜電源スイッチ６０６をオフ状態にする。この結果、商業電源ＡＣから非常夜電源６０７への電力の供給が遮断される。ユーザによってメイン電源スイッチ６０３がオン状態からオフ状態に切り替えられると、システムコントローラ１５１は、後述する方法により電源回路２００をオフ状態にする。その後、システムコントローラ１５１は、ラッチスイッチ６０５をオフ状態にして、システムコントローラ１５１自身をオフ状態にする。 When the user switches the main power switch 603 from the ON state to the OFF state, the path for supplying power from the night power supply 602 to the system controller is cut off. When the user switches the main power switch 603 from the ON state to the OFF state, the system controller 151 turns the non-night power switch 606 to the OFF state. As a result, the power supply from the commercial power supply AC to the non-night power supply 607 is cut off. When the user switches the main power switch 603 from the on state to the off state, the system controller 151 turns off the power supply circuit 200 by a method described later. Thereafter, the system controller 151 turns off the latch switch 605 to turn off the system controller 151 itself.

次に、電源回路２００をオフ状態にする方法について説明する。図４は、電源装置２００の構成を説明する図である。 Next, a method for turning off the power supply circuit 200 will be described. FIG. 4 is a diagram illustrating the configuration of the power supply device 200. As shown in FIG.

図４に示すように、電源装置２００は操作部１５２に接続されている。電源装置２００は、ＤＣ供給部３０１、スイッチ３０２、抵抗３０３、スイッチ３０６、抵抗３０７、コンデンサ３０９を備える。コンデンサ３０９は、ＤＣ供給部３０１から出力される電圧を平滑化する。ＤＣ供給部３０１には５Ｖ電源に直列に接続されたＦＥＴ３０４が設けられている。ＦＥＴ３０４はシステムコントローラ１５１により制御される。なお、電圧５Ｖは、非常夜電源６０７から供給される。 As shown in FIG. 4, the power supply device 200 is connected to the operation section 152 . The power supply device 200 includes a DC supply section 301 , a switch 302 , a resistor 303 , a switch 306 , a resistor 307 and a capacitor 309 . Capacitor 309 smoothes the voltage output from DC supply 301 . The DC supply unit 301 is provided with an FET 304 connected in series with the 5V power supply. FET 304 is controlled by system controller 151 . Note that the voltage of 5 V is supplied from the non-night power source 607 .

スイッチ３０２はシステムコントローラ１５１により制御される。また、スイッチ３０６はシステムコントローラ１５１により制御される。メイン電源スイッチ６０３がＯＮである場合、システムコントローラ１５１は、スイッチ３０２を開いて抵抗３０３を出力端３１０から遮断する。その後、システムコントローラ１５１は、スイッチ３０６を閉じて抵抗３０７を短絡状態にする。その後、システムコントローラ１５１は、ＦＥＴ３０４をＯＮ状態にする。一方、メイン電源スイッチ６０３がＯＦＦである場合、システムコントローラ１５１は、スイッチ３０２を閉じて抵抗３０３を出力端３１０に接続させる。その後、システムコントローラ１５１は、スイッチ３０６を開いて抵抗３０７の短絡状態を解消する。その後、システムコントローラ１５１は、ＦＥＴ３０４をＯＦＦ状態にする。 Switch 302 is controlled by system controller 151 . Also, the switch 306 is controlled by the system controller 151 . When main power switch 603 is ON, system controller 151 opens switch 302 to disconnect resistor 303 from output 310 . Thereafter, system controller 151 closes switch 306 to short circuit resistor 307 . After that, the system controller 151 turns on the FET 304 . On the other hand, when the main power switch 603 is OFF, the system controller 151 closes the switch 302 to connect the resistor 303 to the output terminal 310 . The system controller 151 then opens the switch 306 to remove the short circuit condition of the resistor 307 . After that, the system controller 151 turns off the FET 304 .

通知部としての操作部１５２には、負荷１２１、リセットスイッチ１２２、リセットＩＣ１２３が設けられている。リセットＩＣ１２３は、電源装置２００から入力される電圧が不安定な状態で負荷１２１に供給されないようにする役割を果たす。具体的には、リセットＩＣ１２３は、電源装置２００から入力される電圧（入力端１３０の電圧）を検知する。検知された電圧が閾値電圧以下である場合、リセットＩＣ１２３からリセット信号が出力される。リセット信号によりリセットスイッチ１２２が開き、負荷１２１は入力端１３０から切断される（遮断状態））。一方、検知された電圧が閾値電圧を超えると、リセットＩＣ１２３からリセット信号は出力されなくなる。即ち、リセットスイッチ１２２は閉じた状態になり、負荷１２１が入力端１３０に接続される（接続状態）。 A load 121, a reset switch 122, and a reset IC 123 are provided in the operation unit 152 as a notification unit. The reset IC 123 serves to prevent the voltage input from the power supply device 200 from being supplied to the load 121 in an unstable state. Specifically, the reset IC 123 detects the voltage input from the power supply device 200 (the voltage at the input terminal 130). If the detected voltage is equal to or less than the threshold voltage, the reset IC 123 outputs a reset signal. The reset signal opens the reset switch 122 and disconnects the load 121 from the input terminal 130 (cutoff state). On the other hand, when the detected voltage exceeds the threshold voltage, the reset signal is no longer output from the reset IC 123 . That is, the reset switch 122 is closed, and the load 121 is connected to the input terminal 130 (connected state).

リセットＩＣ１２３にはリセット復帰時間ｑが設定されている。リセット信号を出力してからリセット復帰時間ｑが経過するまではリセットＩＣ１２３による電圧の検知は行われない。 A reset recovery time q is set in the reset IC 123 . The voltage is not detected by the reset IC 123 until the reset return time q has elapsed after the reset signal was output.

図５は、メイン電源スイッチ６０３をＯＮからＯＦＦにしたときにリセットＩＣ９２３により検知される電圧（入力電圧）、リセット信号及びＦＥＴの抵抗値（オン抵抗値）を示すタイミングチャートである。本実施形態においては、例えば、抵抗３０７＝１ｋΩ、抵抗３０３＝１ｋΩ、負荷１２１＝１００Ωとする。 FIG. 5 is a timing chart showing the voltage (input voltage) detected by the reset IC 923 when the main power switch 603 is turned from ON to OFF, the reset signal, and the resistance value of the FET (ON resistance value). In this embodiment, for example, resistor 307=1 kΩ, resistor 303=1 kΩ, and load 121=100Ω.

期間ａにおいて、メイン電源スイッチ６０３はＯＮ状態であり、ＦＥＴ９０４はＯＮ状態である。この結果、出力端３１０には５Ｖが出力され、コンデンサ３０９に電荷が蓄えられる。 During the period a, the main power switch 603 is ON and the FET 904 is ON. As a result, 5 V is output to the output terminal 310 and the capacitor 309 is charged.

メイン電源スイッチ６０３がＯＦＦ状態になると、スイッチ３０２が閉じられ、スイッチ３０６が開けられる。また、システムコントローラ１５１によりＦＥＴ３０４がＯＮ状態からＯＦＦ状態に切り替えられる。ここで、ＦＥＴ３０４は、ＯＮ状態（抵抗値０Ω）からＯＦＦ状態（例えば、抵抗値１０ＭΩ）に瞬時に切り替わるわけではなく、徐々に切り替わっていき（抵抗値が上昇していき）、出力端３１０の電圧は徐々に低下していく。期間ｂにおいては、コンデンサ３０９の両端電圧が入力端１３０の電圧よりも大きいことに起因してコンデンサ３０９の電荷が徐々に放電されていく。また、リセットＩＣ１２３の入力電圧は減少する。具体的には、リセットＩＣ１２３の入力電圧は、電圧５Ｖを抵抗３０７と抵抗３０３と負荷１２１の抵抗との合成抵抗により分圧された分圧値へと減少する。本実施形態において、分圧値は、以下の式（１）で表される。
分圧値＝常夜電圧×合成抵抗／（抵抗３０３＋抵抗３０７＋負荷１２１の抵抗）
＝５Ｖ×９１Ω／（９１Ω＋１ｋΩ）
≒０．４２Ｖ （１） When the main power switch 603 is turned off, switch 302 is closed and switch 306 is opened. Also, the FET 304 is switched from the ON state to the OFF state by the system controller 151 . Here, the FET 304 is not instantly switched from the ON state (resistance value 0Ω) to the OFF state (for example, the resistance value 10MΩ), but is gradually switched (the resistance value increases). The voltage gradually drops. In the period b, the voltage across the capacitor 309 is higher than the voltage at the input terminal 130, so the charges in the capacitor 309 are gradually discharged. Also, the input voltage of the reset IC 123 decreases. Specifically, the input voltage of the reset IC 123 is reduced to a divided voltage value obtained by dividing the voltage 5 V by the combined resistance of the resistors 307 and 303 and the resistance of the load 121 . In this embodiment, the partial pressure value is represented by the following formula (1).
Voltage division value = voltage at night x combined resistance/(resistor 303 + resistor 307 + resistance of load 121)
= 5V x 91Ω/(91Ω + 1kΩ)
≈0.42V (1)

入力電圧が分圧値へと減少する途中で閾値電圧（２．５Ｖ）に到達すると、リセットＩＣ１２３はリセット信号を出力する。この結果、リセットスイッチ１２２が開き、負荷１２１が電源装置２００から遮断される。期間ｃでは、リセットＩＣ１２３の入力電圧は、以下の式（２）で表される。
分圧値＝常夜電圧×合成抵抗／（抵抗３０３＋抵抗３０７）
≒５Ｖ×１ｋΩ／（１ｋΩ＋１ｋΩ）
≒２．５Ｖ （２） When the input voltage reaches the threshold voltage (2.5V) while decreasing to the divided voltage value, the reset IC 123 outputs a reset signal. As a result, the reset switch 122 opens and the load 121 is disconnected from the power supply device 200 . In the period c, the input voltage of the reset IC 123 is represented by the following formula (2).
Voltage division value = voltage at night x combined resistance/(resistor 303 + resistor 307)
≈5V×1kΩ/(1kΩ+1kΩ)
≈2.5V (2)

期間ｃにおいて、ＦＥＴ３０４のオン抵抗が増加すると、コンデンサ９０９の両端電圧が入力端９１０の電圧よりも大きいことに起因してコンデンサ９０９の電荷が徐々に放電されていく。また、リセットＩＣ９２３の入力電圧は低下する。 During period c, when the on-resistance of the FET 304 increases, the voltage across the capacitor 909 is greater than the voltage at the input terminal 910, causing the charge in the capacitor 909 to gradually discharge. Also, the input voltage of the reset IC 923 decreases.

期間ｄでは、リセット復帰時間ｑが経過し、リセットＩＣ１２３は入力電圧の検知を再開する。入力電圧が閾値以下であるためリセット信号が継続して出力され、コンデンサ３０９の電荷は、抵抗３０３で放電され続け、入力電圧は０Ｖになる。 In period d, reset recovery time q elapses, and reset IC 123 restarts detection of the input voltage. Since the input voltage is below the threshold, the reset signal continues to be output, the charge in the capacitor 309 continues to be discharged through the resistor 303, and the input voltage becomes 0V.

以上のように、本実施形態では、ＤＣ供給部３０１とコンデンサ３０９との間に、互いに並列に接続された抵抗３０７及びスイッチ３０６が設けられる。メイン電源スイッチ６０３がＯＮ状態においては、スイッチ３０６はＯＮ状態であり抵抗３０７は短絡状態である。また、ＦＥＴ３０４はＯＮ状態であり、スイッチ３０２はＯＦＦ状態である。この結果、メイン電源スイッチ６０３がＯＮ状態においては、抵抗３０７及び抵抗３０３による電力消費が無い状態で電力が負荷１２１に供給される。また、メイン電源スイッチ６０３がＯＦＦ状態においては、スイッチ３０６はＯＦＦ状態であり抵抗３０７はコンデンサ３０９に接続される。また、ＦＥＴ３０４はＯＦＦ状態であり、スイッチ３０２はＯＮ状態である。この結果、メイン電源スイッチ６０３がＯＦＦ状態においては、抵抗３０７及び抵抗３０３によってコンデンサ３０９に蓄えられた電力が消費される。メイン電源スイッチ６０３がＯＦＦ状態において抵抗３０７がコンデンサ３０９に接続されることにより、リセットＩＣ１２３によってリセットスイッチ１２２がＯＦＦになった際にコンデンサ３０９が再び充電されることを防止することができる。即ち、負荷に供給される入力電圧が閾値電圧よりも小さい状態と当該入力電圧が閾値電圧よりも大きい状態とが繰り返し起こることを抑制することができる。 As described above, in this embodiment, the resistor 307 and the switch 306 connected in parallel are provided between the DC supply section 301 and the capacitor 309 . When the main power switch 603 is ON, the switch 306 is ON and the resistor 307 is short-circuited. Also, the FET 304 is in the ON state, and the switch 302 is in the OFF state. As a result, when the main power switch 603 is in the ON state, power is supplied to the load 121 without power consumption by the resistors 307 and 303 . When the main power switch 603 is off, the switch 306 is off and the resistor 307 is connected to the capacitor 309 . Also, the FET 304 is in the OFF state and the switch 302 is in the ON state. As a result, when the main power switch 603 is in the OFF state, the power stored in the capacitor 309 is consumed by the resistors 307 and 303 . By connecting the resistor 307 to the capacitor 309 when the main power switch 603 is in the OFF state, it is possible to prevent the capacitor 309 from being charged again when the reset switch 122 is turned OFF by the reset IC 123 . That is, it is possible to suppress the repeated occurrence of a state in which the input voltage supplied to the load is lower than the threshold voltage and a state in which the input voltage is higher than the threshold voltage.

１２２ リセットスイッチ
１２３ リセットＩＣ
３０２、３０６ スイッチ
３０３、３０７ 抵抗
３０４ ＦＥＴ
３０９ コンデンサ
１５１ システムコントローラ
２００ 電源装置 122 reset switch 123 reset IC
302, 306 switch 303, 307 resistor 304 FET
309 capacitor 151 system controller 200 power supply

Claims (3)

電源と当該電源から出力される電圧が供給される負荷との間に設けられ、前記電源に直列に接続されたスイッチング素子と、
前記負荷と前記スイッチング素子との間に設けられ且つ前記スイッチング素子に直列に接続された第１スイッチと、
前記第１スイッチに対して並列に接続された第１の抵抗と、
前記負荷に供給されるべき電圧を平滑化するコンデンサと、
前記コンデンサに対して並列に接続された第２の抵抗と、
前記第２の抵抗に直列に接続され且つ前記コンデンサに対して並列に接続された第２スイッチと、
前記コンデンサによって平滑化された電圧が前記負荷に供給される供給状態と、前記コンデンサによって平滑化された電圧が前記負荷に供給されない遮断状態と、に切り替わる第３スイッチと、
前記コンデンサによって平滑化された電圧が閾値電圧よりも大きい場合は前記第３スイッチを前記接続状態にし、前記コンデンサによって平滑化された電圧が前記閾値電圧よりも小さい場合は前記第３スイッチを前記遮断状態にする第１制御手段と、
前記スイッチング素子、前記第１スイッチ及び前記第２スイッチを制御する第２制御手段と、
を有し、
前記第２制御手段は、前記電源がオンである状態において、前記スイッチング素子がＯＮ状態になるように前記スイッチング素子を制御し、前記第１スイッチがＯＮ状態になるように前記第１スイッチを制御し、前記第２スイッチがＯＦＦ状態になるように前記第２スイッチを制御し、
前記第２制御手段は、前記電源がオンである状態からオフである状態に切り替わると、前記スイッチング素子がＯＦＦ状態になるように前記スイッチング素子を制御し、前記第１スイッチがＯＦＦ状態になるように前記第１スイッチを制御し、前記第２スイッチがＯＮ状態になるように前記第２スイッチを制御することを特徴とする電源装置。 A switching element provided between a power supply and a load to which a voltage output from the power supply is supplied and connected in series to the power supply;
a first switch provided between the load and the switching element and connected in series with the switching element;
a first resistor connected in parallel with the first switch;
a capacitor for smoothing the voltage to be supplied to the load;
a second resistor connected in parallel with the capacitor;
a second switch connected in series with the second resistor and in parallel with the capacitor;
a third switch that switches between a supply state in which the voltage smoothed by the capacitor is supplied to the load and a cutoff state in which the voltage smoothed by the capacitor is not supplied to the load;
When the voltage smoothed by the capacitor is greater than the threshold voltage, the third switch is placed in the connected state, and when the voltage smoothed by the capacitor is smaller than the threshold voltage, the third switch is cut off. a first control means for setting a state;
a second control means for controlling the switching element, the first switch and the second switch;
has
The second control means controls the switching element so that the switching element is turned on when the power supply is on, and controls the first switch so that the first switch is turned on. and controlling the second switch so that the second switch is turned off;
The second control means controls the switching element so that the switching element is turned off when the power supply is switched from an on state to an off state, and the first switch is turned off. and controlling the second switch so that the second switch is turned on. 前記第２制御手段は、前記電源とは異なる第２の電源から供給される電力に基づいて動作することを特徴とする請求項１に記載の電源装置。 2. The power supply device according to claim 1, wherein said second control means operates based on power supplied from a second power supply different from said power supply. 請求項１又は２に記載の電源装置と、
記録媒体に画像を形成する画像形成部と、
前記負荷としての通知部であって、ユーザに情報を通知する通知部と、
を有することを特徴とする画像形成装置。 A power supply device according to claim 1 or 2;
an image forming unit that forms an image on a recording medium;
a notification unit as the load, the notification unit notifying the user of information;
An image forming apparatus comprising:

Images