JP2023031952A - Substrate and mounting substrate - Google Patents

Abstract

To provide a substrate capable of suppressing the generation of a solder ball in a connection part between a wiring and a center pad.SOLUTION: A substrate comprises: a base material having a main surface; a center pad part that is arranged on the main surface; a peripheral pad part existed in the circumference of the center pad part; a conductor pattern that has a wiring connecting an outer peripheral edge of the center pad part and the peripheral pad part; and a solder resist that is arranged on the main surface so as to cover the conductor pattern, and forms a first open making the center pad part expose and a second open making the peripheral pad part expose. The solder resist covers a connection part with the center pad part of the wiring.SELECTED DRAWING: Figure 1

Description

本発明は、基板及び実装基板に関する。 The present invention relates to substrates and mounting substrates.

例えば、特開２０１６－１８８４６号公報（特許文献１）には、半導体パッケージが記載されている。特許文献１に記載の半導体パッケージは、ＱＦＮ（Quad Flat Non-leaded）パッケージである。特許文献１の半導体パッケージの裏面からは、中央電極及び複数の周辺電極が露出している。中央電極は、裏面の中央にある。周辺電極は、中央電極の周囲にある。 For example, Japanese Patent Application Laid-Open No. 2016-18846 (Patent Document 1) describes a semiconductor package. The semiconductor package described in Patent Document 1 is a QFN (Quad Flat Non-leaded) package. A central electrode and a plurality of peripheral electrodes are exposed from the back surface of the semiconductor package of Patent Document 1. A central electrode is in the center of the back surface. A peripheral electrode surrounds the central electrode.

特開２０１６－１８８４６号公報JP 2016-18846 A

特許文献１に記載の半導体パッケージは、基板上に実装される。基板は、例えば、基材と、導体パターンと、ソルダレジストとを有している。導体パターンは、基材の主面上に配置されており、中央パッドと、複数の周辺パッドと、配線とを有している。周辺パッドは、中央パッドの周囲にある。配線は、中央パッドの外周縁と周辺パッドとを接続している。ソルダレジストは、導体パターンを覆うように基材の主面上に配置されている。ソルダレジストには、中央パッドを露出させる第１開口と、周辺パッドを露出させる複数の第２開口が形成されている。 The semiconductor package described in Patent Document 1 is mounted on a substrate. The board has, for example, a base material, a conductor pattern, and a solder resist. A conductor pattern is disposed on the main surface of the substrate and has a central pad, a plurality of peripheral pads, and wiring. Peripheral pads surround the central pad. The wiring connects the outer edge of the central pad and the peripheral pads. A solder resist is arranged on the main surface of the substrate so as to cover the conductor pattern. The solder resist is formed with a first opening exposing the central pad and a plurality of second openings exposing the peripheral pads.

特許文献１に記載の半導体パッケージは、中央電極が中央パッドにはんだ合金で接合されるとともに、周辺電極が周辺パッドにはんだ合金で接合されることにより、基板上に実装される。 The semiconductor package described in Patent Document 1 is mounted on a substrate by bonding the central electrode to the central pad with a solder alloy, and by bonding the peripheral electrode to the peripheral pad with a solder alloy.

第１開口は、平面視において、中央パッドの外周縁よりも外側にあることがある。すなわち、配線と中央パッドの外周縁との接続部は、第１開口から露出している。その結果、中央電極と中央パッドとを接合するためにはんだ合金を溶融させた際に、溶融されたはんだ合金の一部が、配線と中央パッドの外周縁との接続部において、はんだボールになることがある。はんだボールは、隣り合っている周辺パッドの間を短絡させる原因となるおそれがある。 The first opening may be located outside the outer peripheral edge of the central pad in plan view. That is, the connecting portion between the wiring and the outer peripheral edge of the central pad is exposed through the first opening. As a result, when the solder alloy is melted to join the center electrode and the center pad, part of the melted solder alloy becomes a solder ball at the connection between the wiring and the outer periphery of the center pad. Sometimes. Solder balls can cause shorts between adjacent peripheral pads.

本発明は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本発明は、配線と中央パッドとの接続部におけるはんだボールの発生を抑制可能な基板及び実装基板を提供するものである。 The present invention has been made in view of the problems of the prior art as described above. More specifically, the present invention provides a substrate and a mounting substrate capable of suppressing the occurrence of solder balls at the connecting portion between the wiring and the central pad.

本発明の基板は、主面を有する基材と、主面上に配置されており、かつ、中央パッド部と、中央パッド部の周囲にある周辺パッド部と、中央パッド部の外周縁と周辺パッド部とを接続している配線とを有する導体パターンと、導体パターンを覆うように主面上に配置されており、かつ、中央パッド部を露出させる第１開口と周辺パッド部を露出させる第２開口とが形成されているソルダレジストとを備える。ソルダレジストは、配線の中央パッド部との接続部を覆っている。 The substrate of the present invention comprises a base material having a principal surface, a central pad portion disposed on the principal surface, a peripheral pad portion surrounding the central pad portion, and an outer peripheral edge and periphery of the central pad portion. a conductor pattern having a wiring connecting the pad portion; and a solder resist in which two openings are formed. The solder resist covers the connecting portion with the central pad portion of the wiring.

上記の基板では、第１開口が、平面視において中央パッド部の外周縁よりも内側にあってもよい。 In the substrate described above, the first opening may be located inside the outer peripheral edge of the central pad portion in plan view.

上記の基板は、ソルダレジスト上に配置されている環状壁をさらに備えていてもよい。環状壁は、平面視において、第１開口よりも外側かつ周辺パッド部よりも内側に配置されていてもよい。環状壁は、ソルダレジストとは異なる樹脂材料により形成されていてもよい。上記の基板では、環状壁が、ソルダレジストとは異なる色に着色されている樹脂インクにより形成されていてもよい。上記の基板では、導体パターンの厚さが、ソルダレジストの厚さよりも大きくてもよい。 The substrate described above may further comprise an annular wall disposed on the solder resist. The annular wall may be arranged outside the first opening and inside the peripheral pad portion in plan view. The annular wall may be made of a resin material different from the solder resist. In the substrate described above, the annular wall may be formed with a resin ink colored in a color different from that of the solder resist. In the board described above, the thickness of the conductor pattern may be greater than the thickness of the solder resist.

本発明の実装基板は、基板と、裏面を有する半導体パッケージと、はんだ合金とを備える。基板は、上記の基板である。半導体パッケージは、裏面において、中央パッド部と対向している中央電極と、中央電極の周囲にあり、かつ周辺パッド部と対向している周辺電極とを有している。はんだ合金は、中央電極と中央パッド部とを接合しているとともに、周辺電極と周辺パッド部とを接合している。上記の実装基板では、半導体パッケージは、ＱＦＮパッケージであってもよい。 A mounting substrate of the present invention includes a substrate, a semiconductor package having a back surface, and a solder alloy. The substrate is the substrate described above. The semiconductor package has a central electrode facing the central pad portion and a peripheral electrode surrounding the central electrode and facing the peripheral pad portion on the back surface. The solder alloy joins the central electrode and the central pad portion, and also joins the peripheral electrode and the peripheral pad portion. In the mounting substrate described above, the semiconductor package may be a QFN package.

本発明の基板及び本発明の実装基板によると、配線と中央パッドとの接続部におけるはんだボールの発生を抑制可能である。 According to the substrate of the present invention and the mounting substrate of the present invention, it is possible to suppress the occurrence of solder balls at the connecting portion between the wiring and the central pad.

基板１００の平面図である。2 is a plan view of the substrate 100; FIG. 図１中のＩＩ－ＩＩにおける断面図である。FIG. 2 is a cross-sectional view along II-II in FIG. 1; 実装基板２００の断面図である。2 is a cross-sectional view of a mounting substrate 200; FIG. 半導体パッケージ３００の底面図である。3 is a bottom view of the semiconductor package 300; FIG. 基板１００Ａの平面図である。It is a top view of 100 A of board|substrates. 基板１００Ｂの平面図である。It is a top view of the board|substrate 100B. 図６中のＶＩＩ－ＶＩＩにおける断面図である。FIG. 7 is a cross-sectional view along VII-VII in FIG. 6; 基板１００Ｃの平面図である。It is a top view of the board|substrate 100C.

本発明の実施形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。 Details of embodiments of the present invention will be described with reference to the drawings. In the drawings below, the same or corresponding parts are denoted by the same reference numerals, and redundant description will not be repeated.

（第１実施形態）
第１実施形態に係る基板を説明する。以下においては、第１実施形態に係る基板を、基板１００とする。 (First embodiment)
A substrate according to the first embodiment will be described. The substrate according to the first embodiment is hereinafter referred to as substrate 100 .

＜基板１００の構成＞
以下に、基板１００の構成を説明する。 <Configuration of substrate 100>
The configuration of the substrate 100 will be described below.

図１は、基板１００の平面図である。図２は、図１中のＩＩ－ＩＩにおける断面図である。図１及び図２に示されるように、基板１００は、基材１０と、導体パターン２０と、ソルダレジスト３０とを有している。 FIG. 1 is a plan view of the substrate 100. FIG. FIG. 2 is a cross-sectional view along II-II in FIG. As shown in FIGS. 1 and 2, the substrate 100 has a base material 10, a conductor pattern 20, and a solder resist 30. FIG.

基材１０は、第１主面１０ａと、第２主面１０ｂとを有している。第１主面１０ａ及び第２主面１０ｂは、基材１０の厚さ方向における端面である。第２主面１０ｂは、第１主面１０ａの反対面である。基材１０は、電気絶縁性の材料により形成されている。基材１０は、例えば、ガラスエポキシにより形成されている。但し、基材１０に用いられる電気絶縁性の材料は、これに限られるものではない。 The substrate 10 has a first major surface 10a and a second major surface 10b. The first main surface 10a and the second main surface 10b are end surfaces in the thickness direction of the base material 10 . The second principal surface 10b is the opposite surface of the first principal surface 10a. The base material 10 is made of an electrically insulating material. The base material 10 is made of glass epoxy, for example. However, the electrically insulating material used for the base material 10 is not limited to this.

導体パターン２０は、第１主面１０ａ上に配置されている。導体パターン２０は、電気伝導性の材料により形成されている。導体パターン２０は、例えば、銅により形成されている。但し、導体パターン２０に用いられる電気伝導性の材料は、これに限られるものではない。 The conductor pattern 20 is arranged on the first main surface 10a. The conductor pattern 20 is made of an electrically conductive material. The conductor pattern 20 is made of copper, for example. However, the electrically conductive material used for the conductor pattern 20 is not limited to this.

導体パターン２０は、中央パッド２１と、複数の周辺パッド２２とを有している。中央パッド２１は、平面視において、例えば、矩形状である。より具体的には、中央パッド２１は、平面視において、正方形状である。周辺パッド２２は、中央パッド２１の周囲に配置されている。周辺パッド２２は、平面視において、例えば、矩形状である。より具体的には、周辺パッド２２は、平面視において、長方形状である。周辺パッド２２は、中央パッド２１の外周縁（外周縁２１ａ）から離間して配置されている。周辺パッド２２の平面視における短辺は、外周縁２１ａと間隔を空けて対向している。外周縁２１ａのうちの１辺と対向している複数の周辺パッド２２は、当該１辺の方向に沿って１列に並んでいる。 The conductor pattern 20 has a central pad 21 and a plurality of peripheral pads 22 . The central pad 21 has, for example, a rectangular shape in plan view. More specifically, the central pad 21 has a square shape in plan view. Peripheral pads 22 are arranged around central pad 21 . The peripheral pad 22 has, for example, a rectangular shape in plan view. More specifically, the peripheral pad 22 is rectangular in plan view. The peripheral pad 22 is arranged apart from the outer peripheral edge (outer peripheral edge 21a) of the central pad 21 . A short side of the peripheral pad 22 in plan view faces the outer peripheral edge 21a with a gap therebetween. A plurality of peripheral pads 22 facing one side of the outer peripheral edge 21a are arranged in a row along the direction of the one side.

複数の周辺パッド２２のうちの一部（周辺パッド２２ａとする）は、配線２３により、外周縁２１ａに接続されている。 Some of the plurality of peripheral pads 22 (referred to as peripheral pads 22 a ) are connected to the outer peripheral edge 21 a by wiring 23 .

基材１０には、貫通穴１０ｃが形成されている。貫通穴１０ｃは、基材１０を厚さ方向に貫通している。貫通穴１０ｃは、平面視において中央パッド２１に重なる位置に形成されている。貫通穴１０ｃの内壁面上には、導体層２４が配置されている。導体層２４は、中央パッド２１に接続されている。導体層２４は、貫通穴１０ｃの周囲にある第２主面１０ｂ上にも配置されている。導体層２４は、電気伝導性の材料（例えば、銅）により形成されている。 A through hole 10 c is formed in the base material 10 . The through hole 10c penetrates the base material 10 in the thickness direction. The through hole 10c is formed at a position overlapping the central pad 21 in plan view. A conductor layer 24 is arranged on the inner wall surface of the through hole 10c. A conductor layer 24 is connected to the central pad 21 . The conductor layer 24 is also arranged on the second major surface 10b around the through hole 10c. The conductor layer 24 is made of an electrically conductive material (eg, copper).

ソルダレジスト３０は、導体パターン２０を覆うように、第１主面１０ａ上に配置されている。ソルダレジスト３０は、第２主面１０ｂ上にも配置されている。ソルダレジスト３０は、第２主面１０ｂ上に配置されている導体パターン（図示せず）を覆っている。ソルダレジスト３０は、電気絶縁性の材料により形成されている。ソルダレジスト３０は、例えば、エポキシ樹脂により形成されている。但し、ソルダレジスト３０に用いられる電気絶縁性の材料は、これに限られない。ソルダレジスト３０は、着色されていてもよい。 A solder resist 30 is arranged on the first main surface 10 a so as to cover the conductor pattern 20 . The solder resist 30 is also arranged on the second main surface 10b. The solder resist 30 covers a conductor pattern (not shown) arranged on the second main surface 10b. The solder resist 30 is made of an electrically insulating material. The solder resist 30 is made of epoxy resin, for example. However, the electrically insulating material used for the solder resist 30 is not limited to this. Solder resist 30 may be colored.

ソルダレジスト３０には、第１開口３１と、複数の第２開口３２とが形成されている。第１開口３１及び第２開口３２は、ソルダレジスト３０を厚さ方向に貫通している。第１開口３１からは、中央パッド２１が露出している。第２開口３２からは、周辺パッド２２が露出している。 A first opening 31 and a plurality of second openings 32 are formed in the solder resist 30 . The first opening 31 and the second opening 32 pass through the solder resist 30 in the thickness direction. The central pad 21 is exposed through the first opening 31 . The peripheral pad 22 is exposed through the second opening 32 .

第１開口３１は、平面視において、矩形状である。より具体的には、第１開口３１は、平面視において、正方形状である。第１開口３１は、平面視において、外周縁２１ａよりも内側にある。このことを別の観点から言えば、中央パッド２１の外周縁部及び外周縁２１ａと配線２３との接続部は、ソルダレジスト３０により覆われている。 The first opening 31 is rectangular in plan view. More specifically, the first opening 31 has a square shape in plan view. The first opening 31 is located inside the outer peripheral edge 21a in plan view. From another point of view, the outer peripheral edge of the central pad 21 and the connecting portion between the outer peripheral edge 21 a and the wiring 23 are covered with the solder resist 30 .

第２開口３２は、平面視において、矩形状である。より具体的には、第２開口３２は、平面視において、長方形状である。 The second opening 32 is rectangular in plan view. More specifically, the second opening 32 is rectangular in plan view.

導体パターン２０の厚さを、厚さＴ１とする。ソルダレジスト３０の厚さを、厚さＴ２とする。厚さＴ１は、厚さＴ２よりも大きいことが好ましい。 The thickness of the conductor pattern 20 is assumed to be a thickness T1. The thickness of the solder resist 30 is assumed to be thickness T2. Thickness T1 is preferably greater than thickness T2.

＜実装基板２００の構成＞
以下に、実装基板２００の構成を説明する。 <Configuration of Mounting Board 200>
The configuration of the mounting board 200 will be described below.

図３は、実装基板２００の断面図である。図３に示されるように、実装基板２００は、基板１００と、半導体パッケージ３００とを有している。 FIG. 3 is a cross-sectional view of the mounting board 200. As shown in FIG. As shown in FIG. 3 , the mounting substrate 200 has a substrate 100 and a semiconductor package 300 .

半導体パッケージ３００は、例えば、ＱＦＮパッケージである。但し、半導体パッケージ３００は、これに限られない。半導体パッケージ３００は、例えば、ＬＧＡ（Lead Grid Array）パッケージであってもよい。半導体パッケージ３００は、リードフレーム３１０と、半導体チップ３２０と、ボンディングワイヤ３３０と、封止樹脂３４０とを有している。 The semiconductor package 300 is, for example, a QFN package. However, the semiconductor package 300 is not limited to this. The semiconductor package 300 may be, for example, an LGA (Lead Grid Array) package. The semiconductor package 300 has a lead frame 310 , a semiconductor chip 320 , bonding wires 330 and a sealing resin 340 .

リードフレーム３１０は、ダイパッド部３１１と、複数のリード部３１２とを有している。複数のリード部３１２は、ダイパッド部３１１の周囲に配置されている。リードフレーム３１０は、電気伝導性の材料により形成されている。リードフレーム３１０は、例えば、銅合金により形成されている。但し、リードフレーム３１０に用いられる電気伝導性の材料は、これに限られない。 The lead frame 310 has a die pad portion 311 and a plurality of lead portions 312 . A plurality of lead portions 312 are arranged around the die pad portion 311 . Lead frame 310 is made of an electrically conductive material. Lead frame 310 is made of, for example, a copper alloy. However, the electrically conductive material used for the lead frame 310 is not limited to this.

半導体チップ３２０は、表面３２０ａと、裏面３２０ｂとを有している。表面３２０ａ及び裏面３２０ｂは、半導体チップ３２０の厚さ方向における端面である。裏面３２０ｂは、表面３２０ａの反対面である。半導体チップ３２０は、ダイパッド部３１１上に配置されている。より具体的には、裏面３２０ｂは、はんだ合金（図示せず）、導電性接着剤（図示せず）等によりダイパッド部３１１に接続されている。図示されていないが、表面３２０ａには、ボンディングパッドが形成されている。 The semiconductor chip 320 has a front surface 320a and a back surface 320b. The front surface 320a and the back surface 320b are end surfaces of the semiconductor chip 320 in the thickness direction. The back surface 320b is the opposite surface of the front surface 320a. A semiconductor chip 320 is arranged on the die pad portion 311 . More specifically, the back surface 320b is connected to the die pad section 311 by a solder alloy (not shown), a conductive adhesive (not shown), or the like. Although not shown, bonding pads are formed on surface 320a.

ボンディングワイヤ３３０は、一方端において半導体チップ３２０のボンディングパッドに接続されており、他方端においてリード部３１２に接続されている。ボンディングワイヤ３３０は、金、銅等の電気伝導性の材料により形成されている。封止樹脂３４０は、リードフレーム３１０、半導体チップ３２０及びボンディングワイヤ３３０を封止している。封止樹脂３４０は、例えば、エポキシ樹脂により形成されている。但し、封止樹脂３４０に用いられる樹脂材料は、これに限られない。 The bonding wire 330 has one end connected to the bonding pad of the semiconductor chip 320 and the other end connected to the lead portion 312 . Bonding wire 330 is made of an electrically conductive material such as gold or copper. The sealing resin 340 seals the lead frame 310 , the semiconductor chip 320 and the bonding wires 330 . The sealing resin 340 is made of, for example, epoxy resin. However, the resin material used for the sealing resin 340 is not limited to this.

半導体パッケージ３００は、表面３００ａと、裏面３００ｂとを有している。表面３００ａ及び裏面３００ｂは、半導体パッケージ３００の厚さ方向における端面である。図４は、半導体パッケージ３００の底面図である。図４に示されるように、ダイパッド部３１１及びリード部３１２は、裏面３００ｂにおいて、封止樹脂３４０から露出している。裏面３００ｂにおいて封止樹脂３４０から露出しているダイパッド部３１１及びリード部３１２は、それぞれ、半導体パッケージ３００の中央電極３００ｃ及び周辺電極３００ｄとなる。周辺電極３００ｄは、中央電極３００ｃの周囲に配置されている。 The semiconductor package 300 has a front surface 300a and a back surface 300b. The front surface 300a and the back surface 300b are end surfaces of the semiconductor package 300 in the thickness direction. FIG. 4 is a bottom view of the semiconductor package 300. FIG. As shown in FIG. 4, the die pad portion 311 and the lead portion 312 are exposed from the sealing resin 340 on the back surface 300b. The die pad portion 311 and the lead portion 312 exposed from the sealing resin 340 on the back surface 300b become the central electrode 300c and the peripheral electrode 300d of the semiconductor package 300, respectively. The peripheral electrode 300d is arranged around the central electrode 300c.

図３に示されるように、半導体パッケージ３００は、基板１００に実装されている。より具体的には、はんだ合金２１０は、中央パッド２１と中央電極３００ｃとを接合しているとともに周辺パッド２２と周辺電極３００ｄとを接合している。はんだ合金２１０は、例えば、スズ合金により形成されている。 As shown in FIG. 3, the semiconductor package 300 is mounted on the substrate 100. As shown in FIG. More specifically, solder alloy 210 joins central pad 21 and central electrode 300c and joins peripheral pad 22 and peripheral electrode 300d. Solder alloy 210 is made of, for example, a tin alloy.

半導体パッケージ３００の基板１００への実装においては、第１に、中央パッド２１上及び周辺パッド２２上にクリームはんだが塗布される。クリームはんだは、有機溶剤、フラックス及びはんだ合金２１０の粒子が混ぜ合わされているペーストである。クリームはんだは、例えば、第１開口３１から露出している中央パッド２１の平面視における四隅近傍に塗布される。 In mounting the semiconductor package 300 on the substrate 100 , cream solder is first applied onto the central pad 21 and the peripheral pad 22 . Cream solder is a paste in which organic solvent, flux and particles of solder alloy 210 are mixed together. Cream solder is applied, for example, to the vicinity of the four corners of the center pad 21 exposed from the first opening 31 in plan view.

第２に、基板１００上に、半導体パッケージ３００が搭載される。この際、中央パッド２１がクリームはんだを介在させて中央電極３００ｃと対向しており、周辺パッド２２がクリームはんだを介在させて周辺電極３００ｄと対向している。基板１００上に半導体パッケージ３００が搭載されることにより、中央パッド２１上に塗布されているクリームはんだは、押し広げられる。 Second, a semiconductor package 300 is mounted on the substrate 100 . At this time, the central pad 21 faces the central electrode 300c with cream solder interposed therebetween, and the peripheral pad 22 faces the peripheral electrode 300d with cream solder interposed therebetween. By mounting the semiconductor package 300 on the substrate 100, the cream solder applied on the central pad 21 is spread.

第３に、半導体パッケージ３００が搭載されている基板１００が、リフロー炉に投入される。これにより、はんだ合金２１０が溶融して中央パッド２１と中央電極３００ｃとの間及び周辺パッド２２と周辺電極３００ｄとの間において濡れ広がり、中央パッド２１と中央電極３００ｃとの間の接合及び周辺パッド２２と周辺電極３００ｄとの間の接合が行われる。以上により、半導体パッケージ３００が基板１００上に実装され、実装基板２００となる。 Third, the substrate 100 with the semiconductor package 300 mounted thereon is put into a reflow furnace. As a result, the solder alloy 210 melts and spreads between the central pad 21 and the central electrode 300c and between the peripheral pad 22 and the peripheral electrode 300d, thereby forming a bond between the central pad 21 and the central electrode 300c and the peripheral pad. 22 and peripheral electrode 300d. As described above, the semiconductor package 300 is mounted on the substrate 100 to form the mounting substrate 200 .

なお、クリームはんだからフラックス及び有機溶剤が揮発する際に発生するガスは、貫通穴１０ｃを通って排出される。すなわち、貫通穴１０ｃは、リフロー時のガス抜き穴である。 The gas generated when the flux and organic solvent evaporate from the cream solder is discharged through the through hole 10c. That is, the through hole 10c is a gas release hole during reflow.

＜基板１００の効果＞
以下に、基板１００の効果を、比較例に係る基板と対比しながら説明する。比較例に係る基板を、基板１００Ａとする。 <Effect of substrate 100>
The effect of the substrate 100 will be described below in comparison with the substrate according to the comparative example. A substrate according to the comparative example is referred to as a substrate 100A.

図５は、基板１００Ａの平面図である。図５に示されるように、基板１００Ａは、基材１０（図５中において図示せず）と、導体パターン２０と、ソルダレジスト３０とを有している。基板１００Ａでは、導体パターン２０が、中央パッド２１と、複数の周辺パッド２２と、配線２３とを有している。これらの点に関して、基板１００Ａの構成は、基板１００の構成と共通している。 FIG. 5 is a plan view of the substrate 100A. As shown in FIG. 5, the substrate 100A has a base material 10 (not shown in FIG. 5), a conductor pattern 20, and a solder resist 30. As shown in FIG. In the substrate 100A, the conductor pattern 20 has a central pad 21, a plurality of peripheral pads 22, and wiring 23. As shown in FIG. Regarding these points, the configuration of the substrate 100A is common to the configuration of the substrate 100. FIG.

基板１００Ａでは、第１開口３１が、平面視において外周縁２１ａよりも外側にある。その結果、外周縁２１ａと配線２３との接続部が、第１開口３１から露出している。すなわち、外周縁２１ａと配線２３との接続部が、ソルダレジスト３０に覆われていない。これらの点に関して、基板１００Ａの構成は、基板１００の構成と異なっている。 In the substrate 100A, the first opening 31 is outside the outer peripheral edge 21a in plan view. As a result, the connecting portion between the outer peripheral edge 21 a and the wiring 23 is exposed from the first opening 31 . That is, the solder resist 30 does not cover the connecting portion between the outer peripheral edge 21 a and the wiring 23 . The configuration of the substrate 100A differs from the configuration of the substrate 100 in these respects.

基板１００Ａ上に半導体パッケージ３００が搭載されることにより、中央パッド２１上に塗布されているクリームはんだが押し広げられ、外周縁２１ａと配線２３との接続部上に広がる。基板１００Ａでは、外周縁２１ａと配線２３との接続部上において溶融したはんだ合金２１０の熱は、配線２３を介して周辺パッド２２からも放熱される。そのため、外周縁２１ａと配線２３との接続部上において溶融したはんだ合金２１０は、中央パッド２１上において溶融したはんだ合金２１０よりも凝固しやすい。その結果、外周縁２１ａと配線２３との接続部上において凝固したはんだ合金２１０が、中央パッド２１上にある未凝固のはんだ合金２１０から分離され、はんだボールとなる。 By mounting the semiconductor package 300 on the substrate 100A, the cream solder applied on the central pad 21 is pushed out and spreads over the connecting portion between the outer peripheral edge 21a and the wiring 23. FIG. In the substrate 100</b>A, the heat of the solder alloy 210 melted on the connecting portion between the outer peripheral edge 21 a and the wiring 23 is radiated also from the peripheral pad 22 via the wiring 23 . Therefore, the solder alloy 210 melted on the connecting portion between the outer peripheral edge 21 a and the wiring 23 solidifies more easily than the solder alloy 210 melted on the center pad 21 . As a result, the solidified solder alloy 210 on the connecting portion between the outer peripheral edge 21a and the wiring 23 is separated from the unsolidified solder alloy 210 on the center pad 21 to form a solder ball.

他方で、基板１００では、外周縁２１ａと配線２３との接続部がソルダレジスト３０により覆われているため、基板１００Ａと異なり、はんだボールが発生しにくい。 On the other hand, in the substrate 100, since the connection portion between the outer peripheral edge 21a and the wiring 23 is covered with the solder resist 30, unlike the substrate 100A, solder balls are less likely to occur.

また、基板１００Ａでは、半導体パッケージ３００の搭載により、中央パッド２１上に塗布されているクリームはんだが、第１開口３１の周囲にあるソルダレジスト３０上にも広がる。ソルダレジスト３０上において溶融したはんだ合金２１０は、ソルダレジスト３０との界面における界面エネルギが中央パッド２１との界面における界面エネルギよりも大きいことに起因して、中央パッド２１側へと流動しようとする。 Also, on the substrate 100A, mounting the semiconductor package 300 causes the cream solder applied on the central pad 21 to spread over the solder resist 30 around the first opening 31 as well. The solder alloy 210 melted on the solder resist 30 tends to flow toward the central pad 21 because the interfacial energy at the interface with the solder resist 30 is greater than the interfacial energy at the interface with the central pad 21. .

しかしながら、厚さＴ１が厚さＴ２よりも大きい場合、第１開口３１の周囲にあるソルダレジスト３０と中央パッド２１との間にはソルダレジスト３０側が低くなる段差があるため、第１開口３１の周囲にあるソルダレジスト３０上において溶融したはんだ合金２１０は、当該段差を乗り越えることができず、はんだボールとなることがある。 However, if the thickness T1 is larger than the thickness T2, there is a step between the solder resist 30 around the first opening 31 and the central pad 21, so that the solder resist 30 side becomes lower. The melted solder alloy 210 on the surrounding solder resist 30 may not be able to climb over the step and become a solder ball.

他方で、基板１００では、第１開口３１の周囲において、ソルダレジスト３０と中央パッド２１とが重なっている。その結果、第１開口３１の周囲にあるソルダレジスト３０と第１開口３１から露出している中央パッド２１との間には、ソルダレジスト３０側が高くなる段差がある。そのため、基板１００では、第１開口３１の周囲にあるソルダレジスト３０上において溶融したはんだ合金２１０が、第１開口３１から露出している中央パッド２１側に向かって容易に流動することができ、はんだボールが発生しにくい。 On the other hand, in the substrate 100 , the solder resist 30 and the central pad 21 overlap around the first opening 31 . As a result, between the solder resist 30 around the first opening 31 and the central pad 21 exposed from the first opening 31, there is a step where the solder resist 30 side becomes higher. Therefore, in the substrate 100, the solder alloy 210 melted on the solder resist 30 around the first openings 31 can easily flow toward the central pads 21 exposed from the first openings 31, Solder balls are less likely to occur.

（第２実施形態）
第２実施形態に係る基板を説明する。以下においては、第２実施形態に係る基板を、基板１００Ｂとする。ここでは、基板１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。 (Second embodiment)
A substrate according to the second embodiment will be described. The substrate according to the second embodiment is hereinafter referred to as a substrate 100B. Here, points different from the substrate 100 will be mainly described, and redundant description will not be repeated.

＜基板１００Ｂの構成＞
以下に、基板１００Ｂの構成を説明する。 <Structure of substrate 100B>
The configuration of the substrate 100B will be described below.

図６は、基板１００Ｂの平面図である。図７は、図６中のＶＩＩ－ＶＩＩにおける断面図である。図６及び図７に示されるように、基板１００Ｂは、基材１０と、導体パターン２０と、ソルダレジスト３０とを有している。この点に関して、基板１００Ｂの構成は、基板１００の構成と共通している。基板１００Ｂは、環状壁４０をさらに有している。この点に関して、基板１００Ｂの構成は、基板１００の構成と異なっている。 FIG. 6 is a plan view of the substrate 100B. FIG. 7 is a cross-sectional view along VII-VII in FIG. As shown in FIGS. 6 and 7, the substrate 100B has a base material 10, a conductor pattern 20, and a solder resist 30. FIG. In this respect, the configuration of the substrate 100B is common to the configuration of the substrate 100. As shown in FIG. Substrate 100B further has an annular wall 40 . In this regard, the configuration of the substrate 100B differs from that of the substrate 100. FIG.

環状壁４０は、平面視において、環状である。より具体的には、環状壁４０は、平面視において、矩形環状である。環状壁４０は、平面視において、第１開口３１の外側かつ周辺パッド２２の内側に配置されている。環状壁４０は、ソルダレジスト３０上に配置されている。 The annular wall 40 is annular in plan view. More specifically, the annular wall 40 has a rectangular annular shape in plan view. The annular wall 40 is arranged outside the first opening 31 and inside the peripheral pad 22 in plan view. Annular wall 40 is arranged on solder resist 30 .

環状壁４０は、ソルダレジスト３０とは異なる樹脂材料により形成されている。環状壁４０は、例えば、樹脂インクにより形成されている。樹脂インクは、例えば、シルクインクである。この樹脂インクは、好ましくは、ソルダレジスト３０とは異なる色に着色されている。例えばソルダレジスト３０が緑色に着色されている場合、環状壁４０は白色に着色されている樹脂インクにより形成されている。 The annular wall 40 is made of a resin material different from that of the solder resist 30 . The annular wall 40 is made of resin ink, for example. The resin ink is, for example, silk ink. This resin ink is preferably colored in a color different from that of the solder resist 30 . For example, when the solder resist 30 is colored green, the annular wall 40 is made of resin ink colored white.

図示されていないが、ソルダレジスト３０上には、環状壁４０に用いられている樹脂インクと同一の樹脂インクにより、文字が描かれている。この文字により、例えば、基板１００Ｂ上に部品を実装する際に必要な情報、基板１００Ｂの取り扱いに関する情報が示される。 Although not shown, characters are drawn on the solder resist 30 with the same resin ink as that used for the annular wall 40 . These characters indicate, for example, information necessary for mounting components on the board 100B and information regarding handling of the board 100B.

＜基板１００Ｂの効果＞
以下に、基板１００Ｂの効果を説明する。 <Effect of substrate 100B>
The effect of the substrate 100B will be described below.

基板１００Ｂでは、環状壁４０が、第１開口３１の外側かつ周辺パッド２２の内側に配置されている。そのため、はんだボールが発生したとしても、当該はんだボールが隣り合う２つの周辺パッド２２の間に移動して、これら２つの周辺パッド２２の間で短絡が発生することが抑制される。 In substrate 100B, annular wall 40 is arranged outside first opening 31 and inside peripheral pad 22 . Therefore, even if a solder ball is generated, it is suppressed that the solder ball moves between two adjacent peripheral pads 22 and causes a short circuit between these two peripheral pads 22 .

また、基板１００Ｂの製造工程では、ソルダレジスト３０上に種々の情報を表示するための文字がソルダレジスト３０とは異なる色に着色された樹脂インクを用いて描かれる。基板１００Ｂでは、環状壁４０が上記のような文字を描くために用いられる樹脂インクと同一のインクを用いて形成されているため、この工程内で環状壁４０を形成することができ、環状壁４０を形成するために新たな工程を追加する必要がない。 Further, in the manufacturing process of the substrate 100B, characters for displaying various information are drawn on the solder resist 30 using a resin ink colored in a color different from that of the solder resist 30 . In the substrate 100B, the annular wall 40 is formed using the same ink as the resin ink used for drawing characters as described above. No new steps need to be added to form 40 .

（第３実施形態）
第３実施形態に係る基板を説明する。以下においては、第３実施形態に係る基板を、基板１００Ｃとする。ここでは、基板１００Ｂと異なる点を主に説明し、重複する説明は繰り返さないものとする。 (Third embodiment)
A substrate according to the third embodiment will be described. The substrate according to the third embodiment is hereinafter referred to as a substrate 100C. Here, differences from the substrate 100B will be mainly described, and redundant description will not be repeated.

＜基板１００Ｃの構成＞
以下に、基板１００Ｃの構成を説明する。 <Structure of substrate 100C>
The configuration of the substrate 100C will be described below.

図８は、基板１００Ｃの平面図である。図８に示されるように、基板１００Ｃは、基材１０（図８中において図示せず）と、導体パターン２０と、ソルダレジスト３０と、環状壁４０とを有している。この点に関して、基板１００Ｃの構成は、基板１００Ｂの構成と共通している。基板１００Ｃでは、第１開口３１が平面視において外周縁２１ａよりも外側にある。すなわち、基板１００Ｃでは、外周縁２１ａと配線２３との接続部が、ソルダレジスト３０により覆われていない。この点に関して、基板１００Ｃの構成は、基板１００Ｂの構成と異なっている。 FIG. 8 is a plan view of the substrate 100C. As shown in FIG. 8, the substrate 100C has a base material 10 (not shown in FIG. 8), a conductor pattern 20, a solder resist 30, and an annular wall 40. As shown in FIG. In this regard, the configuration of the substrate 100C is common to the configuration of the substrate 100B. In the substrate 100C, the first opening 31 is outside the outer peripheral edge 21a in plan view. That is, in the substrate 100</b>C, the connecting portion between the outer peripheral edge 21 a and the wiring 23 is not covered with the solder resist 30 . In this regard, the configuration of substrate 100C differs from that of substrate 100B.

＜基板１００Ｃの効果＞
基板１００Ｃでは、外周縁２１ａと配線２３との接続部がソルダレジスト３０により覆われていないため、外周縁２１ａと配線２３との接続部上において、はんだボールが発生することがある。しかしながら、基板１００Ｃでは、第１開口３１の外側かつ周辺パッド２２の内側に環状壁４０が配置されているため、発生したはんだボールが隣り合う２つの周辺パッド２２の間に移動して、これら２つの周辺パッド２２の間で短絡が発生することが抑制される。 <Effect of substrate 100C>
In the substrate 100C, since the connection between the outer peripheral edge 21a and the wiring 23 is not covered with the solder resist 30, solder balls may occur on the connection between the outer peripheral edge 21a and the wiring 23. FIG. However, in the substrate 100C, since the annular wall 40 is arranged outside the first opening 31 and inside the peripheral pads 22, the generated solder balls move between the two adjacent peripheral pads 22, The occurrence of a short circuit between two peripheral pads 22 is suppressed.

以上のように本発明の実施形態について説明を行ったが、上述の実施形態を様々に変形することも可能である。また、本発明の範囲は、上記の実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更を含むことが意図される。 Although the embodiment of the present invention has been described as above, it is also possible to modify the above-described embodiment in various ways. Moreover, the scope of the present invention is not limited to the above embodiments. The scope of the present invention is indicated by the scope of claims, and is intended to include all changes within the meaning and scope of equivalence to the scope of claims.

１０ 基材、１０ａ 第１主面、１０ｂ 第２主面、１０ｃ 貫通穴、２０ 導体パターン、２１ 中央パッド、２１ａ 外周縁、２２，２２ａ 周辺パッド、２３ 配線、２４ 導体層、３０ ソルダレジスト、３１ 第１開口、３２ 第２開口、４０ 環状壁、１００，１００Ａ，１００Ｂ，１００Ｃ 基板、２００ 実装基板、２１０ はんだ合金、３００ 半導体パッケージ、３００ａ 表面、３００ｂ 裏面、３００ｃ 中央電極、３００ｄ 周辺電極、３１０ リードフレーム、３１１ ダイパッド部、３１２ リード部、３２０ 半導体チップ、３２０ａ 表面、３２０ｂ 裏面、３３０ ボンディングワイヤ、３４０ 封止樹脂、Ｔ１，Ｔ２ 厚さ。 Reference Signs List 10 base material 10a first main surface 10b second main surface 10c through hole 20 conductor pattern 21 central pad 21a outer peripheral edge 22, 22a peripheral pad 23 wiring 24 conductor layer 30 solder resist 31 First opening 32 Second opening 40 Annular wall 100, 100A, 100B, 100C Substrate 200 Mounting substrate 210 Solder alloy 300 Semiconductor package 300a Front surface 300b Back surface 300c Central electrode 300d Peripheral electrode 310 Lead Frame 311 Die pad portion 312 Lead portion 320 Semiconductor chip 320a Front surface 320b Back surface 330 Bonding wire 340 Sealing resin T1, T2 Thickness.

Claims (7)

主面を有する基材と、
前記主面上に配置されており、かつ中央パッド部と、前記中央パッド部の周囲にある周辺パッド部と、前記中央パッド部の外周縁と前記周辺パッド部とを接続している配線とを有する導体パターンと、
前記導体パターンを覆うように前記主面上に配置されており、かつ前記中央パッド部を露出させる第１開口と前記周辺パッド部を露出させる第２開口とが形成されているソルダレジストとを備え、
前記ソルダレジストは、前記配線の前記中央パッド部との接続部を覆っている、基板。 a substrate having a major surface;
a central pad portion disposed on the main surface, a peripheral pad portion surrounding the central pad portion, and a wiring connecting an outer peripheral edge of the central pad portion and the peripheral pad portion; a conductor pattern having
a solder resist disposed on the main surface so as to cover the conductor pattern and having a first opening exposing the central pad portion and a second opening exposing the peripheral pad portion; ,
The substrate, wherein the solder resist covers a connection portion of the wiring with the central pad portion. 前記第１開口は、平面視において前記中央パッド部の外周縁よりも内側にある、請求項１に記載の基板。 2. The substrate according to claim 1, wherein said first opening is located inside an outer peripheral edge of said central pad portion in plan view. 前記ソルダレジスト上に配置されている環状壁をさらに備え、
前記環状壁は、平面視において、前記第１開口よりも外側かつ前記周辺パッド部よりも内側に配置されており、
前記環状壁は、前記ソルダレジストとは異なる樹脂材料により形成されている、請求項１又は請求項２に記載の基板。 further comprising an annular wall disposed on the solder resist;
The annular wall is arranged outside the first opening and inside the peripheral pad portion in a plan view,
3. The substrate according to claim 1, wherein said annular wall is made of a resin material different from said solder resist. 前記環状壁は、前記ソルダレジストとは異なる色に着色されている樹脂インクにより形成されている、請求項３に記載の基板。 4. The substrate according to claim 3, wherein said annular wall is formed with resin ink colored in a color different from said solder resist. 前記導体パターンの厚さは、前記ソルダレジストの厚さよりも大きい、請求項１～請求項４のいずれか１項に記載の基板。 The substrate according to any one of claims 1 to 4, wherein the thickness of the conductor pattern is greater than the thickness of the solder resist. 請求項１～請求項５のいずれか１項に記載の前記基板と、
裏面を有する半導体パッケージと、
はんだ合金とを備え、
前記半導体パッケージは、前記裏面において、前記中央パッド部と対向している中央電極と、前記中央電極の周囲にあり、かつ前記周辺パッド部と対向している周辺電極とを有し、
前記はんだ合金は、前記中央電極と前記中央パッド部とを接合しているとともに、前記周辺電極と前記周辺パッド部とを接合している、実装基板。 The substrate according to any one of claims 1 to 5,
a semiconductor package having a back surface;
with a solder alloy,
The semiconductor package has, on the back surface, a central electrode facing the central pad portion, and a peripheral electrode surrounding the central electrode and facing the peripheral pad portion,
The mounting substrate, wherein the solder alloy joins the central electrode and the central pad portion, and joins the peripheral electrode and the peripheral pad portion. 前記半導体パッケージは、ＱＦＮパッケージである、請求項６に記載の実装基板。
7. The mounting substrate according to claim 6, wherein said semiconductor package is a QFN package.

Images