JP2023031952A - Substrate and mounting substrate - Google Patents
Substrate and mounting substrate Download PDFInfo
- Publication number
- JP2023031952A JP2023031952A JP2021137754A JP2021137754A JP2023031952A JP 2023031952 A JP2023031952 A JP 2023031952A JP 2021137754 A JP2021137754 A JP 2021137754A JP 2021137754 A JP2021137754 A JP 2021137754A JP 2023031952 A JP2023031952 A JP 2023031952A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad portion
- solder resist
- peripheral
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 229910000679 solder Inorganic materials 0.000 claims abstract description 98
- 230000002093 peripheral effect Effects 0.000 claims abstract description 86
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 37
- 229910045601 alloy Inorganic materials 0.000 claims description 22
- 239000000956 alloy Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 239000006071 cream Substances 0.000 description 9
- 238000007789 sealing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000012777 electrically insulating material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、基板及び実装基板に関する。 The present invention relates to substrates and mounting substrates.
例えば、特開2016-18846号公報(特許文献1)には、半導体パッケージが記載されている。特許文献1に記載の半導体パッケージは、QFN(Quad Flat Non-leaded)パッケージである。特許文献1の半導体パッケージの裏面からは、中央電極及び複数の周辺電極が露出している。中央電極は、裏面の中央にある。周辺電極は、中央電極の周囲にある。 For example, Japanese Patent Application Laid-Open No. 2016-18846 (Patent Document 1) describes a semiconductor package. The semiconductor package described in Patent Document 1 is a QFN (Quad Flat Non-leaded) package. A central electrode and a plurality of peripheral electrodes are exposed from the back surface of the semiconductor package of Patent Document 1. A central electrode is in the center of the back surface. A peripheral electrode surrounds the central electrode.
特許文献1に記載の半導体パッケージは、基板上に実装される。基板は、例えば、基材と、導体パターンと、ソルダレジストとを有している。導体パターンは、基材の主面上に配置されており、中央パッドと、複数の周辺パッドと、配線とを有している。周辺パッドは、中央パッドの周囲にある。配線は、中央パッドの外周縁と周辺パッドとを接続している。ソルダレジストは、導体パターンを覆うように基材の主面上に配置されている。ソルダレジストには、中央パッドを露出させる第1開口と、周辺パッドを露出させる複数の第2開口が形成されている。 The semiconductor package described in Patent Document 1 is mounted on a substrate. The board has, for example, a base material, a conductor pattern, and a solder resist. A conductor pattern is disposed on the main surface of the substrate and has a central pad, a plurality of peripheral pads, and wiring. Peripheral pads surround the central pad. The wiring connects the outer edge of the central pad and the peripheral pads. A solder resist is arranged on the main surface of the substrate so as to cover the conductor pattern. The solder resist is formed with a first opening exposing the central pad and a plurality of second openings exposing the peripheral pads.
特許文献1に記載の半導体パッケージは、中央電極が中央パッドにはんだ合金で接合されるとともに、周辺電極が周辺パッドにはんだ合金で接合されることにより、基板上に実装される。 The semiconductor package described in Patent Document 1 is mounted on a substrate by bonding the central electrode to the central pad with a solder alloy, and by bonding the peripheral electrode to the peripheral pad with a solder alloy.
第1開口は、平面視において、中央パッドの外周縁よりも外側にあることがある。すなわち、配線と中央パッドの外周縁との接続部は、第1開口から露出している。その結果、中央電極と中央パッドとを接合するためにはんだ合金を溶融させた際に、溶融されたはんだ合金の一部が、配線と中央パッドの外周縁との接続部において、はんだボールになることがある。はんだボールは、隣り合っている周辺パッドの間を短絡させる原因となるおそれがある。 The first opening may be located outside the outer peripheral edge of the central pad in plan view. That is, the connecting portion between the wiring and the outer peripheral edge of the central pad is exposed through the first opening. As a result, when the solder alloy is melted to join the center electrode and the center pad, part of the melted solder alloy becomes a solder ball at the connection between the wiring and the outer periphery of the center pad. Sometimes. Solder balls can cause shorts between adjacent peripheral pads.
本発明は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本発明は、配線と中央パッドとの接続部におけるはんだボールの発生を抑制可能な基板及び実装基板を提供するものである。 The present invention has been made in view of the problems of the prior art as described above. More specifically, the present invention provides a substrate and a mounting substrate capable of suppressing the occurrence of solder balls at the connecting portion between the wiring and the central pad.
本発明の基板は、主面を有する基材と、主面上に配置されており、かつ、中央パッド部と、中央パッド部の周囲にある周辺パッド部と、中央パッド部の外周縁と周辺パッド部とを接続している配線とを有する導体パターンと、導体パターンを覆うように主面上に配置されており、かつ、中央パッド部を露出させる第1開口と周辺パッド部を露出させる第2開口とが形成されているソルダレジストとを備える。ソルダレジストは、配線の中央パッド部との接続部を覆っている。 The substrate of the present invention comprises a base material having a principal surface, a central pad portion disposed on the principal surface, a peripheral pad portion surrounding the central pad portion, and an outer peripheral edge and periphery of the central pad portion. a conductor pattern having a wiring connecting the pad portion; and a solder resist in which two openings are formed. The solder resist covers the connecting portion with the central pad portion of the wiring.
上記の基板では、第1開口が、平面視において中央パッド部の外周縁よりも内側にあってもよい。 In the substrate described above, the first opening may be located inside the outer peripheral edge of the central pad portion in plan view.
上記の基板は、ソルダレジスト上に配置されている環状壁をさらに備えていてもよい。環状壁は、平面視において、第1開口よりも外側かつ周辺パッド部よりも内側に配置されていてもよい。環状壁は、ソルダレジストとは異なる樹脂材料により形成されていてもよい。上記の基板では、環状壁が、ソルダレジストとは異なる色に着色されている樹脂インクにより形成されていてもよい。上記の基板では、導体パターンの厚さが、ソルダレジストの厚さよりも大きくてもよい。 The substrate described above may further comprise an annular wall disposed on the solder resist. The annular wall may be arranged outside the first opening and inside the peripheral pad portion in plan view. The annular wall may be made of a resin material different from the solder resist. In the substrate described above, the annular wall may be formed with a resin ink colored in a color different from that of the solder resist. In the board described above, the thickness of the conductor pattern may be greater than the thickness of the solder resist.
本発明の実装基板は、基板と、裏面を有する半導体パッケージと、はんだ合金とを備える。基板は、上記の基板である。半導体パッケージは、裏面において、中央パッド部と対向している中央電極と、中央電極の周囲にあり、かつ周辺パッド部と対向している周辺電極とを有している。はんだ合金は、中央電極と中央パッド部とを接合しているとともに、周辺電極と周辺パッド部とを接合している。上記の実装基板では、半導体パッケージは、QFNパッケージであってもよい。 A mounting substrate of the present invention includes a substrate, a semiconductor package having a back surface, and a solder alloy. The substrate is the substrate described above. The semiconductor package has a central electrode facing the central pad portion and a peripheral electrode surrounding the central electrode and facing the peripheral pad portion on the back surface. The solder alloy joins the central electrode and the central pad portion, and also joins the peripheral electrode and the peripheral pad portion. In the mounting substrate described above, the semiconductor package may be a QFN package.
本発明の基板及び本発明の実装基板によると、配線と中央パッドとの接続部におけるはんだボールの発生を抑制可能である。 According to the substrate of the present invention and the mounting substrate of the present invention, it is possible to suppress the occurrence of solder balls at the connecting portion between the wiring and the central pad.
本発明の実施形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。 Details of embodiments of the present invention will be described with reference to the drawings. In the drawings below, the same or corresponding parts are denoted by the same reference numerals, and redundant description will not be repeated.
(第1実施形態)
第1実施形態に係る基板を説明する。以下においては、第1実施形態に係る基板を、基板100とする。
(First embodiment)
A substrate according to the first embodiment will be described. The substrate according to the first embodiment is hereinafter referred to as
<基板100の構成>
以下に、基板100の構成を説明する。
<Configuration of
The configuration of the
図1は、基板100の平面図である。図2は、図1中のII-IIにおける断面図である。図1及び図2に示されるように、基板100は、基材10と、導体パターン20と、ソルダレジスト30とを有している。
FIG. 1 is a plan view of the
基材10は、第1主面10aと、第2主面10bとを有している。第1主面10a及び第2主面10bは、基材10の厚さ方向における端面である。第2主面10bは、第1主面10aの反対面である。基材10は、電気絶縁性の材料により形成されている。基材10は、例えば、ガラスエポキシにより形成されている。但し、基材10に用いられる電気絶縁性の材料は、これに限られるものではない。
The
導体パターン20は、第1主面10a上に配置されている。導体パターン20は、電気伝導性の材料により形成されている。導体パターン20は、例えば、銅により形成されている。但し、導体パターン20に用いられる電気伝導性の材料は、これに限られるものではない。
The
導体パターン20は、中央パッド21と、複数の周辺パッド22とを有している。中央パッド21は、平面視において、例えば、矩形状である。より具体的には、中央パッド21は、平面視において、正方形状である。周辺パッド22は、中央パッド21の周囲に配置されている。周辺パッド22は、平面視において、例えば、矩形状である。より具体的には、周辺パッド22は、平面視において、長方形状である。周辺パッド22は、中央パッド21の外周縁(外周縁21a)から離間して配置されている。周辺パッド22の平面視における短辺は、外周縁21aと間隔を空けて対向している。外周縁21aのうちの1辺と対向している複数の周辺パッド22は、当該1辺の方向に沿って1列に並んでいる。
The
複数の周辺パッド22のうちの一部(周辺パッド22aとする)は、配線23により、外周縁21aに接続されている。
Some of the plurality of peripheral pads 22 (referred to as
基材10には、貫通穴10cが形成されている。貫通穴10cは、基材10を厚さ方向に貫通している。貫通穴10cは、平面視において中央パッド21に重なる位置に形成されている。貫通穴10cの内壁面上には、導体層24が配置されている。導体層24は、中央パッド21に接続されている。導体層24は、貫通穴10cの周囲にある第2主面10b上にも配置されている。導体層24は、電気伝導性の材料(例えば、銅)により形成されている。
A through
ソルダレジスト30は、導体パターン20を覆うように、第1主面10a上に配置されている。ソルダレジスト30は、第2主面10b上にも配置されている。ソルダレジスト30は、第2主面10b上に配置されている導体パターン(図示せず)を覆っている。ソルダレジスト30は、電気絶縁性の材料により形成されている。ソルダレジスト30は、例えば、エポキシ樹脂により形成されている。但し、ソルダレジスト30に用いられる電気絶縁性の材料は、これに限られない。ソルダレジスト30は、着色されていてもよい。
A solder resist 30 is arranged on the first
ソルダレジスト30には、第1開口31と、複数の第2開口32とが形成されている。第1開口31及び第2開口32は、ソルダレジスト30を厚さ方向に貫通している。第1開口31からは、中央パッド21が露出している。第2開口32からは、周辺パッド22が露出している。
A
第1開口31は、平面視において、矩形状である。より具体的には、第1開口31は、平面視において、正方形状である。第1開口31は、平面視において、外周縁21aよりも内側にある。このことを別の観点から言えば、中央パッド21の外周縁部及び外周縁21aと配線23との接続部は、ソルダレジスト30により覆われている。
The
第2開口32は、平面視において、矩形状である。より具体的には、第2開口32は、平面視において、長方形状である。
The
導体パターン20の厚さを、厚さT1とする。ソルダレジスト30の厚さを、厚さT2とする。厚さT1は、厚さT2よりも大きいことが好ましい。
The thickness of the
<実装基板200の構成>
以下に、実装基板200の構成を説明する。
<Configuration of Mounting
The configuration of the mounting
図3は、実装基板200の断面図である。図3に示されるように、実装基板200は、基板100と、半導体パッケージ300とを有している。
FIG. 3 is a cross-sectional view of the mounting
半導体パッケージ300は、例えば、QFNパッケージである。但し、半導体パッケージ300は、これに限られない。半導体パッケージ300は、例えば、LGA(Lead Grid Array)パッケージであってもよい。半導体パッケージ300は、リードフレーム310と、半導体チップ320と、ボンディングワイヤ330と、封止樹脂340とを有している。
The
リードフレーム310は、ダイパッド部311と、複数のリード部312とを有している。複数のリード部312は、ダイパッド部311の周囲に配置されている。リードフレーム310は、電気伝導性の材料により形成されている。リードフレーム310は、例えば、銅合金により形成されている。但し、リードフレーム310に用いられる電気伝導性の材料は、これに限られない。
The
半導体チップ320は、表面320aと、裏面320bとを有している。表面320a及び裏面320bは、半導体チップ320の厚さ方向における端面である。裏面320bは、表面320aの反対面である。半導体チップ320は、ダイパッド部311上に配置されている。より具体的には、裏面320bは、はんだ合金(図示せず)、導電性接着剤(図示せず)等によりダイパッド部311に接続されている。図示されていないが、表面320aには、ボンディングパッドが形成されている。
The
ボンディングワイヤ330は、一方端において半導体チップ320のボンディングパッドに接続されており、他方端においてリード部312に接続されている。ボンディングワイヤ330は、金、銅等の電気伝導性の材料により形成されている。封止樹脂340は、リードフレーム310、半導体チップ320及びボンディングワイヤ330を封止している。封止樹脂340は、例えば、エポキシ樹脂により形成されている。但し、封止樹脂340に用いられる樹脂材料は、これに限られない。
The
半導体パッケージ300は、表面300aと、裏面300bとを有している。表面300a及び裏面300bは、半導体パッケージ300の厚さ方向における端面である。図4は、半導体パッケージ300の底面図である。図4に示されるように、ダイパッド部311及びリード部312は、裏面300bにおいて、封止樹脂340から露出している。裏面300bにおいて封止樹脂340から露出しているダイパッド部311及びリード部312は、それぞれ、半導体パッケージ300の中央電極300c及び周辺電極300dとなる。周辺電極300dは、中央電極300cの周囲に配置されている。
The
図3に示されるように、半導体パッケージ300は、基板100に実装されている。より具体的には、はんだ合金210は、中央パッド21と中央電極300cとを接合しているとともに周辺パッド22と周辺電極300dとを接合している。はんだ合金210は、例えば、スズ合金により形成されている。
As shown in FIG. 3, the
半導体パッケージ300の基板100への実装においては、第1に、中央パッド21上及び周辺パッド22上にクリームはんだが塗布される。クリームはんだは、有機溶剤、フラックス及びはんだ合金210の粒子が混ぜ合わされているペーストである。クリームはんだは、例えば、第1開口31から露出している中央パッド21の平面視における四隅近傍に塗布される。
In mounting the
第2に、基板100上に、半導体パッケージ300が搭載される。この際、中央パッド21がクリームはんだを介在させて中央電極300cと対向しており、周辺パッド22がクリームはんだを介在させて周辺電極300dと対向している。基板100上に半導体パッケージ300が搭載されることにより、中央パッド21上に塗布されているクリームはんだは、押し広げられる。
Second, a
第3に、半導体パッケージ300が搭載されている基板100が、リフロー炉に投入される。これにより、はんだ合金210が溶融して中央パッド21と中央電極300cとの間及び周辺パッド22と周辺電極300dとの間において濡れ広がり、中央パッド21と中央電極300cとの間の接合及び周辺パッド22と周辺電極300dとの間の接合が行われる。以上により、半導体パッケージ300が基板100上に実装され、実装基板200となる。
Third, the
なお、クリームはんだからフラックス及び有機溶剤が揮発する際に発生するガスは、貫通穴10cを通って排出される。すなわち、貫通穴10cは、リフロー時のガス抜き穴である。
The gas generated when the flux and organic solvent evaporate from the cream solder is discharged through the through
<基板100の効果>
以下に、基板100の効果を、比較例に係る基板と対比しながら説明する。比較例に係る基板を、基板100Aとする。
<Effect of
The effect of the
図5は、基板100Aの平面図である。図5に示されるように、基板100Aは、基材10(図5中において図示せず)と、導体パターン20と、ソルダレジスト30とを有している。基板100Aでは、導体パターン20が、中央パッド21と、複数の周辺パッド22と、配線23とを有している。これらの点に関して、基板100Aの構成は、基板100の構成と共通している。
FIG. 5 is a plan view of the
基板100Aでは、第1開口31が、平面視において外周縁21aよりも外側にある。その結果、外周縁21aと配線23との接続部が、第1開口31から露出している。すなわち、外周縁21aと配線23との接続部が、ソルダレジスト30に覆われていない。これらの点に関して、基板100Aの構成は、基板100の構成と異なっている。
In the
基板100A上に半導体パッケージ300が搭載されることにより、中央パッド21上に塗布されているクリームはんだが押し広げられ、外周縁21aと配線23との接続部上に広がる。基板100Aでは、外周縁21aと配線23との接続部上において溶融したはんだ合金210の熱は、配線23を介して周辺パッド22からも放熱される。そのため、外周縁21aと配線23との接続部上において溶融したはんだ合金210は、中央パッド21上において溶融したはんだ合金210よりも凝固しやすい。その結果、外周縁21aと配線23との接続部上において凝固したはんだ合金210が、中央パッド21上にある未凝固のはんだ合金210から分離され、はんだボールとなる。
By mounting the
他方で、基板100では、外周縁21aと配線23との接続部がソルダレジスト30により覆われているため、基板100Aと異なり、はんだボールが発生しにくい。
On the other hand, in the
また、基板100Aでは、半導体パッケージ300の搭載により、中央パッド21上に塗布されているクリームはんだが、第1開口31の周囲にあるソルダレジスト30上にも広がる。ソルダレジスト30上において溶融したはんだ合金210は、ソルダレジスト30との界面における界面エネルギが中央パッド21との界面における界面エネルギよりも大きいことに起因して、中央パッド21側へと流動しようとする。
Also, on the
しかしながら、厚さT1が厚さT2よりも大きい場合、第1開口31の周囲にあるソルダレジスト30と中央パッド21との間にはソルダレジスト30側が低くなる段差があるため、第1開口31の周囲にあるソルダレジスト30上において溶融したはんだ合金210は、当該段差を乗り越えることができず、はんだボールとなることがある。
However, if the thickness T1 is larger than the thickness T2, there is a step between the solder resist 30 around the
他方で、基板100では、第1開口31の周囲において、ソルダレジスト30と中央パッド21とが重なっている。その結果、第1開口31の周囲にあるソルダレジスト30と第1開口31から露出している中央パッド21との間には、ソルダレジスト30側が高くなる段差がある。そのため、基板100では、第1開口31の周囲にあるソルダレジスト30上において溶融したはんだ合金210が、第1開口31から露出している中央パッド21側に向かって容易に流動することができ、はんだボールが発生しにくい。
On the other hand, in the
(第2実施形態)
第2実施形態に係る基板を説明する。以下においては、第2実施形態に係る基板を、基板100Bとする。ここでは、基板100と異なる点を主に説明し、重複する説明は繰り返さないものとする。
(Second embodiment)
A substrate according to the second embodiment will be described. The substrate according to the second embodiment is hereinafter referred to as a
<基板100Bの構成>
以下に、基板100Bの構成を説明する。
<Structure of
The configuration of the
図6は、基板100Bの平面図である。図7は、図6中のVII-VIIにおける断面図である。図6及び図7に示されるように、基板100Bは、基材10と、導体パターン20と、ソルダレジスト30とを有している。この点に関して、基板100Bの構成は、基板100の構成と共通している。基板100Bは、環状壁40をさらに有している。この点に関して、基板100Bの構成は、基板100の構成と異なっている。
FIG. 6 is a plan view of the
環状壁40は、平面視において、環状である。より具体的には、環状壁40は、平面視において、矩形環状である。環状壁40は、平面視において、第1開口31の外側かつ周辺パッド22の内側に配置されている。環状壁40は、ソルダレジスト30上に配置されている。
The
環状壁40は、ソルダレジスト30とは異なる樹脂材料により形成されている。環状壁40は、例えば、樹脂インクにより形成されている。樹脂インクは、例えば、シルクインクである。この樹脂インクは、好ましくは、ソルダレジスト30とは異なる色に着色されている。例えばソルダレジスト30が緑色に着色されている場合、環状壁40は白色に着色されている樹脂インクにより形成されている。
The
図示されていないが、ソルダレジスト30上には、環状壁40に用いられている樹脂インクと同一の樹脂インクにより、文字が描かれている。この文字により、例えば、基板100B上に部品を実装する際に必要な情報、基板100Bの取り扱いに関する情報が示される。
Although not shown, characters are drawn on the solder resist 30 with the same resin ink as that used for the
<基板100Bの効果>
以下に、基板100Bの効果を説明する。
<Effect of
The effect of the
基板100Bでは、環状壁40が、第1開口31の外側かつ周辺パッド22の内側に配置されている。そのため、はんだボールが発生したとしても、当該はんだボールが隣り合う2つの周辺パッド22の間に移動して、これら2つの周辺パッド22の間で短絡が発生することが抑制される。
In
また、基板100Bの製造工程では、ソルダレジスト30上に種々の情報を表示するための文字がソルダレジスト30とは異なる色に着色された樹脂インクを用いて描かれる。基板100Bでは、環状壁40が上記のような文字を描くために用いられる樹脂インクと同一のインクを用いて形成されているため、この工程内で環状壁40を形成することができ、環状壁40を形成するために新たな工程を追加する必要がない。
Further, in the manufacturing process of the
(第3実施形態)
第3実施形態に係る基板を説明する。以下においては、第3実施形態に係る基板を、基板100Cとする。ここでは、基板100Bと異なる点を主に説明し、重複する説明は繰り返さないものとする。
(Third embodiment)
A substrate according to the third embodiment will be described. The substrate according to the third embodiment is hereinafter referred to as a
<基板100Cの構成>
以下に、基板100Cの構成を説明する。
<Structure of
The configuration of the
図8は、基板100Cの平面図である。図8に示されるように、基板100Cは、基材10(図8中において図示せず)と、導体パターン20と、ソルダレジスト30と、環状壁40とを有している。この点に関して、基板100Cの構成は、基板100Bの構成と共通している。基板100Cでは、第1開口31が平面視において外周縁21aよりも外側にある。すなわち、基板100Cでは、外周縁21aと配線23との接続部が、ソルダレジスト30により覆われていない。この点に関して、基板100Cの構成は、基板100Bの構成と異なっている。
FIG. 8 is a plan view of the
<基板100Cの効果>
基板100Cでは、外周縁21aと配線23との接続部がソルダレジスト30により覆われていないため、外周縁21aと配線23との接続部上において、はんだボールが発生することがある。しかしながら、基板100Cでは、第1開口31の外側かつ周辺パッド22の内側に環状壁40が配置されているため、発生したはんだボールが隣り合う2つの周辺パッド22の間に移動して、これら2つの周辺パッド22の間で短絡が発生することが抑制される。
<Effect of
In the
以上のように本発明の実施形態について説明を行ったが、上述の実施形態を様々に変形することも可能である。また、本発明の範囲は、上記の実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更を含むことが意図される。 Although the embodiment of the present invention has been described as above, it is also possible to modify the above-described embodiment in various ways. Moreover, the scope of the present invention is not limited to the above embodiments. The scope of the present invention is indicated by the scope of claims, and is intended to include all changes within the meaning and scope of equivalence to the scope of claims.
10 基材、10a 第1主面、10b 第2主面、10c 貫通穴、20 導体パターン、21 中央パッド、21a 外周縁、22,22a 周辺パッド、23 配線、24 導体層、30 ソルダレジスト、31 第1開口、32 第2開口、40 環状壁、100,100A,100B,100C 基板、200 実装基板、210 はんだ合金、300 半導体パッケージ、300a 表面、300b 裏面、300c 中央電極、300d 周辺電極、310 リードフレーム、311 ダイパッド部、312 リード部、320 半導体チップ、320a 表面、320b 裏面、330 ボンディングワイヤ、340 封止樹脂、T1,T2 厚さ。
Claims (7)
前記主面上に配置されており、かつ中央パッド部と、前記中央パッド部の周囲にある周辺パッド部と、前記中央パッド部の外周縁と前記周辺パッド部とを接続している配線とを有する導体パターンと、
前記導体パターンを覆うように前記主面上に配置されており、かつ前記中央パッド部を露出させる第1開口と前記周辺パッド部を露出させる第2開口とが形成されているソルダレジストとを備え、
前記ソルダレジストは、前記配線の前記中央パッド部との接続部を覆っている、基板。 a substrate having a major surface;
a central pad portion disposed on the main surface, a peripheral pad portion surrounding the central pad portion, and a wiring connecting an outer peripheral edge of the central pad portion and the peripheral pad portion; a conductor pattern having
a solder resist disposed on the main surface so as to cover the conductor pattern and having a first opening exposing the central pad portion and a second opening exposing the peripheral pad portion; ,
The substrate, wherein the solder resist covers a connection portion of the wiring with the central pad portion.
前記環状壁は、平面視において、前記第1開口よりも外側かつ前記周辺パッド部よりも内側に配置されており、
前記環状壁は、前記ソルダレジストとは異なる樹脂材料により形成されている、請求項1又は請求項2に記載の基板。 further comprising an annular wall disposed on the solder resist;
The annular wall is arranged outside the first opening and inside the peripheral pad portion in a plan view,
3. The substrate according to claim 1, wherein said annular wall is made of a resin material different from said solder resist.
裏面を有する半導体パッケージと、
はんだ合金とを備え、
前記半導体パッケージは、前記裏面において、前記中央パッド部と対向している中央電極と、前記中央電極の周囲にあり、かつ前記周辺パッド部と対向している周辺電極とを有し、
前記はんだ合金は、前記中央電極と前記中央パッド部とを接合しているとともに、前記周辺電極と前記周辺パッド部とを接合している、実装基板。 The substrate according to any one of claims 1 to 5,
a semiconductor package having a back surface;
with a solder alloy,
The semiconductor package has, on the back surface, a central electrode facing the central pad portion, and a peripheral electrode surrounding the central electrode and facing the peripheral pad portion,
The mounting substrate, wherein the solder alloy joins the central electrode and the central pad portion, and joins the peripheral electrode and the peripheral pad portion.
7. The mounting substrate according to claim 6, wherein said semiconductor package is a QFN package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021137754A JP2023031952A (en) | 2021-08-26 | 2021-08-26 | Substrate and mounting substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021137754A JP2023031952A (en) | 2021-08-26 | 2021-08-26 | Substrate and mounting substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023031952A true JP2023031952A (en) | 2023-03-09 |
Family
ID=85416455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021137754A Pending JP2023031952A (en) | 2021-08-26 | 2021-08-26 | Substrate and mounting substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023031952A (en) |
-
2021
- 2021-08-26 JP JP2021137754A patent/JP2023031952A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7723853B2 (en) | Chip package without core and stacked chip package structure | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JP3947750B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
TWI425603B (en) | Chip package | |
JP2002208656A (en) | Semiconductor device | |
TW200824060A (en) | Semiconductor package and fabrication method thereof | |
JPH11297889A (en) | Semiconductor package, mounting board and mounting method by use of them | |
JP2000058711A (en) | Semiconductor package with bga structure of csp | |
US6242283B1 (en) | Wafer level packaging process of semiconductor | |
CN108281408A (en) | Semiconductor chip packaging and stacked package | |
JP2005244035A (en) | Mounting method of semiconductor device, and semiconductor device | |
JP3516611B2 (en) | Semiconductor device, method of manufacturing the same, and substrate for semiconductor device | |
JP4777692B2 (en) | Semiconductor device | |
US10134665B2 (en) | Semiconductor device | |
US20080303134A1 (en) | Semiconductor package and method for fabricating the same | |
JP2008218932A (en) | Semiconductor element mounting substrate and its manufacturing method | |
JP2023031952A (en) | Substrate and mounting substrate | |
KR100475337B1 (en) | High Power Chip Scale Package and Manufacturing Method | |
JP2000114295A (en) | Manufacture of semiconductor device | |
TWI734109B (en) | A package structure and a fabrication method thereof | |
JP2023032901A (en) | Substrate and mounted substrate | |
TWM573895U (en) | Chip package structure with glue overflow prevention function | |
TW201442127A (en) | Method for manufacturing chip package structure | |
TWI693644B (en) | Structure for packaging and method for manufacturing the same | |
US20220201865A1 (en) | Electric component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240704 |