JP2022547745A - 絶縁ゲートバイポーラトランジスタ - Google Patents

絶縁ゲートバイポーラトランジスタ Download PDF

Info

Publication number
JP2022547745A
JP2022547745A JP2022526210A JP2022526210A JP2022547745A JP 2022547745 A JP2022547745 A JP 2022547745A JP 2022526210 A JP2022526210 A JP 2022526210A JP 2022526210 A JP2022526210 A JP 2022526210A JP 2022547745 A JP2022547745 A JP 2022547745A
Authority
JP
Japan
Prior art keywords
layer
electrode
conductivity type
schottky
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022526210A
Other languages
English (en)
Other versions
JP7213398B2 (ja
Inventor
ウドレア，フローリン
アントニウ，マリナ
ロフィティス，ネオファイソス
コルバシェ，キアラ
デ－ミキエリス，ルカ
ベムラパティ，ウママヘスワラ
バトシュトゥブナー，ウーベ
ラヒモ，ムナフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2022547745A publication Critical patent/JP2022547745A/ja
Application granted granted Critical
Publication of JP7213398B2 publication Critical patent/JP7213398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2022547745000001
絶縁ゲートバイポーラトランジスタであって、第１の導電型のソース層と、第２の導電型のベース層であって、ソース層およびベース層はソース電極と電気的に接触するベース層と、第１の導電型のドリフト層と、ドリフト層とコレクタ電極との間に配置され、コレクタ電極と電気的に接触する、第２の導電型のコレクタ層とを少なくとも備える、絶縁ゲートバイポーラトランジスタが開示される。絶縁ゲートバイポーラトランジスタは、少なくとも２つのトレンチゲート電極と、少なくとも１つのトレンチショットキー電極と、電極底部に配置された第２の導電型の収集領域とをさらに備える。収集領域はドリフト層内に位置し、ドリフト層によって互いに横方向に分離される。ショットキー層は、接触領域において収集領域とのショットキーコンタクトを形成する。

Description

技術分野
本発明は、パワー半導体デバイスの分野に関する。特に、本発明は、請求項１および３のプリアンブルに記載の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に関する。
背景技術
図１に示すトレンチ金属酸化膜半導体（ＭＯＳ）セル設計を有する従来技術のＩＧＢＴは、例えば、ゲート絶縁層７２によってｐドープベース層３、ｎ＋ドープソース層２およびｎドープドリフト層５から電気的に絶縁されたゲート層７０を有するトレンチゲート電極７を有する。トレンチゲート電極７は、ベース層３と同一平面内かつその側方に配置され、ベース層３よりもドリフト層５の深部まで延在している。
このようなトレンチゲート電極設計では、トレンチ設計が垂直方向の電子の注入を強化し、セル付近の電荷拡散（いわゆるＪＦＥＴ効果）からの欠点を被らない垂直ＭＯＳチャネルを提供するので、オン状態損失は平面ゲート設計の場合よりも低い。したがって、トレンチセルは、より低い損失に対してはるかに改善されたキャリア増強を示す。垂直チャネル設計に起因して、トレンチはまた、平面ゲート設計の場合よりもＭＯＳチャネルからの電子拡散の改善に起因して、より少ない正孔ドレイン効果（ＰＮＰ効果）を提供する。トレンチの底部には蓄積層があり、ＰＩＮダイオード部分の強力な電荷増強を提供する。したがって、広いトレンチおよび／または深いトレンチが最適な性能を示す。トレンチ設計は、チャネル抵抗を低減するために大きなセル充填密度を提供する。しかしながら、トレンチ設計は、高いピーク電界に起因してトレンチの底部コーナ付近でより低いブロッキング能力を被る。トレンチ設計は、トレンチゲートの下に大きいＭＯＳ蓄積領域を有し、ミラー容量低減のためにトレンチ内にフィールド酸化物型層を適用することが困難な関連容量を有する。したがって、図１に示す従来技術の装置は、制御性が悪く、スイッチング損失が高くなる。さらに、トレンチ設計における高いセル密度は、高い短絡電流をもたらす。
米国特許出願公開第２０１７２７１４９０号明細書は、第１の半導体領域と第２の電極との間の第３の電極と、第１の半導体領域と第２の電極との間の第４の電極と、第１の半導体領域と第２の電極との間および第３の電極と第４の電極との間の第２の半導体領域と、第２の半導体領域と第２の電極との間の第３の半導体領域と、第２の電極に電気的に接続されるように第１の半導体領域と第２の電極との間の第４の電極と、第１の電極と第１の半導体領域との間の第５の半導体領域とを含む半導体デバイスを開示している。第３の電極と、第１の半導体領域、第２の半導体領域、第３の半導体領域および第２の電極との間には、第１の絶縁膜が設けられる。第４の半導体領域と、第１の半導体領域、第２の半導体領域および第４の半導体領域との間には、第２の絶縁膜が設けられる。
米国特許出願公開第２０１５２６３１４８号明細書は、第１の電極と、第２の電極と、第１の半導体層と、第１の半導体領域と、第２の半導体領域と、絶縁層とを含む半導体デバイスを開示している。第１の半導体層は、第１の電極と第２の電極との間に設けられ、第１の電極と接している。第１の半導体領域は、第１の半導体層と第２の電極との間に設けられ、第２の電極と接している。第２の半導体領域は、第１の半導体領域と第２の電極との間に設けられ、第２の電極と接している。第２の半導体領域の不純物濃度は、第１の半導体領域の不純物濃度よりも高い。絶縁層は、一端が第２の電極に接し、他端が第１の半導体層に位置する。絶縁層は、第１の電極から第２の電極に向かう第１の方向に第２の電極に沿って延在している。
米国特許第６，４１７，５５４号明細書は、ラッチすることができず、トレンチゲートおよびトレンチゲートを取り囲む空乏領域へのショットキーコンタクトを備える三層ＩＧＢＴを開示している。エミッタコンタクトは、空乏領域内に拡散されるベース拡散領域に接続される。空乏領域は、ゲートのオンおよびショットキーゲートからのキャリアの注入に応答して空乏領域内にキャリアを放出するエミッタ領域の上部に形成される。
欧州特許出願公開第３４７１１４７号明細書は、少なくとも２つの第１のセルを含むＩＧＢＴを開示しており、その各々は、ｎドープされたソース層、ｐドープされたベース層、ｎドープされた強化層を有し、ベース層は、ソース層を強化層、ｎドープされたドリフト層およびｐドープされたコレクタ層から分離する。第１のセルの側面には、２つのトレンチゲート電極が配置されている。トランジスタは、２つの隣接する第１のセルのトレンチゲート電極間に、エミッタ側にｐ＋ドープウェルを有する少なくとも１つの第２のセルと、隣接するトレンチゲート電極からウェルを分離するさらなるｎドープ強化層とを備える。絶縁体層スタックは、第２のセルおよび隣接するトレンチゲート電極を金属エミッタ電極から絶縁するためにエミッタ側の第２のセルの上に配置され、第１の絶縁層および第２の絶縁層からなり、絶縁体スタックは、ウェルの上の第１の層厚＋第２の絶縁層厚の厚さ、およびゲート層の上の第２の絶縁層厚の厚さを有し、第１の絶縁層および第２の絶縁層の各厚さは少なくとも７００ｎｍである。
発明の概要
本発明の目的は、標準的な接触等価ソリューションに対して静的損失を低レベルに維持しながら、ターンオフ事象中に逃げる孔の劣化が改善された経路を有する電力半導体デバイスを提供することである。
本発明の目的は、例えば、請求項１または３の特徴を有する半導体デバイスによって解決される。本発明のさらなる発展は、従属請求項に明記されている。
例示的には、本発明の一実施形態による絶縁ゲートバイポーラトランジスタは、エミッタ側のソース電極から、エミッタ側とは反対のコレクタ側のコレクタ電極までの間に、少なくとも以下の層、すなわち、少なくとも第１の導電型のソース層と、第１の導電型とは異なる第２の導電型のベース層であって、ソース層およびベース層はソース電極と電気的に接触する、ベース層と、第１の導電型のドリフト層と、を備える。絶縁ゲートバイポーラトランジスタは、ドリフト層とコレクタ電極との間に配置され、コレクタ電極と電気的に接触する、第２の導電型のコレクタ層と、ベース層を通ってドリフト層内に延在する少なくとも２つのトレンチゲート電極であって、少なくとも２つのトレンチゲート電極の各々がベース層の側方に配置される導電性ゲート層と、ゲート層を任意のドープ層から分離するゲート絶縁層とを備える少なくとも２つのトレンチゲート電極と、をさらに備え、ソース層、ベース層、およびドリフト層との間にチャネルが形成可能である。少なくとも１つのトレンチショットキー電極は、ベース層の側方に配置されてベース層を通ってドリフト層内に延在する導電性ショットキー層であって、ソース電極に電気的に接続されるショットキー層と、ショットキー層をベース層から分離するショットキー絶縁層とを備える。第２の導電型の収集領域は、少なくとも２つのトレンチゲート電極のトレンチゲート電極底部および少なくとも１つのトレンチショットキー電極のトレンチショットキー電極底部に配置される。収集領域は、ドリフト層内に位置し、ドリフト層によって互いに横方向に互いに分離され、ショットキー層は、接触領域において収集領域とのショットキーコンタクトを形成する。
本発明によるさらなる利点は、従属請求項から明らかになるであろう。
図面の簡単な説明
本発明の実施形態の主題は、添付の図面を参照して以下の本文でより詳細に説明される。
トレンチゲート電極を有するＩＧＢＴを示す。 本発明の一実施形態によるショットキーソース／カソード接点を有する別のＩＧＢＴを示す。 本発明の別の実施形態によるショットキーソース／カソード接点を有する別のＩＧＢＴを示す。 本発明の別の実施形態によるショットキーソース／カソード接点を有する別のＩＧＢＴを示す。 本発明の別の実施形態によるショットキーソース／カソード接点を有する別のＩＧＢＴを示す。
図面で使用される参照符号およびそれらの意味は、参照符号のリストに要約されている。一般に、同様のまたは同様に機能する部品には同じ参照符号が与えられる。記載された実施形態は、例として意図されており、本発明を限定するものではない。
実施形態の詳細な説明
ここで、添付の図面を参照して、例示的な実施形態をより完全に説明する。
例示的な実施形態は、本開示が徹底的であり、当業者に範囲を十分に伝えるように提供される。本開示の実施形態の完全な理解を提供するために、特定のコンポーネント、デバイス、および方法の例など、多数の特定の詳細が記載される。特定の詳細を採用する必要がないこと、例示的な実施形態を多くの異なる形態で具体化できること、およびいずれも本開示の範囲を限定するものと解釈されるべきではないことは、当業者には明らかであろう。いくつかの例示的な実施形態では、周知のプロセス、周知のデバイス構造、および周知の技術は詳細には説明されない。
本明細書で使用される用語は、特定の例示的な実施形態を説明することのみを目的としており、限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図され得る。「備える」、「備えている」、「含む」、および「有する」という用語は包括的であり、したがって、記載された特徴、整数、ステップ、動作、要素、および／またはコンポーネントの存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、および／またはそれらのグループの存在または追加を排除するものではない。本明細書に記載された方法ステップ、プロセス、および動作は、実行の順序として具体的に特定されない限り、必ずしも説明または図示された特定の順序がそれらの実行に必要であると解釈されるべきではない。
追加のまたは代替のステップが使用されてもよいことも理解されたい。
ある要素または層が別の要素または層に対して「上に」、「接続される」、または「結合される」と言及される場合、それは他の要素または層に対して直接上にある、係合される、接続される、または結合されてもよく、または介在する要素もしくは層が存在してもよい。対照的に、ある要素が別の要素または層に対して「直接上に」、「直接接続される」、または「直接結合される」と言及される場合、介在する要素または層は存在しなくてもよい。要素間の関係を説明するために使用される他の単語も同様に解釈されるべきである（例えば、「間に」対「間に直接」、「隣接する」対「直接隣接する」など）。本明細書で使用される場合、「および／または」という用語は、関連する列挙された項目のうちの１つまたは複数のありとあらゆる組み合わせを含む。
本明細書では、様々な要素、コンポーネント、領域、層および／または部分を説明するために第１、第２、第３などの用語が使用され得るが、これらの要素、コンポーネント、領域、層および／または部分は、これらの用語によって限定されなくてもよい。これらの用語は、１つの要素、コンポーネント、領域、層または部分を別の領域、層または部分と区別するためにのみ使用され得る。「第１」、「第２」などの用語、および他の数値用語は、本明細書で使用される場合、文脈によって明確に示されない限り、順序または順番を意味しない。したがって、以下で説明する第１の要素、コンポーネント、領域、層または部分は、例示的な実施形態の教示から逸脱することなく、第２の要素、コンポーネント、領域、層または部分と呼ぶことができる。
「内側」、「外側」、「真下」、「下」、「下側」、「上」、「上側」などの空間的に相対的な用語は、本明細書では、図に示すように、１つの要素または特徴と別の要素または特徴との関係を記述するための説明を容易にするために使用され得る。空間的に相対的な用語は、図に示されている向きに加えて、使用中または動作中のデバイスの異なる向きを包含することが意図され得る。例えば、図中のデバイスがひっくり返された場合、他の要素または特徴の「下」または「真下」と記載された要素は、他の要素または特徴の「上」に配向される。したがって、例示的な用語「下」は、上下両方の向きを包含し得る。デバイスは、他の方向に向けられ（９０度または他の向きに回転され）てもよく、本明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。
さらに、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という語は他の要素またはステップを排除せず、不定冠詞「ａ」または「ａｎ」は複数を排除するものではないことに留意されたい。また、異なる実施形態に関連して説明した要素を組み合わせてもよい。特許請求の範囲における参照符号は、特許請求の範囲を限定するものとして解釈されるべきではないことにも留意されたい。
図２に示す一実施形態では、絶縁ゲートバイポーラトランジスタは、エミッタ側９０のソース電極９から、エミッタ側９０とは反対のコレクタ側９７のコレクタ電極９５までの間に、少なくとも以下の層、すなわち、
－第１の導電型のソース層２と、
－第１の導電型とは異なる第２の導電型のベース層３であって、ソース層２およびベース層３はソース電極９と電気的に接触するベース層３と、
－第１の導電型のドリフト層５と、を備える。一実施形態によれば、ドリフト層は、第１の導電型の低い、実質的に一定の、低いドーピング濃度を有するバルク材料から形成されてもよい。この文脈における「低ドーピング濃度」は、例えば、ソース層２のドーピング濃度よりも低いことを意味する。ここで、ドリフト層５の実質的に一定のドーピング濃度とは、ドーピング濃度がドリフト層５全体にわたって実質的に均一であることを意味するが、例えばエピタキシャル成長プロセスの変動により、ドリフト層内のドーピング濃度に１～５倍程度の変動が存在する可能性があることを排除するものではない。第１の導電型はｎ型であってもよく、バルク材料の低ドーピング濃度は、１＊１０１２～５＊１０１４／ｃｍ３の範囲のパワーデバイス（６００Ｖを超える電圧）用であってもよい。
絶縁ゲートバイポーラトランジスタは、
－ドリフト層５とコレクタ電極９５との間に配置され、コレクタ電極９５と電気的に接触する第２の導電型のコレクタ層６と、
－ベース層３を通ってドリフト層内に延在する少なくとも２つのトレンチゲート電極７、７’であって、各々が、ベース層３の側方に配置された導電性ゲート層７０、７０’と、ゲート層７０、７０’を任意のドープ層から分離するゲート絶縁層７２、７２’とを備える、少なくとも２つのトレンチゲート電極７、７’と、をさらに備える。
ソース層２、ベース層３およびドリフト層５の間には、チャネルが形成可能である。
絶縁ゲートバイポーラトランジスタは、
－ベース層３の側方に配置されてベース層３を通ってドリフト層５内に延在する導電性ショットキー層２０であって、ソース電極９に電気的に接続されるショットキー層２０と、ショットキー層２０をベース層３から分離するショットキー絶縁層２２とを備える少なくとも１つのトレンチショットキー電極１５と、
－少なくとも２つのトレンチゲート電極７、７’のトレンチゲート電極底部および少なくとも１つのトレンチショットキー電極１５のトレンチショットキー電極底部に配置された第２の導電型の収集領域３０であって、ドリフト層５内に位置し、ドリフト層５によって横方向に分離されており、ショットキー層２０は接触領域において収集領域３０とのショットキーコンタクトを形成する、収集領域３０と、をさらに備える。ショットキーコンタクトは、大きなバリア高さと、伝導帯または価電子帯の状態密度よりも低い低ドーピング濃度とを有する金属－半導体コンタクトである。これとは対照的に、オーミックコンタクトは、半導体のバルクまたは直列抵抗に対して無視できるコンタクト抵抗を有する金属－半導体コンタクトとして定義される。オーミックコンタクトはまた、オームの法則Ｒ＊Ｉ＝Ｕと同様に線形電流（Ｉ）－電圧（Ｖ）曲線を有する２つの導体間の接合部として定義することもできる。第２の導電型のベース層３は、第１の導電型のドリフト層５によって第２の導電型の収集領域３０から分離される。
本発明の絶縁ゲートバイポーラトランジスタを製造するために、例えば、以下の製造ステップが実行される。
例えば図１に示すような、例えばｐドープされたリングの形態の収集領域３０を有するＩＧＢＴが提供される。ダミートレンチショットキー電極１５内の、例えばゲート酸化物として形成されたショットキー絶縁層２２は、トレンチショットキー電極１５が底部で開口するように除去される。この文脈におけるダミートレンチとは、ゲートトレンチと分離され、ソース電極と接続されたトレンチである。トレンチの底部の開口部は、ショットキー層２０と収集領域３０との間の接触領域を形成する。第２の導電型の収集領域３０は、ショットキー電極１５の底部開口部を通してドーパント、例えばホウ素を注入することによって形成されてもよい。一実施形態では、収集領域の平均ドーピング濃度（ｐリングドーピング）は、５＊ｅ１５／ｃｍ３～５＊ｅ１７／ｃｍ３の範囲、例えば３＊ｅ１７／ｃｍ３であり得る。一実施形態では、接触領域内のショットキーコンタクトの平均ドーピング濃度は、１＊ｅ１５／ｃｍ３～５＊ｅ１６／ｃｍ３の範囲、例えば１＊ｅ１６／ｃｍ３であってもよい。第２の導電型の収集領域３０を製造する別の方法は、第１の導電型のバルク材料上に収集領域３０をエピタキシャル成長させることであってもよい。エピタキシャル成長の方法は、例えばスーパージャンクションＩＧＢＴに使用されるように、深い収集領域３０に使用することができる。この文脈における「深さ」という用語は、イオン注入によってドーピングをもはや形成することができない深さ、例えば１μｍより深い深さを指す。ここで、特定の位置の深さとは、エミッタ側９０からのその位置の距離を意味する。スーパージャンクションは、パワーデバイスのオン抵抗および伝導損失を本質的に大幅に低減する理想的なデバイスに向けた大きなステップであった。スーパージャンクションは、新しい材料の使用による改善ではない。１次元（平面）構造を示す代わりに、複雑な２次元または３次元構造で製造されることは、維持層の革新的な設計概念によって導き出される改善である。スーパージャンクションデバイスは、電荷平衡の概念に基づいている。スーパージャンクションデバイスのドリフト領域は、逆バイアス下で周囲のｎ領域内の電荷を相殺する複数の、例えばｐ個のカラムを有する。結果として、組み合わされた構造が印加された逆電圧に対してはるかに高い抵抗を提供するので、ドリフト領域をより高くドープすることができる。ｎ領域が高濃度にドープされるにつれて、単位面積当たりのオン抵抗が減少する。したがって、スーパージャンクション設計技術は、様々なパワーデバイスに適用可能であるが、従来の（平面）パワーデバイスに使用されるものとは異なる設計手法を必要とする。トレンチショットキー電極１５の開口部によって、ショットキー層２０と収集領域３０との間にショットキー金属／半導体コンタクトが形成される。したがって、正孔の収集は、ショットキーコンタクトを介してＩＧＢＴのエミッタ／ソース／カソードに接続されたｐ型導電性領域（収集領域３０）を介して生じる。エネルギーバンド図におけるショットキーバリアの高さおよびショットキーコンタクトの幅の形状は、この端子によって収集される正孔の量を制御するために、ショットキー層２０、例えば金属層または金属層のスタックの表面または仕事関数におけるドーピング濃度を制御することによって調整することができる。したがって、ドリフト層５のエミッタ側９０における電子注入も調整される。電荷蓄積が高いほど、オン電圧降下は小さくなる。したがって、ショットキーコンタクトは、正孔収集の制御、およびＥｏｆｆ、Ｖｓ、Ｖｏｎのトレードオフのより良好な調整を可能にする。
本明細書に記載されるすべての実施形態では、ショットキーコンタクトとの界面におけるドーピング濃度またはショットキー層２０の仕事関数は、エミッタ側９０で収集される正孔の量を制御し、したがってＩＧＢＴのエミッタ側のドリフト層５の部分における電子注入を制御するように調整することができる。固体物理学では、仕事関数は、固体から固体表面のすぐ外側の真空中の点まで電子を除去するのに必要な最小熱力学的仕事（すなわち、エネルギー）であるため、フェルミエネルギーと真空準位との間のエネルギー差として定義される。ショットキー層２０の仕事関数は、金属と半導体の組み合わせに依存するショットキーバリア（金属－半導体接合部に形成される電子のポテンシャルエネルギーバリア）を克服するのに必要なエネルギーである。
図３に示す別の実施形態では、コレクタ層６とドリフト層５との間に、第１の導電型のバッファ層１０が配置され、第２の導電型の収集領域３０は、トレンチゲート電極７、７’およびトレンチショットキー電極１５からドリフト層５を通ってバッファ層１０まで垂直に延在する。バッファ層１０は、ドリフト層５よりもドーピング濃度が高い。この構造は、トレンチゲート電極底部およびショットキー電極底部に形成された収集領域３０（例えばｐ層）と、トレンチの少なくとも一方に配置されたショットキーコンタクトとを有する完全なスーパージャンクションＩＧＢＴ構造を形成する。図３の特定の実施形態では、強化層４が開示されているが、上記の実施形態と同様に、第２の導電型のベース層３が第１の導電型のドリフト層５によって第２の導電型の収集領域３０から分離されている限り、強化層４はスキップされてもよい。強化層４は、ドリフト層５よりもドーピング濃度が高い。一実施形態では、強化層４の最大ドーピング濃度は、１＊１０１５～５＊１０１６／ｃｍ３であり得る。
例示的には、ドリフト層５のドーピング濃度は常に低い（具体的にバッファ層１０や強化層４などの他の層のドーピング濃度に比べて低い）。ここで、ドリフト層５のドーピング濃度が実質的に一定であるとは、ドーピング濃度がドリフト層５全体にわたって実質的に均一であることを意味するが、製造上の理由により、ドリフト層５内のドーピング濃度に１～５倍程度の変動が存在する可能性があることを排除するものではない。
別の実施形態では、図４に示すスプリットゲートＩＧＢＴ構造において、収集領域３０（ｐ層）がドリフト層５内のゲートトレンチの下に形成される。収集領域３０（ｐ層）はバルク材料の表面上に形成されるため、ゲート構造、ベース層、ソース層などのデバイスの他の要素がバルク材料の上に形成される前に、これは、例えば表面への注入によってドープすることができる。
絶縁ゲートバイポーラトランジスタは、エミッタ側９０のソース電極９から、エミッタ側９０とは反対のコレクタ側９７のコレクタ電極９５までの間に、少なくとも以下の層、すなわち、
－第１の導電型のソース層２と、
－第１の導電型とは異なる第２の導電型のベース層３であって、ソース層２およびベース層３はソース電極９と電気的に接触するベース層３と、
－第１の導電型のドリフト層５と、
－ドリフト層５とコレクタ電極９５との間に配置され、コレクタ電極９５と電気的に接触する第２の導電型のコレクタ層６と、
－ベース層３よりもドリフト層５の深部まで延在する少なくとも２つのトレンチゲート電極７、７’であって、各々が、ベース層３の側方に配置された導電性ゲート層７０、７０’と、ゲート層７０、７０’を任意のドープ層から分離するフィールドプレート８２、８２’とを備え、ソース層２、ベース層３、およびドリフト層５の間にチャネルが形成可能である、少なくとも２つのトレンチゲート電極７、７’と、を備える。フィールドプレートは、ドレイン／コレクタ電極に高電圧が印加されたときにこれらのデバイスの最大電界を低減するために電界分布を操作および再成形するためにパワーデバイスに使用される。最大電界を低減することによって、フィールドプレートは絶縁破壊電圧を増加させ、したがってより高い電圧での動作を達成する。フィールドプレート８２、８２’は、酸化物として形成されてもよい。フィールドプレート８２、８２’の厚さは、０．２μｍより大きくてもよい。
絶縁ゲートバイポーラトランジスタは、ドリフト層５内に配置され、フィールドプレート８２、８２’によってゲート層７０、７０’から電気的に絶縁された第２の導電型の収集領域３０をさらに備え、収集領域３０は、ソース電極９と電気的に接続され、接触領域においてソース電極９とショットキーコンタクトを形成する。
別の実施形態では、第２の導電型の収集領域３０は逆行性プロファイルを有し、その結果、接触領域における第２の導電型のドーピング濃度は、収集領域３０のコレクタ側９７における第２の導電型のドーピング濃度よりも低い。より低いドーピングは、ターンオフ中に正孔を収集するために表面にショットキーコンタクトを形成することができる。より深いドーピング濃度は、空乏領域がショットキー領域に達してデバイスを早期に破壊させるのを停止させるのに役立ち得る。したがって、収集領域３０（ｐリング）は、ブロッキング状態で部分的に空乏化されないままであり得る。これは、ショットキーコンタクトを形成するためにドーピングを使用するすべてのｐリング領域にあてはまり得る、すなわち、表面はより低いドーピングを有する可能性があり、空乏領域はブロッキング下でそれに到達することができない可能性がある。表面におけるより低いドーピングはまた、トレンチ底部開口部における電荷補償によって、すなわち、バックグラウンドドーピングを低下させるための反対極性の電荷の注入によって達成され得る。
例えば図５に示すＩＧＢＴデバイスの別の例示的な実施形態では、ドリフト層５よりも高いドーピング濃度を有する第１の導電型の強化層４が形成され、強化層４はベース層３とドリフト層５との間に形成され、トレンチ電極７、７’およびショットキー電極１５は強化層４を通ってドリフト層５内に延在する。強化層４を有することの１つの利点は、基本的なＩＧＢＴ機能（ＭＯＳＦＥＴの単純なゲート駆動特性とバイポーラトランジスタの高電流および低飽和電圧能力との組み合わせ）が変更されない間にオン状態性能を高めることである。
ゲート電極およびショットキー電極は、ＩＧＢＴデバイスを平面視したときに、ストライプ状に形成されていてもよい。しかしながら、ショットキー電極は必ずしもストライプ状に形成される必要はなく、例えば正方形または円形などで活性領域のより小さい部分に形成されてもよく、その結果、ショットキーコンタクトを通る正孔の収集は複数の方向で行われる。この実施形態の１つの利点は、縮小された領域を通じた孔収集の改善された制御であり得る。
ＩＧＢＴデバイスの別の例示的な実施形態では、正孔の収集は、異なるｐ型導電層の同じ上に配置することができるショットキーコンタクトとオーミックコンタクトとの組み合わせを通じて生じる。ショットキーコンタクトおよびオーミックコンタクトの両方がエミッタに接続され、それらの面積の比は、オン状態電圧降下と安全動作面積との間の良好なトレードオフにとって重要である。オーミックコンタクトは、ショットキーコンタクトと同じメタライゼーションで作ることができ、ショットキーコンタクトよりも高濃度にドープされたｐ型層上に配置することができる、または異なるメタライゼーション層で作ることができる。
ＩＧＢＴデバイスの別の例示的な実施形態では、ＩＧＢＴの構造は、図１によるＩＧＢＴの構造に対応するが、ソース層に接触しないデバイスの表面上のいくつかのソース接点は、ベース層３とショットキーコンタクトを形成する。この構造の１つの利点は、デバイスの表面上のショットキーコンタクトの形成が、既存のデバイス製造プロセスに容易に実装され得ることである。しかし、例えば本発明の一実施形態を形成しない図１に示すようなｐリング構造を有さないデバイスであっても、デバイス表面のエミッタ／ソース接点に接続されたショットキーコンタクトは、ベース層を通じた正孔の収集の制御を強化し、Ｅｏｆｆ、Ｖｓ、Ｖｏｎの改善された調整を可能にする。
「側方」とは、この説明では、２つの層／領域が同じ平面に配置され、その平面がエミッタ側に平行であることを意味するものとする。その平面内で、層は横方向に隣接して、左右にまたは互いに隣接して配置されるが、層は互いに距離を有してもよく、すなわち、別の層が２つの層の間に配置されてもよいが、それらはまた、互いに直接隣接してもよく、すなわち互いに接触してもよい。層の「側面」は、エミッタ側９０に垂直な物体の側面である。
「垂直」は、本明細書において、絶縁ゲートバイポーラトランジスタのコレクタ側９７とは反対のエミッタ側９０に垂直な方向を表す。
参照符号のリスト
２ ソース層
１０ バッファ層
１５ ショットキー電極
２０ ショットキー層
２２ ショットキー絶縁層
３ ベース層
３０ 収集領域
４ 強化層
５ ドリフト層
６ コレクタ層
７，７’ トレンチゲート電極
７０，７０’ ゲート層
７２，７２’ ゲート絶縁層
８２，８２’ フィールドプレート
９ エミッタ電極
９０ エミッタ側
９５ コレクタ電極
９７ コレクタ側

Claims (4)

  1. エミッタ側（９０）のソース電極（９）から、前記エミッタ側（９０）とは反対のコレクタ側（９７）のコレクタ電極（９５）までの間に、少なくとも以下の層、すなわち、
    －第１の導電型のソース層（２）と、
    －前記第１の導電型とは異なる第２の導電型のベース層（３）であって、前記ソース層（２）および前記ベース層（３）は前記ソース電極（９）と電気的に接触するベース層（３）と、
    －前記第１の導電型のドリフト層（５）と、
    －前記ドリフト層（５）と前記コレクタ電極（９５）との間に配置され、前記コレクタ電極（９５）と電気的に接触する、前記第２の導電型のコレクタ層（６）と、
    －前記ベース層（３）を通って前記ドリフト層（５）内に延在する少なくとも２つのトレンチゲート電極（７、７’）であって、前記少なくとも２つのトレンチゲート電極（７、７’）の各々が前記ベース層（３）の側方に配置される導電性ゲート層（７０、７０’）と、前記ゲート層（７０、７０’）を任意のドープ層から分離するゲート絶縁層（７２、７２’）とを備える少なくとも２つのトレンチゲート電極（７、７’）と、を備え、
    前記ソース層（２）、前記ベース層（３）、および前記ドリフト層（５）の間にチャネルが形成可能であり、前記ソース層（２）は、トレンチゲート電極（７、７’）の各々の１つに少なくとも配置されており、
    －前記少なくとも２つのトレンチゲート電極のうちの１つに隣接し、前記ベース層（３）の側方に配置されて前記ベース層（３）を通って前記ドリフト層（５）内に延在する導電性ショットキー層（２０）であって、前記ソース電極（９）に電気的に接続されるショットキー層（２０）と、前記ショットキー層（２０）を前記ベース層（３）から分離するショットキー絶縁層（２２）とを備える、少なくとも１つのトレンチショットキー電極（１５）と、
    －前記少なくとも２つのトレンチゲート電極（７、７’）のトレンチゲート電極底部および前記少なくとも１つのトレンチショットキー電極（１５）のトレンチショットキー電極底部に配置される前記第２の導電型の収集領域（３０）であって、前記ドリフト層（５）内に位置し、前記ドリフト層（５）によって横方向に互いに分離される収集領域（３０）と、によって特徴付けられ、
    前記ショットキー層（２０）は、接触領域において前記収集領域（３０）とのショットキーコンタクトを形成する、
    絶縁ゲートバイポーラトランジスタ。
  2. 前記コレクタ層（６）と前記ドリフト層（５）との間に、前記第１の導電型のバッファ層（１０）が配置され、前記第２の導電型の前記収集領域（３０）は、前記トレンチゲート電極（７、７’）および前記少なくとも１つのトレンチショットキー電極（１５）から前記バッファ層（１０）まで前記ドリフト層（５）を通って垂直に延びることを特徴とする、請求項１に記載の絶縁ゲートバイポーラトランジスタ。
  3. 前記第２の導電型の前記収集領域（３０）は逆行性プロファイルを有することにより、前記接触領域における前記第２の導電型のドーピング濃度は、前記収集領域（３０）の前記コレクタ側（９７）における前記第２の導電型のドーピング濃度よりも低い、請求項１から２のいずれかに記載の絶縁ゲートバイポーラトランジスタ。
  4. 前記ドリフト層（５）よりも高いドーピング濃度を有する前記第１の導電型の強化層（４）をさらに備え、前記強化層（４）は、前記ベース層（３）と前記ドリフト層（５）との間に形成され、前記少なくとも２つのトレンチゲート電極（７、７’）および前記少なくとも１つのトレンチショットキー電極（１５）は、前記強化層（４）を通って前記ドリフト層（５）内に延在する、
    請求項１から３のいずれかに記載の絶縁ゲートバイポーラトランジスタ。
JP2022526210A 2019-11-08 2020-11-06 絶縁ゲートバイポーラトランジスタ Active JP7213398B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP19208174.3 2019-11-08
EP19208174 2019-11-08
EP19210476 2019-11-20
EP19210476.8 2019-11-20
PCT/EP2020/081331 WO2021089808A1 (en) 2019-11-08 2020-11-06 Insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
JP2022547745A true JP2022547745A (ja) 2022-11-15
JP7213398B2 JP7213398B2 (ja) 2023-01-26

Family

ID=73040117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022526210A Active JP7213398B2 (ja) 2019-11-08 2020-11-06 絶縁ゲートバイポーラトランジスタ

Country Status (5)

Country Link
US (1) US20220393023A1 (ja)
EP (1) EP3881360B1 (ja)
JP (1) JP7213398B2 (ja)
CN (1) CN114651335B (ja)
WO (1) WO2021089808A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024122162A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー スイッチング素子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079894A (ja) * 2013-10-17 2015-04-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2015177058A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP2016167598A (ja) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ トレンチｍｏｓバリアショットキーダイオードを備える半導体装置
JP2017079251A (ja) * 2015-10-20 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017168638A (ja) * 2016-03-16 2017-09-21 株式会社東芝 半導体装置
US20190058057A1 (en) * 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP2019149511A (ja) * 2018-02-28 2019-09-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297994A (ja) * 1998-04-07 1999-10-29 Hitachi Ltd 半導体装置
US6417554B1 (en) 2000-04-27 2002-07-09 International Rectifier Corporation Latch free IGBT with schottky gate
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US9666666B2 (en) * 2015-05-14 2017-05-30 Alpha And Omega Semiconductor Incorporated Dual-gate trench IGBT with buried floating P-type shield
DE102011003456A1 (de) * 2011-02-01 2012-08-02 Robert Bosch Gmbh Halbleiteranordnung mit reduziertem Einschaltwiderstand
DE112012002956B4 (de) * 2011-07-14 2017-07-06 Abb Schweiz Ag Bipolarer Transistor mit isoliertem Gate
JP2013084904A (ja) * 2011-09-29 2013-05-09 Toshiba Corp 半導体装置
TWI520337B (zh) * 2012-12-19 2016-02-01 財團法人工業技術研究院 階梯溝渠式金氧半場效電晶體及其製造方法
JP5852555B2 (ja) * 2012-12-26 2016-02-03 株式会社豊田中央研究所 半導体装置
JP6911486B2 (ja) * 2017-04-20 2021-07-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP3471147B1 (en) 2017-10-10 2020-08-05 ABB Power Grids Switzerland AG Insulated gate bipolar transistor
US10937901B2 (en) * 2018-03-14 2021-03-02 Fuji Electric Co., Ltd. Insulated gate semiconductor device with injuction supression structure and method of manufacturing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079894A (ja) * 2013-10-17 2015-04-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2015177058A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP2016167598A (ja) * 2015-03-09 2016-09-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ トレンチｍｏｓバリアショットキーダイオードを備える半導体装置
JP2017079251A (ja) * 2015-10-20 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017168638A (ja) * 2016-03-16 2017-09-21 株式会社東芝 半導体装置
US20190058057A1 (en) * 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP2019149511A (ja) * 2018-02-28 2019-09-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024122162A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー スイッチング素子

Also Published As

Publication number Publication date
EP3881360A1 (en) 2021-09-22
JP7213398B2 (ja) 2023-01-26
WO2021089808A1 (en) 2021-05-14
EP3881360B1 (en) 2022-05-04
US20220393023A1 (en) 2022-12-08
CN114651335B (zh) 2022-12-06
CN114651335A (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US9337185B2 (en) Semiconductor devices
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
US6774434B2 (en) Field effect device having a drift region and field shaping region used as capacitor dielectric
US9087893B2 (en) Superjunction semiconductor device with reduced switching loss
US6281521B1 (en) Silicon carbide horizontal channel buffered gate semiconductor devices
US9711631B2 (en) Dual trench-gate IGBT structure
US20150187877A1 (en) Power semiconductor device
CN112201690A (zh) Mosfet晶体管
US20120126317A1 (en) Accufet with integrated clamping circuit
JP7213398B2 (ja) 絶縁ゲートバイポーラトランジスタ
EP2761661B1 (en) Mct device with base-width-determined latching and non-latching states
US8878238B2 (en) MCT device with base-width-determined latching and non-latching states
US20220173227A1 (en) Finfet power semiconductor devices
GB2612636A (en) Semiconductor device
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage
EP4187615A1 (en) Npnp layered mos-gated trench device having lowered operating voltage
CN213459746U (zh) Mosfet晶体管
KR20230143106A (ko) 수직 차폐형 게이트 축적 전계 효과 트랜지스터
CN116978784A (zh) Igbt器件及其元胞结构、元胞结构的制作方法
CN113140634A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220705

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230116

R150 Certificate of patent or registration of utility model

Ref document number: 7213398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350