JP2022523079A - ビデオウォール、ドライバ回路、駆動制御回路およびそれらに関する方法 - Google Patents

ビデオウォール、ドライバ回路、駆動制御回路およびそれらに関する方法 Download PDF

Info

Publication number
JP2022523079A
JP2022523079A JP2021544238A JP2021544238A JP2022523079A JP 2022523079 A JP2022523079 A JP 2022523079A JP 2021544238 A JP2021544238 A JP 2021544238A JP 2021544238 A JP2021544238 A JP 2021544238A JP 2022523079 A JP2022523079 A JP 2022523079A
Authority
JP
Japan
Prior art keywords
signal
led
current
control
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021544238A
Other languages
English (en)
Inventor
バオムハインリッヒ トルステン
ドロレ ジャン－ジャック
ハルプリッター フーベアト
リヒター イェンス
ター ポール
レーガウ キリアン
ゼル クリストファー
ヴー ホア
ヘルナー パトリック
パーク ジョン
チャンド カニシュク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102019115479.0A external-priority patent/DE102019115479A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority claimed from PCT/EP2020/052195 external-priority patent/WO2020157152A1/de
Priority claimed from PCT/EP2020/052191 external-priority patent/WO2020157149A1/de
Publication of JP2022523079A publication Critical patent/JP2022523079A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

本発明は、負荷、特に発光ダイオード、表示装置さらにはビデオウォールに電流供給するための、さまざまなドライバ回路、駆動制御回路および配置構造に関する。

Description

本特許出願は、以下の独国出願：２０１９年１月３１日付け独国特許出願公開第１０２０１９１０２５０９．５号明細書、２０１９年４月２３日付け独国特許出願公開第１０２０１９１１０４９７．１号明細書、２０１９年６月７日付け１０２０１９１１５４７９．０号明細書および５月９日付け独国特許出願公開第１０２０１９１１２１２４．８号明細書の優先権を主張するものであり、これらの開示内容は参照により本明細書に組み込まれ、ならびに２０１９年１月２９日付けデンマーク国特許発明第２０１９７００６１号明細書（DK PA201970061）の優先権を主張するものであり、この開示内容は参照により本明細書に組み込まれ、ならびに２０２０年１月２９日付け国際出願ＰＣＴ／ＥＰ２０２０／０５２１９１号明細書の優先権を主張するものであり、この開示内容は参照により本明細書に組み込まれる。
背景技術
モノのインターネットや通信の分野における現在進行中の開発により、さまざまな新しい用途およびコンセプトの可能性が広がってきている。開発、サービスおよび製造の目的で、これらのコンセプトおよび用途は有効性と効率性とを高める。
新しいコンセプトの態様は、電流または電圧の供給およびさまざまな負荷の駆動制御に関する考察に基づいている。多くの場合、ネットワーク側の供給源は確保されておらず、代わりに、電池、二次電池あるいはスーパーコンデンサなどのエネルギー貯蔵装置によって電流が供給されるのが一般的である。
表示装置あるいはディスプレイの分野では、差し当たりエネルギー供給はさほど問題にならないかもしれないが、この場合も駆動制御素子の負荷を可能な限り少なくすることが極めて重要である。これに加えて、大型ディスプレイそのものですら薄型化が進んでいることから、一方では利用可能なスペースが減ってきており、他方では発生した廃熱を除去しなければならない。これは、ディスプレイまたはビデオウォールなどの表示装置だけでなく、他の多くの負荷にも当てはまる。
概要
以下の概要では、大型ないし超大型のディスプレイもしくはスクリーン、特にビデオウォールを駆動制御するためのさまざまな態様について説明する。その際、かかるデバイスの制御回路および電流供給回路を挙げて、さまざまな実施例を用いながら説明する。ここで強調しておきたいのは、実施例の多くの態様が表示デバイスまたは表示配置構造に言及しているが、これらに限定されるものではなく、他の負荷にも当てはまるということである。
次の解決策を検討するために、共通かつ同等の理解を定義する目的で、いくつかの用語と表現について説明する必要がある。本文書では、こうした理解のもと、記載された用語が一般に使用される。ただし、個々のケースでは解釈と相違することがあり、その場合には相違が認識できるようにされている。
「アクティブマトリクスディスプレイ」
「アクティブマトリクスディスプレイ」という用語は、ＬＣＤピクセルの制御に用いられる薄膜トランジスタをマトリクス状に配置した液晶モニタに対して元来使用されてきた。各ピクセルには、アクティブコンポーネント（主にトランジスタ）と電流供給端子とを備えた回路がある。しかしながら、現在では、この技術は液晶に限らず、特にＬＥＤ、ディスプレイまたはビデオウォールの駆動制御回路にも応用されている。
「アクティブマトリクスキャリア基板」
「アクティブマトリクスキャリア基板」または「アクティブマトリクスバックプレーン」とは、薄膜トランジスタ回路を備えたディスプレイの発光ダイオードの駆動制御部のことである。この場合、回路はバックプレーンに組み入れられていてもよいし、バックプレーンに適用されていてもよい。アクティブマトリクスキャリア基板には、ＬＥＤディスプレイ構造への電気端子を形成する１つ以上のインターフェースコンタクトがある。したがって、「アクティブマトリクスキャリア基板」は、アクティブマトリクスディスプレイの構成要素であったり、アクティブマトリクスディスプレイを保持したりすることができる。
「拡張現実（ＡＲ）」
拡張現実（ＡＲ）とは、実環境のインタラクティブな体験であって、実環境の視覚物体が実世界にあり、コンピュータで生成された知覚可能な情報によって拡張される体験である。拡張現実とは、まさにこのコンピュータで生成された知覚可能な情報を使った現実知覚のコンピュータ支援による拡張を意味する。この情報は、人間のあらゆる感覚モダリティに対応することができる。しかしながら、拡張現実とは、情報の視覚的表現、つまり、画像や動画にコンピュータで生成された追加情報や仮想物体をフェードイン／オーバーレイによって補足することのみと理解されることが多い。
「オートモーティブ」
オートモーティブとは、一般的に自動車またはオートモビール産業のことを意味している。したがって、この用語は、この部門だけでなく、ディスプレイまたは一般的に非常に高い解像度を有するライトディスプレイおよびＬＥＤを含む他のすべての産業部門もカバーすべきである。
「フリップフロップ」
フリップフロップは、出力信号が２つの安定した状態を持つ電子回路であり、双安定フリップフロップまたは双安定マルチバイブレータとも呼ばれることもある。この場合、現在の状態は、その時点で存在する入力信号だけでなく、対象となる時点以前の状態にも依存する。時間への依存はなく、事象への依存のみである。この双安定性により、フリップフロップは１ビットのデータ量を無制限の時間で記憶することができる。ただし、他の記憶装置とは異なり、電源回路が継続的に保証されていなければならない。フリップフロップは、順序回路の基本構成要素として、デジタル技術には欠かせない構造素子であるため、水晶時計からマイクロプロセッサに至るまで、多くの電子回路の基本構成要素となっている。特に、初歩的な１ビットのメモリとして、コンピュータのスタティックメモリチップの基本要素となっている。いくつかの構成形態では、さまざまなタイプのフリップフロップや他のバッファ回路を使用して、状態情報を記憶することができる。それぞれの入出力信号はデジタルであり、すなわち、論理的に「偽」と論理的に「真」とが交互に繰り返される。これらの値は、「低」０、「高」１とも呼ばれている。
「ヘッドアップディスプレイ」
ヘッドアップディスプレイは、ユーザーの視界に情報を投影することで、ユーザーが、頭の位置や視線の方向を維持できるディスプレイシステムもしくは投影デバイスである。ヘッドアップディスプレイは、拡張現実システムである。ヘッドアップディスプレイには、視線の方向や空間での向きを判断するためのセンサーが備わっている場合もある。
「ディスプレイ」
ディスプレイあるいはＬＥＤアレイは、定義された行と列とに多数の画素が配置されたマトリクスである。その機能に関しては、ＬＥＤアレイは、どちらかと言えば同じ種類と同じ色のＬＥＤをマトリクス状に形成したものが多い。したがって、より多くの照射面が得られる。一方、ディスプレイの目的は、特に情報を伝達することであり、個々の画素もしくはサブ画素ごとに異なる色やアドレス指定可能な駆動制御が必要になることが多い。ディスプレイは、複数のＬＥＤアレイをバックプレーンまたは他のキャリア上に並べて形成することができる。しかしながら、同様に、ＬＥＤアレイがディスプレイを形成することもできる。
ディスプレイまたはＬＥＤアレイは、同じものから、すなわち１つのワークピースから形成することができる。ＬＥＤアレイのＬＥＤは、モノリシックに形成されていてもよい。かかるディスプレイまたはＬＥＤアレイは、モノリシックＬＥＤアレイまたはディスプレイと呼ばれる。
あるいは基板上にＬＥＤを個別に成長させた後、いわゆるピック＆プレースプロセスを用いて、キャリア上に個別または一群ごとに相互に所望の間隔を置いて配置することで、２つのアセンブリを形成することもできる。このようなディスプレイまたはＬＥＤアレイは、非モノリシックと呼ばれる。非モノリシックディスプレイまたはＬＥＤアレイでは、個々のＬＥＤの間に他の間隔を設けることも可能である。これらの間隔は、用途や設計に応じて柔軟に選択することができる。そのため、このようなディスプレイまたはＬＥＤアレイは、ピッチ拡張型とも呼ぶことができる。ピッチ拡張型のディスプレイまたはＬＥＤアレイでは、キャリアに転写されたときに、ＬＥＤが成長用基板上よりも間隔を空けて配置されることを意味している。非モノリシックディスプレイまたはＬＥＤアレイでは、個々の画素は、それぞれ青色発光のＬＥＤと緑色発光のＬＥＤと赤色発光のＬＥＤとを含み得る。
モノリシックＬＥＤアレイと非モノリシックＬＥＤアレイとの異なる利点を１つのモジュールで利用できるようにするために、モノリシックＬＥＤアレイと非モノリシックＬＥＤアレイとを組み合わせて、ディスプレイを構成することができる。これにより、ディスプレイは、異なる機能および／またはアプリケーションを実現することができる。かかるディスプレイはハイブリッドディスプレイと呼ばれる。
「光電子構造素子」
光電子構造素子は、動作中に電荷キャリアの再結合によって光を生成し、これを放射する半導体ボディである。生成された光は、赤外線から紫外線までの範囲に及ぶことができ、その波長は、さまざまなパラメーター、特に使用される材料系やドーピングに依存する。光電子構造素子は、発光ダイオードとも呼ばれている。
本開示の目的のために、光電子構造素子あるいは発光構造素子という用語は同義的に使用される。そのため、ＬＥＤは、その幾何学的形状に関して特別な光電子構造素子である。ディスプレイもしくはビデオウォールでは、光電子構造素子は、通常、モノリシックに存在するか、またはマトリクス上に置かれた個々の素子として存在する。
「パッシブマトリクスバックプレーン」または「パッシブマトリクスキャリア基板」
パッシブマトリクスディスプレイとは、個々のピクセルがパッシブに駆動制御される（個々の画素に追加の電子部品を用いない）マトリクスディスプレイのことである。ディスプレイもしくはビデオウォールの発光ダイオードは、ＩＣ回路を用いて駆動制御することができる。これに対して、ピクセルがトランジスタでアクティブに駆動制御されるモニタは、「アクティブマトリクスディスプレイ」と呼ばれている。パッシブマトリクスキャリア基板は、パッシブマトリクスディスプレイの構成要素であり、これを保持するものである。
「画素」
画素（Pixel）、ピクセル（Bildpunkt）、イメージセルまたは画像素子とは、デジタルラスターグラフィックの個々の色値の他、イメージセンサーもしくはラスター駆動制御によるスクリーン上で色値を取得または表示するのに必要な面積素子を指す。したがって、画素は、ディスプレイデバイスのアドレス指定可能な素子であり、少なくとも１つの発光デバイスを有している。画素は一定のサイズを有し、隣り合う画素は定義された間隔（画素空間）だけ離れている。ディスプレイまたは例えばビデオウォールでは、多くの場合、異なる色の３つの（または追加の冗長性がある場合には４つ以上の）サブ画素を組み合わせて１つの画素が形成される。
「プラナアレイ」
プラナアレイは、本質的に平らな表面である。多くの場合、それは滑らかであり、突出した構造を持たない。通例、表面の粗さは望ましくなく、所望の機能を有しない。プラナアレイは、例えば、いくつかの光電子構造素子を備えたモノリシックプラナアレイである。
「パルス幅変調」
パルス幅変調あるいはＰＷＭは、素子、ここでは特にＬＥＤを駆動制御するための変調の一種である。この場合、ＰＷＭ信号は、それぞれのＬＥＤを流れる電流をオン／オフするように構成されたスイッチを制御し、ＬＥＤが発光するか発光しないかのいずれかをとる。ＰＷＭでは、一定の周波数ｆの矩形波信号が出力される。各期間Ｔ（＝１／ｆ）におけるスイッチオフ時間に対するスイッチオン時間の相対量によって、ＬＥＤが発する光の明るさが決まる。スイッチオン時間が長ければ長いほど、光は明るくなる。
「リフレッシュタイム」
「リフレッシュタイム」とは、ディスプレイなどのセルの情報が失われないように、または外部環境によって予め決められているように、当該ディスプレイなどのセルに再度書き込みを行う必要がある時間のことである。
「サブ画素」
サブ画素（例えばサブピクセル）は、画素の内部構造を表すものである。通例、サブ画素という用語は、個々の画素に基づき期待され得るものよりも高い解像度と関連している。また、１つの画素は、複数のより小さなサブ画素から構成されることができ、それぞれのサブ画素が１つの色を放射している。画素の全体的な色の印象は、個々のサブ画素の混合によって作り出される。したがって、サブ画素は、ディスプレイデバイスの中で最小のアドレス指定可能な単位である。同様に、サブ画素は、サブ画素が割り当てられている画素のサイズよりも小さい一定のサイズを含んでいる。
「バーチャル・リアリティ」
バーチャル・リアリティ（ＶＲ）とは、リアルタイムにコンピュータで生成されたインタラクティブな仮想環境において、現実とその物理的特性を表現し、同時に認識することである。バーチャル・リアリティは、操作者の実環境を完全にシミュレートした環境に置き換えることができる。
一観点では、ディスプレイもしくはビデオウォールの発光素子の駆動制御が関係している。ここで、一方では、使用される駆動制御モジュールもしくは供給モジュールは大きすぎないことが望ましい。他方では、ディスプレイもしくはビデオウォールの場合、出力が大きく低下することなく、可能な限り効率的に既存のスペースを利用することも重要である。スケーリングの可能性によって、技術要件を減らすことができる。
従来のアプローチおよび技術は、さまざまな理由から限られた範囲でしか利用できない可能性がある。したがって、以下の態様およびさまざまなコンセプトが、言及した課題に対処している。
例えば、６０Ｈｚ～２４０Ｈｚのフレームレートを提供するドライバ回路も適切であり得る。これに関連して、特にビデオウォールまたは他の表示装置においては、大きな輝度ダイナミックレンジ（１：１００，０００）または個々の画素あたり１００ｄＢを達成する必要があるか、少なくとも目的に合致している。この範囲は、例えば、外光の影響を受けるビデオウォールの領域において、外光の影響がさまざまに変化しても画像のコントラストおよび輝度を十分に確保するために必要である。同じことがオートモーティブ分野にも当てはまる。
ここで、モノリシックアレイの場合、デジタルで生成されるパルス幅変調（ＰＷＭ）が適していると考えられる。それに従って、この技術は、画素アレイのサイズとＣＭＯＳ技術のプロセスノードの両方に対してスケーラブルであることが望ましい。さらに、デジタルで生成されたＰＷＭにより、画素配アレイと画素電流との両方の不均一性を補正することができる。デジタル非線形ＰＷＭは、デジタルコードを処理することができるので、コードのパルス幅への非線形伝達関数によってパルス幅を生成することができる。以下では、さまざまなコンセプトが提示されているが、これらは、そのスケーラビリティから、モノリシックディスプレイあるいはＬＥＤを有する画素化アレイへの実装に適している。
典型的には、パルス幅変調（ＰＷＭ）による実装の場合、標準的な画素セル回路が「オフ」と「定格電流」とに交互に非常に高速で切り替えられる。このために、従来の回路では、いわゆる２Ｔ１Ｃ回路が用いられていた。しかしながら、特に行と列の数が多いディスプレイでは、ディスプレイのいわゆる「リフレッシュレート」を十分に確保するために、プログラミングの頻度が非常に高くなる。従来、この問題は２つ目のトランジスタで解決されていたが、これではスペースがさらに増えてしまい、排熱がさらに発生するか、または故障のリスクがある。特に本明細書で提示されているビデオウォールもしくはＬＥＤの「下」のスペースでは、スペースが足りなくなることもある。それ以外に、配線（すなわち、電流経路内でのＬＥＤの位置）次第では、精度がより高くなり、強度が変動する可能性がある。そこで、これらの問題を軽減するバックゲート付きＬＥＤ用電流ドライバ素子を以下に提示する。
本明細書に記載されている態様によれば、データ信号線、閾値線およびセレクト信号線を有する、ＬＥＤを電子的に駆動制御するデバイスが提案される。さらに、デュアルゲートトランジスタに直列に電気的に接続されかつ第１の電位端子と第２の電位端子との間で一緒に接続されているＬＥＤが企図されている。閾値線には、デュアルゲートトランジスタの第１の制御ゲートが接続されている。同様に、このデバイスは、電荷蓄積部を備えたセレクトホールド回路を有しており、これは、デュアルゲートトランジスタの第２の制御ゲートと、デュアルゲートトランジスタの電流線コンタクトに接続されているとともに、セレクト信号線に接続された制御端子を有する制御トランジスタにも接続されている。
そこで、パルス幅変調（ＰＷＭ）用のトランジスタを追加する代わりに、デュアルゲートトランジスタの追加の制御ゲートを既存の駆動トランジスタとしてＰＷＭ信号で変調することが可能である。
同様に、第２の態様によれば、ＬＥＤとデュアルゲートトランジスタとを電流経路に直列に配置したデバイスが提案される。セレクトホールド回路を介して、デュアルゲートトランジスタの一方の側では、アナログのデータ駆動制御信号を、セレクト信号を利用して印加することでＬＥＤをカラーコントロールする。デュアルゲートトランジスタのもう一方の側では、パルス幅変調信号を取り込むことでＬＥＤの輝度制御が行われる。
有利には、バックゲートトランジスタがデュアルゲートトランジスタとして使用される。
同様に、駆動トランジスタのバックゲートの変調を、電流制御経路のアクチュエータとして利用し、フィードバック信号、例えば発光ダイオードの順方向電圧をフィードバックすることで、発光ダイオードの温度ドリフトに対する電流負帰還を実現することもできる。駆動トランジスタのバックゲートの電圧を変調させることで、発光ダイオードの電流を簡単に、しかも省スペースで、特にＴＦＴ（薄膜トランジスタ）画素セルにおいてパルス幅変調させることができる。ＲＧＢセルの場合、３つのパワートランジスタを節約することができる。
バックゲートの電圧に低変調をかけることで、ＬＥＤを流れる電流をＬＥＤの温度とは無関係に依存しないようにすることができる。これは、ＮＭＯＳセルを使用する際に、カソードが共有されているため、ＬＥＤが駆動トランジスタのローサイドにある場合に特に有効である。このようなセルは、本質的に電流精度が悪いことから、本発明の思想によって、このようなセルを大幅に改善することができる。
それにより、一方では、メインのトランジスタに加えて、追加のトランジスタを経由する代わりに、メインのトランジスタのバックゲートを経由してパルス幅変調を行うことができる。他方では、ディスプレイもしくはビデオウォールにバックゲートトランジスタを使用すると、バックゲートをパルス幅変調で「デジタル的に」ではなく、アナログ電圧で動作させることで温度を安定させることができる。これは、発光ダイオードの順方向電圧Ｖｆから導き出されるもので、レギュレーションのフィードバックループとして使用される。このような温度安定化により、ＬＥＤの色精度と安定性とが向上する。
いくつかの態様では、デュアルゲートトランジスタはバックゲートトランジスタを含み、この場合、バックゲートが第１の制御ゲートを形成する。これは、コンパクトな構成である。デュアルゲートトランジスタは、対向する２つの制御ゲートを有する薄膜トランジスタとして形成されることができる。これにより、信頼性が高くてコンパクトな製造が可能になる。デュアルゲートトランジスタの第１の制御ゲートは、閾値電圧を調整するように構成されていてもよい。このようにして変調を行うことができる。あるいは動作中の第１の制御ゲートにスイッチング信号（ＰＷＭ信号）を印加することも可能である。このようにして、簡単な輝度制御を行うことができる。
別の態様では、ＬＥＤは、その第１の端子が第１の電位端子に接続されていてもよく、デュアルゲートトランジスタは、その電流線コンタクトがＬＥＤの第２の端子と第２の電位端子との間に配置されていてもよい。セレクトホールド回路は、デュアルゲートトランジスタの第２の制御ゲートに加えて、ＬＥＤの第２の端子にも接続された電荷蓄積部を含んでいてもよい。本構成は、ＮＭＯＳ技術を用いて容易に製造することができる。
別の態様では、ＬＥＤは、その第１の端子がデュアルゲートトランジスタの第２の電流線コンタクトに接続されていてよく、その第２の端子が第２の電位端子に接続されていてもよい。デュアルゲートトランジスタは、その電流線コンタクトが、ＬＥＤの第１の端子と第１の電位端子との間に接続されている。セレクトホールド回路の電荷蓄積部は、デュアルゲートトランジスタの第２の制御ゲートに加えて、第１の電位端子にも接続されている。そのため、発光ダイオードの順方向電圧がデュアルゲートトランジスタのゲート・ソース間電圧に影響を与えることはない。
別の態様では、Ｐ－Ｍｏｓ技術の実現が関係している。そこでは、ＬＥＤは、その第１の端子が第１の電位端子に接続され、デュアルゲートトランジスタは、その電流線コンタクトがＬＥＤの第２の端子と第２の電位端子との間に接続されている。セレクトホールド回路は、デュアルゲートトランジスタの第２の制御ゲートとの電荷蓄積部に加えて、第２の電位端子にも接続されていてよい。
更なる態様では、セレクトホールド回路は、ＬＥＤと並列に接続された更なる制御トランジスタを含み、その制御端子はセレクト信号線に接続されていてもよい。
更なる構成によれば、電荷蓄積部は、デュアルゲートトランジスタの第２の制御ゲートに加えて、第１の電位端子にも接続されていてよく、さらに、ＬＥＤによる順方向電圧の検知に基づいて負帰還する温度補償回路を備え、この温度補償回路が出力側の閾値線を形成してもよい。このように、低い変調をバックゲートトランジスタにかけることができる。
いくつかの態様では、温度補償回路は、デュアルゲートトランジスタと並置されていてもよい制御パスを含んでいてもよく、直列に接続された２つのパスを有していてもよい。これは簡単な構成である。更なる構成によれば、第３の制御トランジスタと第４の制御トランジスタとによって提供される２つの制御されたパスの間のノードから、閾値線は、デュアルゲートトランジスタの第１の制御ゲートに接続されていてもよい。このノードを使って、バックゲートを効果的に駆動制御することができる。更なる構成によれば、第４の制御トランジスタの制御端子は、第２の電位端子に接続されていてもよい。このようにして、トランジスタのゲートは第２の電位端子の高電位に安定して設定される。
他の態様では、温度補償回路は、２つの経路を提供する制御トランジスタのうちの一方の制御端子と、第１の電位端子とに接続されていてもよい第２の電荷蓄積部を含んでいてもよい。これにより、第３のトランジスタのゲート電圧を緩衝することができる。
第２のデータ信号線は、第２の電荷蓄積部と第３の制御トランジスタとに結合されている。この線の信号は、負帰還係数をプログラミングするために構成されていてもよい。そのため、第２のデータ信号線を用いて、温度補償の微調整を実行することもできる。この微調整は、用途に応じて、更なる制御トランジスタを用いてオン／オフすることができる。
別の有利な構成によれば、温度補償回路において、第３の制御トランジスタの制御端子が第２の電位端子に接続されていてもよい。このように、第３の制御トランジスタのゲート電圧は、有利に明確かつ安定的に規定される。
更なる有利な構成によれば、第５の制御トランジスタがＬＥＤと並列に接続されていてもよく、その制御端子には動作中にスイッチング信号（ＰＷＭ信号）が印加される。このようにして、発光ダイオードは、特にパルス幅変調によって電荷蓄積部なしで、直接オン／オフすることができる。このデュアルゲートトランジスタは、温度安定化された電流源として動作する。
画素の輝度調整または調光のための駆動制御も重要である。このような調光は、例えばビデオウォールが昼間と夜間の視界を切り替えられるようにするために必要なものであり得る。原則的には、かかる調光は、コントラストを調整しなければならない場合や、外部からの光によって、ユーザーの目を眩ませないように、または安全に情報を表示できるように、ディスプレイもしくはビデオウォールの輝度をレギュレーションする必要がある場合に好都合かつ有利であり得る。
上述の理由から、特にディスプレイもしくはビデオウォールを異なる輝度レベルで動作させるために、ＬＥＤを備えた照明ユニットを駆動制御するためのさまざまな技術的解決策が知られている。例えば、複数の行と列とに形成された一連の個々の画素を特定的に駆動制御するマトリクスディスプレイを制御するための制御回路が知られている。同様に、ＬＥＤの電流を特定的に低減もしくは減衰させる駆動制御手段も知られている。例えば液晶表示またはＯＬＥＤのディスプレイでは、このいわゆる電流調光が用いられている。
ＬＥＤの裏の限られたスペースの中で、部品点数の多い解決策を実現することは困難である。これは、場合によっては回路を非常に複雑なものにする可能性がある。この点に基づき、以下の態様は、ＬＥＤが発する光の輝度を比較的簡単に、正確に、かつ確実に変化させることができるように、輝度を変化させるためのＬＥＤを備えた照明ユニットの駆動制御をさらに発展させることを目的としている。特に、上述の調光、もしくは輝度およびコントラストの段階が異なる状態での操作を可能にすることを目的としている。
したがって、照明ユニットに電気エネルギーを供給するための電圧源と、少なくとも１つのエネルギー貯蔵媒体とを有する、照明ユニットの輝度を変化させるための制御回路が提案されている。後者は、照明ユニットの照明手段のための電流を設定する。さらに、電圧源で生成された電圧信号の電圧を一時的に変化させる制御素子が設けられており、これに基づいて、少なくとも１つのＬＥＤに流れるＬＥＤ電流を調整できる。提案された原理によれば、制御回路はさらに、制御素子が、一周期中に、つまり繰り返しの期間に、異なる電圧を有する第１および第２の電圧信号を照明ユニットに送信し、第１の電圧信号の電圧に応じて輝度レベルを調整することによって、照明ユニットを少なくとも２つの異なる輝度レベルで動作させるようにセットされている。
そのため、このコンセプトでは、パルス状の電圧信号が照明ユニットに印加され、電圧信号に応じて照明ユニットの少なくとも１つのＬＥＤに電流が流れ、その電流によってＬＥＤが発光することが重要である。これに関して、一周期中に、第１の電圧信号、特にターンオン電圧信号、および第２の電圧信号、特にターンオフ電圧信号が有利な方法で設けられ、照明ユニットに設けられた少なくとも１つのＬＥＤには、第１の電圧信号の印加中に、電圧に比例した電流が供給されるか、もしくは電圧に比例した電流が流れるようになっている。原則的には、照明ユニットが１つのＬＥＤを有しているか、または複数のＬＥＤを有しているかどうかは、ここでは関係がない。一態様では、スイッチング素子はトランジスタを有しており、このトランジスタを介して、照明ユニットの少なくとも１つのＬＥＤに、それぞれの電圧信号に応じて電気エネルギーが供給され、ＬＥＤの電流が流れることで、これは有利には可視光線を放出する。
コンセプト案によれば、照明ユニットは、一周期中に、まず第１の電圧信号がその期間の第１の段階で照明ユニットに送信され、続いて第２の電圧信号がその期間の第２の段階で照明ユニットに送信されるように駆動制御され、照明ユニットの少なくとも１つのＬＥＤを介した電流の流れは、それぞれの電圧信号の電圧に応じて作用する。ここで重要なのは、第２の電圧信号の電圧もしくは電圧値が、第１の電圧信号の電圧よりも大幅に低いことである。有利には、第２の電圧信号の電圧は、少なくともほぼゼロに近い。
提示したコンセプトでは、用途に応じて異なる輝度範囲を設定することが可能であり、それぞれの範囲において輝度自体を調光することができる。これにより、例えば、ビデオウォールあるいはオートモーティブ分野でも、回路にかかる付加的な大きな手間を省いて、照明条件の変化に対応することができる。
第１の電圧信号が照明ユニットに送信される期間の第１の段階では、照明ユニットのエネルギー貯蔵媒体が充電される。この場合、同時に、電圧信号の電圧に比例した電流の大きさを有する電流がＬＥＤに流れ、この結果、ＬＥＤは可視光線を放出する。その期間の第２の段階で第２の電圧信号が照明ユニットに送信されている間、エネルギー貯蔵媒体、好ましくはコンデンサの電位が維持されるので、次の期間の開始まで、これに基づく電流がＬＥＤに流れ、その結果、ＬＥＤはさらに発光する。その期間の第１の段階中にＬＥＤを流れる電流の大きさは、理論的には第２の期間中にＬＥＤを流れる電流の大きさと等しいことが望ましいものの、実際にはそうではない。これは、制御回路が、エネルギー貯蔵媒体、特にコンデンサの容量に加えて、通常であれば第２の容量を有していることに起因しており、このようにして、その期間の第２の段階中のエネルギー貯蔵媒体にかかる電圧が、その期間の第１の段階中の電圧に比べて低くなるように容量分圧が作られる。このような第２の容量は、例えば、トランジスタの容量、特にゲート・ソース間容量によってもたらされる。
これに関連して、第１の電圧信号が照明ユニットに送信される期間の第１の段階中にＬＥＤを流れる電流の大きさが、第２の電圧信号が照明ユニットに送信される期間の第２の段階中にＬＥＤを流れる電流の大きさと異なること、すなわち小さいことが非常に重要である。しかしながら、見る人は、一周期中のＬＥＤの最大輝度の差であるこの差を認識することはなく、期間中に平均化された光出力を知覚するだけである。
この効果を、例えばディスプレイに使用される照明ユニットの駆動制御に適切に利用するためには、第１の電圧信号と第２の電圧信号とを、ディスプレイの通常のリフレッシュレートに相当する６０Ｈｚの周波数で繰り返すことが有利である。つまり、１秒以内に第１の電圧信号と第２の電圧信号とがそれぞれ６０回ずつ照明ユニットに送信され、それぞれの電圧信号の電圧に応じて照明ユニットの少なくとも１つのＬＥＤにＬＥＤ電流が流れることを意味している。
別の態様では、第２の電圧信号が照明ユニットに送信されている間に、コンデンサとして形成されたエネルギー貯蔵媒体から、発光を励起するために必要な電気エネルギーがＬＥＤに供給されることが提供されている。コンデンサの電圧が、その期間の第１の段階に比べて低下しているため、この動作状態のＬＥＤには、その期間の第１の段階に比べて大きさの小さい電流が流れることになり、ＬＥＤの輝きは弱くなる。
さらに、この方法では、制御素子が、０．００２５～０．００３のデューティサイクルで第１の電圧信号を生成するようにセットされていることが考えられ、このデューティサイクルは、第１の電圧信号の継続時間と、その期間の継続時間との比に対応する。したがって、デューティサイクルは、第１の電圧信号の継続時間と、その期間の継続時間との比を示している。第１および第２の電圧信号のリフレッシュレートが６０Ｈｚであることから、つまり、本構成形態による制御素子は、第１および第２の電圧信号が照明ユニットに送信される期間が０．０１６６秒または１６．６ミリ秒となるようにセットされていることになる。好ましい発展形態では、第１の電圧信号は、最大０．０５０ミリ秒の期間で照明ユニットに送信され、これは約０．００３または１：３３３のデューティサイクルに対応する。この場合、第２の電圧信号は、照明ユニットに１６．６ミリ秒の期間で送信される。そのため、この信号に関するデューティサイクルは約１になる。
見る人が感じるＬＥＤの明るさは、一周期中に放出された平均的な輝度または光出力に依存するため、一周期の第２の段階中にＬＥＤを流れる電流、ひいてはその期間の第２の比較的長い段階で少なくとも１つのＬＥＤが発する光の割合は、照明ユニットのＬＥＤの平均的な光出力に、大きく、不相応に強い影響を与えることになる。
いくつかの態様によれば、制御回路は、第１の電圧信号の電圧を第１の電圧間隔内にある電圧値に調整することにより、照明ユニットを第１の暗い輝度レベルで動作させ、第１の電圧信号の電圧を、第１の電圧間隔の電圧よりも高い少なくとも第２の電圧間隔内にある電圧値に調整することにより、照明ユニットを少なくとも第２の明るい輝度レベルで動作させるようにセットすることが考えられる。したがって、本構成形態によれば、照明ユニットの駆動制御のために、２つの電圧間隔または電圧範囲が提供され、これらの電圧間隔または電圧範囲のそれぞれは、第１の電圧信号を生成しかつ異なる電圧レベルにある異なる電圧を有している。このように、第１の電圧信号の電圧レベルに応じて、照明ユニットは、第１の暗い輝度レベルまたは第２の明るい輝度レベルのいずれかで動作する。照明ユニットをより明るい輝度レベルで動作させたい場合、照明ユニットの駆動制御は、第１の電圧信号に基づいて行われ、その電圧は、第２の電圧間隔にあり、ひいてはより高い値を有する電圧間隔にある。
他の態様では、制御要素は、第１の電圧信号の電圧を少なくとも２つの所定の電圧間隔のうちの１つの範囲内で特定的に変化させたときに、照明ユニットを同じ輝度レベルで動作させるためにセットされている。つまり、有利な方法として、第１の電圧信号、特にその電圧は、連続する２つの期間の間で、対応する電圧が依然として同じ電圧間隔内にある程度しか大きさが変化せず、輝度が僅かに変化しても、照明ユニットが同じ輝度レベルで作動することが保証されることを意味している。したがって、照明ユニット、特に照明ユニット内に設けられた少なくとも１つのＬＥＤを、少なくとも２つの異なる輝度レベルで調光することが可能であり、つまり、少なくとも２つの異なる輝度レベルで、それぞれの場合において、照明ユニットの少なくとも１つのＬＥＤの輝度が特定的に変更される、少なくとも大部分が無段階の範囲を提供することが可能である。
更なる構成によれば、第１の電圧間隔または第１の電圧範囲は、少なくとも１．３Ｖ～３．０Ｖの範囲の電圧値を有することが企図されている。さらに、好ましくは、第２の電圧間隔または第２の電圧範囲は、少なくとも４．０Ｖ～１０．０Ｖの範囲の電圧値を有することが企図されている。このようにして、輝度のレベルが異なる２つの範囲が実現され、その範囲内で照明ユニットの輝度を再び特定的に無段階に変更したり、調光したりすることができる。
前で説明した構成に関しては、比較的小さな第１の電圧信号が照明ユニットに印加されるとすぐに、一周期中にＬＥＤを流れる総電流は、第１の電圧信号が照明ユニットに印加される期間の第１の段階中にＬＥＤを流れる電流によって確定的に決定されるという考えを再び考慮に入れることができる。この場合、照明ユニットは比較的低い輝度で動作し、この動作状態では、その期間の第２の段階で照明ユニットに印加される第２の電圧信号によってＬＥＤに電流が流れることによる発光を無視することができる。
一方、比較的高い電圧の第１の電圧信号が照明ユニットに送信された場合、一周期中にＬＥＤを流れる総電流は、第２の段階、つまり第２の電圧信号が照明ユニットに印加されている間にＬＥＤを流れる電流によって確定的に決定される。この場合、照明ユニットは高い輝度レベルで動作し、第１の電圧信号を特定的に変化させることにより、この範囲内で調光が可能である。
提示した制御回路は、画像を生成するためのディスプレイ、モニタ、または例えばビデオウォールにおいて使用することができる。これらは、例えば自動車における、より大きなスクリーンまたは表示デバイスの一部となり得る。ＡＲもしくはＶＲグラスまたは他の装置での実現も考えられる。ここでも、少なくとも２つの異なる輝度レベルでディスプレイ、モニタ、または例えばビデオウォールを動作させることが可能な駆動制御操作できるような駆動制御手段が重要である。
特別に形成された駆動制御回路に加えて、いくつかの態様は、電圧源が照明ユニットに電気エネルギーを供給し、照明ユニットの照明手段としての少なくとも１つのＬＥＤに、照明ユニットのエネルギー貯蔵媒体から少なくとも一時的に電気エネルギーが供給される、照明ユニットの輝度を特定的に変更する方法に関している。さらに、この方法では、少なくとも一時的に電圧信号を照明ユニットに送信し、その電圧信号に基づいて、少なくとも１つのＬＥＤに流れるＬＥＤ電流を調整する。
この方法は、一周期中に、異なる電圧を有する第１および第２の電圧信号を照明ユニットに送信し、第１の電圧信号の電圧に応じて輝度レベルを調整することにより、照明ユニットを少なくとも２つの異なる輝度レベルで動作させることを特徴とする。また、本発明では、一周期中に、少なくとも１つのＬＥＤに流れる総電流によって確定的に決定されるＬＥＤの輝度を、その期間の第１の段階で照明ユニットに送信される第１の電圧信号を送信することによって特定的に変化させることが可能である。照明ユニットの駆動制御のために、第１の電圧信号が、その期間の第１の段階で照明ユニットに印加されることから、まず、第１の電圧信号が照明ユニットに印加されている間、照明ユニットのエネルギー貯蔵手段が充電され、照明ユニットの少なくとも１つのＬＥＤに電圧信号の電圧に比例した電流が流れる。その期間の第２の段階では、第１の電圧信号の電圧に比べて大幅に低下した電圧、有利にはほぼゼロに近い電圧を有する第２の電圧信号が照明ユニットに送信される。これにより、まずエネルギー貯蔵手段、特にコンデンサの電位が下がり、その結果、ＬＥＤを流れる電流の大きさも小さくなる。
したがって、その期間の第１の段階に比べて、第２の段階ではＬＥＤの輝きは弱くなるが、比較的長い期間にわたって光り続ける。ここで、第１の電圧信号の電圧値のレベルに応じて、照明ユニットを、平均光出力が比較的高い高輝度レベルで動作させることも、平均光出力が比較的低い低輝度レベルで動作させることもできる。これに関連して、電圧値が比較的低い第１の電圧信号の場合には、その期間の第１の段階がＬＥＤの平均光出力に与える影響が比較的大きく、電圧値が高い第１の電圧信号の場合には、第２の電圧信号が照明ユニットに印加される期間の第２の段階がＬＥＤの平均光出力にとって決定的に重要であることを考慮する必要がある。
このようにして、第２の電圧信号が照明ユニットに印加されている間、照明ユニットのＬＥＤには、コンデンサとして構成されたエネルギー貯蔵手段から電気エネルギーが供給されることが提供されている。その他の点では、第１の電圧信号の電圧を第１の電圧間隔内にある電圧値に設定することで、照明ユニットを少なくとも一時的に第１の暗い輝度レベルで動作させ、第１の電圧信号の電圧を第１の電圧間隔の電圧よりも高い、少なくとも第２の電圧間隔内にある電圧値に設定することで、照明ユニットを少なくとも一時的に第２の明るい輝度レベルで動作させることが有利である。
一構成形態では、第１の電圧信号の電圧を、照明ユニットが動作する輝度レベルを変更することなく、連続する２つの期間の間で変化させることが提供されている。このように、ＬＥＤは一定の明るさで動作させても、平均光出力にばらつきが生じる。これにより、連続する２つの期間の間で、第１の電圧信号の電圧は、対応する輝度レベルに対して提供される電圧間隔または電圧範囲内で変化する。
温度の安定性やプロセスの変動によるダイオードへの入力電圧もしくは電流のドリフトに加えて、使用されるパルス変調も考慮しなければならない。現在のディスプレイでは、発光ダイオードは、通常、パルス幅変調方式で動作している。すなわち、コントラストおよび輝度調整のために、立て続けにオン／オフされる。その際の周波数は、数１００ｋＨｚ～ＭＨｚの範囲である。このスイッチングプロセスは、電流源に逆の効果を及ぼす。これは、これにより、電流源の精度および安定性を損なう可能性がある。電流源内で制御ループが用いられる場合、スイッチングプロセスによってスパイクなどの挙動が起こり、制御ループがその制御範囲から外れてしまうことがある。
これらの考察を経て、ＰＷＭ変調時、特にスイッチングプロセス時、出力電流が制御状態を維持し、設定値に追従するように電流源を制御するＬＥＤ用の調整された電流源が提案される。この電流源、特にフィードバックループは、あらゆる種類の負荷に適しており、特に本願で開示されているものに限定されない。
このために、出力電流またはそれから導き出された信号が制御ループに供給され、制御ループはそれを設定値と比較する。それと、電流源をオフにしたり、オン／オフモード（間欠運転）で動作させたりすると、出力電流がオフの間、バックアップ信号が制御ループに供給される。バックアップ信号は、制御ループを変調範囲（Aussteuerbereich）に維持する。バックアップ信号は、予想される出力電流もしくはそれから導き出された信号に対応するか、またはそれに類似していることが好都合である。総じて、このようにして、電流源のスイッチング状態とは無関係に、変調範囲を連続的にレギュレーションすることができる。供給回路の精度および安定性は保たれる。
一構成では、基準信号入力、誤差信号入力および修正信号出力を有する誤差修正検出器を備えた供給回路が提案される。さらに、電流出力とコントロール信号端子とを有する制御可能な電流源が提供されている。コントロール信号端子は、修正信号出力に接続されて、制御可能な電流源の制御ループを形成する。言い換えれば、誤差修正検出器は、電流源の出力電流を一定の範囲に制御する。したがって、電流源は、コントロール信号端子の信号に応じて電流出力に電流を供給するように構成されている。
提案された原理によれば、供給回路は、バックアップ信号を供給するように構成された出力を有するバックアップ源を含んでいる。最後に、制御可能な電流源および誤差修正検出器と動作可能に接続されたスイッチングデバイスが配置されており、スイッチングデバイスは、スイッチング信号に依存して、電流出力の電流から導き出された信号または電流源の電流出力を追加的に分離したバックアップ信号のいずれかを誤差信号入力に供給するようになっている。言い換えれば、スイッチングデバイスは、制御可能な電流源および誤差修正検出器に結合され、電流出力での電流から導き出された信号または誤差信号入力でのバックアップ信号のいずれかを供給するように適合されている。さらに、スイッチングデバイスは、後者の場合、電流出力を非通電にするように構成されている。
これにより、電流源の動作状態とは無関係に、制御ループを変調範囲に保つ配置構造が作り出される。これにより、電流源は、制御ループと誤差修正検出器とによるレギュレーションに加えて、ＰＷＭなどの間欠モードで動作させることができる。
バックアップ信号は、電流信号から導き出された信号に実質的に対応していると好都合である。このようにして、制御ループと特に誤差修正検出器とには、電流源の信号とほとんど変わらない信号が与えられるので、レギュレーションおよび変調はそのまま維持される。
一態様では、制御可能な電流源は、切り替え可能な出力ブランチを有するカレントミラーを有している。これは電流出力に接続されるか、または電流出力を形成する。出力ブランチは、入力側に配置されたカレントミラートランジスタの制御端子に接続された制御端子もしくはゲートを有する１つ以上の出力トランジスタを含んでいてもよい。
別の態様では、出力ブランチの出力トランジスタは、その制御端子がスイッチングデバイスに接続されている。スイッチングデバイスは、出力トランジスタのスイッチング信号に応じて、出力トランジスタを開放するための固定電位に接続するか、または制御端子を入力側に配置されたカレントミラートランジスタの制御端子に接続するように構成されている。制御端子が固定電位になると、出力トランジスタは開放または遮断、すなわち電流をそれ以上流さなくなり、負荷と供給回路の出力が非通電にされる。
他の態様では、スイッチングデバイスは、出力ブランチに配置され、電流出力もしくは出力トランジスタを負荷から分離するように構成されている。この態様では、誤差修正検出器の誤差信号入力用のタップが、スイッチングデバイスと負荷との間に配置されている。
別の態様では、制御可能な電流源は入力ブランチを有している。入力ブランチには基準電流信号が供給可能であるため、電流源はそれに依存した出力電流を提供する。制御可能な電流源の入力ブランチは、誤差修正検出器の基準信号入力に接続されたノードをさらに含んでいる。そのため、例えば、出力電流を引き出すために電流源に供給される基準電流は、誤差修正検出器の基準信号としても機能する。
さらに、制御可能な電流源はカレントミラーを含んでいてもよく、コントロール信号端子は、カレントミラーの出力トランジスタの制御端子に接続されている。これにより、出力トランジスタを流れる電流を制御信号で変化させ、レギュレーションを行うことができる。カレントミラーの出力トランジスタの制御端子とカレントミラーのカレントミラートランジスタとの結合は、コンデンサにより正帰還で行われる。このコンデンサは、周波数補償のために用いられ、レギュレーションの安定性を向上させる。
別の態様は、差動増幅器に関している。これには、差動増幅器の２つのブランチがカレントミラーを介して供給電位に接続されたものが含まれ得る。任意に、差動増幅器の２つのブランチは、それぞれ異なる幾何学的パラメーターを有する入力トランジスタを含んでいてもよい。カレントミラーと合わせて、基準信号と誤差信号との間の異なる固定係数を考慮に入れることができる。
別の態様では、バックアップ源は、バックアップ信号が電流信号から導き出された信号に実質的に対応するように、出力に結合された電圧生成素子を含んでいる。これにより、バックアップ信号が通常の動作時に負荷を流れる電流をシミュレートし、制御ループを変調領域に保つことができる。
バックアップ源は、電流供給素子と電圧供給素子とからなる直列回路を有していてもよく、出力は２つの素子の間に配置されている。同様に、別の態様では、バックアップ源は、電流源のカレントミラートランジスタの制御端子に接続された制御端子を有するトランジスタを含んでいてもよい。
別の態様は、１つ以上のトランスミッションゲートを有するスイッチングデバイスに関している。供給回路は、入力側で定義された電流を出力側で誤差修正検出器に供給し、電流源に供給するように構成された基準カレントミラーを含んでいてもよい。
別の態様は、ＬＥＤの電流供給のための供給回路の使用に関している。これは、供給回路により動作し、具体的にはオン／オフで動作する。すなわち、電流供給回路のパルス幅を変調した信号でＬＥＤを動作させている。この動作は光電子構造素子では珍しいことではないが、供給回路は、このパルス幅変調動作の間、安定した正確な出力電流を発生させる。
別の態様は、ＬＥＤに電力を供給する方法に関している。ここでは、負荷によって供給電流が検知される。これは、ＬＥＤを流れる電流を検出することで行うことができる。あるいは負荷を流れる電流と既知の関係にある電流から信号を導き出すこともできる。供給電流またはそれから導き出された信号を基準信号と比較し、その比較結果から修正信号を生成する。必要に応じて、修正信号を用いて、負荷を流れる供給電流を目標値に調整する。
それから、一定の間隔で負荷をオフにする、すなわち、供給電流から切り離すことが提供されている。かかる場合には、供給電流から導き出された信号の代わりに、バックアップ信号を生成して比較ステップに使用する。言い換えれば、供給電流もしくはそれから誘導された信号の代わりに、バックアップ信号を基準信号と比較し、この比較から修正信号を生成する。これにより、当面、負荷に電流が供給されているかとは無関係にレギュレーションすることができる。この場合、バックアップ信号は、負荷を流れる供給電流またはそれから導き出された信号に実質的に対応する。
別の態様は、低い自己消費電力で、多数の光電子構造素子、特にＬＥＤを駆動することができるドライバ回路を実現することにある。
本願の第１の態様では、複数の光電子構造素子を駆動または制御するためのドライバ回路が提供されている。光電子構造素子は、ＬＥＤとして構成され、行と列とを有するアレイに配置され、例えばビデオウォールを形成する。各ＬＥＤは１つの画素を表す。あるいは各画素が複数のサブ画素、例えば３つのサブ画素を含む場合、各ＬＥＤはサブ画素の１つを形成してもよい。
ドライバ回路は、複数の第１のメモリセルを含み、第１のメモリセルの各々は、ＬＥＤのそれぞれの１つに割り当てられている。さらに、各メモリセルには、セット入力とリセット入力と呼ばれる２つの入力と、１つの出力とがある。第１のメモリセルは、ラッチであってもよく、１ビットのメモリとして構成されていてもよい。各第１のメモリセルは、出力で第１の状態と第２の状態との２つの異なる状態を有していてもよく、第１の状態はハイの状態であり、第２の状態はローの状態であってもよい。
セット入力で第１のメモリセルのうちの１つから受信したセット信号が、出力で第１のメモリセルを第１の状態にトリガする。第１のメモリセルは、リセット入力で受信したリセット信号によって第２の状態にリセットされるまで、第１の状態を保持する。各第１のメモリセルの出力、特に出力に提供された出力信号は、ＬＥＤのそれぞれの１つを制御または駆動するように構成されている。特に、出力信号は、ＬＥＤがオンにされて光を放つか、オフにされて光を発しないかを判断する。
ドライバ回路、第１のメモリセルとその関連する回路の製造には、とりわけＣＭＯＳ技術が特に適している。第１の態様によるドライバ回路は、デジタル式ドライバ回路であり、従来のドライバ回路に比べて低消費電力・低面積である。さらに、第１の態様によるドライバ回路は、より優れた線形性を提供する。各第１のメモリセルは、その出力にパルス幅変調信号（ＰＷＭ）信号を供給することができる。
一構成形態では、各第１のメモリセルは、２つのクロスカップルＮＯＲゲートまたは２つのクロスカップルＮＡＮＤゲートを含んでいる。ＮＯＲゲートまたはＮＡＮＤゲートの各々は、２つの入力と１つの出力とを有している。各ＮＯＲゲートまたはＮＡＮＤゲートの出力は、他のＮＯＲゲートまたはＮＡＮＤゲートの一方の入力に結合されている。ＮＯＲゲートまたはＮＡＮＤゲートの一方の入力はセット信号を受信し、ＮＯＲゲートまたはＮＡＮＤゲートの他方の入力はリセット信号を入力する。
代替的な構成形態では、各第１のメモリセルは、Ｎ型金属酸化物半導体トランジスタ（ＮＭＯＳトランジスタ）とＰ型金属酸化物半導体トランジスタ（ＰＭＯＳトランジスタ）とを直列に接続されたものとして含み、つまり、２つのトランジスタのチャネルが直列に接続されていることを意味する。さらに、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの間にはインバータの入力が接続されており、インバータの出力はＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲートに接続されている。ドライバ回路は、複数の読み込み可能なカウンタを含み、それぞれのカウンタにパルス幅値などのデータが読み込まれると、それぞれのＬＥＤを流れる電流をオンにするためのセット信号をアクティブにするように構成されていてもよい。カウンタは、現在の値が負荷されたデータ値に達するまでカウントする。その後、カウンタがリセット信号をアクティブにし、それぞれのＬＥＤを流れる電流をオフにする。
ＬＥＤのアレイがＮ列の画素に配列されている場合、ドライバ回路は、選択された行ごとにＮ列の画素に対するＰＷＭ信号を同時に生成するＮ個のカウンタを含んでいてもよい。さらに、ドライバ回路は、複数のＬＥＤに共通のまたはグローバルな調光信号を生成するように構成された単一の共通カウンタを含んでいてもよい。
暗い画素をゲート制御するために、ドライバ回路は複数の第２のメモリセルを含んでいてもよい。各第２のメモリセルは、それぞれの第１のメモリセルに結合され、必要に応じてそれぞれの第１のメモリセルの出力信号をオーバーライドして、それぞれのＬＥＤがオフのままになるように構成されていてもよい。言い換えれば、第２のメモリセルは、これらの光電子構造素子がフレーム中に暗い画素を表示するときに、それぞれの第１のメモリセルがそれぞれのＬＥＤをオンにするのを防止する。
本願の第２の態様による光電子デバイスあるいはディスプレイもしくはビデオウォールは、上述のように、複数のＬＥＤと、第１の態様による複数のＬＥＤを駆動するためのドライバ回路とを含んでいる。ＬＥＤは、アレイ状に配置され、ディスプレイまたはディスプレイの一部分を形成してもよい。ＬＥＤの各々は、アレイの画素を形成することができる。あるいは各ＬＥＤがサブ画素を形成していてもよい。例えば、ＲＧＢ画素アレイの場合、１つの画素には、赤色、緑色もしくは青色の光を発する３つの光電子構造素子またはＬＥＤが含まれている。あるいは３つのＬＥＤのうち、少なくとも２つのＬＥＤが同じ色の光を発し、その光が変換材料によって変換されるように、変換材料が企図されていてもよい。
ＬＥＤは、特に、ＬＥＤの下にある集積回路（ＩＣ）の上に配置されていてもよい。回路は異なる材料系で形成されていてもよい。
第３の態様では、第２の態様による光電子デバイスもしくはディスプレイもしくはビデオウォールを動作させる方法が提供される。フレーム開始時には、グローバルリセットが行われ、画素電流がオフになり、すべての光電子素子がオフになる。次に、暗い画素の読み込みが１行ずつ実行される。このように、フレーム中に暗転する光電子素子は、第２のメモリセルによって制御される。引き続き、ラインごとのコンテンツ依存のＰＷＭ、例えばグレースケールＰＷＭが実行される。このように、第１のメモリセルによって、光電子構造素子を流れる電流が制御される。
さらに、フレーム開始時のグローバルリセット後、コモンまたはグローバルな調光（グローバルディミング）が始まるまで、画素電流はオフのままであってもよい。光電子構造素子の共通の調光は、光電子構造素子を流れる電流が第１のメモリセルによって制御される前に実行されてもよい。グローバルディミングデータは、映像／画像信号処理ＩＣまたはＬＥＤ駆動ＩＣでグレースケールデータと合成され、別途グローバルディミングパルスを必要とせず、グレースケールデータのみを行ごとに更新するようにしてもよい。第２の態様による光電子デバイスおよび第３の態様による方法は、第１の態様によるドライバ回路に関連して、上で開示された構成形態を含んでいてもよい。
例えば画素用の負荷、特に発光ダイオードを駆動制御するための新規のコンセプトは、光を制御するためのアナログランプに基づいている。複数の光電子構造素子を行と列とに配置したディスプレイマトリクス、例えばビデオウォールなどの制御回路では、各画素のオン／オフ動作の設定にパルス幅変調を用いることができる。原理は従来のパルス幅変調方式と似ているように見えるが、実装は異なっている。
マトリクスディスプレイ、特にＬＥＤマトリクスディスプレイ、例えばビデオウォールなどの制御回路は、行セレクト信号用の行セレクト入力、データ信号用の列データ入力、ランプ信号用のランプ信号入力およびトリガ信号用のトリガ入力を含んでいる。説明のために、ランプ信号とは、第１の値から第２の値まで時間的に変化する信号のことである。通常、ランプ信号は周期的なものである。この回路は、行セレクト信号に応答してデータ信号をバッファリングするように構成された列データバッファを含んでいる。一部の変形例では、列データ信号のレベルは、発光デバイスの輝度に対応していてもよい。パルスジェネレータは、列データバッファおよびランプ信号入力に結合され、トリガ信号、データ信号およびランプ信号に応答して、複数の発光デバイスのうちの少なくとも１つのオン／オフ比を制御するためのバッファリングされた出力信号を供給するように構成されている。
提案された原理は、アナログパルスジェネレータを実装している。ランプ信号は空間的にも時間的にも多重化できるため、異なる画素の活性化によるアーティファクトを抑制することができる。さらに、時間的な多重化により、ランプ信号を使用した場合には、画素のスイッチング動作が異なる。すなわち、画素に対応したＬＥＤが異なるタイミングで切り替わることで、より均一な電力分配となり、電流のピークを防ぐことができる。
一部の変形例では、パルスジェネレータは、バッファリングされたデータ信号をランプ信号と比較するコンパレータデバイスを含んでいる。その結果は、コンパレータの出力およびトリガ入力に結合された出力バッファに供給され、かかる構成では、列データバッファは入力バッファとして機能することができる。パルスジェネレータの出力バッファと合わせて、ダブルバッファリングを実現し、これにより、より長いデューティサイクルを使用するディスプレイに回路を実装し、リフレッシュレートなどを低減することができる。一般的に、このコンセプトは、拡張現実用途で好まれる消費電力をさらに削減する。
出力バッファは、例えばフリップフロップなどの単一のメモリステージを含んでいてもよい。一部の変形例では、バッファは、コンパレータデバイスの出力と、相応してトリガ入力とに結合された入力を備えたＲＳフリップフロップを含むことができる。この点については、現在の実装状況や、対応するデータ信号およびトリガ信号の符号（正または負）に応じて、対応するフリップフロップの反転入力を使用することも可能である。一部の変形例では、列データバッファは、データ信号を記憶するコンデンサと、コンデンサと列データ入力との間に配置されたスイッチとを含む。コンデンサは、入力バッファが数ボルトのオーダーの電圧信号しか印加しないような小さな容量を有し、コンパレータデバイスは非常に高い入力インピーダンスを有している。コンパレータは、差動増幅器を用いて実装されていてもよい。例えば、コンパレータの反転入力をデータカラムバッファに結合し、その非反転入力をランプ信号入力に結合してもよい。
実装状況に応じて、制御回路に結合されたＬＥＤは短時間しか動作しないことがある。一部の変形例では、ＬＥＤは通常のサイクルの約５０％しか作動しないことがある。このような場合、必要のない制御回路の一部を非アクティブにできると便利である。このためにコンパレータデバイスは、トリガ信号に基づいてその消費電力を調整するために、トリガ入力に結合された電力制御入力を有していてもよい。あるいはコンパレータデバイスを出力バッファに結合し、出力バッファの出力状態に基づいてその消費電力を制御してもよい。この点について、出力バッファは、トリガ信号によってリセットまたはトリガされるまで、コンパレータデバイスに結合された入力とは無関係にその出力状態を維持するように構成されていてもよい。
別の態様は、ランプ信号の生成に関している。一部の変形例では、制御回路は、ランプ信号入力にランプ信号を供給するランプジェネレータを含み、ランプジェネレータは、トリガ信号に応答して開始値と終了値との間で変動する信号を生成するように構成されている。ランプジェネレータは、他のさまざまな制御回路に共通のランプ信号を送るグローバルランプジェネレータとして実装されていてもよい。あるいは複数のランプジェネレータを用意し、個々のランプジェネレータで複数の行とそれぞれの画素を駆動制御することも可能である。かかる実装により、ランプ信号の多重化が一時的に可能となり、アーティファクトを低減することができる。さらに、ランプジェネレータから供給されるランプ信号を多重化してから、ランプ信号入力に印加することもできる。
別の態様は、アドレス指定可能な行と列とに配置された複数の発光デバイスを有するマトリクスディスプレイにおいて、発光デバイスの照明を制御する方法に関するものである。提案された原理によれば、本方法は、選択された列と少なくとも１つの発光デバイスに対して、トリガ信号とデータ信号とを供給することを含む。この場合、データ信号のレベルは、トリガ信号を基準にしてパルスに変換される。より具体的には、一部の変形例では、データ信号のレベルはトリガ信号に対するパルス幅に変換される。このパルスは、発光デバイスのオン／オフをパルスで制御するために用いられる。
いくつかの態様では、データ信号のレベルを変換することには、第１の値と第２の値との間のランプ信号を生成することが含まれる。データ信号はランプ信号と比較され、状態信号が生成される。状態信号はデジタル信号であってもよい。この場合、パルス信号は、トリガ信号と状態信号の変化とに基づいている。実質的には、パルス信号は、ＬＯＷとＨＩＧＨとの間の状態信号の変化に応じて、ＨＩＧＨからＬＯＷに値を設定またはリセットされる。もちろん、この「値の設定」と「値のリセット」という原則は、入れ替え可能である。
ランプ信号は、トリガ信号に応じて生成または開始されることができる。一部の変形例では、両方の信号が共通の信号から導き出されてもよい。データ信号の供給は、一部の変形例では、データ信号のプリバッファリングを含む場合がある。例えば、データ信号は、コンデンサなどのメモリデバイスにプリバッファリングされていてもよい。
他の態様では、セレクトヒューズ付きの冗長なＬＥＤブランチによって、ディスプレイ、特にビデオウォール、またはディスプレイモジュールの作製中に発生したＬＥＤの欠陥を修正することに関係している。
ディスプレイの、特にビデオウォール場合、作製中にＬＥＤが故障することがある。その原因としては、例えば装着不良や、モノリシックディスプレイモジュールの場合は、いずれかの層の欠陥が挙げられる。このような欠陥の場合、実質的には２つのバリエーションがある。一方はコンタクトが露出している状態で、これを「Ｏｐｅｎ」といい、もう一方はアノードとカソードが短絡している状態で、これを「Ｓｈｏｒｔ」という。どちらもセルの発光ダイオードの故障につながる。
サブ画素または画素の故障する確率を下げるために、サブ画素ごとに冗長なＬＥＤが提供される。欠陥が発生した場合には、適切な回路関連の措置を講じることで、セルが故障しないようにする。すなわち、欠陥のある発光ダイオードを電流源から切り離すことができる。しかしながら、一部の変形例では、エラーがない場合、２つのＬＥＤ、具体的には、典型的なＬＥＤと冗長なＬＥＤとは同じ電流源から供給されていることがある。そのため、発光ダイオード１つあたりの電流がほぼ半分になる。これはまた、交差電流と占有波長との間の依存関係から生じるカラーシフトにつながる。加えて、ディスプレイ、特にビデオウォール、またはこれのモジュールのプロセス技術上、すべての発光ダイオードにコモンカソードを１つしか実装できないことが多い。バックプレーン（例：ＴＦＴバックプレーン）の別の構造によっては、画素セルの構造にＮＭＯＳトランジスタ（Ｎ型金属酸化膜半導体トランジスタ）しか使用できない場合がある。従来の２Ｔ１Ｃ（２つのトランジスタと１つのコンデンサ）セルでは、発光ダイオードの交差電流とその順方向電圧とに明確な依存関係がある。
これらの問題を解決するためにいくつかのアプローチがあるが、そのほとんどは追加の労力やスペースも必要とする。本明細書で提案されている原理によれば、冗長性を確保しつつ、発光ダイオードを流れる電流を半減させないという解決策が得られる。さらに、ＰＭＯＳトランジスタを使用することができるため、自由度が高まっている。
画素セルまたはサブ画素、特に２Ｔ１Ｃセルとして複数のＬＥＤを電子的に駆動制御するデバイスが作り出される。第１のトランジスタと、ＬＥＤに割り当てられているエンボス電子構造素子とにより、このＬＥＤに直列に接続されたヒューズをトリガさせる電流が生成される。
したがって、画素セルまたはサブ画素の複数のＬＥＤを電子的に駆動制御するデバイスは、それぞれ内部でＬＥＤが接続された第１のブランチおよび少なくとも１つの第２のブランチと、ＬＥＤと直列に配置された電子ヒューズとを含んでいる。第１のブランチおよび少なくとも１つの第２のブランチは、一方の側が電位端子に接続されている。さらに、データ信号入力、セレクト信号入力および駆動出力を有するドライバ回路が提供されている。駆動出力は、第１のブランチおよび少なくとも１つの第２のブランチのもう一方の側に接続されている。最後に、このデバイスは、少なくとも１つの第２のブランチに割り当てられているエンボス部品を含んでおり、このエンボス構造素子は、直列に配置された電子ヒューズをトリガさせる電流の流れを生成するように構成されている。
このように、追加のエンボス信号線と追加の電子エンボス構造素子とを組み合わせて導入することが特徴的で、特にトランジスタまたはダイオードとして構成されていてもよい。これにより、エンド・オブ・ライン（ＥＯＬ）テスト後には、色および画素ごとに１つの発光ダイオードのみがアクティブとなり、具体的には、エラーのない画素の場合にも同様にアクティブとなる。言い換えれば、欠陥が発生した場合は、まだ機能しているＬＥＤが選択される。一方、欠陥がない場合、すなわち、１つのブランチの両方のＬＥＤが機能している場合であっても、２つのうちの１つが持続的にオフにされる。
このように、複数のＬＥＤを電子的に構成する方法では、まず、第１のブランチと第２のブランチのそれぞれのＬＥＤの機能のテストが実行される。第１のブランチと第２のブランチの両方のＬＥＤが機能していれば、電子エンボス構造素子にエンボス信号が印加される。引き続き、第２のブランチのＬＥＤと直列に接続されたヒューズをトリガさせる電流の流れの第２のブランチに印加される。このために通常、ヒューズは溶断ヒューズとして構成されている。
ある構成によれば、エンボス構造素子は、エンボストランジスタを有していてもよく、その電流線コンタクトは、エンボス構造素子が割り当てられているＬＥＤに電気的に並列に接続され、その制御コンタクトはエンボス信号線に接続されている。あるいはエンボス構造素子にはエンボスダイオードも形成されていてもよく、この端子は、当該エンボス構造素子が割り当てられているＬＥＤの第２の端子に接続されている。エンボスダイオードの他方の端子はエンボス信号線に接続されている。
提案されている配置構造により、ＬＥＤをいわゆるコモンアノードまたはコモンカソードとして形成することが可能になる。すなわち、構成に応じて、各ブランチのＬＥＤは、供給電位と電流源との間または電流源と基準電位端子との間のいずれかに接続される。このように、一方のケースでは、ＬＥＤは供給電位端子と電子ヒューズとに接続されている。他方のケースでは、ＬＥＤはヒューズと基準電位端子との間に接続されている。電流源は常に各ブランチの電子ヒューズに接続されている。２Ｔ１Ｃセルの電荷蓄積手段は、電流源トランジスタのゲートと固定電位、すなわち、電流源トランジスタも接続されている電位端子に接続されている。
別の態様では、上述した複数のデバイスを有するディスプレイ、特にビデオウォール、もしくはディスプレイモジュール、特にビデオウォールのモジュールが提示され、ディスプレイの画素セルは、行および／または列に沿って、共通のエンボス信号線にそれぞれ電気的に接続されている。列の各画素セルは、共通の供給リード線によってディスプレイの外側の共通のキャリア上に配置されたスイッチングトランジスタに供給電位端子で電気的に接合されている。
駆動制御および冗長回路を準備するためのさまざまなコンセプトに加えて、ＬＥＤもしくはモノリシックアレイを有するキャリアと、駆動制御部を含むキャリアとを接続することもさらに検討されている。ＬＥＤとＩＣ回路の両方を全く同じ材料系で実現しようとするコンセプトが存在する。これ自体は推奨されるべきものであり、少なくとも部分的には実現可能である。しかしながら、ＬＥＤの材料系には欠点があり、ＩＣ回路には条件付きでしか適していない。
別の態様は、一方では駆動制御回路を、他方ではマトリクス状に配置されたＬＥＤを生成するために、異なる材料系を構築することにある。これには実質的に２つの可能性がある。まず、一方の材料系から出発して構造素子を作製し、次いでもう一方の材料系への移行部を作り出し、この中で更なる構造素子を提供することができる。材料系を通るリードと移行部とが構造素子をつなぐ。このアプローチでは、一方の「面」の作製が、他方の「面」にダメージを与えずに可能となるように、異なるプロセスパラメーターを選択・調整することが１つの課題となる。例えば、プロセス温度（例えば、拡散プロセスまたは注入プロセスなど）が非常に異なるため、温度によっては拡散が起こらなかったり、望ましくない拡散が起こったりする。このようにして、構造素子が破損する可能性がある。いくつかの態様では、例えばシリコンベースの１つの技術で駆動制御部を作製し、引き続き、ロッドなどの異なる材料系を成長させることが提案される。
別のアプローチでは、駆動制御部と画素アレイとを別々に作製し、電気的・機械的に接続することが提案されている。このようにして、ニーズや要件をそれぞれの状況に合わせて、作製を最適化することができる。他方で、デジタル駆動制御技術を用いることで、機能を制限することなく、キャリア間の必要なコンタクトパッドの数を減らすことができる。このようにして、新規のデジタルとアナログのコンセプトが開発されることで、例えばビデオウォールなどのディスプレイさらには表示デバイスやマトリクスの製造が可能になる。
ＬＥＤディスプレイを構築するための一態様は、ディスプレイもしくはビデオウォール内の発光素子またはＬＥＤの制御に関している。このように、ディスプレイは、複数のＬＥＤが行と列とに配置されている。いくつかの態様では、ＬＥＤはサブユニットにまとめることができる。これにより、作製、試験および加工が容易になる。
一構成では、行と列とに配置された複数の画素を有するディスプレイが提供される。第１の基板構造は、第１の材料系で作製され、複数のＬＥＤを有している。ＬＥＤは、第１の基板構造の中および／または上のリード線によって、個別にアドレス指定可能である。主放射方向に面していない第１の基板構造の表面には、複数の接点が配置されている。
さらに、ディスプレイは、ＬＥＤをアドレス指定するための複数のデジタル回路を含む第２の基板構造を有している。第２の基板構造は、第１の基板構造とは異なる材料系で作製されている。第２の基板構造は、第１の基板構造の接点に対応する複数の接点を表面に含んでいる。ここで、提案された原理によれば、第１の基板構造と第２の基板構造とは、機械的にも電気的にも互いに接続されているため、コンタクト領域が互いに対応することになる。このコンセプトによれば、ディスプレイのデジタルとアナログの素子を別々に異なる材料系で作製し、次いでこれらを互いに接続することが提案される。そうすることで、それぞれの場合において最適な技術を使用することができる。
これに関連して、ＬＥＤを有する第１の基板構造は、モノリシックモジュールとして構成されていてもよい。それ以外に、モジュラー構造を使用することもできる。その結果、第１の基板構造自体は、さまざまなＬＥＤからなるモジュール用のキャリアとなる。いくつかの態様では、第１の基板構造は、各画素の電流源などのアナログ回路を含んでいる。同様に、本明細書で提供されている冗長回路およびドライバ回路も考えられる。このような回路を薄膜技術で実行することは可能であるが、電流搬送能力への要求が高くなりすぎないようにする必要がある。可能であれば、いくつかの態様では、第１の基板構造にマルチプレクサまたは他の回路を設けると好都合であり得る。これにより、第１の基板構造と第２の基板構造との間のコンタクト領域の数を減らすことができる。２つのＬＥＤのうちの１つをそれぞれの場合において選択する単純なスイッチであれば、必要なコンタクト面積は約半分になる。他の態様では、例えば、ＬＥＤにコモンカソード層を使用することで、場合によってはコンタクトを組み合わせることが可能である。
材料系に関しては、それぞれの技術や材料系には、それぞれの利点や課題があるため、柔軟に選択される。第２の基板構造は、特に、単結晶、多結晶またはアモルファスのシリコンをベースにしている。これらの材料系でデジタル回路を実現することはよく理解されており、必要に応じてサイズ調整することができる。同様に、インジウムガリウム亜鉛酸化物、ＧａＮまたはＧａＡｓも第２の基板構造に適した材料系である。第１の基板構造の材料系としては、以下の化合物のうちの少なくとも１つを用いることができる：ＧａＮ、ＧａＰ、ＧａＩｎＰ、ＩｎＡｌＰ、ＧａＡｌＰ、ＧａＡｌＩｎＰ、ＧａＡｓまたはＡｌＧａＡｓ。一態様では、使用される材料系によって熱膨張率や結晶学的パラメーターが異なる場合がある。そのため、両基板構造は直接ではなく、いくつかの中間層を介して接続されることが多い。
デジタル回路を備えた第２の基板構造には、供給リード線の他に、各画素のクロック信号およびデータワードからＰＷＭ様の信号を生成するための複数のデジタル回路が含まれていてもよい。さらに、画素のデータワードに対応する長さをそれぞれ有するシフトレジスタを直列に接続し、各シフトレジスタを一時的な記憶用のバッファに接続することが可能である。
前述のコンタクト領域の低減のために、第２の基板構造は、複数のＬＥＤを駆動制御するために、第１の基板構造のデマルチプレクサに電気的に結合された１つ以上のマルチプレクサを含むことができる。
以下の主題では、上記で言及し、要約したいくつかの態様について、さまざまな構成や例を用いて、より詳細に説明する。
デュアルゲートトランジスタの一構成例を横断面図で示したものである。 デュアルゲートトランジスタの２つの平面図である。 閾値電圧のトップゲート電圧への依存関係を表した図である。 提示されたコンセプトによるいくつかの態様を有するＬＥＤ用の駆動制御回路の第１の構成例を示す図である。 更なる態様を有するＬＥＤ用の駆動制御回路の第２の構成例を示す図である。 コンセプト案のいくつかの態様に従ったＬＥＤ用の駆動制御回路の第３の構成例を示す図である。 更なる態様を有するＬＥＤ用の駆動制御回路の更なる構成例を示す図である。 コンセプト案のいくつかの態様に従ったＬＥＤ用の駆動制御回路の更なる構成例を示す図である。 前図を補足する更なる構成例を示す図である。 いくつかの態様に従ったＬＥＤ用の駆動制御回路の第５の構成例を示す図である。 態様を説明するためのＳＲＡＭ６Ｔセルの回路図である。 いくつかの態様を説明するためのドライバ回路の回路図である。 提案されたいくつかの態様に従ったデジタル素子と画素アレイとを備えたディスプレイの概略図である。 暗色画素のクロックフローを説明するための回路図である。 いくつかの態様に従った、画素ストリームのグローバルバイアスを表した図である。 図１３の構成形態に従ったいくつかの信号を用いた信号タイミング図である。 省スペース化されたドライバ回路の更なる構成形態を示す図である。 同様に省スペース化された更なるドライバ回路の構成を示す図である。 いくつかの態様に従った調光駆動制御のいくつかの態様を説明するための、２つのＬＥＤ用のドライバ回路の概略図である。 異なるコンデンサ電圧を関数とするＬＥＤに流れるＬＥＤ電流の図である。 比較的高い第１の電圧信号で駆動制御したときのＬＥＤ付き照明ユニットの輝度を示す概略図である。 比較的低い第１の電圧信号で駆動制御したときのＬＥＤ付き照明ユニットの輝度を示す更なる概略図である。 本明細書で提示されているコンセプトのいくつかの態様に従った、コンデンサ電圧用に選択された電圧の関数として、ＬＥＤ付き照明ユニットの平均光出力を示す図である。 ＬＥＤ用のＰＷＭ供給回路の主要構成を示すブロック図である。 提案された原理によるＬＥＤ用のＰＷＭ供給回路の一構成例を示す図である。 動作状態にある図２３の構成を、信号の流れに関する追加情報とともに示した図である。 ２つの単純なスイッチングデバイスの概略図である。 図２３に示した信号点を有する提案された構成の信号タイミング図である。 ＬＥＤディスプレイの発光デバイスのオン／オフ比を制御するのに適したアナログランプベースの制御回路の例示的な構成を示す図である。 図２３に従ったコンセプトのさまざまな信号による信号タイミング図である。 冗長なＬＥＤと、ＬＥＤを分離するための溶断ヒューズとを備えた画素セルの回路関連の図である。 ＬＥＤの欠陥を補償することができる、冗長なＬＥＤを備えた回路の更なる構成形態を示す図である。 提示されたコンセプトのいくつかの態様に従った、冗長なＬＥＤを備えた回路の第３の構成例を示す図である。 欠陥のあるＬＥＤを交換することができる、冗長なＬＥＤを備えた回路の第４の構成例を示す図である。 冗長なＬＥＤを備えた回路の第５の構成例である。 ＬＥＤの欠陥を補償する、冗長なＬＥＤを備えた回路の第６の構成例を示す図である。 上で提示されている回路のうちの１つによって駆動制御される画素セルをテストして構成する方法の一構成を示す図である。 形状とサイズの要件を考慮した、１つ以上のＬＥＤ用の制御回路の代替的な構成の概略図を示す。 形状とサイズの要件を考慮した、複数のＬＥＤ用のドライバ回路の代替的な構成の概略図を示す。 図３６Ａで使用されたＯＲゲートの代わりに、例えばコンパレータで使用することができるコンパレータ回路の一構成を示す図である。 出力信号を生成するために使用される各種カウンタワード１Ｄ～３Ｄとメモリレジスタのタイミング図である。 ＬＥＤ表示部－配置構造の側面図である。 図３６Ａおよび図３７Ａの構成に従ったさまざまなセクションの相互接続のさまざまな例を示す図である。 ＬＥＤドライバのアナログ部に使用されるアモルファスシリコンを用いたオフセット型の反転トランジスタの一例を示す図である。 ＬＥＤドライバ回路に適したポリシリコントランジスタのいくつかの例を示す図である。 ＬＥＤまたはＬＥＤ表示部の回路図である。 さまざまなサブマトリクスに分割されたＬＥＤ表示部の回路図である。 表示部の画素内のＬＥＤ用のドライバ回路の従来のアプローチを示した図である。 ディスプレイでの使用に適した従来の列ドライバの一構成を示す図である。 ディスプレイでの使用に適した従来の行ドライバの一構成を示す図である。
詳細な説明
ディスプレイもしくはビデオウォールの場合、各画素を第２の画素とは切り離して個別に駆動制御することで、あらゆる種類の情報を適宜柔軟に可視化することができる。簡単に言えば、約２００万画素の従来のテレビやモニタのように１９２０×１０８０画素のマトリクスを別々に駆動制御する必要がある。
そのため、新しいコンセプトが必要となるが、それは大きく２つの領域に分けることができる。１つ目の領域は、トランジスタやコンデンサなどの素子の新しい設計に関するものである。２つ目の領域は、ＬＥＤ画素を駆動制御するための回路技術とその原理に関するものである。簡単に言えば、画素を行と列とにアドレス指定するためのデジタル伝送路が、それに対応する行と列の復号化のようにスペースをとるということである。同じことが、個々のＬＥＤに必要な電流を流すための電流源やバッファの実装についても言える。ＬＥＤをモノリシックに組み立てたり、個々に実装して組み立てたりした場合であっても、ディスプレイ内のＬＥＤに対処する新しいアプローチで良好な視覚的印象を得るというさまざまなコンセプトが可能になり得る。
図１Ａは、ＮＭＯＳ技術で形成されたバックゲートもしくはデュアルゲートトランジスタを使ったＬＥＤ用の電流ドライバの構成例を示している。この構成形態は、少数の部品で実現することができる。
このようなバックゲートトランジスタは、電流ドライバトランジスタまたは電流源としても頻繁に用いられる。これは特に、ＴＦＴ（薄膜技術）で組み立てられ、標準的な制御端子やゲートに加えて、バックゲートとも呼ばれる第２の制御端子を有している。このバックゲートを追加することで、以下で説明するようにトランジスタの導電チャネルを変化させることができる。パルス幅変調（ＰＷＭ）用のトランジスタを追加する代わりに、既存のデュアルゲートトランジスタのバックゲートをＰＷＭ信号で変調することができる。
図１Ａは、バックゲートで制御されたＮＭＯＳ電界効果トランジスタの横断面図を示している。左側にはソース領域Ｓ、右側にはドレイン領域Ｄがあり、ここで、両領域の間には電流を導通するチャネルが提供されている。通常の電界効果トランジスタでは、ゲート１つでチャネルの抵抗値、すなわち、チャネルが電流を導通する能力が変化させられる。デュアルゲートトランジスタでは、第１のボトムゲートＢと第２のトップゲートＴとによってチャネルが変化させられる。この場合、チャネルの異なる側にゲートが配置される。ここに示す構成例では、トップゲート（アッパーゲート）が追加のバックサイドコンタクトもしくはバックゲートコンタクトを提供する。
図１Ｂは、図１Ａに記載のデュアルゲートトランジスタの２つの平面図を示している。左側の図に示すように、左側のソース領域Ｓと右側のドレイン領域Ｄとは、トップゲートＴおよび／またはボトムゲートＢを用いた電流線によって制御することができる。図１Ｂの右側の図は、図１Ａによる配置の一部分を示している。
図１Ｃは、閾値電圧のトップゲート電圧ＶＴＧへの依存性、ひいては背面コンタクトと閾値電圧ＶＴＨとの相互作用を表したものである。特に、閾値電圧ＶＴＨは、電界効果トランジスタが電流を導通する状態になるゲート・ソース間電圧ＶＧＳである。図１Ｃでは、ｘ軸はトップゲートＴに印加される電圧ＶＴＧを示す。この関数として、ｙ軸は制御されたＮＭＯＳ電界効果トランジスタのチャネルの導電性が変化したときの閾値電圧ＶＴＨを示している。例えば、トップゲートの電圧が０Ｖのときは、電流が流れるための閾値電圧は０．５Ｖである。絶縁ゲート－ＺＯ－ＮＭＯＳトランジスタ（Insulated-Gates-ZO-NMOS-Transistor）にトップゲートを追加することで、トランジスタの閾値電圧ＶＴＨを広い範囲でほぼ直線的にシフトさせることができる。
図２は、ＬＥＤ、特にディスプレイもしくはビデオウォール用の画素またはサブ画素を電子的に駆動制御するためのデバイスの第１の構成例を示している。ＬＥＤは、第１の電位ＧＮＤと第２の電位Ｖｄｄとの間でデュアルゲートトランジスタと直列に接続されている。この配置は、デュアルゲートトランジスタＴ２の第１の制御ゲートもしくはバックゲートＢＧに接続された閾値線ＰＷＭを有している。閾値線ＰＷＭは制御電極を追加で有している。背面コンタクトを有するこのバックゲートＢＧを図１Ａおよび図１Ｂに示している。図１Ｃのグラフによれば、背面コンタクトを介して閾値電圧を大きくシフトさせることができ、すなわち、ゲートＧとソースＳとの間の電圧ＵＧＳは一定のままで、追加のゲートＢＧによって出力電流を変調することができる。原則的には、ゲートＧとバックゲートＢＧとを逆に使用することも可能である。すなわち、第１の制御端子ＢＧで電流設定を行い、第２のゲートＧでパルス幅変調を行うことができる。この回路を提供する広いダイナミックレンジにより、閾値電圧を第２のトランジスタＴ２の安全なオフをもたらす範囲にシフトさせることができる。
これにより、ＰＷＭ（パルス幅変調）動作が可能になる。
更なる利点は、デュアルゲートトランジスタＴ２を用いた回路案の高速化である。高速切り替えを行うことが可能である。「データ」線を使った変調とは異なり、メモリ容量を使用しないため、同じドライバ出力でより高速な変調が可能である。
さらに、この配置は、データ信号線ｄａｔａとセレクト信号線ｓｅｌとを含んでいる。最後に、この配置には、電荷蓄積手段Ｃｓと制御トランジスタＴ１とを備えたセレクトホールド回路もさらに含まれている。電荷蓄積手段は、デュアルゲートトランジスタＴ２の第２の制御ゲートＧとＬＥＤの端子との間に配置されている。制御トランジスタＴ１の制御端子は、セレクト信号線Ｓｅｌに接合されている。動作時には、デュアルゲートトランジスタＴ２のゲートＧへのセレクト信号線を介してデータ信号線にデータが印加される。電圧ＵＧＳはコンデンサＣｓに蓄えられ、セレクトトランジスタＴ１がオフになった後も印加される。電圧はデータ信号で指定され、アドレス指定はセレクト信号Ｓｅｌで行われる。
こうしてゲートＧは、固定されたチャネルを生成し、ひいては電流経路に一定の電流を流す。このようにして、トランジスタＴ２によって定電流源が提供され、さらにトランジスタＴ２のバックゲートでＰＷＭ信号によってパルス幅変調される。したがって、ＬＥＤは、電荷蓄積手段のデータによって指定された電流と「オフ」状態との間を、ＰＷＭ信号によって行き来する。ＬＥＤは、いくつかの構成では、印加された電流に依存して色が僅かに変化するため、データ信号で色を、ＰＷＭ信号で光度を、それぞれ僅かに変化させることができる。色の依存性が低い場合は、固定ＰＷＭでデータを介して光度を設定することもできる。
図２の構成は、ＧＮＤベースのプログラミングを行わずに、ＮＭＯＳ－ＴＦＴ（薄膜）トランジスタＴ２を用いて調整可能な定電流源のパルス幅変調を示している。しかしながら、この構成は温度安定性ではない。この温度不安定性は、発光ダイオードにかかる電圧降下の温度依存性により、電荷蓄積手段ＣＳにかかる電圧が僅かに変動することに起因している。
図３は、ＮＭＯＳ技術で提供されるＬＥＤ画素セルを電子的に駆動制御するためのデバイスの第２の構成例を示している。前述の構成と同様に、電流経路は、第１の電位端子ＧＮＤと第２の端子Ｖｄｄとの間で直列に接続されたＬＥＤとデュアルゲートトランジスタＴ２とを含んでいる。セレクト信号ホールド回路の電荷蓄積手段Ｃｓは、一方の端子がトランジスタＴ２のゲートＧに接続され、他方の端子がソースＳと第１の電位ＧＮＤとの間に接続されている。その結果、電荷蓄積手段Ｃｓにかかる電圧は一定となり、発光ダイオードの順方向電圧に依存しなくなるため、ひいては温度依存性でもなくなる。セレクト信号ホールド回路はＧＮＤにプログラミングされている。
他方で、ＬＥＤは、ドレイン端子Ｄと供給電位Ｖｄｄとの間に接続されている。そのため、ＬＥＤは、電気的に高い電位を供給する第２の電位端子Ｖｄｄの側に配置されている。この配置は図２のものに対応しているが、発光ダイオードはローサイドに配置されておらず、つまりカソードがＧＮＤ（グランド（Masse））に配置されておらず、トランジスタＴ２のハイサイドもしくは上側回路に配置されている。そのため、発光ダイオードのカソードはトランジスタＴ２のドレインに接続され、そのアノードは第２の電位端子Ｖｄｄに接続されている。それに応じて、ＬＥＤは、例えば、従来の「コモンカソード（Common Cathode）」の代わりにコモンアノードトポロジー（gemeinsame Anodentopologie）を示している。
図４は、デバイスの第３の構成例、すなわち、図２に記載の構成を示しているが、ここではＮＭＯＳ薄膜トランジスタ（ＴＦＴ）の代わりにＰＭＯＳ薄膜トランジスタを用いて実行している。そのため、ＰＭＯＳトランジスタのみを使用している。本構成では、電荷蓄積手段は、デュアルゲートトランジスタＴ２のソースと第１の電位Ｖｄｄとの間に接続されている。
図２～４に示す構成では、画素マトリクスでの古典的な駆動制御が可能である。ここでは、トランジスタＴ２の「フロントゲート」（通常の）ゲートＧに電圧値データが書き込まれ、ホールドコンデンサＣｓがこの電圧値を記憶し、それに応じて第２のトランジスタＴ２を制御する。これは、例えばＲＧＢ画素の色混合を設定するために使用される。それから、バックゲートＢＧを介して第２のトランジスタＴ２にパルス幅変調（ＰＷＭ）電圧が印加され、この電圧はパルス幅変調（ＰＷＭ）により発光ダイオードの電流を時間的に変調し、例えば、予めプログラミングされた色に対する画素の一般的な輝度を変化させるために使用される。この色は、第１のトランジスタＴ１とコンデンサＣｓとによって予めプログラミングされている。例えば、１つの表示行のすべてのトランジスタにおいて、それぞれのバックゲートに同一のパルス幅変調信号を印加することも可能である。このようにして、行全体が「調光」される。
ディスプレイ全体のすべてのバックゲート、すなわち、すべての列とすべての行が、共通のパルス幅変調信号ＰＷＭで駆動制御され、画像内容を変えることなく、ディスプレイ全体もしくはビデオウォールを「調光」することも可能である。これは、例えば、自動車のディスプレイのデイナイトモードやビデオウォールにも使用することができる。このようにして、輝度を外部の明るさに合わせて動的かつ無段階に調整することができる。ビデオウォール分野では、このようにビデオウォールの一部を個別に駆動制御して、暗い部分を明るくしたり、明るい部分を暗くしたりすることが場合によっては可能となる。
図５は、デバイスの第３の構成例、すなわち、駆動制御デバイスの設計の更なる構成形態を示している。図２による表示およびデバイスに加えて、第３のトランジスタＴ３がＬＥＤに並列に接続され、第３のトランジスタＴ３の制御端子はセレクト信号線Ｓｅｌに接合されている。定電流源としてのトランジスタＴ２は、ここではゲートのみで構成されている。このような配置により、ＬＥＤのアノード電位とは無関係にプログラミングを行うことができる。ここに示したデバイスは、ＮＭＯＳベースのＩＧＺＯプロセスと、ＬＥＤのアセンブリに関するプロセス工学からのコモンカソードの要件とを組み合わせることで得られる。これをもとに、２Ｔ１Ｃ（２つのトランジスタと１つのキャパシタ）電流源を実装することが可能となる。
セレクト信号線Ｓｅｌに高電位Ｖｄｄが印加されている場合、第１のトランジスタＴ１がデータ信号線Ｖｄａｔａに接続され、さらに第３のトランジスタＴ３が電流を導通する状態となるため、発光ダイオードがバイパスされ、コンデンサＣが基準電位（ＧＮＤ）に接続されることになる。このようにして、コンデンサは、ＬＥＤのアノード電位ではなく、下側の低い方の第１の電位端子の基準電位ＧＮＤを基準とした電圧Ｖｄａｔａでプログラミングされる。セレクト信号線Ｓｅｌの電位が基準電位（ＧＮＤ）であれば、第１のトランジスタＴ１と第３のトランジスタＴ３とは遮断され、コンデンサＣはその電圧を、第２のトランジスタＴ２のゲート・ソース間電圧Ｕｇｓに対応する予めプログラミングされたものとして保持するようになる。アノード電位がシフトすると、Ｖｄａｔａの切り離しにより第２のトランジスタＴ２へのゲート電位もシフトするため、トランジスタＴ２のゲート・ソース間電圧Ｕｇｓは一定に保たれることになる。このようにして、第２のトランジスタＴ２は、電流源として動作することができる。
図６は、デバイスの第４の構成例、すなわち、サブ画素セルの構成形態を示している。図６は、図５に記載の配置構造を示しているが、ここでは第２のトランジスタＴ２がデュアルゲートトランジスタとして形成されており、その追加のゲート端子ＢＧがパルス幅変調の適用のために閾値線ＰＷＭに接続されているという点で異なっている。フロントゲートＧは電荷蓄積手段Ｃに接続され、バックゲートＢＧにはパルス幅変調された信号が供給される。
トランジスタＴ１～Ｔ３は、ホールドコンデンサＣ１と一緒になってＮＭＯＳ型の３Ｔ１Ｃセルを形成している。トランジスタＴ１とトランジスタＴ２とで構成される２Ｔ１Ｃセルは、ＰＭＯＳ型として構成されていてもよい。この場合、例えば、第３のトランジスタＴ３は必要ではない。トランジスタＴ２は、いわゆる「デュアルゲートトランジスタ」として構成されている。
図７は、追加の温度安定化が行われるデバイスの一構成例を表したものである。トランジスタＴ１およびＴ２は、ホールドコンデンサＣ１と一緒になって、ＮＭＯＳ型の２Ｔ１Ｃセルを提供している。発光ダイオードは、プロセス上の理由から「コモンカソード」、つまり共通のカソードが設けられているため、トランジスタＴ２のローサイドに配置されている。Ｔ２は「デュアルゲートトランジスタ」として構成されており、そのため２つの制御電極を有している。前述のいくつかの例と同様に、本構成でも、デュアルゲートトランジスタＴ２のゲート（図１Ａにおけるボトムゲートに相当）は、２Ｔ１Ｃセルのトポロジーの一部であり、電荷蓄積手段Ｃ１のグランド関連のプログラミングとＤａｔａ１線の信号とによってＬＥＤの色と一般的な輝度を設定する。バックゲートＢＧ（図１Ａのフロントゲート）を介して、電流源として動作するトランジスタＴ２にＰＷＭ信号を印加することができる。
そのため、トランジスタＴ２のゲート・ソース間電圧は、ＬＥＤの順方向電圧に依存する。発光ダイオードにかかる電圧降下は、交差電流だけでなく温度にも依存するため、プログラミングの実際の期待値とは大きく異なる出力電流が発生することになる。これは、次の等式１で表すことができる：
ＩＬＥＤ＝Ｋ（Ｕｄａｔａ－ＵＬＥＤ（Ｔ，Ｉ）－Ｕｔｈ）２（等式１）
上記式中、Ｕｄａｔａは、電荷蓄積手段Ｃ１にかかる電圧である。ＬＥＤが自己発熱すると、その順方向電圧は低下し、トランジスタＴ２を流れる電流が増加することになる。負帰還がないことから、そのためＬＥＤの動作パラメーターを変更すると、電流ひいてはＬＥＤの輝度や色に大きな影響が生じる。
そこで、トランジスタＴ２のデュアルゲートトランジスタとしての機能を利用して、このような影響を補正できる負帰還が提案される。負帰還は、基準電位ＡＶＳＳとトランジスタＴ３の制御端子との間に接続されたホールドコンデンサＣ２を含んでいる。コンデンサＣ２の第１の端子は、デュアルゲートトランジスタＴ２のバックゲートＢＧの制御を形成し、コンデンサＣ２の他方の端子は、デュアルゲートトランジスタＴ２のソースＳに接続されている。負帰還は、更なるトランジスタＴ４を含んでおり、その制御端子およびドレイン端子は供給電位ＡＶＤＤに接続されている。トランジスタＴ４のソース端子は、バックゲートＢＧおよびトランジスタＴ３のドレインに接続されている。最後に、補正を任意にプログラミングするために、第５のトランジスタＴ５が設けられており、このトランジスタＴ５は、ホールドコンデンサＣ２にセレクト信号Ｓｅｔ２を使用してＤａｔａ２線に補正値を記憶させる。
トランジスタＴ３のゲート・ソース間電圧は、ホールドコンデンサＣ２の電圧から発光ダイオードの順方向電圧を差し引いた値に相当する。この順方向電圧Ｖｆ＿ＬＥＤが上昇すると、コンデンサＣ２の蓄えられた電荷は変わらないことから、第３のトランジスタＴ３のゲート・ソース間電圧ＵＧＳは低下する。したがって、第３のトランジスタＴ３を流れる電流は低下する。この電流はトランジスタＴ４にも流れるので、第４のトランジスタＴ４のゲートは供給電位に結合されていることから、第４のトランジスタＴ４の電圧降下ＵＤＳは小さくなる。したがって、トランジスタＴ２のバックゲートへのノードでは、より高い電圧が生じる。その結果、トランジスタＴ２の閾値電圧についてはより低くなる。次の等式２によるトランジスタＴ３とＴ４の対応設計によって、発光ダイオードの順方向電圧の記載した反応を可能な限り補正することができる：
Figure 2022523079000002
 として、Ｕｔｈ・ＩＴ２＝Ｕｔｈ・Ｕｔｈ・ＩＮｏｍ＋β・ＵＢＧ－Ｓ－Ｓ （等式２）
である。β＝－０．５２の典型的な値からは、Ｌ３＝Ｌ４＝ＬｍｉｎにてＷ３＝３．６９・Ｗ４となる。
第５のトランジスタＴ５とキャパシタＣ２とを用いて、負帰還を含む画素セルのＤａｔａ２を微調整することができる。図７に示す構成形態では、事前に複雑な計算を行うことなく、電流安定性が大幅に改善される。「データ」信号の複雑な事前計算をせずに、僅かな部品で電流の不安定性が補正される。これにより、動作中の温度変化を補正することができる。さらに、特にＳｅｌ２を介して制御入力Ｄａｔａ２を追加することで、第３のトランジスタＴ３による静止電流の低減を図ることができる。
図８は、ＬＥＤ駆動制御デバイスの第５の構成形態を示している。前述の例のように、ＬＥＤはディスプレイまたは例えばビデオウォールのモジュールの一部であってもよい。図２に記載の構成に加えて、温度補償とＬＥＤにかかる順方向電圧の影響とを考慮して、さらに改良を加えている。
本構成では、ＬＥＤの第２の端子に接続された第１の電流線コンタクトを有する第３の電子スイッチＴ３を含んでおり、この第３の電子スイッチＴ３の第２の電流線コンタクトが、第２の電子スイッチＴ２の第１の制御端子ＢＧに接続されている。さらに、このデバイスは、第４の電子スイッチＴ４を含んでいる。第３の電子スイッチＴ３の制御端子が、第４の電子スイッチＴ４の第２の電流線コンタクトに接続されており、これらは一緒になって供給電位ＡＶＤＤに接続されている。第４の電子スイッチＴ４の制御端子も供給電位ＡＶＤＤに接続されている。最後に、第４の電子スイッチＴ４は、その第１の電流線コンタクトが第３の電子スイッチＴ３の第２の電流線コンタクトに接続されている。
第１の制御端子ＢＧを介して第２の電子スイッチＴ２を制御するために第５の電子スイッチＴ５が設けられている。これはＬＥＤと並列に接続されている。さらに、第５の電子スイッチＴ５は、その第２の電流線コンタクトが第３の電子スイッチＴ３の第１の電流線コンタクトに接続されている。第５の電子スイッチＴ５の制御端子は、パルス幅変調信号ＰＷＭを供給するための端子と電気的に接続されている。
図８に示すデバイスの挙動やその機能は、図７に記載のデバイスと同様である。しかしながら、図７とは異なり、第３のトランジスタＴ３のゲートは、固定電位Ｖｄｄに電気的に接続されている。任意に、第３のトランジスタＴ３からの交差電流なしに発光ダイオードを安全にオフにするために、追加の第５のトランジスタＴ５を提供することができる。第５のトランジスタＴ５は、第３のトランジスタＴ３からＬＥＤへの交差電流が問題にならない場合には必要ではない。ここで提示するデバイスによれば、ホールドコンデンサなしでパルス幅変調ＰＷＭの制御が行われる。このようにして、同じサイクルタイムでパルス幅変調の可能な分解能を高めることができる。同様に、蓄積コンデンサの再充電が必ずしも必要ではなくなり、スイッチング速度を向上させることができる。
以下では、更なる態様として、画素もしくは関連するＬＥＤの輝度調整または調光のための制御が関係している。このような調光は、例えば昼間と夜間の視界を切り替えたりするオートモーティブ分野だけでなく、ビデオウォールにも頻繁に使用される。原則的に、かかる調光は、コントラストを調整する必要がある場合や、外光によってディスプレイの輝度をレギュレーションし、ユーザーの目を眩ませないようにしたり、安全に情報を表示できたりするようにする必要がある場合に好都合かつ有利であり得る。
従来の方法では、ＰＷＭ制御と電流調光とでこの問題に対処できるが、ＬＥＤの外部パラメーターが頻繁に変化するため、複雑な補償回路が必要になる。代替的に、いわゆる２Ｔ１Ｃ回路を用いて、当該回路にドライバ駆動制御のための制御信号を供給し、コンデンサに蓄えることも可能である。この場合、コンデンサに加えられる電圧で輝度が調整される。こうして、本発明では、寄生的な望ましくない効果として発生することが多い態様、すなわちドライバトランジスタのゲート・ソース間容量を利用している。これにより、コンデンサの容量で容量分圧が形成され、トランジスタのゲートの電圧が下がることになる。ゲート・ソース間容量を適切に選択することで、より広い範囲で輝度を調整することができる。
一態様では、少なくとも１つのＬＥＤの輝度を調整する制御回路は、制御端子を有する電流ドライバ素子を備えている。この素子は、ＬＥＤと直列に接続され、その第１の端子を第１の電位に接続している。電荷蓄積手段が、制御端子と第１の電位との間に配置され、制御端子と第１の端子の間に定義された容量で容量分圧を形成している。
それから、本発明によれば、第１の期間中に制御信号を制御端子に供給し、それに基づいて、第１の期間中に少なくとも１つのＬＥＤを流れる電流を設定することができる制御素子が設けられている。第１の期間に続く第２の期間中に、第１の期間中の制御信号と容量分圧とから得られる低減された制御信号により、ＬＥＤを流れる電流が定められている。
こうして、制御素子によって制御信号を選択すると、ＬＥＤの輝度は、第１の期間中の電流またはその後の第２の期間中のＬＥＤを流れる電流のいずれかに実質的に依存するように調整することができる。
言い換えれば、制御信号は、第１および第２の期間中にＬＥＤを流れる総電流を決定し、制御信号が適切に選択された場合、第１の期間中にＬＥＤを流れる電流または第２の期間中にＬＥＤを流れる電流に実質的に依存する。
このように、制御素子は、全期間中にＬＥＤを少なくとも２つの異なる輝度レベルで動作させるために、第１の期間中に第１または第２の制御信号を供給するように整えられている。このために、例えば、第２の制御信号は第１の制御信号よりも大きく、第２の制御信号から導き出される低減された制御信号が、電流ドライバを駆動制御して、ＬＥＤを動作させるのに十分な電流を供給するのに十分なものとなる。
前述のように、電流ドライバ素子は、電界効果トランジスタを含んでいてもよく、そのゲートが制御端子を形成し、設計上決められたゲート・ソース間容量を有している。したがって、第２の期間中にトランジスタまたは電流ドライバの制御端子に印加している低減された制御信号である信号は、第１の期間中の制御信号、ならびに電荷蓄積手段の容量と、電荷蓄積手段の容量および定義された容量の和との比率に基づいて得られる。
このような回路は、第１の期間と第２の期間とが周期的に続いて起こるように、ある一定の周波数で動作させられる。この周波数は６０Ｈｚ、多くの場合１００Ｈｚもしくは１２０Ｈｚ、または６０Ｈｚ～１５０Ｈｚの範囲であってもよい。一態様では、制御素子は、第２の期間と第１の期間との比率を調整可能にするように構成されており、その比率は、３００：１～１００：１の範囲、特に１００：１の範囲であってもよい。このために、制御素子は制御トランジスタを含んでおり、その制御端子では、第１および第２の期間ひいてはデューティサイクルを信号によって調整することができる。
こうして、一周期の第１の期間中のさまざまな制御信号によって輝度レベルを選択することができる。このために一態様では、第１の制御信号の電圧が第１の電圧間隔内にあるときはＬＥＤを第１の暗い輝度レベルで動作させ、第２の電圧信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときはＬＥＤを少なくとも第２の明るい輝度レベルで動作させることが企図されている。
これに関連して、輝度は、全期間中にＬＥＤを流れる電流によって決定される。第１の電圧間隔内にある制御信号では、総電流は実質的に第１の期間中の電流によって決定される。なぜなら、容量分圧とそれに伴う第２の期間中の低減された制御信号の電圧の低下とにより、この期間中のＬＥＤを流れる電流は非常に低く限られたものであり、動作には十分ではないか、もしくは関連性もないからである。この期間中、電流ドライバは駆動制御されないか、またはごく僅かに駆動制御されるだけで、ＬＥＤはほとんど点灯しないか、全く点灯しない。
一方、第１の期間中に制御信号が第２の電圧間隔内にある場合、一周期の総電流は、実質的に第２の期間中の電流によって決定される。この場合、容量分圧とそれに伴う第２の期間中の低減された制御信号の電圧の低下にもかかわらず、電流ドライバは依然として十分に駆動制御され、ＬＥＤを動作させるのに十分な量の電流がＬＥＤを流れることになる。第１の電圧間隔の値は１．３Ｖ～４．５Ｖの範囲である。第２の電圧間隔は４．０Ｖ～１０．０Ｖの範囲を有している。
更なる態様は、制御端子を有する電流ドライバ素子に接続された少なくとも１つのＬＥＤの輝度を調整する方法であって、制御端子の第１の端子が第１の電位に接続され、制御端子と第１の電位との間に電荷蓄積手段が接続されており、そうすることで電荷蓄積手段が、制御端子と第１の端子との間に定義された容量で容量分圧を形成する方法に関するものである。この方法では、第１の期間中に制御信号を制御端子に印加することで、第１の期間中に少なくとも１つのＬＥＤを流れる電流が調整される。第１の期間に続く第２の期間中に、制御信号がオフにされ、これにより、ＬＥＤを流れる電流が、第１の期間中の制御信号と容量分圧とから得られる低減された制御信号によって定められる。ここでいう制御信号をオフにするとは、第１の期間中の制御信号と容量分圧とから得られる低減された信号のみがその後に制御端子に作用するように、制御信号を制御端子から切り離すことと理解される。
そのため、この低減された制御信号は、分圧によって容量分圧の比率だけ制御信号より低くなる。特に、一観点では、第２の期間中に制御端子に印加している低減された信号は、第１の期間中の制御信号、ならびに電荷蓄積手段の容量と、電荷蓄積手段の容量および定義された容量の和との比率に基づいて得られる。
なお、別の態様としては、第２の期間と第１の期間との比率が３００：１～１００：１の範囲、特に１００：１の範囲であることが挙げられる。他の態様では、第１の制御信号の電圧が第１の電圧間隔内にあるときはＬＥＤを第１の暗い輝度レベルで動作させ、第２の電圧信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときはＬＥＤを少なくとも第２の明るい輝度レベルで動作させることが提案される。
これに関連して、この方法案では、全期間中にＬＥＤを流れる電流によって輝度が決定される。第１の電圧間隔内にある制御信号では、容量分圧とそれに伴う第２の期間中の電圧低下とにより、この期間中にＬＥＤを流れる電流は非常に小さいため、総電流は実質的に第１の期間中の電流によって決定される。この期間中、電流ドライバは駆動制御されないか、またはごく僅かに駆動制御されるだけである。
一方、制御信号が第１の期間中に第２の電圧間隔内にあるとき、総電流は実質的に第２の期間の電流によって決定される。この場合、容量分圧とそれに伴う第２の期間中の制御信号の電圧低下にもかかわらず、電流ドライバは依然として十分にトリガされ、ＬＥＤを動作させるのに十分な量の電流が流れることになる。第１の電圧間隔の値は１．３Ｖ～４．５Ｖの範囲である。第２の電圧間隔は４．０Ｖ～１０．０Ｖの範囲を有している。
駆動制御に必要な第１または第２の制御信号は、デジタル制御ワードからデジタル／アナログ変換によって得られる。そのために、デジタル制御ワードはビット数ｎを有している。ここで、最下位のｍビット（Ｍ＜ｎ、例えばｍ＝ｎ－２ビット）が第１の制御信号に対応し、すなわち、最上位のビット数は０である。言い換えれば、ｎビットが第２の制御信号に対応する。また、最上位のビット数は粗い輝度調整に、最下位のビット数はより精密な範囲調整に使用される。
図１７は、２つのＬＥＤ４を照明手段として有する照明ユニット１の制御回路を示している。基本的な構造としては、ここで示しているように制御回路は２Ｔ１Ｃアーキテクチャで実現することができる。ただし、他のアーキテクチャも考えられる。
光の生成に関する冗長性を確保するために、図示の構成形態によれば２つのＬＥＤ４が設けられている場合であっても、照明ユニットとして１つのＬＥＤ４または複数のＬＥＤ４が使用されるかどうかは、本発明の実現には一般的に無関係である。照明ユニット１もしくはＬＥＤ４は、例えば、１つの画素の１色のＬＥＤであってもよい。
図１７に示す構成例では、並列接続された２つのＬＥＤ４に、電流ドライバトランジスタ６を介して、発光を励起するために必要な電気エネルギーがそれぞれ供給される。各ＬＥＤ用のトランジスタ６に加えて、両方のＬＥＤ４に共通の電流源が設けられていてもよい。電流ドライバトランジスタ６は、供給電位端子２と基準電位端子２ａとの間でＬＥＤ４と直列に接続されている。供給電位端子２は、照明ユニット１の動作に必要な電気エネルギーもしくは電圧を供給する。
電流ドライバトランジスタ６のゲートと基準電位端子２ａとの間には、輝度値を記憶するコンデンサが接続されている。このコンデンサは制御トランジスタ７と１つになって２Ｔ１Ｃセルを形成している。そのゲートにパルス信号が印加されることで、トランジスタ７の他方の端子から電流ドライバトランジスタ６の制御端子に制御信号８が印加される。
それから、図１７Ａによる回路でコンセプト案に沿って動作させるために、トランジスタ７のゲートにパルス信号が印加されている。Ｏｎ／Ｏｆｆのデューティサイクルは、例えば２００：１とすることができる。すなわち、繰り返し周波数が６０Ｈｚの場合、Ｏｎパルス継続時間は約５０μｓ、Ｏｆｆパルス継続時間は約１６．６ｍｓとなる。
この一周期の中で、第１の期間（ＯＮパルス継続時間）中にパルス信号を介して制御トランジスタが閉じられ、第２の期間（ＯＦＦパルス継続時間）において再び制御トランジスタが開かれるようになる。したがって、第１の期間中は、制御信号８が電流ドライバトランジスタ６の制御端子にコンデンサ３を介して印加されている。この制御信号が電流ドライバトランジスタ６を制御し、制御信号８によって生じる電流がＬＥＤを流れる。同時に、制御信号の電圧がコンデンサを介して生じるまで、コンデンサに電荷が加えられる（端子２ａの電位を参照）。
第１の期間の後、制御トランジスタ７は再び開かれる。これで、制御信号８の電圧がコンデンサに蓄えられ、さらに電流ドライバトランジスタを駆動制御することが望ましい。しかしながら、実際に使用してもそうはならない。なぜなら、第２の期間において、蓄積コンデンサ３の容量とトランジスタ７のゲートおよびソースから形成される容量とからなる容量分圧が形成されるからである。これにより、しばしばコンデンサ３の実効電圧９が離散的な値で減少することになる。低減された実効電圧９は、制御信号の電圧にＣ１／Ｃ１＋Ｃｐを乗じたもので、Ｃ１はコンデンサ容量、Ｃｐはゲート・ソース間容量である。つまり、第１の期間と比較してやや小さい制御信号９（またはやや小さい電圧）がドライバトランジスタ６に印加されているので、ＬＥＤ４にはより低い強度の電流が流れることになる。そのため、ＬＥＤ４の輝度は、一周期の第２の期間中にやや低下する。ただし、これは見る人には認識されない。なぜなら、輝度の認識には、周期に関連して存在する平均光出力のみが極めて重要だからである。
このように、制御端子には、全周期において、制御信号８が第１の期間中に印加されており、低減された制御信号９が第２の期間中に印加されている。周波数が６０Ｈｚの場合、第１の期間では０．０５ｍｓ～０．０６ｍｓ、第２の期間では約１６．６ｍｓとなる。これは、ＬＥＤの平均光出力との関係では、第２の期間中にＬＥＤが発する光が、一周期中のＬＥＤの平均光出力に占める割合が比較的高いことを意味している。
これは、ＬＥＤを流れる平均電流に相当する。第２の期間中にＬＥＤを流れる電流は、全周期中の平均電流に占める割合が比較的高い。
この結果、制御信号８に低い電圧が選択された場合、一周期中にＬＥＤ４を流れる総電流ひいては平均光出力が、第１の期間に制御信号８が印加されている間にＬＥＤ４を流れる電流の強さによって確定的に決定されることを意味する。したがって、制御信号８に低い電圧値が選択された場合、照明ユニット１を低輝度レベルで動作させ、この低輝度範囲内で必要に応じて調光することができる。
それに対して、第１の電圧信号８に高い電圧、例えば８Ｖが選択された場合、一周期中にＬＥＤを流れる総電流は、低減された制御信号９が電流ドライバトランジスタ６に印加されている周期のうち第２の期間中の電流によって確定的に決定されることになる。高い制御信号８、すなわちより高い電圧が選択された場合、照明ユニット１は高い輝度レベルで動作し、必要に応じてこの輝度レベルで調光することができる。低減された制御信号９が照明ユニットに印加されている周期のうち第２の期間中、この動作状態でも１μＡ超の電流が依然としてＬＥＤを流れることから、ＬＥＤ４の特に効果的な動作が可能となる。
さらに、ＬＥＤモジュールにはフォトニック結晶３２が導入されている。この結晶は、活性層２０のすぐ上にまで延びており、そこの部分で、例えば活性層の上の領域で発光パターンを変化させ、その結果、そこの部分で発光促進効果をもたらすことができる。
図１８は、ＬＥＤ４を流れる電流の強さを、制御信号８および低減された制御信号９の電圧の関数として示したグラフである。第１の期間中に約１Ｖ～３Ｖの電圧値を有する制御信号８が印加された場合、ＬＥＤ４を流れる電流は、この周期の第１の期間中に印加されている第１の電圧信号８によって確定的に決定されることが明確に見て取れる。その一方で、この周期の第２の期間では、印加されている制御信号９が容量分圧によって低減されるため、ＬＥＤ４を流れる電流はほぼゼロとなる。
第１の期間中の制御信号の電圧が約３．０Ｖになってから初めて、低減された制御信号９の電圧も増加し、ひいては第２の段階中にＬＥＤ４を流れる電流の強さも増加する。
これに関して、一周期における２つの段階の長さが異なるため、すなわち、制御信号８が照明ユニット１に印加されている短い第１の段階と、低減された制御信号９が電流ドライバトランジスタ６に印加されている長い第２の段階とにより、ＬＥＤ４の平均光出力に対する第２の期間の影響が著しく大きくなることを、それぞれの場合において考慮しなければならない。そのため、制御信号８の電圧が３．０Ｖを超えると、ＬＥＤを流れる一周期中の総電流が大幅に増加することがわかる。この事実から、３．０Ｖまたは３．５Ｖ超の比較的高い電圧を用いた制御信号では、一周期中にＬＥＤ４を流れる総電流の割合が、第２の期間中の電流の割合によって確定的に決定されることになる。
さらに、図１９には、比較的高い電圧を用いて制御信号８を印加した場合の、制御信号８，９の時間的な経過と、その結果生じる光点１０とを概略的に示している。照明ユニットに送信される制御信号８は、図示の構成例では１０Ｖの電圧を有している。その他の点では、第２の段階中に照明ユニットに印加される低減された制御信号９の電圧は、たしかに低下しているものの、依然として０Ｖを大きく上回る電圧を有している。このような制御信号８，９の電圧推移により、明るい光点１０が形成され、このように照明ユニットは高い輝度レベルで動作させられる。
これと比較して、図２０は、比較的低い電圧（ここでは２．０Ｖ）の制御信号８を照明ユニットに印加している動作状態を示している。この場合、低減された制御信号９は、少なくともほぼ０Ｖの電圧を有している。一周期中の照明ユニット１０の平均光出力で決まる光点１０の輝度は、図１９に示す動作状態に比べて大幅に低下する。このように、照明ユニットとそのために使用されるＬＥＤとは、比較的低い輝度レベルで動作し、このレベルで必要に応じて調光することができる。
最後に、図２１は、電流量とも呼ばれることがある、一周期中にＬＥＤに伝えられる電気エネルギーが、一周期の第１および第２の期間中に照明ユニットに印加されている電圧信号の関数としてどのように挙動するかをグラフで示している。ｘ軸は第１の期間の電圧、ｙ軸は一周期中の電流である。
比較的低い電圧、特に３Ｖ程度までの電圧で制御信号が印加された場合、ＬＥＤを流れる総電流はこの制御信号に起因することが見て取れる。３Ｖ超の電圧で制御信号を印加した場合にのみ、低減された制御信号の電圧も上昇する。特に、この動作状態では、照明ユニットのＬＥＤに電流が流れ、この電流は、その周期の第２の期間の長さに基づき、その周期中にＬＥＤを流れる総電流の量ひいては少なくとも１つのＬＥＤを備えた照明ユニットの平均光出力もしくは輝度に著しい影響を与えることになる。
その他の点では、図２１は、このようにして駆動制御される照明ユニットを、制御信号について選択した電圧に応じて、２つの異なる輝度レベルで動作できることを示している。この２つの輝度レベルにおいても、制御信号の下限電圧値と上限電圧値とで制限された調光範囲内で、照明ユニットの輝度を無段階に変化させることが可能である。図２１に示した２つの特性曲線の推移は、適切な回路設計を使って、特に、スイッチング素子として使用されるトランジスタのコンデンサ容量とゲート・ソース間容量とを明確に規定することによって、必要に応じて調整することができる。さらに、使用される電子部品の適切な選択および寸法設定により、制御信号および低減された制御信号の電圧レベルを規定することが考えられる。
説明した構成例が示すように、本発明により構成された制御回路は、少なくとも１つのμＬＥＤを有する照明ユニットを、比較的簡単な方法で、少なくとも２つの輝度レベルで動作させることができる。特に、ここでは、制御信号の電圧レベルに応じて、一周期の第１の期間または第２の期間にＬＥＤを流れる電流が、ＬＥＤを流れる総電流ならびに平均光出力および見る人が知覚可能なＬＥＤの輝度に決定的な影響を及ぼすことが考慮される。
別の態様は、電流源のレギュレーションに対する反応を、ＰＷＭレギュレーションでどのように低減できるかという問題と関係している。パルス幅変調方式では、コントラストおよび輝度調整のために、電流源が立て続けにオン／オフされる。その際の周波数は、数１００ｋＨｚ～ＭＨｚの範囲である。電流源内で制御ループが用いられる場合、スイッチングプロセスによってスパイクなどの挙動が起こり、制御ループがその制御範囲から外れてしまうことがある。
図２２は、スイッチングプロセス中にも安定した状態を保つ、ＬＥＤ用の調整された電流源の概略的なブロック図を表している。この電流源は、ディスプレイまたは他の表示デバイス、例えばビデオウォールに使用することができる。
供給回路は、基準信号、特に基準電流、または必要に応じて基準電圧も供給する基準ブランチ１０を含んでいる。基準信号から、更なるすべての供給電流と、必要に応じて電圧も続けて導き出される。基準信号から更なる基準信号を生成することもできる。基準信号、すなわち基準電流は、高い温度安定性だけでなく、製造中のプロセス変動に対する安定性も有していることを特徴としている。基準ブランチは、必要に応じて、正確で安定した基準信号、例えば基準電流を提供する１つ以上の補正回路を含むことができる。
この例では、基準ブランチ１０は、誤差修正検出器２０の基準入力２２と、制御可能な供給源３０とに接続されている。誤差修正検出器２０は、基準入力に加えて、誤差信号入力２３と修正信号出力２１とを含んでいる。検出器２０の構成は、入力２３の誤差信号を入力２２の基準信号またはそこから導き出された信号と比較し、それに基づいて修正信号をその出力２１に生成するようになっている。
制御可能な供給源３０は、このブロック図では正確には示されていない制御可能な電流源を有している。さらに、供給源は、回路の動作状態において誤差検出器にフィードバック信号を供給する第２のバックアップ源４０含んでいる。このために、動作状態、すなわち入力７４の動作信号に応じて、電流源を負荷に切り替えるか、または負荷から切り離してバックアップ源４０を接続するスイッチングデバイス７０が設けられている。その結果、電流源から負荷への信号またはバックアップ源の信号のいずれかが検出器５０で検出される。
検出には、電流－電圧変換器や電圧降下検出器を使用することができる。検出器５０を用いて、電圧もしくは電圧降下や電流を検知することができる。検出された信号は、それから誤差修正検出器２０にフィードバックされ、基準信号またはそれから導き出された信号と比較される。ここから生まれる誤差修正信号は、制御可能な電流源の調整に用いられる。ここで負荷６０に電流源３０が供給されると、誤差修正検出器２０は、負荷を流れる電流を基準信号で定義された値に調整する。ＬＥＤの場合は、ダイオードを流れる電流を正確に調整することができる。温度の影響で負荷の電圧降下や負荷を流れる電流が変化した場合は、誤差修正検出器が電流をそれに合わせて再調整する。この部分の回路とその動作は制御ループに相当する。
次に負荷が電流から切り離されると、例えばＰＷＭ変調の場合に発光ダイオードがオフにされると、制御ループはまず再調整しようとするが、その後に制御範囲からは外れてしまう。そこで、本発明によれば、誤差修正検出器２０にバックアップ信号を供給することが企図されている。これは、負荷をオンにしたときの公称信号と実質的に同じであるか、少なくとも非常に似ている。その結果、誤差修正検出器２０は、負荷の動作状態とは無関係に最適な範囲で動作し、制御ループがその変調範囲から外れることはない。これにより、非常に高速なレギュレーションが可能となり、検出器２０がそのレギュレーション範囲外に出ることを防ぐことができる。
このように、提案された電源回路は、電流源や電圧源を高精度に駆動制御するための制御ループの一部として、補正回路の他にバックアップ源も含んでいる。補正回路には、電流源または電圧源から導き出された信号またはバックアップ源の信号が選択的に供給される。この信号の供給により、制御ループが制御範囲外になることなく、電流源をオフにすることが可能になる。
図２３は、発光ダイオード６０に供給する電流源を駆動制御するための具体的な構成を示している。発光ダイオード６０は、ここでは図示していない画素マトリクスの一部であり、例えばディスプレイ、ビデオウォールまたは高精度の電流供給が必要とされる用途の一部である。発光ダイオードの場合、温度が変化すると、ダイオードを流れる電流も変化することから、輝度だけでなく色温度の変化にもつながる可能性がある。この影響は、電流源をレギュレーションすることで補われる。画像または映像を表示するために使用されるディスプレイや画素マトリクスは、発光ダイオードを高周波数でオン／オフするパルス幅変調方式で動作させられることが多い。この２つの状態の比率が、それぞれの発光ダイオードの輝度を与える。
以下に示す電源回路は、実質的にＭＯＳ回路技術を用いて組み立てられている。電界効果トランジスタには、図示するようにｎ型のものとｐ型のものとがある。この場合、電源回路は、供給電位ＶＤＤと負荷との間に接続されている。電界効果トランジスタのチャネルタイプを交換し、負荷と基準電位または接地電位ＶＧとの間で配置を変えることで、代替的な構成ができる。個々のトランジスタをバイポーラトランジスタに置き換えたり、かかるトランジスタでカレントミラーなどのアセンブリを形成したりすることも可能である。バンドギャップ・リファレンスを使用して正確な電圧を生成し、次いでこの電圧から変換器により電流を供給することができる。
供給回路は、基準電流を供給する２つの部分１０ａおよび１０ｂからなる複合基準ブランチ１０を含んでいる。これらの部分はカレントミラーの一部を形成している。第１の基準電流用の基準ブランチ１０ａは、直列接続された２つのトランジスタ、ｎ型電界効果トランジスタ１２ａおよびｐ型電界効果トランジスタ１１ａを含んでいる。前者のトランジスタは電源端子に、後者のトランジスタは基準電位に接続されている。トランジスタ１２ａのゲートはドレイン端子に接続されているため、一定の電流を印加することができる。トランジスタ１１ａは、差動増幅器の固定電流を伴う電流源を形成する４つの直列に接続されたトランジスタ２４に、基準ブランチを流れる電流をコピーする。差動増幅器は、誤差修正検出器２０のコンポーネントを形成しており、トランジスタ２４からの電流源に加えて、反転型の入力トランジスタと非反転型の入力トランジスタとをそれぞれ１つのブランチに含み、このブランチは、２つのｐ型トランジスタからなる更なるカレントミラー２６を介して供給電位ＶＤＤに接続されている。非反転型の入力トランジスタ２７は基準信号入力２２を形成し、反転型のトランジスタ２８は誤差信号入力２１につながっている。この２つのトランジスタは、本構成例のミラー２６のトランジスタと同様に同じ寸法を有している。しかしながら、各構成では、チャネル幅や長さなどの幾何学的な寸法によって、異なる利得係数が既に提供されている場合もある。これは、後述するように、誤差信号と基準信号との間にも固有の係数がある場合に必要となり得る。かかる固有の係数は、後述するように、電流源３０と検出器２０のためにタップされる信号（誤差信号と基準信号）との構成から得られる。
制御可能な電流源３０は、出力ブランチと基準ブランチとを備えたカレントミラーを有しており、このカレントミラーは同時にバックアップ源４０を形成している。基準源１０ｂは、基準ブランチ入力３２に接続されている。同様に、この入力３２は、非反転型のトランジスタ２７と、誤差修正検出器２０の基準信号入力とに接続されている。このようにして、カレントミラーの基準ブランチに正確な電流が印加され、定義された電圧降下が中央タップを通って誤差検出器の入力２２に導かれている。基準ブランチ１０ｂは、電流源３０のカレントミラーの基準ブランチを通る電流の流れを調整し、入力２２への基準電圧もしくは基準信号を定義するための、２つの直列に接続されたトランジスタを含んでいる。トランジスタ１０１のゲートは、トランジスタ１１ａのゲートに接続されており（ただし、ここでは図示せず）、ひいては基準源１０のカレントミラーの一部となっている。制御可能な電流源３０は、供給電位ＶＤＤが印加される供給入力と、ｐ型のカレントミラートランジスタ３４とを有している。このトランジスタは、供給入力と端子３２との間に位置している。ゲートと端子３２との間にはコンデンサ３５が接続されており、基準ブランチの電圧がゲートに結合されるようになっている。この電圧はまた誤差検出器の基準信号も形成する。
カレントミラーの通常のリード線の代わりに正帰還のコンデンサを使用する理由は、特に、トランジスタ３５のゲートを検出器２０の誤差修正出力２１に接続する追加のコントロール信号端子３１のための追加の周波数補償に起因している。そのため、ゲートには誤差修正信号も供給される。
さらに、トランジスタのゲートは、スイッチングデバイス７０を介して出力トランジスタ３６のゲートにつながっている。このゲートは供給電位ＶＤＤと出力との間に配置されている。これにより、基準ブランチの電流が電流源の出力ブランチ３７にコピーされる。２つのトランジスタ３４と３６の寸法設定を適切に行うことで、出力電流とトランジスタ３４を備えたブランチを流れる電流との比率を適宜調整することができる。例えば、出力トランジスタ３６のチャネル幅がトランジスタ３４の１０倍であれば、単純に近似して、電流も同じ倍数で高められる。図２３のイラストでは、出力トランジスタ３６は単一のトランジスタである。しかしながら、複数のトランジスタが並置された形で構成されていてもよい。
電流源３０のスイッチングデバイス７０は、信号に応じて、出力トランジスタ３６のゲートを固定電位（この場合は供給電位）に接続するか、カレントミラートランジスタ３４のゲートに接続するかのいずれかで構成されている。第１のケースでは、電位ＶＤＤがｐ型トランジスタのゲートを遮断するため、出力トランジスタ３６は無電流で切り替えられる。この場合、トランジスタは電流を流さないので、トランジスタ３６はオープンとも言える。第２のケースでは、出力トランジスタ３６が閉じられ、電流がカレントミラートランジスタ３４を介して上述の係数で出力にコピーされ、発光ダイオード６０に導かれる。
電流源３０の出力は、負荷６０もしくは発光ダイオードと、第２のスイッチングデバイス７０との両方に接続されている。このスイッチングデバイス７０は、電流源の出力の電圧を誤差検出器２０の誤差信号入力に印加するか、またはバックアップ信号を印加する。これは、ｐ型の出力トランジスタ４１とそれに直列に接続されたトランジスタ４３とで形成されているバックアップ源４０によって提供される。２つのトランジスタ４１と４３とで構成される直列接続は、供給電位ＶＤＤと接地電位ＶＧとの間に配置されている。中央のノード４２は、バックアップ信号のための出力を形成する。トランジスタ４３のゲートは、そのドレイン端子に導かれており、それによりノード４２に接続されている。ｐ型出力トランジスタ４１のゲートは、トランジスタ３４のゲートに接続されている。そのため、トランジスタ３４と４１とからもカレントミラーが形成される。しかしながら、ここでは、出力トランジスタ４１の寸法設定を適切に行うことで、このブランチを流れる電流が出力ブランチを流れる電流よりも大幅に低くなるように、異なる係数が選択されている。
２つのスイッチングデバイス７０は、実質的に同期して動作し、トランジスタ３６のゲートがトランジスタ３４のゲートに切り替わったときに、電流源３０の出力が検出器２０の誤差信号入力２３に接続されるように構成されている。一方、カレントミラーの出力トランジスタが無電流で切り替えられる場合は、誤差信号入力にバックアップ源のバックアップ信号が印加されており、すなわちタップ４２が入力２３に接続される。
ここで示す構成では、バックアップ源は常に起動しており、すなわち、出力トランジスタは常にトランジスタ３４とともにカレントミラーを形成し、バックアップ源のブランチに電流を流す。代替的な構成では、ここでもスイッチングデバイス７０とは逆に動作するスイッチが設けられていてもよく、すなわち、このスイッチは、例えば、電圧が負荷に印加されるか、もしくは電流が電流源３０によって供給されるときに、バックアップ源を無電流で切り替える。
ここで、供給回路の動作において、ノード７１がノード７２に接続され、同時にトランジスタ３４および３６のゲートが互いに接続されるように、スイッチングデバイス７０が接続されているものとする。この場合、電流源は、負荷のために出力電流を提供する。これにより、発光ダイオード６０には数ボルト、例えば２～３ボルトの大きさの電圧降下が発生する。この電圧降下は、検出器２０の差動増幅器によって誤差信号として検知され、基準信号と比較される。発光ダイオードを流れる電流が、例えば温度変化によって変化すると、誤差信号も変化し、検出器は修正信号出力２１でカレントミラーの修正信号を生成し、これをコントロール信号端子３１に供給する。
こうして、出力トランジスタ３６のゲートにも修正信号が印加され、それに応じて電流が調整されるようになる。誤差検出器２０は、反転型のトランジスタ２７と非反転型のトランジスタ２８の両方の飽和電圧が同じになるように、出力カレントミラーを調整する。誤差修正検出器２０と、出力に接続されたカレントミラーとを用いて、負荷に依存しない電流源が形成される。
発光ダイオードはパルス幅変調方式で動作させられことが多いため、ダイオードを流れる電流は定義された間隔で変化し、すなわち、ダイオードは高周波数でオン／オフされる。このパルス幅によって、ダイオード６０の輝度が決まる。このために、カレントミラーのスイッチングデバイス７０が用いられる。しかしながら、電流がオフにされた場合に、誤差検出器２０は初めてこれに抵抗する。そのため、しばしば最適な変調範囲から外れてしまうことがある。電流をオンにしても同じことが起こる。ここでは、差動増幅器は、それが正常な制御範囲に含まれるまで少しばかり時間が必要である。さらに、振動またはオーバーシュートが発生することもあり、ダイオードの寿命を縮めるだけでなく、ユーザーの目に触れることもある。第２のスイッチングデバイス７０が、バックアップ源を介して誤差検出器をその変調範囲に維持することでこれを防止する。
これに関して、図２４は、主な信号の流れを示した図である。ダイオードがオフの状態では、出力ブランチのｐ型電界効果トランジスタ３６のゲートは、供給電位ＶＤＤに直接接続されている。下段のスイッチングデバイス７０は、バックアップ源４０のタップ４２を検出器２０の誤差信号入力２３に接続する。バックアップ源は低い比率で電流をコピーし、直列に接続された第２のトランジスタは必要な電圧を発生させるのに用いられる。これは、通常の動作における負荷の予想電圧降下に近い値となるように選択されている。そのため、誤差検出器はその変調範囲に維持され、制御ループはその定常状態を保つ。
図２５は、２つの単純なスイッチングデバイスの概略図である。この他にも、さまざまなスイッチを使用することができる。さらに、このデバイスは、発光ダイオードの輝度を調整するために設けられていてもよいＰＷＭ信号を用いて簡単に操作することができ、他の用途では、他の適切なスイッチが使用される。スイッチングデバイス７０は、公知のインバータと同様の構造をしているが、ここで示されているトランジスタが再びトランスミッションゲートを表しているという点で異なっている。出力７１は、誤差信号入力に接続されている。入力７４は、スイッチング信号、例えばＰＷＭ信号が供給されるスイッチング入力を形成している。直列に接続されたタイプの異なる２つのトランスミッションゲートが配置されており、これら２つのトランスミッションゲートの間に出力７１が置かれている。ｐ型のゲート７３は、その端子７３がバックアップ源との接続を形成している。第２のトランスミッションゲートの端子７２は、電圧信号の端子を形成している。
図２６は、異なる動作状態における供給回路の各種信号の信号時間図を示している。ＶＰＷＭは、発光ダイオード６０を動作させるためのパルス幅変調信号を記述している。この信号は、回路デバイス７０にも印加される。これは論理信号であり、「Ｈｉｇｈ」と「Ｌｏｗ」の２つの状態を交互に繰り返す。約８μｓ～１８μｓと、その後の２６μｓ～４４μｓのＨｉｇｈの状態では、発光ダイオードがオンになり、それ以外の時間はオフになる。発光ダイオードを流れる電流は、ＩＬＥＤで表された最も下の曲線からわかるように、このスイッチング時間に従う。
それに対して、電圧ＶＬＥＤは、オンの状態とオフの状態との間で、ごく僅かにしか変化しない。電圧は下がり続け、やがて約１．４Ｖの閾値電圧に達すると、電流が流れなくなり、すなわち、発光ダイオードがオフになる。発光ダイオードがオンになったとき、すなわち８μｓの時間で、発光ダイオードにかかる電圧降下は、実質的にバックアップ電圧またはバックアップ信号ＶＨに対応している。オン時には、バックアップ信号に小さな電圧降下が見られるが、これはプロセスに起因するものであり得、例えば、使用される電界効果トランジスタのパラメーターに依存する。異なるタイプ（ｐ型もしくはｎ型ｍｏｓ）が使用されているため、そのスイッチング挙動は常に同じではなく、スイッチング時間中に残留電流が流れる可能性がある。
Ｖｉｎは反転入力、すなわち誤差信号入力２３の信号推移を示している。スイッチング時間８μｓの前は、スイッチングデバイス７０の位置の関係で、電圧ＶＨは誤差信号入力の電圧と等しく、オンにした後は電圧ＶＬＥＤに対応している。これは、図２６の符号「＝」で示されている。ＶＨは、通常の動作で予想されるＬＥＤ電圧ＶＬＥＤに可能な限り近くなるように選択されている。
誤差修正検出器２０は、誤差信号入力２３の電圧Ｖｉｎと基準入力２２の電圧Ｖｉｐとを互いに比較し、それにより修正信号Ｖｏを生成する。スイッチング時間８μｓでは、非反転入力の電圧Ｖｉｐに小さなディップが存在し、これにより修正信号の小さなピークが増加する。これはシミュレーションアーティファクトであり得るが、電流源のブランチで負荷が急激に変化したことが原因とも考えられる。いずれにしても、修正信号は非常に小さくて速いことから、何ら影響は及ぼさない。
第２のスイッチング時間である１８μｓでは、何ら挙動を示さないか、仮に示したとしても著しく低い挙動しか示さない。とはいえ、オン時のレギュレーションでは、誤差検出器の変調挙動が大きく損なわれることはなく、高速フィードバックにより正確な修正信号が供給されるため、出力電流や電圧が速やかに所望の値に制御され、その後は一定に保たれる。これに関連して、図２６のシミュレーションでは、０．５μｓ未満のレギュレーションが示されている。
この提案された電源回路により、高精度の電流源が提供され、この電流源は、特に発光ダイオード用途の正確で色に忠実な駆動制御に適している。これに関して、既知のＰＷＭは、画素マトリクスやディスプレイなどで、個々の発光ダイオードのコントラスト調整にもさらに利用できる。パルス幅変調時のスイッチングプロセスによる電流源への影響は、提案された措置によって低減される。その結果、入力電圧の公称値よりも数パーセント程度の小さな動作電流の変動も、スイッチングプロセスにより安定性に影響を与えることなく実現することができる。
ある実装では、電流源のトランジスタ同士を空間的に密接に構築し、これらを互いに強く熱的に結合するようにすることが適している。バックアップブランチには、Ｓｉのｐｎダイオードや、アンプなどの他の手段を備え付けることで、バックアップ信号を動作時の負荷にかかる電圧降下に近似させることが適している。
ディスプレイもしくはビデオウォールのＬＥＤや画素全般を駆動制御するには、ＬＥＤに流す電流を設定するだけでなく、スイッチング比率をデジタル制御することができる。固有消費電力が低いデジタルドライバ回路では、消費電力が低いにもかかわらず、多くの光電子素子、特にＬＥＤを駆動することができる。
図９は、１ビットメモリとして２つのクロスカップルドインバータ２を実装するスタティックランダムアクセスメモリの６Ｔメモリセル、ＳＲＡＭ－６Ｔメモリセル１の一構成形態の概略的な回路図を示している。ＳＲＡＭ－６－Ｔメモリセル１は、６５ｎｍのＣＭＯＳ技術で１ビットあたり１．０８μｍ２～１．７μｍ２の範囲のコンパクトなメモリサイズと、１ビットあたり０．２６μＷ～０．３７μＷの範囲の低消費電力とを有している。
図１０は、ＬＥＤ１１である光電子素子を駆動するように構成されたドライバ回路１０の一構成形態の概略的な回路図を示している。ドライバ回路１０は、フルデジタルで、ＣＭＯＳ技術を用いて製造されている。これに関連して、図１０は回路図のみを示している。ＬＥＤ１１は、所望の波長の光を生成するのに適した材料系で作られており、回路は異なる材料系で作られていてもよい。図示した機能では、両方の素子が電気的に接触している。このための方法を本願では開示している。
ドライバ回路１０は、２つのクロスカップルドＮＯＲゲート１２，１３を実装し、これらはＬＥＤ１１を流れる電流を制御するための第１のメモリセルまたはラッチを形成している。ドライバ回路１０は、図１０に示されていない追加の第１のメモリセルを含んでいる。この追加の第１のメモリセルは、図９に示されている第１のメモリセルと同じ構造を有しており、更なるＬＥＤを流れる電流を制御するために使用される。
各ＮＯＲゲート１２，１３は、２つの入力と１つの出力とを有している。各ＮＯＲゲート１２，１３の出力は、他方のＮＯＲゲート１２，１３の入力の一方に結合されている。ＮＯＲゲート１２の他方の入力はセット信号Ｓ＿ｉを受信し、ＮＯＲゲート１３の他方の入力はリセット信号Ｒ＿ｉを受信する。ＮＯＲゲート１３は、その出力に信号Ｑを生成し、この信号はトランジスタ１４のゲートを制御する。２つのＮＯＲゲート１２および１３の入力Ｒ＿ｉ，Ｓ＿ｉと出力Ｑとで構成されるこの回路は、ＲＳフリップフロップに相当する。したがって、このように接続されたＮＯＲゲートは、図示した回路で置き換えることができる。
トランジスタ１４は、そのゲート電圧に応じて、ＬＥＤ１１を流れる電流をオン／オフする。この電流はトランジスタ１５によって発生される。ＬＥＤ１１とトランジスタ１４，１５のチャネルは、電源電圧ＶＤＤと接地ＧＮＤとの間に直列に接続されている。ドライバ回路１０は、トランジスタ１８，１９にそれぞれ結合された２つのプルアップＰＭＯＳトランジスタ１６，１７をさらに実装している。トランジスタ１６，１７は、ゲート端子でそれぞれｎｏｔ－Ｓ＿ｉ信号とｎｏｔ－Ｒ＿ｉ信号とを受信する。
ＬＥＤ１１は、他のＬＥＤと一緒に画素アレイに配置されている。図１０に示すように、各ＬＥＤはドライバ回路に接続されている。行ｉの選択を可能にするために、トランジスタ１８，１９はそれぞれＮＯＲゲート１２，１３に結合されている。トランジスタ１８，１９は、ゲート端子の行セレクト信号の行＿ｉによって制御される。さらに、クロスカップルドＮＯＲゲート１２，１３の状態を保持するために、プルダウン抵抗２０，２１が提供されている。セットｎｏｔ－信号Ｓ＿ｉ（アクティブローセット）がＮＯＲゲート１２によって受信されると、ＮＯＲゲート１３の出力がＨｉｇｈ状態になるようにトリガされる。クロスカップルドＮＯＲゲート１２，１３は、ＮＯＲゲート１３が受信したリセットｎｏｔ－Ｒ＿ｉ（アクティブローセット）信号によってＬｏｗ状態にリセットされるまで、Ｈｉｇｈ状態を保持する。
図１１は、光電子デバイス３０の一構成形態の概略的な回路図を示している。光電子デバイス３０は、図１０に示すように、ＬＥＤドライバ回路１０のアレイを含む画素回路アレイ３１を実装している。アレイは、一例として、２Ｋの行と２Ｋの列とを実装している。各ドライバ回路１０は、それぞれのＬＥＤに接続されている。さらに、ＬＥＤアレイは、異なる第ＩＩＩ／ＩＶ族材料のチップでできており、アレイ内の各ＬＥＤは、図１０のトランジスタ１４のドレインで各画素ドライバ回路に接続されている。
行デコーダとドライバ３２は、行＿１～行＿２Ｋの行を順に選択する。ＬＥＤを流れる電流を制御するＰＷＭ信号は、Ｎ個の読み込み可能な８ビットカウンタ３３によって生成され、この例では、Ｎは２Ｋである。Ｎ個のカウンタ３３は、選択された行ごとに、Ｎ列の画素に対して同時にセット信号Ｓ＿ｉとリセット信号Ｒ＿ｉ（またはｎｏｔ－Ｓ＿ｉとｎｏｔ－Ｒ＿ｉのバックアップ信号）を生成する。画素パルス幅の値、すなわち８ビットの画素グレーデータがカウンタ３３に読み込まれると、セット信号Ｓ＿ｉが作動して画素ストリームがオンになり、カウンタ３３は例えば４０ＭＨｚ～１００ＭＨｚの間の画素クロック周波数でスタートする。カウンタ３３が画素データ値に到達すると、リセット信号Ｒ＿ｉが作動し、画素ストリームをオフにする。
さらに、画素アレイのグローバルまたはコモンディミングを生成する９ビット（ＭＳＢ）のカウンタ３４がある。このようにして、カウンタ３４に読み込まれた９ビットの画素ディミング調光データは、画素アレイの背景の輝度を決定する。ディミングパルス幅が０の場合は、行の画素が点灯するように行スキャンが実行される。それ以外の場合は、まずグローバル画素照明が行われ、次いで行ごとのスキャンが実行される。カウンタ３３で生成されたセット信号Ｓ＿ｉとリセット信号Ｒ＿ｉと、カウンタ３４で生成されたグローバルまたはコモンディミング信号とは、Ｎ個のバッファとマルチプレクサ３５に供給され、これらの信号を画素回路アレイ３１の列に送信する。
グローバルディミングデータをビデオ／画像信号プロセッサＩＣまたはＬＥＤドライバＩＣでグレースケールデータと合成することで、別途グローバルディミングパルスが必要とされず、グレースケールデータのみを行ごとに更新することも可能である。カウンタ３３，３４は、読み込み＿カウンタ信号によって制御される。さらに、カウンタ３３はクロック信号ｃｌｋを受信する。カウンタ３４は、クロック信号ｃｌｋ－ＭＳＢを受信する。
暗い画素をゲート制御するために、ドライバ回路は、各ＬＥＤに対して第２のメモリセルまたはラッチを実装することができる。図１２は、図１０に示されたドライバ回路１０に基づくドライバ回路４０の一構成形態の概略的な回路図を示している。ドライバ回路４０は、第１のメモリセル４１と第２のメモリセル４２とを実装している。第１のメモリセル４１と第２のメモリセル４２との両方は、セット入力Ｓ、リセット入力Ｒおよび出力Ｑを有している。さらに、第１のメモリセル４１のリセット入力Ｒは、第２のメモリセル４２のセット入力Ｓに接続されている。第１および第２のメモリセル４１，４２の出力Ｑは、ＡＮＤゲート４３の入力に接続されている。ＡＮＤゲート４３の出力は、トランジスタ１４のゲートに接続されている。
図１２に示した機能的なタイミング図からわかるように、各フレームの最初にグローバルリセットが実行され、すべての画素が暗くなる。次いで、第２のメモリセル４２のセット入力Ｓにグローバルセット信号Ｓ＿ｄを印加して、すべての画素を「通常の画素」にする。引き続き、画素回路アレイの第２のメモリセル４２を行ごとに読み込みまたはリセットして、選択的な暗い画素を実装している。光電子デバイスの一構成形態は、空間平均化画素バイアス電流を実装している。この光電子デバイスは、例えば２２ｎＡ～１μＡの画素電流範囲をカバーするグローバルＮビットデジタル－アナログ変換器（ＤＡＣ）を実装している。図１３に示すように、周辺の同一バイアス電流を加算して、空間平均化バイアスを生成する。
画素電流のオン／オフは、暗い画素の場合は第２のメモリセルまたはラッチの状態によって制御され、正常なアクティブな画素の場合はＰＷＭ信号によって制御される。図１４は、光電子デバイスのタイミング図を示している。タイミング図のライン１は、１フレームの長さを示している。フレームの間にコンテンツ、例えばビデオシーケンスがディスプレイに表示される。
フレームの開始時にグローバルリセットが実行され、ディスプレイのすべての画素が暗くなる（ライン２を参照）。次いで、暗い画素が行ごとに読み込まれ、このフレームの間でこれらの画素が恒常的に暗くなるようにする（ライン３～４を参照）。引き続き、背景が同じ明るさになるように、グローバルディミングが適用される（ライン５を参照）。次いで、グレースケールのデータが読み込まれ、行＿１で始まり、行＿２Ｋで終わるＰＷＭ信号が生成される（ライン６～７を参照）。最後にライン８では、画素がオンになったときの様子を示している。フレームが終了すると、次のフレームが始まる。図１５は、ＬＥＤ１１を駆動するように構成されたドライバ回路５０の更なる構成形態の概略的な回路図を示している。ドライバ回路５０はフルデジタルで、図１０に示したドライバ回路１０よりもさらに少ない面積で済む。
ドライバ回路５０において、第１のメモリセルは、電源電圧ＶＤＤと接地ＧＮＤとの間に直列に接続されたＮＭＯＳトランジスタ５１とＰＭＯＳトランジスタ５２とを実装しており、このことは、２つのトランジスタ５１，５２のチャネルが直列に接続されていることを意味している。さらに、トランジスタ５１と５２との間には、インバータ５３の入力が接続されている。インバータ５３の出力は、トランジスタ５１，５２のゲートに接続されている。
さらに、電源電圧ＶＤＤと接地ＧＮＤとの間には、ＮＭＯＳトランジスタ５４とＰＭＯＳトランジスタ５５とが直列に接続されている。トランジスタ５４，５５は、それらのゲート端子に、それぞれセット信号Ｓ１とリセット信号ｎｏｔ－Ｒ１とを受信する。暗い画素をゲート制御するために、ドライバ回路５０は、第１のメモリセルと同じ構造を有しておりかつ図１５にも示されている第２のメモリセルまたはラッチを実装している。第２のメモリセルは、直列に接続されたＮＭＯＳトランジスタ５６およびＰＭＯＳトランジスタ５７と、インバータ５８と、直列に接続されたＮＭＯＳトランジスタ５９およびＰＭＯＳトランジスタ６０とを実装している。
トランジスタ５９，６０は、それらのゲート端子に、それぞれセット信号Ｓ２とリセット信号ｎｏｔ－Ｒ２とを受信する。第１のメモリセルのインバータ５３の出力は信号Ｑ１を生成し、第２のメモリセルのインバータ５８の出力は信号Ｑ２を生成している。信号Ｑ１とＱ２とは、ＮＡＮＤゲート６１の入力に供給される。ＮＡＮＤゲート６１の下流にはインバータ６２が配置されており、インバータ６２の出力はトランジスタ１４のゲートに結合され、そのゲート電圧に応じてＬＥＤ１１を流れる電流をオン／オフする。
上で示した図１５のタイミング図からは、まず、第１のメモリセルにリセット信号ｎｏｔ－Ｒ１を印加することで、グローバルリセットが実行されることがわかる。次いで、セット信号Ｓ１を印加して、第１のメモリセルを出力Ｑ１でＨｉｇｈ状態にトリガする。第１のメモリセルは、リセット信号ｎｏｔ－Ｒ１によってＬｏｗ状態にリセットされるまで、Ｈｉｇｈ状態を維持する。図１５の下段のタイミング図は、暗い画素読み込み時の第２のメモリセルの機能を示している。まず、信号Ｓ２によってグローバルセット信号が印加される。次いで、リセット信号ｎｏｔ－Ｒ２によって暗部の画素が行ごとに読み込まれる。
図１６は、図１５に示したドライバ回路５０の変形例であるドライバ回路７０の更なる構成形態の概略的な回路図を示している。ドライバ回路７０は、ドライバ回路５０と同じ第１および第２のメモリセルを含んでいるが、ドライバ回路７０は、第１および第２のメモリセルの出力信号を結合するためのＮＡＮＤゲートを含んでいない。代わりに、ドライバ回路７０は、トランジスタ５４と直列に接続された追加のＮＭＯＳトランジスタ７１を含んでいる。特に、トランジスタ７１は、トランジスタ５４と接地ＧＮＤとの間に配置されている。トランジスタ７１のゲートは、第２のメモリセルの出力信号Ｑ２によって制御される。
図２７は、画素ドライバを含む制御回路２５００の形をした電流制御のためのアナログランプの一構成を示している。これは、半導体材料で作られており、ここに記載されているさまざまな技術を使用している。このようなコンセプトは、光制御のためのアナログランプに基づいており、少数の構造素子で実現されており、動作時のヒステリシスによりノイズを低減し、ダブルバッファリングを可能にしている。ダブルバッファリングにより、より長いデューティサイクルが可能となり、全体の消費電力を削減することができる。この態様は、特に他の省電力機能と組み合わせると有利になり得る。
この制御回路は、パルスジェネレータ２５３０と、入力段としての列データバッファとを組み合わせたものとしての画素ドライバを有している。本構成では、例えば行または列の複数の画素２５０６にも使用可能な共通のランプジェネレータ２５０２が制御回路の一部となっている。この制御回路は、その出力２５２１をＬＥＤ画素の調整可能な電流源の制御入力に結合している。調整可能な電流源の制御入力に印加されるパルス信号ＤＷに基づいて、電流源を選択的にアクティブおよび非アクティブにすることができる。パルス信号ＤＷに応答して、ＬＥＤはオン／オフされる。代替的な構成では、電流源をスイッチまたは同様の素子で置き換えて、ＬＥＤが選択的にオンまたはオフになるようにしてもよい。信号ＤＷのパルス長は、画素のＬＥＤ素子の輝度に対応している。
制御回路２５００は、行セレクト信号ＲＳの行セレクト入力２５０３と、データ信号ＡＶの列データ入力２５０４とを有している。これらの入力は、従来のアプローチと同様であり、実際に同様の方法で使用することができる。制御回路は、トリガまたは「ランプスタート」信号ＲａＳのためのトリガ入力２５０１と、ランプ信号のためのランプ信号入力２５０５とを有している。
図４２に示した従来のセルと同様に、列データ入力は、スイッチ２５１０を介してコンデンサ２５０９に接続され、コンデンサ２５０９内にＬＥＤの輝度に対応したデータ情報が蓄えられる。
スイッチ２５１０は、ここで説明したように、Ｓｉ技術の電界効果トランジスタとして実装されているが、ＧａまたはＩｎ技術の電界効果トランジスタとしても実装されている。スイッチ２５１０のゲートまたは制御入力は、行セレクト入力に接続され、行セレクト信号ＲＳを取得する。しかしながら、従来のアプローチでは、コンデンサに蓄えられた電荷を利用して発光デバイスを直接流れる電流を制御していたのに対し、コンデンサ２５０９はスイッチ２５１０と一緒に入力バッファとして利用されている。入力バッファの出力２５１１、特にコンデンサとスイッチは、パルスジェネレータ２５３０に接続され、パルスを発生させる。
パルスジェネレータ２５３０は、例えば差動増幅器と、ＲＳフリップフロップとして実装された出力バッファステージ２５０７とを含むコンパレータ２５０８を有しており、その動作はＮＯＲゲートとＮＡＮＤゲートとで表現することができる。差動増幅器は、スイッチ２５１０と同じ技術で実装されている。このために、差動増幅器は、例えば、本願に記載されているようなトランジスタを含んでいてもよい。コンパレータの反転入力２５１１はコンデンサ２５０９に接続され、非反転入力２５１２はランプ入力信号２５０５に接続されている。コンパレータ２５０８は、後で詳しく説明するように、消費電力を減らすために選択的にオフにすることができる。
コンパレータ２５０８は、その出力にステータス信号または比較結果ＣＳを提供する。コンパレータの出力は、ＲＳフリップフロップ２５０７のリセット入力Ｒに直接接続される。セット入力Ｓは、トリガ入力２５０１に接続される。
制御回路の動作については、図２８に経時的に示されている各種信号を参照して、より詳細に説明する。このために、行セレクト信号ＲＳが印加され、コンデンサ２５０９には一定の電荷が蓄積されると仮定する。コンパレータの非反転入力には、一定の信号ＩＳが印加されている（参照番号２５１２に対応）。信号ＩＳは、制御回路に付随するＬＥＤの輝度に対応している。
時間Ｔ１で、トリガ信号ＲａＳが低レベルのＬＯＷから高レベルのＨＩＧＨに変化し、続いてＲＳフリップフロップ２５０７のセット入力ＳもＨＩＧＨになる。時間Ｔ３で、トリガ信号ＲａＳは再びＬＯＷレベルに変化する。Ｔ１と同時にランプ信号Ｒｓｉｇが印加される。ランプ信号Ｒｓｉｇは、トリガがＨＩＧＨになっている時間にわたって直線的に増加する。すなわち、ランプ信号Ｒｓｉｇは、ＬＯＷに対応する第１の値から始まり、第２のレベル、すなわちＨＩＧＨレベルまで上昇する。ランプ信号Ｒｓｉｇは、コンパレータの非反転入力にも印加される。Ｔ１からＴ２にかけての期間に、コンパレータはコンデンサ２５０９にバッファリングされた信号ＩＳとランプ信号Ｒｓｉｇとを比較する。非反転入力の信号が反転入力よりも小さい間は、ＲＳフリップフロップのリセット入力Ｒに印加される出力信号はＬＯＷのままである。時間Ｔ２で、リセット入力Ｒは、コンパレータの出力がＬＯＷからＨＩＧＨに変化したときの結果信号ＣＳの立ち上がりエッジを受信する。そのとき、ランプ信号はバッファリングされた信号ＩＳよりも高くなる。
この遷移の結果として、ＲＳフリップフロップの出力Ｑは、電流源の制御信号ＤＷを時間Ｔ２からＬＯＷ値にリセットする。このように、出力信号ＤＷが電流源を再びオフにする時間Ｔ２は、一様に上昇するランプＲｓｉｇを前提とした場合、コンデンサ２５０９に蓄積される電荷に依存することがわかる。このように、パルスはランプ信号ＲＳｉｇと信号ＩＳとによって定義され、その長さは実質的にＴ０からＴ２までの期間に対応している。
時間Ｔ３で、トリガ信号はＨＩＧＨから「ＬＯＷ」になる。
同時に、ランプ信号がオフになり、コンパレータは「ＬＯＷ」信号を出力することになる。そのため、Ｒ入力およびＳ入力の信号はいずれもＬＯＷになる。コンパレータのヒステリシスが小さいため，入力Ｓのトリガ信号の遷移が少し速くなり、入力Ｒの信号ＣＳの遷移とは無関係に、フリップフロップは出力信号ＤＷをＬＯＷのままにしてしまう。時間Ｔ５で、入力Ｓでトリガ信号ＲａＳが繰り返され、同様にランプ信号Ｒｓｉｇも初期値で再び開始される。
時間Ｔ３～時間Ｔ５の期間は、各行の対応する列を再プログラミングするためのブランキング時間である。このために、時間Ｔ７で行セレクト信号がトリガされ、スイッチ２５１０を介して列データ線がコンデンサに接続されることになる。コンデンサ２５０９は、新しい値に充電または放電される。この例では、コンデンサ２５０９は、異なる（より低い）輝度に対応した、はるかに小さな値に放電される。充電は、時間Ｔ７で開始され、時間Ｔ４で終了し、このとき、行セレクト信号ＲＳが再びＬＯＷになり、スイッチが開かれる。目下の行のサイクルが時間Ｔ５で再スタートする間に、別の行をアドレス指定して再プログラミングすることができる。
信号ＩＳのレベルが比較的低いため、コンパレータ２５０８は、新しいサイクルの時間Ｔ６でいち早くその出力を変更する。その結果、出力Ｑは時間Ｔ６で「ＬＯＷ」になり、この時間はトリガ信号ＲａＳの前の時間周期よりもはるかに短い時間である。制御信号ＤＷを有する出力Ｑは、当該出力に結合されたＬＥＤの電流を制御する。出力信号ＤＷがＨＩＧＨであり続ける時間が長ければ長いほど、ＬＥＤに電流が流れ、対応する色の輝度が高くなる。コンパレータ２５０８と、おそらくＲＳフリップフロップも、消費電力を減らすために再プログラミングとブランキング時間との間はオフにしていてもよい。このために、少なくともコンパレータは、トリガ入力に接続された電力制御ユニット２５２０を有している。トリガ信号ＲｓｉｇがＨＩＧＨである限り、コンパレータ２５０８には電流が供給され、その動作が実行される。コンパレータは、ブランキング時間中はトリガ信号に応答してオフになる。
いくつかの例では、ブランキング時間がトリガ信号の実際の時間よりも大幅に長い場合があるため、パルスジェネレータ全体をオフにしていてもよい。
代替的な構成では、再び図２８の時間Ｔ２を参照すると、コンパレータは、バッファリングされた信号ＩＳの閾値にランプ信号が到達するとすぐに、その出力信号ＣＳをＬＯＷからＨＩＧＨに切り替える。トリガ信号ＳがまだＨＩＧＨであるため、ＲＳフリップフロップは出力信号をＬＯＷに切り替える。このとおり、リセット入力Ｒのレベルにかかわらず、出力ＱはＬＯＷのままである。そのため、リセット後に入力Ｒの信号が遷移してコンパレータがオフになることもある。一部の変形例では、電力制御ユニット２５２０は、出力Ｑに結合されて、出力Ｑの状態に基づいてコンパレータへの電流供給を制御することもできる。
異なる行をアドレス指定する際には、セグメンテーションや追加のランプを利用することができる。これにより、時空間的な多重化の実装が可能となり、電流スパイクの発生が低減され、消費電力の変動が少なくなる。この例では、コンパレータの特定の入力に信号を印加しているが、当業者であれば、この原理の構成を変更することが可能であることを認識することができる。例えば、反転入力と非反転入力とを入れ替えて、逆の動作をさせることができる。ＲＳフリップフロップには、２つのトランジスタと抵抗とが必要であり、設計時にＲＳフリップフロップに小さな非対称性を実装し（例えば１つの抵抗の値を調整することで）、スイッチング動作を調整し、未定義の状態が防がれる。
いくつかのディスプレイもしくはビデオウォールでは、ＬＥＤにダメージを与える個々の画素欠陥が生じる場合がある。このような欠陥は避けることができない。しかしながら、ディスプレイもしくはビデオウォールは修理しようにも非常に困難である。そこで、サブ画素を冗長に設計する、すなわち同一色のサブ画素を複数設けるだけでなく、フェイルオーバーによる冗長なＬＥＤブランチを提供することが提案されている。さらに、これらの冗長な画素は、同じ電流源に接続することも可能である。テストでは、各ＬＥＤの機能性が試験される。試験の結果、２つの機能しているＬＥＤが得られた場合、一方のＬＥＤを特定的に非アクティブにして、異なる電流の流れによる他方のＬＥＤの色の変化や輝度の低下を補うことができる。一方、欠陥が検出された場合は、冗長なＬＥＤが継続して使用される。
図２９は、このような冗長性と同時にフェイルオーバーを提供するデバイス案の一構成例を示している。この図では、第１のブランチと第２のブランチとをそれぞれ有する２つの画素セルが示されており、各々のブランチに、ＬＥＤ Ｄ１ａまたはＤ１ｂがそれぞれ備わっている。ＬＥＤ Ｄ１ａとＤ１ｂとは、共通の基準電位端子ＧＮＤに接続されている。それらの他の端子は、それぞれ電子ヒューズＦａとＦｂとに接続されている。例えば、これらはヒューズを流れる電流が十分に大きくなると溶断してしまう溶断ヒューズである。さらに、第２のブランチ、すなわちヒューズＦｂとＬＥＤ Ｄ１ｂとを有するブランチは、エンボス構造素子ＥＰＴを示している。これは、本構成ではＭＳＯＦＥＴトランジスタとして構成されており、そのドレイン端子はヒューズとＬＥＤとの間に接続されている。そのソースコンタクトは共通の基準電位となり、ゲートにはエンボス信号線ＥＰ ｄｉｅを介してセレクト信号Ｖｂｕｒｎが供給可能である。原則的には、回路に応じて、エンボス信号線ＥＰによって、行または代替的に列をアドレス指定、駆動制御または選択することができる。
さらに、画素セルは、電流ドライバトランジスタＴ１を備えた２Ｔ１Ｃ回路を含んでいる。これは、一方では供給電位に接続され、他方では第１および第２のブランチとそのヒューズＦａおよびＦｂとに接続されている。電荷蓄積手段Ｃは、第１のトランジスタＴ１のゲートと第１のトランジスタＴ１のソース端子に電気的に接続されている。さらに、「ｔ１Ｃセル」には、データ端子ＶｄａｔａとトランジスタＴ１のゲートとの間に接続されたトランジスタＴ２も含まれている。そのゲートにはセレクト信号を供給することができる。
画素の各色ごとに、電気ヒューズＦａおよびＦｂに２つのそれぞれ電気的に直列に接続されたＬＥＤ Ｄ１ａおよびＤ１ｂが設けられていてもよい。このようにして、各画素のすべてのサブ画素に対して冗長性を持たせる。
ＬＥＤがそれぞれ行と列とに沿って共通のエンボス信号線ＥＰに電気的に接続されている場合、例えば列の各画素セルは、アクティブディスプレイの外側の共通のキャリア上に配置されたスイッチングトランジスタへの共通の供給リード線によって、供給電位端子ＶＤＤに電気的に接続され、アドレス指定されていてもよい。そのため、列の各ヒューズを作動させたり、溶断したりすることができる。
以下では、この回路の動作モードについて詳しく説明する。
第１のケースでは、２つのＬＥＤのうちの１つに欠陥があり、具体的には「ＯＰＥＮ」と示され、つまり、欠陥のあるＬＥＤには電流が流れないような状態になっている。この場合、テストは対応する結果を出し、それぞれの場合において他方のＬＥＤが自動的に使用される。一方で、「ＳＨＯＲＴ」、すなわち短絡が起こっている場合もある。この短絡が起こると、短絡したダイオードを通る抵抗が非常に小さくなるため、それぞれのヒューズを流れる電流が著しく大きくなってしまう。この結果、ＳＨＯＲＴ時にはヒューズも切断されてしまう。
３つ目のケースは、両方のＬＥＤが期待通りに機能する状態に関するものである。このケースでは、電流源の電流が両ブランチに分かれてしまうため、色の誤差が生じてしまう可能性がある。ここで、占有波長は、選択された電流によって異なる。したがって、かかるケースでは、エンボス構造素子ＥＰＴが導電性になるように、信号Ｖｂｕｒｎ（高電位、例えばＶＤＤ）が印加される。トランジスタＴ１は、データ線およびセレクト線上の対応する信号によって同時に完全にスイッチングされ、ヒューズには高電位が印加される。その結果、大電流が流れてヒューズＦｂが破壊され、ダイオードＤ１ｂが安全に切断される。
ＰＭＯＳ技術の構成では、電位および信号は、それに応じて極性が反転する。
ヒューズは、異なる幅を有する金属ストリップとして形成されていてもよい。例えば、長さを３３μｍ、幅を一方の長手方向端部で２０μｍ、他方の長手方向端部で９μｍ、長さ１２μｍの中央領域で２μｍとすることができる。長手方向の両端部は、正方形や長方形に作られ、通路を有していてもよい。正方形の長手方向端部は、トランジスタＴ１に向かって形成され、長方形の長手方向端部は、発光ダイオードに向かって形成されていてもよい。材料は、例えばＩＧＺＯであってもよい。
特にゲートとソースとが持続的に電気的に接続されているダイオード回路では、上記の金属ストリップの代わりに、薄膜トランジスタを使用することもできる。各ＬＥＤに、固有の薄膜トランジスタを設けることができる。これは、制御可能な電流源としても、電気的なヒューズとしても機能することができる。信号によって、例えば薄膜トランジスタをゼロ電位にすることで、増加した電流の流れによって薄膜トランジスタを焼損させ、ＬＥＤをオフにすることができる。原則的には、一般に知られているすべての電気ヒューズを使用可能である。起動またはトリガしてもヒューズが破壊されることはないが、いずれにしても、関連するＬＥＤを確実に非通電にする必要がある。
このようにして、例えばレーザー切断などの追加のステップステップを経ることなく、エンド・オブ・ラインテストを実行することができる。さらに、エンボス構造素子としてエンボスダイオードとの組み合わせも可能である。
図２９は、右側に第１の画素セルの隣接セルを示している。各行には、セレクト信号線Ｖｓｅｌ、エンボス信号線ＥＰおよびデータ信号線Ｖｄａｔａを接続することができる。セレクト信号線は、ＶｓｅｌとＶｄａｔａとを用いて、関連するヒューズを起動させるための関連する行を選択するための信号を生成する。エンボス信号線ＥＰは、ヒューズブローイング電流（Durchschmelzstrom）Ｉ＿ｂｕｒｎを生成するためのヒューズブローイング電圧Ｖ＿ｂｕｒｎを供給する。
図３０は、電流源とＬＥＤとの配置構造を逆にしたデバイス案の第２の構成例を示している。図２９は、コモンカソードを有する構成を示しているが、図３０は、ＬＥＤとコモンアノードとを有する配置構造を示している。
ＬＥＤ Ｄ１ａおよびＤ１ｂのアノード端子は、供給電位端子ＶＤＤに接続されている。第１のトランジスタＴ１の第１の電流線コンタクトは、基準電位端子ＧＮＤに接続されている。第１のトランジスタＴ１のドレイン端子は、電気ヒューズＦａおよびＦｂの共通端子につながっている。セレクトホールド回路は、第１のトランジスタＴ１の制御コンタクトと、第１のトランジスタＴ１のソース端子とに接続されている電荷蓄積手段Ｃを有している。
この配置構造の動作は同様であるが、トランジスタＥＰＴは、ヒューズＦｂおよびＬＥＤ Ｄ１ｂと供給電位との間に接続されている。エンボス信号線ＥＰを介してエンボストランジスタＥＰＴのゲートに電圧Ｖ＿ｂｕｒｎを印加することで、溶断ヒューズである電気ヒューズＦｂを溶断することができる。
図３１は、セレクトヒューズによって選択可能なＬＥＤの冗長なブランチを備えたデバイスの第３の構成例を示している。図３１の構成とは対照的に、ヒューズとＬＥＤとから構成される直列接続は、各ブランチで逆になっている。このように、ヒューズは供給電位端子に直接接続され、各ブランチのＬＥＤはカソード側で共通のベースポイントと電流ドライバトランジスタＴ１に接続されている。さらに、エンボストランジスタＥＰＴは、そのドレイン端子がヒューズＦｂとＬＥＤ Ｄ１ｂとの間に接続されている。そのソース端子は、ＬＥＤの共通のベースポイントである電流ドライバトランジスタＴ１にもつながっている。２Ｔ１Ｃセルの構造は、前の図と同じである。ヒューズを溶断するために、ダイオードＤ１ｂにエンボストランジスタＥＰＴと信号Ｖｂｕｒｎとをブリッジさせ、高いヒューズ溶断電流がヒューズＦｂに流れるようにしている。
発光ダイオードは、ここではＶＤＤまたはＧＮＤの電位端子に共通して接続されていないので、ＬＥＤの共通電極、すなわち、１つの電極を複数の画素に割り当てることは実現できない。この配置構造は、例えば、プロセス技術上の理由で共通電極を必要としない場合に適している。
図３２は、図２９の構成を若干変更したものである。ここでは、トランジスタがＰＭＯＳ、特にトランジスタＴ１として構成され、電荷蓄積手段がゲートと固定電源との間に接続されている。この構成の利点は、電荷蓄積手段Ｃにかかる電圧が、順方向電圧や温度変動によるその変化によって僅かに異なる可能性がある図２９の構成とは対照的に、電荷蓄積手段にかかる電圧が独立していることである。温度変動に左右されないという同様の利点は、図３０の構成にも示されている。
図３３は、図３２の構成の更なる代替的な構成を示している。エンボス構造素子は、ここでは、エンボスダイオードＥＰＤであり、このエンボスダイオードＥＰＤは、一方の端子が、エンボスダイオードＥＰＤが割り当てられているＬＥＤ Ｄ１ｂの第２の端子に接続され、その他方の端子が、アドレス指定を可能にするエンボス信号線ＥＰに接続されている。図３３によれば、エンボスダイオードＥＰＤの第１の端子は、ヒューズＦｂとＬＥＤ Ｄ１ｂとの間に接続され、エンボスダイオードＥＰＤの第２端子は、エンボス信号線ＥＰに接続されている。後者には、電気ヒューズを溶断する溶断電圧Ｖ＿ｂｕｒｎも印加される。
動作時には、第１のトランジスタＴ１のスイッチングによって、トリガとなる電気溶断ヒューズＦｂの選択が行われる。このために、データ線ＤａｔａとセレクトラインＳｅｌとによって、電荷蓄積手段Ｃへの電圧の対応するプログラミングが行われる。通常の動作とは異なり、ＶＤＤ端子は０ボルトまたは負の電圧に設定されている。この場合、エンボス信号線ＥＰには、ＶＤＤの電圧よりも正の電圧Ｖ＿ｂｕｒｎが印加される。このようにして、大電流ＩＦもしくはＩ＿ｂｕｒｎが、電気ヒューズＦｂおよび導電接続された第１のトランジスタＴ１を介してエンボスダイオードＥＰＤに流れ、選択された画素セルのヒューズＦｂがトリガされる。ヒューズＦｂが溶断して、関連する発光ダイオードＤ１ｂがオフになる。さらに、大電流が発光ダイオードＤ１ｂまたはＤ１ａを流れてこれにダメージを与えることがないように、第１の電位端子ＧＮＤの電位も０ボルトより大きく、例えば溶融電圧Ｖ＿ｂｕｒｎに等しいのが理想的である。
本構成例によれば、電気ヒューズＦｂをトリガするのに必要な電流（ＩＦ，Ｉ＿ｂｕｒｎ）は、「通常運転」時に流れる電流とは逆方向に流れる。この方法によれば、ＥＯＬテストの一環として、例えばレーザー切断などの追加のプロセスステップは必要ない。
図３４は、図３３による構成に一部変更を加えたものを示しており、エンボスダイオードの向きだけが逆になっている。ここでは、エンボスダイオードは、アノード側で第２のブランチのヒューズＦｂとＬＥＤ Ｄ１ｂとの間に接続されている。図３４に記載の配置構造は、電流ドライバトランジスタＴ１としてのＰＭＯＳ薄膜トランジスタと、ＬＥＤのためのコモンカソード配置構造とによって構築されている。ディスプレイの行のエンボス信号線ＥＰは、すべてここで接続されている。トリガとなる電気ヒューズＦｂの選択は、第１のトランジスタＴ１のスイッチングによって行われる。そのために、電荷蓄積手段ＣをｏＶなどの電圧にして、Ｔ１が導通するようにする。ＶＤＤ端子には１０ボルトなどの正電圧が印加されている。エンボス信号線ＥＰに印加される電圧Ｖ＿ｂｕｒｎは、ここでは供給電位端子ＶＤＤの電圧よりも負の値であり、例えば０ボルトである。このようにして、大電流Ｉ＿ｂｕｒｎが、エンボスダイオードＥＰＤ、電気溶断ヒューズＦｂおよび導電接続された第１のトランジスタＴ１を介して流れ、選択された画素セルのヒューズＦｂがトリガされ、ひいては溶断される。
その一方で、第１の電位端子ＧＮＤの電位は、発光ダイオードＤ１ａおよびＤ１ｂが逆方向に接続され、ひいては第１のトランジスタＴ１が導通しているにもかかわらず、大電流が発光ダイオードＤ１ｂまたはＤ１ａを流れてこれにダメージを与えるおそれがないように、第２の電位端子ＶＤＤの電位と同じくらいの高さにするのが理想的である。本構成例によれば、ヒューズＦｄをトリガするのに必要な電流（ＩＦ）Ｉ＿ｂｕｒｎは、配置構造の「通常運転」で流れるのと同じ方向に流れる。
図３５は、複数のＬＥＤを電子的に構成するための方法の一例を示している。最初のステップＳ１では、第１のブランチと第２のブランチのそれぞれのＬＥＤの機能性がテストされる。この結果、いくつかの可能性が考えられるが、その中でも最も一般的なのは次のものとなる。この場合、どちらのＬＥＤも期待通りに機能する。これが当てはまる場合、第２のステップＳ２では、エンボス信号がエンボス電子構造素子に印加される。その後、電流ドライバまたは電流源によって電流が供給され、この電流が導電性の電流エンボス素子を介して流れる。この場合、電流は、ＬＥＤにダメージは与えないが、対応するブランチのヒューズは破壊されるように選択される。これにより、対応するブランチが非アクティブになる。一方、欠陥が見つかった場合は、２つのブランチのうち１つだけが機能する。もう１つは「ＯＰＥＮ」、すなわち、欠陥のあるブランチに電流が全く流れていない状態であるか、または「ＳＨＯＲＴ」、すなわち、短絡が起こっている状態のいずれかである。後者の場合は、このブランチの電流増加と低い抵抗とにより、欠陥のあるブランチのヒューズが破壊され得、そのため、ＳＨＯＲＴとＯＰＥＮとの状態間で変化し、配置構造全体の機能にもはや影響を与えない。
上記の方法により、エンボス信号線を全画素に接続されたグローバル線として構成することができる。アドレス指定は、アクティブなディスプレイの外側にあるパネル上のトランジスタ回路を介した供給リード線と、２Ｔ１Ｃセルの電荷蓄積手段のセレクトリード線および対応するプログラミングとによって行われる。
このようにして、配線の手間が減ることになる。同様に、必要な層もしくは膜の数を減らすことができ、これはコスト削減にもつながり得る。しかしながら、スイッチングトランジスタは、これが列の電流を流すことができるように構成されなければならない。さらに、このプロセスの間、パネルもしくは共通のキャリアの電力損失が増加する。
図３６Ａは、本機能を有するＬＥＤ表示部配置構造の３つの主要部分の、デジタルおよびアナログのコンセプトの一般的な概要を示している。セクションＩとＩＩは、複数の画素が行と列とに配置されたディスプレイもしくはビデオウォールのアナログ領域に関するものである。各画素１４１は、異なる色のサブ画素からなっていてもよい。あるいは同じサイズの画素を備えた表示部を使って異なる色を得ることもできる。本構成例では、ＬＥＤ表示部は、第１の基板キャリア上または第１の基板キャリア内にＬＥＤ画素が集積されたものを含むモノリシック表示部として実装されているが、他の構成、特に本願で開示されている構成も考えられる。
場合によっては、第１の基板キャリアは、アナログセクションＩＩの回路も含んでいる。代替案として、ＬＥＤの基板はより薄く、その下側に複数のコンタクトを有している。この場合、下側のコンタクトは、アナログセクションＩＩを含むキャリアに接合されるか、または他の方法で取り付けられる。あるいはアナログセクションＩＩは、反対側にＬＥＤ画素も搭載した薄型の基板上に成長させることもできる。かかるアプローチにより、アナログセクションとＬＥＤ画素との間の位置合わせ不良（ミスアライメント）を減らすことができる。他方で、アナログ回路の集積に適した材料系が求められている。
この配置構造のアナログセクションＩＩには、それぞれの画素を流れる電流の制御回路が含まれている。このために、各画素１４１は、そのアノードコンタクトを共通のソース電位１４１１に接触される。ＬＥＤ画素のそれぞれのカソードは、調整可能なドライバに接続されており、本ケースでは電流源１４２として実現されており、この電流源はまたセクションＩＩで統合された端子１４１２に接続されている。そのため、この構成では、共通のアノードコンタクトが実現されている。本出願で開示されているカバー電極は、このような機能を提供することができる。しかしながら、もう１つのケースとして、コモンカソードが存在している。この場合、ＬＥＤは、カソード電位端子１４１２と電流源との間に配置される。かかる配置構造の利点は、供給電圧をある程度低くできることと、ＬＥＤが大きな入力電圧を処理する必要がないこととである。
セクションＩＩはまた、基準電流源１４１０、例えば温度安定化カレントミラーを含み、同じ基準電流をそれぞれの電流源１４２に提供する。この例では、１つの電流源のみを示しているが、複数の基準電流源を使用して、異なる画素にそれぞれの基準電流を提供することもできる。例えば、各画素行は、基準電流源に割り当てられていてもよい。かかる基準電流源が切り替え可能であれば、各行の電流源を周期的にオン／オフすることができ、これは消費電力の削減につながる。構成では、セクションＩＩはポリシリコンで製造されており、したがって、セクションＩのＬＥＤの実現とは異なる材料系を含んでいる。
各電流源１４２に供給される基準電流とは別に、電流源は、各電流源で選択的に動作させた後に各画素で別々に動作させるためのスイッチング入力も含まれている。説明したように、ＰＷＭ技術を用いて電流源を切り替え、個々の画素の輝度を調整することで、全体の消費電力がさらに削減される。ＰＷＭ信号は、この配置構造のデジタルセクションＩＩＩで生成される。
デジタルセクションＩＩＩは、クロック入力ＣＬＫとデータ入力ＤＡＴとを含んでいる。データ入力ＤＡＴは、直列に接続された１２ビットのシフトレジスタ１４８に結合されている。シフトレジスタは、入力されたデータストリームを受信し、対応するワードを１２ビットのメモリ１４７に提供して記憶する。１２ビットメモリは、１２ビットのワードをメモリに記憶するためのフリップフロップなどの回路を有していてもよい。このメモリは、それぞれコンパレータ１４４の他方の入力に結合されている。このようにして、１つのデータストリームで行全体の輝度値をメモリ１４７のフリップフロップに一時的に記憶することができる。
入力ＣＬＫのクロック信号は、カウンタ１４９のクロックを規定し、１２ビットのカウンタワードＤ０．．１１を供給する。カウンタワードＤ０．．１１は、各ＬＥＤ画素の電流源１４２に接続されたそれぞれのコンパレータ１４４に印加される。代替的な構成では、必要に応じて、他の構造素子、例えば、異なるゲートの組み合わせを使用することもでき、これにより、接続されているメモリのワードよりもカウンタワードＤ０．．Ｄ１１が小さいかどうかをチェックする。
このような配置構造の動作において、コンパレータ１４４は、カウンタワードＤ０．．Ｄ１１をメモリワード、すなわち１２ビットメモリの内容と比較する。その結果に応じて、例えば、コンパレータを用いた比較により、カウンタワードＤ０．．Ｓ１１がメモリワードよりも大きいか小さいかを示すかどうかで、電流源をオンまたはオフにする。言い換えれば、コンパレータを用いた比較により、各画素を駆動するためのカウンタ１４９のクロック信号に基づいたパルス幅が得られることになる。例えば、連鎖図の最初の画素は暗い値を有し、つまりオフになっており、２番目の画素は明るい値、つまり完全にオンになっていることを意図している。それから、データストリームには、次のような関連性のある０と１の２つのワードの文字列として、「００００００００００００１１１１１１１１１１１１」の形で連なっている。ワードはそれぞれ２つのメモリ１４７のうちの１つに格納された後、反転した形で上述のコンパレータ１４４≧に渡される。この比較はコンパレータで行われる。カウンタワードＤがメモリワードＭよりも小さい限り、ドライバはオンのままである（そのため、反転コンパレータを使用した例では、「１１１１１１１１１１１１」と「００００００００００００」とがカウンタワードと比較される）。
ＬＥＤディスプレイ配置構造もしくはビデオウォールには、要件や制約が異なるさまざまな部品が含まれているため、単一の半導体材料で実装することは困難である。
図３６Ｂは、本機能を有するＬＥＤディスプレイ配置構造の３つの部分に関する別の構成形態を示している。第１の部分は、図３６Ａの対応する部分Ｉと実質的に同じであるが、部分ＩＩは僅かに異なる構成をしている。部分ＩＩには、より高いクロックの同期信号Ｓｙｎｃを用いて異なる画素間を切り替えるデマルチプレクサＤＥＭＵＸが含まれている。この信号Ｓｙｎｃの周波数は、リフレッシュレートよりも高く、デマルチプレクサＤＥＭＵＸで生成される信号Ｏ１～Ｏ３の数に依存する。一構成では、デマルチプレクサは、行または列のすべての画素を制御する。代替的な構成では、画素の各サブ画素にデマルチプレクサを使用してもよい。これらを組み合わせることも可能である。こうして、部分ＩＩと部分ＩＩＩとの間の必要なコンタクト領域の数を減らすことができる。
他方で、部分ＩＩＩは、それぞれのコンパレータＣｏｍｐ．Ｄ＞Ｍの出力と第２の部分ＩＩのデマルチプレクサとの間のマルチプレクサを含んでいる。同期信号Ｓｙｎｃは、部分ＩＩのデマルチプレクサの場合と同じで、共通して生成される。図３６Ａの構成と比較したときの別の変更点は、個々のコンパレータのＰＷＭ変調を決定するカウンタワード（Ｄ０．．Ｄ１１）が、共通してではなく、個々のコンパレータに直接供給されていることである。図３６Ａの構成とは対照的に、マルチプレクサおよびデマルチプレクサの実装には、相互接続の数、すなわち、純粋なデジタル部ＩＩＩと部分ＩＩとの間の接続を減らすことができるという利点がある。それに対して、部分ＩＩＩとＩＩの間には、これらのインターフェースのいずれかを介して、追加の高周波同期信号をルーティングする必要がある。
図３６Ｃは、原則的に図３６Ａおよび３６Ｂの構成において部分的に使用することができるような、既知のコンパレータの構成の機能回路図を示している。この回路は、２ビットのコンパレータを表しているが、数ビットまで拡張することができる。実際には、反転入力を省略して実装することも可能である。さらに、カウンタワードとの比較が行われるため、回路部分Ａ＞ＢまたはＡ＜Ｂの実装をすれば足りる。
図３６Ｄは、異なるカウンタワード１Ｄ～３Ｄと、例えば出力信号の生成に使用されるメモリレジスタとのタイムダイアグラムである。カウンタワードＤ０．．１１はタイムシフトしており、各タイムワードは前のタイムワードが通過した時点で開始される。コンパレータまたはＯＲ関数を用いて出力信号Ｏ１～Ｏ３が生成され、これはマルチプレクサに供給される。
ＬＥＤディスプレイ配置構造には、要件や制約が異なるさまざまな部品が含まれているため、単一の半導体材料で実装することは困難である。
図３７Ａは、個々の部分の接触と配線プロファイルのさまざまな態様を説明するための、ディスプレイもしくはビデオウォールの例示的な横断面図を示している。図３７Ａまたは３３９Ｂと同様に、ディスプレイは、ＬＥＤ部Ｉ、アナログ部ＩＩおよびデジタル部ＩＩＩを含んでいる。ＬＥＤ部分は、ＧａＮ、ＩｎＧａＰ、または青色、赤色または緑色の発光に適した他の半導体材料をベースにしている。ＬＥＤ部Ｉは、共通のカソードまたはアノード（＋）接点層１４１１を含み、これは上面に延在し、ＬＥＤ画素１４１の各活性領域を接続している。図示されていないのは、層１４１１の表面上の追加の取り出し構造体または光整形構造体である。これにはフォトニック構造体または変換体などが含まれ得る。
画素は基板上に配置され、光学的および電気的に互いに分離されているため、その発光が隣り合うＬＥＤの画素と干渉することはなく、画素を別個に制御することができる。例えば、ＬＥＤ画素１４１は、上述した電流制限ドーピングを用いて実装することができる。この場合、ドーピングによって電流の流れがより小さな領域に制限される。ドーピングによりバンドギャップが変化することで、電荷キャリアが効果的に閉じ込められる。量子効率および／または放射パターンを改善するための、このような閉じ込めなどの構造上の措置の例は、本願明細書の他の箇所で開示されている。画素は、上でも同様に述べているように、スロット型アンテナ構造体に配置されたＬＥＤナノロッドを含んでいてもよい。インゴットまたは本願明細書に開示されている別のＬＥＤ構造体も考えられる。
下側は、リーク電流を回避するために、部分的に絶縁材料を有している。表面は、領域ＩＩが、それぞれの画素素子の主に下に位置するように整列しているような形状になっている。各ＬＥＤ画素は、ＬＥＤディスプレイの領域ＩＩとの接続を形成する、領域ＩＩに面している接触面を有している。
図３７Ａのディスプレイのアナログ部ＩＩは、同じ半導体材料系から、もしくは当該材料系をベースにして実装することができる。例えば、電流源に使用される能動素子および受動素子は、ＧａＮ、ＩｎＧａＰまたはＩｎＡｌＰ系に実装することができる。かかる場合には、従来のいくつかの堆積技術を用いて素子を成形することができる。これには、部分Ｉの界面にあるＬＥＤ画素のコンタクトを部分ＩＩ内の導体トラックに容易に合わせることができるという利点がある。温度係数の違いによる歪みも最小限に抑えることができる。あるいは部分ＩＩは異なる半導体材料で形成されている。例えば、多結晶シリコンまたはアモルファスシリコンの構造体が適しており、小型部品を形成するものと理解されている。両部分は別々に形成され、整列され、相互に接続されてよい。更なる選択肢として、ポリシリコン材料をさまざまな成長プロセスによって下側の表面層に堆積させ、引き続き、必要な回路部品を形成することもできる。電圧を下げるために１つ以上の犠牲層を実装することもできる。さらに、まずポリシリコン層を形成し、次に所望の材料系を用いてＬＥＤ画素を形成してもよい。この例では、領域ＩＩと領域Ｉとで異なる材料系を使用しているが、膨張率などのパラメーターを調整しているため、一緒に製造することが可能である。
そのために、部分ＩＩは多結晶シリコンで作製されている。多結晶シリコンまたはアモルファスシリコンの構造体は、特に小型寸法の部品を形成するためによく知られている。このためにポリシリコン材料を適切なキャリア上に施与し、そこに必要な部品を形成する。熱膨張を抑えるために、いくつかの中間層または犠牲層が設けられており、これらの層は、更なる機能を引き継ぐことはないが、熱的にまたは異なる結晶構造によって調整される。このような層は、領域ＩＩと領域Ｉとの間にも存在しており、そこではＬＥＤ画素製造用に意図された材料系への変更が行われる。引き続き、ＬＥＤの画素が形成される。
あるいはすべての部分を別々に形成し、整列させ、それからボンディングすることも可能である。
煩雑さに応じて、部分ＩＩは、図３７Ａに要素１５１と結合層１５２とで示されているように、電流源またはスイッチの一部である１つ以上のトランジスタを含んでいる。部分ＩＩのいくつかの層に配置された結合層１５２は、部分ＩＩの表面上のコンタクトを部分ＩＩ内のさまざまな部品に接続する。例えば、トランジスタ１５２のコンタクト１６５ｓは、この結合層を介して、上側コンタクトおよび対応するＬＥＤに接続される。同様に、トランジスタスイッチングまたは抵抗挙動を制御するゲートコンタクト１６９が、デジタル部ＩＩＩに隣り合う部分の底面でコンタクトインターフェース１５３に結合されている。
デジタル部ＩＩＩはシリコンをベースにしており、いくつかのデジタル回路１７０を有している。デジタル部ＩＩＩは、通常は別個に形成され、ボンディングステップでアナログ領域ＩＩと電気的に接続される。デジタル領域とアナログ領域とを別個に形成することで、一方では最適化された製造技術を用いることができ、他方ではデジタル部にボンディングする前にアナログ部とＬＥＤ部とをテストすることができる。アナログ部と同様に、デジタル部ＩＩＩには、デジタル信号およびアナログ信号用の中間接続部をいくつか有している。デジタル部ＩＩＩに電流を供給することもできる。
さまざまな組立てや実装は、一態様では、アナログ部分内のトランジスタを統合して、電流源および制御回路を形成することであり得る。図３８および図３９は、半導体材料内に電界効果トランジスタを実装するさまざまな例を示している。
図３８は、アモルファスシリコンで形成された反転積層型のトランジスタを示している。このトランジスタは、ゲートコンタクト１５６の上に、ＳｉＮから形成された絶縁性のゲート層１５５を有している。ゲートコンタクト１５６は、小さな凸部によって形成されていることから、ゲート層１５５がこの凸部に追従し、中央領域１５７と２つの傾斜した側壁１５８とを有している。このゲート層の上には、アモルファスシリコン１５４の層が形成されており、ここでも中央領域と２つの傾斜面とを形成している。アモルファス層１５４の表面を高濃度ｎ型ドーピングして、高い伝導性を有するアモルファスシリコン１５１の高濃度ｎ型ドープ層を形成してもよい。あるいは高濃度ｎ型ドープ層１５１は、層１５４上に施与される。
最後に、ｎ型ドープ層１５１上に、シリコン層１５４およびＳｉＮ層１５５のサイドエッジにも延在する金属層が施与される。金属層と層１５１におけるギャップが構造体を分割し、そうすることでソースコンタクトおよびドレインコンタクトを形成している。特に、金属層１５２は電界効果トランジスタのドレインコンタクトを形成し、金属層１５３はソースコンタクトを形成している。この場合、ソース・ドレイン間の中央領域のポリシリコン層に伝導性チャネルが形成されている。高濃度ｎ型ドープポリシリコン層１５１は、層１５４のチャネルと良好な電気的接続を提供している。この構造により、ごく僅かなスペースを使って、ソース・ドレイン以外の側からゲートを接触させることが可能になる。
図３９は、省スペースのポリシリコントランジスタの２つの例を示している。このトランジスタは、ベース基板として成長したＳｉＯ２層を有するガラスキャリア上に形成されている。各トランジスタは、非ドープのポリシリコン層１７０によって分離された２つの高濃度ｎ型ドープポリシリコン領域１６５ｓおよび１６５ｄを有し、この非ドープのポリシリコン層１７０は、領域１６５ｓと１６５ｄとの間に配置されている。ドレイン領域に相接する形で、ポリシリコン１７０とドレイン領域１６５ｄとの間に配置された、低濃度ドープされたドレイン領域１６６が設けられている。
あるいはポリシリコン１７０とドレイン領域１６５ｄとの間に、金をドープした領域１６７が形成される。この場合、ソース１６５ｓ、ドレイン１６５ｄおよび非ドープ領域１７０は、領域１６５ｓおよび１６５ｄのそれぞれの側壁上に延在するＳｉＯ２層によって完全に覆われる。１６５ｓおよび１６５ｄには、ソース・ドレイン領域にアクセスするための穴が開けられている。この穴には、電気的コンタクトを作り出すために、金属、例えばＡｌが充填されている。このコンタクトはＳｉＯ２層の側壁も越えて延びているため、接触のための領域が大きくなっている。ポリシリコン層１７０の上の中央部には、絶縁性のＳｉＯ２層の上にアルミニウム層１６９を成膜してゲートが形成されている。ゲート１６９は、ソースおよびドレインのそれぞれの金属コンタクトから電気的に絶縁されている。
ＬＥＤ表示部を制御する従来の回路では、画素はアドレス指定可能な行と列とに配置されている。各画素は、特定の色のＬＥＤ、あるいは３つの異なるＬＥＤのトリプレットからなっている。後者の場合、３つのサブ画素を含み、それぞれ１つのサブ画素に特定の色のＬＥＤが備わっている画素を指すこともある。
図３６Ａまたは３３９Ｂの例を再び参照すると、図３７Ｂは、ＬＥＤ構造体をデジタル回路部に接続するためのさまざまな構成形態を示している。ここでの２つの部分は、異なる材料系または技術に基づいている。それぞれの場合において上部の第１の部分は、行と列とに配置されたＬＥＤ素子または画素もしくはサブ画素を含んでいる。所望の色に応じて、異なる材料系または技術が使用され、ここでは例示的に、材料ＩｎＧａＮおよびＩｎＧａＡｌＰが挙げられる。第１の例では、ウェハまたはＬＥＤ構造体を、Ｗ２Ｗ（ウェハツーウェア）プロセスを用いて結晶シリコンベースのウェハに接続し、これは、デジタル回路部と場合によっては必要となるアナログ部とを含んでいる。図３６Ｂの例では、上側のウェハで部分Ｉが実現され、下側のウェハは、部分ＩＩとＩＩＩとを含んでいる。図３７Ｂの第２の例では、第１の部分を有する第１のウェハの下面に、多結晶シリコンの薄膜層を低温で堆積させる。この部分では、デジタル部ＩＩＩに接続するための純粋なインターコネクトを提供するか、または追加でＬＥＤを駆動制御するためのドライバ回路などの部品を配置する。これらの２つの例では、ウェハ同士が互いに接合され、所望のディスプレイまたはマトリクスが作製される。一方、代替的な構成が示す第３の例では、デジタル回路を備えた個々のチップが提供されており、部分ＩＩと作用結合の関係にある。チップは、例えば、ディスプレイの一部を駆動制御するための行および列ドライバを含んでいる。
これに加えて、図４１は、以下で詳細に説明する構成形態を示している。このようにして、ディスプレイの各部分を別個に駆動制御することができる。さらに、このように製造を分けることで、部分ＩＩＩのデジタル回路の要素に欠陥が生じても、ウェハ全体を交換することなく、欠陥のある回路を個別に分離することができる。
アナログ部の中には、デジタル駆動制御のコンセプトを実現するための新しいコンセプトがさらに必要である。ＬＥＤ表示部を制御するための従来の回路では、画素はアドレス可能な行と列とに配置されている。これと同じ原理がここでも当てはまることができる。各画素は、特定の色のＬＥＤ、あるいは３つの異なるＬＥＤのトリプレットを有している。後者の場合、３つのサブ画素を含み、それぞれ１つのサブ画素に特定の色のＬＥＤが備わっていれば、画素と呼ぶこともできる。
図４０は、従来のＬＥＤ表示部をアドレス指定するために必要な要素の概略図を示している。各画素には色の異なる３つのＬＥＤが含まれているが、簡単のために１つのカラータイプのみを示している。画素はアドレス可能な列と行に配置されている。ディスプレイは、１行１９２０画素×１０２０列の画素マトリクス１８００を有している。画素マトリクスはモノリシックに組み立てられていた。このディスプレイは、複数の行ドライバ１８０２と複数の列ドライバ１８０３とを有しており、画素マトリクスの各画素を個別にアドレス指定する。いずれのタイプのドライバも、マトリクスに組み込んだり、インターフェースを介してマトリクスに結合された外部コンポーネントとして提供したりすることができる。組み合わせも可能である。
行ドライバ１８１２の各々は、個々のドライバデバイスを有しており、このドライバデバイスは、対応するリード線１８０５ａ，１８０５ｂに結合され、このリード線を介して電流を駆動する。同様に、各列ドライバはドライバ素子１８１３を有し、各ドライバ素子は、データ線１８０４ａ，１８０４ｂに接続されている。画素ドライバ１８０１は、行と列の交点に配置されている。画素ドライバ１８０１は、行と列とに接続され、関連する画素を駆動する。
このディスプレイは、外部コンポーネントからの制御信号およびアドレス信号を含んでおり、ここでは、そのうちの２つ、すなわちＤＡＴＡとＳＹＮＣとについて説明する。後者の信号ＳＹＮＣは、行ドライバと列ドライバとを相互に同期させるために使用され、アーティファクトを回避し、クリーンなプログラミングを実現するためのものである。対応する行をアドレス指定することで、その対応する行に関連する画素が選択される。次いで、ＤＡＴＡ信号を対応する列に印加して、選択された行の各画素ドライバ１８０１をプログラミングする。
画素数の多いディスプレイの場合、従来の表示部プログラミング用のクロックでは、プログラミング信号の周波数が高くなってしまうことがある。例えば、図４０のディスプレイでは、各サブ画素の色深度に応じて、１ビット・１行あたりのプログラミング周波数が数ＭＨｚの範囲になることがある。例えば、１０２４種類の照明値に対応する１０ビットの輝度深度では、１０８０本のディスプレイ行および６０Ｈｚのフレームレートのプログラミング周波数は約６６ＭＨｚとなる。
下の表は、プログラミング信号の周波数と、１ビット・１行あたりのプログラミング時間（単位：μｓ）を示している。色深度または照明深度が増加すると、プログラミングのためのＰＷＭ時間単位が増加し、したがってプログラミング周波数も増加する。
Figure 2022523079000003
特にカラービット数または照明ビット数が多い場合（すなわち１２ビットまたは１４ビット）、プログラミング時間が非常に短くなるため、対応する行ドライバおよび列ドライバの負荷が高くなる。１つの画素が白から黒に変わったり、逆に黒から白に変わったりする極端なケースでは、列ドライバは数ｎｓで画素を再プログラミング（リロード）しなければならない。比較のために、最先端のＤＤＲ４ラムは、約８００ＭＨｚ～１．５ＧＨｚの内部周波数で動作し、つまり、１４ビットの照明深度のプログラミング周波数の範囲内で動作する。
プログラミング周波数を下げるために、メモリのときと同様にクロックの立ち上がりと立ち下がりのエッジを使用してプログラミングを行うことができる。ディスプレイをセグメント化して、表示マトリクスを分割することも可能である。製造技術に応じて、セグメント化することで、個々のセグメントを別個にテストし、そうして欠陥が発生した場合には交換することができる。
図４１は、１９２０×１０８０画素のディスプレイを２×２マトリクスにセグメント化し、サブディスプレイとした一例を示している。各サブディスプレイ１８００ａ～１８００ｄは、９６０×５４０画素のマトリクスが含まれる。図４０のディスプレイと同様に、各サブディスプレイは、固有の列ドライバおよび行ドライバ１８０２ａ～１８０２ｄおよび１８０３ａ～１８０３ｄを有している。ＤＡＴＡ信号およびＳＹＮＣ信号が、それぞれのセグメントに供給される。行数が少なくなると、それに応じてプログラミング周波数も減少する。図４１のように列をさらにセグメント化することで、列ドライバの要求値が引き下げられ、プログラミングサイクルごとの負荷が軽減される。次の表は、１つのセグメントに１０８本のディスプレイ行がある場合（このようなセグメントは合計１０個あり、同じくリフレッシュレートは６０Ｈｚである）のプログラミング時間およびプログラミング周波数の一例を示している。
Figure 2022523079000004
表に示したように、セグメント化によって行数が減少することで、プログラミング時間およびプログラミング周波数の各要求値が、セグメント化の数のほぼ数分の１となる。各セグメントも同様の方法で実装されている。各画素マトリクス１８００，１８００ａ～１８００ｄは、画素ドライバと発光デバイスとが配置された行と列とを含んでいる。
図４２は、２Ｔ１Ｃ構造のように、ディスプレイのブランキング時間中にプログラムされた電荷によってＬＥＤを流れる電流が制御される従来の画素ドライバの一例を示している。ドライバは、行線１８０５とデータ線１８０４との交点に配置されている。さらに、電源電圧ＶＤＤと電流ＩＤＡＣとを供給する供給線２００２が、ドライバトランジスタ２００３を介して発光デバイス２００４に結合されている。このように、ドライバトランジスタ２００３は、制御可能な電流源として動作する。ドライバトランジスタ２００３を流れる電流は、１Ｔ１Ｃ構造２００２によって制御される。特に、電界効果トランジスタＭ２は、そのゲートがプログラミングのための行セレクト線に接続され、スイッチとして機能する。
行セレクト線の「ＨＩＧＨ」信号によってアクティブにされると、トランジスタＭ１が閉じ、データ線１８０４はコンデンサＣ１を所望のレベルまで充電する。このプログラミング中は、供給線がオフになっていることから、発光デバイスは実質的にオフになっている場合がある。これにより、プログラミング中のさまざまなアーティファクトが防がれる。再プログラミング後は、トランジスタＭ２が再び開き、コンデンサに蓄えられた電荷が電流トランジスタＭ１を駆動することで、発光デバイスに電流が流れる。この電流は、蓄えられた電荷に対応しており、したがって所望の照明レベルにも対応している。
図４３は、従来の列ドライバまたはデータドライバの回路図を示している。ドライバには、デジタル部とアナログ部とを有しており、対応するデータ線を駆動する。あるいはこの出力でデータ線用の専用ドライバを駆動することも可能である。ＧＮＤ、ＶＤＤおよびＶＳＳの電流供給接続とは別に、更なる制御信号ＣＬＫおよびＤＩＲが供給される。異なる色のデジタル値Ｒ、ＧおよびＢが一時的な記憶用のバッファに記憶される。デジタル値は、レベルシフタで転送・処理され、デジタルアナログ変換器に供給される。ＤＡＣは、別途生成された修正信号Ｖｇ－ｃｏｒを用いて一部の値を補正することができる。アナログ信号に変換された後、出力バッファに記憶され、次いで出力バッファに印加される。アナログｒｇｂ信号は、そのときデータ線に印加される。ここでは３本のデータ出力ラインしか示していないが、列データドライバは表示マトリクスのすべてのデータ線に信号を供給する。
図４４は、従来の行ドライバの一例を示している。このドライバは、ＣＬＫ信号とＤＩＲ信号とを受信するシフトレジスタを有し、レベルシフタを介して複数の論理ＡＮＤゲートに結合されている。ゲートはＥＮＡＢＬＥ信号も受信し、これに応答して出力バッファの対応する出力がＨＩＧＨになる。動作中、シフトレジスタはＣＬＫ信号ごとにビットをシフトし、対応するゲートの１つにＨＩＧＨ信号を選択的に印加する。ＥＮＡＢＬＥ信号は、再プログラミング時に行選択をグローバルにアクティブにするために必要である。
以下では、例示的な主題として、さまざまなデバイスおよび配置構造、ならびに製造、処理および操作する方法が再度記載される。以下の主題は、提案された原理とコンセプトのさまざまな態様と構成を提示しており、これらはさまざまな方法で組み合わせることができる。このような組み合わせは、以下で示すものに限定されない。
１．特にＮＭＯＳ技術により作成されたＬＥＤ画素セルを電子的に駆動制御するためのデバイスであって、
－ データ信号線、閾値線およびセレクト信号線と、
－ デュアルゲートトランジスタに、第１の電位端子と第２の電位端子との間で一緒に直列に電気的に接合されたＬＥＤであって、
－ 上記デュアルゲートトランジスタは、その電流線コンタクトが、ＬＥＤの端子と電位端子との間に配置されており、上記デュアルゲートトランジスタの第１の制御ゲートが上記閾値線に接続されている、ＬＥＤと、
－ 上記デュアルゲートトランジスタの第２の制御ゲートと、上記デュアルゲートトランジスタの電流線コンタクトに接続されているとともに、上記セレクト信号線に接続された制御端子を有する制御トランジスタにも接続されている電荷蓄積部を備えたセレクトホールド回路と
を有している、デバイス。
２．上記デュアルゲートトランジスタがバックゲートトランジスタを含んでおり、バックゲートが上記第１の制御ゲートを形成している、主題１記載のデバイス。
３．上記デュアルゲートトランジスタの上記第１の制御ゲートが、閾値電圧を調整するように構成されている、主題１または２記載のデバイス。
４．上記デュアルゲートトランジスタが、対向する２つの制御ゲートを有する薄膜トランジスタを有している、前述の主題のいずれか１つ記載のデバイス。
５．動作中に上記閾値線にスイッチング信号（ＰＷＭ信号）が印加されるように構成されている、前述の主題のいずれか１つ記載のデバイス。
６．上記ＬＥＤの第１の端子が上記第１の電位端子に接続されており、上記デュアルゲートトランジスタは、上記ＬＥＤの第２の端子と上記第２の電位端子との間にその電流線コンタクトを有して配置されており、電荷蓄積部が、上記デュアルゲートトランジスタの上記第２の制御ゲートに接続されているとともに、光電子構造素子の第２の端子にも接続されている、前述の主題のいずれか１つ記載のデバイス。
７．上記ＬＥＤの第１の端子が上記デュアルゲートトランジスタの第２の電流線コンタクトに接続され、上記ＬＥＤの第２の端子が上記第２の電位端子に接続されており、
上記デュアルゲートトランジスタは、上記ＬＥＤの第１の端子と上記第１の電位端子との間に電流線コンタクトを有して配置されており、
上記電荷蓄積部が、上記デュアルゲートトランジスタの第２の制御ゲートと上記第１の電位端子とに接続されている、前述の主題のいずれか１つ記載のデバイス。
８． － 上記ＬＥＤの第１の端子が第１の電位端子に接続されており、
－ 上記デュアルゲートトランジスタは、上記ＬＥＤの第２の端子と上記第２の電位端子との間に電流線コンタクトを有して配置されており
－ 上記電荷蓄積部は、上記デュアルゲートトランジスタの第２の制御ゲートと上記第２の電位端子とに接続されている、前述の主題のいずれか１つ記載のデバイス。
９．上記セレクトホールド回路が、更なる制御トランジスタを含んでおり、当該制御トランジスタは、上記ＬＥＤと並列に接続されており、上記制御トランジスタの制御端子がセレクト信号線と接続されている、前述の主題のいずれか１つ記載のデバイス。
１０．上記デュアルゲートトランジスタが、上記第２の制御ゲートを提供するゲートを有するトランジスタとしてのみ形成されている、主題９記載のデバイス。
１１．上記電荷蓄積部が、上記デュアルゲートトランジスタの上記第２の制御ゲートと上記第１の電位端子とに接続されており、さらに、
上記ＬＥＤによる順方向電圧の検知に基づいて負帰還する温度補償回路
を含んでおり、上記温度補償回路は、出力側において閾値線で信号を送り出すように構成されている、前述の主題のいずれか１つ記載のデバイス。
１２．上記温度補償回路が、上記デュアルゲートトランジスタと並置されており、直列に接続された２つのパスを有する制御パスを含んでいる、主題１１記載のデバイス。
１３．第３の制御トランジスタと第４の制御トランジスタによって提供される２つの制御されたパスの間のノードから、上記閾値線が、上記デュアルゲートトランジスタの上記第１の制御ゲートに接続されている、主題１１記載のデバイス。
１４．上記第４の制御トランジスタの上記制御端子が、上記第２の電位端子に接続されている、主題１３記載のデバイス。
１５．上記温度補償回路が、上記２つのパスのうちの１つを提供する制御トランジスタの制御端子と上記第１の電位端子とに接続された第２の電荷蓄積部を含んでいる、主題１１から１４までのいずれか１つ記載のデバイス。
１６．上記第２のデータ信号線が、負帰還係数をプログラミングするために、上記第２の電荷蓄積部と上記第３の制御トランジスタとに結合されている、主題１５記載のデバイス。
１７．上記結合が、第２のセレクト信号線によって駆動制御される第５の制御トランジスタを介して構築される、主題１６記載のデバイス。
１８．上記温度補償回路が、その第３の制御トランジスタを介して第２の電位端子に接続されている、主題１１から１４までのいずれか１つ記載のデバイス。
１９．第５の制御トランジスタが上記ＬＥＤと並列に接続されており、上記制御トランジスタの制御端子には動作中にスイッチング信号（ＰＷＭ信号）が印加される、主題１１から１４までのいずれか１つ記載のデバイス。
２０．上記トランジスタがＮＭＯＳ技術の電界効果トランジスタとして構成されている、前述の主題のいずれか１つ記載のデバイス。
２１．上記セレクトホールド回路を介して、アナログのデータ駆動制御信号をセレクト信号によって上記ＬＥＤに印加することで上記ＬＥＤをカラーコントロールし、パルス幅変調信号を取り込むことでＬＥＤの輝度制御を行う、前述の主題のいずれか１つ記載のデバイスを動作させる方法。
２２．複数の光電子素子を駆動するためのドライバ回路であって、
セット入力、リセット入力および出力のそれぞれを有する複数の第１のメモリセル
を含み、
各第１のメモリセルは、上記セット入力のセット信号によって上記出力で第１の状態にトリガされ、上記リセット入力で第２の状態にリセットされるまで上記第１の状態を保持し、
各第１のメモリセルの上記出力が、光電子素子のそれぞれの１つを制御するように構成されている、ドライバ回路。
２３．上記各第１のメモリセルが、上記出力でパルス幅変調（ＰＷＭ）信号を供給し、上記ＰＷＭ信号は、それぞれの光電子素子を流れる電流をオン／オフするように構成されたスイッチを制御する、主題２２記載のドライバ回路。
２４．上記各第１のメモリセルが、２つのクロスカップルＮＯＲゲートまたは２つのクロスカップルＮＡＮＤゲートを含んでいる、前述の主題のいずれか１つ記載のドライバ回路。
２５．上記各第１のメモリセルは、直列に接続されたＮＭＯＳトランジスタおよびＰＭＯＳトランジスタと、上記ＮＭＯＳトランジスタと上記ＰＭＯＳトランジスタの間に接続された入力ならびに上記ＮＭＯＳトランジスタおよび上記ＰＭＯＳトランジスタのゲートに接続された出力を有するインバータとを含んでいる、前述の主題のいずれか１つ記載のドライバ回路。
２６．さらに、データ値がそれぞれのカウンタに負荷されたらセット信号をアクティブにし、それぞれのカウンタが負荷されたデータ値に達したらリセット信号をアクティブにするようにそれぞれが構成された複数のカウンタを含んでいる、前述の主題のいずれか１つ記載のドライバ回路。
２７．上記複数の光電子素子に共通の調光信号を生成するように構成された共通カウンタをさらに含んでいる、前述の主題のいずれか１つ記載のドライバ回路。
２８．複数の第２のメモリセルをさらに含み、各第２のメモリセルは、上記第１のメモリセルのそれぞれの１つに結合され、必要に応じてそれぞれの上記第１のメモリセルの出力信号をオーバーライドして、それぞれの上記光電子素子がオフのままになるように構成されている、前述の主題のいずれか１つ記載のドライバ回路。
２９．光電子デバイスであって、
複数の光電子素子と、
前述の主題のいずれか１つ記載の複数の光電子素子を駆動するためのドライバ回路と
を含む、光電子デバイス。
３０．フレーム中に指定された順序で実行される以下のステップ：
－ すべての光電子素子をオフにするステップ；
－ 上記第２のメモリセルによって、フレーム中に暗転する光電子素子を制御するステップ；
－ 上記第１のメモリセルによって、上記光電子素子を流れる電流を制御するステップ
を含む、主題２９記載の光電子デバイスを操作する方法。
３１．上記第１のメモリセルによって、上記光電子素子を流れる電流を制御する前に、上記光電子素子の共通の調光を実行する、主題３０記載の方法。
３２．少なくとも１つのＬＥＤの輝度を調整するための制御回路であって、
－ 第１の端子が第１の電位に接続されている制御端子と
－ 制御端子と第１の電位との間に接続され、制御端子と第１の電位との間に定義された容量で容量分圧を形成する電荷蓄積手段と、
－ 第１の期間中に制御信号を制御端子に印加するように構成された制御素子であって、この制御信号に基づいて少なくとも１つのＬＥＤを流れる電流が第１の期間中に調整可能である制御素子と、
を備えた電流ドライバ素子を含み、
上記第１の期間に続く第２の期間中に、上記第１の期間中の上記制御信号と上記容量分圧とで形成される低減された制御信号によって、上記ＬＥＤを流れる電流を定め、
上記制御素子は、上記第１の期間中に第１の制御信号または第２の制御信号を供給して、上記ＬＥＤを少なくとも２つの異なる輝度レベルで動作させるように配置されている、制御回路。
３３．上記電流ドライバ素子が電界効果トランジスタを含んでおり、そのゲートが制御端子を形成し、定義された容量が設計上予め定められたゲート・ソース間容量である、主題３２記載の制御回路。
３４．上記第２の期間中に上記制御端子に印加される低減された制御信号は、上記第１の期間中の制御信号と、上記電荷蓄積手段の容量と、上記電荷蓄積手段の上記容量と上記定義された容量との和の比率に基づいて得られる、前述の主題のいずれか１つ記載の制御回路。
３５．上記制御素子が、上記第１および第２の期間を６０Ｈｚ以上の繰り返し周波数で駆動するように配置されていていることを特徴とする、前述の主題のいずれか１つ記載の制御回路。
３６．上記制御素子が制御トランジスタを含んでおり、その制御端子において上記第１および第２の期間を信号によって調整可能である、前述の主題のいずれか１つ記載の制御回路。
３７．第１の期間に対する第２の期間の比が、３００：１～１００：１の範囲、特に１００：１の範囲である、前述の主題のいずれか１つ記載の制御回路。
３８．上記第１の制御信号の電圧が第１の電圧間隔内にあるときは上記ＬＥＤを第１の暗い輝度レベルで動作させ、上記第２の制御信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときは上記ＬＥＤを少なくとも第２の明るい輝度レベルで動作させるように構成された、前述の主題のいずれか１つ記載の制御回路。
３９．上記第１の電圧間隔が１．３Ｖ～４．５Ｖの範囲であることを特徴とする、主題３８記載の制御回路。
４０．上記第２の電圧間隔が４．０Ｖ～１０．０Ｖの範囲であることを特徴とする、主題３８または３９記載の制御回路。
４１．第１の端子が第１の電位に接続されている制御端子であって、制御端子と上記第１の端子との間に接続され、制御端子と第１の電位との間に定義された容量で容量分圧を形成する電荷蓄積手段を有する制御端子を備えた電流ドライバ素子に接続された少なくとも１つのＬＥＤの輝度を調整する方法であって、以下のステップ：
－ 第１の期間中に制御信号を制御端子に印加することで、上記第１の期間中に少なくとも１つのＬＥＤを流れる電流を調整するステップと、
－ 上記第１の期間に続く第２の期間中に上記制御信号をオフにすることで、上記第１の期間中の上記制御信号と上記容量分圧とで形成される低減された制御信号によって上記ＬＥＤを流れる電流を調整するステップと
を含む、方法。
４２．上記第２の期間中に上記制御端子に印加される低減された上記制御信号が、上記第１の期間中の制御信号から、電荷蓄積手段の容量と、上記電荷蓄積手段の容量と上記定義された容量との和の比率に基づいて得られる、主題４１記載の方法。
４３．上記第２の期間と上記第１の期間との比が、３００：１～１００：１の範囲、特に１００：１の範囲である、前述の主題のいずれか１つ記載の方法。
４４．上記第１の制御信号の電圧が第１の電圧間隔内にあるときは上記ＬＥＤを第１の暗い輝度レベルで動作させ、上記第２の制御信号の電圧が第１の電圧間隔よりも少なくとも部分的に高い第２の電圧間隔内にあるときは上記ＬＥＤを少なくとも第２の明るい輝度レベルで動作させる、前述の主題のいずれか１つ記載の方法。
４５．上記制御信号が、ビット数ｎを有するデジタル制御ワードから導き出され、上記ｎビットは第２の制御信号に対応し、最下位のｍビットは上記第１の制御信号に対応する、前述の主題のいずれか１つ記載の方法。
４６．前述の主題のいずれか１つ記載のＬＥＤ、ＬＥＤ配置構造またはＬＥＤモジュールを駆動制御するための、前述の主題のいずれか１つ記載の制御回路の使用。
４７．供給回路であって、
－ 基準信号入力、誤差信号入力および修正信号出力を有する誤差修正検出器と、
－ 電流出力およびコントロール信号端子を有する制御可能な電流源であって、上記コントロール信号端子は、修正信号出力に接続されて、制御可能な電流源の制御ループを形成し、上記電流源は、上記コントロール信号端子の信号に応じて上記電流出力に電流を供給するように構成されている、電流源と、
－ バックアップ信号を供給するように構成された出力を有するバックアップ源と、
－ スイッチングデバイスであって、スイッチング信号に応じて、上記電流源の電流出力を追加的に分離した状態で、上記電流出力の前記電流から導き出された信号またはバックアップ信号のいずれかを誤差信号入力に供給するように構成された、スイッチングデバイスと
を含む、供給回路。
４８．上記バックアップ信号が、電流信号から導き出された信号に実質的に対応している、主題４７記載の供給回路。
４９．上記制御可能な電流源が、電流出力に接続された切り替え可能な出力ブランチを有するカレントミラーを含んでいる、前述の主題のいずれか１つ記載の供給回路。
５０．上記出力ブランチが出力トランジスタを含み、上記出力トランジスタの制御端子は、スイッチング信号に応じて、上記スイッチングデバイスを介して、上記トランジスタを開放するための固定電位に接続されている、主題４９記載の供給回路。
５１．上記制御可能な電流源が、基準電流を供給することができる入力ブランチを有しており、上記入力ブランチは、誤差修正検出器の基準信号入力に接続されたノードを有している、前述の主題のいずれか１つ記載の供給回路。
５２．上記制御可能な電流源がカレントミラーを含んでおり、上記コントロール信号端子が上記カレントミラーの出力トランジスタの上記制御端子に接続されている、前述の主題のいずれか１つ記載の供給回路。
５３．上記誤差修正検出器が差動増幅器を含んでおり、その２つのブランチがカレントミラーを介して供給電位に互いに接続されている、前述の主題のいずれか１つ記載の供給回路。
５４．上記差動増幅器の２つのブランチが、それぞれ異なる幾何学的パラメーターを有する入力トランジスタを含んでいる、主題５３記載の供給回路。
５５．上記バックアップ源が、上記バックアップ信号が、上記電流信号から導き出された信号に実質的に対応するように、出力に結合された電圧生成素子を含んでいる、前述の主題のいずれか１つ記載の供給回路。
５６．上記バックアップ源が、電流供給素子と電圧供給素子とからなる直列回路を含んでおり、上記出力は上記２つの素子の間に配置されている、前述の主題のいずれか１つ記載の供給回路。
５７．上記バックアップ源が、上記電流源の上記カレントミラートランジスタの制御端子に接続された制御端子を有するトランジスタを含んでいる、前述の主題のいずれか１つ記載の供給回路。
５８．上記スイッチングデバイスが１つ以上のトランスミッションゲートを有している、前述の主題のいずれか１つ記載の供給回路。
５９．入力側で定義された電流を出力側で上記誤差修正検出器と上記電流源とに供給するように構成された基準カレントミラーを含んでいる、前述の主題のいずれか１つ記載の供給回路。
６０．ＬＥＤに給電する方法であって、
－ 上記ＬＥＤに流れる供給電流を検知するステップと、
－ 上記供給電流を基準信号と比較し、その比較結果から修正信号を導き出すステップと、
－ 上記修正信号に応答して上記供給電流を変化させて、上記供給電流を目標値に調整するステップと、
－ 上記ＬＥＤに流れる供給電流をオフにすると同時に、比較ステップ用のバックアップ信号を供給するステップと
を含む、方法。
６１．上記バックアップ信号が、上記ＬＥＤに流れる供給電流または供給信号から導き出された信号に実質的に対応している、主題６０記載の方法。
６２．電流供給部をパルス幅変調する信号により動作させられるＬＥＤまたはＬＥＤ配置構造、特に前述の主題のいずれか１つ記載のＬＥＤまたはＬＥＤ配置構造に給電するための、前述の主題のいずれか１つ記載の供給回路の使用。
６３．行と列とに配置された複数の発光デバイスを含む表示マトリクスの制御回路であって、
－ 行セレクト信号用の行セレクト入力およびデータ信号用の列データ入力と、
－ 第１の値と第２の値との間のレベルを有するランプ信号用のランプ信号入力およびトリガ信号用のトリガ入力と、
－ 上記行セレクト信号に応答してデータ信号をバッファリングするように構成された列データバッファと、
－ 上記列データバッファおよび上記ランプ信号入力に結合され、上記トリガ信号、上記データ信号および上記ランプ信号に応答して、上記複数の発光デバイスの少なくとも１つのオン／オフ比を制御するためにバッファリングされた出力信号を供給するように構成されたパルスジェネレータと
を含む、制御回路。
６４．上記パルスジェネレータが、
－ 上記バッファリングされたデータ信号を上記ランプ信号と比較するコンパレータデバイスと
－ 上記コンパレータデバイスの出力および上記トリガ入力に結合された出力バッファと
を含んでいる、主題６３記載の制御回路。
６５．上記出力バッファが、フリップフロップ、特に、上記コンパレータデバイスの出力と上記トリガ入力とにそれぞれ結合された入力を備えたＲＳフリップフロップを含んでいる、主題６４記載の制御回路。
６６．上記列データバッファが、上記データ信号を記憶するコンデンサと、上記コンデンサと列データ入力の間に配置されたスイッチとを含んでいる、主題６３から６５までのいずれか１つ記載の制御回路。
６７．上記コンパレータデバイスが、上記トリガ信号に基づいてその消費電力を調整するために、トリガ入力に結合された電力制御入力を含んでいる、主題６３から６６までのいずれか１つ記載の制御回路。
６８．上記コンパレータデバイスが、上記出力バッファの出力状態に基づいてその消費電力を制御するために、上記出力バッファに結合されている、主題６３から６７までのいずれか１つ記載の制御回路。
６９．上記コンパレータが、その反転入力を上記データカラムバッファに結合し、その非反転入力を上記ランプ信号入力に結合している、主題６３から６８までのいずれか１つ記載の制御回路。
７０．さらに、
－ 上記ランプ信号入力に上記ランプ信号を供給するランプジェネレータ
を含み、上記ランプジェネレータは、上記トリガ信号に応答して開始値と終了値との間で変動する信号を生成するように構成されている、主題６３から６８までのいずれか１つ記載の制御回路。
７１．アドレス指定可能な行と列とに配置された複数の発光デバイスを有するマトリクス表示部において、発光デバイスの照明レベルを制御する方法であって、
－ 選択された列と少なくとも１つの発光デバイスに対してデータ信号を供給するステップと、
－ トリガ信号を供給するステップと、
－ 上記データ信号のレベルを、トリガ信号を基準にしてパルスに変換するステップと、
－ 上記発光デバイスのオン／オフ比をパルスで制御するステップと
を含む、方法。
７２．上記データ信号のレベルを変換するステップが、
－ 第１の値と第２の値の間のランプ信号を生成するステップと、
－ 上記データ信号を上記ランプ信号と比較して比較信号を生成するステップと、
－ 上記トリガ信号と上記比較信号の変化とに基づいてパルスを生成するステップと
を含む、主題７１記載の方法。
７３．上記パルスを生成するステップが、トリガ信号に応答して出力信号のレベルを第１の値に設定するステップと、上記比較信号の変化に応答して上記出力信号のレベルを第２の値に設定し直すステップとを含む、主題７１記載の方法。
７４．上記トリガ信号に応答して上記ランプ信号を生成する、主題７２または７３記載の方法。
７５．上記データ信号を供給するステップが、上記データ信号のプリバッファリング、特にメモリデバイスへの上記データ信号のプリバッファリングを含む、主題７１から７４までのいずれか１つ記載の方法。
７６．複数のＬＥＤを電子的に駆動制御するデバイスであって、
－ ＬＥＤが内部に接続されている第１のブランチおよび少なくとも１つの第２のブランチと、上記ＬＥＤと直列に配置された電子ヒューズとを有し、上記第１のブランチおよび少なくとも１つの第２のブランチは、一方の側が電位端子に接続されており、
－ 上記第１のブランチおよび少なくとも１つの第２のブランチのもう一方の側に接続された、データ信号入力、セレクト信号入力および駆動出力を有するドライバ回路を有し、
－ 上記少なくとも１つの第２のブランチに割り当てられ、上記直列に配置された電子ヒューズをトリガさせる電流の流れを生成するように構成されたエンボス構造素子を有する、デバイス。
７７．上記エンボス構造素子が、エンボストランジスタを有しており、その電流線コンタクトは、上記エンボストランジスタが割り当てられている上記ＬＥＤに電気的に並列に接続され、その制御コンタクトはエンボス信号線に接続されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
７８．上記エンボス構造素子が、エンボスダイオードを有しており、一方の端子は、上記エンボスダイオードが割り当てられている上記ＬＥＤの第２の端子に接続されており、他方の端子は上記エンボス信号線に接続されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
７９．上記ＬＥＤの第１の端子が基準電位端子に接続されており、
上記ＬＥＤのヒューズの共通端子と供給電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第１の電流線コンタクトに電気的に接合されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
８０．上記ＬＥＤの第２の端子が供給電位端子に接続されており、
上記第１のトランジスタの第１の電流線コンタクトが基準電位端子に接続されており、上記第１のトランジスタの第２の電流線コンタクトが電気ヒューズの共通端子と供給電位端子に接続されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第１の電流線コンタクトに接続されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
８１．上記ＬＥＤの第２の端子が、上記ＬＥＤに割り当てられたヒューズにそれぞれ接続されており、
上記第１のトランジスタの第１の電流線コンタクトが基準電位端子に接続されており、上記第１のトランジスタの第２の電流線コンタクトが上記ＬＥＤの第１の端子に接続されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第１の電流線コンタクトに接続されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
８２．上記ＬＥＤの第１の端子が基準電位端子に接続されており、
上記ＬＥＤのヒューズの共通端子と供給電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第２の電流線コンタクトに電気的に接合されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
８３．上記ＬＥＤの第１の端子が基準電位端子に接続されており、
上記ＬＥＤのヒューズの共通端子と供給電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第２の電流線コンタクトに電気的に接合されており、上記エンボスダイオードの第１の端子が上記ＬＥＤの第２の端子に接続されており、上記エンボスダイオードの第２の端子が上記エンボス信号線に接続されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
８４．上記ＬＥＤの第１の端子が基準電位端子に接続されており、
上記ＬＥＤのヒューズの共通端子と供給電位端子との間に電流線コンタクトを有する第１のトランジスタが配置されており、
電荷蓄積手段が、上記第１のトランジスタの制御コンタクトおよび上記第１のトランジスタの第２の電流線コンタクトに電気的に接合されており、上記エンボスダイオードの第２の端子が上記ＬＥＤの第２の端子に接続されており、上記エンボスダイオードの第１の端子が上記エンボス信号線に接続されていることを特徴とする、前述の主題のいずれか１つ記載のデバイス。
８５．上記ドライバ回路が、第１のトランジスタ、第２のトランジスタおよび電荷蓄積手段を有しており、上記セレクト信号線は、上記第２のトランジスタの制御コンタクトに当接し、上記データ信号入力は、上記第２のトランジスタの電流線コンタクトに当接し、上記第１のトランジスタの第１または第２の電流線コンタクトが、上記第１のブランチおよび第２のブランチのＬＥＤに電流供給のために接続された駆動出力を提供することを特徴とする、前述の主題のいずれか１つ記載のデバイス。
８６．前述の主題のいずれか１つ記載の複数のデバイスを備えたディスプレイもしくはディスプレイモジュールであって、
上記ディスプレイの画素セルが、行および／または列に沿って、共通のエンボス信号線にそれぞれ電気的に接合されており、
列の各画素セルは、共通の供給リード線によって上記ディスプレイの外側の共通のキャリア上に配置されたスイッチングトランジスタに供給電位端子で電気的に接合されている、ディスプレイもしくはディスプレイモジュール。
８７．前述の主題のいずれか１つ記載の複数のＬＥＤを電子的に構成する方法であって、以下のステップ：
－ 上記第１のブランチと上記第２のブランチのそれぞれの上記ＬＥＤの機能をテストするステップと、
－ 上記第１のブランチと上記第２のブランチの上記ＬＥＤに欠陥がない場合、
－ 上記電子エンボス構造素子にエンボス信号を印加するステップと、
－ 上記第２のブランチの上記ＬＥＤと直列に接続されたヒューズをトリガさせる電流の流れを上記第２のブランチに印加するステップと
を含む、方法。
８８．行と列とに配置された複数の画素を有するディスプレイを備えたディスプレイ配置構造であって、
－ 第１の基板構造であって、上記第１の基板構造の中または上に、行と列とに配置された画素構造を形成するＬＥＤが配置されており、上記ＬＥＤは個別に駆動制御可能であり、光の照射方向と対向する上記第１の基板構造の表面には、複数の接点が配置されている、第１の基板構造と、
－ 第２の基板構造であって、上記第１の基板構造の接点に対応する複数の接点を表面に含み、光電子構造素子をアドレス指定するための複数のデジタル回路を有する第２の基板構造を有し、
上記第１の基板構造と上記第２の基板構造とは互いに接続されており、複数の接点が上記対応する接点に電気的に接合されており、
上記第１の基板構造は、第１の材料系で形成されており、上記第２の基板構造は、上記第１の材料系とは異なる第２の材料系で形成されている、ディスプレイ配置構造。
８９．上記第１の材料系が、以下の化合物：ＧａＮ、ＧａＰ、ＧａＩｎＰ、ＩｎＡｌＰ、ＧａＡｌＰまたはＧａＡｌＩｎＰ、ＧａＡｓ、ＡｌＧａＡｓのうちの少なくとも１つを含み、上記第２の材料系は、以下の材料系：単結晶、多結晶、アモルファスシリコン、インジウムガリウム亜鉛酸化物、ＧａＮまたはＧａＡｓのうちの少なくとも１つを含んでいる、主題８８記載の配置構造。
９０．上記第１のキャリア構造には、複数の切り替え可能な電流源が含まれており、各電流源は、画素に供給するために上記画素に接続されており、その切り替え入力は、デジタル回路から切り替え信号を供給するための接点に結合されている、前述の主題のいずれか１つ記載の配置構造。
９１．上記切り替え可能な電流源が、上記ＬＥＤに使用される材料系または上記第１の材料系とは異なる材料系に配置されている、主題９０記載のディスプレイ配置構造。
９２．上記第２の基板構造の複数のデジタル回路が、各画素のクロック信号とデータワードからＰＷＭ様の信号を生成するように構成されている、前述の主題のいずれか１つ記載の配置構造。
９３．上記複数のデジタル回路が、直列に接続された多数のシフトレジスタを含み、各シフトレジスタは、画素の上記データワードに対応する長さを有し、各シフトレジスタは、一時的な記憶用のバッファに接続されている、主題９２記載の配置構造。
９４．上記複数のデジタル回路が、複数の光電子構造素子を駆動制御するために、上記第１の基板構造のデマルチプレクサに電気的に結合されたマルチプレクサを含んでいる、前述の主題のいずれか１つ記載の配置構造。
図５は、デバイスの第４の構成例、すなわち、駆動制御デバイスの設計の更なる構成形態を示している。図２による表示およびデバイスに加えて、第３のトランジスタＴ３がＬＥＤに並列に接続され、第３のトランジスタＴ３の制御端子はセレクト信号線Ｓｅｌに接合されている。定電流源としてのトランジスタＴ２は、ここではゲートのみで構成されている。このような配置により、ＬＥＤのアノード電位とは無関係にプログラミングを行うことができる。ここに示したデバイスは、ＮＭＯＳベースのＩＧＺＯプロセスと、ＬＥＤのアセンブリに関するプロセス工学からのコモンカソードの要件とを組み合わせることで得られる。これをもとに、２Ｔ１Ｃ（２つのトランジスタと１つのキャパシタ）電流源を実装することが可能となる。
図６は、デバイスの第５の構成例、すなわち、サブ画素セルの構成形態を示している。図６は、図５に記載の配置構造を示しているが、ここでは第２のトランジスタＴ２がデュアルゲートトランジスタとして形成されており、その追加のゲート端子ＢＧがパルス幅変調の適用のために閾値線ＰＷＭに接続されているという点で異なっている。フロントゲートＧは電荷蓄積手段Ｃに接続され、バックゲートＢＧにはパルス幅変調された信号が供給される。
図８は、ＬＥＤ駆動制御デバイスの第６の構成形態を示している。前述の例のように、ＬＥＤはディスプレイまたは例えばビデオウォールのモジュールの一部であってもよい。図２に記載の構成に加えて、温度補償とＬＥＤにかかる順方向電圧の影響とを考慮して、さらに改良を加えている。
図３７Ａは、個々の部分の接触と配線プロファイルのさまざまな態様を説明するための、ディスプレイもしくはビデオウォールの例示的な横断面図を示している。図３６Ａまたは３６Ｂと同様に、ディスプレイは、ＬＥＤ部Ｉ、アナログ部ＩＩおよびデジタル部ＩＩＩを含んでいる。ＬＥＤ部分は、ＧａＮ、ＩｎＧａＰ、または青色、赤色または緑色の発光に適した他の半導体材料をベースにしている。ＬＥＤ部Ｉは、共通のカソードまたはアノード（＋）接点層１４１１を含み、これは上面に延在し、ＬＥＤ画素１４１の各活性領域を接続している。図示されていないのは、層１４１１の表面上の追加の取り出し構造体または光整形構造体である。これにはフォトニック構造体または変換体などが含まれ得る。
図３６Ａまたは３６Ｂの例を再び参照すると、図３７Ｂは、ＬＥＤ構造体をデジタル回路部に接続するためのさまざまな構成形態を示している。ここでの２つの部分は、異なる材料系または技術に基づいている。それぞれの場合において上部の第１の部分は、行と列とに配置されたＬＥＤ素子または画素もしくはサブ画素を含んでいる。所望の色に応じて、異なる材料系または技術が使用され、ここでは例示的に、材料ＩｎＧａＮおよびＩｎＧａＡｌＰが挙げられる。第１の例では、ウェハまたはＬＥＤ構造体を、Ｗ２Ｗ（ウェハツーウェア）プロセスを用いて結晶シリコンベースのウェハに接続し、これは、デジタル回路部と場合によっては必要となるアナログ部とを含んでいる。図３６Ｂの例では、上側のウェハで部分Ｉが実現され、下側のウェハは、部分ＩＩとＩＩＩとを含んでいる。図３７Ｂの第２の例では、第１の部分を有する第１のウェハの下面に、多結晶シリコンの薄膜層を低温で堆積させる。この部分では、デジタル部ＩＩＩに接続するための純粋なインターコネクトを提供するか、または追加でＬＥＤを駆動制御するためのドライバ回路などの部品を配置する。これらの２つの例では、ウェハ同士が互いに接合され、所望のディスプレイまたはマトリクスが作製される。一方、代替的な構成が示す第３の例では、デジタル回路を備えた個々のチップが提供されており、部分ＩＩと作用結合の関係にある。チップは、例えば、ディスプレイの一部を駆動制御するための行および列ドライバを含んでいる。

Claims (1)

  1. 配置構造であって、
    特にＮＭＯＳ技術により作成されたＬＥＤ画素セルを電子的に駆動制御するデバイスであって、
    － データ信号線、閾値線およびセレクト信号線と、
    － ＬＥＤであって、デュアルゲートトランジスタに電気的に直列にかつ該デュアルゲートトランジスタと一緒に第１の電位端子と第２の電位端子との間で接続されている、ＬＥＤと、
    － ここで、前記デュアルゲートトランジスタはその電流線コンタクトでもって、前記ＬＥＤの端子と電位端子との間に配置されており、前記デュアルゲートトランジスタの第１の制御ゲートが前記閾値線に接続されており、
    － 前記デュアルゲートトランジスタの第２の制御ゲートおよび前記デュアルゲートトランジスタの電流線コンタクトに結合された電荷蓄積部と、前記セレクト信号線に接続された制御端子を備える制御トランジスタとを有するセレクトホールド回路と
    を有する、デバイス
    および／または
    複数の光電子素子を駆動するためのドライバ回路であって、
    セット入力、リセット入力および出力をそれぞれ有する複数の第１のメモリセル
    を含み、
    各第１のメモリセルは、前記セット入力のセット信号によって前記出力で第１の状態にトリガされ、前記リセット入力で第２の状態にリセットされるまで前記第１の状態を保持し、
    各第１のメモリセルの前記出力が、前記光電子素子のそれぞれの１つを制御するように構成されている、
    ドライバ回路
    および／または
    供給回路であって、
    － 基準信号入力、誤差信号入力および修正信号出力を有する誤差修正検出器と、
    － 電流出力およびコントロール信号端子を有する制御可能な電流源であって、前記コントロール信号端子は、前記修正信号出力に接続されて、前記制御可能な電流源用の制御ループを形成し、前記電流源は、前記コントロール信号端子の信号に応じて前記電流出力に電流を供給するように構成されている、電流源と、
    － バックアップ信号を供給するように構成された、出力を有するバックアップ源と、
    － スイッチングデバイスであって、スイッチング信号に応じて、前記電流源の前記電流出力を追加的に分離した状態で、前記電流出力の前記電流から導き出された信号または前記バックアップ信号のいずれかを前記誤差信号入力に供給するように構成されたスイッチングデバイスと
    を有する、供給回路
    および／または
    行と列とに配置された複数の発光デバイスを含む表示マトリクス用の制御回路であって、
    － 行セレクト信号用の行セレクト入力およびデータ信号用の列データ入力と、
    － 第１の値と第２の値との間のレベルおよびトリガ信号用のトリガ入力を有するランプ信号用のランプ信号入力と、
    － 前記行セレクト信号に応答して前記データ信号をバッファリングするように構成された列データバッファと、
    － 前記列データバッファおよび前記ランプ信号入力に結合され、前記トリガ信号、前記データ信号および前記ランプ信号に応答して、前記複数の発光デバイスのうちの少なくとも１つのオン／オフ比を制御するために、バッファリングされた出力信号を供給するように構成されたパルスジェネレータと
    を含む、制御回路
    および／または
    行と列とに配置された複数の画素を有するディスプレイを備えたディスプレイ配置構造であって、
    － 第１の基板構造であって、該第１の基板構造の中または上に、行と列とに配置された画素構造を形成するＬＥＤが配置されており、該ＬＥＤは個別に駆動制御可能であり、光の照射方向と対向する前記第１の基板構造の表面には、複数の接点が配置されている、第１の基板構造と、
    － 第２の基板構造であって、前記第１の基板構造の前記接点に対応する複数の接点を表面に含み、光電子構造素子をアドレス指定するための複数のデジタル回路を有する第２の基板構造と
    を有し、
    前記第１の基板構造と前記第２の基板構造とは互いに接続されており、前記複数の接点は、対応する前記接点に電気的に接合されており、
    前記第１の基板構造は、第１の材料系で形成されており、前記第２の基板構造は、前記第１の材料系とは異なる第２の材料系で形成されている、
    ディスプレイ配置構造
    および／または
    少なくとも１つのＬＥＤの輝度を調整するための制御回路であって、
    － 第１の端子が第１の電位に接続されている制御端子と
    － 制御端子と前記第１の電位との間に接続され、制御端子と第１の電位との間に定義された容量で容量分圧を形成する電荷蓄積部と、
    － 第１の期間中に制御信号を前記制御端子に印加するように構成された制御素子であって、該制御信号に基づいて、前記少なくとも１つのＬＥＤを流れる電流が前記第１の期間中に調整可能である、制御素子と、
    を備えた電流ドライバ素子を含み、
    前記第１の期間に続く第２の期間中に、前記第１の期間中の前記制御信号と前記容量分圧の前記制御信号とで形成される低減された制御信号によって、前記ＬＥＤを流れる電流が定められており、
    前記制御素子は、前記第１の期間中に第１の制御信号または第２の制御信号を供給して、前記ＬＥＤを少なくとも２つの異なる輝度レベルで動作させるように構成されている、
    制御回路
    を備える、配置構造。
JP2021544238A 2019-01-29 2020-01-29 ビデオウォール、ドライバ回路、駆動制御回路およびそれらに関する方法 Pending JP2022523079A (ja)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
DKPA201970060 2019-01-29
DKPA201970061 2019-01-29
DKPA201970060 2019-01-29
DKPA201970061 2019-01-29
DE102019102509.5 2019-01-31
DE102019102509 2019-01-31
DE102019110497 2019-04-23
DE102019110497.1 2019-04-23
DE102019112124 2019-05-09
DE102019112124.8 2019-05-09
DE102019115479.0 2019-06-07
DE102019115479.0A DE102019115479A1 (de) 2019-06-07 2019-06-07 Versorgungsschaltung und verfahren zum versorgen eines bauelements, insbesondere eines opto-elektronischen bauelements
US201962937552P 2019-11-19 2019-11-19
US62/937,552 2019-11-19
EPPCT/EP2020/052191 2020-01-29
PCT/EP2020/052195 WO2020157152A1 (de) 2019-01-29 2020-01-29 Videowand, treiberschaltung, ansteuerungen und verfahren derselben
PCT/EP2020/052191 WO2020157149A1 (de) 2019-01-29 2020-01-29 µ-LED, µ-LED ANORDNUNG, DISPLAY UND VERFAHREN ZU SELBEN

Publications (1)

Publication Number Publication Date
JP2022523079A true JP2022523079A (ja) 2022-04-21

Family

ID=78115418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021544238A Pending JP2022523079A (ja) 2019-01-29 2020-01-29 ビデオウォール、ドライバ回路、駆動制御回路およびそれらに関する方法

Country Status (5)

Country Link
US (1) US20220101781A1 (ja)
JP (1) JP2022523079A (ja)
KR (1) KR20210118931A (ja)
CN (1) CN113646827A (ja)
DE (1) DE112020000561A5 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019109894A1 (zh) * 2017-12-05 2019-06-13 苏州欧普照明有限公司 一种组合电路及控制电路
DE102019129212A1 (de) * 2019-10-29 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung PWM gesteuerte Stromquelle und Verfahren
KR20210108742A (ko) * 2020-02-26 2021-09-03 삼성전자주식회사 디스플레이 모듈 및 디스플레이 장치
CN111540764A (zh) * 2020-06-02 2020-08-14 上海天马微电子有限公司 发光装置及其制造方法、背光模组、显示面板和显示装置
WO2023113982A1 (en) * 2021-12-15 2023-06-22 Lumileds Llc Led driver voltage accounting for temperature estimate
US20230354643A1 (en) * 2022-04-28 2023-11-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2024124545A1 (en) * 2022-12-16 2024-06-20 Jade Bird Display (shanghai) Limited Micro display pixel driver controller

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542623B2 (ja) * 1987-07-17 1996-10-09 株式会社東芝 カレントミラ−回路
EP2123127A1 (en) * 2006-12-06 2009-11-25 Nxp B.V. Controlled voltage source for led drivers
US20150207399A1 (en) * 2014-01-20 2015-07-23 Immense Advance Technology Corp. Pwm controller capable of controlling output current ripple via a resistor, and led driver circuit using same
US10491166B2 (en) * 2018-03-01 2019-11-26 Semiconductor Components Industries, Llc Low noise differential amplifier

Also Published As

Publication number Publication date
KR20210118931A (ko) 2021-10-01
CN113646827A (zh) 2021-11-12
DE112020000561A5 (de) 2021-12-02
US20220101781A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
JP2022523079A (ja) ビデオウォール、ドライバ回路、駆動制御回路およびそれらに関する方法
US11302248B2 (en) U-led, u-led device, display and method for the same
US11727869B2 (en) Display with redundant light emitting devices
CN108172170B (zh) 一种触发驱动电路及有机发光显示装置
WO2011125105A1 (ja) 有機ｅｌ表示装置及びその制御方法
WO2011125107A1 (ja) 有機ｅｌ表示装置及びその制御方法
US11430381B2 (en) Image display device
CN111145686B (zh) 一种像素驱动电路、显示面板及驱动方法
US20060250331A1 (en) Method and device for driving an active matrix display panel
JP2006293370A (ja) アクティブマトリックス型ディスプレイ及び駆動方法
JP2003224437A (ja) 電流駆動回路および該電流駆動回路を備えた表示装置
CN107481676A (zh) 一种像素电路的驱动方法、显示面板以及显示装置
WO2020157152A1 (de) Videowand, treiberschaltung, ansteuerungen und verfahren derselben
JP2014236219A (ja) 表示装置
CN105976764A (zh) 电源芯片及amoled驱动***
CN113487997A (zh) 像素电路及其驱动方法、显示装置
CN114299867A (zh) 一种显示面板及其驱动方法和显示装置
KR20200106576A (ko) 화소 및 화소의 구동 방법
CN113948040B (zh) 显示面板
CN116312344A (zh) 像素电路和像素驱动设备
CN112863429B (zh) 发光二极管驱动电路及显示面板
KR100744402B1 (ko) 데이터 구동 장치
JP7389039B2 (ja) 電気光学装置、電子機器及び駆動方法
CN116888657A (zh) 发光装置、像素装置和显示器
KR20230096204A (ko) 화소 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240501