JP2022177027A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2022177027A JP2022177027A JP2022136154A JP2022136154A JP2022177027A JP 2022177027 A JP2022177027 A JP 2022177027A JP 2022136154 A JP2022136154 A JP 2022136154A JP 2022136154 A JP2022136154 A JP 2022136154A JP 2022177027 A JP2022177027 A JP 2022177027A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- period
- gate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 abstract description 28
- 239000003990 capacitor Substances 0.000 description 135
- 239000010410 layer Substances 0.000 description 82
- 238000009792 diffusion process Methods 0.000 description 43
- 230000004048 modification Effects 0.000 description 39
- 238000012986 modification Methods 0.000 description 39
- 230000005540 biological transmission Effects 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000001902 propagating effect Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 11
- 241000750042 Vini Species 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000593 degrading effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は上述した事情に鑑みてなされたものであり、その目的の一つは、複数の走査線を含む複数の制御線の高密度での配線を実現し、表示の高精細化または表示サイズの小型化を実現することである。
この発明によれば、走査線を駆動トランジスターのゲート上に配線するため、走査線が駆動トランジスターのゲートと交差しないように配線する場合に比べて、走査線を設ける際のスペース的な制約が緩和される。これにより、走査線の狭ピッチ化、配線の高密度化が可能となる。すなわち、本発明によれば、複数の画素回路をより高密度に配置することができ、表示の高精細化及び表示サイズの小型化が可能になる。なお、本発明において、書込トランジスターは、例えば、駆動トランジスターのゲートとデータ線との間に電気的に接続されるものであってもよい。
この発明によれば、制御線を駆動トランジスターのゲート上に配線するため、制御線が駆動トランジスターのゲートと交差しないように配線する場合に比べて、制御線を設ける際のスペース的な制約が緩和される。これにより、制御線の狭ピッチ化、配線の高密度化が可能となる。すなわち、本発明によれば、複数の画素回路をより高密度に配置することができ、表示の高精細化及び表示サイズの小型化が可能になる。
駆動トランジスターは、書込トランジスターがオフする際に決定されたゲート・ソース間の電圧に応じた大きさの電流を発光素子に供給し、発光素子は、当該電流の大きさに応じた輝度で発光する。従って、書込トランジスターがオフする際に(すなわち、発光素子の輝度を規定する電圧に定められた後に)、駆動トランジスターのゲートの電位が変化すると、発光素子は規定された輝度とは異なる輝度で発光してしまい、電気光学装置の表示品質が低下する。
これに対して本発明に係る走査線駆動回路は、書込トランジスターがオフする際の走査線の電位の変化を、オンする際の電位変化に比べて緩やかに変化させる。これにより、書込トランジスターがオフする際の走査線の電位変動が、駆動トランジスターのゲートに伝播することを防止し、規定された輝度で発光素子が発光することを可能とする。すなわち、本発明に係る電気光学装置によれば、表示品位を劣化させることなく、制御線の狭ピッチ化を実現することができる。
この場合、前記第1スイッチングトランジスターは、前記走査線駆動回路が前記第1制御線に第1電位を供給する場合にオンし、前記走査線駆動回路が前記第1制御線に第2電位を供給する場合にオフし、前記基板の前記画素回路が形成される面に垂直な方向から見たとき、前記第1制御線と前記駆動トランジスターのゲートとは重なり、前記走査線駆動回路が、前記第1制御線に供給する電位を、前記第2電位から前記第1電位に切り替える期間を第3切替期間とし、前記走査線駆動回路が、前記第1制御線に供給する電位を、前記第1電位から前記第2電位に切り替える期間を第4切替期間としたとき、前記第4切替期間の時間長は、前記第3切替期間の時間長よりも長い、ことが好ましい。
ところで、第1スイッチングトランジスターがオンする場合、駆動トランジスターのゲート及びソースが電気的に接続され、駆動トランジスターのゲート・ソース間の電圧が、画素回路毎の閾値電圧のばらつきを補償した値に定められる。従って、第1スイッチングトランジスターがオフする際に(すなわち、閾値補償がなされた後に)、駆動トランジスターのゲートの電位が変化すると、画素回路毎の駆動トランジスターの閾値電圧のばらつきを補償できなくなり、表示の一様性が損なわれる。
これに対してこの態様に係る走査線駆動回路は、第1スイッチングトランジスターがオフする際の第1制御線の電位の変化を、オンする際の電位の変化に比べて緩やかに変化させる。これにより、第1スイッチングトランジスターがオフする際の第1制御線の電位変動が、駆動トランジスターのゲートに伝播することを防止し、駆動トランジスターのゲートの電位が、閾値補償がされた電位から変化することを防止する。すなわち、本発明に係る電気光学装置によれば、駆動トランジスターのゲートの上に第1制御線を配置した場合であっても、表示の一様性を損なうような表示ムラの発生等を防止することができるため、電気光学装置の小型化及び表示の高精細化と、高品位の表示との両立が可能となる。
この場合、前記第2スイッチングトランジスターは、前記走査線駆動回路が前記第2制御線に第1電位を供給する場合にオンし、前記走査線駆動回路が前記第2制御線に第2電位を供給する場合にオフし、前記基板の前記画素回路が形成される面に垂直な方向から見たとき、前記第2制御線と前記駆動トランジスターのゲートとは重なり、前記走査線駆動回路が、前記第2制御線に供給する電位を、前記第2電位から前記第1電位に切り替える期間を第5切替期間とし、前記走査線駆動回路が、前記第2制御線に供給する電位を、前記第1電位から前記第2電位に切り替える期間を第6切替期間としたとき、前記第5切替期間の時間長は、前記第6切替期間の時間長よりも長い、ことが好ましい。
この態様によれば、第2スイッチングトランジスターがオンする際に第2制御線に生じる電位変動が、駆動トランジスターのゲートに伝播することを防止することが可能となる。これにより、表示品位を劣化させることなく、制御線の狭ピッチ化を実現することができる。
この場合、前記第3スイッチングトランジスターは、前記走査線駆動回路が前記第3制御線に第1電位を供給する場合にオンし、前記走査線駆動回路が前記第3制御線に第2電位を供給する場合にオフし、前記基板の前記画素回路が形成される面に垂直な方向から見たとき、前記第3制御線と前記駆動トランジスターのゲートとは重なり、前記走査線駆動回路が、前記第3制御線に供給する電位を、前記第2電位から前記第1電位に切り替える期間を第7切替期間とし、前記走査線駆動回路が、前記第3制御線に供給する電位を、前記第1電位から前記第2電位に切り替える期間を第8切替期間としたとき、前記第8切替期間の時間長は、前記第7切替期間の時間長よりも長い、ことが好ましい。
この態様によれば、第3スイッチングトランジスターがオフする際に第3制御線に生じる電位変動が、駆動トランジスターのゲートに伝播することを防止することが可能となる。これにより、表示品位を劣化させることなく、制御線の狭ピッチ化を実現することができる。
これに対して、本発明は、データ線の電位を保持する第2保持容量を備える。第2保持容量は、データ線の各々に対応して設けられるため、画素回路内に設けられる第1保持容量に比べて、大面積の電極を有するように構成することができる。従って、第2保持容量は、第1保持容量に比べて、半導体プロセスの誤差に起因した容量値の相対的なばらつきが小さい。これにより、画素回路毎に駆動トランジスターのゲートの電位がばらつくことを防止することが可能となり、表示ムラの発生を防止した高品位の表示が可能となる。
仮に、電気光学装置が第4保持容量を備えない場合、駆動トランジスターのゲートに対する画像信号の示す電位を供給する動作の全てを、第3期間において行わなければならず、第3期間を十分に長く設定する必要がある。
これに対して本発明は、第1期間及び第2期間において、画像信号の供給動作と、データ線等の初期化動作とを並行して行うため、1水平走査期間に実行すべき動作についての時間的な制約を緩和することができる。これにより、画像信号の供給動作の低速化が可能になるとともに、データ線等の初期化を行う期間を十分に確保することが可能となる。
また、この発明によれば、画像信号に基づいた電位の変動の大きさを、第1保持容量、第2保持容量、及び、第3保持容量に加えて、第4保持容量を用いて圧縮するため、発光素子に対して電流を細かい精度で供給することが可能となる。
また、この発明によれば、第1期間~第3期間において第3スイッチングトランジスターをオン状態とすることにより、発光素子に寄生する容量の保持電圧の影響を抑えることができる。
図1は、本発明の実施形態に係る電気光学装置1の構成を示す斜視図である。電気光学装置1は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
図1に示すように、電気光学装置1は、表示パネル2と、表示パネル2の動作を制御する制御回路3とを備える。表示パネル2は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル2が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるOLEDが用いられる。また、表示パネル2は、例えば、表示部で開口する枠状のケース82に収納されるとともに、FPC(Flexible Printed Circuits)基板84の一端が接続される。
FPC基板84には、半導体チップの制御回路3が、COF(Chip On Film)技術によって実装されるとともに、複数の端子86が設けられて、図示省略された上位回路に接続される。
制御回路3には、図示省略された上位回路よりデジタルの画像データVideoが同期信号に同期して供給される。ここで、画像データVideoとは、表示パネル2(厳密には、後述する表示部100)で表示すべき画像の画素の階調レベルを例えば8ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
制御回路3は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル2に対して供給する。具体的には、制御回路3は、表示パネル2に対して、制御信号Ctrと、負論理の制御信号/Giniと、正論理の制御信号Grefと、正論理の制御信号Gcplと、これと論理反転の関係にある負論理の制御信号/Gcplと、制御信号Sel(1)、Sel(2)、Sel(3)と、これらの信号に対して論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)と、を供給する。ここで、制御信号Ctrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。なお、制御信号Sel(1)、Sel(2)、Sel(3)を、制御信号Selと総称し、制御信号/Sel(1)、/Sel(2)、/Sel(3)を、制御信号/Selと総称する場合がある。
また、制御回路3は、表示パネル2に対して、各種電位を供給する。具体的には、制御回路3は、表示パネル2に対して、所定のリセット電位Vorst、所定の初期電位Vini、所定の基準電位Vref等を供給する。
さらに、制御回路3は、画像データVideoに基づいて、アナログの画像信号Vidを生成する。
具体的には、制御回路3には、画像信号Vidの示す電位、及び、表示パネル2が備える発光素子(後述するOLED130)の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路3は、当該ルックアップテーブルを参照することで、画像データVideoに規定される発光素子の輝度に対応した電位を示す画像信号Vidを生成し、これを表示パネル2に対して供給する。
表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、m行の走査線12が図において横方向(X方向)に延在して設けられ、また、3列毎にグループ化された(3n)列のデータ線14が図において縦方向(Y方向)に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、m行の走査線12と(3n)列のデータ線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦m行×横(3n)列でマトリクス状に配列されている。
なお、同一行の走査線12と同一グループに属する3列のデータ線14との交差に対応した3つの画素回路110は、それぞれR(赤)、G(緑)、B(青)の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。
また、表示パネル2には、1列目~(3n)列目のデータ線14の各々に対応して、(3n)個の保持容量50が設けられる。保持容量50は2つの電極を有する。保持容量50の一方の電極はデータ線14に接続され、他方の電極は給電線16に接続される。すなわち、保持容量50は、データ線14の電位を保持する第2保持容量として機能する。なお、保持容量50は、互いに隣り合う給電線16及びデータ線14が絶縁体(誘電体)を挟持することで形成されることが好ましい。この場合、互いに隣り合う給電線16とデータ線14との間の距離は、必要とされる大きさの容量が得られるように定められる。なお、以下では、保持容量50の容量値をCdtと表記する。
図2において、保持容量50は、表示部100の外側に設けられているが、これはあくまでも等価回路であり、表示部100の内側に設けてもよい。また、保持容量50は、表示部100の内側から外側にわたって設けられてもよい。
なお、走査線駆動回路20は、走査信号Gwr(1)~Gwr(m)のほかにも、当該走査信号Gwrに同期した各種制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置1が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
データ信号供給回路70は、制御回路3より供給される画像信号Vidと制御信号Ctrとに基づいて、データ信号Vd(1)、Vd(2)、…、Vd(n)を生成する。すなわち、データ信号供給回路70は、データ信号Vd(1)、Vd(2)、…、Vd(n)を時分割多重した画像信号Vidに基づいて、データ信号Vd(1)、Vd(2)、…、Vd(n)を生成する。そして、データ信号供給回路70は、データ信号Vd(1)、Vd(2)、…、Vd(n)を、1、2、…、n番目のグループに対応するデマルチプレクサDMに対して、それぞれ供給する。また、データ信号Vd(1)~Vd(n)が取り得る電位の最高値をVmaxとし、最低値をVminとする。
図3に示すように、デマルチプレクサDMは、列毎に設けられたトランスミッションゲート34の集合体であり、各グループを構成する3列に、データ信号を順番に供給するものである。ここで、j番目のグループに属する(3j-2)、(3j-1)、(3j)列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vd(j)が供給される。j番目のグループにおいて左端列である(3j-2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルであるとき(制御信号/Sel(1)がLレベルであるとき)にオン(導通)する。同様に、j番目のグループにおいて中央列である(3j-1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルであるとき(制御信号/Sel(2)がLレベルであるとき)にオンし、j番目のグループにおいて右端列である(3j)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
ここで、保持容量44は2つの電極を有する。保持容量44の一方の電極は、対応する列のデータ線14と、トランジスター45のソースまたはドレインの一方とに、電気的に接続される。また、保持容量44の他方の電極は、トランスミッションゲート42の出力端と、トランジスター43のソースまたはドレインの一方とに、ノードh1を介して電気的に接続される。すなわち、保持容量44は、一方の電極がデータ線14に電気的に接続された第3保持容量として機能する。なお、保持容量44の容量値をCrf1とする。
各列のトランジスター43のソースまたはドレインの他方は、給電線62(第2電位線)に電気的に接続される。また、制御回路3は、各列のトランジスター43のゲートに対して、制御信号Grefを共通に供給する。このため、トランジスター43は、保持容量44の他方の電極及びノードh1と、給電線62とを、制御信号GrefがHレベルのときに電気的に接続し、制御信号GrefがLレベルのときに電気的に非接続とする。なお、給電線62には、制御回路3から基準電位Vrefが供給される。
制御回路3は、各列のトランスミッションゲート42に対して、制御信号Gcpl及び制御信号/Gcplを共通に供給する。このため、各列のトランスミッションゲート42は、制御信号GcplがHレベルであるとき(制御信号/GcplがLレベルであるとき)に一斉にオンする。
各列の保持容量41の一方の電極は、ノードh2を介して、トランスミッションゲート34の出力端、及び、トランスミッションゲート42の入力端に電気的に接続される。そして、トランスミッションゲート34がオンした際、保持容量41の一方の電極には、トランスミッションゲート34の出力端を介してデータ信号Vd(j)が供給される。すなわち、保持容量41は、一方の電極にデータ信号Vd(j)が供給される第4保持容量として機能する。また、各列の保持容量41の他方の電極は、固定電位である電位Vssが供給される給電線63に共通に接続される。ここで、電位Vssは、論理信号である走査信号や制御信号のLレベルに相当するものであってもよい。なお、保持容量41の容量値をCrf2とする。
なお、図2では図示省略したが、表示パネル2(表示部100)には、図2において横方向(X方向)に延在するm行の制御線143(第1制御線)、横方向に延在するm行の制御線144(第2制御線)、及び、横方向に延在するm行の制御線145(第3制御線)が設けられる。そして、走査線駆動回路20は、1、2、3、…、m行目の制御線143に対して、それぞれ、制御信号Gcmp(1)、Gcmp(2)、Gcmp(3)、…、Gcmp(m)を供給し、1、2、3、…、m行目の制御線144に対して、それぞれ、制御信号Gel(1)、Gel(2)、Gel(3)、…、Gel(m)を供給し、1、2、3、…、m行目の制御線145に対して、それぞれ、制御信号Gorst(1)、Gorst(2)、Gorst(3)、…、Gorst(m)を供給する。すなわち、走査線駆動回路20は、i行目に位置する(3n)個の画素回路に対して、走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)を、それぞれ、i行目の走査線12、制御線143、144、145を介して、共通に供給する。以下では、走査線12、制御線143、制御線144、及び、制御線145を、「制御線」と総称する場合がある。すなわち、本実施形態に係る表示パネル2には、各行に、走査線12を含む4本の制御線が設けられる。
トランジスター121は、ソースが給電線116に電気的に接続され、ドレインがトランジスター123のソースまたはドレインの他方と、トランジスター124のソースとにそれぞれ電気的に接続されている。ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。このトランジスター121は、トランジスター121のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
トランジスター123は、ゲートが制御線143に電気的に接続され、制御信号Gcmp(i)が供給される。このトランジスター123は、トランジスター121のゲート及びドレインの間の電気的な接続を制御する、第1スイッチングトランジスターとして機能する。
トランジスター124は、ゲートが制御線144に電気的に接続され、制御信号Gel(i)が供給される。また、トランジスター124は、ドレインがトランジスター125のソースとOLED130のアノード130aとにそれぞれ電気的に接続されている。このトランジスター124は、トランジスター121のドレインと、OLED130のアノードとの間の電気的な接続を制御する、第2スイッチングトランジスターとして機能する。
トランジスター125は、ゲートが制御線145に電気的に接続され、制御信号Gorst(i)が供給される。また、トランジスター125のドレインは(3j-2)列目の給電線16に電気的に接続されてリセット電位Vorstに保たれている。このトランジスター125は、給電線16と、OLED130のアノード130aとの間の電気的な接続を制御する第3スイッチングトランジスターとして機能する。
本実施形態において表示パネル2はシリコン基板に形成されるので、トランジスター121~125の基板電位については電位Velとしている。
なお、上記におけるトランジスター121~125のソース、ドレインはトランジスター121~125のチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。
Cdt>Crf1>>Cpix
となるように設定される。すなわち、CdtはCrf1よりも大きく、CpixはCdt及びCrf1よりも十分に小さくなるように設定される。なお、保持容量132としては、トランジスター121のゲートノードgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
このようなOLED130において、アノード130aからカソードに電流が流れると、アノード130aから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板(アノード130a)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
図5は、i行(3j-2)列の画素回路110の構成を示す平面図である。この、図5は、トップエミッション構造の画素回路110を観察側から平面視した場合の配線構造を示しているが、簡略化のために、OLED130のアノード130a以降に形成される構造体を省略している。また、図6は、図5におけるE-e線で切断した部分断面図である。図6においては、OLED130のアノード130aまでを示し、以降の構造体を省略している。なお、図5及び図6では、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
Nウェル160には、N型拡散層(図示せず)を介して電位Velが給電される。このため、トランジスター121~125の基板電位は電位Velとなっている。
また、トランジスター122は、ゲート電極G2、P型拡散層P3、及びP型拡散層P4を有する。このうち、P型拡散層P3は、トランジスター122のソースまたはドレインの一方として機能し、P型拡散層P4は、トランジスター122のソースまたはドレインの他方として機能する。
トランジスター123は、ゲート電極G3、P型拡散層P4、及びP型拡散層P5を有する。このうち、P型拡散層P4は、トランジスター123のソースまたはドレインの一方として機能し、P型拡散層P5は、トランジスター123のソースまたはドレインの他方として機能する。すなわち、P型拡散層P4は、トランジスター122のソースまたはドレインの他方として機能するとともに、トランジスター123のソースまたはドレインの一方として機能する。
トランジスター124は、ゲート電極G4、P型拡散層P6、及びP型拡散層P7を有する。このうち、P型拡散層P6は、トランジスター124のソースとして機能し、P型拡散層P7は、トランジスター124のドレインとして機能する。
なお、本実施形態では、トランジスター121のドレイン、トランジスター123のソースまたはドレインの他方、及び、トランジスター124のソースを、それぞれ個別のP型拡散層P2、P5、及びP6で構成しているが、単一のP型拡散層で構成してもよい。この場合、後述する中継ノードN13を設けなくてもよい。
トランジスター125は、ゲート電極G5、P型拡散層P8、及びP型拡散層P9を有する。このうち、P型拡散層P8は、トランジスター125のソースとして機能し、P型拡散層P9は、トランジスター125のドレインとして機能する。
第1層間絶縁層L1の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、行毎に、走査線12、給電線116、及び、制御線143~145がそれぞれ形成されるとともに、画素回路110毎に、中継ノードN11~N16、及び、分岐部116aがそれぞれ形成される。なお、これら第1層間絶縁層L1の表面に形成される配線層を、第1配線層と総称する場合がある。
制御線143は、X方向に延在するとともに、平面視したとき、ゲート電極G1及びゲート電極G3と交差するように設けられる。また、制御線143は、コンタクトホールHa7を介して、ゲート電極G3に電気的に接続される。
制御線144は、X方向に延在するとともに、平面視したとき、ゲート電極G4と交差するように設けられ、コンタクトホールHa10を介して、ゲート電極G4に電気的に接続される。制御線145は、X方向に延在するとともに、平面視したとき、ゲート電極G5と交差するように設けられ、コンタクトホールHa14を介して、ゲート電極G5に電気的に接続される。
中継ノードN16は、平面視したときに、中継ノードN16とゲート電極G1の一部とが互いに重なるように設けられる。そして、中継ノードN16とゲート電極G1とが第1層間絶縁層L1を挟持することにより、保持容量132が形成される。すなわち、ゲート電極G1は、保持容量132の一方の電極に相当し、中継ノードN16は、保持容量132の他方の電極に相当する。
中継ノードN12は、コンタクトホールHa4を介してP型拡散層P3に電気的に接続される。中継ノードN13は、コンタクトホールHa3を介してP型拡散層P2に電気的に接続されるとともに、コンタクトホールHa8を介してP型拡散層P5に電気的に接続され、コンタクトホールHa9を介してP型拡散層P6に電気的に接続される。中継ノードN14は、コンタクトホールHa11を介してP型拡散層P7に電気的に接続されるとともに、コンタクトホールHa12を介してP型拡散層P8に電気的に接続される。中継ノードN15は、コンタクトホールHa13を介してP型拡散層P9に電気的に接続される。
第2層間絶縁層L2の表面には、アルミニウム等の導電性の配線層をパターニングすることにより、列毎に、データ線14、及び、給電線16がそれぞれ形成されるとともに、画素回路110毎に、中継ノードN21、N22がそれぞれ形成される。なお、これら第2層間絶縁層L2の表面に形成される配線層を、第2配線層と総称する場合がある。
図5に示すように、データ線14は、コンタクトホールHb2を介して、中継ノードN12に電気的に接続される。これにより、P型拡散層P3は、中継ノードN12を介して、データ線14に電気的に接続される。給電線16は、コンタクトホールHb3を介して、中継ノードN15に電気的に接続される。これにより、P型拡散層P9は、中継ノードN15を介して、給電線16に電気的に接続される。中継ノードN21は、コンタクトホールHb1を介して給電線116に電気的に接続されるとともに、コンタクトホールHb4を介して中継ノードN16(保持容量132の他方の電極)に電気的に接続される。これにより、中継ノードN16は、中継ノードN21を介して給電線116に電気的に接続され、電位Velに保たれる。
また、図6に示すように、中継ノードN22は、コンタクトホールHb5を介して中継ノードN14に電気的に接続される。
第3層間絶縁層L3の表面には、アルミニウムやITO(Indium Tin Oxide)などの導電性を有する配線層をパターニングすることによって、OLED130のアノード130aが形成される。OLED130のアノード130aは、画素回路110毎に個別の画素電極であり、第3層間絶縁層L3を貫通するコンタクトホールHc1を介して中継ノードN22に接続される。すなわち、OLED130のアノード130aは、中継ノードN22、及び、中継ノードN14を介して、P型拡散層P7(つまり、トランジスター124のドレイン)およびP型拡散層P8(つまり、トランジスター125のソース)に電気的に接続される。
また、図示は省略するが、OLED130のアノード130aの上には、画素回路110毎に区分けされて、有機EL材料からなる発光層が積層される。そして、発光層の上には、複数の画素回路110の全てにわたって共通の透明電極であるカソード(共通電極118)が設けられる。すなわち、OLED130は、互いに対向するアノードとカソードとで発光層を挟持し、アノードから共通電極118に向かって流れる電流に応じた輝度にて発光する。OLED130が発する光のうち、シリコン基板150とは反対方向(すなわち、図6において上方向)に向かう光が、観察者に映像として視認される(トップエミッション構造)。このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。
図7を参照して電気光学装置1の動作について説明する。図7は、電気光学装置1における各部の動作を説明するためのタイミングチャートである。この図に示されるように、走査線駆動回路20は、走査信号Gwr(1)~Gwr(m)を順次Lレベルに切り替えて、1フレームの期間において1~m行目の走査線12を1水平走査期間(H)毎に順番に走査する。1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、i行目が水平走査される走査期間において、特にi行(3j-2)列の画素回路110について着目して動作を説明する。
なお、図7において、i行目に対し1行前の(i-1)行目に対応する走査信号Gwr(i-1)、制御信号Gel(i-1)、Gcmp(i-1)、Gorst(i-1)の各々については、i行目に対応する走査信号Gwr(i)、制御信号Gel(i)、Gcmp(i)、Gorst(i)よりも、それぞれ時間的に1水平走査期間(H)だけ時間的に先行した波形となる。
説明の便宜上、初期化期間の前提となる発光期間から説明する。i行目の発光期間において、走査線駆動回路20は、i行目の走査線12に所定の第2電位V2を供給し、i行目の制御線144に所定の第1電位V1を供給し、i行目の制御線143に第2電位V2を供給し、i行目の制御線145に第2電位V2を供給する。なお、本実施形態では、第1電位V1は、第2電位V2よりも低く設定される。例えば、第1電位V1は、制御回路3が供給する制御信号(制御信号Gref等)のLレベルに相当するものであればよく、第2電位VHは、制御回路3が供給する制御信号のHレベルに相当するものであればよい。すなわち、図7に示されるように、i行目の発光期間において、走査信号Gwr(i)はHレベルに設定され、制御信号Gel(i)はLレベルに設定され、制御信号Gcmp(i)はHレベルに設定され、制御信号Gorst(i)はHレベルに設定される。
このため、図8に示されるようにi行(3j-2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123、125がオフする。したがって、トランジスター121は、ゲート・ソース間の電圧Vgsに応じた電流IdsをOLED130に供給する。後述するように、本実施形態において発光期間での電圧Vgsは、データ信号の電位をレベルシフトした値である。このため、OLED130には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
次にi行目の走査期間に至ると、まず、第1期間として(b)の初期化期間が開始する。
i行目の初期化期間において、走査線駆動回路20は、図7に示されるように、i行目の走査線12に第2電位V2を供給して走査信号Gwr(i)をHレベルに設定し、i行目の制御線144に第2電位V2を供給して制御信号Gel(i)をHレベルに設定し、i行目の制御線143に第2電位V2を供給して制御信号Gcmp(i)をHレベルに設定し、i行目の制御線145に第1電位V1を供給して制御信号Gorst(i)をLレベルに設定する。このため、i行(3j-2)列の画素回路110において、トランジスター124がオフし、トランジスター125がオンする。これによってOLED130に供給される電流の経路が遮断されるとともに、OLED130のアノード130aがリセット電位Vorstに設定される。
OLED130は、上述したようにアノード130aとカソードとで有機EL層を挟持した構成であるので、アノード・カソードの間には容量が並列に寄生する。発光期間においてOLED130に電流が流れていたときに、当該OLED130のアノード・カソード間の両端電圧がアノード・カソード間に並列に寄生した容量によって保持されるが、この保持電圧は、トランジスター125のオンによってリセットされる。このため、本実施形態では、後の発光期間においてOLED130に再び電流が流れるときに、アノード・カソード間に並列に寄生した容量で保持されている電圧の影響を受けにくくなる。
本実施形態において初期電位Viniは、(Vel-Vini)がトランジスター121の閾値電圧|Vth|よりも大きくなるように設定される。なお、トランジスター121はPチャネル型であるので、ソースの電位を基準とした閾値電圧Vthは負である。そこで、高低関係の説明で混乱が生じるのを防ぐために、閾値電圧については、絶対値の|Vth|で表し、大小関係で規定することにする。
一方、制御回路3は、データ信号の電位の切り替えに合わせて制御信号Sel(1)、Sel(2)、Sel(3)を順番に排他的にHレベルとする。これによって、各デマルチプレクサDMに設けられる3つのトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンする場合、データ信号Vd(j)が保持容量41の一方の電極に供給されるので、当該データ信号Vd(j)は、保持容量41によって保持される。
i行目の走査期間では、次に第2期間として(c)の補償期間となる。i行目の補償期間において、制御回路3は、図7に示されるように、制御信号/GiniをHレベルに、制御信号GrefをHレベルに、制御信号GcplをLレベルに、それぞれ設定する。このため、トランジスター43はオンした状態となる一方、トランジスター45はオフした状態となる。これにより、保持容量44の他方の電極と給電線62とが電気的に接続され、ノードh1が基準電位Vrefに設定される。
なお、すでに初期化期間において、j番目のグループに属する左端列のトランスミッションゲート34が制御信号Sel(1)によってオンした場合には、補償期間において、当該トランスミッションゲート34はオンすることはないが、左端列のトランスミッションゲート34がオンした際に供給されたデータ信号Vd(j)は、保持容量41によって保持される。
したがって、保持容量132は、補償期間の終了時には、トランジスター121の閾値電圧|Vth|を保持することになる。なお、以下では、補償期間終了時のゲートノードgの電位(Vel-|Vth|)を、電位Vpと表記する場合がある。
なお、走査線駆動回路20は、制御信号Gcmp(i)がLレベルからHレベルに変化する際の波形を、HレベルからLレベルに変化する際の波形に比べて緩やかにするように、制御線143に供給する電位を切り替える。すなわち、図7に示すように、走査線駆動回路20が、制御線143に供給する電位を第2電位V2から第1電位V1へと切り替える期間を第3切替期間T3とし、第1電位V1から第2電位V2へと切り替える期間を第4切替期間T4とする。このとき、走査線駆動回路20は、第4切替期間T4の時間長が、第3切替期間T3の時間長に比べて十分に長くなるように、制御線143に供給する電位を変化させる。
詳細は後述するが、補償期間の終了時において、ゲートノードgの電位(ゲート電極G1の電位)は、画素回路110毎のトランジスター121の閾値電圧のばらつきを補償した電位に定められる。しかし、補償期間の終了後にゲートノードgの電位が変化する場合、画素回路110毎の閾値電圧のばらつきを補償できなくなくなるため、表示画面の一様性を損なうような表示ムラが発生するという問題が顕著になる。
これに対して本実施形態では、第4切替期間T4の時間長を、第3切替期間T3の時間長に十分に長くして、制御信号Gcmp(i)がLレベルからHレベルに変化する際の波形を緩やかな波形とすることにより、制御線143の電位変動が、ゲートノードg(ゲート電極G1)に伝播することを防止する。これにより、画素回路110毎の閾値電圧のばらつきを補償し、表示の一様性を担保した高品位の表示が可能となる。
初期化期間の後、第3期間として(d)の書込期間に至る。i行目の書込期間において、走査線駆動回路20は、図7に示されるように、i行目の走査線12に第1電位V1を供給して走査信号Gwr(i)をLレベルに設定し、i行目の制御線144に第2電位V2を供給して制御信号Gel(i)をHレベルに設定し、i行目の制御線143に第2電位V2を供給して制御信号Gcmp(i)をHレベルに設定し、i行目の制御線145に第1電位V1を供給して制御信号Gorst(i)をLレベルに設定する。これにより、トランジスター121のダイオード接続が解除される。
なお、ノードh1の電位が基準電位Vrefから電位VhにΔVhだけ変化した場合、ゲートノードg及びデータ線14の電位も、補償期間において設定された電位Vp =(Vel-|Vth|)から変化する。このときのゲートノードgの電位変化量をΔVgと表す。また、書込期間におけるゲートノードgの電位(Vp+ΔVg)を、電位Vgateと表す場合がある。
図9(A)は、書込期間の開始前後における、ノードh1及びゲートノードgの電位変化について説明するための説明図である。この図において、(A-1)は、書込期間開始前におけるノードh1及びゲートノードgの電位を表しており、(A-2)は、書込期間開始後(すなわち、トランスミッションゲート42がオンした後)におけるノードh1及びゲートノードgの電位について表している。なお、補償期間及び書込期間において、保持容量50及び保持容量132は電気的に並列に接続されるため、保持容量50及び保持容量132の合成容量501の容量値C0は、以下の式(1)で表される。
C0=Cpix+Cdt ……(1)
Q0a-Q0b = C0*(Vp-Vgate) ……(2)
Q1b-Q1a = Crf1*{(Vgate-Vh)-(Vp-Vref)} ……(3)
Q0a-Q0b = Q1b-Q1a ……(4)
Vgate = {Crf1/(Crf1+C0)}*{Vh-Vref}+Vp ……(5)
k1 = Crf1/(Crf1+Cdt+Cpix) ……(6)
Vgate = k1*(Vh-Vref)+Vp
= k1*ΔVh+Vp ……(7)
ΔVg = Vgate-Vp
= k1*ΔVh ……(8)
|Vgs| = |Vth|-k1*ΔVh ……(9)
C1 = (C0*Crf1)/(C0+Crf1) ……(10)
Q1c-Q1d = C1*{Vref-Vh} ……(11)
Q2d-Q2c = Crf2*{Vh-Vd(j)} ……(12)
Q1c-Q1d = Q2d-Q2c ……(13)
Vh = {C1/(C1+Crf2)}*(Vref)
+ {Crf2/(C1+Crf2)}*{Vd(j)} ……(14)
ΔVh = Vh-Vref
= {Crf2/(C1+Crf2)}*{Vd(j)-Vref} ……(15)
k2 = Crf2/(C1+Crf2) ……(16)
ΔVh = k2*{Vd(j)-Vref} ……(17)
Vgate = k1*k2*{Vd(j)-Vref}+Vp ……(18)
ΔVg = k1*k2*{Vd(j)-Vref} ……(19)
ΔVgate = k3*ΔVdata ……(20)
なお、走査線駆動回路20は、走査信号Gwr(i)がLレベルからHレベルに変化する際の波形をHレベルからLレベルに変化する際の波形に比べて緩やかにするように、走査線12に供給する電位を切り替える。すなわち、図7に示すように、走査線駆動回路20が、走査線12に供給する電位を第2電位V2から第1電位V1へと切り替える期間を第1切替期間T1とし、第1電位V1から第2電位V2へと切り替える期間を、第2切替期間T2とする。このとき、走査線駆動回路20は、第2切替期間T2の時間長が、第1切替期間T1の時間長に比べて十分に長くなるように、走査線12に供給する電位を変化させる。
上述のとおり、書込期間の終了時において、ゲートノードgの電位(ゲート電極G1の電位)は、OLED130の輝度を規定するデータ信号Vd(j)(画像信号Vid)に基づく電位Vgateに定められる。しかし、書込期間の終了後にゲートノードgの電位が変化する場合、ゲートノードgの電位は、データ信号Vd(j)に基づいて定められる電位Vgateとは異なる電位となる。この場合、各画素は、画像信号Vidの規定する階調とは異なる階調を表示することになり、表示品質が低下する。
これに対して本実施形態では、第2切替期間T2の時間長を、第1切替期間T1の時間長に十分に長くして、走査信号Gwr(i)がLレベルからHレベルに変化する際の波形を緩やかな波形とすることにより、走査線12の電位変動が、ゲートノードg(ゲート電極G1)に伝播することを防止する。これにより、各画素は、画像信号Vidの規定する階調を正確に表示することが可能となり、高品位の表示が可能となる。
i行目の書込期間の終了した後、発光期間が開始される。本実施形態では、i行目の書込期間の終了した後、1水平走査期間の間をおいて発光期間が開始される。発光期間において、走査線駆動回路20は、上述したように、走査信号Gwr(i)をHレベルに設定するため、トランジスター122がオフし、ゲートノードgは、電位Vgate=[{Vel-|Vth|}+k3・{Vd(j)-Vref}]に維持される。また、発光期間において、走査線駆動回路20は、制御信号Gel(i)をLレベルに設定するので、i行(3j-2)列の画素回路110において、トランジスター124がオンする。ゲート・ソース間の電圧Vgsは、[|Vth|-k3・{Vd(j)-Vref}]であるから、OLED130には、先の図8に示したように、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給されることになる。
このような動作は、i行目の走査期間において、(3j-2)列目の画素回路110以外のi行目の他の画素回路110においても時間的に並列して実行される。さらに、このようなi行目の動作は、実際には、1フレームの期間において1、2、3、…、(m-1)、m行目の順番で実行されるとともに、フレーム毎に繰り返される。
本実施形態によれば、平面視したときに、走査線12及び制御線143が、トランジスター121のゲート(ゲート電極G1)と交差する位置に設けられる。このため、走査線12及び制御線143がトランジスター121のゲートと交差しないように設けられる場合に比べて、X方向に延在する複数の制御線(走査線12、制御線143、144、145)を高密度に配線することができ、制御線の狭ピッチ化が可能となる。すなわち、本実施形態によれば、制御線を高密度に配線することにより、画素回路110の狭ピッチ化を可能とし、これにより電気光学装置1(表示部100)の小型化及び表示の高精細化が可能となる。
これに対して、本実施形態においては、データ線14の電位変化範囲についても、データ信号の電位範囲ΔVdataに対し狭められるので、容量Cprsを介した影響を抑えることができる。
図において、Aは閾値電圧|Vth|が大きいトランジスターにおけるゲート電位と当該トランジスターの供給する電流との関係を示し、Bは閾値電圧|Vth|が小さいトランジスターにおけるゲート電位と当該トランジスターの供給する電流との関係を示している。なお、図11において、ゲート・ソース間の電圧Vgsは、実線と電位Velとの差である。また、図11において、縦スケールの電流は、ソースからドレインに向かう方向を負(下)とした対数で示されている。
補償期間においてゲートノードgは、初期電位Viniから電位(Vel-|Vth|)となる。このため、実線Aにより表される閾値電圧|Vth|が大きいトランジスターは、動作点がSからAaに移動する一方、実線Bにより表される閾値電圧|Vth|が小さいトランジスターは、動作点がSからBaに移動する。
次に、2つのトランジスターが属する画素回路110へのデータ信号の電位が同じ場合、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Aa、Baからの電位シフト量は、ともに同じk1・ΔVhである。このため、実線Aにより表されるトランジスターについては動作点がAaからAbに移動し、実線Bにより表されるトランジスターについては動作点がBaからBbに移動するが、電位シフト後の動作点における電流は、当該2つのトランジスターともに、ほぼ同じIdsで揃うことになる。
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。
上述した実施形態では、各画素回路110は、平面視したときに、走査線12及び制御線143と、ゲート電極G1とが交差する構成であったが、走査線12及び制御線143の他に、制御線144がゲート電極G1と交差する構成であってもよい。
図12は、変形例1に係る画素回路110の構成を示す平面図である。変形例1に係る画素回路110は、平面視したときに制御線144とゲート電極G1とが交差する点と、制御線144が画素回路110毎にY方向に分岐した分岐部142aを有する点とを除き、図5に示した実施形態に係る画素回路110と同様に構成される。
この構成によれば、制御線144がトランジスター121のゲートと交差しないように設けられる場合に比べて、X方向に延在する複数の制御線(走査線12、制御線143、144、145)を高密度に配線することができ、制御線の狭ピッチ化が可能となる。これにより電気光学装置(表示部)の小型化及び表示の高精細化が可能となる。
図13は変形例1に係る電気光学装置の動作を説明するためのタイミングチャートである。図13に示すように、変形例1に係る走査線駆動回路20は、制御線144に供給する電位を第2電位V2から第1電位V1へと切り替える第5切替期間T5の時間長が、第1電位V1から第2電位V2へと切り替える第6切替期間T6の時間長に比べて十分に長くなるように、制御線144に供給する電位を変化させる。
上述のとおり、ゲート電極G1(トランジスター121のゲートノードg)の電位は、第5切替期間T5に先行する書込期間において、OLED130の輝度を規定する電位Vgateに定められる。従って、第5切替期間T5において、制御線144の電位が急激に変化し、当該電位変動がゲート電極G1に伝播する場合、各画素は画像信号Vidの規定する階調を正確に表示できない。
これに対して、変形例1に係る走査線駆動回路20は、第5切替期間T5の時間長を、第6切替期間T6の時間長に十分に長くして、制御信号Gel(i)がHレベルからLレベルに変化する際の波形を緩やかな波形とすることにより、制御線144の電位変動が、ゲートノードg(ゲート電極G1)に伝播することを防止する。これにより、各画素は、画像信号Vidの規定する階調を正確に表示することが可能となり、高品位の表示が可能となる。
上述した実施形態では、各画素回路110は、平面視したときに、走査線12及び制御線143と、ゲート電極G1とが交差する構成であったが、走査線12及び制御線143の他に、制御線145がゲート電極G1と交差する構成であってもよい。
図14は、変形例2に係る画素回路110の構成を示す平面図である。変形例2に係る画素回路110は、平面視したときに制御線145とゲート電極G1とが交差する点と、制御線145が画素回路110毎にY方向に分岐した分岐部145aを有する点とを除き、図5に示した実施形態に係る画素回路110と同様に構成される。
この構成によれば、制御線145がトランジスター121のゲートと交差しないように設けられる場合に比べて、X方向に延在する複数の制御線(走査線12、制御線143、144、145)を高密度に配線することができ、制御線の狭ピッチ化が可能となる。これにより電気光学装置(表示部)の小型化及び表示の高精細化が可能となる。
また、制御線145とゲート電極G1とが交差する場合、走査線駆動回路20は、図15に示すように、制御信号Gorst(i)がLレベルからHレベルに変化する際の波形が、HレベルからLレベルに変化する際の波形に比べて緩やかになるように、制御線145に供給する電位を切り替えてもよい。
図15は変形例2に係る電気光学装置の動作を説明するためのタイミングチャートである。
図15に示すように、変形例2に係る走査線駆動回路20は、制御線145に供給する電位を第1電位V1から第2電位V2へと切り替える第8切替期間T8の時間長が、第2電位V2から第1電位V1へと切り替える第7切替期間T7の時間長に比べて十分に長くなるように、制御線145に供給する電位を変化させる。この場合、トランジスター121のゲートノードg(ゲート電極G1)の電位が、OLED130の輝度を規定する電位Vgateに確定した後において、制御線145に電位変動がゲート電極G1に伝播することを防止し、各画素が、画像信号Vidの規定する階調を正確に表示することを可能とする。
上述した実施形態及び変形例では、各画素回路110は、トランジスター121~125、OLED130、及び、保持容量132を備えるものであったが、画素回路110は、少なくとも、トランジスター121、トランジスター122、及び、OLED130を備えるものであればよい。この場合、表示部100は、上述した実施形態及び変形例において表示部100に設けられたX方向に延在する複数の制御線(走査線12、制御線143、144、145)のうち、変形例3の画素回路110が備えるトランジスターに対応する制御線のみを、各行に設けられるものであればよい。すなわち、変形例3に係る表示部100には、各行において、走査線12を含む1以上の制御線が設けられるものであればよい。例えば、各画素回路110が、トランジスター121、トランジスター122、OLED130、及び、保持容量132を備える場合、各行に対応する制御線として、走査線12のみが設けられることになる。また、各画素回路110は、トランジスター121~125以外のトランジスターを備えてもよく、この場合、表示部100には、当該トランジスターに対応する制御線が設けられてもよい。
各行において走査線12を含む1以上の制御線が設けられる場合、各行に設けられたX方向に延在する1以上の制御線のうちの少なくとも1本の制御線が、平面視してトランジスター121のゲートノードg(ゲート電極G1)と交差するように設けられる。これにより、X方向に延在する制御線を高密度に配線することができ、電気光学装置(表示部)の小型化及び表示の高精細化が可能となる。
さらに、走査線駆動回路20は、各行に設けられる1以上制御線のうち、平面視してゲート電極G1と交差する少なくとも1本の制御線の電位を、補償期間の終了時から次の走査期間の開始時までの間に変化させる場合には、当該電位変化の波形を緩やかなものにすることが好ましい。例えば、ゲート電極G1と走査線12とが交差する場合は、走査線駆動回路20は、走査線12に供給する電位を第1電位V1から第2電位V2へと切り替える第2切替期間T2の時間長を、第2電位V2から第1電位V1へと切り替える第1切替期間T1の時間長に比べて、十分に長くなるように、走査線12に供給する電位を変化させればよい。これにより、ゲート電極G1と交差する制御線の電位変化が、ゲート電極G1に伝播することを防止することができ、各画素は、画像信号Vidの規定する階調を正確に表示することが可能となる。
上述した実施形態及び変形例では、各レベルシフト回路LSは、保持容量41、保持容量44、トランジスター45、トランジスター43、及び、トランスミッションゲート42を備えるものであったが、レベルシフト回路LSは、少なくとも、保持容量44、トランジスター43、及び、トランジスター45を備えるものであればよい。この場合、データ信号供給回路70及びデマルチプレクサDMは、書込期間において、保持容量44の他方の電極にデータ信号Vd(j)を供給すればよい。
レベルシフト回路LSが保持容量41を備えない場合であっても、保持容量44の他方の電極に供給されるデータ信号Vd(j)は、容量比k1により圧縮されたうえでゲートノードgに供給される。これにより、データ信号を細かい精度で刻まなくても、駆動トランジスターのゲートノードの電位を細かい精度で設定することが可能となるため、電流を発光素子に対して精度良く供給することができ、高品位の表示が可能となる。
上述した実施形態及び変形例では、データ線駆動回路10は、レベルシフト回路LS、デマルチプレクサDM、及び、データ信号供給回路70を備えるものであったが、データ線駆動回路10は、少なくともデータ信号供給回路70を備えるものであればよい。この場合、データ線駆動回路10は、ゲートノードgに直接データ信号Vd(j)を供給する。
さらに、上述した実施形態及び変形例では、表示パネル2は、各列に保持容量50を備えたが、これを備えずに構成されても良い。
上述した実施形態及び変形例において、制御回路3と表示パネル2とは別体としたが、制御回路3と表示パネル2とを同一の基板上に形成してもよい。例えば、制御回路3を、表示部100、データ線駆動回路10、走査線駆動回路20等とともに、シリコン基板に集積化しても良い。
上述した実施形態及び変形例では、電気光学装置1をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。例えば、SOI基板であってもよい。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、本発明は、画素回路110が微細化されて、トランジスター121において、ゲート電圧Vgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。
また、画素回路の微細化を必要としない場合に、本発明を適用してもよい。
上述した実施形態及び変形例では、データ線14を3列毎にグループ化するとともに、各グループにおいてデータ線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数は、「2」以上「3n」以下の所定数であればよい。例えば、グループを構成するデータ線数は、「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサDMを用いないで各列のデータ線14にデータ信号を一斉に線順次で供給する構成でも良い。
上述した実施形態及び変形例では、画素回路110におけるトランジスター121~125をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型及びNチャネル型を適宜組み合わせても良い。
例えば、トランジスター121~125をNチャネル型で統一する場合、上述した実施形態及び変形例における、データ信号Vd(j)とは、正負が逆転した電位を、各画素回路110に供給すればよい。また、この場合、トランジスター121~125のソース及びドレインは、上述した実施形態及び変形例とは逆転した関係となる。
また、上述した実施形態及び変形例では、トランジスター45をPチャネル型とし、トランジスター43をNチャネル型としたが、Pチャネル型またはNチャネル型で統一してもよい。トランジスター45をNチャネル型とし、トランジスター43をPチャネル型としてもよい。
また、上述した実施形態及び変形例では、各トランジスターはMOS型のトランジスターとしたが、薄膜トランジスターであってもよい。
上述した実施形態及び変形例では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
次に、実施形態等や応用例に係る電気光学装置1を適用した電子機器について説明する。電気光学装置1は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
まず、図16に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図17に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置1Lと右眼用の電気光学装置1Rとが設けられる。
電気光学装置1Lの画像表示面は、図17において左側となるように配置している。これによって電気光学装置1Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置1Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置1Rの画像表示面は、電気光学装置1Lとは反対の右側となるように配置している。これによって電気光学装置1Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置1Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置1Lに表示させ、右眼用画像を電気光学装置1Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
Claims (9)
- 発光素子と、
第1のゲート電極とソースとの間の電圧に応じた電流を前記発光素子に供給する第1のトランジスターと、
前記第1のトランジスターのソースと電気的に接続される給電線と、
平面視で、前記第1のトランジスターのソースと前記第1のトランジスターのドレインとに挟まれた領域と重なる、第1の配線層と、
前記第1のゲート電極と前記第1の配線層との間の層に設けられ、前記第1のゲート電極と前記第1の配線層とを電気的に接続するための第1のコンタクトホールを有する第1の絶縁層と、
前記第1のコンタクトホールは、平面視で、前記第1のトランジスターのソースと前記第1のトランジスターのドレインとに挟まれた領域と重なる、電気光学装置であって、
走査線と、
前記第1の絶縁層が有する第2のコンタクトホールを介して前記走査線と電気的に接続される第2のゲート電極を有する第2のトランジスターと、
を備え、
前記第2のコンタクトホールは、平面視で、前記第2のトランジスターのソースと前記第2のトランジスターのドレインとに挟まれた領域に設けられ、
前記走査線は、平面視で、前記第2のゲート電極と重なるように設けられる、
ことを特徴とする電気光学装置。 - 前記走査線は、前記第1の配線層と同層に設けられる、
ことを特徴とする請求項1に記載の電気光学装置。 - 前記第1の絶縁層は、前記第1の配線層と前記第1のゲート電極とに接するように設けられる、
ことを特徴とする請求項1または2に記載の電気光学装置。 - 前記第1のトランジスターは、Pチャネル型トランジスターである、
ことを特徴とする請求項1乃至3のいずれか1項に記載の電気光学装置。 - 前記第1のトランジスターおよび前記第2のトランジスターは、Pチャネル型トランジスターである、
ことを特徴とする請求項1または2に記載の電気光学装置。 - 前記給電線は、電源の高位側となる電位が供給される、
ことを特徴とする請求項1乃至5のいずれか1項に記載の電気光学装置。 - 前記第1のトランジスターのソースと電気的に接続され、平面視で、前記第1のトランジスターのソースと前記第1のトランジスターのドレインとに挟まれた領域と重なる、第2の配線層、を備える、
ことを特徴とする請求項1乃至6のいずれか1項に記載の電気光学装置。 - 平面視で、前記第2の配線層と、前記第1のトランジスターのソースと前記第1のトランジスターのドレインとに挟まれた領域と、が重なる領域の面積は、前記第1の配線層と、前記第1のトランジスターのソースと前記第1のトランジスターのドレインとに挟まれた領域と、が重なる領域の面積よりも大きい、
ことを特徴とする請求項7に記載の電気光学装置。 - 請求項1乃至8のいずれかに記載の電気光学装置を備える、
ことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022136154A JP7248181B2 (ja) | 2021-01-07 | 2022-08-29 | 電気光学装置及び電子機器 |
JP2023041977A JP7505612B2 (ja) | 2022-08-29 | 2023-03-16 | 電気光学装置及び電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021001223A JP2021064002A (ja) | 2021-01-07 | 2021-01-07 | 電気光学装置及び電子機器 |
JP2022136154A JP7248181B2 (ja) | 2021-01-07 | 2022-08-29 | 電気光学装置及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021001223A Division JP2021064002A (ja) | 2021-01-07 | 2021-01-07 | 電気光学装置及び電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023041977A Division JP7505612B2 (ja) | 2022-08-29 | 2023-03-16 | 電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022177027A true JP2022177027A (ja) | 2022-11-30 |
JP7248181B2 JP7248181B2 (ja) | 2023-03-29 |
Family
ID=87885086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022136154A Active JP7248181B2 (ja) | 2021-01-07 | 2022-08-29 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7248181B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008096955A (ja) * | 2006-09-13 | 2008-04-24 | Seiko Epson Corp | 電子回路、その駆動方法、電気光学装置および電子機器 |
JP2010019951A (ja) * | 2008-07-09 | 2010-01-28 | Seiko Epson Corp | 電気光学装置および電子機器 |
-
2022
- 2022-08-29 JP JP2022136154A patent/JP7248181B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008096955A (ja) * | 2006-09-13 | 2008-04-24 | Seiko Epson Corp | 電子回路、その駆動方法、電気光学装置および電子機器 |
JP2010019951A (ja) * | 2008-07-09 | 2010-01-28 | Seiko Epson Corp | 電気光学装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP7248181B2 (ja) | 2023-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6056175B2 (ja) | 電気光学装置及び電子機器 | |
US9679521B2 (en) | Electro-optical device and electronic apparatus | |
JP5998458B2 (ja) | 画素回路、電気光学装置、および電子機器 | |
JP5879944B2 (ja) | 電気光学装置、および電子機器 | |
JP5929121B2 (ja) | 電気光学装置および電子機器 | |
JP6213644B2 (ja) | 電気光学装置および電子機器 | |
JP6822595B2 (ja) | 電気光学装置及び電子機器 | |
JP6152902B2 (ja) | 電気光学装置、および電子機器 | |
JP6583464B2 (ja) | 電気光学装置及び電子機器 | |
JP7248181B2 (ja) | 電気光学装置及び電子機器 | |
JP7505612B2 (ja) | 電気光学装置及び電子機器 | |
JP6702492B2 (ja) | 電気光学装置及び電子機器 | |
JP6315072B2 (ja) | 電気光学装置及び電子機器 | |
JP6673406B2 (ja) | 電気光学装置および電子機器 | |
JP2021064002A (ja) | 電気光学装置及び電子機器 | |
JP6376258B2 (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220928 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220928 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7248181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |