JP2022173454A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2022173454A JP2022173454A JP2022156211A JP2022156211A JP2022173454A JP 2022173454 A JP2022173454 A JP 2022173454A JP 2022156211 A JP2022156211 A JP 2022156211A JP 2022156211 A JP2022156211 A JP 2022156211A JP 2022173454 A JP2022173454 A JP 2022173454A
- Authority
- JP
- Japan
- Prior art keywords
- write
- block
- data
- host
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 186
- 239000000872 buffer Substances 0.000 claims abstract description 111
- 238000003860 storage Methods 0.000 claims description 138
- 238000012508 change request Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 20
- 238000012546 transfer Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- 230000004044 response Effects 0.000 description 14
- 238000007726 management method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000013507 mapping Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 101100481703 Arabidopsis thaliana TMK2 gene Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 235000019580 granularity Nutrition 0.000 description 2
- 238000012005 ligant binding assay Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013403 standard screening design Methods 0.000 description 2
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Description
データセンターのサーバにおいても、ストレージデバイスとしてSSDが使用されている。
このため、最近では、ホストがストレージデバイス内の不揮発性メモリを直接的に制御することを可能にする新たな技術が提案され始めている。
本発明が解決しようとする課題は、ホスト側の負担を軽減することができるメモリシステムおよび制御方法を提供することである。
まず、図1を参照して、本実施形態に係るメモリシステムとホストとの関係を説明する。
このメモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、NANDフラッシュ技術ベースのフラッシュストレージデバイス3として実現されている。
ホスト(サーバ)2と複数のフラッシュストレージデバイス3は、インタフェース50を介して相互接続される(内部相互接続)。この相互接続のためのインタフェース50としては、これに限定されないが、PCI Express(PCIe)(登録商標)、NVM Express(NVMe)(登録商標)、Ethernet(登録商標)、NVMe over Fabrics(NVMeOF)等を使用し得る。
ホスト2がデータセンター内のサーバによって実現されるケースにおいては、このホスト(サーバ)2は、ネットワーク60を介して複数のエンドユーザ端末(クライアント)61に接続されてもよい。ホスト2は、これらエンドユーザ端末61に対して様々なサービスを提供することができる。
ホスト(サーバ)2においては、複数のエンドユーザにそれぞれ対応する複数の仮想マシン401が実行される。各仮想マシン401においては、対応するエンドユーザによって使用される、オペレーティングシステムおよびユーザアプリケーション402が実行される。
LBAベースのブロックI/Oサービスにおいては、論理アドレス(LBA)それぞれとフラッシュストレージデバイス3の物理アドレスそれぞれとの間のマッピングを管理するLUTが使用されてもよい。
ホスト(サーバ)2においては、複数の仮想マシン401にそれぞれ対応する複数のライトバッファ(WB)404が管理されていてもよい。あるユーザアプリケーション402からのライトデータは、このユーザアプリケーション402に対応する仮想マシン401用のライトバッファ(WB)404に一時的に格納されてもよい。
本実施形態においては、各ライトコマンドは、書き込まれるべきデータ(ライトデータ)が格納されているホスト2のライトバッファ(WB)404内の記憶位置を示す記憶位置情報を指定する。また、各ライトコマンドは、データ(ライトデータ)が書き込まれるべき領域(QoSドメイン)の識別子(QoSドメインID)を指定することができる。あるQoSドメインIDを指定するライトコマンドをホスト2から受信した場合、フラッシュストレージデバイス3は、複数のQoSドメイン601によって共有される共通ブロック群602のうちの一つのブロックを選択し、この選択したブロックを、このQoSドメインIDを有するQoSドメイン用の書き込み先ブロックとして割り当てる。
フリーブロックとは、新たな書き込み先ブロックとして再使用(再割り当て)可能な状態(フリー状態)のブロックを意味する。フリーブロックの典型的な例は、有効データを格納していないブロックである。有効データとは、LBAのようなタグに関連付けられている最新のデータを意味する。つまり、ホスト2のLUTから最新のデータとしてリンクされているデータは有効データである。また、無効データとは、LBAのようタグに関連付けられていないデータを意味する。ホスト2のLUTからリンクされていないデータは無効データである。例えば、あるLBAに対応する更新データがフラッシュストレージデバイス3に書き込まれた場合には、このLBAに対応する以前のデータは無効データとなる。
各QoSドメインに含まれるブロックの各々について、ホスト2は、各ブロックに格納されているデータが有効データまたは無効データのいずれであるかを、LUTを使用して管理することができる。また、ホスト2は、既にデータが書き込まれている一つのブロックを新たな書き込み先ブロックとして再使用可能な状態(フリーブロック)に遷移させるためのコマンド(リユースコマンド)をフラッシュストレージデバイス3に送信することができる。
フラッシュストレージデバイス3は、コントローラ4および不揮発性メモリ(NAND型フラッシュメモリ)5を備える。フラッシュストレージデバイス3は、ランダムアクセスメモリ、例えば、DRAM6も備えていてもよい。
NAND型フラッシュメモリ5のメモリセルアレイは、複数のブロックBLK0~BLKm-1を含む。ブロックBLK0~BLKm-1の各々は複数のページ(ここではページP0~Pn-1)を含む。ブロックBLK0~BLKm-1は、消去単位として機能する。ブロックは、「消去ブロック」、「物理ブロック」、または「物理消去ブロック」と称されることもある。ページP0~Pn-1は、データ書き込み動作およびデータ読み込み動作の単位である。
コントローラ4は、ホストインタフェース11、CPU12、NANDインタフェース13、およびDRAMインタフェース14、直接メモリアクセスコントローラ(DMAC)15、ECCエンコード/デコード部16等を含む。これらホストインタフェース11、CPU12、NANDインタフェース13、DRAMインタフェース14、DMAC15、ECCエンコード/デコード部16は、バス10を介して相互接続される。
本実施形態では、ライトコマンドとしては、QoSドメインIDとタグとを指定し物理アドレスを指定しないタイプのライトコマンドが使用されてもよい。
本実施形態では、ライトデータの書き込み動作が終了(例えばフォギー書き込み動作とファイン書き込み動作の双方が終了)してこのライトデータが読み出し可能となる前に、このライトデータを読み出し対象データとして指定するリードコマンドがホスト2から受信された場合には、リード制御部22は、ホスト2のライトバッファからこの読み出し対象データを読み出し、この読み出したデータをホスト2に返す。したがって、ホスト2は、リードすべきデータがNAND型フラッシュメモリ5から読み出し可能であるか否かをチェックする処理およびライトバッファに向けたリード要求とフラッシュストレージデバイス3に向けたリードコマンドを選択的に発行する処理を行わずとも、フラッシュストレージデバイス3に向けたリードコマンドそれぞれを発行するというシンプルな処理を行うだけで、所望のデータをフラッシュストレージデバイス3から受け取ることができる。
DRAMインタフェース14は、CPU12の制御の下、DRAM6を制御するように構成されたDRAM制御回路である。DRAM6の記憶領域は、ブロック管理テーブル32を格納するために使用される。また、DRAM6の記憶領域は、ライトデータ等を一時的に格納するための内部バッファとしても利用され得る。なお、内部バッファがフラッシュストレージデバイス3内に存在しない、または内部バッファの容量がほぼゼロに近い、というバッファレス構成がフラッシュストレージデバイス3に適用されてもよい。
DMAC15は、CPU12の制御の下、ホスト2内のメモリ(ライトバッファ)とDRAM6(内部バッファ)との間のデータ転送を実行する。ホスト2のライトバッファから内部バッファにライトデータを転送すべき場合には、CPU12は、ライトバッファ上の位置を示す転送元アドレス、データサイズ、内部バッファ上の位置を示す転送先アドレスをDMAC15に対して指定する。
ライトコマンドは、フラッシュストレージデバイス3にデータの書き込みを要求するコマンドである。このライトコマンドは、コマンドID、QoSドメインID、タグ、長さ、ライトバッファアドレス、等を含んでもよい。
長さは、書き込まれるべきライトデータの長さを示す。この長さ(データ長)は、上述の粒度(Grainとしても参照される)の数によって指定されてもよいし、LBAの数によって指定されてもよいし、あるいはバイトによって指定されてもよい。
コントローラ4は、ホスト2から受信されるQoSドメインクリエートコマンドに基づいて、QoSドメインクリエートコマンドによって指定された容量を有するQoSドメインを作成することができる。この場合、コントローラ4は、図2の共通ブロック群602のうちの、指定された容量に対応する個数のブロックを、このQoSドメイン用に確保(予約)してもよい。ホスト2がQoSドメインクリエートコマンドを送信する度に、新たなQoSドメインが作成される。
各ブロックの状態は、有効データを格納しているアクティブブロック(クローズ状態のブロック)と、有効データを格納しておらず書き込み先ブロックとして再使用可能なフリーブロックとに大別される。あるQoSドメインにおいては、アクティブブロックである各ブロックは、このQoSドメインに対応するアクティブブロックリストによって管理される。一方、各QoSドメインの各フリーブロックは、共通ブロック群602によって管理される。
アドレス記録要求は、ライトコマンドに関連付けられたライトデータが書き込まれたNAND型フラッシュメモリ5内の記憶位置(物理記憶位置)を示す物理アドレスをホスト2に通知するために使用される。このアドレス記録要求は、QoSドメインID、タグ、物理アドレス、長さを含んでもよい。
リードコマンドは、フラッシュストレージデバイス3にデータの読み出しを要求するコマンドである。このリードコマンドは、コマンドID、QoSドメインID、物理アドレス、長さ、リードバッファアドレスを含んでもよい。
QoSドメインクリエートコマンドは、QoSドメインを作成するためのコマンドである。このQoSドメインクリエートコマンドは、コマンドID、QoSドメインID、容量を含んでもよい。
コマンドIDはこのコマンド(このQoSドメインクリエートコマンド)の固有の識別子である。QoSドメインIDは、作成すべきQoSドメインの識別子である。容量は、作成すべきQoSドメイン用に確保すべき容量を示す。コントローラ4は、この容量に対応する個数のブロックを共通ブロック群602から確保し、このQoSドメインIDを指定するライトコマンドに応じて、この確保されたブロックのうちの一つのブロックをこのQoSドメイン用の書き込み先ブロックとして割り当てる。
ライトバッファ解放要求は、NAND型フラッシュメモリ5への書き込みが終了することによってNAND型フラッシュメモリ5から読み出し可能になったデータが格納されているライトバッファ内の領域を解放するために使用される。ライトバッファ解放要求は、ライトコマンドIDを含んでいてもよい。ライトコマンドIDは、解放可能なライトデータに対応するライトコマンドの識別子である。例えば、あるライトコマンドに関連付けられたライトデータの書き込みが終了した場合、フラッシュストレージデバイス3のコントローラ4は、このライトコマンドの識別子(コマンドID)を含むライトバッファ解放要求をホスト2に送信してもよい。あるいは、ライトバッファ解放要求は、ライトバッファ内の解放可能領域を示す記憶位置情報を含んでいてもよい。
コントローラ4は、ライトデータの書き込み動作が失敗した場合、現在の書き込み先ブロックとは異なる別のブロック内の書き込み先位置にこのライトデータを書き込む再書き込み動作を実行する。アドレス変更要求は、ホスト2に既に通知したライトデータの物理アドレスを新たな物理アドレスに変更するために使用される。
図12は、物理アドレスを規定するブロックアドレスおよびオフセットを示す。
ページサイズ(各ページのユーザデータ格納領域)が16Kバイトであり、粒度(Grain)が4KBのサイズであるケースにおいては、このブロックBLKは、4×(n+1)個の領域に論理的に分割される。
オフセット+4はページ1の最初の4KB領域を示し、オフセット+5はページ1の2番目の4KB領域を示し、オフセット+6はページ1の3番目の4KB領域を示し、オフセット+7はページ1の4番目の4KB領域を示す。
ここでは、図示を簡単化するために、ある一つのスーパーブロックSB#1が4つのブロックBLK#11、BLK#21、BLK#31、BLK#41から構成されている場合が想定されている。スーパーブロックSB#1のブロックアドレス(スーパーブロックアドレス)はSB#1である。4つのブロックBLK#11、BLK#21、BLK#31、BLK#41は、異なる4個のNAND型フラッシュメモリチップからそれぞれ選択されたブロックであってもよい。
図14では、QoSドメイン#0、QoSドメイン#1、QoSドメイン#2、…、QoSドメイン#n-1が既に作成されている場合が明示されている。図14では、これらQoSドメインは四角によって表されている。あるQoSドメインを表す四角の縦幅は、このQoSドメインの容量を表している。
(1)ホスト2においては、ホストFTL701が実行される。このホストFTL701は、LBAのようなタグとフラッシュストレージデバイス3の物理アドレスそれぞれとの間のマッピングをLUTを使用して管理する。あるユーザアプリケーションからのライト要求に応じて、ホストFTL701は、このユーザアプリケーションに対応するQoSドメインのQoSドメインID、タグ、ライトバッファアドレスを指定するライトコマンドをフラッシュストレージデバイス3に送信する。ホストFTL701は、QoSドメインIDのみを指定すればよく、データが書き込まれるべきブロックおよびデータが書き込まれるべきページを指定する必要は無い。このため、ホストFTL701は、フラッシュストレージデバイス3内の不良ブロック、不良ページなどを管理する必要がなくなる。
ここでは、4つのワード線を往復する場合のフォギー・ファイン書き込み動作を例示する。また、ここでは、NAND型フラッシュメモリ5が、メモリセル当たりに4ビットのデータを格納するQLC-フラッシュである場合を想定する。NAND型フラッシュメモリ5内の一つの特定の書き込み先ブロック(ここでは、書き込み先ブロックBLK#1)に対するフォギー・ファイン書き込み動作は以下のように実行される。
(1)ホストFTL701は、QoSドメインID、タグ、ライトバッファアドレスを指定するライトコマンドをフラッシュストレージデバイス3に送信する。
(8)ライトデータの書き込みが終了してこのライトデータがNAND型フラッシュメモリ5から読み出し可能になった後、コントローラ4は、このライトデータが格納されているライトバッファ702内の領域を解放するための解放要求をホスト2に送出する。
(1)ホストFTL701があるユーザアプリケーションからのリード要求を受信した場合、ホストFTL701は、ホストFTL701内のLUTを参照して、このリード要求によって指定されるLBAのようなタグに対応する物理アドレスを取得する。ホストFTL701は、このユーザアプリケーションに対応するQoSドメインのQoSドメインIDと、取得した物理アドレス(ブロックアドレスとオフセット)と、長さと、リードバッファアドレスとを指定するリードコマンドを、フラッシュストレージデバイス3に送信する。
(1)ホストFTL701があるユーザアプリケーションからのリード要求を受信した場合、ホストFTL701は、ホストFTL701内のLUTを参照して、このリード要求によって指定されるLBAのようなタグに対応する物理アドレスを取得する。ホストFTL701は、このユーザアプリケーションに対応するQoSドメインのQoSドメインIDと、取得した物理アドレス(ブロックアドレスとオフセット)と、長さと、リードバッファアドレスとを指定するリードコマンドを、フラッシュストレージデバイス3に送信する。
図20は、フラッシュストレージデバイス3のコントローラ4によって管理される、複数のQoSドメインと共通フラッシュブロックプールとの関係を示す。
コントローラ4がQoSドメイン#0のQoSドメインID#0を指定するライトコマンドを受信した場合、コントローラ4は、QoSドメイン#0用の書き込み先ブロック(オープンブロック)が割り当て済みであるか否かを判定する。
コピー先ブロック全体がホストからのデータで満たされると、コントローラ4は、このコピー先ブロックをフラッシュブロックプール#0によって管理するとともに(クローズ)、共通フラッシュブロックプール801の内のフリーブロックをQoSドメイン#0用の新たなコピー先ブロック(オープンブロック)として割り当てる。
読み出すべきデータが格納されている記憶位置を示す物理アドレス(ブロックアドレス、オフセット)を指定するリードコマンドをホスト2から受信すると(ステップS11のYES)、コントローラ4は、この記憶位置のデータ(読み出し対象データ)の書き込み動作が既に終了しておりこのデータがNAND型フラッシュメモリ5から読み出し可能であるか否かを判定する(ステップS12)。
QoSドメインID、タグ、ライトバッファアドレスを指定するライトコマンドをホスト2から受信すると(ステップS21)、コントローラ4は、共通フラッシュブロックプール801内の一つのブロック(フリーブロック)を選択し、この選択したブロックを、ライトコマンドによって指定されたQoSドメインIDに対応するQoSドメイン用の書き込み先ブロックとして割り当てる。コントローラ4は、この書き込み先ブロックを、ライトコマンドに関連付けられたライトデータが書き込まれるべきブロックとして決定し、さらに、さらに、このライトデータが書き込まれるべき、この書き込み先ブロック内の書き込み先位置を決定する(ステップS22)。既にこのQoSドメイン用の書き込み先ブロックが割り当てられているならば、コントローラ4は、この既に割り当てられている書き込み先ブロックをライトデータが書き込まれるべきブロックとして決定すればよく、共通ブロック群602から一つのブロックをこのQoSドメイン用の書き込み先ブロックとして割り当てる動作を実行する必要は無い。
なお、本実施形態では、ライトデータの書き込み動作が終了してこのライトデータがNAND型フラッシュメモリ5から読み出し可能となる前に、このライトデータを読み出し対象データとして指定するリードコマンドがホスト2から受信された場合、コントローラ4は、ライトバッファからこの読み出し対象データを読み出した。しかし、別の実施形態では、ライトデータの書き込み動作が終了してこのライトデータがNAND型フラッシュメモリ5から読み出し可能となる前に、このライトデータを読み出し対象データとして指定するリードコマンドがホスト2から受信された場合、コントローラ4は、ライトバッファからこの読み出し対象データをリードコマンドに対する応答として返すように要求する転送要求をホスト2に送信してもよい。この転送要求は、読み出し対象データが格納されているライトバッファ内の位置を示す記憶位置情報を含んでいてもよい。
Random Access Memory)、PRAM(Phase change
Random Access Memory)、ReRAM(Resistive Random Access Memory)、又は、FeRAM(Ferroelectric Random Access Memory)のような他の様々な不揮発性メモリにも適用できる。
Claims (7)
- ホストに接続可能であって、
複数のブロックを含む不揮発性メモリと、
前記不揮発性メモリを制御するように構成されたコントローラと、
を具備し、
前記コントローラは、
ライトデータに対応する論理アドレスと、前記ライトデータが格納されている前記ホストのライトバッファ内の記憶位置を示す記憶位置情報と、を指定するライトコマンドを前記ホストから受信し、
前記ライトデータを書き込むための第1ブロックと、前記ライトデータを書き込むための前記第1ブロック内の書き込み先位置とを決定し、
前記ライトデータに対応する前記論理アドレスと、前記第1ブロックのブロックアドレスと、前記第1ブロック内の前記書き込み先位置を示すオフセットと、を前記ホストに通知し、
前記記憶位置情報に基づいて前記ライトデータを前記ホストのライトバッファから取得し、前記ライトデータを前記第1ブロック内の前記書き込み先位置に書き込み、
前記ライトデータに対応する前記論理アドレスと、前記第1ブロックの前記ブロックアドレスと、前記第1ブロック内の前記書き込み先位置を示す前記オフセットとを前記ホストに通知した後に、前記ライトデータの書き込み動作が失敗したか否か判断するように構成される、
メモリシステム。 - 前記コントローラは、前記不揮発性メモリにおいて第1のデータが格納されている記憶位置を示す物理アドレスを指定する前記ホストから受信したリードコマンドに対して、前記第1のデータの書き込み動作が終了しており前記第1のデータが前記不揮発性メモリから読み出し可能である場合、前記第1のデータを前記不揮発性メモリから読み出すように構成される請求項1に記載のメモリシステム。
- 前記コントローラは、前記ライトデータの書き込み動作が終了して前記ライトデータが前記不揮発性メモリから読み出し可能となる前に、前記不揮発性メモリにおいて前記ライトデータが格納されている記憶位置を示す物理アドレスを指定するリードコマンドを前記ホストから受信した場合、前記ホストのライトバッファから前記ライトデータを読み出し、前記読み出したライトデータを前記ホストに送信するように構成される請求項1に記載のメモリシステム。
- 前記コントローラは、前記ライトデータの書き込み動作が失敗した場合、前記第1ブロックとは異なる第2ブロック内の書き込み先位置に前記ライトデータを書き込み、前記ライトデータに対応する前記論理アドレスと、前記第2ブロックのブロックアドレスと、前記第2ブロック内の前記書き込み先位置を示すオフセットと、を前記ホストにアドレス変更要求として通知するように構成される請求項1に記載のメモリシステム。
- 前記コントローラは、前記ライトデータの書き込み動作が失敗した場合、前記ライトデータを前記ライトバッファから再び取得するように構成される請求項4に記載のメモリシステム。
- 前記コントローラは、前記ライトデータの書き込み動作が終了して前記ライトデータが前記不揮発性メモリから読み出し可能となった後、前記ライトデータが格納されている前記ライトバッファ内の領域を解放するための解放要求を前記ホストに送信するように構成される請求項1に記載のメモリシステム。
- 前記コントローラは、前記ライトデータに対応する前記論理アドレスと、前記第1ブロックの前記ブロックアドレスと、前記第1ブロック内の前記書き込み先位置を示す前記オフセットと、を前記ホストに通知した後に、前記記憶位置情報に基づいて前記ライトデータを前記ホストのライトバッファから取得するように構成される請求項1に記載のメモリシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022156211A JP7358594B2 (ja) | 2019-01-29 | 2022-09-29 | メモリシステム |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013220A JP7155028B2 (ja) | 2019-01-29 | 2019-01-29 | メモリシステムおよび制御方法 |
JP2022156211A JP7358594B2 (ja) | 2019-01-29 | 2022-09-29 | メモリシステム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019013220A Division JP7155028B2 (ja) | 2019-01-29 | 2019-01-29 | メモリシステムおよび制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022173454A true JP2022173454A (ja) | 2022-11-18 |
JP7358594B2 JP7358594B2 (ja) | 2023-10-10 |
Family
ID=71733706
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019013220A Active JP7155028B2 (ja) | 2019-01-29 | 2019-01-29 | メモリシステムおよび制御方法 |
JP2022156211A Active JP7358594B2 (ja) | 2019-01-29 | 2022-09-29 | メモリシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019013220A Active JP7155028B2 (ja) | 2019-01-29 | 2019-01-29 | メモリシステムおよび制御方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US10929067B2 (ja) |
JP (2) | JP7155028B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7155028B2 (ja) * | 2019-01-29 | 2022-10-18 | キオクシア株式会社 | メモリシステムおよび制御方法 |
KR20200125216A (ko) * | 2019-04-26 | 2020-11-04 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 이를 포함하는 전자 장치 및 데이터 저장 장치의 동작 방법 |
US11157193B2 (en) * | 2019-12-16 | 2021-10-26 | Micron Technology, Inc. | Coherency issue resolution in logical to physical page translation in a memory sub-system |
CN112114753B (zh) * | 2020-09-17 | 2022-09-30 | 杭州海康威视***技术有限公司 | 一种数据写入方法、装置及设备 |
KR102351237B1 (ko) * | 2021-04-29 | 2022-01-13 | 삼성전자주식회사 | 메모리 저장 장치 및 통신 시스템 |
US11809745B2 (en) | 2021-05-13 | 2023-11-07 | Western Digital Technologies, Inc. | Multi-fetching data for multi-pass programming within storage devices |
US20230136664A1 (en) * | 2021-11-02 | 2023-05-04 | SK Hynix Inc. | Storage device and electronic device |
CN117420966B (zh) * | 2023-12-19 | 2024-05-28 | 深圳大普微电子股份有限公司 | 物理地址的编址方法及闪存设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162068A (ja) * | 2016-03-08 | 2017-09-14 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
JP2018120317A (ja) * | 2017-01-24 | 2018-08-02 | 富士通株式会社 | 情報処理装置,制御プログラムおよび情報処理方法 |
JP2018160155A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 記憶装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6691205B2 (en) * | 2001-03-05 | 2004-02-10 | M-Systems Flash Disk Pioneers Ltd. | Method for using RAM buffers with simultaneous accesses in flash based storage systems |
JP4082913B2 (ja) * | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
JP2008226040A (ja) | 2007-03-14 | 2008-09-25 | Hitachi Ltd | 情報処理装置及びコマンド多重度制御方法 |
JP5846196B2 (ja) | 2011-02-23 | 2016-01-20 | 住友ベークライト株式会社 | シリコーンゴム系硬化性組成物、成形体及び医療用チューブ |
JP5687639B2 (ja) * | 2012-02-08 | 2015-03-18 | 株式会社東芝 | コントローラ、データ記憶装置及びプログラム |
US9164888B2 (en) | 2012-12-10 | 2015-10-20 | Google Inc. | Using a logical to physical map for direct user space communication with a data storage device |
US9652376B2 (en) * | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US9092362B1 (en) | 2014-03-13 | 2015-07-28 | NXGN Data, Inc. | Programmable data write management system and method for operating the same in a solid state drive |
WO2016056104A1 (ja) * | 2014-10-09 | 2016-04-14 | 株式会社日立製作所 | ストレージ装置、及び、記憶制御方法 |
US20160266802A1 (en) | 2015-03-10 | 2016-09-15 | Kabushiki Kaisha Toshiba | Storage device, memory system and method of managing data |
US20160321010A1 (en) | 2015-04-28 | 2016-11-03 | Kabushiki Kaisha Toshiba | Storage system having a host directly manage physical data locations of storage device |
US20170123991A1 (en) * | 2015-10-28 | 2017-05-04 | Sandisk Technologies Inc. | System and method for utilization of a data buffer in a storage device |
US10642496B2 (en) * | 2016-04-01 | 2020-05-05 | Sandisk Technologies Inc. | Out of order read transfer with host memory buffer |
JP2019008730A (ja) | 2017-06-28 | 2019-01-17 | 東芝メモリ株式会社 | メモリシステム |
KR102395190B1 (ko) * | 2017-07-31 | 2022-05-06 | 삼성전자주식회사 | 호스트와 인터페이스를 수행하는 스토리지 장치, 호스트 및 스토리지 장치의 동작방법 |
JP2019079464A (ja) * | 2017-10-27 | 2019-05-23 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
JP7048289B2 (ja) * | 2017-12-08 | 2022-04-05 | キオクシア株式会社 | 情報処理装置および方法 |
JP6967959B2 (ja) * | 2017-12-08 | 2021-11-17 | キオクシア株式会社 | メモリシステムおよび制御方法 |
JP2019191909A (ja) * | 2018-04-25 | 2019-10-31 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
JP7155028B2 (ja) * | 2019-01-29 | 2022-10-18 | キオクシア株式会社 | メモリシステムおよび制御方法 |
JP7143232B2 (ja) * | 2019-01-29 | 2022-09-28 | キオクシア株式会社 | メモリシステムおよび制御方法 |
-
2019
- 2019-01-29 JP JP2019013220A patent/JP7155028B2/ja active Active
- 2019-09-09 US US16/564,412 patent/US10929067B2/en active Active
-
2021
- 2021-01-08 US US17/144,641 patent/US11461049B2/en active Active
-
2022
- 2022-08-30 US US17/898,774 patent/US11829648B2/en active Active
- 2022-09-29 JP JP2022156211A patent/JP7358594B2/ja active Active
-
2023
- 2023-10-11 US US18/484,542 patent/US20240036769A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162068A (ja) * | 2016-03-08 | 2017-09-14 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
JP2018120317A (ja) * | 2017-01-24 | 2018-08-02 | 富士通株式会社 | 情報処理装置,制御プログラムおよび情報処理方法 |
JP2018160155A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020123038A (ja) | 2020-08-13 |
JP7358594B2 (ja) | 2023-10-10 |
US10929067B2 (en) | 2021-02-23 |
US11461049B2 (en) | 2022-10-04 |
US20210124531A1 (en) | 2021-04-29 |
JP7155028B2 (ja) | 2022-10-18 |
US11829648B2 (en) | 2023-11-28 |
US20220413770A1 (en) | 2022-12-29 |
US20200241799A1 (en) | 2020-07-30 |
US20240036769A1 (en) | 2024-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7159069B2 (ja) | メモリシステムおよび制御方法 | |
JP7155028B2 (ja) | メモリシステムおよび制御方法 | |
CN109144888B (zh) | 存储器*** | |
US11119701B2 (en) | Memory system and method of controlling nonvolatile memory by controlling the writing of data to and reading of data from a plurality of blocks in the nonvalatile memory | |
JP7381678B2 (ja) | メモリシステム | |
US11409467B2 (en) | Memory system and method of controlling nonvolatile memory and for reducing a buffer size | |
US11675544B2 (en) | Memory system for controlling nonvolatile memory including a plurality of nonvolatile memory dies each including a plurality of physical blocks | |
JP7353934B2 (ja) | メモリシステムおよび制御方法 | |
JP2021033849A (ja) | メモリシステムおよび制御方法 | |
JP7392080B2 (ja) | メモリシステム | |
JP2019133391A (ja) | メモリシステムおよび制御方法 | |
JP2021033845A (ja) | メモリシステムおよび制御方法 | |
JP2019212103A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230927 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7358594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |