JP2022172728A - 基板処理装置及び基板処理方法 - Google Patents

基板処理装置及び基板処理方法 Download PDF

Info

Publication number
JP2022172728A
JP2022172728A JP2021078865A JP2021078865A JP2022172728A JP 2022172728 A JP2022172728 A JP 2022172728A JP 2021078865 A JP2021078865 A JP 2021078865A JP 2021078865 A JP2021078865 A JP 2021078865A JP 2022172728 A JP2022172728 A JP 2022172728A
Authority
JP
Japan
Prior art keywords
gas
chamber
substrate processing
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021078865A
Other languages
English (en)
Inventor
幕樹 戸村
Maju Tomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021078865A priority Critical patent/JP2022172728A/ja
Priority to TW111115573A priority patent/TW202303748A/zh
Priority to KR1020220052837A priority patent/KR20220152143A/ko
Priority to CN202210463121.4A priority patent/CN115312381A/zh
Priority to US17/736,048 priority patent/US20220356584A1/en
Publication of JP2022172728A publication Critical patent/JP2022172728A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Figure 2022172728000001
【課題】プラズマによる損傷を抑制する技術を提供する。
【解決手段】
一つの例示的実施形態において、基板処理装置が提供される。基板処理装置は、チャンバと、チャンバ内に設けられた基板支持器と、チャンバ内に設けられ、ＨＦガス及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。）を含む反応ガスの供給源に接続されるガス供給部と、ガス供給部からチャンバ内に供給される反応ガスからプラズマを生成するように構成されたプラズマ生成部と、を備え、チャンバ内でプラズマに暴露される部分の少なくとも一部が導電性のシリコン含有材料で構成されている。
【選択図】図１

Description

本開示の例示的実施形態は、基板処理装置及び基板処理方法に関する。
例えば、特許文献１にはプラズマを処理するチャンバの内側をコーティングする技術が開示されている
特開２０１６－２０８０３４号公報
本開示は、プラズマによる損傷を抑制する技術を提供する。
本開示の一つの例示的実施形態において、チャンバと、前記チャンバ内に設けられた基板支持器と、前記チャンバ内に配けられ、ＨＦガス及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。）を含む反応ガスの供給源に接続されるガス供給部と、前記ガス供給部から前記チャンバ内に供給される前記反応ガスからプラズマを生成するように構成されたプラズマ生成部と、を備え、前記チャンバ内で前記プラズマに暴露される部分の少なくとも一部が導電性のシリコン含有材料で構成されている、基板処理装置が提供される。
本開示の一つの例示的実施形態によれば、プラズマによる損傷を抑制する技術を提供することができる。
基板処理装置１を概略的に示す図である。 チャンバ本体１２の断面構造の一例を説明するための図である。 基板Ｗの断面構造の一例を示す図である。 本処理方法を示すフローチャートである。 エッチング後のマスク膜ＭＫの形状の一例を示す図である。 ステップＳＴ３における基板Ｗの断面構造の一例を示す図である。
以下、本開示の各実施形態について説明する。
一つの例示的実施形態において、基板処理装置が提供される。基板処理装置は、チャンバと、チャンバ内に設けられた基板支持器と、チャンバ内に設けられ、ＨＦガス及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。）を含む反応ガスの供給源に接続されるガス供給部と、ガス供給部からチャンバ内に供給される反応ガスからプラズマを生成するように構成されたプラズマ生成部と、を備え、チャンバ内でプラズマに暴露される部分の少なくとも一部が導電性のシリコン含有材料で構成されている。
一つの例示的実施形態において、チャンバ内に供給されるＣxＨyＦzガスの流量は、反応ガスの総流量に対して５体積％以上である。
一つの例示的実施形態において、チャンバの内壁は、導電性のシリコン含有材料からなるライナーが取り付けられて構成されている。
一つの例示的実施形態において、基板支持器に対向して配置される上部電極をさらに備え、上部電極は、ガス供給部を有する。
一つの例示的実施形態において、上部電極は、反応ガスをチャンバ内に供給する複数のガス吐出孔を有する天板を備え、天板が導電性のシリコン材料で構成されている。
一つの例示的実施形態において、チャンバに負の直流電圧又は低周波ＲＦ電力を供給するための電源を備える。
一つの例示的実施形態において、上部電極に負の直流電圧又は低周波ＲＦ電力を供給するための電源を備える。
一つの例示的実施形態において、チャンバを構成する側壁は、ガス供給部を有する。
一つの例示的実施形態において、基板処理方法が提供される。基板処理方法は、チャンバ内の基板支持器上にシリコン含有膜を有する基板を準備する工程と、ＨＦガス及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。）を含む反応ガスをチャンバ内に供給する工程と、シリコン含有膜をエッチングするために、チャンバ内に供給された反応ガスからプラズマを生成する工程と、を含み、チャンバ内でプラズマに暴露される部分の少なくとも一部が導電性のシリコン含有材料で構成されている。
一つの例示的実施形態において、ＣxＨyＦzガスの流量は、反応ガスの総流量に対して５体積％以上である。
一つの例示的実施形態において、チャンバの内壁は、導電性のシリコン含有材料からなるライナーが取り付けられて構成されている。
一つの例示的実施形態において、プラズマを生成する工程において、チャンバに負の直流電圧又は低周波ＲＦ電力を供給する。
一つの例示的実施形態において、チャンバを構成する側壁は、反応ガスをチャンバ内に供給するガス供給部を備える。
一つの例示的実施形態において、基板支持器に対向して配置される上部電極をさらに備え、上部電極は、反応ガスをチャンバ内に供給するガス供給部を備える。
一つの例示的実施形態において、上部電極は、反応ガスをチャンバ内に供給する複数のガス吐出孔を有する天板を備え、天板が導電性のシリコン材料で構成されている。
一つの例示的実施形態において、プラズマを生成する工程において、上部電極に負の直流電圧又は低周波ＲＦ電力を供給する。
一つの例示的実施形態において、ＣxＨyＦzガスは、Ｃ4Ｈ2Ｆ6ガス、Ｃ4Ｈ2Ｆ8ガス、Ｃ3Ｈ2Ｆ4ガス及びＣ3Ｈ2Ｆ6ガスからなる群から選択される少なくとも１種である。
一つの例示的実施形態において、反応ガスは、リン含有ガス、ハロゲン含有ガス、酸素含有ガス及び窒素含有ガスからなる群から選択される少なくとも１種をさらに含む。
以下、図面を参照して、本開示の各実施形態について詳細に説明する。なお、各図面において同一または同様の要素には同一の符号を付し、重複する説明を省略する。特に断らない限り、図面に示す位置関係に基づいて上下左右等の位置関係を説明する。図面の寸法比率は実際の比率を示すものではなく、また、実際の比率は図示の比率に限られるものではない。
＜基板処理装置１の構成＞
図１は、一つの例示的実施形態に係る基板処理装置１を概略的に示す図である。図１に示す基板処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、ゲートバルブ１２ｇにより開閉される。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられる。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持器１４を支持している。基板支持器１４は、内部空間１０ｓの中で基板Ｗを支持するように構成されている。
基板支持器１４は、下部電極１８及び静電チャック２０を有する。基板支持器１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。基板Ｗは、その静電引力によって静電チャック２０に引き付けられて、静電チャック２０によって保持される。
基板支持器１４上には、エッジリング２５が配置される。エッジリング２５は、リング状の部材である。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。基板Ｗは、静電チャック２０上、且つ、エッジリング２５によって囲まれた領域内に配置される。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニットから配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。基板処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
基板処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間の間隙に供給する。
基板処理装置１は、上部電極３０を更に備える。上部電極３０は、基板支持器１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、流量制御器群４１及びバルブ群４２を介して、ガスソース群４０が接続されている。ガス供給管３８、流量制御器群４１及びバルブ群４２は、ガスの供給源を構成している。当該ガスの供給源は、ガスソース群４０を更に含んでいてもよい。ガスソース群４０は、複数のガスソースを含む。複数のガスソースは、処理ガスのソースを含む。ガスソース群４０は、少なくとも、ＨＦガスのソース及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。）のソースを含む。流量制御器群４１は、複数の流量制御器を含む。流量制御器群４１の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。バルブ群４２は、複数の開閉バルブを含む。ガスソース群４０の複数のガスソースの各々は、流量制御器群４１の対応の流量制御器及びバルブ群４２の対応の開閉バルブを介して、ガス供給管３８に接続されている。
基板処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
基板処理装置１は、高周波電源６２及びバイアス電源６４を備えている。高周波電源６２は、高周波電力ＨＦを発生する電源である。高周波電力ＨＦは、プラズマの生成に適した第１の周波数を有する。第１の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、高周波電源６２の負荷側（下部電極１８側）のインピーダンスを高周波電源６２の出力インピーダンスに整合させるための回路を有する。なお、高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。高周波電源６２は、一例のプラズマ生成部を構成している。
バイアス電源６４は、電気バイアスを発生する電源である。バイアス電源６４は、下部電極１８に電気的に接続されている。電気バイアスは、第２の周波数を有する。第２の周波数は、第１の周波数よりも低い。第２の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。電気バイアスは、高周波電力ＨＦと共に用いられる場合には、基板Ｗにイオンを引き込むために基板支持器１４に与えられる。一例では、電気バイアスは、下部電極１８に与えられる。電気バイアスが下部電極１８に与えられると、基板支持器１４上に載置された基板Ｗの電位は、第２の周波数で規定される周期内で変動する。なお、電気バイアスは、静電チャック２０内に設けられたバイアス電極に与えられてもよい。
基板処理装置１においてプラズマ処理が行われる場合には、処理ガスがガスの供給源（ガスソース群４０、ガス供給管３８等）から上部電極３０のガス供給部を介して内部空間１０ｓに供給される。また、高周波電力ＨＦ及び／又は電気バイアスが供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界が内部空間１０ｓの中の処理ガスからプラズマを生成する。
基板処理装置１は、電源７０を備えてもよい。電源７０は、上部電極３０の天板３４及びチャンバ本体１２に接続されている。電源７０は、プラズマ処理中に負極性の直流電圧又は低周波電力を上部電極３０及びチャンバ本体１２の少なくともいずれか一方に供給するように構成されている。プラズマ中の正イオンは、負電位となった上部電極３０及び／又はチャンバ本体１２に引き込まれて衝突する。直流電圧又は低周波電力はパルス波として供給してもよく、連続波として供給してもよい。一例では、直流電源７０は、上部電極３０の天板３４及びチャンバ本体１２のいずれか一方のみに接続され、当該一方のみに負極性の直流電圧を供給するように構成されてよい。
基板処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、基板処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータが基板処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、基板処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、基板処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサは、制御プログラムを実行し、レシピデータに従って基板処理装置１の各部を制御する。一つの例示的実施形態において、制御部８０の一部又は全てが基板処理装置１の外部の装置の構成の一部として設けられてよい。
＜チャンバ１０内のプラズマ暴露部分の構成＞
一例では、チャンバ１０のうち、内部空間１０ｓで生成されるプラズマに暴露される部分は、導電性のシリコン含有材料で構成されている。
図２は、チャンバ本体１２の断面構造の一例を説明するための図である。図２に示すように、チャンバ本体１２は、外側から内側（内部空間１０ｓに面する側）に向かって、第１の層１２２と第２の層１２４とを備える。
第１の層１２２は、チャンバ本体１２の外壁を構成する。第１の層１２２は、例えばアルミニウムで形成される。第２の層１２４は、チャンバ本体１２の内壁を構成する。第２の層１２４は、内部空間１０ｓに生成されるプラズマに暴露される部分である。第２の層１２４は、導電性を有するシリコン含有材料から形成される。当該シリコン含有材料は、例えば、シリコン（単結晶シリコン、多結晶シリコン）や炭化シリコンでよい。第２の層１２４の厚みは、例えば５ｍｍ～５０ｍｍでよい。第２の層を構成するシリコン含有材料の表面は、カーボンによるコーティングがされてよい。
第２の層１２４は、第１の層１２２に着脱自在に取り付けられてよい。例えば、第２の層１２４は、第１の層１２２の内周面を覆う形状のライナー（内張り）として構成し、当該ライナーを第１の層１２２に着脱自在に取り付けてよい。一例では、第２の層１２４は、第１の層１２２と一体化して形成してよい。例えば、第１の層１２２の内周面にシリコン含有材料をコーティングして第２の層１２４を一体化して形成してよい。
チャンバ本体１２は、３つ以上の層を有してよく、例えば、第１の層１２２と第２の層１２４との間に第１の層１２２や第２の層１２２とは異なる材料からなる１つまたは複数の層をさらに有してよい。また、チャンバ本体１２は、単層でもよく、チャンバ本体１２全体が導電性を有するシリコン含有材料から構成されてよい。チャンバ本体１２の内側（内部空間１０ｓに面する側）の表面は、カーボンによるコーティングがされてよい。
上部電極３０の天板３４の下面は、内部空間１０ｓに面しており、チャンバ本体１２の第２の層と同じく、プラズマに暴露される部分である。天板３４は、導電性のシリコン含有材料で構成されている。天板３４は、例えば、シリコン（単結晶シリコン）や炭化シリコンで形成されてよい。天板３４を構成する材料と、チャンバ本体１２の第２の層とは、同一の材料でもよいし、異なる材料でもよい。天板３４の下面は、例えばカーボンによるコーティングがされてよい。
一例において、チャンバ本体１２及び上部電極３０のプラズマ暴露部分の一部のみを導電性のシリコン含有材料で構成してよい。例えば、上部電極３０の天板３４を導電性のシリコン含有材料で構成し、チャンバ本体１２は、表面に酸化イットリウム等の耐腐食性を有する膜を形成したアルミニウムで構成してよい。また例えば、チャンバ本体１２の内壁の一部又は全部を導電性のシリコン含有材料からなる第２の層１２４で構成し、上部電極３０の天板３４は、例えば、石英等の絶縁材料で構成してもよい。
また、チャンバ本体１２内のその他の部材のうち、内部空間１０ｓで生成されるプラズマに暴露され得る部材、例えば、シールド４６やバッフルプレート４８を、導電性のシリコン材料で構成してよい。
＜基板Ｗの一例＞
図３は、基板Ｗの断面構造の一例を示す図である。基板Ｗは、本処理方法が適用され得る基板の一例である。基板Ｗは、シリコン含有膜ＳＦを有する。基板Ｗは、下地膜ＵＦ及びマスク膜ＭＫを有してよい。図３に示すように、基板Ｗは、下地膜ＵＦ、シリコン含有膜ＳＦ及びマスク膜ＭＫがこの順で積層されて形成されてよい。
下地膜ＵＦは、例えば、シリコンウェハやシリコンウェハ上に形成された有機膜、誘電体膜、金属膜、半導体膜等でよい。下地膜ＵＦは、複数の膜が積層されて構成されてよい。
シリコン含有膜ＳＦは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜（ＳｉＯＮ膜）、Ｓｉ－ＡＲＣ膜でよい。シリコン含有膜ＳＦは、多結晶シリコン膜を含んでよい。シリコン含有膜ＳＦは、複数の膜が積層されて構成されてよい。シリコン酸化膜は、シリコン酸化膜、シリコン窒化膜及び多結晶シリコン膜からなる群から選択される少なくとも２種を含む積層膜であってよい。例えば、シリコン含有膜ＳＦは、シリコン酸化膜と多結晶シリコン膜とが交互に積層されて構成されてよい。また例えば、シリコン含有膜ＳＦは、シリコン酸化膜とシリコン窒化膜とが交互に積層されて構成されてもよい。
下地膜ＵＦ及び／又はシリコン含有膜ＳＦは、ＣＶＤ法、スピンコート法等により形成されてよい。下地膜ＵＦ及び／又はシリコン含有膜ＳＦは、平坦な膜であってよく、また、凹凸を有する膜であってもよい。
マスク膜ＭＫは、シリコン含有膜ＳＦ上に形成されている。マスク膜ＭＫは、シリコン含有膜ＳＦ上において少なくとも１つの開口ＯＰを規定する。開口ＯＰは、シリコン含有膜ＳＦ上の空間であって、マスク膜ＭＫの側壁Ｓ１に囲まれている。すなわち、図３において、シリコン含有膜ＳＦは、マスク膜ＭＫによって覆われた領域と、開口ＯＰの底部において露出した領域とを有する。
開口ＯＰは、基板Ｗの平面視（基板Ｗを図３の上から下に向かう方向に見た場合）において、任意の形状を有してよい。当該形状は、例えば、穴形状や線形状、穴形状と線形状との組み合わせであってよい。マスク膜ＭＫは、複数の側壁Ｓ１を有し、複数の側壁Ｓ１が複数の開口ＯＰを規定してもよい。複数の開口ＯＰは、それぞれ線形状を有し、一定の間隔で並んでライン＆スペースのパターンを構成してもよい。また、複数の開口ＯＰは、それぞれ穴形状を有し、アレイパターンを構成してもよい。
マスク膜ＭＫは、例えば、有機膜や金属含有膜である。有機膜は、例えば、スピンオンカーボン膜（ＳＯＣ）、アモルファスカーボン膜、フォトレジスト膜でよい。金属含有膜は、例えば、タングステン、炭化タングステン、窒化チタンを含んでよい。マスク膜ＭＫは、ＣＶＤ法、スピンコート法等により形成されてよい。開口ＯＰは、マスク膜ＭＫをエッチングすることで形成されてよい。マスク膜ＭＫは、リソグラフィによって形成されてもよい。
＜本処理方法の一例＞
図４は、基板処理装置１における基板処理方法の一例（以下「本処理方法」という。）を示すフローチャートである。本処理方法は、基板Ｗの誘電膜ＤＦをエッチングするために、基板Ｗが配置されたチャンバ内に処理ガスを供給してプラズマを生成する例である。本処理方法は、基板を準備する工程（ステップＳＴ１）と、処理ガスの供給をする工程（ステップＳＴ２）と、プラズマを生成する工程（ステップＳＴ３）とを含む。なお、ステップＳＴ２とステップＳＴ３とは、並行して実行されてよい。
以下の例では、図３に示す基板Ｗに対して図４に示す本処理方法を実行する場合を例に説明する。以下の例では、図１に示す制御部８０が、基板処理装置１の各部を制御して本処理方法が実行される。
（ステップＳＴ１：基板の準備）
ステップＳＴ１において、基板Ｗをチャンバ１０の内部空間１０ｓ内に準備する。内部空間１０ｓ内において、基板Ｗは、基板支持器１４の上面に配置され、静電チャック２０により保持される。基板Ｗの各構成を形成するプロセスの少なくとも一部は、内部空間１０ｓ内で行われてよい。また、基板Ｗの各構成の全部又は一部が基板処理装置１の外部の装置又はチャンバで形成された後、基板Ｗが内部空間１０ｓ内に搬入され、基板支持器１４の上面に配置されてもよい。
（ステップＳＴ２：処理ガスの供給）
ステップＳＴ２において、ガス供給部から内部空間１０ｓ内に処理ガスを供給する。処理ガスは、基板Ｗに形成されたシリコン含有膜ＳＦをエッチングするために用いられるガスである。
処理ガスは、反応ガスとして、フッ化水素（ＨＦ）ガス及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。以下「ＣＦ・ＣＨＦ系ガス」という。）を含む。
ＨＦガスは、処理ガス中の反応ガスの総流量に占める流量割合が最も大きくてよい。ＨＦガスの流量は、例えば、反応ガスの総流量に対して５０体積％以上、６０体積％以上、７０体積％以上、８０体積％以上、９０体積％以上又は９５体積％以上でよい。また、ＨＦガスの流量は、例えば、反応ガスの総流量に対して１００体積％未満、９９．５体積％以下、９８体積％以下又は９６体積％以下としてよい。一例では、フッ化水素ガスの流量は、反応ガスの総流量に対して、７０体積％以上９６体積％以下に調整される。なお、本実施形態では、反応ガスに、貴ガス等の不活性ガスは含まれないものとする。
なお、ＨＦガスの一部又は全部に代えて、プラズマ処理中に、チャンバ内でフッ化水素（ＨＦ）種を生成可能なフッ素含有ガスを用いてもよい。ＨＦ種は、フッ化水素のガス、ラジカル及びイオンの少なくともいずれかを含む。一例では、フッ素含有ガスは、ハイドロフルオロカーボンガスであってよい。また、フッ素含有ガスは、水素源及びフッ素源を含む混合ガスであってもよい。水素源は、例えば、Ｈ2、ＮＨ3、Ｈ2Ｏ、Ｈ2Ｏ2又はハイドロカーボン（ＣＨ4、Ｃ3Ｈ6等）であってよい。フッ素源は、ＮＦ３、ＳＦ６、ＷＦ6、ＸｅＦ2、フルオロカーボン又はハイドロフルオロカーボンであってよい。
ＣＦ・ＣＨＦ系ガスは、例えば、ＣＦ4ガス、Ｃ3Ｆ8ガス、Ｃ4Ｆ6ガス、Ｃ4Ｆ8ガス、ＣＨ2Ｆ2ガス、ＣＨＦ3ガス、ＣＨ3Ｆガス、Ｃ2ＨＦ5ガス、Ｃ2Ｈ2Ｆ4ガス、Ｃ2Ｈ3Ｆ3ガス、Ｃ2Ｈ4Ｆ2ガス、Ｃ3ＨＦ7ガス、Ｃ3Ｈ2Ｆ2ガス、Ｃ3Ｈ2Ｆ4ガス、Ｃ3Ｈ2Ｆ6ガス、Ｃ3Ｈ3Ｆ5ガス、Ｃ4Ｈ2Ｆ6ガス、Ｃ4Ｈ5Ｆ5ガス、Ｃ4Ｈ2Ｆ8ガス、Ｃ5Ｈ2Ｆ6ガス、Ｃ5Ｈ2Ｆ10ガス及びＣ5Ｈ3Ｆ7ガスからなる群から選択される少なくとも１種でよい。一例において、ＣＦ・ＣＨＦ系ガスは、Ｃ4Ｈ2Ｆ6ガス、Ｃ4Ｈ2Ｆ8ガス、Ｃ3Ｈ2Ｆ4ガス及びＣ3Ｈ2Ｆ6ガスからなる群から選択される少なくとも１種である。
ＣＦ・ＣＨＦ系ガスの流量は、処理ガス中の反応ガスの総流量に対して、例えば、１体積％以上でよく、５体積％以上でもよい。ＣＦ・ＣＨＦ系ガスの流量は、ＨＦガスの流量に比べて少なくてよく、例えば、反応ガスの総流量に対して２０体積％以下、１５体積％以下、１０体積％以下でよい。
本処理方法に用いる処理ガスは、シリコン含有膜ＳＦの材料、マスク膜ＭＫの材料、下地膜ＵＦの材料、マスク膜ＭＫが有するパターン、エッチングの深さ、アスペクト比等に基づいて適宜選択されてよい。例えば、処理ガスは、反応ガスとして、リン含有ガス、ハロゲン含有ガス、窒素含有ガス及び酸素含有ガスからなる群から選択される少なくとも１種をさらに含んでよい。
リン含有ガスは、シリコン含有膜ＳＦのエッチングにおいて、シリコン含有膜ＳＦの側壁を保護する。リン含有ガスは、ＰＦ3ガス、ＰＦ5ガス、ＰＯＦ3ガス、ＨＰＦ6ガス、ＰＣｌ3ガス、ＰＣｌ5ガス、ＰＯＣｌ3ガス、ＰＢｒ3ガス、ＰＢｒ5ガス、ＰＯＢｒ3ガス、ＰＩ3ガス、Ｐ4Ｏ10ガス、Ｐ4Ｏ8ガス、Ｐ4Ｏ6ガス、ＰＨ3ガス、Ｃａ3Ｐ2ガス、Ｈ3ＰＯ4ガス及びＮａ3ＰＯ4ガスからなる群から選択される少なくとも１種でよい。これらガスの中で、ＰＦ3ガス、ＰＦ5ガス、ＰＣｌ3ガス等のハロゲン化リン含有ガスを使用してもよく、また例えば、ＰＦ3ガス、ＰＦ5ガス等のフッ化リン含有ガスを使用してもよい。
ハロゲン含有ガスは、シリコン含有膜ＳＦのエッチングにおいて、マスク膜ＭＫやシリコン含有膜ＳＦの形状を調整し得る。ハロゲン含有ガスは、フッ素以外のハロゲン元素を含むガスでよい。ハロゲン含有ガスは、塩素含有ガス、臭素含有ガス及び／又はヨウ素含有ガスであってよい。塩素含有ガスは、例えば、Ｃｌ2ガス、ＳｉＣｌ2ガス、ＳｉＣｌ4ガス、ＣＣｌ4ガス、ＢＣｌ3ガス、ＰＣｌ3ガス、ＰＣｌ5ガス、ＰＯＣｌ3ガス等でよい。臭素含有ガスは、ＨＢｒガス、ＣＢｒ2Ｆ2ガス、Ｃ2Ｆ5Ｂｒガス、ＰＢｒ3ガス、ＰＢｒ5ガス、ＰＯＢｒ3ガス等でよい。ヨウ素含有ガスとしては、ＨＩガス、ＣＦ3Ｉガス、Ｃ2Ｆ5Ｉガス、Ｃ3Ｆ7Ｉガス、ＩＦ5ガス、ＩＦ7ガス、Ｉ2ガス、ＰＩ3ガス等でよい。一例では、ハロゲン含有ガスとして、Ｃｌ2ガス及び／又はＨＢｒガスが使用される。
窒素含有ガスは、エッチングおけるマスク膜ＭＫの開口ＯＰの閉塞を抑制し得る。窒素含有ガスは、例えば、ＮＦ3ガス、Ｎ2ガス及びＮＨ3ガスからなる群から選択される少なくとも１種のガスでよい。
酸素含有ガスは、窒素含有ガスと同様に、エッチングにおけるマスク膜ＭＫの開口ＯＰの閉塞を抑制し得る。酸素含有ガスは、例えば、Ｏ2、ＣＯ、ＣＯ2、Ｈ2Ｏ及びＨ2Ｏ2からなる群から選択される少なくとも１種のガスでよい。一例では、酸素含有ガスは、Ｈ2Ｏ以外のガスであり、例えば、Ｏ2、ＣＯ、ＣＯ2及びＨ2Ｏ2からなる群から選択される少なくとも１種のガスである。酸素含有ガスは、マスク膜ＭＫへのダメージが少なく、モホロジーの悪化を抑制し得る。
図５は、エッチング後のマスク膜ＭＫの形状の一例を示す図である。図５は、基板Ｗと同一の構造を有するサンプル基板を基板処理装置１においてエッチングした場合のマスク膜ＭＫの形状（平面視）の一例である。図５において、「Ｎｏ．」は、エッチングしたサンプル基板の試料番号を示す。「処理ガス」は、エッチングに使用した処理ガスを示し、「Ａ」は、ＨＦガス、Ｃ4Ｈ2Ｆ6ガス、Ｏ2ガス、ＮＦ3ガス、ＨＢｒガス及びＣｌ2ガスを含む処理ガス（以下「処理ガスＡ」という。）を示す。処理ガスＡは、ＨＦガスを反応ガスの総流量に対して８０体積％以上含み、Ｏ2ガスを反応ガスの総流量に対して４～５体積％含んでいる。「処理ガス」の「Ｂ」は、ＮＦ3ガス含まず、その分Ｏ2ガスの流量を増加させた点を除き、処理ガスＡと同一の処理ガス（以下「処理ガスＢ」という。）を示す。処理ガスＢは、Ｏ2ガスを反応ガスの総流量に対して６～７体積％含む。「上部電極印加」の「あり」は、エッチング中に基板処理装置１の上部電極３０に負極性の直流電圧を供給したことを示し、「なし」は、上部電極３０に負極性の直流電圧を供給しなかったことを示す。図５の「マスク形状」からは、「上部電極印加」の「あり」の場合でも「なし」の場合でも、ＮＦ3を含む処理ガスＡを用いた場合（試料１及び試料３）は、開口ＯＰの真円度の悪化や、マスク膜ＭＫの表面に段差が生じたことが分かる。一方、ＮＦ3ガスを含まず、Ｏ2ガスの流量を増加させた処理ガスＢを用いた場合（試料２及び試料４）は、開口ＯＰの真円度が高く、またマスク膜ＭＫの表面に段差が生じておらず、処理ガスＡを用いた場合（試料１及び試料３）に比べて、マスク膜ＭＫのモホロジーが改善したことが分かる。
処理ガスは、例えば、上述した反応ガスに加えて不活性ガス（Ａｒ等の貴ガス）を含んでよい。
内部空間１０ｓ内に供給された処理ガスの圧力は、チャンバ本体１２に接続された排気装置５０の圧力調整弁を制御することで調整される。処理ガスの圧力は、例えば、５ｍＴｏｒｒ（０．７Ｐａ）以上１００ｍＴｏｒｒ（１３．３Ｐａ）以下、１０ｍＴｏｒｒ（１．３Ｐａ）以上６０ｍＴｏｒｒ（８．０Ｐａ）以下、又は２０ｍＴｏｒｒ（２．７Ｐａ）以上４０ｍＴｏｒｒ（５．３Ｐａ）以下でよい。
（ステップＳＴ３：プラズマの生成）
図６は、ステップＳＴ３における基板Ｗの断面構造の一例を示す図である。ステップＳＴ３において、プラズマ生成部（高周波電源６２及び／又はバイアス電源６４）から高周波電力及び／又は電気バイアスを供給すると、上部電極３０と基板支持器１４との間で高周波電界が生成される。これにより、内部空間１０ｓ内に供給された処理ガスからプラズマが生成される。
ＨＦガス及びＣＦ・ＣＨＦ系ガスから生成されるプラズマは、ＨＦ種を含む。ステップＳＴ３において、プラズマ中のＨＦ種は基板Ｗに引き寄せられ、シリコン含有膜ＳＦ中のシリコンと反応し、フッ化シリコン化合物として揮発する。すなわち、ＨＦ種は、シリコン含有膜ＳＦのエッチャントとして機能する。このとき、ＣＦ・ＣＨＦ系ガスに含まれる炭素は、マスク膜ＭＫの表面に炭素を堆積させ、当該表面を保護し得る。このようにして、図６に示すように、マスク膜ＭＫの開口ＯＰの形状に基づいて、マスク膜ＭＫに形成された開口ＯＰから連続して、シリコン含有膜ＳＦの側壁Ｓ２で規定された凹部ＲＣ（例えばホールやトレンチ状の凹部）が形成される。凹部ＲＣのアスペクト比は、２０以上でよく、３０以上、４０以上、５０以上、又は１００以上でもよい。
ステップＳＴ３において、基板支持器１４の温度を低温に制御してよい。ＨＦ系ラジカルの吸着係数は、低温においてより増加する。そのため、基板支持器１４の温度を低温に制御して基板Ｗの温度の上昇を抑制することで、凹部ＲＣの底部ＢＴでのＨＦ種（エッチャント）の吸着が促進される。これにより、シリコン含有膜ＳＦのエッチングレートが向上し得る。基板支持器１４の温度は、例えば、０℃以下、－１０℃以下、－２０℃以下、－３０℃以下又は－４０℃以下、－７０℃以下でもよい。基板支持器１４の温度は、チラーユニットから供給する熱交換媒体により調整され得る。
本実施形態では、基板処理装置１のチャンバ１０を構成する部材のうち、内部空間１０ｓで生成されるプラズマに暴露される部分（以下「プラズマ暴露部分」という。）は、導電性のシリコン含有材料で構成されている。チャンバ１０を構成する部材としては、例えば、チャンバ本体１２、上部電極３０がある。プラズマ暴露部分に含まれるシリコンは、ステップＳＴ３において、プラズマ中のＨＦ種と反応し、フッ化シリコン化合物としてプラズマ暴露部分の表面から揮発し得る。すなわちプラズマ暴露部分の表面がエッチングされ得る。しかし、ステップＳＴ３においては、ＣＦ・ＣＨＦ系ガスに含まれる炭素が導電性のシリコン含有材料で構成されるプラズマ暴露部分に堆積し当該暴露部分を保護する。これにより、プラズマ暴露部分の表面が過度にエッチングされて削られる（損傷する）ことが抑制できる。なお、本発明者らの実験によれば、プラズマ暴露部分を導電性のシリコン含有材料ではなく石英で構成した場合は、ＨＦガスからなる処理ガスにＣＦ・ＣＨＦ系ガスを添加しても（反応ガスの総流量に対して１体積％）プラズマ暴露部分（石英）の損傷の程度に改善はみられなかった。これは、ＣＦ・ＣＨＦ系ガスに含まれる炭素が、石英中の酸素と反応してＣＯを生成するために消費され、プラズマ暴露部分に対する保護効果を十分に発揮できなかったためであると考えられる。
また、本実施形態では、プラズマ暴露部分がエッチングされても、生じるのは、上述のとおり揮発性の高いフッ化シリコン化合物である。そのためプラズマ処理後に当該フッ化シリコン化合物を内部空間１０ｓから容易に除去することができ、内部空間１０ｓにおけるパーティクルの増加を抑制することができる。
ステップＳＴ３において、電源７０から負極性の直流電圧を上部電極３０及びチャンバ本体１２に供給してよい。これにより、プラズマ中の正イオンは、負電位となった上部電極３０及び／又はチャンバ本体１２に引き込まれて衝突する。これにより、プラズマ暴露部分からシリコンや２次電子が放出される。プラズマ暴露部分の表面がより削られるので、例えば、ＣＦ・ＣＨＦ系ガスの流量が多い場合等に炭素がプラズマ暴露部分に過剰に堆積することを抑制できる。一例において、上部電極３０のみに負極性の直流電圧を供給し、チャンバ本体１２の電位は０に保ってもよい。またチャンバ本体１２のみに負極性の直流電圧を供給してもよい。一例において、電源７０は直流電圧にかえて低周波電力を上部電極３０及び／又はチャンバ本体１２に供給してもよい。なお、プラズマ中に酸素が含まれる場合は、放出されたシリコンは酸素と結合して酸化シリコン化合物としてマスクＭＫ上に堆積し、保護膜として機能し得る。
放出された二次電子は、プラズマ密度の向上に寄与する。また、二次電子は、マスク膜ＭＫを改質し、マスク膜ＭＫのエッチング耐性を向上させ得る。さらに、二次電子の照射により、基板Ｗの帯電状態が中和され、エッチングにより形成された凹部ＲＣ内へのイオンの直進性が高められ得る。以上により、マスク膜ＭＫに対するシリコン含有膜ＳＦのエッチングの選択比の改善、エッチングにより形成される凹部ＲＣの形状異常の抑制、エッチングレートの改善等の効果が得られ得る。
＜実施例＞
基板処理装置１を用いて、開口のないフォトレジスト膜を有するブランケット基板Ｗに対して本処理方法を実行し、プラズマ生成から１０分後の内部空間１０ｓ内のプラズマの組成を四重極型質量分析計（quadrupole mass analyzer）を用いて測定した。
実施例１では、基板処理装置１として、天板３４を単結晶のシリコンで構成し、チャンバ本体１２をイットリウムコーティングされたアルミニウムで構成したものを用いた。処理ガスは、ＨＦガスとＣ4Ｈ2Ｆ6ガスとを１００：１の流量比（体積比）で含んでいた。プラズマ生成中の基板支持器１４の温度は－４０℃に設定した。
実施例２は、処理ガスのＨＦガスとＣ4Ｈ2Ｆ6ガスとの流量比を１００：５とした以外は、実施例１と同一である。
参考例１は、処理ガスをＨＦガスのみとした以外は、実施例１と同一である。
実施例１、実施例２及び参考例１にかかる四重極型質量分析計の測定結果を表１に示す。表１に示すように、実施例１及び実施例２は、参考例１に比べてＳｉＦ3の量が減少するとともにＨＦの量が増加していた。ＳｉＦ3は天板３４のシリコンがプラズマ中のＨＦ種と反応して生成される反応生成物であるから、ＳｉＦ3の量が減少していることは、天板３４においてシリコンとＨＦ種との反応が抑制されたことを示している。すなわち、実施例１及び実施例２は、参考例１に比べて、天板３４においてシリコンとＨＦ種との反応が抑制され、天板３４の表面のエッチング（削れ）が抑制されたと考えられる。また天板３４におけるＨＦ種の消費が抑制された結果として、実施例１及び実施例２は、参考例１に比べて基板Ｗに供給されるＨＦ種の量が増加したと考えられる。この理由は、処理ガスとしてＣ4Ｈ2Ｆ6ガスを含む実施例１及び実施例２では、ＣＨ・ＣＨＦ系ガスを含まない参考例１とは異なり、天板３４で炭素が堆積して天板３４の表面が保護されたためであると考えられる。Ｃ4Ｈ2Ｆ6ガスの流量を増加させた実施例２は、実施例１に比べてプラズマ中のＳｉＦ3の量が減少するとともにＨＦの量が増加した。これは、実施例２では、天板３４における炭素の堆積量が実施例１よりも多くなり、天板３４の表面の保護効果が実施例１に比べて大きくなったためであると考えられる。
Figure 2022172728000002
以上の各実施形態は、説明の目的で説明されており、本開示の範囲及び趣旨から逸脱することなく種々の変形をなし得る。
例えば、本処理方法において、ステップＳＴ１の前に、チャンバ１０内のプラズマ暴露部分にプリコートを形成するようにしてよい。プラズマ処理を開始する前に、プリコートを形成することで、プラズマ暴露部分の表面が過剰に削られる（損傷する）ことを抑制できる。
プリコートは、炭素を含む膜であってよい。プリコートは、一例では、上述したＣＦ・ＣＨＦ系ガスからプラズマを生成することにより形成することができる。プリコートは、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ （ＣＶＤ）やＡｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ （ＡＬＤ）により形成することができる。
プリコートは、基板Ｗを１枚処理する毎に実行してもよいが、所定枚数又は所定ロット数の基板Ｗを処理した後に実行してもよい。あるいは、所定時間の基板処理後に実行してもよい。
また例えば、容量結合型の基板処理装置１以外にも、誘導結合型プラズマやマイクロ波プラズマ等、任意のプラズマ源を用いた基板処理装置を用い、当該基板処理装置のチャンバ内でプラズマに暴露される部分の少なくとも一部を導電性のシリコン含有材料で構成してよい。当該基板処理装置はガス供給部をチャンバの側壁に備えてよい。
１……基板処理装置、１０……チャンバ、１０ｓ……内部空間、１２……チャンバ本体、１２２……第１の層、１２４……第２の層、１４……基板支持器、１６……電極プレート、１８……下部電極、２０……静電チャック、３０……上部電極、３４……天板、５０……排気装置、６２……高周波電源、６４……バイアス電源、７０……電源、８０……制御部、ＣＴ……制御部、ＳＦ……シリコン含有膜、ＭＫ……マスク膜、ＯＰ……開口、ＰＦ……保護膜、ＲＣ……凹部、ＵＦ……下地膜、Ｗ……基板

Claims (18)

  1. チャンバと、
    前記チャンバ内に設けられた基板支持器と、
    前記チャンバ内に設けられ、ＨＦガス及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。）を含む反応ガスの供給源に接続されるガス供給部と、
    前記ガス供給部から前記チャンバ内に供給される前記反応ガスからプラズマを生成するように構成されたプラズマ生成部と、を備え、
    前記チャンバ内で前記プラズマに暴露される部分の少なくとも一部が導電性のシリコン含有材料で構成されている、基板処理装置。
  2. 前記チャンバ内に供給される前記ＣxＨyＦzガスの流量は、前記反応ガスの総流量に対して５体積％以上である、請求項１に記載の基板処理装置。
  3. 前記チャンバの内壁は、導電性のシリコン含有材料からなるライナーが取り付けられて構成されている、請求項１又は請求項２のいずれかに記載の基板処理装置。
  4. 前記基板支持器に対向して配置される上部電極をさらに備え、
    前記上部電極は、前記ガス供給部を有する、請求項１乃至請求項３のいずれか１項に記載の基板処理装置。
  5. 前記上部電極は、前記反応ガスを前記チャンバ内に供給する複数のガス吐出孔を有する天板を備え、前記天板が導電性のシリコン材料で構成されている、請求項４に記載の基板処理装置。
  6. 前記チャンバに負の直流電圧又は低周波ＲＦ電力を供給するための電源を備える請求項１乃至請求項５のいずれか１項に記載の基板処理装置。
  7. 前記上部電極に負の直流電圧又は低周波ＲＦ電力を供給するための電源を備える請求項４乃至請求項６のいずれか１項に記載の基板処理装置。
  8. 前記チャンバを構成する側壁は、前記ガス供給部を有する、請求項１乃至請求項３のいずれか１項に記載の基板処理装置。
  9. チャンバ内の基板支持器上にシリコン含有膜を有する基板を準備する工程と、
    ＨＦガス及びＣxＨyＦzガス（ｘ及びｚは１以上の整数であり、ｙは０以上の整数である。）を含む反応ガスを前記チャンバ内に供給する工程と、
    前記シリコン含有膜をエッチングするために、前記チャンバ内に供給された前記反応ガスからプラズマを生成する工程と、を含み、
    前記チャンバ内で前記プラズマに暴露される部分の少なくとも一部が導電性のシリコン含有材料で構成されている、基板処理方法。
  10. 前記ＣxＨyＦzガスの流量は、前記反応ガスの総流量に対して５体積％以上である、請求項９に記載の基板処理方法。
  11. 前記チャンバの内壁は、前記導電性のシリコン含有材料からなるライナーが取り付けられて構成されている、請求項９又は請求項１０のいずれかに記載の基板処理方法。
  12. 前記プラズマを生成する工程において、前記チャンバに負の直流電圧又は低周波ＲＦ電力を供給する、請求項９乃至請求項１１のいずれか１項に記載の基板処理方法。
  13. 前記チャンバを構成する側壁は、前記反応ガスを前記チャンバ内に供給するガス供給部を備える、請求項９乃至請求項１２のいずれか１項に記載の基板処理方法。
  14. 前記基板支持器に対向して配置される上部電極をさらに備え、前記上部電極は、前記反応ガスを前記チャンバ内に供給するガス供給部を備える、請求項９乃至請求項１２のいずれか一項に記載の基板処理方法。
  15. 前記上部電極は、前記反応ガスを前記チャンバ内に供給する複数のガス吐出孔を有する天板を備え、前記天板が導電性のシリコン材料で構成されている、請求項１４に記載の基板処理方法。
  16. 前記プラズマを生成する工程において、前記上部電極に負の直流電圧又は低周波ＲＦ電力を供給する、請求項１４又は請求項１５のいずれかに記載の基板処理方法。
  17. 前記ＣxＨyＦzガスは、Ｃ4Ｈ2Ｆ6ガス、Ｃ4Ｈ2Ｆ8ガス、Ｃ3Ｈ2Ｆ4ガス及びＣ3Ｈ2Ｆ6ガスからなる群から選択される少なくとも１種である、請求項９乃至請求項１６のいずれか１項に記載の基板処理方法。
  18. 前記反応ガスは、リン含有ガス、ハロゲン含有ガス、酸素含有ガス及び窒素含有ガスからなる群から選択される少なくとも１種をさらに含む、請求項９乃至請求項１７のいずれか１項に記載の基板処理方法。
JP2021078865A 2021-05-07 2021-05-07 基板処理装置及び基板処理方法 Pending JP2022172728A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021078865A JP2022172728A (ja) 2021-05-07 2021-05-07 基板処理装置及び基板処理方法
TW111115573A TW202303748A (zh) 2021-05-07 2022-04-25 基板處理裝置及基板處理方法
KR1020220052837A KR20220152143A (ko) 2021-05-07 2022-04-28 기판 처리 장치 및 기판 처리 방법
CN202210463121.4A CN115312381A (zh) 2021-05-07 2022-04-28 基板处理装置和基板处理方法
US17/736,048 US20220356584A1 (en) 2021-05-07 2022-05-03 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021078865A JP2022172728A (ja) 2021-05-07 2021-05-07 基板処理装置及び基板処理方法

Publications (1)

Publication Number Publication Date
JP2022172728A true JP2022172728A (ja) 2022-11-17

Family

ID=83855605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021078865A Pending JP2022172728A (ja) 2021-05-07 2021-05-07 基板処理装置及び基板処理方法

Country Status (5)

Country Link
US (1) US20220356584A1 (ja)
JP (1) JP2022172728A (ja)
KR (1) KR20220152143A (ja)
CN (1) CN115312381A (ja)
TW (1) TW202303748A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9790582B2 (en) 2015-04-27 2017-10-17 Lam Research Corporation Long lifetime thermal spray coating for etching or deposition chamber application

Also Published As

Publication number Publication date
US20220356584A1 (en) 2022-11-10
CN115312381A (zh) 2022-11-08
KR20220152143A (ko) 2022-11-15
TW202303748A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
KR102626802B1 (ko) 에칭 방법
EP3206223B1 (en) Plasma processing method and plasma processing apparatus
KR20170009843A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW202004908A (zh) 蝕刻處理方法及蝕刻處理裝置
JP2021090039A (ja) 基板処理方法及びプラズマ処理装置
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
JP2023182828A (ja) プラズマ処理装置
US20230170189A1 (en) Etching method and plasma processing apparatus
US20220139719A1 (en) Etching method and plasma processing apparatus
JP2022172728A (ja) 基板処理装置及び基板処理方法
WO2022234640A1 (ja) 基板処理方法及び基板処理装置
WO2022234647A1 (ja) 基板処理方法及び基板処理装置
US20220199415A1 (en) Substrate processing method
US20230134436A1 (en) Plasma processing method and plasma processing apparatus
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
US20220148884A1 (en) Etching method
TW202245051A (zh) 基板處理方法及基板處理裝置
TW202245056A (zh) 基板處理方法及基板處理裝置
JP7336623B2 (ja) エッチング方法
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240208