JP2022170732A - Plasma processing apparatus - Google Patents

Abstract

To suppress a decrease in a current value of a direct current flowing through an electrode opposite to an electrode supporting a substrate to be processed in a processing vessel.SOLUTION: A plasma processing apparatus 1 includes a processing container (plasma processing chamber 10) in which a substrate to be processed W is accommodated and which can be evacuated, a first electrode unit electrode (CEL) 131 arranged in the processing container and a second electrode (base 1110 of the main unit 111) facing the first electrode and supporting the substrate to be processed, a high-frequency power application unit (first RF generator 31a of a power supply 30) that applies high-frequency power for plasma generation to the first electrode or the second electrode, and a processing gas supply unit (gas supplier 20) that supplies processing gas into the processing container, and the first electrode is made of a low electrical resistivity silicon material.SELECTED DRAWING: Figure 1

Description

本開示は、プラズマ処理装置に関する。 The present disclosure relates to plasma processing apparatuses.

例えば、特許文献１に記載のプラズマ処理装置は、チャンバ内に互いに対向して配置される上部電極およびウェハ支持用の下部電極を有する。特許文献１では、下部電極にプラズマ生成用の高周波電力を印加する第１の高周波電源を接続し、上部電極に可変直流電源を接続し、下部電極にプラズマ生成用の高周波電力を印加し、上部電極に直流電圧を印加し、プラズマエッチングを行う。 For example, the plasma processing apparatus described in Patent Document 1 has an upper electrode and a lower electrode for supporting a wafer that are arranged facing each other in a chamber. In Patent Document 1, a first high-frequency power supply for applying high-frequency power for plasma generation is connected to the lower electrode, a variable DC power supply is connected to the upper electrode, high-frequency power for plasma generation is applied to the lower electrode, and the upper Plasma etching is performed by applying a DC voltage to the electrodes.

特開２０１５－２０７７９０号公報JP 2015-207790 A

本開示は、処理容器内にて被処理基板を支持する電極の対向電極に流れる直流電流の電流値の低下を抑制することができるプラズマ処理装置を提供する。 The present disclosure provides a plasma processing apparatus capable of suppressing a decrease in the current value of a direct current flowing through an electrode opposite to an electrode supporting a substrate to be processed within a processing container.

本開示の一態様によれば、被処理基板が収容され、真空排気可能な処理容器と、前記処理容器内に配置される第１電極および前記第１電極に対向し、前記被処理基板を支持する第２電極と、前記第１電極又は前記第２電極にプラズマ生成用の高周波電力を印加する高周波電力印加ユニットと、前記処理容器内に処理ガスを供給する処理ガス供給ユニットとを備え、前記第１電極は、低電気抵抗率シリコンの材質からなる、プラズマ処理装置が提供される。 According to one aspect of the present disclosure, a processing container that accommodates a substrate to be processed and can be evacuated; a first electrode arranged in the processing container; a second electrode, a high-frequency power application unit that applies high-frequency power for plasma generation to the first electrode or the second electrode, and a processing gas supply unit that supplies a processing gas into the processing container, wherein the A plasma processing apparatus is provided, wherein the first electrode is made of a low electrical resistivity silicon material.

一の側面によれば、処理容器内にて被処理基板を支持する電極の対向電極に流れる直流電流の電流値の低下を抑制することができる。 According to one aspect, it is possible to suppress a decrease in the current value of the direct current flowing through the counter electrode of the electrode supporting the substrate to be processed in the processing vessel.

一実施形態に係るプラズマ処理システムの一例を示す図。1 illustrates an example of a plasma processing system according to one embodiment; FIG. 一実施形態に係るプラズマ処理装置の上部電極周辺の等価回路を示す図。FIG. 4 is a diagram showing an equivalent circuit around an upper electrode of a plasma processing apparatus according to one embodiment; 一実施形態に係る低電気抵抗率の上部電極の表面状態を示す図。FIG. 4 is a diagram showing a surface state of a low electrical resistivity upper electrode according to one embodiment; 一実施形態に係る低電気抵抗率の上部電極に流れる直流電流の電流値の一例を示す図。FIG. 4 is a diagram showing an example of a current value of a direct current flowing through an upper electrode having a low electrical resistivity according to one embodiment; 一実施形態に係る低電気抵抗率の上部電極に流れる直流電流の電流値の一例を示す図。FIG. 4 is a diagram showing an example of a current value of a direct current flowing through an upper electrode having a low electrical resistivity according to one embodiment; Ｈｙｄｒｏｇｅｎ Ｐａｓｓｉｖａｔｉｏｎに関する参考文献を示す図。FIG. 1 shows references on Hydrogen Passivation.

以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments for carrying out the present disclosure will be described with reference to the drawings. In each drawing, the same components are denoted by the same reference numerals, and redundant description may be omitted.

本明細書において平行、直角、直交、水平、垂直、上下、左右などの方向には、実施形態の効果を損なわない程度のずれが許容される。角部の形状は、直角に限られず、弓状に丸みを帯びてもよい。平行、直角、直交、水平、垂直、円、一致には、略平行、略直角、略直交、略水平、略垂直、略円、略一致が含まれてもよい。 In the present specification, parallel, right angle, orthogonal, horizontal, vertical, up and down, left and right directions are allowed to deviate to the extent that the effects of the embodiments are not impaired. The shape of the corners is not limited to right angles, and may be arcuately rounded. Parallel, perpendicular, orthogonal, horizontal, vertical, circular, coincident may include substantially parallel, substantially perpendicular, substantially orthogonal, substantially horizontal, substantially vertical, substantially circular, substantially coincident.

［プラズマ処理システム］
以下に、プラズマ処理システムの構成例について説明する。図１は、容量結合型のプラズマ処理装置の構成例を説明するための図である。 [Plasma processing system]
A configuration example of the plasma processing system will be described below. FIG. 1 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.

プラズマ処理システムは、容量結合型のプラズマ処理装置１及び制御部２を含む。容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。プラズマ処理チャンバ１０は、被処理基板（以下、基板Ｗともいう。）を収容し、真空排気可能な処理容器の一例である。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１とプラズマ処理チャンバ１０の筐体とは電気的に絶縁される。 The plasma processing system includes a capacitively coupled plasma processing apparatus 1 and a controller 2 . A capacitively coupled plasma processing apparatus 1 includes a plasma processing chamber 10 , a gas supply section 20 , a power supply 30 and an exhaust system 40 . The plasma processing chamber 10 is an example of a processing container that accommodates a substrate to be processed (hereinafter also referred to as substrate W) and that can be evacuated. Further, the plasma processing apparatus 1 includes a substrate support section 11 and a gas introduction section. The gas introduction is configured to introduce at least one process gas into the plasma processing chamber 10 . The gas introduction section includes a showerhead 13 . A substrate support 11 is positioned within the plasma processing chamber 10 . The showerhead 13 is arranged above the substrate support 11 . In one embodiment, showerhead 13 forms at least a portion of the ceiling of plasma processing chamber 10 . The plasma processing chamber 10 has a plasma processing space 10 s defined by a showerhead 13 , side walls 10 a of the plasma processing chamber 10 and a substrate support 11 . The plasma processing chamber 10 has at least one gas supply port for supplying at least one processing gas to the plasma processing space 10s and at least one gas exhaust port for exhausting gas from the plasma processing space. Plasma processing chamber 10 is grounded. The showerhead 13 and substrate support 11 are electrically insulated from the housing of the plasma processing chamber 10 .

基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。 The substrate support portion 11 includes a body portion 111 and a ring assembly 112 . The body portion 111 has a central region 111 a for supporting the substrate W and an annular region 111 b for supporting the ring assembly 112 . A wafer is an example of a substrate W; The annular region 111b of the body portion 111 surrounds the central region 111a of the body portion 111 in plan view. The substrate W is arranged on the central region 111 a of the main body 111 , and the ring assembly 112 is arranged on the annular region 111 b of the main body 111 so as to surround the substrate W on the central region 111 a of the main body 111 . Accordingly, the central region 111a is also referred to as a substrate support surface for supporting the substrate W, and the annular region 111b is also referred to as a ring support surface for supporting the ring assembly 112. FIG.

一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源３１及び／又はＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、静電電極１１１１ｂが下部電極として機能してもよい。従って、基板支持部１１は、少なくとも１つの下部電極を含む。 In one embodiment, body portion 111 includes base 1110 and electrostatic chuck 1111 . Base 1110 includes a conductive member. A conductive member of the base 1110 can function as a bottom electrode. An electrostatic chuck 1111 is arranged on the base 1110 . The electrostatic chuck 1111 includes a ceramic member 1111a and an electrostatic electrode 1111b disposed within the ceramic member 1111a. Ceramic member 1111a has a central region 111a. In one embodiment, the ceramic member 1111a also has an annular region 111b. Note that another member surrounding the electrostatic chuck 1111, such as an annular electrostatic chuck or an annular insulating member, may have the annular region 111b. In this case, the ring assembly 112 may be placed on the annular electrostatic chuck or the annular insulating member, or may be placed on both the electrostatic chuck 1111 and the annular insulating member. Also, at least one RF/DC electrode coupled to an RF (Radio Frequency) power source 31 and/or a DC (Direct Current) power source 32, which will be described later, may be arranged in the ceramic member 1111a. In this case, at least one RF/DC electrode functions as the bottom electrode. If a bias RF signal and/or a DC signal, described below, is applied to at least one RF/DC electrode, the RF/DC electrode is also called a bias electrode. Note that the conductive member of the base 1110 and at least one RF/DC electrode may function as a plurality of lower electrodes. Also, the electrostatic electrode 1111b may function as a lower electrode. Accordingly, the substrate support 11 includes at least one bottom electrode.

リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。 Ring assembly 112 includes one or more annular members. In one embodiment, the one or more annular members include one or more edge rings and at least one cover ring. The edge ring is made of a conductive material or an insulating material, and the cover ring is made of an insulating material.

また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。 Also, the substrate supporter 11 may include a temperature control module configured to control at least one of the electrostatic chuck 1111, the ring assembly 112, and the substrate to a target temperature. The temperature control module may include heaters, heat transfer media, channels 1110a, or combinations thereof. A heat transfer fluid, such as brine or gas, flows through flow path 1110a. In one embodiment, channels 1110 a are formed in base 1110 and one or more heaters are positioned in ceramic member 1111 a of electrostatic chuck 1111 . The substrate support 11 may also include a heat transfer gas supply configured to supply a heat transfer gas to the gap between the back surface of the substrate W and the central region 111a.

シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。 The showerhead 13 is configured to introduce at least one processing gas from the gas supply 20 into the plasma processing space 10s. The showerhead 13 has at least one gas supply port 13a, at least one gas diffusion chamber 13b, and multiple gas introduction ports 13c. The processing gas supplied to the gas supply port 13a passes through the gas diffusion chamber 13b and is introduced into the plasma processing space 10s through a plurality of gas introduction ports 13c. Showerhead 13 also includes at least one upper electrode. In addition to the showerhead 13, the gas introduction part may include one or more side gas injectors (SGI: Side Gas Injectors) attached to one or more openings formed in the side wall 10a.

ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。ガス供給部２０は、処理容器内に処理ガスを供給する処理ガス供給ユニットの一例である。ガス供給部２０は、処理ガスとして水素含有ガスを供給してもよい。水素含有ガスは、ＣＨ_２Ｆ_２ガスまたはＣＨ_３Ｆガスを含んでもよい。 Gas supply 20 may include at least one gas source 21 and at least one flow controller 22 . In one embodiment, gas supply 20 is configured to supply at least one process gas from respective gas sources 21 through respective flow controllers 22 to showerhead 13 . Each flow controller 22 may include, for example, a mass flow controller or a pressure controlled flow controller. Additionally, gas supply 20 may include one or more flow modulation devices that modulate or pulse the flow of at least one process gas. The gas supply unit 20 is an example of a processing gas supply unit that supplies a processing gas into the processing container. The gas supply unit 20 may supply a hydrogen-containing gas as the processing gas. The hydrogen _- containing gas may include _CH2F2 gas or _CH3F gas.

電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。 Power supply 30 includes an RF power supply 31 coupled to plasma processing chamber 10 via at least one impedance match circuit. RF power supply 31 is configured to supply at least one RF signal (RF power) to at least one lower electrode and/or at least one upper electrode. Thereby, plasma is formed from at least one processing gas supplied to the plasma processing space 10s. Accordingly, RF power source 31 may function as at least part of a plasma generator configured to generate a plasma from one or more process gases in plasma processing chamber 10 . Also, by supplying a bias RF signal to at least one lower electrode, a bias potential is generated in the substrate W, and ion components in the formed plasma can be drawn into the substrate W. FIG.

一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。第１のＲＦ生成部３１ａは、下部電極又は上部電極にプラズマ生成用の高周波電力（ソースＲＦ電力）を印加する高周波電力印加ユニットの一例である。 In one embodiment, the RF power supply 31 includes a first RF generator 31a and a second RF generator 31b. The first RF generator 31a is coupled to at least one lower electrode and/or at least one upper electrode via at least one impedance matching circuit to generate a source RF signal (source RF power) for plasma generation. configured as In one embodiment, the source RF signal has a frequency within the range of 10 MHz to 150 MHz. In one embodiment, the first RF generator 31a may be configured to generate multiple source RF signals having different frequencies. One or more source RF signals generated are provided to at least one bottom electrode and/or at least one top electrode. The first RF generator 31a is an example of a high-frequency power application unit that applies high-frequency power (source RF power) for plasma generation to the lower electrode or the upper electrode.

第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。 A second RF generator 31b is coupled to the at least one lower electrode via at least one impedance matching circuit and configured to generate a bias RF signal (bias RF power). The frequency of the bias RF signal may be the same as or different from the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency lower than the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency within the range of 100 kHz to 60 MHz. In one embodiment, the second RF generator 31b may be configured to generate multiple bias RF signals having different frequencies. One or more bias RF signals generated are provided to at least one bottom electrode. Also, in various embodiments, at least one of the source RF signal and the bias RF signal may be pulsed.

また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のバイアスＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。上部電極に印加する第２のＤＣ信号の直流電圧は、正の極性を有してもよく、負の極性を有してもよい。 Power supply 30 may also include a DC power supply 32 coupled to plasma processing chamber 10 . The DC power supply 32 includes a first DC generator 32a and a second DC generator 32b. In one embodiment, the first DC generator 32a is connected to the at least one bottom electrode and configured to generate a first DC signal. A generated first bias DC signal is applied to at least one bottom electrode. In one embodiment, the second DC generator 32b is connected to the at least one top electrode and configured to generate a second DC signal. The generated second DC signal is applied to at least one top electrode. The DC voltage of the second DC signal applied to the upper electrode may have a positive polarity or a negative polarity.

種々の実施形態において、第１及び第２のＤＣ信号のうち少なくとも１つがパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。 In various embodiments, at least one of the first and second DC signals may be pulsed. In this case, a sequence of voltage pulses is applied to at least one bottom electrode and/or at least one top electrode. The voltage pulses may have rectangular, trapezoidal, triangular, or combinations thereof pulse waveforms. In one embodiment, a waveform generator for generating a sequence of voltage pulses from a DC signal is connected between the first DC generator 32a and the at least one bottom electrode. Therefore, the first DC generator 32a and the waveform generator constitute a voltage pulse generator. When the second DC generator 32b and the waveform generator constitute a voltage pulse generator, the voltage pulse generator is connected to at least one upper electrode. The voltage pulse may have a positive polarity or a negative polarity. Also, the sequence of voltage pulses may include one or more positive voltage pulses and one or more negative voltage pulses in one cycle. Note that the first and second DC generators 32a and 32b may be provided in addition to the RF power supply 31, and the first DC generator 32a may be provided instead of the second RF generator 31b. good.

排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。 The exhaust system 40 may be connected to a gas outlet 10e provided at the bottom of the plasma processing chamber 10, for example. Exhaust system 40 may include a pressure regulating valve and a vacuum pump. The pressure regulating valve regulates the pressure in the plasma processing space 10s. Vacuum pumps may include turbomolecular pumps, dry pumps, or combinations thereof.

制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。 Controller 2 processes computer-executable instructions that cause plasma processing apparatus 1 to perform the various steps described in this disclosure. Controller 2 may be configured to control elements of plasma processing apparatus 1 to perform the various processes described herein. In one embodiment, part or all of the controller 2 may be included in the plasma processing apparatus 1 . The control unit 2 may include a processing unit 2a1, a storage unit 2a2, and a communication interface 2a3. The control unit 2 is implemented by, for example, a computer 2a. Processing unit 2a1 can be configured to perform various control operations by reading a program from storage unit 2a2 and executing the read program. This program may be stored in the storage unit 2a2 in advance, or may be acquired via a medium when necessary. The acquired program is stored in the storage unit 2a2, read from the storage unit 2a2 and executed by the processing unit 2a1. The medium may be various storage media readable by the computer 2a, or may be a communication line connected to the communication interface 2a3. The processing unit 2a1 may be a CPU (Central Processing Unit). The storage unit 2a2 may include RAM (Random Access Memory), ROM (Read Only Memory), HDD (Hard Disk Drive), SSD (Solid State Drive), or a combination thereof. The communication interface 2a3 may communicate with the plasma processing apparatus 1 via a communication line such as a LAN (Local Area Network).

以下では、シャワーヘッド１３のプラズマ処理空間１０ｓ側のプレートを上部電極（ＣＥＬ）１３１といい、上部電極（ＣＥＬ）１３１の上部に配置されたプレートをクーリングプレート（ＣＰ）１３２という。クーリングプレート（ＣＰ）１３２の底面は複数の穴１３ｃが開いている。上部電極（ＣＥＬ）１３１にも同じ位置に穴１３ｄが開いていて、穴１３ｃ、１３ｄは連通する。上部電極（ＣＥＬ）１３１は、処理容器内に配置される第１電極の一例である。下部電極（基板支持部１１）は、第１電極に対向し、基板Ｗを支持する第２電極の一例である。上部電極（ＣＥＬ）１３１は、ドープ量を変更して低電気抵抗率を実現したシリコンからなる。 Hereinafter, the plate on the plasma processing space 10s side of the shower head 13 is called an upper electrode (CEL) 131, and the plate arranged above the upper electrode (CEL) 131 is called a cooling plate (CP) 132. A bottom surface of the cooling plate (CP) 132 has a plurality of holes 13c. The upper electrode (CEL) 131 also has a hole 13d at the same position, and the holes 13c and 13d communicate with each other. The upper electrode (CEL) 131 is an example of a first electrode arranged within the processing vessel. The lower electrode (substrate support portion 11) is an example of a second electrode that faces the first electrode and supports the substrate W. As shown in FIG. The top electrode (CEL) 131 is made of silicon that is doped differently to achieve low electrical resistivity.

［上部電極（ＣＥＬ）］
従来のプラズマ処理装置において、基板Ｗに対して水素含有ガスを用いたエッチング工程を行った場合、プロセス時間の経過とともに上部電極に印加される直流電流の電流値が低下し、それに伴い上部電極に実効的に印可されている直流電圧の電圧が低下することがある。この結果、プロセス変動が発生するという課題が生じる。 [Upper electrode (CEL)]
In a conventional plasma processing apparatus, when an etching process using a hydrogen-containing gas is performed on a substrate W, the current value of the direct current applied to the upper electrode decreases as the process time elapses. The voltage of the effectively applied DC voltage may drop. As a result, a problem arises that process variation occurs.

上部電極はシリコン（Ｓｉ）単結晶から構成される。水素含有ガスを用いたエッチング工程では、水素プラズマがシリコン単結晶の表層内部の数百ｎｍ～数μｍ（約５００～約１０００ｎｍ）の範囲に入り込む。これにより、上部電極のシリコン単結晶の表面近傍で後述する「Ｈｙｄｒｏｇｅｎ Ｐａｓｓｉｖａｔｉｏｎ」（図６参照）が発生して上部電極の表面が絶縁的になり、プロセス時間の経過とともに上部電極に印加される直流電流の電流値が低下したと考えられる。 The upper electrode is composed of silicon (Si) single crystal. In an etching process using a hydrogen-containing gas, hydrogen plasma enters a range of several hundred nm to several μm (about 500 to about 1000 nm) inside the surface layer of the silicon single crystal. As a result, "Hydrogen Passivation" (see FIG. 6), which will be described later, occurs in the vicinity of the surface of the silicon single crystal of the upper electrode, and the surface of the upper electrode becomes insulating. It is considered that the current value of the current has decreased.

これに対して、本開示のプラズマ処理装置１では、上部電極（ＣＥＬ）１３１が低電気抵抗率のシリコンの材質から構成される。これにより、水素含有ガスを用いたエッチング工程において、上記課題を解決し、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値の低下を抑制することができる。以下、課題解決の理由及び評価結果について順に説明する。 In contrast, in the plasma processing apparatus 1 of the present disclosure, the upper electrode (CEL) 131 is made of a silicon material with low electrical resistivity. As a result, in the etching process using the hydrogen-containing gas, the above problem can be solved, and the decrease in the current value of the direct current flowing through the upper electrode (CEL) 131 can be suppressed. The reasons for solving the problems and the evaluation results will be described in order below.

なお、上部電極（ＣＥＬ）１３１のプラズマ処理空間１０ｓ側の反対面に配置されるクーリングプレート（ＣＰ）１３２は、上部電極（ＣＥＬ）１３１を冷却する機能を有する。クーリングプレート（ＣＰ）１３２は、アルミニウム等の熱伝導の高い金属であることが好ましく、低電気抵抗率シリコンの材質又はシリコン単結晶である必要はない。 A cooling plate (CP) 132 arranged on the opposite surface of the upper electrode (CEL) 131 on the side of the plasma processing space 10 s has a function of cooling the upper electrode (CEL) 131 . The cooling plate (CP) 132 is preferably made of metal with high thermal conductivity such as aluminum, and does not need to be made of low electrical resistivity silicon material or silicon single crystal.

図２は、上部電極（ＣＥＬ）１３１の周辺を示す図である。図２（ａ）では、第１のＲＦ生成部３１ａが下部電極にソース電力を供給する。第２のＤＣ生成部３２ｂがクーリングプレート（ＣＰ）１３２を介して上部電極（ＣＥＬ）１３１に直流電圧を印加する。これにより、プラズマが形成される。 FIG. 2 is a diagram showing the periphery of the upper electrode (CEL) 131. As shown in FIG. In FIG. 2(a), the first RF generator 31a supplies source power to the lower electrode. A second DC generator 32 b applies a DC voltage to the upper electrode (CEL) 131 through a cooling plate (CP) 132 . A plasma is thereby formed.

［等価回路］
図２（ａ）は、下部電極に印加される第１のＲＦ生成部３１ａからのプラズマ生成用の高周波電力によりプラズマ処理空間にプラズマが生成される状態を示す。また、第２のＤＣ生成部３２ｂから上部電極（ＣＥＬ）１３１に、クーリングプレート（ＣＰ）１３２を介して直流電圧が印加される。なお、上部電極（ＣＥＬ）１３１とクーリングプレート（ＣＰ）１３２との間には、スパイラルチューブ等の導電部材１３３が設けられ、上部電極（ＣＥＬ）１３１及びクーリングプレート（ＣＰ）１３２に流れる直流電流の通流が保たれている。図２（ｂ）は、図２（ａ）の等価回路を示す。図２（ｂ）では、上部電極（ＣＥＬ）１３１とクーリングプレート（ＣＰ）１３２との接触抵抗をＲ２で示し、上部電極（ＣＥＬ）１３１の内部抵抗をＲ１で示し、上部電極（ＣＥＬ）１３１の表面の抵抗をＲ３で示す。また、プラズマ生成中、上部電極（ＣＥＬ）１３１の表面に形成されるシース（Sheath）の抵抗をｒで示す。上部電極（ＣＥＬ）１３１の表面の抵抗Ｒ３は、例えば、後述する図３の表面領域Ａの抵抗であり、上部電極（ＣＥＬ）１３１の内部抵抗Ｒ１は、バルク領域Ｂの抵抗である。 [Equivalent circuit]
FIG. 2(a) shows a state in which plasma is generated in the plasma processing space by high-frequency power for plasma generation from the first RF generator 31a applied to the lower electrode. A DC voltage is applied from the second DC generator 32 b to the upper electrode (CEL) 131 through the cooling plate (CP) 132 . A conductive member 133 such as a spiral tube is provided between the upper electrode (CEL) 131 and the cooling plate (CP) 132 so that the DC current flowing through the upper electrode (CEL) 131 and the cooling plate (CP) 132 can be controlled. circulation is maintained. FIG. 2(b) shows an equivalent circuit of FIG. 2(a). In FIG. 2B, R2 indicates the contact resistance between the upper electrode (CEL) 131 and the cooling plate (CP) 132, R1 indicates the internal resistance of the upper electrode (CEL) 131, and R1 indicates the internal resistance of the upper electrode (CEL) 131. The resistance of the surface is indicated by R3. Also, r represents the resistance of a sheath formed on the surface of the upper electrode (CEL) 131 during plasma generation. A resistance R3 on the surface of the upper electrode (CEL) 131 is, for example, a resistance in a surface region A shown in FIG.

上部電極（ＣＥＬ）１３１に流れる直流電流の電流値Ｉと、上部電極（ＣＥＬ）１３１における電圧Ｖとは、式（１）に示される関係を有する。
Ｖ＝（Ｒ１＋Ｒ２＋Ｒ３＋ｒ）×Ｉ・・・式（１）
ここで、Ｒ１＋Ｒ２＋Ｒ３＜＜ｒが成り立つ場合、式（１）は、Ｖ≒ｒ×Ｉと記述できる。つまり、上部電極（ＣＥＬ）１３１の内部抵抗Ｒ１、接触抵抗Ｒ２、表面抵抗Ｒ３がシースの抵抗ｒに対して無視できる程小さい場合には、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値Ｉは、上部電極（ＣＥＬ）１３１の物理的性質による影響をほとんど受けない。 The current value I of the direct current flowing through the upper electrode (CEL) 131 and the voltage V at the upper electrode (CEL) 131 have the relationship shown in Equation (1).
V=(R1+R2+R3+r)×I Formula (1)
Here, when R1+R2+R3<<r holds, Equation (1) can be written as V≈r×I. That is, when the internal resistance R1, contact resistance R2, and surface resistance R3 of the upper electrode (CEL) 131 are so small that they can be ignored with respect to the sheath resistance r, the current value I is largely unaffected by the physical properties of the top electrode (CEL) 131 .

そこで、本開示のプラズマ処理装置１では、上部電極（ＣＥＬ）１３１を低電気抵抗率シリコンの材質で形成する。これにより、上部電極（ＣＥＬ）１３１の内部抵抗Ｒ１及び表面抵抗Ｒ３をシースの抵抗ｒに対して十分に小さくすることができる。接触抵抗Ｒ２についても、シースの抵抗ｒに対して十分に小さくすることができる。よってｍＲ１＋Ｒ２＋Ｒ３＜＜ｒを成立させることができる。このとき、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値Ｉは、上部電極（ＣＥＬ）１３１の物理的性質による影響をほとんど受けないため、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値Ｉの低下を抑制することができると考えられる。 Therefore, in the plasma processing apparatus 1 of the present disclosure, the upper electrode (CEL) 131 is made of low electrical resistivity silicon. As a result, the internal resistance R1 and the surface resistance R3 of the upper electrode (CEL) 131 can be made sufficiently smaller than the resistance r of the sheath. The contact resistance R2 can also be made sufficiently smaller than the resistance r of the sheath. Therefore, mR1+R2+R3<<r can be established. At this time, since the current value I of the direct current flowing through the upper electrode (CEL) 131 is hardly affected by the physical properties of the upper electrode (CEL) 131, the current value I of the direct current flowing through the upper electrode (CEL) 131 is It is thought that the decrease in I can be suppressed.

［評価結果：低電気抵抗率シリコンの上部電極（ＣＥＬ）表面の状態］
図３は、一実施形態に係る低電気抵抗率の上部電極（ＣＥＬ）１３１の表面状態を、参考例の標準電気抵抗率シリコンの上部電極（ＣＥＬ）の表面状態と比較して示す図である。 [Evaluation results: state of upper electrode (CEL) surface of low electrical resistivity silicon]
FIG. 3 is a diagram showing the surface state of a low electrical resistivity top electrode (CEL) 131 according to one embodiment in comparison with the surface state of a standard electrical resistivity silicon top electrode (CEL) of a reference example. .

図３では、低電気抵抗率シリコンの材質からなる本実施形態の上部電極（ＣＥＬ）１３１を「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」と表記する。本実施形態の上部電極（ＣＥＬ）１３１は、例えば電気抵抗値（体積抵抗率）が０．０１Ωｃｍのシリコンからなる。 In FIG. 3, the upper electrode (CEL) 131 of this embodiment made of low electrical resistivity silicon is denoted as "Low Resistivity". The upper electrode (CEL) 131 of this embodiment is made of silicon with an electric resistance value (volume resistivity) of 0.01 Ωcm, for example.

また、図３では、参考例として、標準電気抵抗率シリコン材質からなる上部電極（ＣＥＬ）を「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」と表記する。参考例の上部電極（ＣＥＬ）は、例えば電気抵抗値（体積抵抗率）が２Ωｃｍのシリコンからなる。 In addition, in FIG. 3, as a reference example, the upper electrode (CEL) made of a standard electrical resistivity silicon material is denoted as "STD Resistivity". The upper electrode (CEL) of the reference example is made of silicon having an electric resistance value (volume resistivity) of 2 Ωcm, for example.

図３に示す評価結果を得るために、プラズマ処理装置１において、基板Ｗに対して水素含有ガスを用いたエッチング工程を行った。その際、下部電極にソース電力を供給し、上部電極（ＣＥＬ）に直流電圧を印加し、これにより、プラズマ処理空間１０ｓに水素含有ガスのプラズマを生成した。水素含有ガスとしては、ＣＨ_２Ｆ_２ガスまたはＣＨ_３Ｆガスを含むガスを処理ガスとして供給した。 In order to obtain the evaluation results shown in FIG. 3, an etching process using a hydrogen-containing gas was performed on the substrate W in the plasma processing apparatus 1 . At that time, source power was supplied to the lower electrode, and a DC voltage was applied to the upper electrode (CEL), thereby generating hydrogen-containing gas plasma in the plasma processing space 10s. As the hydrogen-containing gas, a gas containing CH ₂ F ₂ gas or CH ₃ F gas was supplied as a processing gas.

つまり、本実施形態では、エッチング工程において、「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」にて示す上部電極（ＣＥＬ）１３１のシリコンの表層が水素含有ガスのプラズマに暴露された。また、参考例では、エッチング工程において、「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」にて示す上部電極（ＣＥＬ）のシリコンの表層が水素含有ガスのプラズマに暴露された。本実施形態の上部電極（ＣＥＬ）１３１が０．０１Ωｃｍの低電気抵抗率シリコンからなり、参考例の上部電極（ＣＥＬ）が２Ωｃｍの標準電気抵抗率シリコンからなる点以外、プロセス条件は同一に設定した。 That is, in the present embodiment, the silicon surface layer of the upper electrode (CEL) 131 indicated by "Low Resistivity" was exposed to hydrogen-containing gas plasma in the etching process. In the reference example, the silicon surface layer of the upper electrode (CEL) indicated by "STD Resistivity" was exposed to hydrogen-containing gas plasma in the etching process. The process conditions are set identically except that the upper electrode (CEL) 131 of this embodiment is made of low electrical resistivity silicon of 0.01 Ωcm, and the upper electrode (CEL) of the reference example is made of standard electrical resistivity silicon of 2 Ωcm. did.

図３（ａ）の横軸の「０」は、上部電極（ＣＥＬ）の表面（プラズマに暴露された面）であり、横軸は上部電極（ＣＥＬ）の表面からの深さを示し、０から遠ざかるほど深い。 "0" on the horizontal axis of FIG. 3A is the surface of the upper electrode (CEL) (surface exposed to plasma), The farther from , the deeper.

図３（ａ）の縦軸は、Ｈ原子の密度を示す。図３（ａ）の結果によれば、「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」及び「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」のいずれの上部電極（ＣＥＬ）も、電気抵抗率によらず、上部電極（ＣＥＬ）の表面領域ＡにおけるＨ原子の密度は同じであった。よって、上部電極（ＣＥＬ）の表面領域Ａにおいてプラズマ中のＨ原子が上部電極（ＣＥＬ）のシリコンへ入り込む量は同じであった。なお、上部電極（ＣＥＬ）の表面領域Ａはシリコンの表面から１μｍ前後である。なお、「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」及び「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」のいずれの上部電極（ＣＥＬ）も、バルク領域ＢまでＨ原子が入り込むことはなかった。 The vertical axis of FIG. 3(a) indicates the density of H atoms. According to the results of FIG. 3(a), for both the “Low Resistivity” and “STD Resistivity” upper electrodes (CEL), regardless of the electrical resistivity, the number of H atoms in the surface region A of the upper electrode (CEL) Density was the same. Therefore, in the surface region A of the upper electrode (CEL), the amount of H atoms in the plasma entering the silicon of the upper electrode (CEL) was the same. The surface area A of the upper electrode (CEL) is approximately 1 μm from the silicon surface. H atoms did not enter the bulk region B in both the “Low Resistivity” and “STD Resistivity” upper electrodes (CEL).

上部電極（ＣＥＬ）の表面領域Ａでは、上部電極（ＣＥＬ）のシリコン内部へＨ原子が入り込むため、Ｈ原子の入り込み量に応じてｐ型半導体の場合には正孔（ホール）の数（ｎ型半導体の場合には電子の数）が減る。 In the surface region A of the upper electrode (CEL), since H atoms penetrate into the silicon of the upper electrode (CEL), the number of holes (n number of electrons in the case of a type semiconductor) is reduced.

「Ｈｙｄｒｏｇｅｎ Ｐａｓｓｉｖａｔｉｏｎ」については、図６の参考文献の"HYDROGEN PASSIVATION IN SEMICONDUCTORS"M.STAVOLA, Physics Department and the Sherman Fairchild Laboratory, Lehigh University Bethlehem, PA 18015 USA, [Vol.82(1992) ACTA PHYSICA POLONICA A]に記載されている。これによれば、Ｈ原子は、シリコン結晶のバルク領域の約５００～約１０００ｎｍの深さまで入り込み、ドナーとして機能し、ｐ型半導体のキャリアとして機能する正孔を消失させることが開示され、この現象を「Ｈｙｄｒｏｇｅｎ Ｐａｓｓｉｖａｔｉｏｎ」と呼んでいる。 For "Hydrogen Passivation", see "HYDROGEN PASSIVATION IN SEMICONDUCTORS" M. STAVOLA, Physics Department and the Sherman Fairchild Laboratory, Lehigh University Bethlehem, PA 18015 USA, [Vol.82 (1992) ACTA PHYSICA POLONICA A ]It is described in. It discloses that H atoms penetrate to a depth of about 500 to about 1000 nm into the bulk region of a silicon crystal, functioning as donors and annihilating holes that function as carriers in a p-type semiconductor, this phenomenon. is called "Hydrogen Passivation".

しかしながら、「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）１３１は、低電気抵抗率のため、十分に多くの正孔（又は電子）があり、全体のキャリア数が「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）と比較して多い。よって、「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）１３１は、Ｈ原子がドナーとなってキャリアを消失させても、「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）と比較して相対的にキャリア数の減少率が小さい。 However, the "Low Resistivity" upper electrode (CEL) 131 has a sufficiently large number of holes (or electrons) due to its low electrical resistivity, and the total number of carriers is the same as the "STD Resistivity" upper electrode (CEL). many compared to Therefore, even if H atoms serve as donors and cause carriers to disappear, the number of carriers in the upper electrode (CEL) 131 of “Low Resistivity” is relatively reduced compared to the upper electrode (CEL) of “STD Resistivity”. rate is small.

よって、図３（ｂ）に示す上部電極（ＣＥＬ）の表面領域Ａにおける正孔（又は電子）密度は、「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）１３１では、「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）よりも高くなる。 Therefore, the hole (or electron) density in the surface region A of the upper electrode (CEL) shown in FIG. ).

この結果、図３（ｃ）に示すように、標準電気抵抗率シリコンからなる「ＳＴＤ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）は、表面領域Ａにおいて絶縁的になり、プロセス中に上部電極に印加される直流電流の電流値が低下した。 As a result, as shown in Fig. 3(c), the "STD Resistivity" top electrode (CEL) made of standard electrical resistivity silicon becomes insulating in the surface area A, and the voltage applied to the top electrode during the process is DC current value decreased.

これに対して、低電気抵抗率シリコンからなる「Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ」の上部電極（ＣＥＬ）１３１は、表面領域Ａにおいて電気抵抗率の変化率が相対的に小さいため、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値の低下を抑制できた。 On the other hand, in the “Low Resistivity” upper electrode (CEL) 131 made of low electrical resistivity silicon, the rate of change in electrical resistivity in the surface region A is relatively small, so that It was possible to suppress the decrease in the current value of the direct current.

なお、上部電極（ＣＥＬ）１３１の表面領域Ａにおいて水素原子の入り込み量が更に多くなると、ｐ型半導体とｎ型半導体との反転が発生し、上部電極（ＣＥＬ）１３１の表面にＰ－Ｎ接合ダイオードが形成される。 When the amount of hydrogen atoms entering the surface region A of the upper electrode (CEL) 131 further increases, the inversion of the p-type semiconductor and the n-type semiconductor occurs, and a PN junction is formed on the surface of the upper electrode (CEL) 131. A diode is formed.

通常のダイオードは、逆方向に電圧をかけても、ほとんど電流は流れない。ところが、ある一定の電圧（降伏電圧もしくはツェナー電圧という）を上回ると、アバランシェ降伏と呼ばれる現象により、急激に電流が流れるようになる。このようにしてツェナー降伏モードになることで降伏電圧が小さくなり、水素原子の入り込み量が更に多くなった場合にも、上部電極（ＣＥＬ）１３１の表面の直流電流は流れ易くなり、直流電流の電流値の低下は生じ難い。 In a normal diode, even if a voltage is applied in the reverse direction, almost no current will flow. However, when a certain voltage (called breakdown voltage or Zener voltage) is exceeded, a phenomenon called avalanche breakdown causes current to flow rapidly. In this way, the Zener breakdown mode is established, so that the breakdown voltage is reduced, and even when the amount of hydrogen atoms entering is further increased, the DC current easily flows on the surface of the upper electrode (CEL) 131, and the DC current is reduced. A decrease in current value is unlikely to occur.

以上から、電気抵抗値が０．０１Ωｃｍ以下の低電気抵抗率シリコンからなる上部電極（ＣＥＬ）１３１については表面領域Ａにおいて絶縁的にならず、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値の低下を抑制することができる。 From the above, the upper electrode (CEL) 131 made of low electrical resistivity silicon with an electrical resistance value of 0.01 Ωcm or less is not insulating in the surface region A, and the current value of the direct current flowing through the upper electrode (CEL) 131 is can be suppressed.

［評価結果：上部電極（ＣＥＬ）に流れる直流電流の電流値］
図４は、一実施形態に係る電気抵抗値が０．１Ωｃｍの低電気抵抗率シリコンの上部電極（ＣＥＬ）１３１に流れる直流電流の電流値と、参考例に係る電気抵抗値が２Ωｃｍの標準電気抵抗率シリコンの上部電極（ＣＥＬ）に流れる電流値を比較して示す図である。図５は、一実施形態に係る電気抵抗値が０．０１Ωｃｍの低電気抵抗率シリコンの上部電極（ＣＥＬ）１３１に流れる直流電流の電流値と、参考例に係る電気抵抗値が２Ωｃｍの標準電気抵抗率シリコンの上部電極（ＣＥＬ）に流れる電流値を比較して示す図である。 [Evaluation result: Current value of DC current flowing through upper electrode (CEL)]
FIG. 4 shows the current value of the direct current flowing through the upper electrode (CEL) 131 of low electrical resistivity silicon having an electrical resistance value of 0.1 Ωcm according to one embodiment, and the standard electric current having an electrical resistance value of 2 Ωcm according to the reference example. FIG. 4 is a diagram showing a comparison of current values flowing through a resistive silicon top electrode (CEL). FIG. 5 shows the current value of the direct current flowing through the upper electrode (CEL) 131 of low electrical resistivity silicon having an electrical resistance value of 0.01 Ωcm according to one embodiment, and the standard electric current having an electrical resistance value of 2 Ωcm according to the reference example. FIG. 4 is a diagram showing a comparison of current values flowing through a resistive silicon top electrode (CEL).

図４及び図５の横軸はプロセス時間を示し、縦軸は実施形態に係る上部電極（ＣＥＬ）１３１及び参考例の上部電極（ＣＥＬ）を流れる直流電流の電流値を示す。図４及び図５の評価結果を得るために、プラズマ処理装置１において、基板Ｗに対して水素含有ガスを用いたエッチング工程を行った。プロセス条件は、図３の評価結果を得るために行ったエッチング工程におけるプロセス条件と同一とした。 4 and 5, the horizontal axis indicates the process time, and the vertical axis indicates the current value of the direct current flowing through the upper electrode (CEL) 131 according to the embodiment and the upper electrode (CEL) of the reference example. In order to obtain the evaluation results shown in FIGS. 4 and 5, an etching process using a hydrogen-containing gas was performed on the substrate W in the plasma processing apparatus 1 . The process conditions were the same as the process conditions in the etching process performed to obtain the evaluation results of FIG.

図４に示す評価結果では、参考例の標準電気抵抗率シリコンの上部電極（ＣＥＬ）に流れる直流電流の電流値がプロセス時間とともに低下した。これは、プロセス時間の経過とともに「Ｈｙｄｒｏｇｅｎ Ｐａｓｓｉｖａｔｉｏｎ」によってＨ原子がドナーとなってキャリアを消失させ、全体のキャリア数が減少したためである。 In the evaluation results shown in FIG. 4, the current value of the direct current flowing through the upper electrode (CEL) of the standard electrical resistivity silicon of the reference example decreased with the process time. This is because with the lapse of process time, H atoms act as donors due to "Hydrogen Passivation" to cause carriers to disappear, resulting in a decrease in the total number of carriers.

一方、ドープ量を変更して上部電極（ＣＥＬ）１３１のシリコン単結晶の電気抵抗値を０．１Ωｃｍにした低電気抵抗率シリコンの上部電極（ＣＥＬ）１３１では、上部電極（ＣＥＬ）１３１の表面領域に十分な数のキャリアが存在する。このため、「Ｈｙｄｒｏｇｅｎ Ｐａｓｓｉｖａｔｉｏｎ」によるキャリアの減少が無視できるレベルとなり、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値がプロセス時間とともに低下することを抑制することができた。 On the other hand, in the upper electrode (CEL) 131 made of low electrical resistivity silicon in which the electrical resistance value of the silicon single crystal of the upper electrode (CEL) 131 is changed to 0.1 Ωcm by changing the doping amount, the surface of the upper electrode (CEL) 131 A sufficient number of carriers are present in the region. As a result, the decrease in carriers due to "Hydrogen Passivation" was negligible, and it was possible to suppress the decrease in the current value of the DC current flowing through the upper electrode (CEL) 131 along with the process time.

同様に、図５に示す評価結果では、参考例の標準電気抵抗率シリコンの上部電極（ＣＥＬ）に流れる直流電流の電流値がプロセス時間とともに低下した。これに対して、上部電極（ＣＥＬ）１３１のシリコン単結晶の電気抵抗値を０．０１Ωｃｍにした低電気抵抗率シリコンの上部電極（ＣＥＬ）１３１では、上部電極（ＣＥＬ）１３１に流れる直流電流の電流値がプロセス時間とともに低下することを更に抑制することができた。よって、上部電極（ＣＥＬ）１３１のシリコン単結晶の電気抵抗値は０．１Ωｃｍ以下であればよく、０．０１Ωｃｍ以下であればより好ましい。 Similarly, in the evaluation results shown in FIG. 5, the current value of the direct current flowing through the upper electrode (CEL) of the standard electrical resistivity silicon of the reference example decreased with the process time. On the other hand, in the upper electrode (CEL) 131 made of low electric resistivity silicon with the electric resistance value of the silicon single crystal of the upper electrode (CEL) 131 set to 0.01 Ωcm, the DC current flowing through the upper electrode (CEL) 131 is It was possible to further suppress the current value from decreasing with the process time. Therefore, the electric resistance value of the silicon single crystal of the upper electrode (CEL) 131 should be 0.1 Ωcm or less, and more preferably 0.01 Ωcm or less.

［変形例］
以上に説明した低電気抵抗の上部電極（ＣＥＬ）１３１は、プレート全体に低電気抵抗の材料を使用することが好ましい。ただし、上部電極（ＣＥＬ）１３１の表面領域のみに低電気抵抗の材料を使用してもよい。上部電極（ＣＥＬ）１３１の表面領域のみに低電気抵抗の材料を使用する場合、電気抵抗値が０．０１Ωｃｍ以下の低電気抵抗率シリコンを使用する上部電極（ＣＥＬ）１３１の表面領域の厚みは、１００μｍ以上であるほうがよい。この場合、上部電極（ＣＥＬ）１３１のバルク領域では、例えば２Ωｃｍ程度の標準電気抵抗率シリコンを使用してもよい。 [Modification]
The low electrical resistance top electrode (CEL) 131 described above preferably uses a low electrical resistance material for the entire plate. However, a low electrical resistance material may be used only for the surface region of the upper electrode (CEL) 131 . When a low electrical resistance material is used only for the surface region of the upper electrode (CEL) 131, the thickness of the surface region of the upper electrode (CEL) 131 using low electrical resistivity silicon with an electrical resistance value of 0.01 Ωcm or less is , 100 μm or more. In this case, the bulk region of the top electrode (CEL) 131 may use standard electrical resistivity silicon, for example on the order of 2 Ωcm.

以上に説明したように、本実施形態のプラズマ処理装置１によれば、処理容器内にて上部電極に流れる直流電流の電流値の低下を抑制することができる。 As described above, according to the plasma processing apparatus 1 of the present embodiment, it is possible to suppress a decrease in the current value of the direct current flowing through the upper electrode within the processing container.

今回開示された実施形態に係るプラズマ処理装置は、すべての点において例示であって制限的なものではないと考えられるべきである。実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。 The plasma processing apparatus according to the embodiments disclosed this time should be considered as an example and not restrictive in all respects. Embodiments can be modified and improved in various ways without departing from the scope and spirit of the appended claims. The items described in the above multiple embodiments can take other configurations within a consistent range, and can be combined within a consistent range.

本開示のプラズマ処理装置は、容量結合型（Capacitively Coupled Plasma(CCP)）に限らず、Atomic Layer Deposition(ALD)装置、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のいずれのタイプのプラズマ処理装置にも適用可能である。 The plasma processing apparatus of the present disclosure is not limited to Capacitively Coupled Plasma (CCP), Atomic Layer Deposition (ALD), Inductively Coupled Plasma (ICP), Radial Line Slot Antenna (RLSA), Electron Cyclotron Resonance Plasma (ECR) and Helicon Wave Plasma (HWP) plasma processing apparatuses.

本願は、米国特許庁に２０２１年４月２８日に出願された米国仮出願６３／１８０，６９８の優先権を主張するものであり、その全内容を参照によりここに援用する。 This application claims priority to US Provisional Application No. 63/180,698 filed April 28, 2021 with the US Patent Office, the entire contents of which are hereby incorporated by reference.

１ プラズマ処理装置
２ 制御部
２ａ コンピュータ
２ａ１ 処理部
２ａ２ 記憶部
２ａ３ 通信インターフェース
１０ プラズマ処理チャンバ
１１ 基板支持部
１３ シャワーヘッド
２１ ガスソース
２０ ガス供給部
３０ 電源
３１ ＲＦ電源
３１ａ 第１のＲＦ生成部
３１ｂ 第２のＲＦ生成部
３２ａ 第１のＤＣ生成部
３２ｂ 第２のＤＣ生成部
４０ 排気システム
１１１ 本体部
１１２ リングアセンブリ
１３１ 上部電極（ＣＥＬ）
１３２ クーリングプレート（ＣＰ） 1 plasma processing apparatus 2 control unit 2a computer 2a1 processing unit 2a2 storage unit 2a3 communication interface 10 plasma processing chamber 11 substrate support unit 13 shower head 21 gas source 20 gas supply unit 30 power supply 31 RF power supply 31a first RF generation unit 31b 2 RF generator 32a first DC generator 32b second DC generator 40 exhaust system 111 main body 112 ring assembly 131 upper electrode (CEL)
132 cooling plate (CP)

Claims (6)

被処理基板が収容され、真空排気可能な処理容器と、
前記前記処理容器内に配置される第１電極および前記第１電極に対向し、前記被処理基板を支持する第２電極と、
前記第１電極又は前記第２電極にプラズマ生成用の高周波電力を印加する高周波電力印加ユニットと、
前記処理容器内に処理ガスを供給する処理ガス供給ユニットと、
を備え、
前記第１電極は、低電気抵抗率シリコンの材質からなる、
プラズマ処理装置。 a processing container in which a substrate to be processed is accommodated and which can be evacuated;
a first electrode arranged in the processing container and a second electrode facing the first electrode and supporting the substrate to be processed;
a high-frequency power application unit that applies high-frequency power for plasma generation to the first electrode or the second electrode;
a processing gas supply unit that supplies a processing gas into the processing container;
with
The first electrode is made of a material of low electrical resistivity silicon,
Plasma processing equipment. 前記第１電極には、直流電圧が印加される、
請求項１記載のプラズマ処理装置。 A DC voltage is applied to the first electrode,
The plasma processing apparatus according to claim 1. 前記処理ガス供給ユニットは、前記処理ガスとして水素含有ガスを供給し、
前記被処理基板に対して前記水素含有ガスを用いたエッチングが実行される、
請求項１又は請求項２記載のプラズマ処理装置。 The processing gas supply unit supplies a hydrogen-containing gas as the processing gas,
etching is performed on the substrate to be processed using the hydrogen-containing gas;
3. The plasma processing apparatus according to claim 1 or 2. 前記水素含有ガスは、ＣＨ_２Ｆ_２ガスまたはＣＨ_３Ｆガスを含む、
請求項３に記載のプラズマ処理装置。 The hydrogen _- containing gas includes _CH2F2 gas or _CH3F gas,
The plasma processing apparatus according to claim 3. 前記第１電極は、電気抵抗値が０．１Ωｃｍ以下のシリコンからなる、
請求項１又は請求項２記載のプラズマ処理装置。 The first electrode is made of silicon with an electrical resistance value of 0.1 Ωcm or less,
3. The plasma processing apparatus according to claim 1 or 2. 前記第１電極は、電気抵抗値が０．０１Ωｃｍ以下のシリコンからなる、
請求項５記載のプラズマ処理装置。 The first electrode is made of silicon with an electrical resistance value of 0.01 Ωcm or less,
The plasma processing apparatus according to claim 5.

Images