JP2022161104A - 撮像装置 - Google Patents

Abstract

【課題】 撮像素子の水平期間を変えることなく、高輝度被写体が存在する場合に生じる横帯状のオフセットずれを抑制する。【解決手段】 所定の読み出し期間で複数の画素からの信号を信号出力線に出力し、ＡＤ変換回路でＡＤ変換する第１の読み出しモードと第２の読み出しモードを有し、前記読み出し期間は、画素からの信号を信号出力線に出力してから所定の時間後にＡＤ変換を開始するまでの第１の期間と、画素からの信号をＡＤ変換する第２の期間を含み、前記第及び第２の読み出しモードは読み出し期間が等しく、第１の期間と第２の期間の長さが異なるように構成する。【選択図】 図７

Description

本発明は、撮像装置に関する。

デジタルカメラやビデオカメラ等の撮像装置には、ＣＭＯＳイメージセンサ等の撮像素子４００が使用されている。ＣＭＯＳイメージセンサは、連写速度やフレームレートの向上、ローリング歪みの抑制のために、画素信号読み出しの高速化が求められている。信号読み出しを高速化するために、画素配列における１行あたりの信号読み出し期間を短縮したり、複数行の画素から同時に信号を読み出すということが行われている。

特許文献１には、撮像素子の信号読み出し期間をＩＳＯ感度に応じて変更する技術が開示されている。例えば、ＩＳＯ感度１００が設定されている場合にＩＳＯ感度２００以上が設定されている場合よりもＡＤ変換期間を短くし、信号読み出しの高速化と消費電力の低減を実現することが記載されている。

特開２０１６－５４４２４号公報

しかしながら、信号読み出し高速化のために信号読み出し期間を短縮すると、撮影画像内の高輝度被写体と同一の行において、信号レベルのオフセットずれが発生することがある。このような信号レベルのオフセットずれは、高輝度被写体による画素の電位変動が共通の電源ラインやＧＮＤのインピーダンスを通して高輝度画素と同時刻に信号を転送する同一行の他の列に伝搬することによって発生する。

信号レベルのオフセットずれは、水平方向に生じる横帯状の色かぶりとして特に画像の暗部において視認され、高ＩＳＯ感度で画素信号により高いゲインをかけるほど顕著となる。これを低減させるためには、１行あたりの信号読み出し期間を長くすることにより、電位変動が静定するまでの時間を確保することが想定される。

しかしながら、静定期間を長くすることは結果として撮像素子からの信号読み出し期間が長くなることになり、信号読み出しの高速化を達成できないという課題が生じる。

本発明は上記課題を達成するためになされたものであり、複数の画素が行列状に配置された画素配列と、前記複数の画素の信号が前記画素配列の列毎に出力される複数の列信号線と、前記複数の列信号線に列毎に出力された前記複数の画素からの信号をＡＤ変換する複数のＡＤ変換回路と、前記複数のＡＤ変換回路によりＡＤ変換されたデジタル信号をデジタルゲインで増幅する増幅回路と、所定の読み出し期間で前記画素配列の同じ行に配置された前記複数の画素の信号を前記複数の列信号線に列毎に出力して前記複数のＡＤ変換回路によりＡＤ変換するように制御するとともに、前記増幅回路により前記デジタル信号を増幅しない場合に第１の信号読み出しモードで前記複数の画素の信号を読み出し、前記増幅回路により前記デジタル信号を増幅する場合に第２の信号読み出しモードで前記複数の画素の信号を読み出すように制御する制御手段と、を有し、前記所定の読み出し期間は、前記複数の画素の信号を前記複数の列信号線に列毎に出力してから前記複数のＡＤ変換回路によりＡＤ変換を開始するまでの第１の期間と、前記複数の列信号線に列毎に出力された前記複数の画素からの信号を前記複数のＡＤ変換回路によりＡＤ変換する第２の期間を含み、前記第１の読み出しモードと前記第２の読み出しモードで前記所定の読み出し期間が等しく、前記第２の読み出しモードにおける前記第１の期間が前記第１の読み出しモードにおける前記第１の期間がよりも長く、前記第２の読み出しモードにおける第２の期間が前記第１の読み出しモードにおける前記第２の期間よりも短いことを特徴とする。

本発明によれば、撮像素子からの信号読み出し期間を変えることなく、高輝度被写体が存在する場合の横帯状のオフセットずれを抑制することができる。

実施例に係る撮像素子の画素と周辺回路の構成図。 実施例に係る撮像素子における単位画素の構成図。 実施例に係る撮像素子の積層構造を示す模式図。 実施例に係る撮像素子を含む撮像装置の構成例を示すブロック図。 実施例に係る撮影モードと読み出し動作、信号処理の組み合わせを説明する概念図。 実施例１に係る第１の読み出し動作を示すタイミングチャート。 実施例１に係る第２の読み出し動作を示すタイミングチャート。 実施例２に係る第３の読み出し動作を示すタイミングチャート。 実施例３に係る第４の読み出し動作を示すタイミングチャート。 実施例４に係る撮像素子の画素と周辺回路の構成例を示すブロック図。 実施例４に係る第５の読み出し動作を示すタイミングチャート。

以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。

（実施例１）
図１は、実施例１における撮像素子４００の画素と周辺回路の構成例を示すブロック図である。図１において、画素配列１０１には複数の画素１０２が行列状に配置され、それぞれに分光透過率の異なるカラーフィルタが形成されている。図１では画素１０２にＲ、Ｇ、Ｂの文字を付しているが、それぞれ赤、緑、青の分光透過率を持つカラーフィルタが設けられていることを示している。

複数の画素１０２の信号は列毎に列信号線に出力される。本実施例では各列に２本の列信号線があるものとして説明するが、列信号線の数はこれに限られるものではなく、４本や１２本、２０本等、撮像素子４００に要求される特性に応じて任意の本数が設けられればよい。

画素１０２Ａは、図示しない選択スイッチにより列信号線１０５Ａに接続され、列信号線１０５Ａを介して各行の画素の出力信号が列回路１０６Ａに出力される。また、画素１０２Ｂは、図示しない選択スイッチにより列信号線１０５Ｂに接続され、列信号線１０５Ｂを介して各行の画素の出力信号が列回路１０６Ｂに出力される。選択スイッチは、垂直走査回路１０４から制御信号線１０３を介して供給される制御信号に基づいて、特定行の画素信号を選択的に出力する制御を行うためのものである。

このように列信号線１０５Ａに接続された（２Ｎ－１）行（Ｎは自然数）に配置されている画素１０２Ａと、列信号線１０５Ｂに接続された２Ｎ行に配置されている画素１０２Ｂが周期的かつ行列状に配置されている。列信号線１０５Ａと列信号線１０５Ｂは、画素信号をそれぞれ行毎に列回路１０６Ａと列回路１０６Ｂへ出力する。なお、列信号線１０５Ａと列信号線１０５Ｂを総称して列信号線１０５と表すことがある。

タイミングジェネレータ（以下、ＴＧと記載）１１０は、垂直走査回路１０４により画素１０２内のトランジスタを制御するためのパルス信号を生成するとともに、Ｄ／Ａ変換器１１１（以下、ＤＡＣと記載）を制御する。ＤＡＣ１１１は、比較器１０７に供給する比較基準信号や時間の経過とともにレベルが変化する参照信号（スロープ信号またはランプ信号）を生成する。比較基準信号や参照信号は、ＴＧ１１０の制御によりＤＡＣ１１１から列回路１０６Ａと１０６Ｂの比較器１０７の一方に入力される。また、後述するように、ＤＡＣ１１１から比較器１０７に供給される参照信号の時間当たりの変化率は変更可能であり、参照信号の時間当たりの変化率を変更することにより、ＡＤ変換時のアナログゲインを変更することができる。

次に列回路１０６Ａと列回路１０６Ｂの構成について説明する。列回路１０６Ａは列信号線１０５Ａに接続され、列回路１０６Ｂは列信号線１０５Ｂに接続されている。なお、列回路１０６Ａと列回路１０６Ｂを総称して列回路１０６と表すことがある。

列回路１０６Ａ、１０６Ｂの各々は、比較器１０７、カウンタ１０８、列メモリ１０９から構成される。比較器１０７の一方の入力には、ＤＡＣ１１１で生成された参照信号が入力され、他方の入力には列信号線１０５を介して各画素の出力信号が入力される。

比較器１０７は、列信号線１０５の画素の出力信号に応じて変化する電位Ｖを参照信号と比較し、その大小関係によってローレベル、ハイレベルのいずれかを２値で出力する。カウンタ１０８は、前記大小関係が反転するまでの時間をクロックに基づいて計測し、その計測時間をデジタル信号として出力する。列メモリ１０９は、カウンタ１０８によい計測されたデジタル信号を保持する。すなわち、列回路１０６の比較器１０７、カウンタ１０８、列メモリ１０９によりＡＤ変換回路が構成される。本実施例のＡＤ変換回路は、時間の経過とともにレベルが変化する参照信号を用いて複数の画素の信号をＡＤ変換するスロープ型ＡＤ変換回路である。

水平走査回路１１２は、ＴＧ１１０による制御により列回路１０６を列方向に走査して選択スイッチをオンする。そして、選択スイッチがオンされることにより、列回路１０６の列メモリ１０９に保持された画素１０２Ａと画素１０２Ｂの２行分のデジタル信号が各列共通に接続された水平信号線１１３Ａ、１１３Ｂを介して同時に出力される。

図２は、画素１０２の構成の一例を示す回路図である。画素１０２の各々は、光電変換部である複数のフォトダイオード（以下、ＰＤと記載）２０１Ａと２０１Ｂを有する。すなわち、本実施例では、撮影レンズを通して被写体の位相差情報を取得するために複画素構造になっている。なお、複画素構造に限らず、１画素当たり１つのＰＤを備える単画素構造でも構わない。

ＰＤ２０１ＡとＰＤ２０１Ｂは焦点検出のため１つのマイクロレンズ（不図示）を共有している。以下の説明では、ＰＤ２０１Ａの光電変換に基づく信号をＡ信号、ＰＤ２０１Ｂの光電変換に基づく信号をＢ信号とする。また、ＰＤ２０１ＡとＰＤ２０１Ｂの両方の光電変換に基づく信号をＡ＋Ｂ信号とする。

ＰＤ２０１Ａは転送スイッチ２０２Ａを介して、ＰＤ２０１Ｂは転送スイッチ２０２Ｂを介して、それぞれ共通のフローティングディフュージョン（以下、ＦＤと記載）２０３に接続される。ここで転送スイッチ２０２Ａは、垂直走査回路１０４から供給される転送パルスＰＴＸＡによって制御され、転送スイッチ２０２Ｂは、垂直走査回路１０４から供給される転送パルスＰＴＸＢによって制御される。

ＦＤ２０３は、ＰＤ２０１Ａ、２０１Ｂから転送された電荷を一時的に蓄積し、電荷を電圧に変換する。リセットスイッチ２０４は、垂直走査回路１０４から供給されるリセットパルスＰＲＥＳによって制御され、ＦＤ２０３に基準電位ＶＤＤを供給することでＦＤ２０３をリセットする。

画素アンプ２０５は、ＭＯＳトランジスタと定電流源からなるソースフォロア回路である。選択スイッチ２０６は、垂直走査回路１０４から供給される選択パルスＰＳＥＬによって制御され、ＦＤ２０３の蓄積電荷量に応じた画素アンプ２０５の電位変動を列信号線１０５に出力する。

図３は、本実施例の撮像素子４００の構造を示す模式図である。撮像素子４００は画素部１０１などが形成された第１の半導体基板３０１と、列回路１０６などが形成された第２の半導体基板３０２とが互いに積層された構造になっている。なお、第１の半導体基板３０１と第２の半導体基板３０２とはバンプ等により電気的に接続される。

第２の半導体基板３０２には、前述の列回路１０６、データ処理回路３０３、メモリ３０４から構成される。データ処理回路３０３は、列回路１０６から出力される画像信号に対して各種演算や補正処理を行う。半導体基板メモリ３０４は、ＤＲＡＭ等の揮発性メモリであり、列回路１０６から出力される画像信号をデータ処理回路３０３で処理する際に、画像データや補正データを一時的に保持する目的等で用いられる。なお、図示しない撮像素子４００の他の構成要素はどちらの半導体基板にあってもよい。

図４は、本実施例の撮像装置４１１の構成を示すブロック図である。

図４において、撮影レンズ４０１は、レンズ駆動回路４０２によってフォーカス制御などが行われ、被写体の光学像を撮像素子４００に結像させる。撮像素子４００は、被写体の光学像に応じた入射光を画像信号に変換して出力する。

シャッタ４０３は、メカ駆動回路４０４により制御され、撮像素子４００の露光量を制御する。信号処理回路４０５（増幅回路）は、撮像素子４００から出力された画像信号に対するデジタルゲインで増幅する増幅処理やオフセット補正、ホワイトバランス補正などの各種の演算処理を行う。

制御回路４０６は、撮像装置全体を制御する。すなわち、撮像素子４００の駆動制御やレンズ駆動回路４０２により撮影レンズ４０１の焦点位置を制御するオートフォーカス制御を行うための演算処理、メカ駆動回路４０４によるシャッタ４０３の制御など、様々な処理を行う。なお、信号処理回路４０５は、制御回路４０６内に組み込まれていてもよい。

記憶回路４０７は、画像データやオフセット補正値を保持する記憶メモリであり、信号処理回路４０５に接続されている。さらに記憶回路４０７は撮像素子４００のデータ処理回路３０３とも接続され、選択的に画像データや補正データの通信が可能な構成になっていても構わない。

記録回路４０８は、ＳＤカードに代表される半導体メモリ等の着脱可能な記録媒体に画像データを記録する。操作回路４０９は、物理的なボタンやタッチパネル、各種センサにより、ユーザーの意思や操作を受け付ける。表示回路４１０は、背面液晶や電子ビューファインダーなどで構成され、撮像装置４１１の各種情報を表示する。

次に、図５を用いて、本実施例の撮像装置４１１に設定される露光指数であるＩＳＯ感度と、読み出しモード、アナログゲイン、デジタルゲインとの関係について説明する。図５は、本実施例の撮像装置４１１に設定されるＩＳＯ感度と、読み出しモード、アナログゲイン、デジタルゲインとの関係を説明する図である。ここで、アナログゲインとはＡＤ変換回路によるＡＤ変換までにかけられるアナログ信号の増幅率と定義され、デジタルゲインとはＡＤ変換後のデジタル信号にかけられる信号の増幅率と定義する。

本実施例の撮像装置４１１は、自動露出制御またはユーザーからの操作により設定されたＩＳＯ感度に応じて、撮像素子４００の読み出しモードおよびアナログゲインを設定するとともに、信号処理回路４０５のデジタルゲインを設定する。なお、撮像素子４１１に設定される第１の読み出しモードと第２の読み出しモードの詳細については後述する。

まず、ＩＳＯ感度がＩＳＯ１００からＩＳＯ３２００までの間に設定された場合、撮像装置４１１は、撮像素子４００に第１の読み出しモードを設定する。また、設定されたＩＳＯ感度に応じて撮像素子４００に１倍から３２倍までのアナログゲインを設定し、設定されたＩＳＯ感度にかかわらず信号処理回路４０５には１倍のデジタルゲインを設定する。すなわち、信号処理回路４０５におけるデジタルゲインによるデジタル信号の増幅は行わない。そして、ＡＤ変換回路によるＡＤ変換は１４ビットで行われ、１４ビットのデジタル信号が出力される。

この設定では、撮像素子４００内部のみで信号のアナログゲインによる増幅を行い、ＩＳＯ３２００が撮像素子４００内部におけるアナログゲインの最大増幅率となる。例えば、設定されたＩＳＯ感度に応じてＡＤ変換器における参照信号の時間当たりの変化率を変更することにより、ＡＤ変換時にＩＳＯ感度に応じたアナログゲインで増幅することができる。

次に、ＩＳＯ感度がＩＳＯ６４００に設定された場合、撮像装置４１１は、撮像素子４００に第２の読み出しモードを設定する。また、撮像素子４００に３２倍のアナログゲインを設定し、信号処理回路４０５に２倍のデジタルゲインを設定する。この場合、ＡＤ変換回路によるＡＤ変換は１３ビットで行われ、信号処理回路４０５において２倍のデジタルゲインを掛けることにより１４ビットのデジタル信号が出力される。

さらに、ＩＳＯ感度がＩＳＯ１２８００に設定された場合、撮像装置４１１は、撮像素子４００に第２の読み出しモードを設定する。また、撮像素子４００に３２倍のアナログゲインを設定し、信号処理回路４０５に４倍のデジタルゲインを設定する。この場合も、ＡＤ変換回路によるＡＤ変換は１３ビットで行われ、信号処理回路４０５において４倍のデジタルゲインを掛けることにより１５ビットのデジタル信号が出力される。

なお、ＩＳＯ１２８００が設定された場合に１２ビットのＡＤ変換を行い、信号処理回路４０５において４倍のゲインを掛けることにより１４ビットのデジタル信号を出力するように構成しても構わない。この場合、ＡＤ変換期間をさらに短縮できるため、高ＩＳＯ感度での高輝度列の電位変動の影響を受けた暗部列の静定時間をさらに延ばすことができ、横帯状のオフセットずれをさらに低減できる効果がある。

さらに、撮像素子４００の外部に設けられた信号処理回路４０５でデジタルゲインを掛ける構成に限らず、例えば撮像素子４００内のデータ処理回路３０３等でＡＤ変換後の信号にデジタルゲインを掛けるように構成してもよい。

次に、ＡＤ変換後の信号の扱いについて説明する。本実施例では、上述したように、第１の読み出しモードが設定されるＩＳＯ１００からＩＳＯ３２００までの間では、１４ビット（０～１６３８４カウント）のＡＤ変換を行う。また、第２の読み出しモードが設定されるＩＳＯ６４００とＩＳＯ１２８００では、１３ビット（０～８１９２カウント）のＡＤ変換を行う。

ここで、例えば撮像装置４１１に要求されるＡＤ変換の分解能が１４ビットであり、推奨露光指数（ＩＳＯ感度）がＩＳＯ６４００である場合について考える。ＩＳＯ６４００が設定されている場合、ＡＤ変換までの増幅率（アナログゲイン）を３２倍、ＡＤ変換後の増幅率（デジタルゲイン）を２倍にすることで計６４倍のゲインを掛けることになる。

要求されるＡＤ変換の分解能が１４ビットである場合、１４ビット相当の０～１６３８４カウントでＡＤ変換し、ＡＤ変換後に２倍のデジタルゲインを掛けると１５ビット相当の０～３２７６８カウントになり、１６３８５～３２７６８カウントは余剰となる。そこで、本実施例では１３ビット相当の０～８１９２カウントでＡＤ変換し、ＡＤ変換後に２倍のデジタルゲインを掛けることで０～１６３８４カウントの１４ビット幅のデジタル信号を生成することができる。

このように、ＡＤ変換後のデジタル信号をＭ倍（Ｍは正の数）のデジタルゲインで増幅する場合、デジタル信号のビット幅を同等にするためには、参照信号の時間当たりの変化率を変えずに１／Ｍ倍でＡＤ変換すればよい。このような制御により、第２の読み出しモードにおけるＡＤ変換期間を短縮することができる。

なお、他の例としては、第１の読み出しモードは１４．１ビットでＡＤ変換を行い（０～１７５６０カウント）、第２の読み出しモードは１４ビットでＡＤ変換を行う（０～１６３８４カウント）など、ＡＤ変換のビット数は任意に決めることができる。

続いて、撮像素子４１１に設定される第１の読み出しモードと第２の読み出しモードの詳細について説明する。

図６は、本実施例における第１の読み出しモードのタイミングチャートである。図６は、高輝度被写体が存在する画素列（高輝度列）の比較器１０７に入力される画素信号の遷移と、入射光がほぼない画素列（暗部列）の比較器１０７に入力される画素信号の遷移をそれぞれ示している。ここで、同一画素行における各列の画素が同様に駆動されるものとする。

時刻ｔ６００までにリセットパルスＰＲＥＳをＨｉ、転送パルスＰＴＸをＨｉとすることによる画素部１０１のリセットが完了し、リセットパルスＰＲＥＳがＨｉの状態で転送パルスＰＴＸをＬｏにすることで電荷蓄積が開始される。

時刻ｔ６０１において、選択パルスＰＳＥＬがＨｉになり、選択行の画素が列信号線１０５と接続される。

時刻ｔ６０２において、リセットパルスＰＲＥＳがＨｉからＬｏとなることでリセットが解除され、そのときのＦＤ２０３の電荷量に応じた電位に対応するノイズ成分信号（以下、Ｎ信号と記載する）が列信号線１０５に出力されて比較器１０７に入力される。

ここで時刻ｔ６０２では、リセットパルスＰＲＥＳによる電位変動が生じており、この変動は共通の基準電位ＶＤＤやＧＮＤ、信号線１０３を通して水平方向の画素列に共通するオフセットレベルとして観測される。この変動はある時定数をもって基準レベルに収束し、第１の読み出しモードでは入力信号の変動は時刻ｔ６０３までに収束している。

時刻ｔ６０３において、ＤＡＣ１１１がランプ状に変化する参照信号ＶＬの出力を開始し、ＤＡＣ１１１がランプ信号の出力を開始するのと同時にカウンタ１０８がカウントを開始する。

時刻ｔ６０４において、比較器１０７に入力されるＮ信号と参照信号の大小関係が逆転することで比較器１０７の出力が反転し、そのときのカウンタ１０８のカウント値が列メモリ１０９に保持される。

時刻ｔ６０５において、参照信号が所定値に達するまで遷移したのち、水平走査回路１１２により列メモリ１０９に保持されたＮ信号が撮像素子４００の外部に出力される。

時刻ｔ６０６において、比較器１０７がリセットされる。また、時刻ｔ６０６において、転送パルスＰＴＸＡとＰＴＸＢがＨｉとなることにより、ＰＤ２０１ＡとＰＤ２０１Ｂで発生した光電荷がＦＤ２０３に転送される。そして、ＦＤ２０３に転送された電荷量に応じた電位である光成分信号（以下、Ａ＋Ｂ信号と記載する）が列信号線１０５に出力されて比較器１０７に入力される。

時刻ｔ６０７において、転送パルスＰＴＸＡとＰＴＸＢがＬｏとなることにより、ＰＤ２０１ＡとＰＤ２０１ＢからＦＤ２０３への電荷の転送が終了する。

時刻ｔ６０８において、ＤＡＣ１１１はランプ状に変化する参照信号ＶＬの出力を開始し、ＤＡＣ１１１がランプ信号の出力を開始するのと同時にカウンタ１０８のカウントを開始する。

時刻ｔ６０９において、比較器１０７に入力される暗部列の入力信号と参照信号の大小関係が逆転することで比較器１０７の出力が反転し、そのときのカウンタ１０８のカウント値が列メモリ１０９に保持される。その後、同様に比較器１０７に入力される高輝度列の入力信号と参照信号の大小関係が逆転することで比較器１０７の出力が反転し、そのときのカウンタ１０８の値が列メモリ１０９に保持される。

時刻ｔ６１０において、参照信号が所定値に達するまで遷移したのち、水平走査回路１１２により列メモリ１０９に保持されたＡ＋Ｂ信号が撮像素子４００の外部に出力される。

その後、信号処理回路４０５においてＡ＋Ｂ信号からＮ信号を減算することにより、リセットノイズを除去するなどの所定の信号処理が施される。

ここで、高輝度列において生じた高輝度光による電位変動は、共通の基準電位ＶＤＤやＧＮＤ、制御信号線１０３を通して水平方向の画素列に伝搬するため、暗部列においてもＡ＋Ｂ信号に応じた電位に重畳された信号のオフセットレベルとして観測される。暗部列において発生する電位変動はある時定数をもって基準レベルに収束する。しかしながら、第１の読み出しモードでは、時刻ｔ６０７から生じた暗部列における入力信号の電位変動が、ＤＡＣ１１１による参照信号ＶＬの出力とカウンタ１０８によるカウントが開始される時刻ｔ６０８の時点では収束していない。

図７は、本実施例における第２の読み出しモードのタイミングチャートである。ここで時刻ｔ７００から時刻ｔ７０６におけるＮ信号の出力までは、図６で説明した第１の読み出しモードの時刻ｔ６００から時刻ｔ６０６までの動作と同様であるため説明を割愛する。

時刻ｔ７０６において、比較器１０７がリセットされる。また、時刻ｔ７０６において、転送パルスＰＴＸＡとＰＴＸＢがＨｉとなることにより、ＰＤ２０１ＡとＰＤ２０１Ｂの電荷がＦＤ２０３に転送される。そして、ＦＤ２０３に転送された電荷量に応じた電位（Ａ＋Ｂ信号）が列信号線１０５に出力されて比較器１０７に入力される。

時刻ｔ７０７において、転送パルスＰＴＸＡとＰＴＸＢがＬｏとなることにより、ＰＤ２０１ＡとＰＤ２０１ＢからＦＤ２０３への電荷の転送が終了する。

時刻ｔ７０８において、ＤＡＣ１１１はランプ状に変化する参照信号ＶＬの出力を開始し、ＤＡＣ１１１が参照信号の出力を開始するのと同時にカウンタ１０８のカウントを開始する。

時刻ｔ７０９において、比較器１０７に入力される暗部列の入力信号と参照信号の大小関係が逆転することで比較器１０７の出力が反転し、そのときのカウンタ１０８のカウント値が列メモリ１０９に保持される。なお、比較器１０７に入力される高輝度列の入力信号と参照信号の大小関係は逆転せず比較器１０７の出力が反転しないため、カウンタ１０８の最大カウント値が列メモリ１０９に保持される。

時刻ｔ７１０において、参照信号が所定値に達するまで遷移したのち、水平走査回路１１２により列メモリ１０９に保持されたＡ＋Ｂ信号が撮像素子４００の外部に出力される。

その後、信号処理回路４０５においてＡ＋Ｂ信号からＮ信号を減算することにより、リセットノイズを除去するなどの所定の信号処理が施される。

ここで、第２の読み出しモードにおいても、高輝度列において生じた高輝度光による電位変動が共通の基準電位ＶＤＤやＧＮＤ、制御信号線１０３を通して水平方向の画素列に伝搬する。そして、暗部列においてもＡ＋Ｂ信号に応じた電位に重畳された信号のオフセットレベルとして観測される。暗部列において発生する電位変動はある時定数をもって基準レベルに収束する。第２の読み出しモードでは、時刻ｔ７０７から生じた暗部列における入力信号の電位変動が、ＤＡＣ１１１による参照信号ＶＬの出力とカウンタ１０８によるカウントが開始される時刻ｔ７０８までに収束している。

以下、第１の読み出しモードと第２の読み出しモードとの差異点について説明する。ここでは、リセットパルスＰＲＥＳまたは転送パルスＰＴＸＡとＰＴＸＢがＬｏになってから、ＤＡＣ１１１が参照信号ＶＬの出力を開始するまでの期間（ＡＤ変換回路によるＡＤ変換を開始するまでの期間）を電位変動の静定期間（第１の期間）と定義する。また、参照信号ＶＬの出力の開始から、参照信号ＶＬが所定値に達するまでの時間をＡＤ変換期間（第１の期間）と定義する。また、一連の信号読み出しの全体期間（所定の読み出し期間）は、一般に水平期間と呼ばれる。

まず、第１の読み出しモードの全体期間（時刻ｔ６００～ｔ６１１）と、第２の読み出しモードの全体期間（時刻ｔ７００～ｔ７１１）とは等しい。第１の読み出しモードと第２の読み出しモードで異なるのは、Ａ＋Ｂ信号の静定期間（第１の期間）とＡＤ変換期間（第２の期間）の長さである。

すなわち、第２の読み出しモードにおけるＡ＋Ｂ信号の静定期間（時刻ｔ７０７～ｔ７０８）は、第１の読み出しモードにおけるＡ＋Ｂ信号の静定期間（時刻ｔ６０７～ｔ６０８）よりも長くなるように制御される。

また、第２の読み出しモードにおけるＡ＋Ｂ信号のＡＤ変換期間（時刻ｔ７０８～ｔ７１０）は、第１の読み出しモードにおけるＡ＋Ｂ信号のＡＤ変換期間（時刻ｔ６０８～ｔ６１０）よりも短くなるように制御される。

このように、同じ水平期間の中で、第２の読み出しモードは第１の読み出しモードに対してＡ＋Ｂ信号の電位変動の静定期間が長く、Ａ＋Ｂ信号のＡＤ変換期間が短くなっている。これは、上述したように、第１の読み出しモードでは１４ビットでＡＤ変換を行うのに対し、第２の読み出しモードでは１３ビットでＡＤ変換を行うためである。

なお、第１の読み出しモードと第２の読み出しモードの各々でＡＤ変換を行う際の参照信号の時間当たりの変化率は同じである。この参照信号の時間当たりの変化率は、撮像素子４００内部のＡＤ変換時のアナログゲインの増幅率やＡＤ変換の分解能に応じて適宜設定される。

次に、信号処理回路４０５においてＡ＋Ｂ信号からＮ信号を減算する際の暗部列の出力信号について説明する。

第１の読み出しモードでは、Ｎ信号は本来の信号レベルでＡＤ変換される（時刻ｔ６０４）のに対し、Ａ＋Ｂ信号は高輝度列の電位変動の影響を受けて本来の信号レベルからシフトした信号レベルでＡＤ変換される（時刻ｔ６０９）。このようなＡ＋Ｂ信号からＮ信号を減算するとリセットノイズは除去されるが、電位変動に伴うオフセットレベルを除去することはできない。これが水平方向の各列にわたって生じるため、横帯状のオフセットずれとして視認される。

これに対し、第２の読み出しモードでは、Ａ＋Ｂ信号の静定期間を延長したことにより、Ａ＋Ｂ信号も高輝度列の電位変動に影響されることなく、本来の信号レベルでＡＤ変換される（時刻ｔ７０９）。なお、Ｎ信号が本来の信号レベルでＡＤ変換される（時刻ｔ７０４）ことは第２の読み出しモードと同じである。そして、Ａ＋Ｂ信号からＮ信号を減算するとリセットノイズは除去され、横帯状のオフセットずれも発生しない。

なお、本実施例の変形例として、Ｎ信号とＡ＋Ｂ信号の間に焦点検出用のＡ信号を読み出す構成としてもよい。さらに、Ａ＋Ｂ信号からＡ信号を減算することで焦点検出用のＢ信号を取得することができる。

撮影画像内の高輝度被写体と同一行において水平方向に生じる信号レベルのオフセットずれは、設定されたＩＳＯ感度が高くなり、信号の増幅率が大きくなるほど画像における横帯状の色かぶりとしてより目立ちやすい。

例えば、ＩＳＯ感度がＩＳＯ１２８００に設定された場合に第１の読み出しモードを適用すると、高輝度列の電位変動の影響を受けた暗部列の信号が静定する前の電位でＡＤ変換される。さらに、デジタルゲインで４倍に増幅されることで横帯状のオフセットずれが発生する。これに対し、ＩＳＯ１２８００が設定された場合に第２の読み出しモードを適用した場合には、高輝度列の電位変動の影響を受けた暗部列の信号が静定された電位でＡＤ変換されるため、横帯状のオフセットずれを抑制することができる。

また、一般的にＩＳＯ感度は撮影フレーム毎に設定される。撮影フレーム毎に設定されるＩＳＯ感度に応じて１ラインの読み出し期間（水平期間）が変わると、動画撮影や静止画の連写（連続撮影）を行う場合の蓄積時間制御が困難になる。ここで、動画撮影を行う場合は撮像素子４００のローリングシャッタ駆動が行われ、静止画の連写（連続撮影）を行う場合には、撮像素子４００のスリットローリングシャッタ駆動が行われる。

本実施例のように構成とすることで、撮影フレーム毎にＩＳＯ感度の設定が変わっても読み出し期間（水平期間）が変わらないため、ＩＳＯ感度の変更と横帯状のオフセットずれの低減を両立することができる。

以上のように、撮影モードに応じて撮像素子４００の信号読み出し時間（水平期間）を変えることなく、横帯状のオフセットずれを抑制した撮像装置を提供することができる。

（実施例２）
実施例２では、実施例１で説明した第１の読み出しモードと第２の読み出しモードに加えて、第３の読み出しモードで撮像素子４００を駆動する例について説明する。図８は、実施例２における第３の読み出しモードのタイミングチャートである。

第２の読み出しモードとの違いは、Ａ＋Ｂ信号の静定期間を長くするかわりに、Ｎ信号の静定期間を長くするように制御することである。読み出し駆動の概要は前述した第２の読み出しモードと同じであるため、本実施例では第１の読み出しモードとの差異に着目して説明を行う。

まず、第３の読み出しモードの全体期間（ｔ８００～ｔ８１１）は、第１の読み出しモードの全体期間（ｔ６００～ｔ６１１）と等しい。第３の読み出しモードと第１の読み出しモードで異なるのは、Ｎ信号の静定期間（第１の期間）とＡ＋Ｂ信号のＡＤ変換期間（第２の期間）の長さである。

すなわち、第３の読み出しモードにおけるＮ信号の静定期間（時刻ｔ８０２～ｔ８０３）は、第１の読み出しモードにおけるＮ信号の静定期間（時刻ｔ６０２～ｔ６０３）よりも長くなるように制御される。

また、第３の読み出しモードにおけるＡ＋Ｂ信号のＡＤ変換期間（時刻ｔ８０８～ｔ８１０）は、第１の読み出しモードにおけるＡ＋Ｂ信号のＡＤ変換期間（時刻ｔ６０８～ｔ６１０）よりも短くなるように制御される。

このように、同じ水平期間の中で、第３の読み出しモードは第１の読み出しモードに対してＮ信号の電位変動の静定期間が長く、Ａ＋Ｂ信号のＡＤ変換期間が短くなっている。横帯状のオフセットずれはＮ信号の電位変動によっても生じうる。本実施例のように、Ａ＋Ｂ信号のＡＤ変換期間を短縮し、生じた時間をＮ信号の電位変動の静定期間に充当することで、横帯状のオフセットずれを低減することができる。

以上のように、撮影モードに応じて撮像素子４００の読み出し時間（水平期間）を変えることなく、Ｎ信号の電位変動に起因する横帯状のオフセットずれを抑制した撮像装置を提供することができる。

（実施例３）
実施例３では、実施例１で説明した第１の読み出しモードと第２の読み出しモード、実施例２で説明した第３の読み出しモードに加えて、第４の読み出しモードで撮像素子４００を駆動する例について説明する。図９は、実施例３における第４の読み出しモードのタイミングチャートである。

第２の読み出しモードとの違いは、同じＡ＋Ｂ信号のＡＤ変換を２回行うことである。ここで時刻ｔ９００から時刻ｔ９１０までは、図６で説明した第２の読み出しモードの時刻ｔ７００から時刻ｔ７１０までの動作と同様であるため説明を割愛する。

時刻ｔ９１１において、参照信号ＶＬがリセットされ、ＤＡＣ１１１は再びランプ状に変化する参照信号ＶＬの出力を開始し、ＤＡＣ１１１が参照信号の出力を開始するのと同時に比較器をリセットし、カウンタ１０８のカウントを開始する。

時刻ｔ９１２において、比較器１０７に入力される暗部列の入力信号と参照信号の大小関係が逆転することで比較器１０７の出力が反転し、そのときのカウンタ１０８のカウント値が列メモリ１０９に保持される。なお、比較器１０７に入力される高輝度列の入力信号と参照信号の大小関係は逆転せず比較器１０７の出力が反転しないため、カウンタ１０８の最大値が列メモリ１０９に保持される。

時刻ｔ９１３において、参照信号が所定値に達するまで遷移したのち、水平走査回路１１２により列メモリに保持された２回目のＡ＋Ｂ信号が撮像素子４００の外部に出力される。その後、出力された２回分のＡ＋Ｂ信号は、信号処理回路４０５において平均化処理が行われる。なお、撮像素子４００の外部に出力する前にデータ処理回路３０３において平均化処理を行ってもかまわない。

以下、第４の読み出しモードと第１の読み出しモードとの差異について説明する。

まず、第４の読み出しモードの全体期間（ｔ９００～ｔ９１４）は、第１の読み出しモードの全体期間（ｔ６００～ｔ６１１）と等しい。第４の読み出しモードと第１の読み出しモードで異なるのは、Ａ＋Ｂ信号の静定期間（第１の期間）とＡ＋Ｂ信号のＡＤ変換期間（第２の期間）の長さである。

すなわち、第４の読み出しモードにおけるＡ＋Ｂ信号の静定期間（時刻ｔ９０７～ｔ９０８）は、第１の読み出しモードにおけるＡ＋Ｂ信号の静定期間（時刻ｔ６０７～ｔ６０８）よりも長くなるように制御される。

また、第４の読み出しモードにおけるＡ＋Ｂ信号のＡＤ変換期間（時刻ｔ９０８～ｔ９１０と時刻ｔ９１１～ｔ９１３）のそれぞれは、第１の読み出しモードにおけるＡ＋Ｂ信号のＡＤ変換期間（時刻ｔ７０８～ｔ７１０）よりも短くなるように制御される。

このように、同じ水平期間の中で、第４の読み出しモードは第１の読み出しモードに対してＡ＋Ｂ信号の電位変動の静定期間が長く、Ａ＋Ｂ信号のＡＤ変換期間が短く、かつＡＤ変換を複数回行うようになっている。

一般的に、電位変動の静定期間が長くなるとランダムノイズ（１／ｆノイズ）が増加する。本実施例はそのような事情に鑑み、同一信号のＡＤ変換を複数回実施することにより、静定期間の長期化に伴って増加するランダムノイズを低減させることができるものである。なお、第４の読み出しモードでは画素信号Ａ＋Ｂの静定期間を延長しているが、第１の読み出しモードと同じ長さになるようにしてもかまわない。

以上のように、撮影モードに応じて撮像素子４００の信号読み出し時間（水平期間）の長さを変えることなく、横帯状のオフセットずれを抑制した撮像装置とその制御方法を提供することができる。

（実施例４）
実施例４では、撮像素子４００の画素と周辺回路の構成の変形例について説明する。図１０は、実施例４における撮像素子４００の画素と周辺回路の構成例を示すブロック図である。図１との差異は、ＤＡＣ１１１により生成された複数の参照信号が個別の配線を通して出力され、それぞれ列回路１０６Ａと１０６Ｂの比較器１０７の一方に入力されるように構成されていることである。このような構成により、列回路毎（画素配列の列毎）に異なるタイミングで参照信号を供給することができる。

図１１は、実施例４における第５の読み出しモードのタイミングチャートである。読み出し駆動の概要は前述した第２の読み出しモードと同じであるため、本実施例では第２の読み出しモードとの差異に着目して説明を行う。

まず、第５の読み出しモードの全体期間（ｔ１０００～ｔ１０１１）は、第２の読み出しモードの全体期間（ｔ７００～ｔ７１１）と等しい。第５の読み出しモードと第２の読み出しモードで異なるのは、転送パルスＰＴＸＡとＰＴＸＢがＨｉとなるタイミングである。

すなわち、第５の読み出しモードにおける転送パルスＰＴＸＡとＰＴＸＢがＨｉとなるタイミング（ｔ１００６）は、第２の読み出しモードにおける転送パルスＰＴＸＡとＰＴＸＢがＨｉとなるタイミング（ｔ７０６）よりも遅くなるように制御される。

そして、第５の読み出しモードにおけるＡ＋Ｂ信号の静定期間（時刻ｔ１００７～ｔ１００８）は、第２の読み出しモードにおけるＡ＋Ｂ信号の静定期間（時刻ｔ７０７～ｔ７０８）より短くなる。

このように、同じ水平期間の中で、第５の読み出しモードは第２の読み出しモードに対して転送パルスＰＴＸＡとＰＴＸＢがＨｉとなるタイミングが異なり、Ａ＋Ｂ信号の電位変動の静定期間が短くなっている。

実施例４では、列回路１０６Ａは第２の読み出しモードで信号を読み出し、列回路１０６Ｂは第５の読み出しモードで信号を読み出すように制御される。つまり実施例４では、隣接する列回路毎（画素配列の列毎）に信号の読み出しタイミングを異ならせている。

横帯状のオフセットずれは同時に発生する電位変動の多寡によっても程度が異なる。本実施例では、列回路１０６Ａと１０６Ｂとで同時に発生する電位変動を分散させることで、横帯状のオフセットずれを低減することができる。

なお、列回路１０６Ａは第１の読み出しモードで信号を読み出し、列回路１０６Ｂは第５の読み出しモードで信号の読み出しを行う構成でも構わない。

さらに別の形態では、隣接する列回路に限らず、列回路の配置に応じて信号の読み出しタイミングを任意に決めてもかまわない。例えば、撮像素子４００の中央に対して左側、右側、上側、下側など、部分的な位置や領域毎に、適用する信号読み出しタイミングを異ならせる構成でも構わない。

以上のように、撮影モードに応じて撮像素子４００の読み出し時間（水平期間）を変えることなく、横帯状のオフセットずれを抑制した撮像装置を提供することができる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０１ 画素配列
１０２ 画素
１０５ 列信号線
１０６ 列回路
４０５ 信号処理回路
４０６ 制御回路

Claims (5)

1. 複数の画素が行列状に配置された画素配列と、
   前記複数の画素の信号が前記画素配列の列毎に出力される複数の列信号線と、
   前記複数の列信号線に列毎に出力された前記複数の画素からの信号をＡＤ変換する複数のＡＤ変換回路と、
   前記複数のＡＤ変換回路によりＡＤ変換されたデジタル信号をデジタルゲインで増幅する増幅回路と、
   所定の読み出し期間で前記画素配列の同じ行に配置された前記複数の画素の信号を前記複数の列信号線に列毎に出力して前記複数のＡＤ変換回路によりＡＤ変換するように制御するとともに、前記増幅回路により前記デジタル信号を増幅しない場合に第１の信号読み出しモードで前記複数の画素の信号を読み出し、前記増幅回路により前記デジタル信号を増幅する場合に第２の信号読み出しモードで前記複数の画素の信号を読み出すように制御する制御手段と、を有し、
   前記所定の読み出し期間は、前記複数の画素の信号を前記複数の列信号線に列毎に出力してから前記複数のＡＤ変換回路によりＡＤ変換を開始するまでの第１の期間と、前記複数の列信号線に列毎に出力された前記複数の画素からの信号を前記複数のＡＤ変換回路によりＡＤ変換する第２の期間を含み、
   前記第１の読み出しモードと前記第２の読み出しモードで前記所定の読み出し期間が等しく、前記第２の読み出しモードにおける前記第１の期間が前記第１の読み出しモードにおける前記第１の期間がよりも長く、前記第２の読み出しモードにおける第２の期間が前記第１の読み出しモードにおける前記第２の期間よりも短いことを特徴とする撮像装置。
2. 前記複数のＡＤ変換回路は、時間の経過とともにレベルが変化する参照信号を用いて前記複数の画素の信号をＡＤ変換するスロープ型ＡＤ変換回路であることを特徴とする請求項１に記載の撮像装置。
3. 前記第１の読み出しモードと前記第２の読み出しモードで前記参照信号の時間当たりの変化率が同じであることを特徴とする請求項２に記載の撮像装置。
4. 前記第２の読み出しモードにおいて、前記複数のＡＤ変換回路により同一信号のＡＤ変換が複数回行われることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記画素配列の列毎に前記第１の読み出しモードと前記第２の読み出しモードが割り当てられることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。

Images