JP2022161104A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2022161104A JP2022161104A JP2021065655A JP2021065655A JP2022161104A JP 2022161104 A JP2022161104 A JP 2022161104A JP 2021065655 A JP2021065655 A JP 2021065655A JP 2021065655 A JP2021065655 A JP 2021065655A JP 2022161104 A JP2022161104 A JP 2022161104A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- column
- period
- conversion
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 40
- 238000006243 chemical reaction Methods 0.000 claims abstract description 81
- 230000008859 change Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 32
- 230000035945 sensitivity Effects 0.000 description 21
- 238000012546 transfer Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 230000003068 static effect Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 208000009989 Posterior Leukoencephalopathy Syndrome Diseases 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 2
- 102100023472 P-selectin Human genes 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
- H04N25/534—Control of the integration time by using differing integration times for different sensor regions depending on the spectral component
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【課題】 撮像素子の水平期間を変えることなく、高輝度被写体が存在する場合に生じる横帯状のオフセットずれを抑制する。【解決手段】 所定の読み出し期間で複数の画素からの信号を信号出力線に出力し、AD変換回路でAD変換する第1の読み出しモードと第2の読み出しモードを有し、前記読み出し期間は、画素からの信号を信号出力線に出力してから所定の時間後にAD変換を開始するまでの第1の期間と、画素からの信号をAD変換する第2の期間を含み、前記第及び第2の読み出しモードは読み出し期間が等しく、第1の期間と第2の期間の長さが異なるように構成する。【選択図】 図7
Description
本発明は、撮像装置に関する。
デジタルカメラやビデオカメラ等の撮像装置には、CMOSイメージセンサ等の撮像素子400が使用されている。CMOSイメージセンサは、連写速度やフレームレートの向上、ローリング歪みの抑制のために、画素信号読み出しの高速化が求められている。信号読み出しを高速化するために、画素配列における1行あたりの信号読み出し期間を短縮したり、複数行の画素から同時に信号を読み出すということが行われている。
特許文献1には、撮像素子の信号読み出し期間をISO感度に応じて変更する技術が開示されている。例えば、ISO感度100が設定されている場合にISO感度200以上が設定されている場合よりもAD変換期間を短くし、信号読み出しの高速化と消費電力の低減を実現することが記載されている。
しかしながら、信号読み出し高速化のために信号読み出し期間を短縮すると、撮影画像内の高輝度被写体と同一の行において、信号レベルのオフセットずれが発生することがある。このような信号レベルのオフセットずれは、高輝度被写体による画素の電位変動が共通の電源ラインやGNDのインピーダンスを通して高輝度画素と同時刻に信号を転送する同一行の他の列に伝搬することによって発生する。
信号レベルのオフセットずれは、水平方向に生じる横帯状の色かぶりとして特に画像の暗部において視認され、高ISO感度で画素信号により高いゲインをかけるほど顕著となる。これを低減させるためには、1行あたりの信号読み出し期間を長くすることにより、電位変動が静定するまでの時間を確保することが想定される。
しかしながら、静定期間を長くすることは結果として撮像素子からの信号読み出し期間が長くなることになり、信号読み出しの高速化を達成できないという課題が生じる。
本発明は上記課題を達成するためになされたものであり、複数の画素が行列状に配置された画素配列と、前記複数の画素の信号が前記画素配列の列毎に出力される複数の列信号線と、前記複数の列信号線に列毎に出力された前記複数の画素からの信号をAD変換する複数のAD変換回路と、前記複数のAD変換回路によりAD変換されたデジタル信号をデジタルゲインで増幅する増幅回路と、所定の読み出し期間で前記画素配列の同じ行に配置された前記複数の画素の信号を前記複数の列信号線に列毎に出力して前記複数のAD変換回路によりAD変換するように制御するとともに、前記増幅回路により前記デジタル信号を増幅しない場合に第1の信号読み出しモードで前記複数の画素の信号を読み出し、前記増幅回路により前記デジタル信号を増幅する場合に第2の信号読み出しモードで前記複数の画素の信号を読み出すように制御する制御手段と、を有し、前記所定の読み出し期間は、前記複数の画素の信号を前記複数の列信号線に列毎に出力してから前記複数のAD変換回路によりAD変換を開始するまでの第1の期間と、前記複数の列信号線に列毎に出力された前記複数の画素からの信号を前記複数のAD変換回路によりAD変換する第2の期間を含み、前記第1の読み出しモードと前記第2の読み出しモードで前記所定の読み出し期間が等しく、前記第2の読み出しモードにおける前記第1の期間が前記第1の読み出しモードにおける前記第1の期間がよりも長く、前記第2の読み出しモードにおける第2の期間が前記第1の読み出しモードにおける前記第2の期間よりも短いことを特徴とする。
本発明によれば、撮像素子からの信号読み出し期間を変えることなく、高輝度被写体が存在する場合の横帯状のオフセットずれを抑制することができる。
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
(実施例1)
図1は、実施例1における撮像素子400の画素と周辺回路の構成例を示すブロック図である。図1において、画素配列101には複数の画素102が行列状に配置され、それぞれに分光透過率の異なるカラーフィルタが形成されている。図1では画素102にR、G、Bの文字を付しているが、それぞれ赤、緑、青の分光透過率を持つカラーフィルタが設けられていることを示している。
図1は、実施例1における撮像素子400の画素と周辺回路の構成例を示すブロック図である。図1において、画素配列101には複数の画素102が行列状に配置され、それぞれに分光透過率の異なるカラーフィルタが形成されている。図1では画素102にR、G、Bの文字を付しているが、それぞれ赤、緑、青の分光透過率を持つカラーフィルタが設けられていることを示している。
複数の画素102の信号は列毎に列信号線に出力される。本実施例では各列に2本の列信号線があるものとして説明するが、列信号線の数はこれに限られるものではなく、4本や12本、20本等、撮像素子400に要求される特性に応じて任意の本数が設けられればよい。
画素102Aは、図示しない選択スイッチにより列信号線105Aに接続され、列信号線105Aを介して各行の画素の出力信号が列回路106Aに出力される。また、画素102Bは、図示しない選択スイッチにより列信号線105Bに接続され、列信号線105Bを介して各行の画素の出力信号が列回路106Bに出力される。選択スイッチは、垂直走査回路104から制御信号線103を介して供給される制御信号に基づいて、特定行の画素信号を選択的に出力する制御を行うためのものである。
このように列信号線105Aに接続された(2N-1)行(Nは自然数)に配置されている画素102Aと、列信号線105Bに接続された2N行に配置されている画素102Bが周期的かつ行列状に配置されている。列信号線105Aと列信号線105Bは、画素信号をそれぞれ行毎に列回路106Aと列回路106Bへ出力する。なお、列信号線105Aと列信号線105Bを総称して列信号線105と表すことがある。
タイミングジェネレータ(以下、TGと記載)110は、垂直走査回路104により画素102内のトランジスタを制御するためのパルス信号を生成するとともに、D/A変換器111(以下、DACと記載)を制御する。DAC111は、比較器107に供給する比較基準信号や時間の経過とともにレベルが変化する参照信号(スロープ信号またはランプ信号)を生成する。比較基準信号や参照信号は、TG110の制御によりDAC111から列回路106Aと106Bの比較器107の一方に入力される。また、後述するように、DAC111から比較器107に供給される参照信号の時間当たりの変化率は変更可能であり、参照信号の時間当たりの変化率を変更することにより、AD変換時のアナログゲインを変更することができる。
次に列回路106Aと列回路106Bの構成について説明する。列回路106Aは列信号線105Aに接続され、列回路106Bは列信号線105Bに接続されている。なお、列回路106Aと列回路106Bを総称して列回路106と表すことがある。
列回路106A、106Bの各々は、比較器107、カウンタ108、列メモリ109から構成される。比較器107の一方の入力には、DAC111で生成された参照信号が入力され、他方の入力には列信号線105を介して各画素の出力信号が入力される。
比較器107は、列信号線105の画素の出力信号に応じて変化する電位Vを参照信号と比較し、その大小関係によってローレベル、ハイレベルのいずれかを2値で出力する。カウンタ108は、前記大小関係が反転するまでの時間をクロックに基づいて計測し、その計測時間をデジタル信号として出力する。列メモリ109は、カウンタ108によい計測されたデジタル信号を保持する。すなわち、列回路106の比較器107、カウンタ108、列メモリ109によりAD変換回路が構成される。本実施例のAD変換回路は、時間の経過とともにレベルが変化する参照信号を用いて複数の画素の信号をAD変換するスロープ型AD変換回路である。
水平走査回路112は、TG110による制御により列回路106を列方向に走査して選択スイッチをオンする。そして、選択スイッチがオンされることにより、列回路106の列メモリ109に保持された画素102Aと画素102Bの2行分のデジタル信号が各列共通に接続された水平信号線113A、113Bを介して同時に出力される。
図2は、画素102の構成の一例を示す回路図である。画素102の各々は、光電変換部である複数のフォトダイオード(以下、PDと記載)201Aと201Bを有する。すなわち、本実施例では、撮影レンズを通して被写体の位相差情報を取得するために複画素構造になっている。なお、複画素構造に限らず、1画素当たり1つのPDを備える単画素構造でも構わない。
PD201AとPD201Bは焦点検出のため1つのマイクロレンズ(不図示)を共有している。以下の説明では、PD201Aの光電変換に基づく信号をA信号、PD201Bの光電変換に基づく信号をB信号とする。また、PD201AとPD201Bの両方の光電変換に基づく信号をA+B信号とする。
PD201Aは転送スイッチ202Aを介して、PD201Bは転送スイッチ202Bを介して、それぞれ共通のフローティングディフュージョン(以下、FDと記載)203に接続される。ここで転送スイッチ202Aは、垂直走査回路104から供給される転送パルスPTXAによって制御され、転送スイッチ202Bは、垂直走査回路104から供給される転送パルスPTXBによって制御される。
FD203は、PD201A、201Bから転送された電荷を一時的に蓄積し、電荷を電圧に変換する。リセットスイッチ204は、垂直走査回路104から供給されるリセットパルスPRESによって制御され、FD203に基準電位VDDを供給することでFD203をリセットする。
画素アンプ205は、MOSトランジスタと定電流源からなるソースフォロア回路である。選択スイッチ206は、垂直走査回路104から供給される選択パルスPSELによって制御され、FD203の蓄積電荷量に応じた画素アンプ205の電位変動を列信号線105に出力する。
図3は、本実施例の撮像素子400の構造を示す模式図である。撮像素子400は画素部101などが形成された第1の半導体基板301と、列回路106などが形成された第2の半導体基板302とが互いに積層された構造になっている。なお、第1の半導体基板301と第2の半導体基板302とはバンプ等により電気的に接続される。
第2の半導体基板302には、前述の列回路106、データ処理回路303、メモリ304から構成される。データ処理回路303は、列回路106から出力される画像信号に対して各種演算や補正処理を行う。半導体基板メモリ304は、DRAM等の揮発性メモリであり、列回路106から出力される画像信号をデータ処理回路303で処理する際に、画像データや補正データを一時的に保持する目的等で用いられる。なお、図示しない撮像素子400の他の構成要素はどちらの半導体基板にあってもよい。
図4は、本実施例の撮像装置411の構成を示すブロック図である。
図4において、撮影レンズ401は、レンズ駆動回路402によってフォーカス制御などが行われ、被写体の光学像を撮像素子400に結像させる。撮像素子400は、被写体の光学像に応じた入射光を画像信号に変換して出力する。
シャッタ403は、メカ駆動回路404により制御され、撮像素子400の露光量を制御する。信号処理回路405(増幅回路)は、撮像素子400から出力された画像信号に対するデジタルゲインで増幅する増幅処理やオフセット補正、ホワイトバランス補正などの各種の演算処理を行う。
制御回路406は、撮像装置全体を制御する。すなわち、撮像素子400の駆動制御やレンズ駆動回路402により撮影レンズ401の焦点位置を制御するオートフォーカス制御を行うための演算処理、メカ駆動回路404によるシャッタ403の制御など、様々な処理を行う。なお、信号処理回路405は、制御回路406内に組み込まれていてもよい。
記憶回路407は、画像データやオフセット補正値を保持する記憶メモリであり、信号処理回路405に接続されている。さらに記憶回路407は撮像素子400のデータ処理回路303とも接続され、選択的に画像データや補正データの通信が可能な構成になっていても構わない。
記録回路408は、SDカードに代表される半導体メモリ等の着脱可能な記録媒体に画像データを記録する。操作回路409は、物理的なボタンやタッチパネル、各種センサにより、ユーザーの意思や操作を受け付ける。表示回路410は、背面液晶や電子ビューファインダーなどで構成され、撮像装置411の各種情報を表示する。
次に、図5を用いて、本実施例の撮像装置411に設定される露光指数であるISO感度と、読み出しモード、アナログゲイン、デジタルゲインとの関係について説明する。図5は、本実施例の撮像装置411に設定されるISO感度と、読み出しモード、アナログゲイン、デジタルゲインとの関係を説明する図である。ここで、アナログゲインとはAD変換回路によるAD変換までにかけられるアナログ信号の増幅率と定義され、デジタルゲインとはAD変換後のデジタル信号にかけられる信号の増幅率と定義する。
本実施例の撮像装置411は、自動露出制御またはユーザーからの操作により設定されたISO感度に応じて、撮像素子400の読み出しモードおよびアナログゲインを設定するとともに、信号処理回路405のデジタルゲインを設定する。なお、撮像素子411に設定される第1の読み出しモードと第2の読み出しモードの詳細については後述する。
まず、ISO感度がISO100からISO3200までの間に設定された場合、撮像装置411は、撮像素子400に第1の読み出しモードを設定する。また、設定されたISO感度に応じて撮像素子400に1倍から32倍までのアナログゲインを設定し、設定されたISO感度にかかわらず信号処理回路405には1倍のデジタルゲインを設定する。すなわち、信号処理回路405におけるデジタルゲインによるデジタル信号の増幅は行わない。そして、AD変換回路によるAD変換は14ビットで行われ、14ビットのデジタル信号が出力される。
この設定では、撮像素子400内部のみで信号のアナログゲインによる増幅を行い、ISO3200が撮像素子400内部におけるアナログゲインの最大増幅率となる。例えば、設定されたISO感度に応じてAD変換器における参照信号の時間当たりの変化率を変更することにより、AD変換時にISO感度に応じたアナログゲインで増幅することができる。
次に、ISO感度がISO6400に設定された場合、撮像装置411は、撮像素子400に第2の読み出しモードを設定する。また、撮像素子400に32倍のアナログゲインを設定し、信号処理回路405に2倍のデジタルゲインを設定する。この場合、AD変換回路によるAD変換は13ビットで行われ、信号処理回路405において2倍のデジタルゲインを掛けることにより14ビットのデジタル信号が出力される。
さらに、ISO感度がISO12800に設定された場合、撮像装置411は、撮像素子400に第2の読み出しモードを設定する。また、撮像素子400に32倍のアナログゲインを設定し、信号処理回路405に4倍のデジタルゲインを設定する。この場合も、AD変換回路によるAD変換は13ビットで行われ、信号処理回路405において4倍のデジタルゲインを掛けることにより15ビットのデジタル信号が出力される。
なお、ISO12800が設定された場合に12ビットのAD変換を行い、信号処理回路405において4倍のゲインを掛けることにより14ビットのデジタル信号を出力するように構成しても構わない。この場合、AD変換期間をさらに短縮できるため、高ISO感度での高輝度列の電位変動の影響を受けた暗部列の静定時間をさらに延ばすことができ、横帯状のオフセットずれをさらに低減できる効果がある。
さらに、撮像素子400の外部に設けられた信号処理回路405でデジタルゲインを掛ける構成に限らず、例えば撮像素子400内のデータ処理回路303等でAD変換後の信号にデジタルゲインを掛けるように構成してもよい。
次に、AD変換後の信号の扱いについて説明する。本実施例では、上述したように、第1の読み出しモードが設定されるISO100からISO3200までの間では、14ビット(0~16384カウント)のAD変換を行う。また、第2の読み出しモードが設定されるISO6400とISO12800では、13ビット(0~8192カウント)のAD変換を行う。
ここで、例えば撮像装置411に要求されるAD変換の分解能が14ビットであり、推奨露光指数(ISO感度)がISO6400である場合について考える。ISO6400が設定されている場合、AD変換までの増幅率(アナログゲイン)を32倍、AD変換後の増幅率(デジタルゲイン)を2倍にすることで計64倍のゲインを掛けることになる。
要求されるAD変換の分解能が14ビットである場合、14ビット相当の0~16384カウントでAD変換し、AD変換後に2倍のデジタルゲインを掛けると15ビット相当の0~32768カウントになり、16385~32768カウントは余剰となる。そこで、本実施例では13ビット相当の0~8192カウントでAD変換し、AD変換後に2倍のデジタルゲインを掛けることで0~16384カウントの14ビット幅のデジタル信号を生成することができる。
このように、AD変換後のデジタル信号をM倍(Mは正の数)のデジタルゲインで増幅する場合、デジタル信号のビット幅を同等にするためには、参照信号の時間当たりの変化率を変えずに1/M倍でAD変換すればよい。このような制御により、第2の読み出しモードにおけるAD変換期間を短縮することができる。
なお、他の例としては、第1の読み出しモードは14.1ビットでAD変換を行い(0~17560カウント)、第2の読み出しモードは14ビットでAD変換を行う(0~16384カウント)など、AD変換のビット数は任意に決めることができる。
続いて、撮像素子411に設定される第1の読み出しモードと第2の読み出しモードの詳細について説明する。
図6は、本実施例における第1の読み出しモードのタイミングチャートである。図6は、高輝度被写体が存在する画素列(高輝度列)の比較器107に入力される画素信号の遷移と、入射光がほぼない画素列(暗部列)の比較器107に入力される画素信号の遷移をそれぞれ示している。ここで、同一画素行における各列の画素が同様に駆動されるものとする。
時刻t600までにリセットパルスPRESをHi、転送パルスPTXをHiとすることによる画素部101のリセットが完了し、リセットパルスPRESがHiの状態で転送パルスPTXをLoにすることで電荷蓄積が開始される。
時刻t601において、選択パルスPSELがHiになり、選択行の画素が列信号線105と接続される。
時刻t602において、リセットパルスPRESがHiからLoとなることでリセットが解除され、そのときのFD203の電荷量に応じた電位に対応するノイズ成分信号(以下、N信号と記載する)が列信号線105に出力されて比較器107に入力される。
ここで時刻t602では、リセットパルスPRESによる電位変動が生じており、この変動は共通の基準電位VDDやGND、信号線103を通して水平方向の画素列に共通するオフセットレベルとして観測される。この変動はある時定数をもって基準レベルに収束し、第1の読み出しモードでは入力信号の変動は時刻t603までに収束している。
時刻t603において、DAC111がランプ状に変化する参照信号VLの出力を開始し、DAC111がランプ信号の出力を開始するのと同時にカウンタ108がカウントを開始する。
時刻t604において、比較器107に入力されるN信号と参照信号の大小関係が逆転することで比較器107の出力が反転し、そのときのカウンタ108のカウント値が列メモリ109に保持される。
時刻t605において、参照信号が所定値に達するまで遷移したのち、水平走査回路112により列メモリ109に保持されたN信号が撮像素子400の外部に出力される。
時刻t606において、比較器107がリセットされる。また、時刻t606において、転送パルスPTXAとPTXBがHiとなることにより、PD201AとPD201Bで発生した光電荷がFD203に転送される。そして、FD203に転送された電荷量に応じた電位である光成分信号(以下、A+B信号と記載する)が列信号線105に出力されて比較器107に入力される。
時刻t607において、転送パルスPTXAとPTXBがLoとなることにより、PD201AとPD201BからFD203への電荷の転送が終了する。
時刻t608において、DAC111はランプ状に変化する参照信号VLの出力を開始し、DAC111がランプ信号の出力を開始するのと同時にカウンタ108のカウントを開始する。
時刻t609において、比較器107に入力される暗部列の入力信号と参照信号の大小関係が逆転することで比較器107の出力が反転し、そのときのカウンタ108のカウント値が列メモリ109に保持される。その後、同様に比較器107に入力される高輝度列の入力信号と参照信号の大小関係が逆転することで比較器107の出力が反転し、そのときのカウンタ108の値が列メモリ109に保持される。
時刻t610において、参照信号が所定値に達するまで遷移したのち、水平走査回路112により列メモリ109に保持されたA+B信号が撮像素子400の外部に出力される。
その後、信号処理回路405においてA+B信号からN信号を減算することにより、リセットノイズを除去するなどの所定の信号処理が施される。
ここで、高輝度列において生じた高輝度光による電位変動は、共通の基準電位VDDやGND、制御信号線103を通して水平方向の画素列に伝搬するため、暗部列においてもA+B信号に応じた電位に重畳された信号のオフセットレベルとして観測される。暗部列において発生する電位変動はある時定数をもって基準レベルに収束する。しかしながら、第1の読み出しモードでは、時刻t607から生じた暗部列における入力信号の電位変動が、DAC111による参照信号VLの出力とカウンタ108によるカウントが開始される時刻t608の時点では収束していない。
図7は、本実施例における第2の読み出しモードのタイミングチャートである。ここで時刻t700から時刻t706におけるN信号の出力までは、図6で説明した第1の読み出しモードの時刻t600から時刻t606までの動作と同様であるため説明を割愛する。
時刻t706において、比較器107がリセットされる。また、時刻t706において、転送パルスPTXAとPTXBがHiとなることにより、PD201AとPD201Bの電荷がFD203に転送される。そして、FD203に転送された電荷量に応じた電位(A+B信号)が列信号線105に出力されて比較器107に入力される。
時刻t707において、転送パルスPTXAとPTXBがLoとなることにより、PD201AとPD201BからFD203への電荷の転送が終了する。
時刻t708において、DAC111はランプ状に変化する参照信号VLの出力を開始し、DAC111が参照信号の出力を開始するのと同時にカウンタ108のカウントを開始する。
時刻t709において、比較器107に入力される暗部列の入力信号と参照信号の大小関係が逆転することで比較器107の出力が反転し、そのときのカウンタ108のカウント値が列メモリ109に保持される。なお、比較器107に入力される高輝度列の入力信号と参照信号の大小関係は逆転せず比較器107の出力が反転しないため、カウンタ108の最大カウント値が列メモリ109に保持される。
時刻t710において、参照信号が所定値に達するまで遷移したのち、水平走査回路112により列メモリ109に保持されたA+B信号が撮像素子400の外部に出力される。
その後、信号処理回路405においてA+B信号からN信号を減算することにより、リセットノイズを除去するなどの所定の信号処理が施される。
ここで、第2の読み出しモードにおいても、高輝度列において生じた高輝度光による電位変動が共通の基準電位VDDやGND、制御信号線103を通して水平方向の画素列に伝搬する。そして、暗部列においてもA+B信号に応じた電位に重畳された信号のオフセットレベルとして観測される。暗部列において発生する電位変動はある時定数をもって基準レベルに収束する。第2の読み出しモードでは、時刻t707から生じた暗部列における入力信号の電位変動が、DAC111による参照信号VLの出力とカウンタ108によるカウントが開始される時刻t708までに収束している。
以下、第1の読み出しモードと第2の読み出しモードとの差異点について説明する。ここでは、リセットパルスPRESまたは転送パルスPTXAとPTXBがLoになってから、DAC111が参照信号VLの出力を開始するまでの期間(AD変換回路によるAD変換を開始するまでの期間)を電位変動の静定期間(第1の期間)と定義する。また、参照信号VLの出力の開始から、参照信号VLが所定値に達するまでの時間をAD変換期間(第1の期間)と定義する。また、一連の信号読み出しの全体期間(所定の読み出し期間)は、一般に水平期間と呼ばれる。
まず、第1の読み出しモードの全体期間(時刻t600~t611)と、第2の読み出しモードの全体期間(時刻t700~t711)とは等しい。第1の読み出しモードと第2の読み出しモードで異なるのは、A+B信号の静定期間(第1の期間)とAD変換期間(第2の期間)の長さである。
すなわち、第2の読み出しモードにおけるA+B信号の静定期間(時刻t707~t708)は、第1の読み出しモードにおけるA+B信号の静定期間(時刻t607~t608)よりも長くなるように制御される。
また、第2の読み出しモードにおけるA+B信号のAD変換期間(時刻t708~t710)は、第1の読み出しモードにおけるA+B信号のAD変換期間(時刻t608~t610)よりも短くなるように制御される。
このように、同じ水平期間の中で、第2の読み出しモードは第1の読み出しモードに対してA+B信号の電位変動の静定期間が長く、A+B信号のAD変換期間が短くなっている。これは、上述したように、第1の読み出しモードでは14ビットでAD変換を行うのに対し、第2の読み出しモードでは13ビットでAD変換を行うためである。
なお、第1の読み出しモードと第2の読み出しモードの各々でAD変換を行う際の参照信号の時間当たりの変化率は同じである。この参照信号の時間当たりの変化率は、撮像素子400内部のAD変換時のアナログゲインの増幅率やAD変換の分解能に応じて適宜設定される。
次に、信号処理回路405においてA+B信号からN信号を減算する際の暗部列の出力信号について説明する。
第1の読み出しモードでは、N信号は本来の信号レベルでAD変換される(時刻t604)のに対し、A+B信号は高輝度列の電位変動の影響を受けて本来の信号レベルからシフトした信号レベルでAD変換される(時刻t609)。このようなA+B信号からN信号を減算するとリセットノイズは除去されるが、電位変動に伴うオフセットレベルを除去することはできない。これが水平方向の各列にわたって生じるため、横帯状のオフセットずれとして視認される。
これに対し、第2の読み出しモードでは、A+B信号の静定期間を延長したことにより、A+B信号も高輝度列の電位変動に影響されることなく、本来の信号レベルでAD変換される(時刻t709)。なお、N信号が本来の信号レベルでAD変換される(時刻t704)ことは第2の読み出しモードと同じである。そして、A+B信号からN信号を減算するとリセットノイズは除去され、横帯状のオフセットずれも発生しない。
なお、本実施例の変形例として、N信号とA+B信号の間に焦点検出用のA信号を読み出す構成としてもよい。さらに、A+B信号からA信号を減算することで焦点検出用のB信号を取得することができる。
撮影画像内の高輝度被写体と同一行において水平方向に生じる信号レベルのオフセットずれは、設定されたISO感度が高くなり、信号の増幅率が大きくなるほど画像における横帯状の色かぶりとしてより目立ちやすい。
例えば、ISO感度がISO12800に設定された場合に第1の読み出しモードを適用すると、高輝度列の電位変動の影響を受けた暗部列の信号が静定する前の電位でAD変換される。さらに、デジタルゲインで4倍に増幅されることで横帯状のオフセットずれが発生する。これに対し、ISO12800が設定された場合に第2の読み出しモードを適用した場合には、高輝度列の電位変動の影響を受けた暗部列の信号が静定された電位でAD変換されるため、横帯状のオフセットずれを抑制することができる。
また、一般的にISO感度は撮影フレーム毎に設定される。撮影フレーム毎に設定されるISO感度に応じて1ラインの読み出し期間(水平期間)が変わると、動画撮影や静止画の連写(連続撮影)を行う場合の蓄積時間制御が困難になる。ここで、動画撮影を行う場合は撮像素子400のローリングシャッタ駆動が行われ、静止画の連写(連続撮影)を行う場合には、撮像素子400のスリットローリングシャッタ駆動が行われる。
本実施例のように構成とすることで、撮影フレーム毎にISO感度の設定が変わっても読み出し期間(水平期間)が変わらないため、ISO感度の変更と横帯状のオフセットずれの低減を両立することができる。
以上のように、撮影モードに応じて撮像素子400の信号読み出し時間(水平期間)を変えることなく、横帯状のオフセットずれを抑制した撮像装置を提供することができる。
(実施例2)
実施例2では、実施例1で説明した第1の読み出しモードと第2の読み出しモードに加えて、第3の読み出しモードで撮像素子400を駆動する例について説明する。図8は、実施例2における第3の読み出しモードのタイミングチャートである。
実施例2では、実施例1で説明した第1の読み出しモードと第2の読み出しモードに加えて、第3の読み出しモードで撮像素子400を駆動する例について説明する。図8は、実施例2における第3の読み出しモードのタイミングチャートである。
第2の読み出しモードとの違いは、A+B信号の静定期間を長くするかわりに、N信号の静定期間を長くするように制御することである。読み出し駆動の概要は前述した第2の読み出しモードと同じであるため、本実施例では第1の読み出しモードとの差異に着目して説明を行う。
まず、第3の読み出しモードの全体期間(t800~t811)は、第1の読み出しモードの全体期間(t600~t611)と等しい。第3の読み出しモードと第1の読み出しモードで異なるのは、N信号の静定期間(第1の期間)とA+B信号のAD変換期間(第2の期間)の長さである。
すなわち、第3の読み出しモードにおけるN信号の静定期間(時刻t802~t803)は、第1の読み出しモードにおけるN信号の静定期間(時刻t602~t603)よりも長くなるように制御される。
また、第3の読み出しモードにおけるA+B信号のAD変換期間(時刻t808~t810)は、第1の読み出しモードにおけるA+B信号のAD変換期間(時刻t608~t610)よりも短くなるように制御される。
このように、同じ水平期間の中で、第3の読み出しモードは第1の読み出しモードに対してN信号の電位変動の静定期間が長く、A+B信号のAD変換期間が短くなっている。横帯状のオフセットずれはN信号の電位変動によっても生じうる。本実施例のように、A+B信号のAD変換期間を短縮し、生じた時間をN信号の電位変動の静定期間に充当することで、横帯状のオフセットずれを低減することができる。
以上のように、撮影モードに応じて撮像素子400の読み出し時間(水平期間)を変えることなく、N信号の電位変動に起因する横帯状のオフセットずれを抑制した撮像装置を提供することができる。
(実施例3)
実施例3では、実施例1で説明した第1の読み出しモードと第2の読み出しモード、実施例2で説明した第3の読み出しモードに加えて、第4の読み出しモードで撮像素子400を駆動する例について説明する。図9は、実施例3における第4の読み出しモードのタイミングチャートである。
実施例3では、実施例1で説明した第1の読み出しモードと第2の読み出しモード、実施例2で説明した第3の読み出しモードに加えて、第4の読み出しモードで撮像素子400を駆動する例について説明する。図9は、実施例3における第4の読み出しモードのタイミングチャートである。
第2の読み出しモードとの違いは、同じA+B信号のAD変換を2回行うことである。ここで時刻t900から時刻t910までは、図6で説明した第2の読み出しモードの時刻t700から時刻t710までの動作と同様であるため説明を割愛する。
時刻t911において、参照信号VLがリセットされ、DAC111は再びランプ状に変化する参照信号VLの出力を開始し、DAC111が参照信号の出力を開始するのと同時に比較器をリセットし、カウンタ108のカウントを開始する。
時刻t912において、比較器107に入力される暗部列の入力信号と参照信号の大小関係が逆転することで比較器107の出力が反転し、そのときのカウンタ108のカウント値が列メモリ109に保持される。なお、比較器107に入力される高輝度列の入力信号と参照信号の大小関係は逆転せず比較器107の出力が反転しないため、カウンタ108の最大値が列メモリ109に保持される。
時刻t913において、参照信号が所定値に達するまで遷移したのち、水平走査回路112により列メモリに保持された2回目のA+B信号が撮像素子400の外部に出力される。その後、出力された2回分のA+B信号は、信号処理回路405において平均化処理が行われる。なお、撮像素子400の外部に出力する前にデータ処理回路303において平均化処理を行ってもかまわない。
以下、第4の読み出しモードと第1の読み出しモードとの差異について説明する。
まず、第4の読み出しモードの全体期間(t900~t914)は、第1の読み出しモードの全体期間(t600~t611)と等しい。第4の読み出しモードと第1の読み出しモードで異なるのは、A+B信号の静定期間(第1の期間)とA+B信号のAD変換期間(第2の期間)の長さである。
すなわち、第4の読み出しモードにおけるA+B信号の静定期間(時刻t907~t908)は、第1の読み出しモードにおけるA+B信号の静定期間(時刻t607~t608)よりも長くなるように制御される。
また、第4の読み出しモードにおけるA+B信号のAD変換期間(時刻t908~t910と時刻t911~t913)のそれぞれは、第1の読み出しモードにおけるA+B信号のAD変換期間(時刻t708~t710)よりも短くなるように制御される。
このように、同じ水平期間の中で、第4の読み出しモードは第1の読み出しモードに対してA+B信号の電位変動の静定期間が長く、A+B信号のAD変換期間が短く、かつAD変換を複数回行うようになっている。
一般的に、電位変動の静定期間が長くなるとランダムノイズ(1/fノイズ)が増加する。本実施例はそのような事情に鑑み、同一信号のAD変換を複数回実施することにより、静定期間の長期化に伴って増加するランダムノイズを低減させることができるものである。なお、第4の読み出しモードでは画素信号A+Bの静定期間を延長しているが、第1の読み出しモードと同じ長さになるようにしてもかまわない。
以上のように、撮影モードに応じて撮像素子400の信号読み出し時間(水平期間)の長さを変えることなく、横帯状のオフセットずれを抑制した撮像装置とその制御方法を提供することができる。
(実施例4)
実施例4では、撮像素子400の画素と周辺回路の構成の変形例について説明する。図10は、実施例4における撮像素子400の画素と周辺回路の構成例を示すブロック図である。図1との差異は、DAC111により生成された複数の参照信号が個別の配線を通して出力され、それぞれ列回路106Aと106Bの比較器107の一方に入力されるように構成されていることである。このような構成により、列回路毎(画素配列の列毎)に異なるタイミングで参照信号を供給することができる。
実施例4では、撮像素子400の画素と周辺回路の構成の変形例について説明する。図10は、実施例4における撮像素子400の画素と周辺回路の構成例を示すブロック図である。図1との差異は、DAC111により生成された複数の参照信号が個別の配線を通して出力され、それぞれ列回路106Aと106Bの比較器107の一方に入力されるように構成されていることである。このような構成により、列回路毎(画素配列の列毎)に異なるタイミングで参照信号を供給することができる。
図11は、実施例4における第5の読み出しモードのタイミングチャートである。読み出し駆動の概要は前述した第2の読み出しモードと同じであるため、本実施例では第2の読み出しモードとの差異に着目して説明を行う。
まず、第5の読み出しモードの全体期間(t1000~t1011)は、第2の読み出しモードの全体期間(t700~t711)と等しい。第5の読み出しモードと第2の読み出しモードで異なるのは、転送パルスPTXAとPTXBがHiとなるタイミングである。
すなわち、第5の読み出しモードにおける転送パルスPTXAとPTXBがHiとなるタイミング(t1006)は、第2の読み出しモードにおける転送パルスPTXAとPTXBがHiとなるタイミング(t706)よりも遅くなるように制御される。
そして、第5の読み出しモードにおけるA+B信号の静定期間(時刻t1007~t1008)は、第2の読み出しモードにおけるA+B信号の静定期間(時刻t707~t708)より短くなる。
このように、同じ水平期間の中で、第5の読み出しモードは第2の読み出しモードに対して転送パルスPTXAとPTXBがHiとなるタイミングが異なり、A+B信号の電位変動の静定期間が短くなっている。
実施例4では、列回路106Aは第2の読み出しモードで信号を読み出し、列回路106Bは第5の読み出しモードで信号を読み出すように制御される。つまり実施例4では、隣接する列回路毎(画素配列の列毎)に信号の読み出しタイミングを異ならせている。
横帯状のオフセットずれは同時に発生する電位変動の多寡によっても程度が異なる。本実施例では、列回路106Aと106Bとで同時に発生する電位変動を分散させることで、横帯状のオフセットずれを低減することができる。
なお、列回路106Aは第1の読み出しモードで信号を読み出し、列回路106Bは第5の読み出しモードで信号の読み出しを行う構成でも構わない。
さらに別の形態では、隣接する列回路に限らず、列回路の配置に応じて信号の読み出しタイミングを任意に決めてもかまわない。例えば、撮像素子400の中央に対して左側、右側、上側、下側など、部分的な位置や領域毎に、適用する信号読み出しタイミングを異ならせる構成でも構わない。
以上のように、撮影モードに応じて撮像素子400の読み出し時間(水平期間)を変えることなく、横帯状のオフセットずれを抑制した撮像装置を提供することができる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
(その他の実施形態)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
101 画素配列
102 画素
105 列信号線
106 列回路
405 信号処理回路
406 制御回路
102 画素
105 列信号線
106 列回路
405 信号処理回路
406 制御回路
Claims (5)
- 複数の画素が行列状に配置された画素配列と、
前記複数の画素の信号が前記画素配列の列毎に出力される複数の列信号線と、
前記複数の列信号線に列毎に出力された前記複数の画素からの信号をAD変換する複数のAD変換回路と、
前記複数のAD変換回路によりAD変換されたデジタル信号をデジタルゲインで増幅する増幅回路と、
所定の読み出し期間で前記画素配列の同じ行に配置された前記複数の画素の信号を前記複数の列信号線に列毎に出力して前記複数のAD変換回路によりAD変換するように制御するとともに、前記増幅回路により前記デジタル信号を増幅しない場合に第1の信号読み出しモードで前記複数の画素の信号を読み出し、前記増幅回路により前記デジタル信号を増幅する場合に第2の信号読み出しモードで前記複数の画素の信号を読み出すように制御する制御手段と、を有し、
前記所定の読み出し期間は、前記複数の画素の信号を前記複数の列信号線に列毎に出力してから前記複数のAD変換回路によりAD変換を開始するまでの第1の期間と、前記複数の列信号線に列毎に出力された前記複数の画素からの信号を前記複数のAD変換回路によりAD変換する第2の期間を含み、
前記第1の読み出しモードと前記第2の読み出しモードで前記所定の読み出し期間が等しく、前記第2の読み出しモードにおける前記第1の期間が前記第1の読み出しモードにおける前記第1の期間がよりも長く、前記第2の読み出しモードにおける第2の期間が前記第1の読み出しモードにおける前記第2の期間よりも短いことを特徴とする撮像装置。 - 前記複数のAD変換回路は、時間の経過とともにレベルが変化する参照信号を用いて前記複数の画素の信号をAD変換するスロープ型AD変換回路であることを特徴とする請求項1に記載の撮像装置。
- 前記第1の読み出しモードと前記第2の読み出しモードで前記参照信号の時間当たりの変化率が同じであることを特徴とする請求項2に記載の撮像装置。
- 前記第2の読み出しモードにおいて、前記複数のAD変換回路により同一信号のAD変換が複数回行われることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
- 前記画素配列の列毎に前記第1の読み出しモードと前記第2の読み出しモードが割り当てられることを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021065655A JP2022161104A (ja) | 2021-04-08 | 2021-04-08 | 撮像装置 |
US17/712,992 US11765487B2 (en) | 2021-04-08 | 2022-04-04 | Imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021065655A JP2022161104A (ja) | 2021-04-08 | 2021-04-08 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022161104A true JP2022161104A (ja) | 2022-10-21 |
Family
ID=83511011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021065655A Pending JP2022161104A (ja) | 2021-04-08 | 2021-04-08 | 撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11765487B2 (ja) |
JP (1) | JP2022161104A (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016054424A (ja) | 2014-09-04 | 2016-04-14 | キヤノン株式会社 | 撮像装置、撮像装置の駆動方法およびシステム |
JP2017046259A (ja) * | 2015-08-28 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6792361B2 (ja) * | 2016-07-20 | 2020-11-25 | キヤノン株式会社 | 撮像装置及びその制御方法 |
-
2021
- 2021-04-08 JP JP2021065655A patent/JP2022161104A/ja active Pending
-
2022
- 2022-04-04 US US17/712,992 patent/US11765487B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220329749A1 (en) | 2022-10-13 |
US11765487B2 (en) | 2023-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6735582B2 (ja) | 撮像素子およびその駆動方法、および撮像装置 | |
US8363137B2 (en) | Image sensing apparatus and imaging system | |
JP5868065B2 (ja) | 撮像装置 | |
US8253836B2 (en) | Solid-state imaging device, imaging device and driving method of solid-state imaging device | |
US7982789B2 (en) | Image sensing apparatus driving method, image sensing apparatus, and image sensing system | |
JP4379504B2 (ja) | 固体撮像素子、およびカメラシステム | |
US10630912B2 (en) | Image sensor, image capturing apparatus, and method for controlling image sensor | |
KR20110023802A (ko) | 촬상 소자 및 카메라 시스템 | |
US9253427B2 (en) | Solid-state image pickup apparatus capable of realizing image pickup with wide dynamic range and at high frame rate, control method therefor, and storage medium | |
JP2010114487A (ja) | 固体撮像装置、撮像装置 | |
WO2011083541A1 (ja) | 固体撮像装置および撮像装置 | |
KR20130129313A (ko) | 고체촬상소자 및 촬상장치 | |
JP2013051575A (ja) | 固体撮像装置、撮像装置および撮像方法 | |
TWI401950B (zh) | Solid-state imaging elements and camera systems | |
JP2007166486A (ja) | 固体撮像装置 | |
JP2020061758A (ja) | 撮像素子及び撮像装置 | |
JP2022161104A (ja) | 撮像装置 | |
JP7316028B2 (ja) | 撮像素子及びその制御方法、及び撮像装置 | |
JP2017060000A (ja) | 撮像素子及び撮像装置 | |
JP2020057882A (ja) | 撮像装置 | |
WO2023162483A1 (ja) | 撮像装置及びその制御方法 | |
WO2023002643A1 (ja) | 撮像素子及び撮像装置 | |
US20220353448A1 (en) | Driving method for ad conversion circuit, ad conversion circuit, photoelectric conversion device, and apparatus | |
JP2010278786A (ja) | 撮像装置、固体撮像素子および固体撮像素子の駆動方法 | |
JP2018170703A (ja) | 撮像素子、撮像装置、及び撮像素子の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20231213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240328 |