JP2022154047A - 表示装置、表示ドライバ、及び故障検査方法 - Google Patents

Abstract

【課題】装置規模の増大を抑えて、表示パネルに生じている故障を精度良く検知することが可能な表示装置、表示ドライバ及び故障検査方法を提供する。【解決手段】第１～第ｎの駆動電圧のうちの１の駆動電圧を第１入力端で受けると共に自身の出力端が第２入力端に接続されているオペアンプと、表示パネルのソース線に接続されている出力ノードを含み、第１～第ｎの出力電圧を出力する出力回路と、故障検査モード時に、１の出力回路及び他の出力回路のうちの他の１の出力回路に含まれるオペアンプの出力端と出力ノードとの接続を遮断すると共に、当該出力端に代えて当該出力ノードをオペアンプの第２入力端に接続し、当該１の出力回路及び他の１の出力回路各々の出力ノードに接続されている一対のソース線同士を連結し、他の１の出力回路内のオペアンプから出力された電圧を互いに異なるタイミングで取り込んで夫々を２値化して第１及び第２の故障判定信号を得る。【選択図】図５

Description

本発明は、映像信号に応じた画像を表示する表示装置、表示ドライバ、及び故障検査方法に関する。

近年、液晶表示パネルや有機ＥＬ（Electro Luminescence）表示パネル等の表示パネルを、車両のカーナビゲーション用としてだけでなく各種計器の表示に適用した車両が登場している。この際、車両走行中において、各種計器として用いた表示パネルが故障し、誤った表示がなされるようになると運転に支障が生じる虞がある。

そこで、運用中の当該表示パネルに対して、故障が生じているか否かの検査を行い、故障を検知した場合に、その旨を車両の搭乗者に警告する故障検査回路を備えた液晶表示装置が提案されている（例えば、特許文献１参照）。

当該故障検査回路は、液晶表示パネルの複数のソース線各々の一端からモニタ入力信号を供給し、夫々の他端から出力されたモニタ出力信号と所定の期待値とを比較することで、ソース線のショート異常及びオープン異常を検出する。よって、かかる故障検査回路には、各ソース線の一端に夫々個別に接続されている、故障検査用のモニタ入力信号を入力する為のモニタ信号線と、各ソース線の他端から出力されたモニタ出力信号を所定の期待値と比較する比較回路と、が含まれている。

ＷＯ２０１８／０７９６３６号公報

よって、特許文献１に記載の故障検査を実現するには、モニタ出力信号と期待値とを比較する比較回路をソースドライバ内に設ける必要があるので、コスト及び装置規模の増大を招く虞があった。また、特許文献１に記載の故障検査では、期待値を閾値として用いた大小比較によって故障判断を行っているので、微量な電流リーク等の故障を精度良く検出することが困難であった。

そこで、本発明は、装置規模の増大を抑えて、表示パネルに生じている故障を精度良く検知することが可能な表示装置、表示ドライバ及び故障検査方法を提供することを目的とする。

本発明に係る表示装置は、第１～第ｎ（ｎは２以上の整数）のソース線と、連結線と、前記第１～第ｎのソース線各々の一端と接続されておりオン状態時に前記一端と前記連結線とを接続する第１～第ｎのソース線連結スイッチと、を含む表示パネルと、通常モード時には映像信号に基づく電圧値を有する第１～第ｎの駆動電圧を生成する一方、故障検査モード時にはテスト電圧を有するｎ個の電圧を前記第１～第ｎの駆動電圧として生成するデコーダ部と、夫々が前記駆動電圧を第１入力端で受けると共に自身の出力端が第２入力端に接続されているオペアンプ、及び前記ソース線の他端に接続されている出力ノードを含み、前記第１～第ｎの駆動電圧を夫々前記オペアンプにて個別に増幅したものを第１～第ｎの出力電圧として夫々の前記出力ノードを介して出力する第１～第ｎの出力回路と、前記故障検査モード時において、前記第１～第ｎのソース線連結スイッチのうちで、前記第１～第ｎのソース線のうちの１のソース線及び他のソース線に接続されているソース線連結スイッチをオン状態、その他のソース線連結スイッチ群をオフ状態に設定すると共に、前記１のソース線に接続されている１の前記出力回路及び前記他のソース線に接続されている他の１の前記出力回路のうちの前記他の１の前記出力回路に含まれる前記オペアンプの出力端及び前記出力ノード間の接続を遮断すると共に当該出力端に代えて当該出力ノードを当該オペアンプの第２入力端に接続させる故障検査制御部と、前記他の１の前記出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧とし、前記モニタ電圧を第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する故障判定回路と、を有する。

また、本発明に係る表示装置は、第１～第ｎ（ｎは２以上の整数）のソース線を含む表示パネルと、通常モード時には映像信号に基づく電圧値を有する第１～第ｎの駆動電圧を生成する一方、故障検査モード時にはテスト電圧を有するｎ個の電圧を前記第１～第ｎの駆動電圧として生成するデコーダ部と、夫々が前記駆動電圧を第１入力端で受けると共に自身の出力端が第２入力端に接続されているオペアンプ、及び前記ソース線に接続されている出力ノードを含み、前記第１～第ｎの駆動電圧を夫々前記オペアンプにて個別に増幅したものを第１～第ｎの出力電圧として夫々の前記出力ノードを介して出力する第１～第ｎの出力回路と、前記故障検査モード時において、前記第１～第ｎのソース線のうちの１のソース線に接続されている１の前記出力回路及び他の１のソース線に接続されている他の１の前記出力回路のうちの前記他の１の前記出力回路に含まれる前記オペアンプの出力端及び前記出力ノード間の接続を遮断すると共に当該出力端に代えて前記１の前記出力回路に含まれる前記出力ノードを当該オペアンプの第２入力端に接続させる故障検査制御部と、前記他の１の前記出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧とし、前記モニタ電圧を第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する故障判定回路と、を有する。

本発明に係る表示ドライバは、通常モード時には映像信号に基づく電圧値を有する第１～第ｎ（ｎは２以上の整数）の駆動電圧を生成する一方、故障検査モード時にはテスト電圧を有するｎ個の電圧を前記第１～第ｎの駆動電圧として生成するデコーダ部と、夫々が前記駆動電圧を第１入力端で受けると共に自身の出力端が第２入力端に接続されているオペアンプ、及び外部端子に接続されている出力ノードを含み、前記第１～第ｎの駆動電圧を夫々前記オペアンプにて個別に増幅したものを第１～第ｎの出力電圧として夫々をｎ個の前記外部端子から出力する第１～第ｎの出力回路と、前記故障検査モード時において、前記ｎ個の外部端子のうちの１の外部端子に接続されている１の前記出力回路及び他の１の外部端子に接続されている他の１の前記出力回路のうちの前記他の１の前記出力回路に含まれる前記オペアンプの出力端及び前記出力ノード間の接続を遮断すると共に当該出力端に代えて前記１の前記出力回路に含まれる前記出力ノードを当該オペアンプの第２入力端に接続させる故障検査制御部と、前記他の１の前記出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧とし、前記モニタ電圧を第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する故障判定回路と、を有する。

本発明に係る故障検査方法は、第１～第ｎ（ｎは２以上の整数）のソース線と、連結線と、前記第１～第ｎのソース線各々の他端と接続されておりオン状態時に前記他端と前記連結線とを接続する第１～第ｎのソース線連結スイッチと、を含む表示パネルと、夫々が、映像信号に基づく電圧値又は故障検査用のテスト電圧値を有する駆動電圧を第１入力端で受けるオペアンプ、及び前記ソース線に接続されている出力ノードを含み、前記オペアンプから出力された出力電圧を前記出力ノードを介して前記ソース線に供給する第１～第ｎの出力回路と、を有する表示装置における表示パネルの故障検査方法であって、前記第１～第ｎの出力回路のうちの１の出力回路に含まれる前記オペアンプの出力端を前記出力ノードに接続させると共に前記オペアンプの第２入力端を前記出力ノードに接続し、前記第１～第ｎの出力回路のうちで前記１の出力回路とは異なる他の１の出力回路に含まれる前記オペアンプの出力端と前記出力ノードとの接続を遮断すると共に、当該出力端に代えて当該出力ノードを前記オペアンプの第２入力端に接続し、前記第１～第ｎのソース線連結スイッチのうちで、前記１の出力回路及び前記他の１の出力回路各々の前記出力ノードに接続されている一対の前記ソース線に夫々接続されている前記ソース線連結スイッチをオン状態、他のソース線連結スイッチ群をオフ状態にし、前記他の１の出力回路内の前記オペアンプの出力端の電圧をモニタ電圧として第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する。

また、本発明に係る故障検査方法は、第１～第ｎ（ｎは２以上の整数）のソース線を含む表示パネルと、夫々が、映像信号に基づく電圧値又は故障検査用のテスト電圧値を有する駆動電圧を第１入力端で受けるオペアンプ、及び前記ソース線に接続されている出力ノードを含み、前記オペアンプから出力された出力電圧を前記出力ノードを介して前記ソース線に供給する第１～第ｎの出力回路と、を有する表示装置における表示パネルの故障検査方法であって、前記第１～第ｎの出力回路のうちの１の出力回路に含まれる前記オペアンプの出力端を前記出力ノードに接続させると共に前記オペアンプの第２入力端を前記出力ノードに接続し、前記第１～第ｎの出力回路のうちで前記１の出力回路とは異なる他の１の出力回路に含まれる前記オペアンプの出力端と前記出力ノードとの接続を遮断すると共に、前記１の出力回路の前記出力ノードを前記オペアンプの第２入力端に接続し、前記他の１の出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧として第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する。

本発明では、映像信号に基づく駆動電圧を増幅した出力電圧を表示パネルの複数のソース線に供給する複数のオペアンプを利用して各ソース線の故障検査を行う。つまり、１のオペアンプで故障検査用のテスト電圧をソース線に供給し、他のオペアンプでテスト結果としてのモニタ電圧を取得する。そして、当該モニタ電圧を夫々異なるタイミングで取り込んで個別に２値化することで、故障の状態を判別し得る故障判定信号を得る。

これにより、故障検査用のテスト電圧をソース線に供給する為の専用の入力回路や、テスト電圧に基づく出力結果と期待値とを比較する比較回路を新たに設けることなく、各ソース線の故障検査を行うことが可能となる。

更に、本発明では、テスト電圧をソース線に供給することで得られたモニタ電圧（出力結果）を異なるタイミングで取り込み夫々を２値化したもので故障判定を行うようにしている。これにより、断線故障、短絡故障のみならず、微小な電流リーク故障をも精度よく検知することが可能となる。

よって、本発明によれば、装置規模の増大を抑えて、表示パネルに生じている故障を精度良く検知することが可能となる。

第１の実施例による表示装置１００の構成を示すブロック図である。 ソースドライバ１３の内部構成の一例を示すブロック図である。 出力部１３３の内部構成の一例を示す回路図である。 故障検査制御シーケンスと、故障無時における出力部１３３の内部の各配線の電圧推移を示す波形図である。 検査ステップＰＥＲ２において、テスト電圧に応じて出力部１３３及び表示パネル２０内に流れる電流の経路を太線矢印にて表す回路図である。 故障検査制御シーケンスと、短絡故障が生じている際の出力部１３３の内部の各配線の電圧推移を示す波形図である。 故障検査制御シーケンスと、電流リーク故障が生じている際の出力部１３３の内部の各配線の電圧推移を示す波形図である。 第２の実施例による表示装置１００Ａの構成を示すブロック図である。 ソースドライバ１３Ａの内部構成の一例を示すブロック図である。 出力部１３３Ａの内部構成の一例を示す回路図である。 検査ステップＰＥＲ２において、テスト電圧に応じて出力部１３３Ａ内に流れる電流の経路を太線矢印にて表す回路図である。 第３の実施例による表示装置１００Ｂの構成を示すブロック図である。 ソースドライバ１３Ｂの内部構成の一例を示すブロック図である。 出力部１３３Ｂの内部構成の一例を示す回路図である。 故障検査制御シーケンスと、故障無時における出力部１３３Ｂの内部の各配線の電圧推移を示す波形図である。 検査ステップＰＥＲ２において、テスト電圧に応じて出力部１３３Ｂに流れる電流の経路を太線矢印にて表す回路図である。 第４の実施例による表示装置１００Ｃの構成を示すブロック図である。 ソースドライバ１３Ｃの内部構成の一例を示すブロック図である。 出力部１３３Ｃの内部構成の一例を示す回路図である。 検査ステップＰＥＲ２において、テスト電圧に応じて出力部１３３Ｃ及び表示パネル２０Ｂ内に流れる電流の経路を太線矢印にて表す回路図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係る第１の実施例としての表示装置１００の構成を示すブロック図である。

表示装置１００は、駆動制御部１１、ゲートドライバ１２、ソースドライバ１３、及び容量性の表示パネル２０を有する。

表示パネル２０には、夫々が２次元画面の水平方向に伸張するゲート線Ｇ１～Ｇｍ（ｍは２以上の整数）と、夫々が２次元画面の垂直方向に伸張するソース線Ｓ１～Ｓｎ（ｎは２以上の整数）とが交叉して配置されている。ゲート線とソース線との交叉部には、例えば液晶素子又は有機ＥＬ素子としての表示セルＰＣが形成されている。

更に、表示パネル２０には、ソース線Ｓ１～Ｓｎ各々の一端に接続されているソース線連結スイッチＳＷ７１～ＳＷ７ｎと、単一の連結線ＳＬとが配置されている。ソース線連結スイッチＳＷ７１～ＳＷ７ｎは、各スイッチに対応したｎ本の連結制御信号ＳＣに応じて個別にオン状態又はオフ状態に設定される。ソース線連結スイッチＳＷ７１～ＳＷ７ｎの各々は、オン状態に設定された場合にソース線の他端を連結線ＳＬに接続する一方、オフ状態に設定された場合には当該ソース線の他端をオープン状態にする。よって、ソース線連結スイッチＳＷ７１～ＳＷ７ｎのうちの少なくとも２つがオン状態に設定されることで、当該少なくとも２つのスイッチに接続されているソース線の他端同士が連結線ＳＬを介して短絡する。

駆動制御部１１は、映像信号ＶＳを受け、当該映像信号ＶＳに含まれる水平同期信号に応じて走査信号を生成しこれをゲートドライバ１２に供給する。更に、駆動制御部１１は、映像信号ＶＳに基づき、取込タイミング信号を含む各種制御信号、及び各画素の輝度レベルを例えば８ビットで表す表示データ片の系列を含む映像データ信号ＶＰＤを生成し、これをソースドライバ１３に供給する。

尚、駆動制御部１１は、電源投入時又は垂直ブランキング期間中は故障検査モードに設定され、その他の期間では通常モードに設定される。つまり、駆動制御部１１は、通常モードに設定された時には、上記したように、映像信号ＶＳに基づく表示データ片の系列を含む映像データ信号ＶＰＤをソースドライバ１３に供給する。

一方、故障検査モードに設定された時には、駆動制御部１１は、上記した表示データ片の系列に代えて、ソース線Ｓ１～Ｓｎに夫々対応した故障検査用のテストデータ片（例えば８ビット）の系列を含む映像データ信号ＶＰＤをソースドライバ１３に供給する。

ゲートドライバ１２は、駆動制御部１１から供給された走査信号に応じて走査パルスを生成し、これを表示パネル２０のゲート線Ｇ１～Ｇｎに順次択一的に印加する。

ソースドライバ１３は、上記した映像データ信号ＶＰＤを取り込み、当該映像データ信号ＶＰＤに基づき、１水平走査期間毎にｎ個の出力電圧ＧＶ１～ＧＶｎを生成し、夫々を表示パネル２０のソース線Ｓ１～Ｓｎに供給する。

図２は、ソースドライバ１３の内部構成の一例を示すブロック図である。

図２に示すように、ソースドライバ１３は、データラッチ部１３１、デコーダ部１３２、出力部１３３及び故障検査制御部２００を含む。

データラッチ部１３１は、映像データ信号ＶＰＤに含まれる表示データ片（又はテストデータ片）の系列を取り込む。データラッチ部１３１は、１水平走査期間分のｎ個の表示データ片（又はテストデータ片）を取り込む度に、夫々を表示データＪ１～Ｊｎとしてデコーダ部１３２に供給する。

デコーダ部１３２は、表示データＪ１～Ｊｎに夫々対応したｎ個のデコーダＤＥ１～ＤＥｎを含む。デコーダＤＥ１～ＤＥｎの各々は、自身が受けた表示データＪｒ（ｒは１～ｎの整数）にて示される値に対応した電圧を、互いに異なる電圧値を有する複数の階調電圧のうちから選択し、選択した階調電圧を駆動電圧Ｐｒとして、出力部１３３に供給する。これにより、デコーダＤＥ１～ＤＥｎは、夫々が受けた表示データＪ１～Ｊｎをアナログの電圧値を有する駆動電圧Ｐ１～Ｐｎに変換して、夫々を出力部１３３に供給する。

すなわち、デコーダ部１３２は、通常モード時には映像信号ＶＳに基づく各画素の輝度レベルに対応した電圧値を有する駆動電圧Ｐ１～Ｐｎを出力部１３３に供給する。一方、故障検査モード時には、デコーダ部１３２は、テストデータ片に基づくテスト電圧値を有する駆動電圧Ｐ１～Ｐｎを出力部１３３に供給する。

出力部１３３は、故障検査制御部２００から供給された故障検査制御データＳＷＣ、取込タイミング信号ＣＬＫ１及びＣＬＫ２に応じて、通常モード及び故障検査モードのうちの一方の状態に設定される。

出力部１３３は、通常モード時には、駆動電圧Ｐ１～Ｐｎを夫々個別に増幅して得られたｎ個の電圧を上記した出力電圧ＧＶ１～ＧＶｎとして生成し、夫々をソースドライバ１３の外部端子ｔ１～ｔｎを介して表示パネル２０のソース線Ｓ１～Ｓｎに供給する。一方、故障検査モード時には、出力部１３３は、駆動電圧Ｐ１～Ｐｎをテスト電圧として受け、当該テスト電圧を表示パネル２０のソース線Ｓ１～Ｓｎに供給することで、ソース線同士の短絡、ソース線の断線又は電流リーク等の故障を検知する故障検査を行う。

故障検査制御部２００は、電源投入時又は映像データ信号ＶＰＤにおける垂直ブランキング期間中は、故障検査モード設定用の故障検査制御データＳＷＣと、取込タイミング信号号ＣＬＫ１及びＣＬＫ２を出力部１３３に供給する。尚、取込タイミング信号ＣＬＫ１及びＣＬＫ２は互いに異なる位相を有する。例えば、取込タイミング信号ＣＬＫ１のフロントエッジのタイミングは、取込タイミング信号ＣＬＫ２のフロントエッジのタイミングに対して進んでいる。更に、故障検査制御部２００は、当該電源投入時又は映像データ信号ＶＰＤにおける垂直ブランキング期間中にて、ソース線連結スイッチＳＷ７１～ＳＷ７ｎを、一対のスイッチ毎に順次、択一的にオン状態に設定させる連結制御信号ＳＣを外部端子ＴＭを介して表示パネル２０に供給する。

また、故障検査制御部２００は、電源投入時又は映像データ信号ＶＰＤにおける垂直ブランキング期間以外の期間では、通常モード設定用の故障検査制御データＳＷＣを出力部１３３に供給する。更に、故障検査制御部２００は、当該電源投入時又は映像データ信号ＶＰＤにおける垂直ブランキング期間以外の期間において、ソース線連結スイッチＳＷ７１～ＳＷ７ｎを全てオフ状態に設定させる連結制御信号ＳＣを外部端子ＴＭを介して表示パネル２０に供給する。

図３は、出力部１３３の内部構成を示す回路図である。

図３に示すように、出力１３３は、駆動電圧Ｐ１～Ｐｎを夫々個別に受ける出力回路ＢＣ１～ＢＣｎと、故障判定回路ＦＪＣと、を含む。尚、出力回路ＢＣ１～ＢＣｎは同一の内部構成を有する。よって、以下に、出力回路ＢＣ１を抜粋してその内部構成について説明する。

出力回路ＢＣ１は、出力アンプとしてのオペアンプＡＰ１と、故障検査制御データＳＷＣに応じて夫々個別にオン状態又はオフ状態に設定されるスイッチＳＷ３～ＳＷ５と、を含む。オペアンプＡＰ１は、駆動電圧Ｐ１を第１の入力端としての例えば非反転入力端で受ける。オペアンプＡＰ１の出力端はスイッチＳＷを介して出力ノードｎ１と接続されていると共に、スイッチＳＷ４を介して自身の第２の入力端としての例えば反転入力端に接続されている。

スイッチＳＷ３は、オン状態に設定されている場合にはオペアンプＡＰ１の出力端を出力ノードｎ１に接続する一方、オフ状態に設定されている場合には、オペアンプＡＰ１の出力端及び出力ノードｎ１間の接続を遮断する。スイッチＳＷ４は、オン状態に設定されている場合にはオペアンプＡＰ１の出力端をオペアンプＡＰ１の反転入力端に接続する一方、オフ状態に設定されている場合には、オペアンプＡＰ１の出力端及び反転入力端間の接続を遮断する。スイッチＳＷ５は、オン状態に設定されている場合にはオペアンプＡＰ１の出力端をモニターノードｎ２を介して故障判定回路ＦＪＣに供給する一方、オフ状態に設定されている場合には、オペアンプＡＰ１の出力端及びモニターノードｎ２間の接続を遮断する。スイッチＳＷ６は、オン状態に設定されている場合には出力ノードｎ１をオペアンプＡＰ１の反転入力端に接続する一方、オフ状態に設定されている場合には、オペアンプＡＰ１の反転入力端及び出力ノードｎ１間の接続を遮断する。

尚、スイッチＳＷ３及びＳＷ５は相補的にオン状態及びオフ状態に夫々設定されるものである。よって、スイッチＳＷ３及びＳＷ５は、故障検査制御データＳＷＣに基づき、オペアンプＡＰ１の出力端を、出力ノードｎ１及びモニターノードｎ２のうちのいずれか一方に選択的に接続する。また、スイッチＳＷ４及びＳＷ６も相補的にオン状態及びオフ状態に夫々設定されるものである。よって、スイッチＳＷ４及びＳＷ６は、オペアンプＡＰ１の反転入力端子を、自身の出力端及び出力ノードｎ１のうちのいずれか一方に選択的に接続する。

すなわち、スイッチＳＷ３～ＳＷ６は、オペアンプＡＰ１の出力端を、出力ノードｎ１及びモニターノードｎ２のうちの一方に選択的に接続すると共に、当該オペアンプＡＰ１の反転入力端を自身の出力端及び出力ノードｎ１のうちの一方に選択的に接続する接続切換部として機能する。

ところで、図３は、故障検査制御部２００から通常モード設定用の故障検査制御データＳＷＣが供給された場合でのスイッチＳＷ３～ＳＷ６の状態を示している。すなわち、通常モード設定用の故障検査制御データＳＷＣに応じて、出力回路ＢＣ１～ＢＣｎ各々のスイッチＳＷ３及びＳＷ４がオン状態、スイッチＳＷ５及びＳＷ６がオフ状態に設定される。よって、通常モード時には、出力回路ＢＣ１～ＢＣｎ各々のオペアンプＡＰ１は自身の出力端子が反転入力端に接続されている、いわゆるボルテージフォロワとなる。これにより、例えば出力回路ＢＣ１のオペアンプＡＰ１は、非反転入力端で受けた駆動電圧Ｐ１に対応した電圧値を有する出力電圧ＧＶ１を出力ノードｎ１を介して出力する。

故障判定回路ＦＪＣは、フリップフロップ（以下、ＦＦと称する）３１及び３２と、検査結果レジスタ４０を含む。

ＦＦ３１及び３２は、出力回路ＢＣ１～ＢＣｎのうちの１つの出力回路のオペアンプＡＰ１から出力された電圧を、モニターノードｎ２を介して夫々のＤ端子で受ける。尚、以降、当該モニターノードｎ２を介してＦＦ３１及び３２各々のＤ端子が受ける電圧を、モニタ電圧と称する。

ＦＦ３１は、Ｄ端子で受けたモニタ電圧を、取込タイミング信号ＣＬＫ１のフロントエッジのタイミングで取り込む。この際、ＦＦ３１は、取り込んだモニタ電圧の電圧値が所定閾値以上である場合には論理レベル１、当該所定閾値より低い場合には論理レベル０の２値信号を保持し、これを故障判定信号ｆ１として検査結果レジスタ４０に供給する。

ＦＦ３２は、Ｄ端子で受けたモニタ電圧を、取込タイミング信号ＣＬＫ２のフロントエッジのタイミング、つまりＦＦ３１よりも遅れたタイミングで取り込む。この際、ＦＦ３２は、取り込んだモニタ電圧の電圧値が所定閾値以上である場合には論理レベル１、当該所定閾値より低い場合には論理レベル０の２値信号を保持し、これを故障判定信号ｆ２として検査結果レジスタ４０に供給する。

検査結果レジスタ４０は、表示パネルのソース線Ｓ１～Ｓｎにおける一対のソース線毎に、その一対のソース線に対する故障検査結果としての故障判定信号ｆ１及びｆ２を記憶する。尚、故障判定信号ｆ１及びｆ２にて示される論理レベルの組み合わせにより、対応する一対のソース線毎に、故障が生じているか否かの判断、及び故障の状態、つまりソース線同士の短絡故障、断線故障、電流リーク故障を区別して表す。

以下に、上記した故障検査モードでの動作について説明する。

尚、故障検査モードでは、ソース線Ｓ１～Ｓｎを一対毎に順に故障検査することで、全ソース線を検査するが、ここでは、一対のソース線Ｓ１及びＳ２を抜粋して故障検査の動作について説明する。

［故障検査結果：故障無］
図４は、ソース線Ｓ１及びＳ２を故障検査する際の故障検査制御シーケンスと、故障（断線、短絡、電流リーク）無時における、出力部１３３の内部の各配線の電圧推移を示す波形図である。

尚、図４では、ソース線Ｓ１の駆動を担う出力回路ＢＣ１のスイッチＳＷ３～ＳＷ６をＳＷ３ａ～ＳＷ６ａと表し、ソース線Ｓ２の駆動を担う出力回路ＢＣ２のスイッチＳＷ３～ＳＷ６をＳＷ３ｂ～ＳＷ６ｂと表す。また、その他の出力回路ＢＣ３～ＢＣｎ各々に含まれるスイッチＳＷ３～ＳＷ６については全てＳＷ３ｃ～ＳＷ６ｃと表す。

図４に示すように、当該故障検査制御シーケンスは、リセットステップＰＥＲ１と、これに続く検査ステップＰＥＲ２とから構成される。

先ず、リセットステップＰＥＲ１では、故障検査制御部２００が、故障検査制御データＳＷＣによって、スイッチＳＷ３ａ～ＳＷ３ｃ及びＳＷ４ａ～ＳＷ４ｃを全てオン状態、スイッチＳＷ５ａ～ＳＷ５ｃ及びＳＷ６ａ～ＳＷ６ｃを全てオフ状態に設定する。また、故障検査制御部２００は、連結制御信号ＳＣによって、ソース線連結スイッチＳＷ７１～ＳＷ７ｎを全てオフ状態に設定する。上記した各スイッチの設定によれば、出力回路ＢＣ１～ＢＣｎ各々のオペアンプＡＰ１は、上記した通常モード時での動作と同様に自身の非反転入力端で受けた電圧（Ｐ１～Ｐｎ）を増幅した電圧を出力ノードｎ１を介して、対応するソース線に供給する。

ここで、リセットステップＰＥＲ１では、駆動制御部１１が、ソース線Ｓ１～Ｓｎに夫々対応したｎ個のテストデータ片として、所定の低電圧値、例えば電圧値１Ｖ（ボルト）を表すテストデータ片を含む映像データ信号ＶＰＤをデータラッチ部１３１に供給する。この際、データラッチ部１３１は、１水平走査ライン分のｎ個のテストデータ片を図４に示す取込信号ＬＯＡＤのタイミングで取り込み、夫々を表示データＪ１～Ｊｎとしてデコーダ部１３２に供給する。

よって、リセットステップＰＥＲ１では、図４に示すように、１Ｖ（ボルト）の電圧値を有するテスト電圧としての駆動電圧Ｐ１～Ｐｎが、出力回路ＢＣ１～ＢＣｎに供給される。これにより、出力回路ＢＣ１～ＢＣｎの各々に含まれるオペアンプＡＰ１は、１Ｖ（ボルト）の電圧をスイッチＳＷ３及び出力ノードｎ１を介して、対応する外部端子（ｔ１～ｔｎ）に供給する。これにより、図４に示すように、出力回路ＢＣ１～ＢＣｎに夫々対応する外部端子（ｔ１～ｔｎ）上の電圧、つまり１Ｖ（ボルト）の電圧値を有する端子電圧Ｖ１～Ｖｎがソース線Ｓ１～Ｓｎに供給される。

つまり、リセットステップＰＥＲ１では、出力回路ＢＣ１～ＢＣｎ各々のオペアンプＡＰ１により、ソース線Ｓ１～Ｓｎを共通の低電圧、例えば１Ｖ（ボルト）で充電することで、ソース線Ｓ１～Ｓｎの各々を均一な電荷状態にリセットする。

次に、検査ステップＰＥＲ２では、故障検査制御部２００が、故障検査制御データＳＷＣにより、出力回路ＢＣ２のスイッチＳＷ３ｂ及びＳＷ４ｂをオフ状態に切り替え、当該出力回路ＢＣ２のスイッチＳＷ５ｂ及びＳＷ６ｂをオン状態に切り替える。これにより、出力回路ＢＣ２のオペアンプＡＰ１ｂは、非反転入力端で受けた駆動電圧Ｐ２と、反転端子で受けた電圧との差分に対応した電流を出力するコンパレータとして機能する。

また、検査ステップＰＥＲ２では、故障検査制御部２００は、連結制御信号ＳＣにより、故障検査対象のソース線Ｓ１及びＳ２に接続されているソース線連結スイッチＳＷ７１及びＳＷ７２をオン状態に切り替える。更に、故障検査制御部２００は、図４に示すように単一のパルスを含む取込タイミング信号ＣＬＫ１、及びこの取込タイミング信号ＣＬＫ１に含まれる単一のパルスよりも所定の遅延時間ＷＰだけ遅れたタイミングで表れる単一のパルスを含む取込タイミング信号ＣＬＫ２を、故障判定回路ＦＪＣに供給する。

また、検査ステップＰＥＲ２では、駆動制御部１１が、ソース線Ｓ１～Ｓｎに供給すべきテスト電圧を表す以下のテストデータ片群を含む映像データ信号ＶＰＤをデータラッチ部１３１に供給する。つまり、駆動制御部１１は、ソース線Ｓ１及びＳ３～Ｓｎに夫々供給する所定の高電圧値、例えば９Ｖ（ボルト）のテスト電圧を表すテストデータ片群と、ソース線Ｓ２に供給する、上記ＦＦ３１及び３２各々の所定閾値Ｔｈに相当する電圧値、例えば５Ｖ（ボルト）のテスト電圧を表すテストデータ片と、を含む映像データ信号ＶＰＤをデータラッチ部１３１に供給する。すると、データラッチ部１３１は、１水平走査ライン分のｎ個のテストデータ片を取り込み、夫々を表示データＪ１～Ｊｎとしてデコーダ部１３２に供給する。

これにより、出力回路ＢＣ１及びＢＣ３～ＢＣｎに供給されるテスト電圧としての駆動電圧Ｐ１及びＰ３～Ｐｎ各々の電圧値が、図４に示すように１Ｖ（ボルト）から９Ｖ（ボルト）に推移する。更に、出力回路ＢＣ２に供給されるテスト電圧としての駆動電圧Ｐ２の電圧値が図４に示すように１Ｖ（ボルト）から、ＦＦ３１及び３２各々の所定閾値Ｔｈに相当する５Ｖ（ボルト）に推移する。

図５は、上記した検査ステップＰＥＲ２において、テスト電圧に応じて出力部１３３及び表示パネル２０内に流れる電流の経路を太線矢印にて表す回路図である。尚、図５では、図４と同様に出力回路ＢＣ１のスイッチＳＷ３～ＳＷ６をＳＷ３ａ～ＳＷ６ａと表し、出力回路ＢＣ２のスイッチＳＷ３～ＳＷ６をＳＷ３ｂ～ＳＷ６ｂと表し、出力回路ＢＣ３～ＢＣｎ各々に含まれるスイッチＳＷ３～ＳＷ６を全てＳＷ３ｃ～ＳＷ６ｃと表す。更に、図５では、出力回路ＢＣ１に含まれるオペアンプＡＰ１をＡＰ１ａ、出力回路ＢＣ２に含まれるオペアンプＡＰ１をＡＰ１ｂ、出力回路ＢＣ３～ＢＣｎ各々に含まれるオペアンプＡＰ１をＡＰ１ｃと表す。

図５の太線矢印に示すように、検査ステップＰＥＲ２では、出力回路ＢＣ１のオペアンプＡＰ１ａから出力された電流が、ノードｎ１、ソース線Ｓ１、ソース線連結スイッチＳＷ７１、ＳＷ７２、ソース線Ｓ２、出力回路ＢＣ２のノードｎ１及びスイッチＳＷ６ｂを介して、出力回路ＢＣ２のオペアンプＡＰ１ｂの反転入力端に流れ込む。

これにより、出力回路ＢＣ１から出力された電圧が１Ｖ（ボルト）から９Ｖ（ボルト）に推移し、当該電圧に対応した端子電圧Ｖ１がソース線Ｓ１の一端に印加される。

ここで、ソース線Ｓ１及びＳ２に故障（断線、短絡、電流リーク）が生じていなければ、ソース線Ｓ１及びＳ２に寄生する寄生容量の影響により、出力回路ＢＣ２の端子電圧Ｖ２の電圧値が図４に示すように端子電圧Ｖ１よりも緩やかに上昇して９Ｖ（ボルト）に至る。

そして、この端子電圧Ｖ２が出力回路ＢＣ２のスイッチＳＷ６ｂを介して、オペアンプＡＰ１ｂの反転入力端に供給される。よって、出力回路ＢＣ２のオペアンプＡＰ１ｂは、テスト電圧としての駆動電圧Ｐ２と端子電圧Ｖ２との差分に対応した電流を出力する。これにより、出力回路ＢＣ２のオペアンプＡＰ１ｂの出力端の電圧（以下、モニタ電圧と称する）ＶＱの電圧値が、図４に示すように１Ｖ（ボルト）の状態から徐々に上昇する。

検査ステップＰＥＲ２では、出力回路ＢＣ２のオペアンプＡＰ１ｂから出力されたモニタ電圧ＶＱがモニターノードｎ２を介して故障判定回路ＦＪＣのＦＦ３１及び３２各々のＤ端子に供給される。

この際、ソース線Ｓ１及びＳ２に故障（断線、短絡、電流リーク）が生じていなければ、図４に示すように、取込タイミング信号ＣＬＫ１のフロントエッジの時点では、モニタ電圧ＶＱの電圧値は所定閾値Ｔｈ（例えば５ボルト）より低い。よって、ＦＦ３１は、論理レベル０の故障判定信号ｆ１を出力し、これをソース線Ｓ１及びＳ２に対応付けして検査結果レジスタ４０に記憶させる。一方、図４に示すように、取込タイミング信号ＣＬＫ２のフロントエッジの時点では、モニタ電圧ＶＱの電圧値は所定閾値Ｔｈ以上となるので、ＦＦ３２は、論理レベル１の故障判定信号ｆ１を出力し、これをソース線Ｓ１及びＳ２に対応付けして検査結果レジスタ４０に記憶させる。

この際、故障判定信号ｆ１及びｆ２の内容が、
ｆ１＝０
ｆ２＝１
であることから、ソース線Ｓ１及びＳ２には故障（断線、短絡、電流リーク）が生じていないことを示す故障検査結果（ｆ１＝０、ｆ２＝１）が検査結果レジスタ４０に格納される。

［故障検査結果：短絡故障］
次に、ソース線Ｓ１及びＳ２に短絡故障が生じている場合での動作について説明する。

図６は、ソース線Ｓ１及びＳ２同士に短絡故障が生じている場合における出力部１３３の内部の各配線の電圧推移を示す波形図である。

尚、図６において、取込信号ＬＯＡＤ、取込タイミング信号ＣＬＫ１及びＣＬＫ２、故障検査制御データＳＷＣ、連結制御信号ＳＣ、駆動電圧Ｐ１～Ｐｎに基づく故障検査制御シーケンス（ＰＥＲ１、ＰＥＲ２）の動作については、図４に示すものと同一である。

すなわち、ソース線Ｓ１及びＳ２同士が短絡、例えば外部端子ｔ１、ｔ２の近傍の領域で両者が短絡していると、電流経路が変化し、寄生容量の影響が小さくなる。これにより、図６に示すように、出力回路ＢＣ２の端子電圧Ｖ２の電圧値が、図４に示す端子電圧Ｖ２よりも急峻に上昇して９Ｖ（ボルト）に到る。そして、この端子電圧Ｖ２が出力回路ＢＣ２のスイッチＳＷ６ｂを介して、オペアンプＡＰ１ｂの反転入力端に供給される。よって、出力回路ＢＣ２のオペアンプＡＰ１ｂは、テスト電圧としての駆動電圧Ｐ２と端子電圧Ｖ２との差分に対応した電流を出力する。これにより、出力回路ＢＣ２のオペアンプＡＰ１ｂから出力されるモニタ電圧ＶＱは、図６に示すように、図４に示すモニタ電圧ＶＱよりも急峻に１Ｖ（ボルト）の状態から上昇する。

検査ステップＰＥＲ２では、出力回路ＢＣ２のオペアンプＡＰ１ｂから出力されたモニタ電圧ＶＱがモニターノードｎ２を介して故障判定回路ＦＪＣのＦＦ３１及び３２各々のＤ端子に供給される。この際、図６に示すように、取込タイミング信号ＣＬＫ１のフロントエッジの時点で、モニタ電圧ＶＱの電圧値は所定閾値Ｔｈより高くなる。よって、ＦＦ３１は、論理レベル１の故障判定信号ｆ１を出力し、これをソース線Ｓ１及びＳ２に対応付けして検査結果レジスタ４０に記憶させる。同様に、ＦＦ３２も、論理レベル１の故障判定信号ｆ２を出力し、これをソース線Ｓ１及びＳ２に対応付けして検査結果レジスタ４０に記憶させる。

この際、故障判定信号ｆ１及びｆ２の内容が、
ｆ１＝１
ｆ２＝１
であることから、ソース線Ｓ１及びＳ２に短絡故障が生じていることを示す故障検査結果（ｆ１＝１、ｆ２＝１）が検査結果レジスタ４０に格納される。

［故障検査結果：電流リーク故障、断線故障］
次に、ソース線Ｓ１及びＳ２に電流リーク故障が生じている場合での動作について説明する。

図７は、ソース線Ｓ１又はＳ２に電流リーク故障が生じている場合における出力部１３３の内部の各配線の電圧推移を示す波形図である。

尚、図７において、取込信号ＬＯＡＤ、取込タイミング信号ＣＬＫ１及びＣＬＫ２、故障検査制御データＳＷＣ、連結制御信号ＳＣ、駆動電圧Ｐ１～Ｐｎに基づく故障検査制御シーケンス（ＰＥＲ１、ＰＥＲ２）の動作については、図４に示すものと同一である。

すなわち、ソース線Ｓ１又はＳ２に電流リークが生じていると、出力回路ＢＣ１のオペアンプＡＰ１ａから、ソース線Ｓ１及びＳ２を介して出力回路ＢＣ２の外部端子ｔ２に送出された電流に伴う端子電圧Ｖ２の電圧上昇の速度が低下する。つまり、図７に示すように、出力回路ＢＣ２の端子電圧Ｖ２の電圧値が、図４に示す端子電圧Ｖ２よりも緩やかに上昇して９Ｖ（ボルト）に到る。そして、この端子電圧Ｖ２が出力回路ＢＣ２のスイッチＳＷ６ｂを介して、オペアンプＡＰ１ｂの反転入力端に供給される。よって、出力回路ＢＣ２のオペアンプＡＰ１ｂはテスト電圧としての駆動電圧Ｐ２と端子電圧Ｖ２との差分に対応した電流を出力する。これにより、出力回路ＢＣ２のオペアンプＡＰ１ｂから出力されるモニタ電圧ＶＱは、図７に示すように、図４に示すモニタ電圧ＶＱよりも緩やかに１Ｖ（ボルト）の状態から上昇する。

検査ステップＰＥＲ２では、出力回路ＢＣ２のオペアンプＡＰ１ｂから出力されたモニタ電圧ＶＱがモニターノードｎ２を介して故障判定回路ＦＪＣのＦＦ３１及び３２各々のＤ端子に供給される。この際、図７に示すように、取込タイミング信号ＣＬＫ１及びＣＬＫ２各々のフロントエッジの時点では共に、モニタ電圧ＶＱの電圧値は所定閾値Ｔｈより低い。よって、ＦＦ３１は、論理レベル０の故障判定信号ｆ１を出力し、これをソース線Ｓ１及びＳ２に対応付けして検査結果レジスタ４０に記憶させる。同様に、ＦＦ３２も、論理レベル０の故障判定信号ｆ２を出力し、これをソース線Ｓ１及びＳ２に対応付けして検査結果レジスタ４０に記憶させる。

この際、故障判定信号ｆ１及びｆ２の内容が、
ｆ１＝０
ｆ２＝０
であることから、ソース線Ｓ１及びＳ２に電流リーク故障が生じていることを示す故障検査結果（ｆ１＝０、ｆ２＝０）が検査結果レジスタ４０に格納される。

尚、ソース線Ｓ１及びＳ２間に断線故障が生じている場合にも、故障検査結果（ｆ１＝０、ｆ２＝０）が得られる。

ところで、故障検査制御部２００は、上記したソース線Ｓ１及びＳ２のみならず、他のソース線群に対しても一対毎に順に故障検査を行う。すなわち、故障検査制御部２００は、テスト電圧をソース線に供給する役目を担う出力回路（上記実施例ではＢＣ１）、及びソース線を経た電圧に基づくモニタ電圧ＶＱを故障判定回路ＦＪＣに供給する役目を担う出力回路（上記実施例ではＢＣ２）の組み合わせを順次、変更して行く。

以上、詳述したように、表示装置１００では、故障検査モード時には、デコーダ部１３２が、映像信号に基づく電圧値に代えて故障検査用のテスト電圧値を有する駆動電圧Ｐ１～Ｐｎを出力回路ＢＣ１～ＢＣｎに供給する。

ここで、先ず、リセットステップＰＥＲ１において、出力回路ＢＣ１～ＢＣｎが、低電圧（例えば１ボルト）のテスト電圧値を有する出力電圧ＧＶ１～ＧＶｎを表示パネル２０のソース線Ｓ１～Ｓｎ各々の一端に供給する。これにより、ソース線Ｓ１～Ｓｎの各々に蓄積される電荷量を初期化する。

次に、検査ステップＰＥＲ２において、ソース線Ｓ１～Ｓｎのうちの一対のソース線（例えばＳ１、Ｓ２）の他端同士をソース線連結スイッチＳＷ７にて連結する。ここで、デコーダ部１３２が、高電圧（例えば９ボルト）のテスト電圧値を有する第１の駆動電圧（例えばＰ１）を、上記した一対のソース線のうちの一方のソース線（例えばＳ１）に対応した第１の出力回路（例えばＢＣ１）に供給する。更に、デコーダ部１３２は、高電圧（例えば５ボルト）のテスト電圧値を有する第２の駆動電圧（例えばＰ２）を、上記した一対のソース線のうちの他方のソース線（例えばＳ２）に対応した第２の出力回路（例えばＢＣ２）に供給する。よって、第１の出力回路に含まれるオペアンプＡＰ１の非反転入力端には第１の駆動電圧が供給され、第２の出力回路に含まれるオペアンプＡＰ１の非反転入力端には第２の駆動電圧が供給される。この間、第２の出力回路内では、上記した他方のソースに接続されている出力ノードｎ１とオペアンプＡＰ１の出力端との間の接続をスイッチＳＷ３によって遮断し、当該出力ノードｎ１をオペアンプＡＰ１の反転入力端に接続する。したがって、上記した一方のソース線（例えばＳ１）に供給したテスト電圧が当該一方のソース線及び他方のソース線（例えばＳ２）、及び第２の出力回路の出力ノードを介して、当該第２の出力回路のオペアンプＡＰ１の反転入力端に帰還供給される。これにより、第２の出力回路のオペアンプＡＰ１は、上記した一対のソース線（例えば、Ｓ１、Ｓ２）の寄生容量の影響を受けた電圧を出力する。そこで、第２の出力回路のオペアンプＡＰ１から出力された電圧をモニタ電圧ＶＱとし、故障判定回路ＦＪＣにて当該モニタ電圧ＶＱに基づき上記した一対のソース線に対する故障（断線、短絡、電流リーク、故障無）を判定する。

このように、表示装置１００は、映像信号に基づく駆動電圧を増幅した出力電圧を表示パネルの複数のソース線に供給するオペアンプＡＰ１を利用して故障検査を行う。つまり、オペアンプＡＰ１で故障検査用のテスト電圧をソース線に供給し、他のオペアンプでテスト結果としてのモニタ電圧ＶＱを取得する。そして、当該モニタ電圧ＶＱを夫々異なるタイミングで取り込んで個別に２値化することで、故障の状態を判別し得る故障判定信号（ｆ１、ｆ２）を得る。

これにより、故障検査用のテスト電圧をソース線に供給する為の専用の入力回路や、テスト電圧の供給によって得られた出力結果としてのモニタ電圧と、期待値とを比較する比較回路を新たに設けることなく、表示パネルのソース線の故障検査を行うことが可能となる。

また、上記したようにモニタ電圧ＶＱを互いに所定の遅延時間ＷＰだけ隔てた取込タイミング（ＣＬＫ１、ＣＬＫ２）で取り込み、夫々を２値化したもの（ｆ１、ｆ２）で故障判定を行うようにしている。ここで、テスト電圧の電圧値を切り替えた際（例えば１ボルトから５又は６ボルト）に得られるモニタ電圧ＶＱの電圧値の変化速度は、例えばソース線からの電流リーク量によって変わる。よって、上記した遅延時間ＷＰを適切な長さに設定することで、ソース線に生じている微小な電流リーク故障を精度よく検知することが可能となる。

従って、表示装置１００によれば、装置規模の増大を抑えて、表示パネルに生じている故障を精度良く検知することが可能となる。

図８は、本発明に係る第２の実施例としての表示装置１００Ａの構成を示すブロック図である。

表示装置１００Ａは、駆動制御部１１、ゲートドライバ１２、ソースドライバ１３Ａ及び表示パネル２０Ａを有する。

尚、駆動制御部１１及びゲートドライバ１２については、図１に示すものと同一であるので、その動作説明は省略する。

表示パネル２０Ａは、図１に示す表示パネル２０から、ソース線連結スイッチＳＷ７１～ＳＷ７ｎ、連結線ＳＬ、及び連結制御信号ＳＣ用の配線を省いたものであり、その他の構成は表示パネル２０と同一である。

ソースドライバ１３Ａは、図１に示すソースドライバ１３と同様に、駆動制御部１１から供給された映像データ信号ＶＰＤに基づき、１水平走査期間毎にｎ個の出力電圧ＧＶ１～ＧＶｎを生成し、夫々を表示パネル２０のソース線Ｓ１～Ｓｎに供給する。

図９は、ソースドライバ１３Ａの内部構成の一例を示すブロック図である。

ソースドライバ１３Ａは、データラッチ部１３１、デコーダ部１３２、出力部１３３Ａ及び故障検査制御部２００Ａを含む。尚、データラッチ部１３１及びデコーダ部１３２については、図２に示すものと同一であるので、その動作説明は省略する。

故障検査制御部２００Ａは、故障検査制御部２００と同様に、故障検査制御データＳＷＣ、取込タイミング信号号ＣＬＫ１及びＣＬＫ２を生成し、夫々を出力部１３３Ａに供給する。ただし、故障検査制御部２００Ａは、故障検査制御部２００とは異なり、連結制御信号ＳＣの生成及び表示パネル２０Ａへの出力は行わない。

出力部１３３Ａは、故障検査制御部２００Ａから供給された故障検査制御データＳＷＣ、取込タイミング信号ＣＬＫ１及びＣＬＫ２に応じて、出力部１３３と同様に通常モード及び故障検査モードのうちの一方の状態に設定される。出力部１３３Ａは、通常モード時には、デコーダ部１３２から供給された駆動電圧Ｐ１～Ｐｎを夫々個別に増幅して得られたｎ個の電圧を出力電圧ＧＶ１～ＧＶｎとして夫々を、外部端子ｔ１～ｔｎを介して表示パネル２０のソース線Ｓ１～Ｓｎに供給する。一方、故障検査モード時には、出力部１３３Ａは、表示パネル２０Ａのソース線Ｓ１～Ｓｎに対して、ソース線同士の短絡、ソース線の断線及び電流リーク等の故障検査を行う。

図１０は、出力部１３３Ａの内部構成を示す回路図である。

尚、出力部１３３Ａは、出力回路ＢＣ１～ＢＣｎに代えて出力回路ＢＣ１Ａ～ＢＣｎＡを採用したものであり、故障判定回路ＦＪＣについては図３に示すものと同一である。

出力回路ＢＣ１Ａ～ＢＣｎＡは互いに同一の回路構成からなり、出力回路ＢＣ１～ＢＣｎの各々と同様に接続されたスイッチＳＷ３～ＳＷ６、及び出力アンプとしてのオペアンプＡＰ１を含む。ただし、出力回路ＢＣ１Ａ～ＢＣｎＡの各々には、他の出力回路の出力ノードｎ１と接続される接続ノードｎ３が含まれている。更に、出力回路ＢＣ１Ａ～ＢＣｎＡの各々に含まれるスイッチＳＷ６は、オン状態時には、出力ノードｎ１ではなく接続ノードｎ３を、オペアンプＡＰ１の反転入力端に接続する接続形態を有する。例えば、図１０に示す一例では、出力回路ＢＣ２Ａの接続ノードｎ３が出力回路ＢＣ１Ａの出力ノードｎ１と接続されている。よって、出力回路ＢＣ２ＡのスイッチＳＷ６ａは、オン状態時には、出力回路ＢＣ１Ａの出力ノードｎ１を、出力回路ＢＣ２ＡのオペアンプＡＰ１の反転入力端に接続する。

尚、出力回路ＢＣ１Ａ～ＢＣｎＡ各々に含まれるスイッチＳＷ３及びＳＷ５は相補的にオン状態及びオフ状態に夫々設定されるものである。よって、スイッチＳＷ３及びＳＷ５は、故障検査制御データＳＷＣに基づき、オペアンプＡＰ１の出力端を、出力ノードｎ１及びモニターノードｎ２のうちのいずれか一方に選択的に接続する。また、スイッチＳＷ４及びＳＷ６も相補的にオン状態及びオフ状態に夫々設定されるものである。よって、スイッチＳＷ４及びＳＷ６は、オペアンプＡＰ１の反転入力端子を、自身の出力端及び接続ノードｎ３のうちのいずれか一方に選択的に接続する。

すなわち、スイッチＳＷ３～ＳＷ６は、オペアンプＡＰ１の出力端を、出力ノードｎ１及びモニターノードｎ２のうちの一方に選択的に接続すると共に、当該オペアンプＡＰ１の反転入力端を自身の出力端及び接続ノードｎ３のうちの一方に選択的に接続する接続切換部として機能する。

このように、図８～図１０に示す表示装置１０Ａでは、表示パネル２０に含まれているソース線連結スイッチＳＷ７１～７ｎを削除し、出力回路ＢＣ１Ａ～ＢＣｎＡの各々内で、隣接する出力回路ＢＣの出力ノードｎ１を、接続ノードｎ３及びスイッチＳＷ６を介してオペアンプＡＰ１の反転入力端に供給するようにしている。

尚、出力部１３３Ａに対しても出力部１３３と同様に、取込信号ＬＯＡＤ、取込タイミング信号ＣＬＫ１及びＣＬＫ２、故障検査制御データＳＷＣ、駆動電圧Ｐ１～Ｐｎに基づき、図４に示す故障検査制御シーケンス（ＰＥＲ１、ＰＥＲ２）に従った制御が施される。

図１１は、故障検査制御シーケンスの検査ステップＰＥＲ２において、テスト電圧に応じて、出力部１３３Ａ内に流れる電流の経路を太線矢印にて表す回路図である。尚、図１１では、出力回路ＢＣ１ＡのスイッチＳＷ３～ＳＷ６をＳＷ３ａ～ＳＷ６ａと表し、出力回路ＢＣ２ＡのスイッチＳＷ３～ＳＷ６をＳＷ３ｂ～ＳＷ６ｂと表している。また、その他の出力回路ＢＣ３Ａ～ＢＣｎＡ各々に含まれるスイッチＳＷ３～ＳＷ６については全てＳＷ３ｃ～ＳＷ６ｃと表している。更に、図１１では、出力回路ＢＣ１Ａに含まれるオペアンプＡＰ１をＡＰ１ａ、出力回路ＢＣ２Ａに含まれるオペアンプＡＰ１をＡＰ１ｂ、出力回路ＢＣ３Ａ～ＢＣＡｎ各々に含まれるオペアンプＡＰ１をＡＰ１ｃと表す。

図１１の太線矢印にて示すように、当該検査ステップＰＥＲ２では、出力回路ＢＣ１ＡのオペアンプＡＰ１ａから出力された電流が、ノードｎ１、出力回路ＢＣ２Ａの接続ノードｎ３、及びスイッチＳＷ６ｂを介して、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂの反転入力端に流れ込む。

これにより、出力回路ＢＣ１Ａから出力された電圧が１Ｖ（ボルト）から９Ｖ（ボルト）に推移し、当該電圧に対応した端子電圧Ｖ１がソース線Ｓ１の一端に印加される。

ここで、ソース線Ｓ１に故障（断線、短絡、電流リーク）が生じていなければ、ソース線Ｓ１に寄生する寄生容量の影響により、端子電圧Ｖ１の電圧値が緩やかに上昇して９Ｖ（ボルト）に至る。

そして、この端子電圧Ｖ１が出力回路ＢＣ２Ａの接続ノードｎ３、及びスイッチＳＷ６ｂを介してオペアンプＡＰ１ｂの反転入力端に供給される。よって、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂはテスト電圧としての駆動電圧Ｐ２と端子電圧Ｖ１との差分に対応した電流を出力する。これにより、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂの出力端の電圧であるモニタ電圧ＶＱが１Ｖ（ボルト）の状態から徐々に上昇する。

検査ステップＰＥＲ２では、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂから出力されたモニタ電圧ＶＱがモニターノードｎ２を介して故障判定回路ＦＪＣのＦＦ３１及び３２各々のＤ端子に供給される。

この際、ソース線Ｓ１に故障（断線、短絡、電流リーク）が生じていなければ、図４に示すように、取込タイミング信号ＣＬＫ１のフロントエッジの時点では、モニタ電圧ＶＱの電圧値は所定閾値Ｔｈより低い。よって、ＦＦ３１は、論理レベル０の故障判定信号ｆ１を出力し、これをソース線Ｓ１に対応付けして検査結果レジスタ４０に記憶させる。一方、図４に示すように、取込タイミング信号ＣＬＫ２のフロントエッジの時点では、モニタ電圧ＶＱの電圧値は所定閾値Ｔｈ以上となるので、ＦＦ３２は、論理レベル１の故障判定信号ｆ１を出力し、これをソース線Ｓ１に対応付けして検査結果レジスタ４０に記憶させる。

この際、故障判定信号ｆ１及びｆ２の内容が、
ｆ１＝０
ｆ２＝１
であることから、ソース線Ｓ１には故障（断線、短絡、電流リーク）が生じていないことを示す故障検査結果（ｆ１＝０、ｆ２＝１）が検査結果レジスタ４０に格納される。

一方、ソース線Ｓ１が断線している場合には、ソース線Ｓ１に寄生する寄生容量が小さくなるので、出力回路ＢＣ１Ａの端子電圧Ｖ１の電圧値が、図６と同様に急峻に上昇して９Ｖ（ボルト）に到る。そして、この端子電圧Ｖ１が出力回路ＢＣ２ＡのスイッチＳＷ６ｂを介して、オペアンプＡＰ１ｂの反転入力端に供給される。よって、端子電圧Ｖ１の電圧上昇に追従して、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂから出力されるモニタ電圧ＶＱも急峻に上昇するので、取込タイミング信号ＣＬＫ１及びＣＬＫ２各々のフロントエッジの時点で、モニタ電圧ＶＱの電圧値は所定閾値Ｔｈより高くなる。よって、ＦＦ３１は、論理レベル１の故障判定信号ｆ１を出力し、これをソース線Ｓ１に対応付けして検査結果レジスタ４０に記憶させる。同様に、ＦＦ３２も、論理レベル１の故障判定信号ｆ２を出力し、これをソース線Ｓ１に対応付けして検査結果レジスタ４０に記憶させる。

この際、故障判定信号ｆ１及びｆ２の内容が、
ｆ１＝１
ｆ２＝１
であることから、ソース線Ｓ１に断線故障が生じていることを示す故障検査結果（ｆ１＝１、ｆ２＝１）が検査結果レジスタ４０に格納される。

また、ソース線Ｓ１が他のソース線と短絡している、或いはソース線Ｓ１に電流リークが生じている場合には、出力回路ＢＣ１ＡのオペアンプＡＰ１ａから送出された電流に伴う端子電圧Ｖ１の電圧上昇の速度が低下する。つまり、出力回路ＢＣ１Ａの端子電圧Ｖ１の電圧値が、図７に示す端子電圧Ｖ２と同様に緩やかに上昇して９Ｖ（ボルト）に到る。そして、この端子電圧Ｖ１が出力回路ＢＣ２ＡのスイッチＳＷ６ｂを介して、オペアンプＡＰ１ｂの反転入力端に供給される。よって、端子電圧Ｖ１の緩やかな電圧上昇に追従して、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂから出力されるモニタ電圧ＶＱも緩やかに上昇する。これにより、取込タイミング信号ＣＬＫ１のフロントエッジ及び取込タイミング信号ＣＬＫ２のフロントエッジの時点においてモニタ電圧ＶＱの電圧値は共に所定閾値Ｔｈより低くなる。よって、ＦＦ３１は、論理レベル０の故障判定信号ｆ１を出力し、これをソース線Ｓ１に対応付けして検査結果レジスタ４０に記憶させる。同様に、ＦＦ３２も、論理レベル０の故障判定信号ｆ２を出力し、これをソース線Ｓ１に対応付けして検査結果レジスタ４０に記憶させる。

この際、故障判定信号ｆ１及びｆ２の内容が、
ｆ１＝０
ｆ２＝０
であることから、ソース線Ｓ１に短絡故障や電流リーク故障が生じていることを示す故障検査結果（ｆ１＝０、ｆ２＝０）が検査結果レジスタ４０に格納される。

以上、詳述したように、表示装置１００Ａでは、故障検査モード時には、デコーダ部１３２が、映像信号に基づく電圧値に代えて故障検査用のテスト電圧値を有する駆動電圧Ｐ１～Ｐｎを出力回路ＢＣ１Ａ～ＢＣｎＡに供給する。

ここで、先ず、リセットステップＰＥＲ１において、出力回路ＢＣ１Ａ～ＢＣｎＡが、低電圧（例えば１ボルト）のテスト電圧値を有する出力電圧ＧＶ１～ＧＶｎを表示パネル２０Ａのソース線Ｓ１～Ｓｎ各々の一端に供給する。これにより、ソース線Ｓ１～Ｓｎの各々に蓄積される電荷量を初期化する。

次に、検査ステップＰＥＲ２において、デコーダ部１３２が、高電圧（例えば９ボルト）のテスト電圧値を有する第１の駆動電圧（例えばＰ１）を、一対のソース線（例えばＳ１、Ｓ２）のうちの一方のソース線（例えばＳ１）に対応した第１の出力回路（例えばＢＣ１Ａ）に供給する。更に、デコーダ部１３２は、高電圧（例えば５ボルト）のテスト電圧値を有する第２の駆動電圧（例えばＰ２）を、上記した一対のソース線のうちの他方のソース線（例えばＳ２）に対応した第２の出力回路（例えばＢＣ２Ａ）に供給する。よって、第１の出力回路に含まれるオペアンプＡＰ１の非反転入力端には第１の駆動電圧が供給され、第２の出力回路に含まれるオペアンプＡＰ１の非反転入力端には第２の駆動電圧が供給される。この間、第２の出力回路内では、上記した他方のソースに接続されている出力ノードｎ１とオペアンプＡＰ１の出力端との間の接続をスイッチＳＷ３によって遮断し、第１の出力回路の出力ノードｎ１をオペアンプＡＰ１の反転入力端に接続する。これにより、第２の出力回路のオペアンプＡＰ１は、上記した一方のソース線の寄生容量の影響を受けた電圧を出力する。そこで、第２の出力回路のオペアンプＡＰ１から出力された電圧をモニタ電圧ＶＱとし、故障判定回路ＦＪＣにおいて当該モニタ電圧ＶＱに基づき上記した一対のソース線に対する故障（断線、短絡、電流リーク、故障無）を判定する。

このように、表示装置１００Ａでは、表示装置１００と同様に、映像信号に基づく駆動電圧を増幅した出力電圧を表示パネルの複数のソース線に供給するオペアンプＡＰ１を利用して故障検査を行う。つまり、１のオペアンプＡＰ１で故障検査用のテスト電圧をソース線に供給し、他のオペアンプでテスト結果としてのモニタ電圧ＶＱを取得する。そして、当該モニタ電圧ＶＱを夫々異なるタイミングで取り込んで個別に２値化することで、故障の状態を判別し得る故障判定信号（ｆ１、ｆ２）を得る。

これにより、故障検査用のテスト電圧をソース線に供給する為の専用の入力回路や、テスト電圧の供給によって得られた出力結果としてのモニタ電圧と、期待値とを比較する比較回路を新たに設けることなく、表示パネルのソース線の故障検査を行うことが可能となる。

また、上記したようにモニタ電圧ＶＱを互いに所定の遅延時間ＷＰだけ隔てた取込タイミング（ＣＬＫ１、ＣＬＫ２）で取り込み、夫々を２値化したもの（ｆ１、ｆ２）で故障判定を行うようにしている。ここで、テスト電圧の電圧値を切り替えた際（例えば１ボルトから５又は６ボルト）に得られるモニタ電圧ＶＱの電圧値の変化速度は、例えばソース線からの電流リーク量によって変わる。よって、上記した遅延時間ＷＰを適切な長さに設定することで、ソース線に生じている微小な電流リーク故障を精度よく検知することが可能となる。

更に、表示装置１００Ａによれば、図１に示すようなソース線連結スイッチＳＷ７１～ＳＷ７ｎを設けずとも、上記した表示装置１００と同様に、各ソース線の故障（断線、短絡、電流リーク）の状態を検査することが可能となる。

図１２は、本発明に係る第３の実施例としての表示装置１００Ｂの構成を示すブロック図である。

表示装置１００Ｂは、駆動制御部１１、ゲートドライバ１２、ソースドライバ１３Ｂ及び表示パネル２０Ａを有する。

尚、駆動制御部１１、ゲートドライバ１２及び表示パネル２０Ａについては、図８に示すものと同一であるので、その説明は省略する。

ソースドライバ１３Ｂは、図８に示すソースドライバ１３Ａと同様に、駆動制御部１１から供給された映像データ信号ＶＰＤに基づき、１水平走査期間毎にｎ個の出力電圧ＧＶ１～ＧＶｎを生成し、夫々を表示パネル２０Ａのソース線Ｓ１～Ｓｎに供給する。

図１３は、ソースドライバ１３Ｂの内部構成の一例を示すブロック図である。

ソースドライバ１３Ｂは、データラッチ部１３１、デコーダ部１３２、出力部１３３Ｂ及び故障検査制御部２００Ｂを含む。尚、データラッチ部１３１及びデコーダ部１３２については、図９に示すものと同一であるので、その動作説明は省略する。

故障検査制御部２００Ｂは、故障検査制御部２００Ａと同様に、取込タイミング信号号ＣＬＫ１及びＣＬＫ２を生成し、夫々を出力部１３３Ａに供給する。尚、故障検査制御部２００Ｂは、故障検査制御データＳＷＣに代えて故障検査制御データＳＷＣａを出力部１３３Ａに供給する。

出力部１３３Ｂは、故障検査制御部２００Ｂから供給された故障検査制御データＳＷＣａ、取込タイミング信号ＣＬＫ１及びＣＬＫ２に応じて、出力部１３３Ａと同様に通常モード及び故障検査モードのうちの一方の状態に設定される。出力部１３３Ｂは、通常モード時には、デコーダ部１３２から供給された駆動電圧Ｐ１～Ｐｎを夫々個別に増幅して得られたｎ個の電圧を出力電圧ＧＶ１～ＧＶｎとして夫々を、外部端子ｔ１～ｔｎを介して表示パネル２０Ａのソース線Ｓ１～Ｓｎに供給する。一方、故障検査モード時には、出力部１３３Ｂは、表示パネル２０Ａのソース線Ｓ１～Ｓｎに対して、ソース線同士の短絡、ソース線の断線及び電流リーク等の故障検査を行う。

図１４は、出力部１３３Ｂの内部構成を示す回路図である。

図１４に示すように、出力部１３３Ｂは、出力回路ＢＣ１Ａ～ＢＣｎＡ、故障判定回路ＦＪＣ、及び出力スイッチＳＷ９１～ＳＷ９ｎを含む。尚、出力部１３３Ｂは、出力回路ＢＣ１Ａ～ＢＣｎＡ各々の出力ノードｎ１と、対応する外部端子（ｔ１～ｔｎ）との間に、出力スイッチＳＷ９１～ＳＷ９ｎを夫々設けたものであり、これら出力回路ＢＣ１Ａ～ＢＣｎＡ及び故障判定回路ＦＪＣは図１０に示すものと同一である。

図１５は、ソース線Ｓ１及びＳ２を故障検査する際の故障検査制御シーケンスと、故障（断線、短絡、電流リーク）無時における、出力部１３３Ｂの内部の各配線の電圧推移を示す波形図である。

尚、図１５では、出力回路ＢＣ１ＡのスイッチＳＷ３～ＳＷ６をＳＷ３ａ～ＳＷ６ａと表し、出力回路ＢＣ２ＡのスイッチＳＷ３～ＳＷ６をＳＷ３ｂ～ＳＷ６ｂと表している。また、その他の出力回路ＢＣ３Ａ～ＢＣｎＡ各々に含まれるスイッチＳＷ３～ＳＷ６については全てＳＷ３ｃ～ＳＷ６ｃと表している。

図１５に示すように、出力回路ＢＣ１Ａ～ＢＣｎＡ各々のスイッチ群（ＳＷ３ａ～ＳＷ６ａ、ＳＷ３ｂ～ＳＷ６ｂ、ＳＷ３ｃ～ＳＷ６ｃ）は、故障検査制御データＳＷＣａに応じて、図４に示す故障検査制御シーケンス（ＰＥＲ１、ＰＥＲ２）と同様な形態でオンオフ制御される。

また、出力スイッチＳＷ９１～ＳＷ９ｎは、故障検査制御データＳＷＣａに応じて、図１５に示すように、リセットステップＰＥＲ１では、全てオン状態に設定される。そして、検査ステップＰＥＲ２において、検査対象となるソース線Ｓ１の駆動を担う出力回路ＢＣ１Ａの出力スイッチＳＷ９１、及びソース線Ｓ２の駆動を担う出力回路ＢＣ２Ａの出力スイッチＳＷ９２のみが、故障検査制御データＳＷＣａに応じてオフ状態に切り替わる。

更に、出力部１３３Ｂに対しても、出力部１３３Ａと同様に、取込信号ＬＯＡＤ、取込タイミング信号ＣＬＫ１及びＣＬＫ２、故障検査制御データＳＷＣａ、駆動電圧Ｐ１～Ｐｎに基づき、図４に示す故障検査制御シーケンス（ＰＥＲ１、ＰＥＲ２）に従った制御が施される。

図１６は、当該故障検査制御シーケンスの検査ステップＰＥＲ２において、テスト電圧に応じて、出力部１３３Ｂ内に流れる電流の経路を太線矢印にて表す回路図である。尚、図１６では、出力回路ＢＣ１ＡのスイッチＳＷ３～ＳＷ６をＳＷ３ａ～ＳＷ６ａと表し、出力回路ＢＣ２ＡのスイッチＳＷ３～ＳＷ６をＳＷ３ｂ～ＳＷ６ｂと表している。更に、図１１では、出力回路ＢＣ１Ａに含まれるオペアンプＡＰ１をＡＰ１ａ、出力回路ＢＣ２Ａに含まれるオペアンプＡＰ１をＡＰ１ｂと表す。

図１６の太線矢印にて示すように、当該検査ステップＰＥＲ２では、出力回路ＢＣ１ＡのオペアンプＡＰ１ａから出力された電流が、ノードｎ１、出力回路ＢＣ２Ａの接続ノードｎ３及びスイッチＳＷ６ｂを介して、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂの反転入力端に流れ込む。

これにより、出力回路ＢＣ１Ａから出力された電圧が１Ｖ（ボルト）から９Ｖ（ボルト）に推移し、当該電圧に対応した端子電圧Ｖ１が、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂの反転入力端に供給される。この間、出力スイッチＳＷ９１がオフ状態となっているので、ソース線Ｓ１の寄生容量の影響を受けることなく、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂの反転入力端の電圧が、端子電圧Ｖ１に追従して上昇して９Ｖ（ボルト）に到る。よって、出力回路ＢＣ１Ａ及びＢＣ２Ａに故障が生じていなければ、出力回路ＢＣ２ＡのオペアンプＡＰ１ｂは、端子電圧Ｖ１とテスト電圧としての駆動電圧Ｐ２との差分に対応した電流を出力し、それに伴いモニタ電圧ＶＱが図１５に示すように上昇する。

検査ステップＰＥＲ２では、出力回路ＢＣ２のオペアンプＡＰ１ｂから出力されたモニタ電圧ＶＱがモニターノードｎ２を介して故障判定回路ＦＪＣのＦＦ３１及び３２各々のＤ端子に供給される。

尚、出力部１３３Ｂに含まれる故障判定回路ＦＪＣでは、図１５に示す故障検査制御シーケンスに従った故障検査により、検査結果レジスタ４０に格納された故障判定信号ｆ１及びｆ２の内容が、
ｆ１＝０
ｆ２＝１
とはならない場合に、故障有りと判定する。

ところで、図１２に示す表示装置１００Ｂでは、上記した図１５に示す故障検査制御シーケンスに従った故障検査を実施すると共に、出力スイッチＳＷ９１～ＳＷ９ｎを全てオン状態に固定することで、図８に示す表示装置１００Ａで実施した故障検査（図４）を行う。

この際、図１５に示す故障検査制御シーケンスに従った故障検査、及び図８に示す表示装置１００Ａで実施した故障検査（図４）の両方で故障有りの結果が得られた場合には、不良の発生箇所は表示パネル２０Ａではなく、ソースドライバ１３Ｂであると判定する。

よって、出力部１３３Ｂは、表示パネル２０Ａの各ソース線との接続を遮断できる出力スイッチＳＷ９１～９ｎを設けている。これにより、ソースドライバ１３Ｂを表示パネル２０Ａと接続した状態での故障検査と、両者の接続を遮断した状態での故障検査とを行うことができるので、不良箇所が表示パネル２０Ａ側にあるのか、或いはソースドライバ１３Ｂ側にあるのかを特定することが可能となる。

図１７は、本発明に係る第４の実施例としての表示装置１００Ｃの構成を示すブロック図である。

表示装置１００Ｃは、駆動制御部１１、ゲートドライバ１２、ソースドライバ１３Ｃ及び表示パネル２０Ｂを有する。

尚、駆動制御部１１及びゲートドライバ１２については、図１に示すものと同一であるので、その動作説明は省略する。

表示パネル２０Ｂには、図１に示す表示パネル２０と同様にソース線Ｓ１～Ｓｎ、ゲート線Ｇ１～Ｇｎ、及びソース線連結スイッチＳＷ７１～７ｎが設けられている。ただし、表示パネル２０Ｂに設けられているソース線連結スイッチＳＷ７１～ＳＷ７ｎは単一の連結制御信号ＳＣａによって共通にオン状態又はオフ状態に制御される。

また、図１７に示すように、ソース線連結スイッチＳＷ７１～ＳＷ７ｎの各々の一端はソース線Ｓ１～Ｓｎの一端に夫々個別に接続されている。また、ソース線連結スイッチＳＷ７１～ＳＷ７ｎのうちの奇数番目のソース線連結スイッチＳＷ７（２ｋ－１）（ｋは１以上の整数）と、これに隣接する偶数番目のソース線連結スイッチＳＷ７（２ｋ）との組み合わせからなる一対のスイッチ毎に、その一対のスイッチの他端同士が連結線ＳＬ１～ＳＬ（ｎ／２）によって接続されている。

ソースドライバ１３Ｃは、図１に示すソースドライバ１３と同様に、駆動制御部１１から供給された映像データ信号ＶＰＤに基づき、１水平走査期間毎にｎ個の出力電圧ＧＶ１～ＧＶｎを生成し、夫々を表示パネル２０のソース線Ｓ１～Ｓｎに供給する。

図１８は、ソースドライバ１３Ｃの内部構成の一例を示すブロック図である。

ソースドライバ１３Ｃは、データラッチ部１３１、デコーダ部１３２、出力部１３３Ｃ及び故障検査制御部２００Ｃを含む。尚、データラッチ部１３１及びデコーダ部１３２については、図２に示すものと同一であるので、その動作説明は省略する。

故障検査制御部２００Ｃは、故障検査制御部２００と同様に、故障検査制御データＳＷＣ、取込タイミング信号号ＣＬＫ１及びＣＬＫ２を生成し、夫々を出力部１３３Ｃに供給する。ただし、故障検査制御部２００Ｃは、ソース線連結スイッチＳＷ７１～ＳＷ７ｎをオン状態又はオフ状態に制御する連結制御信号として、単一の連結制御信号ＳＣａを外部端子ＴＭを介して表示パネル２０Ｂに供給する。

出力部１３３Ｃは、故障検査制御部２００Ｃから供給された故障検査制御データＳＷＣ、取込タイミング信号ＣＬＫ１及びＣＬＫ２に応じて、出力部１３３と同様に通常モード及び故障検査モードのうちの一方の状態に設定される。出力部１３３Ｃは、通常モード時には、デコーダ部１３２から供給された駆動電圧Ｐ１～Ｐｎを夫々個別に増幅して得られたｎ個の電圧を出力電圧ＧＶ１～ＧＶｎとし、夫々を、外部端子ｔ１～ｔｎを介して表示パネル２０Ｂのソース線Ｓ１～Ｓｎに供給する。一方、故障検査モード時には、出力部１３３Ｃは、表示パネル２０Ｂのソース線Ｓ１～Ｓｎに対して、ソース線同士の短絡、ソース線の断線及び電流リーク等の故障検査を行う。

図１９は、出力部１３３Ｃの内部構成を示す回路図である。

出力部１３３Ｃは、出力部１３３と同様に、図３に示す出力回路ＢＣ１～ＢＣｎを含む。ただし、出力部１３３Ｃでは、図１９に示すように、出力回路ＢＣ１～ＢＣｎのうちの奇数番目の出力回路ＢＣ（２ｋ－１）（ｋは１以上の整数）と、これに隣接する偶数番目の出力回路ＢＣ（２ｋ）との組み合わせからなる一対の出力回路毎に、１つの故障判定回路ＦＪＣ（ｋ）が設けられている。

当該出力部１３３Ｃに対しても、出力部１３３と同様に、取込信号ＬＯＡＤ、取込タイミング信号ＣＬＫ１及びＣＬＫ２、故障検査制御データＳＷＣ、駆動電圧Ｐ１～Ｐｎに基づき、図４に示す故障検査制御シーケンス（ＰＥＲ１、ＰＥＲ２）に従った制御が施される。

尚、当該故障検査制御シーケンスのリセットステップＰＥＲ１では、故障検査制御部２００Ｃが、連結制御信号ＳＣａにより、ソース線連結スイッチＳＷ７１～ＳＷ７ｎを全てオフ状態に設定する。そして、検査ステップＰＥＲ２において、故障検査制御部２００Ｃは、連結制御信号ＳＣａにより、ソース線連結スイッチＳＷ７１～ＳＷ７ｎの全てをオン状態に切り替える。

図２０は、故障検査制御シーケンスの検査ステップＰＥＲ２において、テスト電圧に応じて、出力部１３３Ｃ及び表示パネル２０Ｂ内に流れる電流の経路を太線矢印にて表す回路図である。

尚、図２０では、出力回路ＢＣ１からＢＣｎのうちからＢＣ１及びＢＣ２を抜粋してその内部に流れる電流の経路を表している。更に、図２０において、出力回路ＢＣ１のスイッチＳＷ３～ＳＷ６をＳＷ３ａ～ＳＷ６ａと表し、出力回路ＢＣ２のスイッチＳＷ３～ＳＷ６をＳＷ３ｂ～ＳＷ６ｂと表している。更に、図２０では、出力回路ＢＣ１に含まれるオペアンプＡＰ１をＡＰ１ａ、出力回路ＢＣ２に含まれるオペアンプＡＰ１をＡＰ１ｂと表す。

図２０の太線矢印にて示すように、当該検査ステップＰＥＲ２では、奇数番目の出力回路ＢＣ１のオペアンプＡＰ１ａから出力された電流が、スイッチＳＷ３ａ、ノードｎ１、ソース線Ｓ１、ソース線連結スイッチＳＷ７１、ＳＷ７２、ソース線Ｓ２、偶数番目の出力回路ＢＣ２のノードｎ１及びスイッチＳＷ６ｂを介して、出力回路ＢＣ２のオペアンプＡＰ１ｂの反転入力端に流れ込む。

これにより、出力回路ＢＣ１から出力された電圧に対応した端子電圧Ｖ１がソース線Ｓ１の一端に印加される。ここで、ソース線Ｓ１及びＳ２に故障（断線、短絡、電流リーク）が生じていなければ、ソース線Ｓ１及びＳ２に寄生する寄生容量の影響により、出力回路ＢＣ２の端子電圧Ｖ２の電圧値が端子電圧Ｖ１よりも緩やかに上昇する。この端子電圧Ｖ２が出力回路ＢＣ２のスイッチＳＷ６ｂを介して、オペアンプＡＰ１ｂの反転入力端に供給される。よって、出力回路ＢＣ２のオペアンプＡＰ１ｂは、テスト電圧としての駆動電圧Ｐ２と端子電圧Ｖ２との差分に対応した電流を出力する。これにより、出力回路ＢＣ２のオペアンプＡＰ１ｂの出力端の電圧であるモニタ電圧ＶＱの電圧値が上昇する。検査ステップＰＥＲ２では、出力回路ＢＣ２のオペアンプＡＰ１ｂから出力されたモニタ電圧ＶＱがモニターノードｎ２を介して故障判定回路ＦＪＣ１のＦＦ３１及び３２各々のＤ端子に供給される。

出力部１３３Ｃでは、上記したような出力回路ＢＣ１及びＢＣ２での動作が、出力回路ＢＣ３及びＢＣ４、出力回路ＢＣ５及びＢＣ６、・・・、出力回路ＢＣ（ｎ－１）及びＢＣｎでも同時に行われる。そして、これら一対の出力回路毎に設けられた故障判定回路ＦＪＣにおいて、前述したような故障判定が為され、夫々の故障検査結果が格納される。

よって、表示装置１００Ｃでは、表示パネル２０Ｂに配置されているソース線連結スイッチＳＷ７１～ＳＷ７ｎを単一の連結制御信号ＳＣａによって一斉にオンオフ制御している。よって、図１に示す表示装置１００の表示パネル２０のように、ソース線連結スイッチＳＷ７１～ＳＷ７ｎを個別にオンオフ制御する為のｎ個の連結線制御信号を伝送する為の配線が配線されるものに比べて、表示パネルの小型化を図ることが可能となる。

ところで、上記した第１～第４の実施例における出力回路ＢＣ１～ＢＣｎ、ＢＣ１Ａ～ＢＣｎＡの各々には、スイッチＳＷ３～ＳＷ６が含まれている。しかしながら、第１及び第４の実施例における出力回路ＢＣ１～ＢＣｎについては、テスト電圧をソース線に供給する役目を担う出力回路（以下、テスト電圧出力回路と称する）を固定するのであれば、このテスト電圧出力回路からスイッチＳＷ３～ＳＷ６を省いても良い。この際、テスト電圧出力回路に含まれるオペアンプＡＰ１は、通常モード又は故障検査モードのいずれの場合でも、自身の出力端が自身の反転入力端に接続されたボルテージフォロワとなる。

１１ 駆動制御部
１３、１３Ａ～１３Ｃ ソースドライバ
２０、２０Ａ、２０Ｂ 表示パネル
１００、１００Ａ～１００Ｃ 表示装置
１３３、１３３Ａ～１３３Ｃ 出力部
ＡＰ１ オペアンプ
ＦＪＣ 故障判定回路
ＳＷ３～６、ＳＷ７１～７ｎ スイッチ

Claims (14)

1. 第１～第ｎ（ｎは２以上の整数）のソース線と、連結線と、前記第１～第ｎのソース線各々の一端と接続されておりオン状態時に前記一端と前記連結線とを接続する第１～第ｎのソース線連結スイッチと、を含む表示パネルと、
   通常モード時には映像信号に基づく電圧値を有する第１～第ｎの駆動電圧を生成する一方、故障検査モード時にはテスト電圧を有するｎ個の電圧を前記第１～第ｎの駆動電圧として生成するデコーダ部と、
   夫々が前記駆動電圧を第１入力端で受けると共に自身の出力端が第２入力端に接続されているオペアンプ、及び前記ソース線の他端に接続されている出力ノードを含み、前記第１～第ｎの駆動電圧を夫々前記オペアンプにて個別に増幅したものを第１～第ｎの出力電圧として夫々の前記出力ノードを介して出力する第１～第ｎの出力回路と、
   前記故障検査モード時において、前記第１～第ｎのソース線連結スイッチのうちで、前記第１～第ｎのソース線のうちの１のソース線及び他のソース線に接続されているソース線連結スイッチをオン状態、その他のソース線連結スイッチ群をオフ状態に設定すると共に、前記１のソース線に接続されている１の前記出力回路及び前記他のソース線に接続されている他の１の前記出力回路のうちの前記他の１の前記出力回路に含まれる前記オペアンプの出力端及び前記出力ノード間の接続を遮断すると共に当該出力端に代えて当該出力ノードを当該オペアンプの第２入力端に接続させる故障検査制御部と、
   前記他の１の前記出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧とし、前記モニタ電圧を第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する故障判定回路と、を有することを特徴とする表示装置。
2. 前記故障検査モードは、前記第１～第ｎのソース線各々に蓄積される電荷量を初期化するリセットステップを含み、
   前記リセットステップでは、前記故障検査制御部が、前記第１～第ｎの出力回路の各々に含まれる前記オペアンプの出力端を夫々の前記出力ノードに接続させると共に、前記オペアンプの第２入力端を夫々の前記出力ノードに接続させるように制御すると共に、前記第１～第ｎのソース線連結スイッチを全てオフ状態に制御することを特徴とする請求項１に記載の表示装置。
3. 前記故障検査制御部は、前記故障検査モード時において前記第１～第ｎの出力回路のうちで、前記１の前記出力回路及び前記他の１の前記出力回路からなる一対の出力回路の組み合わせを順次変更して行くことを特徴とする請求項１又は２に記載の表示装置。
4. 前記一対の出力回路毎に前記故障判定回路が設けられていることを特徴とする請求項３に記載の表示装置。
5. 前記故障検査制御部は、前記通常モード時において、前記第１～第ｎの出力回路の各々に含まれる前記オペアンプの出力端を夫々の前記出力ノードに接続させると共に、前記オペアンプの第２入力端を夫々の前記出力ノードに接続させるように制御すると共に、前記第１～第ｎのソース線連結スイッチを全てオフ状態に制御することを特徴とする請求項１～４のいずれか１に記載の表示装置。
6. 前記第１～第ｎの出力回路の各々は、
   オン状態時に前記オペアンプの出力端と前記出力ノードとを接続する第１のスイッチと、 オン状態時に前記オペアンプの出力端と当該オペアンプの第２入力端とを接続する第２のスイッチと、
   オン状態時に前記オペアンプの出力端と前記モニターノードとを接続する第３のスイッチと、
   オン状態時に前記オペアンプの第２入力端と前記出力ノードとを接続する第４のスイッチと、を含むことを特徴とする請求項１～５のいずれか１に記載の表示装置。
7. 第１～第ｎ（ｎは２以上の整数）のソース線を含む表示パネルと、
   通常モード時には映像信号に基づく電圧値を有する第１～第ｎの駆動電圧を生成する一方、故障検査モード時にはテスト電圧を有するｎ個の電圧を前記第１～第ｎの駆動電圧として生成するデコーダ部と、
   夫々が前記駆動電圧を第１入力端で受けると共に自身の出力端が第２入力端に接続されているオペアンプ、及び前記ソース線に接続されている出力ノードを含み、前記第１～第ｎの駆動電圧を夫々前記オペアンプにて個別に増幅したものを第１～第ｎの出力電圧として夫々の前記出力ノードを介して出力する第１～第ｎの出力回路と、
   前記故障検査モード時において、前記第１～第ｎのソース線のうちの１のソース線に接続されている１の前記出力回路及び他の１のソース線に接続されている他の１の前記出力回路のうちの前記他の１の前記出力回路に含まれる前記オペアンプの出力端及び前記出力ノード間の接続を遮断すると共に当該出力端に代えて前記１の前記出力回路に含まれる前記出力ノードを当該オペアンプの第２入力端に接続させる故障検査制御部と、
   前記他の１の前記出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧とし、前記モニタ電圧を第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する故障判定回路と、を有することを特徴とする表示装置。
8. 前記表示ドライバは、
   前記第１～第ｎのソース線各々の一端が夫々接続されるｎ個の外部端子と、
   オン状態時に前記ｎ個の外部端子を夫々前記第１～第ｎの出力回路各々の前記出力ノードと接続する第１～第ｎの出力スイッチを含むことを特徴とする請求項７に記載の表示装置。
9. 前記故障検査モードは、前記第１～第ｎのソース線各々に蓄積される電荷量を初期化するリセットステップを含み、
   前記リセットステップでは、前記故障検査制御部が、前記第１～第ｎの出力回路の各々内において前記オペアンプの出力端を前記出力ノードに接続させると共に前記オペアンプの第２入力端を前記出力ノードに接続させるように制御することを特徴とする請求項７又は８に記載の表示装置。
10. 前記故障検査制御部は、前記故障検査モードにおいて前記第１～第ｎの出力回路のうちから、前記１の前記出力回路及び前記他の１の前記出力回路の組み合わせを順次変更して行くことを特徴とする請求項７～９のいずれか１に記載の表示装置。
11. 前記通常モードでは、前記故障検査制御部は、前記第１～第ｎの出力回路の各々に含まれる前記オペアンプの出力端を前記出力ノードに接続させると共に、前記オペアンプの第２入力端を前記出力ノードに接続させるように制御することを特徴とする請求項７～１０のいずれか１に記載の表示装置。
12. 通常モード時には映像信号に基づく電圧値を有する第１～第ｎ（ｎは２以上の整数）の駆動電圧を生成する一方、故障検査モード時にはテスト電圧を有するｎ個の電圧を前記第１～第ｎの駆動電圧として生成するデコーダ部と、
    夫々が前記駆動電圧を第１入力端で受けると共に自身の出力端が第２入力端に接続されているオペアンプ、及び外部端子に接続されている出力ノードを含み、前記第１～第ｎの駆動電圧を夫々前記オペアンプにて個別に増幅したものを第１～第ｎの出力電圧として夫々をｎ個の前記外部端子から出力する第１～第ｎの出力回路と、
    前記故障検査モード時において、前記ｎ個の外部端子のうちの１の外部端子に接続されている１の前記出力回路及び他の１の外部端子に接続されている他の１の前記出力回路のうちの前記他の１の前記出力回路に含まれる前記オペアンプの出力端及び前記出力ノード間の接続を遮断すると共に当該出力端に代えて前記１の前記出力回路に含まれる前記出力ノードを当該オペアンプの第２入力端に接続させる故障検査制御部と、
    前記他の１の前記出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧とし、前記モニタ電圧を第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持する故障判定回路と、を有することを特徴とする表示ドライバ。
13. 第１～第ｎ（ｎは２以上の整数）のソース線と、連結線と、前記第１～第ｎのソース線各々の他端と接続されておりオン状態時に前記他端と前記連結線とを接続する第１～第ｎのソース線連結スイッチと、を含む表示パネルと、
    夫々が、映像信号に基づく電圧値又は故障検査用のテスト電圧値を有する駆動電圧を第１入力端で受けるオペアンプ、及び前記ソース線に接続されている出力ノードを含み、前記オペアンプから出力された出力電圧を前記出力ノードを介して前記ソース線に供給する第１～第ｎの出力回路と、
    を有する表示装置における表示パネルの故障検査方法であって、
    前記第１～第ｎの出力回路のうちの１の出力回路に含まれる前記オペアンプの出力端を前記出力ノードに接続させると共に前記オペアンプの第２入力端を前記出力ノードに接続し、
    前記第１～第ｎの出力回路のうちで前記１の出力回路とは異なる他の１の出力回路に含まれる前記オペアンプの出力端と前記出力ノードとの接続を遮断すると共に、当該出力端に代えて当該出力ノードを前記オペアンプの第２入力端に接続し、
    前記第１～第ｎのソース線連結スイッチのうちで、前記１の出力回路及び前記他の１の出力回路各々の前記出力ノードに接続されている一対の前記ソース線に夫々接続されている前記ソース線連結スイッチをオン状態、他のソース線連結スイッチ群をオフ状態にし、
    前記他の１の出力回路内の前記オペアンプの出力端の電圧をモニタ電圧として第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持することを特徴とする故障検査方法。
14. 第１～第ｎ（ｎは２以上の整数）のソース線を含む表示パネルと、
    夫々が、映像信号に基づく電圧値又は故障検査用のテスト電圧値を有する駆動電圧を第１入力端で受けるオペアンプ、及び前記ソース線に接続されている出力ノードを含み、前記オペアンプから出力された出力電圧を前記出力ノードを介して前記ソース線に供給する第１～第ｎの出力回路と、を有する表示装置における表示パネルの故障検査方法であって、
    前記第１～第ｎの出力回路のうちの１の出力回路に含まれる前記オペアンプの出力端を前記出力ノードに接続させると共に前記オペアンプの第２入力端を前記出力ノードに接続し、
    前記第１～第ｎの出力回路のうちで前記１の出力回路とは異なる他の１の出力回路に含まれる前記オペアンプの出力端と前記出力ノードとの接続を遮断すると共に、前記１の出力回路の前記出力ノードを前記オペアンプの第２入力端に接続し、
    前記他の１の出力回路に含まれる前記オペアンプの出力端の電圧をモニタ電圧として第１のタイミングで取り込んで２値化した信号を第１の故障判定信号として保持すると共に、前記第１のタイミングよりも所定の遅延時間だけ遅れた第２のタイミングで前記モニタ電圧を取り込んで２値化した信号を第２の故障判定信号として保持することを特徴とする故障検査方法。

Images