JP2022149255A - 送信インターフェースおよび送信装置 - Google Patents
送信インターフェースおよび送信装置 Download PDFInfo
- Publication number
- JP2022149255A JP2022149255A JP2021051318A JP2021051318A JP2022149255A JP 2022149255 A JP2022149255 A JP 2022149255A JP 2021051318 A JP2021051318 A JP 2021051318A JP 2021051318 A JP2021051318 A JP 2021051318A JP 2022149255 A JP2022149255 A JP 2022149255A
- Authority
- JP
- Japan
- Prior art keywords
- fluctuation
- power supply
- bias
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 41
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Lasers (AREA)
- Power Sources (AREA)
- Noise Elimination (AREA)
- Optical Communication System (AREA)
Abstract
【解決手段】本発明に送信インターフェース10は、複数の送信器101_1~101_Nを有する送信インターフェースであって、送信器が、グランド電圧が入力され、複数の送信器で共通する電源端子151と、バイアス電圧が入力されるバイアス端子152と、信号電圧が入力される信号端子153_1~153_Nと、グランド電圧とバイアス電圧とが印加され、グランド電圧の変動を逆相にして出力する電源変動反転バイアス部111と、電源変動反転バイアス部の出力と信号電圧が印加され、逆相のグランド電圧の変動を同相にして出力する変調部13と、グランド電圧と変調部の出力が印加されるレーザーダイオード14とを備える。
【選択図】 図1
Description
本発明の第1の実施の形態に係る送信インターフェースおよび送信装置について図1~図2を参照して説明する。
本実施の形態に係る送信インターフェース10は、図1に示すように、N個の送信器101_1~101_Nを有し、各送信器は、電源変動キャンセリングバイアス部11と、入力部12と、変調部13と、レーザーダイオード14とを備える。
本実施の形態に係る送信インターフェース10では、バイアス用電源3からバイアス電圧が電源変動反転バイアス部111に入力され、電源変動反転バイアス部111で生成される電圧により変調部13の変調トランジスタ131がバイアスされる。この変調トランジスタ131の出力(電圧)が、レーザーダイオード14に印加される。
101_1~101_N 送信器
151 電源端子
152バイアス端子
153_1~153_N 信号端子
11 電源変動キャンセリングバイアス部
111 電源変動反転バイアス部
12 入力部
13 変調部
14 レーザーダイオード
Claims (5)
- 複数の送信器を有する送信インターフェースであって、
前記送信器が、
グランド電圧が入力され、前記複数の送信器で共通する電源端子と、
バイアス電圧が入力されるバイアス端子と、
信号電圧が入力される信号端子と、
前記グランド電圧と前記バイアス電圧とが印加され、前記グランド電圧の変動を逆相にして出力する電源変動反転バイアス部と、
前記電源変動反転バイアス部の出力と前記信号電圧が印加され、前記逆相のグランド電圧の変動を同相にして出力する変調部と、
前記グランド電圧と前記変調部の出力が印加されるレーザーダイオードとを
備える送信インターフェース。 - 前記電源変動反転バイアス部が変動反転トランジスタを有し、
前記変調部が変調トランジスタを有し、
前記変動反転トランジスタのゲートに、前記電源端子からの前記グランド電圧の変動と前記バイアス電圧とが印加され、
前記変調トランジスタのゲートに、前記電源変動反転バイアス部の出力と前記信号電圧が印加されることを特徴とする請求項1に記載の送信インターフェース。 - 前記電源端子と接続される電源変動伝達部と、
前記バイアス端子と接続される変動遮断部と
前記信号端子と接続される入力部と
を備え、
前記電源変動伝達部と、前記変動遮断部とが、前記変動反転トランジスタのゲートに接続され、
前記変動反転トランジスタのドレインと、前記入力部とが、前記変調トランジスタのゲートに接続されることを特徴とする請求項2に記載の送信インターフェース。 - 前記入力部が、
前記信号端子と前記変調トランジスタのゲートとの間に接続される容量と、
前記容量の入力に接続される終端負荷と
を備える請求項3に記載の送信インターフェース。 - 請求項1から請求項4のいずれか一項に記載の送信インターフェースと、
前記電源端子に接続する電源と、
前記バイアス端子に接続するバイアス用電源と、
前記信号端子それぞれに接続する複数の信号源と
を備える送信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021051318A JP2022149255A (ja) | 2021-03-25 | 2021-03-25 | 送信インターフェースおよび送信装置 |
US18/550,755 US20240160236A1 (en) | 2021-03-25 | 2022-03-25 | Transmission interface and transmitter |
PCT/JP2022/014542 WO2022203058A1 (ja) | 2021-03-25 | 2022-03-25 | 送信インターフェースおよび送信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021051318A JP2022149255A (ja) | 2021-03-25 | 2021-03-25 | 送信インターフェースおよび送信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022149255A true JP2022149255A (ja) | 2022-10-06 |
Family
ID=83397522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021051318A Pending JP2022149255A (ja) | 2021-03-25 | 2021-03-25 | 送信インターフェースおよび送信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240160236A1 (ja) |
JP (1) | JP2022149255A (ja) |
WO (1) | WO2022203058A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112089A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Light output control circuit |
JP4046564B2 (ja) * | 2002-07-12 | 2008-02-13 | 三菱電機株式会社 | 光半導体装置 |
JP6683825B2 (ja) * | 2016-10-20 | 2020-04-22 | 日本電信電話株式会社 | 直接変調レーザ駆動回路 |
-
2021
- 2021-03-25 JP JP2021051318A patent/JP2022149255A/ja active Pending
-
2022
- 2022-03-25 WO PCT/JP2022/014542 patent/WO2022203058A1/ja active Application Filing
- 2022-03-25 US US18/550,755 patent/US20240160236A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240160236A1 (en) | 2024-05-16 |
WO2022203058A1 (ja) | 2022-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8841936B2 (en) | Differential output circuit and semiconductor integrated circuit | |
US4698800A (en) | Bi-directional transceiver circuit | |
KR20070007089A (ko) | 전자회로 | |
US10587249B2 (en) | Master-slave flip flop | |
CN110417399B (zh) | 时钟传输装置及其方法 | |
JP2018011108A (ja) | 信号伝達装置、および、電力スイッチング素子駆動装置 | |
US9953921B2 (en) | Semiconductor device and semiconductor package | |
US9473141B2 (en) | Receiving an I/O signal in multiple voltage domains | |
US8933732B2 (en) | Frequency quadruplers at millimeter-wave frequencies | |
US2747111A (en) | Coupling circuit for semi-conductor devices | |
US20100295578A1 (en) | Clock Tree Distributing Method | |
US9557764B2 (en) | Clock tree circuit and memory controller | |
WO2022203058A1 (ja) | 送信インターフェースおよび送信装置 | |
US20150381154A1 (en) | Flip-flop circuit | |
US9871503B2 (en) | Semiconductor integrated circuit, latch circuit, and flip-flop circuit | |
Zimmermann | Monolithic electronic-photonic co-integration in photonic BiCMOS | |
US6697286B2 (en) | Driver circuit | |
JP2010193258A (ja) | Ask変調器 | |
Liu et al. | l-LCP of codes and their applications to EAQEC codes | |
US20160105182A1 (en) | Level shifting an i/o signal into multiple voltage domains | |
CN110896338B (zh) | 时钟传输模块与网络传输方法 | |
Marar et al. | A 1.8 áV low power 5áGbps PMOS-based LVDS output driver with good return loss performance | |
US11239633B2 (en) | Photonic transmitter drivers with logic using cascaded differential transistor pairs stepped by supply voltage differences | |
TWI806023B (zh) | 用於調變光載波信號的光信號調變器、元件與方法 | |
KR20170057917A (ko) | 귀환 회로를 포함하는 직렬화기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240627 |