JP2022149234A - Wafer polishing method - Google Patents

Wafer polishing method Download PDF

Info

Publication number
JP2022149234A
JP2022149234A JP2021051293A JP2021051293A JP2022149234A JP 2022149234 A JP2022149234 A JP 2022149234A JP 2021051293 A JP2021051293 A JP 2021051293A JP 2021051293 A JP2021051293 A JP 2021051293A JP 2022149234 A JP2022149234 A JP 2022149234A
Authority
JP
Japan
Prior art keywords
polishing
wafer
abrasive particles
affected layer
maximum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021051293A
Other languages
Japanese (ja)
Inventor
将太 北嶋
Shota Kitajima
庸市 近藤
Tsuneichi Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP2021051293A priority Critical patent/JP2022149234A/en
Publication of JP2022149234A publication Critical patent/JP2022149234A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

To provide a wafer polishing method capable of achieving high yields in manufacturing semiconductor devices.SOLUTION: The wafer polishing method includes a measuring step for measuring a maximum value A of a process alteration layer 3 on a wafer 1 by Raman spectroscopy, a selection step for selecting at least abrasive particles in accordance with the maximum value A, and a processing step for polishing the wafer 1 using the abrasive particles selected in the selection step.SELECTED DRAWING: Figure 2

Description

本発明はウェハ研磨方法に関する。 The present invention relates to a wafer polishing method.

インゴットからスライスされたウェハの表面を研磨するウェハ研磨方法の一例が特許文献１に開示されている。このウェハ研磨方法は、研磨体及び研磨液を用いる。研磨体は研磨粒子を含まず、研磨液が研磨粒子を含んでいる。そして、ウェハと研磨体とを研磨液の存在下で所定の面圧の下で相対移動させ、ウェハを研磨する。研磨粒子の種類、径及び量は、ウェハの材質、面圧の条件、相対移動の条件等により、経験的に選択されている。 Patent Document 1 discloses an example of a wafer polishing method for polishing the surface of a wafer sliced from an ingot. This wafer polishing method uses a polishing body and a polishing liquid. The polishing body does not contain abrasive particles and the polishing liquid contains abrasive particles. Then, the wafer and the polishing body are moved relative to each other under a predetermined surface pressure in the presence of the polishing liquid to polish the wafer. The type, diameter and amount of abrasive particles are empirically selected according to the wafer material, surface pressure conditions, relative movement conditions and the like.

特開２０１５－２１１９９３号公報JP 2015-211993 A

しかし、従来のウェハ研磨方法でウェハの研磨を行うと、研磨後のウェハに局所的にスクラッチが入る場合がある。スクラッチの入ったウェハは、半導体デバイスを製造するための後工程でそのまま用いることができないことから、スクラッチの入ったウェハにさらに研磨を行ってスクラッチのないウェハにしたとしても、得られたウェハは半導体デバイスを製造するための歩留まりが十分とは言えない。 However, when the wafer is polished by the conventional wafer polishing method, the polished wafer may be locally scratched. A scratched wafer cannot be used as it is in the post-process for manufacturing a semiconductor device. It cannot be said that the yield for manufacturing semiconductor devices is sufficient.

すなわち、スクラッチが入ったウェハは、たとえスクラッチがなくなっていたとしても、スクラッチが存在していた箇所では、圧縮応力又は引張応力によって加工変質層が潜在していることがある。その加工変質層は半導体デバイスにおいて電気特性等の不良を起こすことから、ある程度取り除く必要がある。そもそも、ウェハは、インゴットからワイヤーソー等によって切断されることにより、表面に不可避的に加工変質層を有している。 In other words, even if the scratched wafer is no longer scratched, there may be latent process-affected layers due to compressive stress or tensile stress at the locations where the scratches existed. Since the work-affected layer causes defects such as electrical characteristics in semiconductor devices, it is necessary to remove it to some extent. In the first place, a wafer inevitably has a work-affected layer on its surface due to being cut from an ingot with a wire saw or the like.

また、従来の半導体デバイスの各加工工程では、工具のスペックや取り代（研磨量）が一律に定められている。このため、一律の工具で加工を行うことにより、無駄にウェハを研磨したり、長時間を要したり、ウェハが未だ加工変質層を多く有していたり、新たに加工変質層を生じたりする場合もある。 In addition, in each processing step of conventional semiconductor devices, tool specifications and machining allowance (polishing amount) are uniformly determined. Therefore, by performing processing with a uniform tool, the wafer is polished unnecessarily, it takes a long time, the wafer still has many layers affected by processing, and layers newly deteriorated by processing occur. In some cases.

本発明は、上記従来の実情に鑑みてなされたものであって、半導体デバイスを製造するための高い歩留まりを実現可能なウェハ研磨方法を提供することを解決すべき課題としている。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a wafer polishing method capable of realizing a high yield for manufacturing semiconductor devices.

本発明のウェハ研磨方法は、研磨体及び研磨液を用い、前記研磨体及び前記研磨液の少なくとも一方が研磨粒子を有し、ウェハと前記研磨体とを前記研磨液の存在下で所定の面圧の下で相対移動させ、前記ウェハを研磨するウェハ研磨方法において、
ラマン分光法によって前記ウェハの加工変質層の最大値を測定する測定工程と、
前記最大値に応じて少なくとも前記研磨粒子を選択する選択工程と、
前記選択工程で選択された前記研磨粒子により前記ウェハを研磨する加工工程とを備えていることを特徴とする。 In the wafer polishing method of the present invention, a polishing body and a polishing liquid are used, at least one of the polishing body and the polishing liquid has abrasive particles, and the wafer and the polishing body are polished in the presence of the polishing liquid. In a wafer polishing method for polishing the wafer by relatively moving it under pressure,
a measuring step of measuring the maximum value of the process-affected layer of the wafer by Raman spectroscopy;
a selecting step of selecting at least the abrasive particles according to the maximum value;
and a processing step of polishing the wafer with the abrasive particles selected in the selecting step.

発明者の知見によれば、ラマン分光法によってウェハの加工変質層を非破壊で検出できる。そして、その加工変質層の最大値に応じて選択した研磨粒子によりウェハを研磨すれば、加工変質層を効果的に減らすことができる。こうして研磨した後のウェハは半導体デバイスの電気特性等の不良を起こし難い。 According to the findings of the inventors, Raman spectroscopy can non-destructively detect a process-affected layer of a wafer. By polishing the wafer with abrasive particles selected according to the maximum value of the work-affected layer, the work-affected layer can be effectively reduced. Wafers thus polished are less likely to cause defects such as electrical characteristics of semiconductor devices.

したがって、本発明のウェハ研磨方法によれば、半導体デバイスを製造するための高い歩留まりを実現できる。 Therefore, according to the wafer polishing method of the present invention, a high yield for manufacturing semiconductor devices can be realized.

選択工程では、測定工程において検出された加工変質層の最大値がＡ（μｍ）であるとき、
Ａ／２－｛５×１０-8×Ｚ2＋８×１０-5×Ｚ－０．１｝≦０を満たすヌープ硬度Ｚ（ＫＨ（ｋｇｆ／ｍｍ2））を有する研磨粒子を選択することが好ましい。 In the selection step, when the maximum value of the work-affected layer detected in the measurement step is A (μm),
Abrasive particles having a Knoop hardness Z (KH (kgf/mm 2 )) satisfying A/2−{5×10 −8 ×Z 2 +8×10 −5 ×Z−0.1}≦0 can be selected. preferable.

発明者は、種々のヌープ硬度（Knoop hardness）の研磨粒子を用い、各研磨粒子によってウェハに生じる加工変質層の深さ（μｍ）を確認することにより、各研磨粒子のヌープ硬度と、各研磨粒子によって生じる加工変質層の深さとの関係を見出した。こうして選択した研磨粒子によりウェハを研磨すれば、加工変質層の少なくとも５０％以上を取り除くことが可能である。加工変質層の少なくとも５０％以上を取り除いたウェハであれば、半導体デバイスの電気特性等の不良を起こし難い。また、こうして選択した研磨粒子によりウェハを研磨すれば、無駄にウェハを研磨したり、新たに加工変質層を生じたりすることがなく、効果的に加工変質層を取り除くことができる。なお、日本工業規格ＪＩＳＺ２２５１はヌープ硬さ試験の試験方法について定めており、ヌープ硬度Ｚはこの規格で規定されている。 The inventors used polishing particles with various Knoop hardnesses and confirmed the depth (μm) of the work-affected layer produced on the wafer by each polishing particle. A relationship with the depth of the work-affected layer caused by particles was found. By polishing the wafer with the abrasive particles selected in this way, it is possible to remove at least 50% or more of the work-affected layer. A wafer from which at least 50% or more of the work-affected layer has been removed is less likely to cause defects such as electrical characteristics of the semiconductor device. Further, by polishing the wafer with the abrasive particles selected in this manner, the process-affected layer can be effectively removed without wastefully polishing the wafer or generating a process-affected layer. The Japanese Industrial Standard JISZ2251 defines the test method of the Knoop hardness test, and the Knoop hardness Z is defined in this standard.

発明者は、研磨体が発泡樹脂からなり、研磨液が研磨粒子を含む場合に本発明の効果を確認している。研磨体は繊維からなってもよい。（１）研磨体がバインダと、バインダに保持された研磨粒子とを有し、研磨液が研磨粒子を含む場合、（２）研磨体がバインダと、バインダに保持された研磨粒子とを有し、研磨液が研磨粒子を含まない場合、（３）研磨体は、樹脂からなり、複数の気泡が形成された母材と、母材又は気泡内に保持された研磨粒子とを有し、研磨液が研磨粒子を含まない場合であってもよい。 The inventors have confirmed the effects of the present invention when the polishing body is made of foamed resin and the polishing liquid contains polishing particles. The abrasive bodies may consist of fibers. (1) When the polishing body has a binder and abrasive particles held by the binder, and the polishing liquid contains the polishing particles, (2) The polishing body has a binder and the abrasive particles held by the binder (3) the polishing body is made of resin and has a base material in which a plurality of bubbles are formed; and polishing particles held in the base material or the bubbles; It may be the case that the liquid does not contain abrasive particles.

本発明のウェハ研磨方法によれば、半導体デバイスを製造するための高い歩留まりを実現できる。 According to the wafer polishing method of the present invention, a high yield for manufacturing semiconductor devices can be realized.

図１は、ウェハの平面図である。FIG. 1 is a plan view of a wafer. 図２は、ラマン分光法による測定結果である。FIG. 2 shows the results of measurement by Raman spectroscopy. 図３は、各研磨粒子のヌープ硬度と、各研磨粒子によってウェハに生じる加工変質層の深さとの関係を示すグラフである。FIG. 3 is a graph showing the relationship between the Knoop hardness of each abrasive particle and the depth of the work-affected layer produced on the wafer by each abrasive particle. 図４は、各研磨粒子のヌープ硬度と、研磨能率指数との関係を示すグラフである。FIG. 4 is a graph showing the relationship between the Knoop hardness of each abrasive particle and the index of polishing efficiency. 図５は、加工工程で用いたウェハ研磨装置の模式断面図である。FIG. 5 is a schematic cross-sectional view of a wafer polishing apparatus used in the processing steps.

（試験１）
図１に示すように、直径が４インチの４Ｈ－ＳｉＣ単結晶からなるウェハ１を用意した。このウェハ１について、ウェハ１の表面に中心点Ｏから延びるｘ軸及びｙ軸を規定するとともに、ウェハ１の厚み方向にｚ軸を規定した座標軸を仮定した。そして、中心点Ｏに近い領域１ａから順に合計３つの領域１ａ～１ｃを定めた。各領域１ａ～１ｃは、ｘ方向が－５～５（μｍ）、ｚ方向が０～－５（μｍ）の範囲に規定されている。 (Test 1)
As shown in FIG. 1, a wafer 1 made of 4H—SiC single crystal and having a diameter of 4 inches was prepared. Regarding this wafer 1, coordinate axes were assumed in which the x-axis and the y-axis extending from the center point O were defined on the surface of the wafer 1, and the z-axis was defined in the thickness direction of the wafer 1. Then, a total of three regions 1a to 1c are defined in order from the region 1a closer to the center point O. FIG. Each of the regions 1a to 1c is defined within a range of -5 to 5 (μm) in the x direction and 0 to -5 (μm) in the z direction.

そして、ラマン分光装置によって各領域１ａ～１ｃにレーザ光を順に照射し、ラマン散乱光を測定した。ラマン分光法によって得られた測定結果の一例を図２に示す。図２に示されるように、ウェハ１は、各領域１ａ～１ｃにおいて、表面側に加工変質層３を有している。 Then, the regions 1a to 1c were sequentially irradiated with laser light by a Raman spectrometer, and Raman scattered light was measured. An example of measurement results obtained by Raman spectroscopy is shown in FIG. As shown in FIG. 2, the wafer 1 has a process-affected layer 3 on the surface side in each of the regions 1a to 1c.

但し、各領域１ａ～１ｃにおいて、ｘ＝－０．５～０．５（μｍ）、ｚ＝－４．５～－５（μｍ）で指定される部分Ｃは一般的に研磨加工前のウェハでは加工変質層がないと考えられる深さ領域であるから、部分Ｃのラマンピークの平均値を基準とし、ラマンピークが高波数側に０．１５ｃｍ-1以上シフトしておれば圧縮応力を有する加工変質層であり、ラマンピークが低波数側に０．１５ｃｍ-1以上シフトしておれば引張応力を有する加工変質層であると定義した。 However, in each region 1a to 1c, the portion C specified by x = -0.5 to 0.5 (μm) and z = -4.5 to -5 (μm) is generally a wafer before polishing. Since this is a depth region where it is considered that there is no work-affected layer, the average value of the Raman peaks of the portion C is used as a reference, and if the Raman peak is shifted to the high wavenumber side by 0.15 cm −1 or more, there is a compressive stress. A work-affected layer was defined as a work-affected layer having a tensile stress if the Raman peak shifted by 0.15 cm −1 or more to the low wave number side.

各領域１ａ～１ｃにおける加工変質層３の最大深さａ（μｍ）を測定した。検査の画面上では例えば０．７μｍの深さまでダメージがあるように見えたとしても、実際にはＳｉＣの内部にレーザ光が侵入すると、ＳｉＣの屈折率である２．６５を乗じた深さまでレーザ光が達している。つまり、０．７×２．６５＝１．８５５μｍの深さまで加工変質層３が存在する。それらのａの中で最大の値をＡとした。 The maximum depth a (μm) of the work-affected layer 3 in each region 1a to 1c was measured. Even if the damage appears to be as deep as 0.7 μm on the inspection screen, when the laser beam actually penetrates into the SiC, the laser beam reaches a depth multiplied by 2.65, which is the refractive index of SiC. The light has reached That is, the work-affected layer 3 exists up to a depth of 0.7×2.65=1.855 μm. The maximum value among those a was set to A.

一方、シリカ（ＳｉＯ2）からなる研磨粒子と、アルミナ（Ａｌ2Ｏ3）からなる研磨粒子と、立方晶窒化ホウ素（ＣＢＮ）からなる研磨粒子と、ダイヤモンドからなる研磨粒子とを用意し、これら研磨粒子を用いた研磨加工によって新たに形成される加工変質層３の深さ（μｍ）を確認した。シリカ（ＳｉＯ2）からなる研磨粒子のヌープ硬度は９３７（ＫＨ）、アルミナ（Ａｌ2Ｏ3）からなる研磨粒子のヌープ硬度は２２２０（ＫＨ）、立方晶窒化ホウ素（ＣＢＮ）からなる研磨粒子のヌープ硬度は４６００（ＫＨ）、ダイヤモンドからなる研磨粒子のヌープ硬度は８０００（ＫＨ）である。この結果を図３に示す。図３に示される曲線は、ヌープ硬度をｘ軸とし、加工変質層３の深さをｙ軸とすれば、以下の数１の式で表される。 On the other hand, abrasive particles made of silica (SiO 2 ), abrasive particles made of alumina (Al 2 O 3 ), abrasive particles made of cubic boron nitride (CBN), and abrasive particles made of diamond were prepared. The depth (μm) of the work-affected layer 3 newly formed by polishing using abrasive particles was confirmed. Abrasive particles made of silica (SiO 2 ) have a Knoop hardness of 937 (KH), abrasive particles made of alumina (Al 2 O 3 ) have a Knoop hardness of 2220 (KH), and abrasive particles made of cubic boron nitride (CBN) have a Knoop hardness of 2220 (KH). The Knoop hardness is 4600 (KH), and the Knoop hardness of abrasive particles made of diamond is 8000 (KH). The results are shown in FIG. The curve shown in FIG. 3 is represented by the following equation (1), with the Knoop hardness on the x-axis and the depth of the work-affected layer 3 on the y-axis.

数１…ｙ＝５×１０-8ｘ2＋８×１０-5ｘ－０．１ Number 1: y=5×10 −8 x 2 +8×10 −5 x−0.1

この数１式のｘをヌープ硬度Ｚとし、加工変質層の最大値Ａの５０％以上を取り除く場合、以下の数２の式が得られる。 If x in this equation (1) is the Knoop hardness Z and 50% or more of the maximum value A of the work-affected layer is removed, the following equation (2) is obtained.

数２…Ａ／２－｛５×１０-8×Ｚ2＋８×１０-5×Ｚ－０．１｝≦０ Equation 2 A/2−{5×10 −8 ×Z 2 +8×10 −5 ×Z−0.1}≦0

なお、上記４種のヌープ硬度の研磨粒子を用い、各研磨粒子のヌープ硬度と、研磨能率指数との関係を確認した。研磨能率指数はシリカからなる研磨粒子による研磨レートを１として評価した。この結果を図４に示す。図４に示される曲線は、ヌープ硬度をｘ軸とし、研磨能率指数をｙ軸とすれば、以下の数３の式で表される。 In addition, using abrasive particles having the four types of Knoop hardness, the relationship between the Knoop hardness of each abrasive particle and the polishing efficiency index was confirmed. The index of polishing efficiency was evaluated assuming the polishing rate by polishing particles made of silica as 1. The results are shown in FIG. The curve shown in FIG. 4 is represented by the following equation (3), with the Knoop hardness on the x-axis and the polishing efficiency index on the y-axis.

数３…ｙ＝２×１０-10ｘ3－１×１０-6ｘ2＋０．００２８ｘ－０．７６１１ Equation 3: y=2×10 −10 x 3 −1×10 −6 x 2 +0.0028x−0.7611

この数３の式によれば、数２を満たす研磨粒子で加工工程を行う場合、効果的に加工変質層３を取り除くことができる。 According to Equation 3, when the processing step is performed using abrasive particles that satisfy Equation 2, the work-affected layer 3 can be removed effectively.

（試験２）
「測定工程」
試験１のウェハ１を用意した。ウェハ１について、試験１と同様、ラマン分光法によって加工変質層３の最大値Ａを測定した。この結果、加工変質層３の最大値Ａは１．９μｍであった。 (Test 2)
"Measurement process"
Wafer 1 for Test 1 was prepared. For the wafer 1, the maximum value A of the work-affected layer 3 was measured by Raman spectroscopy as in Test 1. As a result, the maximum value A of the work-affected layer 3 was 1.9 μm.

「選択工程」
上記数２の式において、Ａ＝１．９を代入し、Ｚを求めると、Ｚ≦３８５２（ＫＨ）が得られる。このため、実施例として、ヌープ硬度が２２２０（ＫＨ）であるアルミナからなる研磨粒子を採用した。一方、比較例として、ヌープ硬度が４６００（ＫＨ）である立方晶窒化ホウ素からなる研磨粒子を採用した。 "Selection process"
Substituting A=1.9 in the above formula 2 and finding Z yields Z≦3852 (KH). Therefore, as an example, abrasive particles made of alumina having a Knoop hardness of 2220 (KH) were adopted. On the other hand, as a comparative example, abrasive particles made of cubic boron nitride having a Knoop hardness of 4600 (KH) were used.

「加工工程」
図５に示す研磨装置（Engis EJW-380）を用意した。この研磨装置は、複数のキャリヤ５と、定盤７と、駆動装置９と、研磨液供給装置１１とを備えている。 "Processing process"
A polishing apparatus (Engis EJW-380) shown in FIG. 5 was prepared. This polishing apparatus comprises a plurality of carriers 5 , a platen 7 , a driving device 9 and a polishing liquid supply device 11 .

図５には単一のキャリヤ５だけを図示しているが、研磨装置は複数のキャリヤ５を有している。各キャリヤ５は水平な円板状をなしている。各キャリヤ５の下面には凹部５ａが凹設されており、凹部５ａにはウェハ１が固定されるようになっている。各キャリヤ５の上面にはキャリヤ回転軸５ｂが垂直に突設されている。ウェハ１のＳｉ面である被研磨面１ａは下方を向いている。 Although only a single carrier 5 is shown in FIG. 5, the polishing apparatus has a plurality of carriers 5. FIG. Each carrier 5 has the shape of a horizontal disc. A recess 5a is formed in the lower surface of each carrier 5, and the wafer 1 is fixed to the recess 5a. A carrier rotating shaft 5b is vertically projected from the upper surface of each carrier 5. As shown in FIG. The surface to be polished 1a, which is the Si surface of the wafer 1, faces downward.

定盤７は、全てのキャリヤ５を内包する水平な円板状をなしている。定盤７の下面には定盤回転軸７ａが垂直に突設されている。定盤７の上面には、各ウェハ１と対面するように円板状の研磨パッド１３が接着剤によって固定されている。研磨パッド１３は直径３００ｍｍのウレタンパッド（ニッタハース製、IC1000）である。 The platen 7 has a horizontal disc shape that contains all the carriers 5 . A surface plate rotating shaft 7a is vertically projected from the lower surface of the surface plate 7. As shown in FIG. A disk-shaped polishing pad 13 is fixed to the upper surface of the platen 7 with an adhesive so as to face each wafer 1 . The polishing pad 13 is a urethane pad (manufactured by Nitta Haas, IC1000) with a diameter of 300 mm.

駆動装置９は、主駆動装置９ａと、副駆動装置９ｂと、加圧装置９ｃとを有している。主駆動装置９ａは定盤回転軸７ａを第１軸心Ｏ１周りで所定速度で回転駆動する。副駆動装置９ｂは各キャリヤ回転軸５ｂを第２軸心Ｏ２周りで所定速度で回転駆動する。加圧装置９ｃは各キャリヤ回転軸５ｂ及び副駆動装置９ｂを定盤７に向けて所定荷重で加圧する。 The driving device 9 has a main driving device 9a, a sub-driving device 9b, and a pressure device 9c. The main driving device 9a rotationally drives the surface plate rotary shaft 7a around the first axis O1 at a predetermined speed. The sub-driving device 9b rotationally drives each carrier rotating shaft 5b around the second axis O2 at a predetermined speed. The pressurizing device 9c presses each carrier rotating shaft 5b and the sub-driving device 9b toward the surface plate 7 with a predetermined load.

研磨液供給装置１１は定盤７の上方に設けられている。研磨液供給装置１１は各ウェハ１と研磨パッド１３との間に研磨液１１ａを介在させる。研磨液１１ａは、いずれかの研磨粒子が５質量％の濃度で純水に分散されたものである。 A polishing liquid supply device 11 is provided above the surface plate 7 . Polishing liquid supply device 11 interposes polishing liquid 11 a between each wafer 1 and polishing pad 13 . The polishing liquid 11a is obtained by dispersing any one of abrasive particles in pure water at a concentration of 5% by mass.

この研磨装置において、以下の条件で各ウェハ１を研磨した。
研磨液１１ａの流量：１０ｍＬ／分
荷重：３０ｋＰａ
定盤７の回転数：６０ｒｐｍ
キャリア５の回転数：６０ｒｐｍ
加工時間：３０分 In this polishing apparatus, each wafer 1 was polished under the following conditions.
Flow rate of polishing liquid 11a: 10 mL/min Load: 30 kPa
Number of rotations of surface plate 7: 60 rpm
Rotation speed of carrier 5: 60 rpm
Processing time: 30 minutes

実施例の研磨粒子で研磨したウェハ１と、比較例の研磨粒子で研磨したウェハ１とについて、試験１と同様、ラマン分光法によって加工変質層３の最大値Ａを測定した。この結果、実施例の研磨粒子で研磨したウェハ１は、加工変質層３の最大値Ａが０．２６５μｍであり、研磨前の１４％であった。 For the wafer 1 polished with the abrasive particles of Example and the wafer 1 polished with the abrasive particles of the comparative example, the maximum value A of the process-affected layer 3 was measured by Raman spectroscopy in the same manner as in Test 1. As a result, in the wafer 1 polished with the polishing particles of Example, the maximum value A of the work-affected layer 3 was 0.265 μm, which was 14% of that before polishing.

一方、比較例の研磨粒子で研磨したウェハ１は、加工変質層３の最大値Ａが１．５μｍであり、研磨前の７９％であった。 On the other hand, in the wafer 1 polished with the polishing particles of the comparative example, the maximum value A of the work-affected layer 3 was 1.5 μm, which was 79% of that before polishing.

このため、実施例の研磨粒子によりウェハ１を研磨すれば、加工変質層３を効果的に減らすことができる。こうして研磨した後のウェハ１は半導体デバイスの電気特性等の不良を起こし難い。 Therefore, by polishing the wafer 1 with the abrasive particles of the embodiment, the process-affected layer 3 can be effectively reduced. The wafer 1 thus polished is unlikely to cause defects such as electrical characteristics of semiconductor devices.

したがって、実施例のウェハ研磨方法によれば、半導体デバイスを製造するための高い歩留まりを実現できる。 Therefore, according to the wafer polishing method of the embodiment, a high yield for manufacturing semiconductor devices can be realized.

以上において、本発明を実施例に即して説明したが、本発明は上記実施例に制限されるものではなく、その趣旨を逸脱しない範囲で適宜変更して適用できることはいうまでもない。 Although the present invention has been described above with reference to the embodiments, it goes without saying that the present invention is not limited to the above embodiments, and can be modified and applied without departing from the scope of the invention.

例えば、ウェハ１は、ＳｉＣに限られず、Ｓｉ、ＧａＮ等の半導体基板であってもよい。また、研磨粒子としては、本発明によって選択されるものであれば、アルミナに限定されず、ダイヤモンド、立方晶窒化ホウ素、Ｂ4Ｃ（炭化ホウ素）、ＣｅＯ2、炭化ケイ素、シリカ、ジルコニア、チタニア、マンガン酸化物、炭酸バリウム、酸化クロム、酸化鉄等であってもよい。 For example, the wafer 1 is not limited to SiC, and may be a semiconductor substrate such as Si or GaN. The abrasive particles selected according to the present invention are not limited to alumina, but include diamond, cubic boron nitride, B4C ( boron carbide), CeO2 , silicon carbide, silica, zirconia, titania. , manganese oxide, barium carbonate, chromium oxide, iron oxide, and the like.

また、上記実施例では、研磨体が発泡樹脂からなり、研磨液が研磨粒子を含むが、研磨液ＮａＯＨ水溶液、過マンガン酸カリウム水溶液、アミン系水溶液等を含んでいてもよい。 In the above-described embodiments, the polishing body is made of foamed resin and the polishing liquid contains polishing particles, but the polishing liquid may contain NaOH aqueous solution, potassium permanganate aqueous solution, amine-based aqueous solution, or the like.

本発明は半導体デバイスの製造方法に利用可能である。 INDUSTRIAL APPLICABILITY The present invention can be used for a method of manufacturing a semiconductor device.

１３…研磨体（研磨パッド）
１１ａ…研磨液
１…ウェハ
３…加工変質層
Ａ…最大値
Ｚ…ヌープ硬度 13... Polishing body (polishing pad)
11a... Polishing liquid 1... Wafer 3... Process-affected layer A... Maximum value Z... Knoop hardness

Claims (3)

研磨体及び研磨液を用い、前記研磨体及び前記研磨液の少なくとも一方が研磨粒子を有し、ウェハと前記研磨体とを前記研磨液の存在下で所定の面圧の下で相対移動させ、前記ウェハを研磨するウェハ研磨方法において、
ラマン分光法によって前記ウェハの加工変質層の最大値を測定する測定工程と、
前記最大値に応じて少なくとも前記研磨粒子を選択する選択工程と、
前記選択工程で選択された前記研磨粒子により前記ウェハを研磨する加工工程とを備えていることを特徴とするウェハ研磨方法。 using a polishing body and a polishing liquid, at least one of the polishing body and the polishing liquid having abrasive particles, and relatively moving the wafer and the polishing body under a predetermined surface pressure in the presence of the polishing liquid; In the wafer polishing method for polishing the wafer,
a measuring step of measuring the maximum value of the process-affected layer of the wafer by Raman spectroscopy;
a selecting step of selecting at least the abrasive particles according to the maximum value;
and a processing step of polishing the wafer with the abrasive particles selected in the selecting step. 前記選択工程では、前記最大値がＡ（μｍ）であるとき、
Ａ／２－｛５×１０-8×Ｚ2＋８×１０-5×Ｚ－０．１｝≦０を満たすヌープ硬度Ｚ（ＫＨ（ｋｇｆ／ｍｍ2））を有する前記研磨粒子を選択する請求項１記載のウェハ研磨方法。 In the selecting step, when the maximum value is A (μm),
The abrasive particles having a Knoop hardness Z (KH (kgf/mm 2 )) satisfying A/2−{5×10 −8 ×Z 2 +8×10 −5 ×Z−0.1}≦0 are selected. Item 1. A wafer polishing method according to item 1. 前記研磨体は繊維又は発泡樹脂からなり、
前記研磨液は前記研磨粒子を含む請求項１又は２記載のウェハ研磨方法。 The polishing body is made of fiber or foamed resin,
3. A wafer polishing method according to claim 1, wherein said polishing liquid contains said polishing particles.
JP2021051293A 2021-03-25 2021-03-25 Wafer polishing method Pending JP2022149234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021051293A JP2022149234A (en) 2021-03-25 2021-03-25 Wafer polishing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021051293A JP2022149234A (en) 2021-03-25 2021-03-25 Wafer polishing method

Publications (1)

Publication Number Publication Date
JP2022149234A true JP2022149234A (en) 2022-10-06

Family

ID=83462950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021051293A Pending JP2022149234A (en) 2021-03-25 2021-03-25 Wafer polishing method

Country Status (1)

Country Link
JP (1) JP2022149234A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084978A1 (en) * 2021-11-15 2023-05-19 信越半導体株式会社 Method for evaluating silicon wafer and method for removing processed and altered layer of silicon wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084978A1 (en) * 2021-11-15 2023-05-19 信越半導体株式会社 Method for evaluating silicon wafer and method for removing processed and altered layer of silicon wafer

Similar Documents

Publication Publication Date Title
Pei et al. Fine grinding of silicon wafers
US7077726B2 (en) Semiconductor wafer with improved local flatness, and method for its production
CN1204600C (en) Method for cutting material on two-sided of semiconductor piece
KR100914540B1 (en) Method for the simultaneous double-side grinding of a plurality of semiconductor wafers, and semiconductor wafer having outstanding flatness
KR101704811B1 (en) Method of processing synthetic quartz glass substrate for semiconductor
KR100818683B1 (en) Mirror chamfered wafer, mirror chamfering polishing cloth, and mirror chamfering polishing machine and method
JP5538253B2 (en) Manufacturing method of semiconductor wafer
US8388411B2 (en) Method for polishing the edge of a semiconductor wafer
EP1501119A1 (en) Semiconductor wafer manufacturing method and wafer
TWI460777B (en) Verfahren zum schleifen einer halbleiterscheibe
JP2006237055A (en) Method of manufacturing semiconductor wafer and method of specularly chamfering semiconductor wafer
CN102069448A (en) Method for producing a semiconductor wafer
KR20190057394A (en) Polishing method of silicon wafer and method of manufacturing silicon wafer
JP2002160147A (en) Edge polishing method for plate glass
KR20180064518A (en) Process for processing semiconductor wafers
JP4133935B2 (en) Silicon wafer processing method
JP4878738B2 (en) Semiconductor device processing method
JP2022149234A (en) Wafer polishing method
JP6493253B2 (en) Silicon wafer manufacturing method and silicon wafer
KR101303552B1 (en) Method for chemically grinding a semiconductor wafer on both sides
KR20150073214A (en) Method for producing polished article
JP6457802B2 (en) Glass plate manufacturing method and glass plate manufacturing apparatus
CN114667594A (en) Method for polishing wafer and silicon wafer
JP2005205542A (en) Sapphire polishing grinding wheel and sapphire polishing method
KR102686298B1 (en) Wafer polishing method and silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231010