JP2022143537A - Deposition method and substrate processing method - Google Patents
Deposition method and substrate processing method Download PDFInfo
- Publication number
- JP2022143537A JP2022143537A JP2021044092A JP2021044092A JP2022143537A JP 2022143537 A JP2022143537 A JP 2022143537A JP 2021044092 A JP2021044092 A JP 2021044092A JP 2021044092 A JP2021044092 A JP 2021044092A JP 2022143537 A JP2022143537 A JP 2022143537A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- gas
- substrate processing
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本開示は、成膜方法及び基板処理方法に関する。 The present disclosure relates to a film forming method and a substrate processing method.
例えば、半導体装置の配線構造において、シリコン酸化膜(例えば、ゲート酸化膜)の上にルテニウム等の金属膜を成膜することが知られている。また、金属膜の密着性を向上するため、金属膜の下にTiN等のバリア膜を成膜することが知られている。 For example, in the wiring structure of a semiconductor device, it is known to form a metal film such as ruthenium on a silicon oxide film (for example, a gate oxide film). It is also known to form a barrier film such as TiN under the metal film in order to improve the adhesion of the metal film.
特許文献1には、基板上にポリシリコン層と、ポリシリコン層上にケイ素化合物層と、ケイ素化合物層上にバリア層と、バリア層上にルテニウム層と、を形成させる方法が開示されている。また、バリア層として、TiNを含むことが記載されている。
ところで、TiN膜及びルテニウム膜を成膜した基板に対して950℃以上のアニール処理を行うことにより、ルテニウムがTiN膜に拡散し、TiN膜とルテニウム膜が混合し、ルテニウム膜の抵抗値が増加する。また、ルテニウム膜の密着性が低下して、ルテニウム膜の凝集を引き起こす。このため、ルテニウム膜の熱耐性の向上が求められている。 By the way, when a substrate on which a TiN film and a ruthenium film are formed is annealed at 950° C. or higher, ruthenium diffuses into the TiN film, the TiN film and the ruthenium film are mixed, and the resistance value of the ruthenium film increases. do. In addition, the adhesion of the ruthenium film is lowered, causing agglomeration of the ruthenium film. Therefore, there is a demand for improving the heat resistance of the ruthenium film.
一の側面では、本開示は、金属膜の熱耐性を向上する成膜方法及び基板処理方法を提供する。 In one aspect, the present disclosure provides a film formation method and substrate processing method that improve the heat resistance of a metal film.
上記課題を解決するために、一の態様によれば、基板にAlN、TiAlN、TiCNのうちいずれであるバリア膜を成膜する工程と、前記バリア膜の上に金属膜を成膜する工程とを有する、成膜方法が提供される。 In order to solve the above problems, according to one aspect, a barrier film made of any one of AlN, TiAlN, and TiCN is formed on a substrate, and a metal film is formed on the barrier film. A film forming method is provided.
一の側面によれば、本開示は、金属膜の熱耐性を向上する成膜方法及び基板処理方法を提供することができる。 According to one aspect, the present disclosure can provide a film formation method and a substrate processing method that improve the heat resistance of a metal film.
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments for carrying out the present disclosure will be described with reference to the drawings. In each drawing, the same components are denoted by the same reference numerals, and redundant description may be omitted.
<基板処理装置>
本実施形態の基板処理システム200について、図1を用いて説明する。図1は、基板処理システム200の構成図の一例である。
<Substrate processing equipment>
A
基板処理システム200は、基板処理装置211~213と、真空搬送室220と、ロードロック室230と、大気搬送室240と、を備える。
The
基板処理装置211~213は、所定の真空雰囲気に減圧され、その内部にて半導体ウエハ等の基板Wに所定の処理を施す。基板処理装置211~213は、真空搬送室220に隣接して配置される。基板処理装置211~213と真空搬送室220とは、ゲートバルブ(図示せず)の開閉により連通する。なお、本実施形態の基板処理システム200において、基板処理装置211は、基板Wにバリア膜を成膜する装置である。また、基板処理装置212は、後述する金属膜を成膜する前に基板Wに成膜されたバリア膜の表面から不純物を除去(プリクリーン処理)する装置である。また、基板処理装置213は、基板Wに成膜されたバリア膜の上にルテニウム膜等の金属膜を成膜する装置である。なお、基板処理装置211~213については、図2から図4を用いて後述する。
The
真空搬送室220は、ゲートバルブ(図示せず)を介して複数の室(基板処理装置211~213、ロードロック室230)と連結され、所定の真空雰囲気に減圧されている。また、真空搬送室220の内部には、基板Wを搬送する基板搬送装置(図示せず)が設けられている。基板搬送装置は、ゲートバルブの開閉に応じて、真空搬送室220を介して、一の室(基板処理装置211~213、ロードロック室230)から他の室(基板処理装置211~213、ロードロック室230)に基板Wを搬送する。
The
ロードロック室230は、真空搬送室220と大気搬送室240との間に設けられている。ロードロック室230は、基板Wを載置する載置部(図示せず)を有する。ロードロック室230は、大気雰囲気と真空雰囲気とを切り替えることができるようになっている。ロードロック室230と真空雰囲気の真空搬送室220とは、ゲートバルブ(図示せず)の開閉により連通する。ロードロック室230と大気雰囲気の大気搬送室240とは、ドアバルブ(図示せず)の開閉により連通する。
The
大気搬送室240は、大気雰囲気となっており、例えば清浄空気のダウンフローが形成されている。また、大気搬送室240の壁面には、ロードポート(図示せず)が設けられている。ロードポートは、基板Wが収容されたキャリア(図示せず)又は空のキャリアが取り付けられる。キャリアとしては、例えば、FOUP(Front Opening Unified Pod)等を用いることができる。また、大気搬送室240の内部には、基板Wを搬送する基板搬送装置(図示せず)が設けられている。基板搬送装置は、ドアバルブの開閉に応じて、大気搬送室240を介して、ロードロック室230とロードポートに取り付けられたキャリアとの間で基板Wを搬送する。
The
このように、本実施形態の基板処理システム200は、真空雰囲気を保ったまま、基板処理装置211で基板Wにバリア膜を成膜し、基板処理装置212でバリア膜の表面から不純物を除去(プリクリーン処理)し、基板処理装置213でバリア膜の上に金属膜(例えば、ルテニウム膜)を成膜することができる。
As described above, the
<基板処理装置211>
次に、基板処理装置211について、図2を用いて説明する。図2は、バリア膜を成膜する基板処理装置211の断面図の一例である。基板処理装置211は、真空雰囲気の処理容器内でALD(Atomic Layer Deposition)法によりバリア膜を成膜する。
<
Next, the
図2に示されるように、基板処理装置211は、処理容器1と、載置台2と、シャワーヘッド3と、排気部4と、ガス供給機構5と、制御部9と、を有している。
As shown in FIG. 2, the
処理容器1は、アルミニウム等の金属により構成され、略円筒状を有している。処理容器1は、基板Wを収容する。処理容器1の側壁には基板Wを搬入又は搬出するための搬入出口11が形成され、搬入出口11はゲートバルブ12により開閉される。処理容器1の本体の上には、断面が矩形状をなす円環状の排気ダクト13が設けられている。排気ダクト13には、内周面に沿ってスリット13aが形成されている。排気ダクト13の外壁には、排気口13bが形成されている。排気ダクト13の上面には、絶縁体部材16を介して処理容器1の上部開口を塞ぐように天壁14が設けられている。排気ダクト13と絶縁体部材16との間はシールリング15で気密に封止されている。区画部材17は、載置台2(およびカバー部材22)が後述する処理位置へと上昇した際、処理容器1の内部を上下に区画する。
The
載置台2は、処理容器1内で基板Wを水平に支持する。載置台2は、基板Wに対応した大きさの円板状に形成されており、支持部材23に支持されている。載置台2は、AlN等のセラミックス材料や、アルミニウムやニッケル合金等の金属材料で形成されており、内部に基板Wを加熱するためのヒータ21が埋め込まれている。ヒータ21は、ヒータ電源(図示せず)から給電されて発熱する。そして、載置台2の上面の近傍に設けられた熱電対(図示せず)の温度信号によりヒータ21の出力を制御することで、基板Wが所定の温度に制御される。載置台2には、上面の外周領域及び側面を覆うようにアルミナ等のセラミックスにより形成されたカバー部材22が設けられている。
The mounting table 2 horizontally supports the substrate W within the
載置台2の底面には、載置台2を支持する支持部材23が設けられている。支持部材23は、載置台2の底面の中央から処理容器1の底壁に形成された孔部を貫通して処理容器1の下方に延び、その下端が昇降機構24に接続されている。昇降機構24により載置台2が支持部材23を介して、図1で示す処理位置と、その下方の二点鎖線で示す基板Wの搬送が可能な搬送位置との間で昇降する。支持部材23の処理容器1の下方には、鍔部25が取り付けられており、処理容器1の底面と鍔部25の間には、処理容器1内の雰囲気を外気と区画し、載置台2の昇降動作にともなって伸縮するベローズ26が設けられている。
A
処理容器1の底面の近傍には、昇降板27aから上方に突出するように3本(2本のみ図示)の基板支持ピン27が設けられている。基板支持ピン27は、処理容器1の下方に設けられた昇降機構28により昇降板27aを介して昇降する。基板支持ピン27は、搬送位置にある載置台2に設けられた貫通孔2aに挿通されて載置台2の上面に対して突没可能となっている。基板支持ピン27を昇降させることにより、搬送機構(図示せず)と載置台2との間で基板Wの受け渡しが行われる。
Three substrate support pins 27 (only two are shown) are provided in the vicinity of the bottom surface of the
シャワーヘッド3は、処理容器1内に処理ガスをシャワー状に供給する。シャワーヘッド3は、金属製であり、載置台2に対向するように設けられており、載置台2とほぼ同じ直径を有している。シャワーヘッド3は、処理容器1の天壁14に固定された本体部31と、本体部31の下に接続されたシャワープレート32とを有している。本体部31とシャワープレート32との間にはガス拡散空間33が形成されており、ガス拡散空間33には処理容器1の天壁14及び本体部31の中央を貫通するようにガス導入孔36が設けられている。シャワープレート32の周縁部には下方に突出する環状突起部34が形成されている。環状突起部34の内側の平坦面には、ガス吐出孔35が形成されている。載置台2が処理位置に存在した状態では、載置台2とシャワープレート32との間に処理空間38が形成され、カバー部材22の上面と環状突起部34とが近接して環状隙間39が形成される。
The shower head 3 supplies the processing gas into the
排気部4は、処理容器1の内部を排気する。排気部4は、排気口13bに接続された排気配管41と、排気配管41に接続された真空ポンプや圧力制御バルブ等を有する排気機構42とを有する。処理に際しては、処理容器1内のガスがスリット13aを介して排気ダクト13に至り、排気ダクト13から排気配管41を通って排気機構42により排気される。
The
ガス供給機構5は、ガス供給ライン56を介して、ガス導入孔36から処理容器1内にガスを供給する。ガス供給機構5は、プリカーサガス、還元ガス(例えば、NH3ガス)、パージガス(N2ガス)を供給可能に構成されている。プリカーサガスは、例えば、トリメチルアルミニウム(TMA)ガス、TiCl4ガス、TaCl5ガス等の金属元素を含有するガスをバリア膜の膜種に応じて選択して用いることができる。また、ガス供給機構5は、バリア膜に他の元素(例えば、Al、C、Si)をドープするためのガスを供給可能に構成されていてもよい。
The
制御部9は、例えばコンピュータであり、CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)、補助記憶装置等を備える。CPUは、ROM又は補助記憶装置に格納されたプログラムに基づいて動作し、基板処理装置211の動作を制御する。制御部9は、基板処理装置211の内部に設けられていてもよく、外部に設けられていてもよい。制御部9が基板処理装置211の外部に設けられている場合、制御部9は、有線又は無線等の通信手段によって、基板処理装置211を制御できる。
The control unit 9 is, for example, a computer, and includes a CPU (Central Processing Unit), RAM (Random Access Memory), ROM (Read Only Memory), auxiliary storage device, and the like. The CPU operates based on programs stored in the ROM or auxiliary storage device, and controls the operation of the
制御部9の処理は、例えば、処理容器1内にプリカーサガスを供給して基板Wにプリカーサを吸着させる工程、処理容器1内にパージガスを供給して処理容器1内の余剰なプリカーサガス等をパージする工程、処理容器1内に還元ガスを供給して基板Wに吸着されたプリカーサを還元(窒化)する工程、処理容器1内にパージガスを供給して処理容器1内の余剰な還元ガス等をパージする工程、を1サイクルとして、ALD法によりバリア膜を成膜する。
The processing of the control unit 9 includes, for example, a step of supplying a precursor gas into the
これにより、プリカーサガスとしてTMAガス、還元ガスとしてNH3ガスを用いることで、AlN膜を形成することができる。 As a result, an AlN film can be formed by using TMA gas as the precursor gas and NH 3 gas as the reducing gas.
また、プリカーサガスとしてTiCl4ガス、還元ガスとしてNH3ガスを用いることで、TiN膜を形成することができる。 Also, a TiN film can be formed by using TiCl 4 gas as the precursor gas and NH 3 gas as the reducing gas.
また、プリカーサガスとしてTaCl5ガス、還元ガスとしてNH3ガスを用いることで、TaN膜を形成することができる。 A TaN film can be formed by using TaCl 5 gas as the precursor gas and NH 3 gas as the reducing gas.
また、制御部9の処理は、処理容器1内にTMAガスを供給してバリア膜にAlをドープする工程を有していてもよい。これにより、プリカーサガスとしてTiCl4ガス、還元ガスとしてNH3ガスを用い、ドープするガスとしてTMAガスを用いることで、TiAlN膜を形成することができる。
Further, the processing by the control unit 9 may include a step of supplying TMA gas into the
また、制御部9の処理は、処理容器1内に炭素含有ガスを供給してバリア膜にCをドープする工程を有していてもよい。これにより、プリカーサガスとしてTiCl4ガス、還元ガスとしてNH3ガスを用い、ドープするガスとして炭素含有ガスを用いることで、TiCN膜を形成することができる。
Further, the processing of the control unit 9 may include a step of supplying a carbon-containing gas into the
また、制御部9の処理は、処理容器1内にSiH4ガスを供給してバリア膜にSiをドープする工程を有していてもよい。これにより、プリカーサガスとしてTiCl4ガス、還元ガスとしてNH3ガスを用い、ドープするガスとしてSiH4ガスを用いることで、TiSiN膜を形成することができる。
Further, the processing of the control unit 9 may include a step of supplying SiH 4 gas into the
ここで、AlN膜とは、Al元素及びN元素を含み、不可避的な不純物は含むがそれ以外の元素は含まない膜をいう。TiN膜、TaN膜についても同様である。また、TiAlN膜とは、Ti元素、N元素及びドープされたAl元素を含み、不可避的な不純物は含むがそれ以外の元素は含まない膜をいう。TiCN膜とは、Ti元素、N元素及びドープされたC元素を含み、不可避的な不純物は含むがそれ以外の元素は含まない膜をいう。TiSiN膜についても同様である。 Here, the AlN film refers to a film containing Al element and N element and containing inevitable impurities but not other elements. The same applies to the TiN film and TaN film. A TiAlN film is a film that contains Ti element, N element and doped Al element, and contains inevitable impurities but does not contain other elements. A TiCN film is a film that contains Ti element, N element and doped C element, and contains inevitable impurities but does not contain other elements. The same is true for the TiSiN film.
<基板処理装置212>
次に、基板処理装置212について、図3を用いて説明する。図3は、プリクリーン処理を行う基板処理装置212の断面図の一例である。基板処理装置212は、減圧状態の真空雰囲気の処理容器内でプラズマを生成してバリア膜の表面から不純物を除去(プリクリーン処理)する。
<
Next, the
図3に示されるように、基板処理装置212は、処理容器1と、載置台2と、シャワーヘッド3と、排気部4と、ガス供給機構5と、RF電力供給部7と、RF電力供給部8と、制御部9と、を有している。なお、基板処理装置211と重複する構成については、同一の符号を付し、重複する説明を省略する。
As shown in FIG. 3, the
基板処理装置212は、容量結合プラズマ装置であって、載置台2が下部電極となり、シャワーヘッド3が上部電極となる。
The
載置台2には、下部電極29が設けられている。下部電極29は、RF電力供給部7によってバイアス用の高周波電力が供給される。RF電力供給部7は、給電ライン71、整合器72及び高周波電源73を有する。給電ライン71は、整合器72を介して、下部電極29(載置台2)と高周波電源73都を接続する。整合器72は、高周波電源73の出力リアクタンスと負荷(下部電極)のリアクタンスを整合させるための回路を有する。高周波電源73は、例えば13.56MHzの高周波電力を供給する。
A
上部電極となるシャワーヘッド3は、RF電力供給部8によって、プラズマ生成用のプラズマ源となる高周波電力が供給される。RF電力供給部8は、給電ライン81、整合器82及び高周波電源83を有する。給電ライン81は、整合器82を介して、上部電極(シャワーヘッド3)と高周波電源83都を接続する。整合器82は、高周波電源83の出力リアクタンスと負荷(下部電極)のリアクタンスを整合させるための回路を有する。高周波電源83は、例えば60.0MHzの高周波電力を供給する。
The shower head 3 serving as the upper electrode is supplied with high frequency power serving as a plasma source for plasma generation by the RF
ガス供給機構5は、ガス供給ライン56を介して、ガス導入孔36から処理容器1内にガスを供給する。ガス供給機構5は、H2ガス及びArガスを供給可能に構成されている。
The
制御部9の処理は、例えば、処理容器1内にH2ガス及びArガスを供給し、RF電力供給部7,8を制御して処理容器1内にプラズマを生成し、バリア膜の表面から不純物を除去(プリクリーン処理)する。例えば、バリア膜の表面のカーボンを除去する、また、バリア膜の表面の自然酸化膜を除去する。これにより、バリア膜の上に成膜される金属膜(例えば、ルテニウム膜)との密着性を向上させることができる。
In the processing of the control unit 9, for example, H 2 gas and Ar gas are supplied into the
<基板処理装置213>
次に、基板処理装置213について、図4を用いて説明する。図4は、金属膜(例えば、ルテニウム膜)を成膜する基板処理装置213の断面図の一例である。基板処理装置213は、減圧状態の真空雰囲気の処理容器内で、ドデカカルボニル三ルテニウムRu3(CO)12等のルテニウムを含有するガスを供給し、CVD(Chemical Vapor Deposition)法によりバリア膜の上にルテニウム膜を成膜する。
<
Next, the
本体容器101は、上側に開口を有する有底の容器である。支持部材102は、ガス導入機構103を支持する。また、支持部材102が本体容器101の上側の開口を塞ぐことにより、本体容器101は密閉され、処理室101cを形成する。ガス供給部104は、供給管102aを備えた支持部材102を介して、ガス導入機構103にルテニウム含有ガス等のプロセスガスを供給する。ガス供給部104から供給されたルテニウム含有ガスは、ガス導入機構103から処理室101c内へ供給される。
The
ステージ105は、例えば、窒化アルミニウムや石英などを材料として、扁平な円板状に形成され、基板Wを載置する部材である。ステージ105の内部には、基板Wを加熱するためのヒータ106が埋設されている。ヒータ106は、例えば、シート状の抵抗発熱体より構成されていて、不図示の電源部から電力が供給されて発熱し、ステージ105の載置面を加熱することにより、成膜に適した所定のプロセス温度まで基板Wを昇温する。例えば、ヒータ106は、ステージ105上に載置された基板Wを、例えば、100℃~300℃に加熱する。
The
また、ステージ105は、ステージ105の下面中心部から下方に向けて伸び、本体容器101の底部を貫通する一端が昇降板109を介して昇降機構110に支持された支持部105aを有する。
Further, the
また、ステージ105の下部には、温調部材として、温調ジャケット108が設けられている。温調ジャケット108は、ステージ105と同程度のサイズの板部108aが上部に形成され、支持部105aよりも径の大きい軸部108bが下部に形成されている。また、温調ジャケット108は、中央の上下方向に板部108aおよび軸部108bを貫通する穴部108cが形成されている。
A
温調ジャケット108は、穴部108cに支持部105aを収容しており、穴部108cで支持部105aを覆うと共にステージ105の裏面全面を覆うように配置されている。穴部108cは、支持部105aの径より大きいため、支持部105aと温調ジャケット108との間に隙間部(図示せず)が形成される。
The
温調ジャケット108は、板部108aの内部に冷媒流路108dが形成され、軸部108bの内部に2本の冷媒配管118a,118bが設けられている。冷媒流路108dは、一方の端部が一方の冷媒配管118aに接続され、他方の端部が他方の冷媒配管118bに接続されている。冷媒配管118a,118bは、冷媒ユニット118に接続されている。
The
冷媒ユニット118は、例えばチラーユニットである。冷媒ユニット118は、冷媒の温度が制御可能とされており、所定の温度の冷媒を冷媒配管118aに供給する。冷媒流路108dには、冷媒ユニット118から冷媒配管118aを介して冷媒が供給される。冷媒流路108dに供給された冷媒は、冷媒配管118bを介して冷媒ユニット118に戻る。温調ジャケット108は、冷媒流路108dの中に冷媒、例えば、冷却水等を循環させることによって、温度調整が可能とされている。
ステージ105と温調ジャケット108との間には、断熱部材として、断熱リング107が配置されている。断熱リング107は、例えば、SUS316、A5052、Ti(チタン)、セラミックなどによって、円盤状に形成されている。
A
断熱リング107は、ステージ105との間に、温調ジャケット108の穴部108cから縁部まで連通する隙間が全ての周方向に形成されている。例えば、断熱リング107は、ステージ105と対向する上面に複数の突起部が設けられている。
Between the
断熱リング107には、周方向に間隔を空けて同心円状に複数の突起部が複数、例えば2列形成されている。なお、突起部は、同心円状に少なくとも1列形成されていればよい。
The
温調ジャケット108の軸部108bは、本体容器101の底部を貫通する。温調ジャケット108の下端部は、本体容器101の下方に配置された昇降板109を介して、昇降機構110に支持される。本体容器101の底部と昇降板109との間には、ベローズ111が設けられており、昇降板109の上下動によっても本体容器101内の気密性は保たれる。
A
昇降機構110が昇降板109を昇降させることにより、ステージ105は、基板Wの処理が行われる処理位置(図1参照)と、搬入出口101aを介して外部の搬送機構(図示せず)との間で基板Wの受け渡しが行われる受け渡し位置(図示せず)と、の間を昇降することができる。
As the elevating
昇降ピン112は、外部の搬送機構(図示せず)との間で基板Wの受け渡しを行う際、基板Wの下面から支持して、ステージ105の載置面から基板Wを持ち上げる。昇降ピン112は、軸部と、軸部よりも拡径した頭部と、を有している。ステージ105及び温調ジャケット108の板部108aは、昇降ピン112の軸部が挿通する貫通穴が形成されている。また、ステージ105の載置面側に昇降ピン112の頭部を収納する溝部が形成されている。昇降ピン112の下方には、当接部材113が配置されている。
The lifting pins 112 support the substrate W from the lower surface and lift the substrate W from the mounting surface of the
ステージ105を基板Wの処理位置(図1参照)まで移動させた状態において、昇降ピン112の頭部は溝部内に収納され、基板Wはステージ105の載置面に載置される。また、昇降ピン112の頭部が溝部に係止され、昇降ピン112の軸部はステージ105及び温調ジャケット108の板部108aを貫通して、昇降ピン112の軸部の下端は温調ジャケット108の板部108aから突き出ている。一方、ステージ105を基板Wの受け渡し位置(図示せず)まで移動させた状態において、昇降ピン112の下端が当接部材113と当接して、昇降ピン112の頭部がステージ105の載置面から突出する。これにより、昇降ピン112の頭部が基板Wの下面から支持して、ステージ105の載置面から基板Wを持ち上げる。
When the
当接部材113は、昇降ピン112と当接する当接部113aと、当接部113aから下方に延びる軸部113bと、を有している。当接部材113の軸部113bは、本体容器101の底部を貫通する。当接部材113の下端部は、本体容器101の下方に配置された昇降板114を介して、昇降機構115に支持される。本体容器101の底部と昇降板114との間には、ベローズ116が設けられており、昇降板114の上下動によっても本体容器101内の気密性は保たれる。昇降機構115は、昇降板114を昇降させることにより、当接部材113を昇降することができる。昇降ピン112の下端部が当接部材113の上面と当接することにより、昇降ピン112の上端部が基板Wの下面から支持することができる。
The
環状部材117は、ステージ105の上方に配置されている。ステージ105を基板Wの処理位置(図1参照)まで移動させた状態において、環状部材117は、基板Wの上面外周部と接触し、環状部材117の自重により基板Wをステージ105の載置面に押し付ける。一方、ステージ105を基板Wの受け渡し位置(図示せず)まで移動させた状態において、環状部材117は、搬入出口101aよりも上方で図示しない係止部によって係止されており、搬送機構(図示せず)による基板Wの受け渡しを阻害しないようになっている。
The
伝熱ガス供給排気部119は、配管119aを介して、ステージ105に載置された基板Wの裏面とステージ105の表面との間の裏面空間に、例えばHeガス等の伝熱ガスを供給する。
The heat transfer gas supply/
パージガス供給部120は、配管120a、ステージ105の支持部105aと温調ジャケット108の穴部108cの間に形成された隙間部(図示せず)、ステージ105と断熱リング107の間に形成され径方向外側に向かって延びる流路(図示せず)、ステージ105の外周部に形成された上下方向の流路(図示せず)を介して、環状部材117の下面とステージ105の上面との間に、例えばCOガス等のパージガスを供給する。これにより、環状部材117の下面とステージ105の上面との間の空間にプロセスガスが流入することを抑制して、環状部材117の下面やステージ105の外周部の上面に成膜されることを防止する。
The purge
本体容器101の側壁には、基板Wを搬入出するための搬入出口101aと、搬入出口101aを開閉するゲートバルブ121と、が設けられている。
A side wall of the
本体容器101の下方の側壁には、排気管101bを介して、真空ポンプ等を含む排気部122が接続される。排気部122により本体容器101内が排気され、処理室101c内が所定の真空雰囲気(例えば、1.33Pa)に設定、維持される。
An
制御部130は、ガス供給部104、ヒータ106、昇降機構110、冷媒ユニット118、伝熱ガス供給排気部119、パージガス供給部120、ゲートバルブ121、排気部122等を制御することにより、基板処理装置213の動作を制御する。
The
制御部9の処理は、ガス供給部104から供給管102a及びガス導入機構103を介して、処理室101cの上部空間101dにRu3(CO)12ガス及びCOガスを供給する。Ru3(CO)12ガスはルテニウムを含有するガスである。COガスは、Ru3(CO)12の分解を抑制するガスである。基板Wの表面でRu3(CO)12が分解することで、基板Wにルテニウム膜を形成する。なお、成膜条件の一例は、成膜温度135℃~250℃、成膜圧力15~100mT、CO流量30~300sccmである。処理後のガスは、上部空間101dから環状部材117の上面側の流路を通過し、下部空間101eへと流れて、排気管101bを介して排気部122により排気される。
In the processing of the control unit 9, Ru 3 (CO) 12 gas and CO gas are supplied from the
<基板処理方法>
次に、本実施形態に係る基板処理システム200を用いた基板処理方法について、図5及び図6を用いて説明する。図5は、基板処理の一例を示すフローチャートである。図6は、基板Wの断面模式図の一例である。
<Substrate processing method>
Next, a substrate processing method using the
ステップS1において、基板Wを準備する。ここで、基板Wは、Si基板500の上にSiO2膜510が形成されている。
In step S1, a substrate W is prepared. Here, the substrate W is a
ステップS2において、基板処理装置211(図2参照)に基板Wを搬送し、基板WのSiO2膜510の上にバリア膜520を成膜(バリア膜成膜処理)する。なお、バリア膜520は、AlN、TiAlN、TiCNのうちいずれかから構成される。
In step S2, the substrate W is transported to the substrate processing apparatus 211 (see FIG. 2), and the
ステップS3において、基板処理装置212(図3参照)に基板Wを搬送し、基板Wのバリア膜520の表面から不純物を除去(プリクリーン処理)する。
In step S3, the substrate W is transported to the substrate processing apparatus 212 (see FIG. 3), and impurities are removed from the surface of the
ステップS4において、基板処理装置213(図4参照)に基板Wを搬送し、基板Wのバリア膜520の上に金属膜530を成膜(金属膜成膜処理)する。なお、金属膜530は、ルテニウム膜であるものとして説明するが、これに限られるものではない。金属膜530は、Ru、Mo、Ni、Co、Cuのうちいずれかであってもよい。
In step S4, the substrate W is transported to the substrate processing apparatus 213 (see FIG. 4), and the
以上のステップS1からステップS4の処理により、基板処理システム200で基板Wにバリア膜520及び金属膜530の成膜処理が施される。成膜処理が施された基板Wは、基板処理システム200から搬出される。
Through the processes from step S1 to step S4 described above, the
その後、バリア膜520及び金属膜530が成膜された基板Wは、他の基板処理システムまたは基板処理装置によって、他の処理が更に施される。
After that, the substrate W on which the
そして、ステップS5において、アニール装置(図示せず)は、基板処理システム200でバリア膜520及び金属膜530が成膜された基板Wにアニール処理を施す。なお、アニール処理は、例えば、基板Wに形成された各種の膜を活性化するために行われる処理である。例えば、アニール処理によって、ルテニウム膜中の結晶粒が粗大化することで、ルテニウム膜の抵抗値を減少させることができる。
Then, in step S<b>5 , an annealing device (not shown) anneals the substrate W on which the
<アニール処理後の膜状態>
次に、アニール処理後のバリア膜520及び金属膜530の状態について、参考例と対比しつつ、第1実施例及び第2実施例について説明する。図7は、第1実施例におけるアニール処理後の膜の状態を示す図の一例である。図8は、第2実施例におけるアニール処理後の膜の状態を示す図の一例である。図9は、参考例におけるアニール処理後の膜の状態を示す図の一例である。
<Film state after annealing>
Next, regarding the states of the
図7に示す第1実施例では、バリア膜520としてAlN膜を成膜し、バリア膜520の上に金属膜530としてルテニウム膜を成膜した。
In the first embodiment shown in FIG. 7, an AlN film was formed as the
図8に示す第2実施例では、バリア膜520としてTiXN膜(X=Al,Si,Cのいずれか。)の一例であるTiAlN膜を成膜し、バリア膜520の上に金属膜530としてルテニウム膜を成膜した。
In the second embodiment shown in FIG. 8, a TiAlN film, which is an example of a TiXN film (X=Al, Si, or C), is formed as a
図9に示す参考例では、バリア膜520としてTiN膜を成膜し、バリア膜520の上に金属膜530としてルテニウム膜を成膜した。
In the reference example shown in FIG. 9, a TiN film was formed as the
また、図7から図8において、基板Wにアニール処理を施していない場合(No anneal)、基板Wに900℃でアニール処理を施した場合(900℃ anneal)、基板Wに950℃でアニール処理を施した場合(950℃ anneal)、基板Wに1000℃でアニール処理を施した場合(1000℃ anneal)について、上段に断面画像(TEM:Transmission Electron Microscope)を示し、下段に元素分析(EDX:Energy dispersive X-ray spectroscopy)の結果をそれぞれ示す。なお、元素分析の結果において、横軸は、基板Wの高さ位置を示し、SiO2膜510、バリア膜520、金属膜530と積層する方向を正の向きとする。縦軸は、規格化された検出強度である。
7 and 8, when the substrate W is not annealed (No anneal), when the substrate W is annealed at 900° C. (900° C. anneal), and when the substrate W is annealed at 950° C. (950 ° C anneal), when the substrate W is annealed at 1000 ° C (1000 ° C anneal), cross-sectional images (TEM: Transmission Electron Microscope) are shown in the upper row, and elemental analysis (EDX: Energy dispersive X-ray spectroscopy) results are shown respectively. In the elemental analysis results, the horizontal axis indicates the height position of the substrate W, and the stacking direction of the SiO 2 film 510, the
ここで、図9に示す参考例において、アニール処理を施していない場合(No anneal)及び900℃でアニール処理を施した場合(900℃ anneal)、SiとOの強度が減少しRuの強度が上昇する高さ位置(60~80nm付近)、換言すればSiO2膜510と金属膜530との境界でTiの強度のピークが表れている。
Here, in the reference example shown in FIG. 9, when the annealing treatment is not performed (No anneal) and when the annealing treatment is performed at 900° C. (900° C. anneal), the strength of Si and O decreases and the strength of Ru decreases. A Ti intensity peak appears at a rising height position (around 60 to 80 nm), in other words, at the boundary between the SiO 2 film 510 and the
一方、図9に示す参考例において、950℃でアニール処理を施した場合(950℃ anneal)、SiO2膜510と金属膜530との境界(60~80nm付近)におけるTiの強度のピークが消失している。換言すれば、ルテニウムがTiN膜(バリア膜520)に拡散し、TiN膜とルテニウム膜が混合している。これにより、ルテニウム膜を半導体装置の配線構造として用いる場合、抵抗値が増加する。
On the other hand, in the reference example shown in FIG. 9, when annealing is performed at 950° C. (950° C. anneal), the Ti intensity peak at the boundary (around 60 to 80 nm) between the SiO 2 film 510 and the
同様に、図9に示す参考例において、1000℃でアニール処理を施した場合(1000℃ anneal)、SiO2膜510と金属膜530との境界(60~80nm付近)におけるTiの強度のピークが消失している。換言すれば、ルテニウムがTiN膜(バリア膜520)に拡散し、TiN膜とルテニウム膜が混合している。これにより、ルテニウム膜を半導体装置の配線構造として用いる場合、抵抗値が増加する。
Similarly, in the reference example shown in FIG. 9, when annealing is performed at 1000° C. (1000° C. anneal), the Ti intensity peak at the boundary (around 60 to 80 nm) between the SiO 2 film 510 and the
加えて、図9に示す参考例において、1000℃でアニール処理を施した場合(1000℃ anneal)、TEM画像に示すように、TiN膜がルテニウム膜と混合することで、SiO2膜510との密着性が低下して、ルテニウム膜の凝集を引き起こす。 In addition, in the reference example shown in FIG. 9, when the annealing treatment is performed at 1000° C. (1000° C. anneal), as shown in the TEM image, the TiN film is mixed with the ruthenium film, and the SiO 2 film 510 is formed. Adhesion is reduced, causing agglomeration of the ruthenium film.
これに対し、図7に示す第1実施例において、アニール処理を施していない場合(No anneal)、900℃でアニール処理を施した場合(900℃ anneal)、950℃でアニール処理を施した場合(950℃ anneal)、1000℃でアニール処理を施した場合(1000℃ anneal)のいずれにおいても、SiとOの強度が減少しRuの強度が上昇する高さ位置(60~80nm付近)、換言すればSiO2膜510と金属膜530との境界でAlの強度のピークが表れている。即ち、ルテニウムがAlN膜(バリア膜520)中に拡散していないことが確認できた。これにより、ルテニウム膜を半導体装置の配線構造として用いる場合、抵抗値の増加を防止することができる。また、図7に示す第1実施例において、TEM画像に示すように、ルテニウム膜の凝集は生じておらず、SiO2膜510との密着性が維持されている。
On the other hand, in the first embodiment shown in FIG. 7, when the annealing treatment is not performed (No anneal), when the annealing treatment is performed at 900° C. (900° C. anneal), and when the annealing treatment is performed at 950° C. (950°C anneal) and 1000°C annealing (1000°C anneal), the height position (near 60 to 80 nm) at which the intensity of Si and O decreases and the intensity of Ru increases, in other words, A peak of Al intensity appears at the boundary between the SiO 2 film 510 and the
また、図8に示す第2実施例において、アニール処理を施していない場合(No anneal)、900℃でアニール処理を施した場合(900℃ anneal)、950℃でアニール処理を施した場合(950℃ anneal)、1000℃でアニール処理を施した場合(1000℃ anneal)のいずれにおいても、SiとOの強度が減少しRuの強度が上昇する高さ位置(60~80nm付近)、換言すればSiO2膜510と金属膜530との境界でTi及びAlの強度のピークが表れている。即ち、ルテニウムがTiAlN膜(バリア膜520)中に拡散していないことが確認できた。これにより、ルテニウム膜を半導体装置の配線構造として用いる場合、抵抗値の増加を防止することができる。また、図8に示す第2実施例において、TEM画像に示すように、ルテニウム膜の凝集は生じておらず、SiO2膜510との密着性が維持されている。
Further, in the second embodiment shown in FIG. 8, when the annealing treatment is not performed (No anneal), when the annealing treatment is performed at 900° C. (900° C. anneal), and when the annealing treatment is performed at 950° C. (950° C.). ℃ anneal), and in the case of annealing at 1000 ℃ (1000 ℃ anneal), the height position (near 60 to 80 nm) at which the intensity of Si and O decreases and the intensity of Ru increases, in other words, Ti and Al intensity peaks appear at the boundary between the SiO 2 film 510 and the
なお、図示は省略するが、バリア膜520としてTiCN膜を成膜し、バリア膜520の上に金属膜530としてルテニウム膜を成膜する場合も、第2実施例と同様に、アニール処理による抵抗値の増加を防止し、密着性を維持することができる。
Although illustration is omitted, in the case where a TiCN film is formed as the
以上、本実施形態に係る基板処理システムのよれば、金属膜530とSiO2膜510との間にAlN、TiAlN、TiCNのうちいずれかであるバリア膜520を成膜することにより、アニール処理による金属膜530の拡散を抑制し、バリア膜520と金属膜530との混合を抑制することができる。これにより、アニール処理による金属膜530の抵抗値の増加や密着性の低下を抑制することができる。換言すれば、金属膜530の熱耐性を向上させることができる。
As described above, according to the substrate processing system according to the present embodiment, by forming the
以上、一実施形態に係る基板処理装置について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。 Although the substrate processing apparatus according to one embodiment has been described above, the present disclosure is not limited to the above-described embodiment and the like, and various modifications can be made within the scope of the gist of the present disclosure described in the claims. , can be improved.
200 基板処理システム
211~213 基板処理装置
500 Si基板
510 SiO2膜
520 バリア膜
530 金属膜(ルテニウム膜)
W 基板
200 substrate processing system 211-213
W substrate
Claims (6)
前記バリア膜の上に金属膜を成膜する工程とを有する、
成膜方法。 forming a barrier film of any one of AlN, TiAlN, and TiCN on a substrate;
forming a metal film on the barrier film;
Deposition method.
請求項1に記載の成膜方法。 wherein the metal film is one of Ru, Mo, Ni, Co, and Cu;
The film forming method according to claim 1 .
前記バリア膜の表面から不純物を除去する工程を有する、
請求項1または請求項2に記載の成膜方法。 After the step of forming the barrier film and before the step of forming the metal film,
a step of removing impurities from the surface of the barrier film;
The film forming method according to claim 1 or 2.
前記バリア膜を成膜する工程は、前記SiO2膜の上に前記バリア膜を成膜する、
請求項1乃至請求項3のいずれか1項に記載の成膜方法。 The substrate has a SiO2 film,
The step of forming the barrier film includes forming the barrier film on the SiO2 film.
The film forming method according to any one of claims 1 to 3.
前記基板をアニール処理する工程と、を有する、
基板処理方法。 forming the barrier film and the metal film using the film forming method according to any one of claims 1 to 4;
and annealing the substrate.
Substrate processing method.
請求項5に記載の基板処理方法。 In the step of annealing, the substrate is annealed at 950° C. or higher.
The substrate processing method according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021044092A JP2022143537A (en) | 2021-03-17 | 2021-03-17 | Deposition method and substrate processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021044092A JP2022143537A (en) | 2021-03-17 | 2021-03-17 | Deposition method and substrate processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022143537A true JP2022143537A (en) | 2022-10-03 |
Family
ID=83454071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021044092A Pending JP2022143537A (en) | 2021-03-17 | 2021-03-17 | Deposition method and substrate processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022143537A (en) |
-
2021
- 2021-03-17 JP JP2021044092A patent/JP2022143537A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11152260B2 (en) | Embedding method and processing system | |
JP4754152B2 (en) | Wafer processing equipment | |
US20200083098A1 (en) | Embedding Method and Processing System | |
JPWO2006137287A1 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
US11981992B2 (en) | Method for forming RuSi film and substrate processing system | |
US10910225B2 (en) | Film forming method | |
US20230227973A1 (en) | Ruthenium film forming method and substrate processing system | |
JPWO2006090645A1 (en) | Semiconductor device manufacturing method and substrate processing apparatus | |
US20200098573A1 (en) | Film Forming Method and Substrate Processing System | |
US10392698B2 (en) | Film forming method, film forming system and surface processing method | |
JP2022143537A (en) | Deposition method and substrate processing method | |
US20230377953A1 (en) | Substrate processing method and substrate processing apparatus | |
US20200118824A1 (en) | Film forming method and substrate processing system | |
US20240153818A1 (en) | Embedding method and processing system | |
JP5568342B2 (en) | Semiconductor device manufacturing method, substrate processing method, and substrate processing system | |
US20230096191A1 (en) | Substrate processing method and substrate processing system | |
JP3935428B2 (en) | Film forming method and film forming apparatus | |
US11549179B2 (en) | Film forming method | |
US20240105445A1 (en) | Film forming method and substrate processing system | |
WO2022220190A1 (en) | Surface treatment method and substrate treatment device | |
JP2010225989A (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
JP2022148765A (en) | Method and apparatus for treating substrate | |
JP2009044088A (en) | Method of manufacturing semiconductor device | |
JP2005209712A (en) | Manufacturing method for semiconductor device and substrate treatment equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231004 |