JP2022132507A - Dc power supply device and air conditioner including the same - Google Patents
Dc power supply device and air conditioner including the same Download PDFInfo
- Publication number
- JP2022132507A JP2022132507A JP2022114496A JP2022114496A JP2022132507A JP 2022132507 A JP2022132507 A JP 2022132507A JP 2022114496 A JP2022114496 A JP 2022114496A JP 2022114496 A JP2022114496 A JP 2022114496A JP 2022132507 A JP2022132507 A JP 2022132507A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- power supply
- mosfets
- reactor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 78
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000009499 grossing Methods 0.000 claims abstract description 30
- 239000002245 particle Substances 0.000 claims abstract description 9
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 5
- 238000011084 recovery Methods 0.000 claims description 66
- 230000005611 electricity Effects 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 17
- 238000001514 detection method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000003638 chemical reducing agent Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、交流電源の交流電圧を直流電圧に変換して出力する直流電源装置と、これを搭載した空気調和機に関する。 The present invention relates to a DC power supply device that converts an AC voltage of an AC power source into a DC voltage and outputs the DC voltage, and an air conditioner equipped with the DC power supply device.
交流電源を４つのダイオードからなるブリッジ整流回路のリアクトルが接続される側でダイオードの代わり、もしくは並列にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：絶縁ゲート電界効果トランジスタ）を用いて所定の制御を行い、整流回路の効率向上を行う同期整流と言われる方式がある。
また、ＭＯＳＦＥＴに並列に接続されるダイオードはＭＯＳＦＥＴの寄生ダイオードによる方法がある（特許文献１）。
The AC power supply is controlled by using MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) instead of diodes or in parallel on the side where the reactor of a bridge rectifier circuit consisting of four diodes is connected. There is a method called synchronous rectification that improves the efficiency of the rectifier circuit by performing
There is also a method of using a parasitic diode of a MOSFET as a diode connected in parallel with the MOSFET (Patent Document 1).
しかしながら、特許文献１で開示された同期整流の整流回路は、ダイオードにＭＯＳＦＥＴを並列に接続しているため回路効率を向上することできるものの、並列に部品を構成しているため、回路部品点数が増加して小型化できないという課題がある。
また、交流電源の半周期の間に一度のＭＯＳＦＥＴのオン／オフ動作を行う方式で制御されており、昇圧できる出力電圧範囲は限定的で直流出力電源の高い出力電圧を得る整流回路を実現できないという課題がある。
また、交流電源電流に含まれる高調波電流成分も高いので入力電源の力率は低いという課題がある。
また、ＭＯＳＦＥＴに並列に接続されるダイオードをＭＯＳＦＥＴの寄生ダイオードを用いる方法も示されているが、一般に寄生ダイオードのスイッチング速度は遅いため、それぞれのＭＯＳＦＥＴをオン／オフするスイッチング動作を行うときに、直流出力電源をＭＯＳＦＥＴが短絡して流れる過電流が発生するという課題がある。
このため、交流電源の半周期の間に複数回スイッチング動作を行う場合や、可聴周波数を超える、例えば１５ｋＨｚ以上でスイッチング動作を繰り返す場合には、スイッチング損失が増大して整流回路の回路効率が低下するという課題がある。
さらに、交流電源の半周期の間に複数回のスイッチング動作を行う場合には、２つのうち、いずれかのＭＯＳＦＥＴに電流が通流することになり、別にダイオードを並列に接続した方式に比べてＭＯＳＦＥＴの発熱量が大きいという課題がある。
また、寄生ダイオードに電流が流れているときにゲート信号を印加してチャネル電流を流したときには、ダイオードとしての機能を消失する点については考慮されておらず、ＭＯＳＦＥＴに並列に接続したダイオードを接続した場合に比べて、逆回復時間が増大して直流電源を短絡する短絡電流が増大すると共に、短絡時間が増大し素子の破損に至る可能性があるという課題がある。
However, the rectifier circuit for synchronous rectification disclosed in
In addition, the MOSFET is controlled by turning on/off the MOSFET once during the half cycle of the AC power supply, and the range of output voltage that can be boosted is limited, and a rectifier circuit that obtains a high output voltage of the DC output power supply cannot be realized. There is a problem.
In addition, there is a problem that the power factor of the input power supply is low because the harmonic current component contained in the AC power supply current is also high.
A method using a parasitic diode of the MOSFET as a diode connected in parallel to the MOSFET is also shown. There is a problem that an overcurrent is generated when the MOSFET short-circuits the DC output power supply.
Therefore, when the switching operation is performed multiple times during the half cycle of the AC power supply, or when the switching operation is repeated at a frequency exceeding the audible frequency, for example, 15 kHz or higher, the switching loss increases and the circuit efficiency of the rectifier circuit decreases. There is a problem of
Furthermore, when switching operations are performed multiple times during the half cycle of the AC power supply, a current flows through one of the two MOSFETs, which is different from the method in which diodes are connected in parallel. There is a problem that the MOSFET generates a large amount of heat.
Also, when a current is applied to the parasitic diode and channel current is caused to flow by applying a gate signal, the loss of the function as a diode is not taken into consideration. As compared with the case where the reverse recovery time is increased, the short-circuit current that short-circuits the DC power supply increases, and the short-circuit time increases, which may lead to damage to the element.
本発明は、前記した課題に鑑みて創案されたものであり、交流電源の高調波電流成分を抑制して力率を改善し、高い直流出力電源の直流電圧を得る直流電源を、少ない部品点数で高い回路効率の直流電源装置を提供すること目的とする。また、前記直流電源装置を搭載した効率のよい空気調和機を提供することを目的とする。 The present invention has been devised in view of the above-described problems, and provides a DC power supply that suppresses the harmonic current components of the AC power supply to improve the power factor and obtains a high DC voltage of the DC output power supply with a small number of parts. It is an object of the present invention to provide a DC power supply device with high circuit efficiency. Another object of the present invention is to provide an efficient air conditioner equipped with the DC power supply.
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の直流電源装置は、直流出力電源の正極端子と負極端子との間に直列接続された第１、第２のＭＯＳＦＥＴおよび前記正極端子と負極端子の間に直列接続された第３、第４のＭＯＳＦＥＴを有するブリッジ整流回路と、交流電源の一端と前記第１、第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１、第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１、第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、を備え、前記交流電源の他端が前記第３、第４のＭＯＳＦＥＴの直列接続点に接続され、各前記第１、第２のＭＯＳＦＥＴは、半導体のドリフト領域においてｐ型半導体層とｎ型半導体層とを交互に配置したスーパージャンクション構造を有し、かつ、前記ｐ型半導体層に重金属を拡散させるか、または、重粒子の粒子線を照射されており、前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す、ことを特徴とする。
In order to solve the above problems and achieve the object of the present invention, the following configuration is provided.
That is, the DC power supply device of the present invention includes first and second MOSFETs connected in series between a positive terminal and a negative terminal of a DC output power supply, and a third MOSFET connected in series between the positive terminal and the negative terminal of the DC output power supply. , a bridge rectifier circuit having a fourth MOSFET, a reactor connected between one end of an AC power supply and a series connection point of the first and second MOSFETs, and a positive terminal and a negative terminal of the DC output power supply. A smoothing capacitor connected between the first a control circuit for turning on/off a second MOSFET, the other end of the AC power supply being connected to a series connection point of the third and fourth MOSFETs, each of the first and second MOSFETs being: Having a superjunction structure in which p-type semiconductor layers and n-type semiconductor layers are alternately arranged in a semiconductor drift region, and diffusing a heavy metal in the p-type semiconductor layer or irradiating a particle beam of heavy particles. The control circuit turns off the MOSFET on the side that short-circuits the AC power supply through the reactor and the third MOSFET or the fourth MOSFET, out of the first MOSFET and the second MOSFET, Further, after a predetermined time has passed, the MOSFET on the side conducting to the smoothing capacitor is turned on, and before the predetermined time before the reactor turns on the MOSFET on the side that short-circuits the AC power supply through the third MOSFET or the fourth MOSFET, the The operation of turning off the MOSFET on the side of the smoothing capacitor is repeated a plurality of times within a half cycle of the AC power supply.
また、本発明の空気調和機は、前記直流電源装置を備えることを特徴とする。 Moreover, the air conditioner of this invention is equipped with the said DC power supply device, It is characterized by the above-mentioned.
また、その他の手段は、発明を実施するための形態のなかで説明する。 Other means are also described in the detailed description.
本発明によれば、交流電源の高調波電流成分を抑制して力率を改善し、高い直流出力電源の直流電圧を得る直流電源を、少ない部品点数で高い回路効率の直流電源装置を提供できる。また、前記直流電源装置を搭載した効率のよい空気調和機を提供できる。 According to the present invention, it is possible to provide a DC power supply that suppresses the harmonic current component of the AC power supply to improve the power factor and obtains a high DC voltage of the DC output power supply, and a DC power supply device with a small number of parts and high circuit efficiency. . Also, an efficient air conditioner equipped with the DC power supply can be provided.
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。 EMBODIMENT OF THE INVENTION Hereinafter, the form (it is described as "embodiment" below) for implementing this invention is demonstrated with reference to drawings suitably.
≪第１実施形態≫
本発明の第１実施形態の直流電源装置を、図を参照して説明する。
図１は、本発明の第１実施形態に係る直流電源装置の構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２）と寄生ダイオードの関連を示している。
<<First Embodiment>>
A DC power supply device according to a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a configuration example of a DC power supply device according to a first embodiment of the present invention, (a) showing the configuration of the DC power supply device and the connection relationship between the AC power supply and the load, and (b) shows the relationship between MOSFETs (Q1, Q2) and parasitic diodes.
＜直流電源装置の構成と動作：その１＞
図１の（ａ）において、直流電源装置１００は、ｎ型のＭＯＳＦＥＴ（Ｑ１：第１のＭＯＳＦＥＴ）、ｎ型のＭＯＳＦＥＴ（Ｑ２：第２のＭＯＳＦＥＴ）、ダイオードＤ１（第１のダイオード）、ダイオードＤ２（第２のダイオード）、リアクトル１２、平滑コンデンサ１３、交流電源電圧検出回路１１、直流出力電圧検出回路１５、電流検出回路１４、制御回路１６によって構成されている。
直流電源装置１００の機能、動作の概要は次のとおりである。
直流電源装置１００は、前記のＭＯＳＦＥＴ（Ｑ１，Ｑ２）とダイオードＤ１，Ｄ２とによるブリッジ整流回路によって、交流電圧（電力）を直流電圧（電力）に整流し、平滑コンデンサ１３によって、平滑化、安定化された直流電圧（電力）を出力する。
また、リアクトル１２と、交流電源電圧検出回路１１と直流出力電圧検出回路１５と電流検出回路１４とによる電圧、電流の信号を基に制御回路１６によってＭＯＳＦＥＴ（Ｑ１，Ｑ２）が所定の制御をされることによって、直流電源装置１００は、昇圧動作をするとともに、所定の力率を確保する動作をする。
<Configuration and Operation of DC Power Supply:
In FIG. 1A, the DC
The functions and operations of the DC
The
Further, the MOSFETs (Q1, Q2) are controlled by the
次に、直流電源装置１００の各部の構成と動作について詳しく説明する。
ＭＯＳＦＥＴ（Ｑ１）のソース電極とＭＯＳＦＥＴ（Ｑ２）のドレイン電極が接続され、ＭＯＳＦＥＴ（Ｑ１）のドレイン電極は、直流出力電源の正極端子Ｅｐに接続され、ＭＯＳＦＥＴ（Ｑ２）のソース電極は、直流出力電源の負極端子Ｅｎに接続されている。
ダイオードＤ１のアノードとダイオードＤ２のカソードが接続され、ダイオードＤ１のカソードは正極端子Ｅｐに接続され、ダイオードＤ２のアノードは負極端子Ｅｎに接続されている。
平滑コンデンサ１３の正極（もしくは一端）は正極端子Ｅｐに接続され、負極（もしくは他端）は負極端子Ｅｎに接続されている。
ＭＯＳＦＥＴ（Ｑ１）のドレイン電極とＭＯＳＦＥＴ（Ｑ２）のソース電極は、リアクトル１２を介して交流電源１１０の一端に接続されている。
ダイオードＤ１のアノードとダイオードＤ２のカソードは、交流電源１１０の他端に接続されている。
Next, the configuration and operation of each part of the DC
The source electrode of the MOSFET (Q1) and the drain electrode of the MOSFET (Q2) are connected, the drain electrode of the MOSFET (Q1) is connected to the positive terminal Ep of the DC output power supply, and the source electrode of the MOSFET (Q2) is connected to the DC output. It is connected to the negative terminal En of the power supply.
The anode of the diode D1 and the cathode of the diode D2 are connected, the cathode of the diode D1 is connected to the positive terminal Ep, and the anode of the diode D2 is connected to the negative terminal En.
The positive terminal (or one end) of the
A drain electrode of MOSFET (Q1) and a source electrode of MOSFET (Q2) are connected to one end of
The anode of diode D1 and the cathode of diode D2 are connected to the other end of
以上のように、所定の制御をされるＭＯＳＦＥＴ（Ｑ１，Ｑ２）とダイオードＤ１，Ｄ２とによって、ブリッジ整流回路が構成されるので、交流電源１１０の交流電圧（電力）が前記のブリッジ整流回路で整流されて直流電圧（電力）が平滑コンデンサ１３に蓄積される。
また、正極端子Ｅｐと負極端子Ｅｎとが直流電源装置１００の直流出力電源の端子となっている。
また、平滑コンデンサ１３の両端子、すなわち正極端子Ｅｐと負極端子Ｅｎは、負荷１２０に接続されて、負荷１２０に直流電圧（電力）を供給する。
As described above, the MOSFETs (Q1, Q2) and the diodes D1, D2, which are controlled in a predetermined manner, form a bridge rectifier circuit. The rectified DC voltage (power) is accumulated in the
The positive terminal Ep and the negative terminal En are terminals of the DC output power source of the DC
Both terminals of the
＜寄生ダイオード：その１＞
なお、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）には、図１の（ｂ）に示すように、ソース・ドレイン間に寄生ダイオードＤｐが、ＭＯＳＦＥＴの構造上、必然的に構成される。
この寄生ダイオードＤｐのｐｎ接合面に形成される空乏層に蓄積される電荷によって、前記した、あるいは後記する逆回復電流が生じることになる。
この寄生ダイオードＤｐは、図１の（ａ）においては、記載を省略している。
また、寄生ダイオードＤｐの具体的な構成は、後記する。
<Parasitic Diode:
Note that the MOSFETs (Q1, Q2) inevitably include a parasitic diode Dp between the source and the drain, as shown in FIG. 1(b), due to the structure of the MOSFETs.
The charge accumulated in the depletion layer formed on the pn junction surface of the parasitic diode Dp causes the reverse recovery current described above or later.
The parasitic diode Dp is omitted from FIG. 1(a).
A specific configuration of the parasitic diode Dp will be described later.
＜直流電源装置の構成と動作：その２＞
再び、図１の（ａ）について説明する。
制御回路１６は、交流電源１１０の交流電圧を交流電源電圧検出回路１１と、平滑コンデンサ１３の両端の直流出力電圧を検出する直流出力電圧検出回路１５と、平滑コンデンサ１３に充電する電流を検出する電流検出回路１４と、からの入力信号を演算処理することによって、ＭＯＳＦＥＴ（Ｑ１、Ｑ２）の駆動信号を出力する機能を備えている。
<Configuration and Operation of DC Power Supply: Part 2>
FIG. 1(a) will be described again.
The
ブリッジ整流回路（Ｑ１，Ｑ２，Ｄ１，Ｄ２）は、ＭＯＳＦＥＴ（Ｑ１、Ｑ２）が共にオフ状態であるとすると、交流電源１１０のリアクトル１２に接続される側の端子電圧が他の端子電圧より高い場合には、交流電源１１０から流出する電流は、リアクトル１２とＭＯＳＦＥＴ（Ｑ１）内部の半導体素子のソースとドレイン間のｐｎ接合（寄生ダイオードＤｐ）を通して流れる。そして平滑コンデンサ１３の正極に電荷を供給する。
また、平滑コンデンサ１３の負極から流出する電流は、ダイオードＤ２を通して交流電源１１０に戻る。すなわち、全波整流回路を構成している。
この際、前記のｐｎ接合を通して流れている側のＭＯＳＦＥＴ（Ｑ１）のゲートにオン信号を与えれば、ｐｎ接合層にＭＯＳＦＥＴとしてのチャネル（ｎ）が形成されてソースからドレインの方向、即ち、ＭＯＳＦＥＴ（Ｑ１）の逆方向電流を流すことができる。
なお、「逆方向電流」と表記したのはｎ型のＭＯＳＦＥＴは、通常、ドレインからソースに電流を流すものであり、ソースからドレインに流すことは、逆方向に相当するからである。
In the bridge rectifier circuit (Q1, Q2, D1, D2), if both MOSFETs (Q1, Q2) are in the OFF state, the terminal voltage on the side connected to the
Also, the current flowing out from the negative electrode of the smoothing
At this time, if an ON signal is given to the gate of the MOSFET (Q1) flowing through the pn junction, a channel (n) as a MOSFET is formed in the pn junction layer and the direction from the source to the drain, that is, the MOSFET A reverse current of (Q1) can flow.
The term "reverse current" is used because an n-type MOSFET normally flows a current from the drain to the source, and flowing from the source to the drain corresponds to the reverse direction.
また、交流電源１１０の電圧瞬時値が平滑コンデンサ１３の直流電圧より低い場合には、以下のような昇圧動作を行う。
交流電源１１０のリアクトル１２に接続される側の電圧が高い場合、ＭＯＳＦＥＴ（Ｑ２）をオン（ＯＮ）状態にして、交流電源１１０をリアクトル１２とＭＯＳＦＥＴ（Ｑ２）とダイオードＤ２とを通して短絡し、リアクトル１２にエネルギーを蓄積する。
そして、所定時間の経過後にＭＯＳＦＥＴ（Ｑ２）をオフ（ＯＦＦ）し、ＭＯＳＦＥＴ（Ｑ１）を通して（Ｑ１の寄生ダイオードが導通）、平滑コンデンサ１３に還流電流を供給（リアクトル１２のエネルギーを放出）して電荷を充電する昇圧動作を行う。
この逆方向電流が流れているＭＯＳＦＥＴ（Ｑ１）にオン信号を与えれば、ＭＯＳＦＥＴ（Ｑ１）のｐｎ接合層にＭＯＳＦＥＴとしてのチャネル（ｎ）が形成されてソースからドレインの方向、すなわち、ＭＯＳＦＥＴ（Ｑ１）の逆方向に効率よく還流電流を流すことができる。
Also, when the instantaneous voltage value of the
When the voltage on the side of the
Then, after a predetermined time has passed, the MOSFET (Q2) is turned off (OFF), and the return current is supplied to the smoothing capacitor 13 (the energy of the
If an ON signal is given to the MOSFET (Q1) in which this reverse current is flowing, a channel (n) as a MOSFET is formed in the pn junction layer of the MOSFET (Q1) and the direction from the source to the drain, that is, the MOSFET (Q1 ), the return current can efficiently flow in the opposite direction.
一般にｐｎ接合層に発生する電圧降下（順方向電圧降下）よりもゲートに電圧を印加して電流を流したときのオン抵抗による電圧降下は低いので、ＭＯＳＦＥＴ（Ｑ１）に発生する損失を低減できる。
ただし、交流電源１１０の半周期内で複数回、ＭＯＳＦＥＴ（Ｑ１）とＭＯＳＦＥＴ（Ｑ２）を相補的にオン／オフ（ＯＮ／ＯＦＦ）動作を繰返す場合には、例えば特許文献１のような従来技術では、ＭＯＳＦＥＴ（Ｑ１）にオン信号を印加して逆方向電流が流れている状態で、次のスイッチング動作（Ｑ１をオフ、Ｑ２をオン）をおこなう場合、平滑コンデンサ１３に蓄えられた電荷がＭＯＳＦＥＴ（Ｑ１）とＭＯＳＦＥＴ（Ｑ２）を通して短絡されて過大な電流（逆回復電流）が逆回復時間の間、流れてＱ１またはＱ２が破壊するか、あるいは効率が低下するという問題が起こる。
そのため、本実施形態では、以下に説明するような構成、構造をとる。
In general, the voltage drop due to the on-resistance when a voltage is applied to the gate and current flows is lower than the voltage drop (forward voltage drop) that occurs in the pn junction layer, so the loss that occurs in the MOSFET (Q1) can be reduced. .
However, when the MOSFET (Q1) and MOSFET (Q2) are complementarily turned on and off (ON/OFF) multiple times within the half cycle of the
Therefore, the present embodiment adopts the configuration and structure described below.
本（第１）実施形態では、後記するように、ＭＯＳＦＥＴ（Ｑ１、Ｑ２）のＭＯＳＦＥＴの半導体のドリフト領域において、ドレイン・ソースの電流経路の方向に対して垂直方向にｐ型半導体層とｎ型半導体層を交互に配置した構造（スーパージャンクション構造）を有し、かつ、ＭＯＳＦＥＴに印加される電圧が逆方向電圧から順方向電圧に切替わると同時に、ＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときに生じる逆回復時間に比べてＭＯＳＦＥＴのゲート信号をオフしているときに生じる逆回復時間が短い特性を有するＭＯＳＦＥＴを備える。
さらに、リアクトル１２で電源短絡する側のＭＯＳＦＥＴがオンする所定時間前に逆方向電流が流れている側のＭＯＳＦＥＴをオフするようにした。この構成により、交流電源の半周期に複数回、ＭＯＳＦＥＴ（Ｑ１）をオフ、ＭＯＳＦＥＴ（Ｑ２）をオンしたとき、あるいはＭＯＳＦＥＴ（Ｑ２）をオフ、ＭＯＳＦＥＴ（Ｑ１）をオンしたときに発生する過大な電流を抑制することが可能である。
In the present (first) embodiment, as will be described later, in the semiconductor drift region of the MOSFETs (Q1, Q2), the p-type semiconductor layer and the n-type It has a structure in which semiconductor layers are alternately arranged (superjunction structure), and at the same time that the voltage applied to the MOSFET is switched from the reverse voltage to the forward voltage, the gate signal of the MOSFET is changed from the ON signal to the OFF signal. The MOSFET has a characteristic that the reverse recovery time that occurs when the gate signal of the MOSFET is turned off is shorter than the reverse recovery time that occurs when the MOSFET is switched.
Furthermore, the MOSFET on the side in which the reverse current is flowing is turned off a predetermined time before the MOSFET on the side of the
＜ＭＯＳＦＥＴの構造：その１＞
本発明の第１実施形態に係るＭＯＳＦＥＴの構造を、図２に示すＭＯＳＦＥＴ素子の断面図を参照して説明する。
図２は、図１において用いたＭＯＳＦＥＴ（Ｑ１，Ｑ２）の断面の構造例を示す図であり、（ａ）はＭＯＳＦＥＴの断面構造を示し、（ｂ）はＭＯＳＦＥＴのソースとゲート付近の構造を拡大して示している。
図２で示したＭＯＳＦＥＴは、縦型の構造のＭＯＳＦＥＴである。以下においても縦型の構造のＭＯＳＦＥＴを単にＭＯＳＦＥＴと表記する。
図２の（ａ）および（ｂ）において、ＭＯＳＦＥＴ２００は、ＭＯＳＦＥＴの一方の面（紙面の上部）にソース電極２１１とゲート電極２１２を備え、他方の面（紙面の下部）にドレイン電極２１３を備えている。
<Structure of MOSFET:
The structure of the MOSFET according to the first embodiment of the present invention will be described with reference to the cross-sectional view of the MOSFET device shown in FIG.
FIG. 2 is a diagram showing an example of the cross-sectional structure of the MOSFETs (Q1, Q2) used in FIG. It is shown enlarged.
The MOSFET shown in FIG. 2 is a vertical MOSFET. A MOSFET having a vertical structure is simply referred to as a MOSFET below.
2A and 2B, the
ソース電極２１１は、金属電極２１Ｓを介してｐ＋型半導体層２７とｎ＋型半導体層２６に接続されている。
ゲート電極２１２は、金属電極であるゲート電極２１Ｇに接続されている。ゲート電極２１Ｇの直下（紙面の下方向）には絶縁膜（絶縁層）２８を介して、ｎ＋型半導体層２６とｐ型半導体層２５とｎ型半導体層２２とでｎ型のＭＯＳＦＥＴが部分的に構成されている。
すなわち、ゲート電極２１Ｇが閾値を超えて高電位（Ｈレベル）になると、ｐ型半導体層２５に、電子が誘起されて、ｐ型を形成する不純物原子の影響を凌駕し、ｐ型半導体層２５がｎ型に反転する。つまりチャネル（ｎ）が形成される。そのため、ｎ＋型半導体層２６とｎ型の反転層（２５）とｎ型半導体層２２とがすべてｎ型で並ぶことになるので、導通（オン、ＯＮ）することになる。
また、ｎ＋型半導体層２６は前記したように、金属電極２１Ｓを介してソース電極２１１に接続しており、またｎ型半導体層２２は、ｎ＋型半導体層２４を介してドレイン電極２１３に接続されている。
なお、ｐ＋型半導体層２７は、ｐ型半導体層２５よりも、ｐ型とする３価の不純物元素の濃度が高い。また、ｎ＋型半導体層２６は、ｎ型半導体層２２よりも、ｎ型とする５価の不純物元素の濃度が高い。
The
The
That is, when the
As described above, the n + -
It should be noted that the p + -
また、ゲート電極２１Ｇが高電位（Ｈレベル）になることによって、ｎ型の反転するのは、ゲート電極２１Ｇ直下近傍のｐ型半導体層２５のみならず、ｐ型半導体層２３も、高電位が強まる（より高い電位になる）ことによって、深い層（紙面の下方向）まで、反転層が広がる。
すなわち、ゲート電極２１Ｇが高電位になるにつれ、ｐ型半導体層２５、および、ｐ型半導体層２３がｎ型に反転する領域が広がり、このｎ型に反転した領域とｎ型半導体層２２との接触面積が広がるにつれ、ＭＯＳＦＥＴのオン抵抗は小さくなって良好に導通する。
In addition, when the
That is, as the potential of the
＜寄生ダイオード：その２＞
なお、ソース電極２１１は、金属電極２１Ｓを介してｐ＋型半導体層２７に接続され、ｐ＋型半導体層２７はｐ型半導体層２５に接し、ｐ型半導体層２５はｐ型半導体層２３に接している。
また、ドレイン電極２１３は、ｎ＋型半導体層２４に接続され、ｎ＋型半導体層２４はｎ型半導体層２２に接している。
そして、ｐ型半導体層２３とｐ型半導体層２５は、ｎ型半導体層２２に接している。
以上の構成から、ソース電極２１１－金属電極２１Ｓ－ｐ＋型半導体層２７－ｐ型半導体層２５－ｐ型半導体層２３－ｎ型半導体層２２－ｎ＋型半導体層２４－ドレイン電極２１３の構造によって、ソース電極２１１とドレイン電極２１３との間に存在する寄生ダイオードＤｐとなる。
また、前記のｐ型半導体層２３－ｎ型半導体層２２におけるｐとｎとの接触面が、ソース電極２１１とドレイン電極２１３との間に存在する寄生ダイオードＤｐの根源となる。
なお、ｐ型半導体層２５とｐ型半導体層２３とは、製造工程に差異があるが、ｐ拡散の不純物濃度は略等しい。
<Parasitic Diode: Part 2>
The
Also, the
The p-
From the above configuration, the structure of source electrode 211 -
Further, the contact surface between p and n in the p-type semiconductor layer 23 -n-
Although the p-
＜ＭＯＳＦＥＴの構造：その２＞
図２に示すｎ型のＭＯＳＦＥＴ２００は、ｎ型半導体層２２（ドリフト領域）と表記した領域の材質の導体基板（ウェハー）を基に製造工程が構成される。
このＭＯＳＦＥＴの半導体のドリフト領域において、紙面の左右方向（ドレイン・ソース方向に対して垂直方向）にｐ型半導体層２３とｎ型半導体層２２を交互に配置した構造（スーパージャンクション構造）を有している。
前記の構造を有するＭＯＳＦＥＴ２００のドレイン電極２１３とソース電極２１１間に順方向電圧を加えるとｎ型半導体層２２に広がる空乏層に、紙面の上下方向に均一な電界強度が得られるため高耐圧となる。
なお、ｐ型半導体層２３とｎ＋型半導体層２４との間隔は、耐圧が低下しない程度の距離を確保する。
また、ドリフト領域のｎ型半導体層２２のキャリア濃度を低くできるのでオン抵抗の小さいＭＯＳＦＥＴが実現できる。
また、前記のように、ｐ型半導体層２３とｎ型半導体層２２を交互に配置した構造をとっており、ＭＯＳＦＥＴ２００としてのドレイン・ソース間の対抗面積が広くなっているので、オン抵抗の小さいＭＯＳＦＥＴが実現できる。
<Structure of MOSFET: Part 2>
The manufacturing process of the n-
The semiconductor drift region of this MOSFET has a structure (superjunction structure) in which p-type semiconductor layers 23 and n-type semiconductor layers 22 are alternately arranged in the left-right direction of the paper surface (perpendicular to the drain-source direction). ing.
When a forward voltage is applied between the
The distance between the p-
In addition, since the carrier concentration of the n-
In addition, as described above, the p-
なお、スーパージャンクション構造をとると、ソースとドレイン間に構成したｐｎ接合の面積は、ｐ型半導体層２３を設けていない縦型のＭＯＳＦＥＴに比較して、増大するので、ｐｎ接合部の逆回復時間は増大する。
ただし、ｐ型半導体層２３に重金属を拡散させるか、あるいは、重粒子などの粒子線を照射して、ｐｎ接合部の逆回復時間を短縮する。これは、ｐ型半導体層２３内に重金属や重粒子があると、ｐ型半導体層２３に新たなエネルギー準位が設けられて、電子や正孔の移動が速やかに行われるためである。
When the superjunction structure is adopted, the area of the pn junction formed between the source and the drain is increased compared to a vertical MOSFET without the p-
However, the p-
本実施形態の前記構造により、高耐圧で低オン抵抗、しかも逆回復時間の短いＭＯＳＦＥＴを構成できる。本実施形態では上記構造を有するＭＯＳＦＥＴを備えたので、従来、ＭＯＳＦＥＴに並列に接続していたダイオードは必要がなくなり、整流回路の部品点数を低減して経済的な直流電源回路を構成することができる効果がある。 According to the structure of the present embodiment, a MOSFET having a high breakdown voltage, a low on-resistance, and a short reverse recovery time can be constructed. In this embodiment, since the MOSFET having the above structure is provided, the diode connected in parallel with the MOSFET is no longer necessary, and the number of parts of the rectifier circuit can be reduced to construct an economical DC power supply circuit. There is an effect that can be done.
＜ＭＯＳＦＥＴの逆回復時間＞
次に、ＭＯＳＦＥＴの逆回復時間について説明する。
以下においては、ｎ型のＭＯＳＦＥＴの場合について説明するが、ｐ型のＭＯＳＦＥＴの場合にはソースとドレインに流れる電流が逆になるだけで同様に考えることができる。
<Reverse recovery time of MOSFET>
Next, the reverse recovery time of MOSFET will be described.
In the following, the case of an n-type MOSFET will be explained, but in the case of a p-type MOSFET, the currents flowing through the source and the drain are reversed and the same can be considered.
ｎ型のＭＯＳＦＥＴにおいて、ソース電位を基準にドレイン電位が高い場合を順方向電圧と呼称し、逆にソース電位がドレイン電位より高い場合を逆方向電圧と呼称する。
また、ゲート電圧が閾値以下である場合をオフ状態、ゲート電圧が閾値以上のオン状態と呼称することにする。
また、ｎ型のＭＯＳＦＥＴは、前記したようにソースからドレイン方向にｐｎ接合（寄生ダイオードＤｐ）を備えており、逆方向電圧が印加されたときにＭＯＳＦＥＴがオフ状態にあれば、ソースからドレインに電流が流れるが、この電流を逆方向電流と呼称する。
逆方向電流が流れている状態で、ＭＯＳＦＥＴに順方向電圧が印加されたとき、ｐｎ接合の電荷が排出されることによりドレインからソース方向に流れる電流を逆回復電流と呼称する。また、電流が流れる時間を逆回復時間という。
In an n-type MOSFET, when the drain potential is higher than the source potential, it is called a forward voltage, and conversely, when the source potential is higher than the drain potential, it is called a reverse voltage.
In addition, a state in which the gate voltage is equal to or less than the threshold is referred to as an OFF state, and a state in which the gate voltage is equal to or greater than the threshold is referred to as an ON state.
Further, the n-type MOSFET has a pn junction (parasitic diode Dp) in the direction from the source to the drain as described above. A current flows, and this current is called a reverse current.
When a forward voltage is applied to the MOSFET while a reverse current is flowing, the current flowing from the drain to the source due to the discharge of the pn junction charge is called a reverse recovery current. The time during which current flows is called reverse recovery time.
ＭＯＳＦＥＴ（Ｑ１，Ｑ２）によって、同期整流動作を行うときには、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）のソースからドレイン方向に逆方向電流が流れているときに、高電位のゲート電圧を印加してＭＯＳＦＥＴをオン状態とする。
また、ＭＯＳＦＥＴに順方向電圧が印加するときには同時にゲート電圧を閾値以下としてオフ状態にする。
また、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）に、逆方向電流が流れている状態で順方向電圧を印加したとき、逆方向電流から順方向電流に電流の流れる方向が変わるが、ゲート電圧を閾値以下にしているので、電流は遮断される。
しかし、電流遮断までには時間遅れが生じるので、ドレインからソース方向に電流が流れるが、この電流を逆回復電流、電流が流れる時間を逆回復時間ということにする。
When synchronous rectification is performed by the MOSFETs (Q1, Q2), a high-potential gate voltage is applied to turn on the MOSFETs (Q1, Q2) when a reverse current is flowing from the source to the drain of the MOSFETs (Q1, Q2). and
Further, when a forward voltage is applied to the MOSFET, the gate voltage is simultaneously set to be equal to or lower than the threshold value to turn off the MOSFET.
Also, when a forward voltage is applied to the MOSFETs (Q1, Q2) while a reverse current is flowing, the direction of current flow changes from the reverse current to the forward current. current is interrupted.
However, since there is a time delay before the current is cut off, a current flows from the drain to the source. This current is called the reverse recovery current, and the time during which the current flows is called the reverse recovery time.
＜ＭＯＳＦＥＴの逆回復時間の試験方法＞
本（第１）実施形態の直流電源装置の構成では、ＭＯＳＦＥＴの逆回復時間が回路効率に大きく影響を及ぼす。
高効率の直流電源装置を実現するためには、ゲート電圧を印加しないＭＯＳＦＥＴがオフ状態のときの逆回復時間と、これに対して逆方向電圧から順方向電圧に切替わると同時にＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときに生じる逆回復時間とを比較することが有効である。
<Test method for reverse recovery time of MOSFET>
In the configuration of the DC power supply device of this (first) embodiment, the reverse recovery time of the MOSFET greatly affects the circuit efficiency.
In order to realize a highly efficient DC power supply, the reverse recovery time when the MOSFET to which the gate voltage is not applied is in the OFF state, and the gate signal of the MOSFET at the same time when the reverse voltage is switched to the forward voltage. It is useful to compare the reverse recovery time that occurs when switching from an on signal to an off signal.
《Ｑ１，Ｑ２のゲート信号同時切替時の逆回復時間の測定方法》
図３は、本発明の第１実施形態に係るＭＯＳＦＥＴのゲート電圧印加時の逆回復時間を測定する測定回路を示す図であり、（ａ）はゲート信号同時切替時の逆回復時間を測定する回路例を示し、（ｂ）は逆回復時間測定時のＧａｔｅ信号１とＧａｔｅ信号２と逆方向電流の波形を示している。
図３の（ａ）において、測定回路は、直流電源３１の両極に逆回復時間を測定する供試品であるｎ型のＭＯＳＦＥＴ（Ｑ１）と、ＭＯＳＦＥＴ（Ｑ１）に逆電圧を印加するためのＭＯＳＦＥＴ（Ｑ２）を直列に接続し、ＭＯＳＦＥＴ（Ｑ１）に電流を通流するリアクトル１２により構成されている。
<<Method of measuring reverse recovery time when gate signals of Q1 and Q2 are switched at the same time>>
FIG. 3 is a diagram showing a measurement circuit for measuring the reverse recovery time when the gate voltage is applied to the MOSFET according to the first embodiment of the present invention, and (a) measures the reverse recovery time when the gate signals are simultaneously switched. An example of a circuit is shown, and (b) shows waveforms of
In (a) of FIG. 3, the measurement circuit includes an n-type MOSFET (Q1), which is a test sample for measuring the reverse recovery time, on both poles of the
図３の（ｂ）において、逆回復時間測定時のＭＯＳＦＥＴ（Ｑ１）に印加するＧａｔｅ信号１とＭＯＳＦＥＴ（Ｑ２）に印加するＧａｔｅ信号２の信号発生タイミングと、供試品であるＭＯＳＦＥＴ（Ｑ１）のソースからドレインに流れる逆方向電流Ｉｓｄの波形を示している。
In (b) of FIG. 3, the signal generation timing of
逆回復時間の測定にあたり、まずＧａｔｅ信号２の電圧を立ち上げてＭＯＳＦＥＴ（Ｑ２）をオン状態にしてリアクトル１２を通して直流電源３１を短絡する（図３の（ｂ）には図示していない）。
所定の逆方向電流までリアクトル１２の電流が上昇したらＭＯＳＦＥＴ（Ｑ２）をオフして供試品としてのＭＯＳＦＥＴ（Ｑ１）に還流電流を流す（図３の（ｂ）の初めの状態）。
その後、図３の（ｂ）に示すように、Ｇａｔｅ信号１の電圧を立ち下げる信号をＭＯＳＦＥＴ（Ｑ１）に、Ｇａｔｅ信号２の電圧を立ち上げる信号をＭＯＳＦＥＴ（Ｑ２）に、それぞれ加えて、ＭＯＳＦＥＴ（Ｑ１）をオフし、ＭＯＳＦＥＴ（Ｑ２）をオンする。
ＭＯＳＦＥＴ（Ｑ２）がオンすることによって、ＭＯＳＦＥＴ（Ｑ２）のドレイン電極とＭＯＳＦＥＴ（Ｑ１）のソース電極は低電位となり、ＭＯＳＦＥＴ（Ｑ１）のソース・ドレイン間の電圧は逆方向電圧から順方向電圧に切替わる。
このときにＭＯＳＦＥＴ（Ｑ１）に流れる逆方向電流Ｉｓｄは、図３の（ｂ）に示す波形となり、逆方向電流Ｉｓｄが負の方向、即ちドレインからソースに流れる順方向電流が流れている期間が逆回復時間ｔｄ１である。
In measuring the reverse recovery time, the voltage of the Gate signal 2 is first raised to turn on the MOSFET (Q2) to short-circuit the
When the current in the
After that, as shown in FIG. 3B, a signal for lowering the voltage of
By turning on the MOSFET (Q2), the drain electrode of the MOSFET (Q2) and the source electrode of the MOSFET (Q1) become low potential, and the voltage between the source and the drain of the MOSFET (Q1) changes from the reverse voltage to the forward voltage. switch.
The reverse current Isd flowing through the MOSFET (Q1) at this time has a waveform shown in FIG. This is the reverse recovery time td1.
《Ｑ１のゲート信号オフ状態保持時の逆回復時間の測定方法》
図４は、本発明の第１実施形態に係るＭＯＳＦＥＴのゲート信号オフ状態保持時の逆回復時間を測定する測定回路を示す図であり、（ａ）は供試品のＭＯＳＦＥＴ（Ｑ１）のゲート信号オフ状態保持時の逆回復時間を測定する回路を示し、（ｂ）は逆回復時間測定時のＧａｔｅ信号１とＧａｔｅ信号２と逆方向電流の波形を示している。
図４の（ａ）において、測定回路は、前記の図３（ａ）に示す回路に比べて、供試品のＭＯＳＦＥＴ（Ｑ１）のゲート－ソース間を低抵抗で短絡していること、および図３（ｂ）の逆回復時間の測定に際して、供試品にゲート信号をオフ状態に保持することを除いて、図３の（ａ）と同様である。なお、ゲート－ソース間に低抵抗を備えたのは、測定の際のノイズの影響を低減するためである。
《How to measure the reverse recovery time when the gate signal of Q1 is kept off》
FIG. 4 is a diagram showing a measurement circuit for measuring the reverse recovery time when the gate signal off state of the MOSFET according to the first embodiment of the present invention is held. A circuit for measuring reverse recovery time when a signal is held in an off state is shown, and (b) shows waveforms of
In (a) of FIG. 4, the measurement circuit short-circuits the gate and source of the MOSFET (Q1) of the sample with a lower resistance than the circuit shown in FIG. 3 (a), and The measurement of the reverse recovery time in FIG. 3(b) is the same as in FIG. The reason for providing a low resistance between the gate and source is to reduce the influence of noise during measurement.
図４の（ａ）、（ｂ）において、所定の逆方向電流までリアクトル１２の電流が上昇したらＭＯＳＦＥＴ（Ｑ２）をオフして供試品のＭＯＳＦＥＴ（Ｑ１）のｐｎ接合に還流電流を流す。
その後、図４（ｂ）に示すように、Ｇａｔｅ信号２の電圧を立ち下げるが、Ｇａｔｅ信号１の電圧を立ち上げない。
このときＭＯＳＦＥＴ（Ｑ２）はオンするが、ＭＯＳＦＥＴ（Ｑ１）はオフ状態のままである。
このときに供試品のＭＯＳＦＥＴ（Ｑ１）に流れる逆方向電流Ｉｓｄは図に示す波形となり、逆方向電流Ｉｓｄが負の方向、即ちドレインからソースに流れる順方向電流が流れている期間が逆回復時間ｔｄ２である。
In (a) and (b) of FIG. 4, when the current in the
After that, as shown in FIG. 4B, the voltage of Gate signal 2 is lowered, but the voltage of
At this time, the MOSFET (Q2) is turned on, but the MOSFET (Q1) remains off.
At this time, the reverse current Isd flowing through the MOSFET (Q1) under test has the waveform shown in the figure. It is time td2.
以上、図３における逆回復時間ｔｄ１と、図４における逆回復時間ｔｄ２とを比較すれば、ｔｄ１＞ｔｄ２であることが分かる。
この逆回復時間ｔｄ１と逆回復時間ｔｄ２との差は、図３の（ｂ）においては、Ｇａｔｅ信号２がＬレベルからＨレベルに変わる直前まで、Ｇａｔｅ信号１がＨレベルであったこと、すなわちＭＯＳＦＥＴ（Ｑ１）が直前までオンしていたことである。
これに対して、図４の（ｂ）においては、Ｇａｔｅ信号２がＬレベル（低電位）からＨレベル（高電位）に変わる前後において、Ｇａｔｅ信号１がＬレベルを保っていたことである。
As described above, by comparing the reverse recovery time td1 in FIG. 3 and the reverse recovery time td2 in FIG. 4, it can be seen that td1>td2.
The difference between the reverse recovery time td1 and the reverse recovery time td2 is that the
On the other hand, in (b) of FIG. 4, the
＜本実施形態を構成するＭＯＳＦＥＴの逆回復時間＞
本（第１）実施形態の直流電源装置１００は、ＭＯＳＦＥＴに逆方向電流が流れるときにゲートに電圧を印加しない場合のｐｎ接合層に発生する電圧降下よりもゲートに電圧を印加して電流を流したときのオン抵抗による電圧降下が低いことを利用するものである。
そのため、交流電源１１０の半周期の期間に複数回、２つのＭＯＳＦＥＴ（Ｑ１，Ｑ２）のうち一方が逆方向電流を通電しているときに、他方のＭＯＳＦＥＴ（Ｑ１，Ｑ２）がオンするときには逆回復電流の発生は回避できない。
そこで、本実施形態では、ＭＯＳＦＥＴのオン信号をオフ信号の切替えと同時にＭＯＳＦＥＴに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べてＭＯＳＦＥＴをオフしているときの逆回復時間が短い特性を有するＭＯＳＦＥＴを備える。
<Reverse Recovery Time of MOSFET Constituting this Embodiment>
The DC
Therefore, when one of the two MOSFETs (Q1, Q2) conducts a reverse current a plurality of times during the half cycle of the
Therefore, in the present embodiment, the MOSFET is turned off compared to the reverse recovery time that occurs when the voltage applied to the MOSFET is switched from the reverse voltage to the forward voltage at the same time when the on signal of the MOSFET is switched to the off signal. A MOSFET having a short reverse recovery time characteristic is provided.
この特性を有するＭＯＳＦＥＴを用いることによって、通電していない側のＭＯＳＦＥＴがオンする所定時間前に、逆方向電流が流れている側のＭＯＳＦＥＴのゲート信号をオフすれば、スイッチング動作を行うときには、逆方向電流が通電している側のＭＯＳＦＥＴの半導体の前記に述べた逆回復時間の短いｐｎ接合部を流れるようになり、短絡電流が流れる時間を短くすることができる。
この構成と方法により、直流電源装置１００の回路損失を低減できる。また、交流電源１１０の半周期内に連続的に流れるリアクトル１２の電流を、前記の２つのＭＯＳＦＥＴのどちらか一方に通電するようにオン／オフする動作を複数回繰返すことができる。
By using a MOSFET having this characteristic, if the gate signal of the MOSFET on the side where the reverse current is flowing is turned off a predetermined time before the MOSFET on the non-conducting side turns on, the switching operation can be performed in the reverse direction. The directional current flows through the pn junction having a short reverse recovery time of the semiconductor of the MOSFET on the conducting side, thus shortening the time during which the short-circuit current flows.
With this configuration and method, the circuit loss of the DC
＜直流電源装置の動作＞
第１実施形態の直流電源装置１００（図１）の動作を、図５を参照して説明する。
図５は、図１に示す直流電源装置の電圧、電流波形と制御信号を示す図である。
図５において、紙面の上段から順に、交流電源１１０（図１）の「交流電源波形」、リアクトル１２（図１）の「リアクトル電流波形」、および制御回路１６（図１）の各種の信号と制御信号である「電源同期信号」、「昇圧信号」、「遅延信号」、「前倒信号」、「Ｇａｔｅ信号１」、「Ｇａｔｅ信号２」を表記している。また、横軸は時間（時間の推移）である。
図５における交流電源波形５１１は、１周期分が記載されている。交流電源波形５１１が正の期間の半周期において、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）を駆動するＧａｔｅ信号１、Ｇａｔｅ信号２をオン／オフする動作を３回（複数回）行っている。
このＭＯＳＦＥＴ（Ｑ１，Ｑ２）のオン／オフ動作により、リアクトル１２（図１）のリアクトル電流波形５１３Ａ（５１３Ｂ）は、鋸波状になっている。
<Operation of the DC power supply>
The operation of the DC power supply device 100 (FIG. 1) of the first embodiment will be described with reference to FIG.
FIG. 5 is a diagram showing voltage, current waveforms, and control signals of the DC power supply device shown in FIG.
5, in order from the top of the page, "AC power waveform" of AC power supply 110 (FIG. 1), "Reactor current waveform" of reactor 12 (FIG. 1), and various signals of control circuit 16 (FIG. 1) Control signals "power synchronization signal", "boost signal", "delay signal", "advance signal", "
One cycle of the
Due to the ON/OFF operation of the MOSFETs (Q1, Q2), the reactor current waveform 513A (513B) of the reactor 12 (FIG. 1) has a sawtooth waveform.
《交流電源波形が正の期間》
交流電源波形が正の期間の半周期の各信号の生成について説明する。
図５において、電源同期信号Ａは、交流電源の電圧を検出する交流電源電圧検出回路１１の出力から得られた交流電源の位相情報から生成される。
昇圧信号Ｂ１，Ｂ２，Ｂ３（Ｂ４，Ｂ５，Ｂ６）は、直流出力電圧を検出する直流出力電圧検出回路１５と平滑コンデンサ１３に充電電流を検出する電流検出回路１４の情報から生成される。
昇圧信号Ｂ１，Ｂ２，Ｂ３によって、交流電源１１０を、リアクトル１２を通して短絡する側のＭＯＳＦＥＴ（Ｑ２）を駆動するＧａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）をＨレベルとして生成する。
<Period in which AC power waveform is positive>
The generation of each half-cycle signal in the positive period of the AC power supply waveform will be described.
In FIG. 5, the power supply synchronization signal A is generated from the phase information of the AC power supply obtained from the output of the AC power supply
The boost signals B1, B2, B3 (B4, B5, B6) are generated from the information of the DC output
Gate signals 2 (C1, C2, C3) for driving the MOSFET (Q2) on the side that short-circuits the
また、遅延信号Ｇ１，Ｇ２，Ｇ３は、昇圧信号Ｂ１，Ｂ２，Ｂ３がそれぞれオフしてから所定の遅延時間を経過するように生成される。
また、前倒信号Ｅ２，Ｅ３は、昇圧信号Ｂ２，Ｂ３がそれぞれオンする所定の時間前に生成される。
平滑コンデンサ１３（図１）に電流を供給する側のＭＯＳＦＥＴ（Ｑ１）を駆動するＧａｔｅ信号１（Ｆ１，Ｆ２，Ｆ３）は、Ｇａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）がＬレベル（Ｌｏｗ電位、低電位）の区間において、遅延信号（Ｇ１，Ｇ２，Ｇ３）と前倒信号Ｅ２，Ｅ３がＨレベルでない区間（すなわちＬレベルの区間）において、Ｈレベルとなるように生成される。
The delay signals G1, G2 and G3 are generated such that a predetermined delay time elapses after the boost signals B1, B2 and B3 are turned off.
Advance signals E2 and E3 are generated a predetermined time before the boost signals B2 and B3 are turned on, respectively.
Gate signal 1 (F1, F2, F3) that drives the MOSFET (Q1) that supplies current to the smoothing capacitor 13 (FIG. 1) is L level (Low potential, In the interval of low potential), the delayed signals (G1, G2, G3) and the forward signals E2, E3 are generated so as to be in the H level in the interval where they are not in the H level (that is, in the interval of the L level).
なお、Ｇａｔｅ信号１（Ｆ１，Ｆ２，Ｆ３）を、Ｇａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）がＬレベルになってから遅延信号Ｇ１，Ｇ２，Ｇ３の所定の遅延時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
また、Ｇａｔｅ信号２（Ｃ２，Ｃ３）を、Ｇａｔｅ信号１（Ｆ１，Ｆ２）がＬレベルになってから前倒信号Ｅ２，Ｅ３の所定の時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号１（Ｆ１，Ｆ２）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
このように、Ｇａｔｅ信号１（Ｆ１，Ｆ２，Ｆ３）とＧａｔｅ信号２（Ｃ１，Ｃ２，Ｃ３）との間で互いにＨレベルとなる間に所定の時間を設けることにより、逆回復時間をｔｄ２として、逆回復時間を短くすることができる（ｔｄ２＜ｔｄ１）。
なお、遅延信号（Ｇ１，Ｇ２，Ｇ３）と前倒信号（Ｅ２，Ｅ３）の時間幅は略等しい。
After the Gate signal 1 (F1, F2, F3) is delayed by the predetermined delay time of the delay signals G1, G2, G3 after the Gate signal 2 (C1, C2, C3) becomes L level, , H level is to avoid the influence (reverse recovery time td1) of Gate signal 2 (C1, C2, C3) being at H level.
Also, the Gate signal 2 (C2, C3) is set to H level after the Gate signal 1 (F1, F2) is delayed by the predetermined time of the forward signals E2, E3 after the Gate signal 1 (F1, F2) becomes L level. is to avoid the influence (reverse recovery time is td1) of Gate signal 1 (F1, F2) being at H level.
In this manner, a predetermined time is provided between the Gate signal 1 (F1, F2, F3) and the Gate signal 2 (C1, C2, C3) while each of them becomes H level, so that the reverse recovery time is set to td2. , the reverse recovery time can be shortened (td2<td1).
The delay signals (G1, G2, G3) and the forward signals (E2, E3) have substantially the same time width.
また、交流電源波形が正の期間においては、ＭＯＳＦＥＴ（Ｑ２）がリアクトル１２とダイオードＤ２とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴに相当する。また、ＭＯＳＦＥＴ（Ｑ１）が平滑コンデンサ１３に通流する側のＭＯＳＦＥＴに相当する。
Also, in the period when the AC power supply waveform is positive, the MOSFET (Q2) corresponds to the MOSFET on the side that short-circuits the
《交流電源波形が負の期間》
交流電源波形が負の期間の半周期の各信号の生成について、図５を参照して説明する。なお、正の期間の半周期と重複する説明は適宜、省略する。
図５に示す交流電源波形が負の期間の半周期において、電源同期信号ＡはＬレベルである。この区間においては、昇圧信号Ｂ４，Ｂ５，Ｂ６によって、ＭＯＳＦＥＴ（Ｑ１）を駆動するＧａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）をＨレベルとして生成する。
<Period in which AC power waveform is negative>
The generation of each half-cycle signal in the negative period of the AC power waveform will be described with reference to FIG. Note that the description overlapping with the half cycle of the positive period will be omitted as appropriate.
In the half cycle of the period in which the AC power waveform shown in FIG. 5 is negative, the power synchronization signal A is at L level. In this section, the gate signals 1 (F4, F5, F6) for driving the MOSFET (Q1) are generated at H level by the boost signals B4, B5, B6.
また、遅延信号Ｇ４，Ｇ５，Ｇ６は、昇圧信号Ｂ４，Ｂ５，Ｂ６がそれぞれオフしてから所定の遅延時間を経過するように生成される。
また、前倒信号Ｅ５，Ｅ６は、昇圧信号Ｂ５，Ｂ６がそれぞれオンする所定の時間前に生成される。
ＭＯＳＦＥＴ（Ｑ２）を駆動するＧａｔｅ信号２（Ｃ４，Ｃ５，Ｃ６）は、Ｇａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）がＬレベルの区間において、遅延信号（Ｇ４，Ｇ５，Ｇ６）と前倒信号Ｅ５，Ｅ６がＨレベルでない区間（すなわちＬレベルの区間）において、Ｈレベルとなるように生成される。
Delayed signals G4, G5 and G6 are generated such that a predetermined delay time elapses after boosting signals B4, B5 and B6 are turned off.
Advance signals E5 and E6 are generated a predetermined time before the boost signals B5 and B6 are turned on, respectively.
The Gate signal 2 (C4, C5, C6) driving the MOSFET (Q2) is the delay signal (G4, G5, G6) and the forward signal E5 in the section where the Gate signal 1 (F4, F5, F6) is L level. , E6 are generated so as to be at H level in a section in which they are not at H level (that is, in a section at L level).
なお、Ｇａｔｅ信号２（Ｃ４，Ｃ５，Ｃ６）を、Ｇａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）がＬレベルになってから遅延信号Ｇ４，Ｇ５，Ｇ６の所定の遅延時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号１（（Ｆ４，Ｆ５，Ｆ６）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
また、Ｇａｔｅ信号１（Ｆ５，Ｆ６）を、Ｇａｔｅ信号２（Ｃ４，Ｃ５）がＬレベルになってから前倒信号Ｅ５，Ｅ６の所定の時間の分だけ遅らせた後で、Ｈレベルとするのは、Ｇａｔｅ信号２（Ｃ４，Ｃ５）がＨレベルであったことの影響（逆回復時間がｔｄ１）を避けるためである。
このように、Ｇａｔｅ信号１（Ｆ４，Ｆ５，Ｆ６）とＧａｔｅ信号２（Ｃ４，Ｃ５，Ｃ６）との間で互いにＨレベルとなる間に所定の時間を設けることにより、逆回復時間をｔｄ２として、逆回復時間を短くすることができる（ｔｄ２＜ｔｄ１）。
なお、遅延信号（Ｇ４，Ｇ５，Ｇ６）と前倒信号（Ｅ５，Ｅ６）の時間幅は略等しい。
After the Gate signal 2 (C4, C5, C6) is delayed by the predetermined delay time of the delay signals G4, G5, G6 after the Gate signal 1 (F4, F5, F6) becomes L level, , H level is to avoid the influence (reverse recovery time is td1) of Gate signal 1 ((F4, F5, F6) being H level.
Also, the Gate signal 1 (F5, F6) is set to H level after the Gate signal 2 (C4, C5) is delayed by the predetermined time of the forward signals E5, E6 after the Gate signal 2 (C4, C5) becomes L level. is to avoid the influence of Gate signal 2 (C4, C5) being at H level (reverse recovery time is td1).
In this manner, a predetermined time is provided between the Gate signal 1 (F4, F5, F6) and the Gate signal 2 (C4, C5, C6) to become H level, so that the reverse recovery time is set to td2. , the reverse recovery time can be shortened (td2<td1).
The delay signals (G4, G5, G6) and the forward signals (E5, E6) have approximately the same time width.
また、交流電源波形が負の期間においては、ＭＯＳＦＥＴ（Ｑ１）がリアクトル１２とダイオードしＤ１とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴに相当する。また、ＭＯＳＦＥＴ（Ｑ２）が平滑コンデンサ１３に通流する側のＭＯＳＦＥＴに相当する。
Also, in the period when the AC power waveform is negative, the MOSFET (Q1) is a diode with the
《ダイオードＤ１，Ｄ２の逆回復時間》
ダイオードＤ１，Ｄ２においても逆回復時間は存在するが、第１、第２のＭＯＳＦＥＴの逆回復時間ｔｄ１（図３）、ｔｄ２（図４）よりも長くとも直流電源装置１００（図１）の動作に支障はなく、効率も低減しない。そのため、ダイオードＤ１，Ｄ２は、比較的に安価なダイオードを用いることができる。
<<Reverse recovery time of diodes D1 and D2>>
Although the diodes D1 and D2 also have reverse recovery times, the operation of the DC power supply device 100 (FIG. 1) is not possible even if the reverse recovery times td1 (FIG. 3) and td2 (FIG. 4) of the first and second MOSFETs are longer. and does not reduce efficiency. Therefore, relatively inexpensive diodes can be used as the diodes D1 and D2.
《昇圧動作と力率改善動作の波形、タイミング作成方法》
また、前倒信号によるＧａｔｅ信号をオフするタイミングの作成方法は、昇圧信号をオンするタイミングをディジタル演算によって行う方式の場合において、ディジタル演算によって前倒信号に相当する時間を減算すれば昇圧信号より早い時刻で変化するＧａｔｅ信号を作成できる。
また、昇圧信号をオンするタイミングを変調波と被変調波を比較して行うアナログ方式の場合において、いずれかの変調信号に所定のオフセット量を加算または減算すればよい。
<<Waveforms and Timing Creation Method for Boost Operation and Power Factor Correction Operation>>
As for the method of creating the timing for turning off the Gate signal based on the front-loading signal, in the case of a method in which the timing for turning-on the boosting signal is digitally calculated, if the time corresponding to the front-loading signal is subtracted by digital calculation, A Gate signal that changes at an early time can be created.
Also, in the case of an analog method in which the timing of turning on the boosting signal is determined by comparing the modulating wave and the modulated wave, a predetermined amount of offset may be added or subtracted to or from one of the modulating signals.
また、図５では動作を判りやすく説明するため、交流電源の半周期の期間内に３回オン／オフのスイッチング動作を行った場合の波形を示している。
この３回オン／オフのスイッチング動作（３ショット）を行った場合の波形がリアクトル電流波形５１３Ａ、５１３Ｂであるが、この場合、リアクトル１２における電圧と電流における力率は８５％程度である。
なお、スイッチング回数は、３回に限定されたものではない。
３回より多い複数回繰返した場合や、スイッチング周波数を、可聴周波数を超える例えば１５ｋＨｚ以上の周波数でスイッチングを行った場合にも本構成で実現できる。
スイッチングの回数（ショット数）を増やすことにより、リアクトル１２に流れる交流電源の電流は正弦波により近づけることができるので、高調波電流を抑制することができて、力率を改善できる効果がある。なお、スイッチングの回数（ショット数）が４回の場合においては、力率は９５％程度に達する。
また、スイッチングを１５ｋＨｚ以上の周波数で行えば、力率は１００％に近づき、リアクトル電流波形５１３Ａ，５１３Ｂは限りなく正弦波形に近づくとともに、直流電源装置１００（図１）が、このスイッチング動作によって発生するノイズは、可聴周波数を超える１５ｋＨｚ以上となるので、人間には感知できない領域のノイズとなる。
In addition, FIG. 5 shows waveforms when the on/off switching operation is performed three times within a half-cycle period of the AC power supply in order to explain the operation in an easy-to-understand manner.
Reactor
Note that the number of times of switching is not limited to three.
This configuration can be realized even when the switching is repeated more than three times, or when switching is performed at a frequency exceeding the audible frequency, for example, 15 kHz or higher.
By increasing the number of switching times (the number of shots), the current of the AC power supply flowing through the
Further, when switching is performed at a frequency of 15 kHz or higher, the power factor approaches 100%, the
さらに、逆方向電流が通電している側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）のゲート信号を印加した場合でも、また印加しない場合でも、逆方向電流は連続してＭＯＳＦＥＴ（Ｑ１，Ｑ２）に流れるので、交流電源をリアクトル１２で短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）を駆動する昇圧信号のパルス幅は保持される。
そのため、リアクトル１２に流れる電流の波形は、前記の動作によっては歪まないので、逆方向電流側のスイッチング動作の影響をうけることは無く、これによる交流電源の電流歪みは発生しない。
前記に述べた制御を制御回路１６に備えれば、２つのＭＯＳＦＥＴ（Ｑ１，Ｑ２）のうち、リアクトル１２と、ダイオードＤ１またはダイオードＤ２とを通して交流電源１１０を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）がオフしてから所定時間経過後に直流出力電源の平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンし、リアクトル１２がダイオードＤ１またはダイオードＤ２を通して交流電源を短絡する側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）をオンする所定時間前に平滑コンデンサ１３に流れる側のＭＯＳＦＥＴ（Ｑ１，Ｑ２）を、オフする動作を交流電源１１０の半周期の期間内に複数回繰返すことができる。
Furthermore, the reverse current continuously flows through the MOSFETs (Q1, Q2) regardless of whether or not the gate signal of the MOSFETs (Q1, Q2) to which the reverse current is conducting is applied. The pulse width of the boost signal that drives the MOSFETs (Q1, Q2) on the side that short-circuits the AC power supply with the
Therefore, since the waveform of the current flowing through the
If the
＜スイッチング動作時の電流の通流経路＞
次に。第１実施形態で用いるＭＯＳＦＥＴがオン／オフ動作を行うスイッチング動作時の電流経路について説明する。
<Current path during switching operation>
next. A current path during switching operation in which the MOSFET used in the first embodiment performs ON/OFF operation will be described.
図６は、本発明の第一実施形態に係る動作モード毎の電流通電経路を示す図であり、（ａ）は交流電源１１０の電圧がリアクトル１２に接続する側の方が高い場合の電流経路を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２）が共にオフのときの電流経路を示し、（ｃ）はＭＯＳＦＥＴ（Ｑ１）をオンからオフにしたときの電流経路を示し、（ｄ）はＭＯＳＦＥＴ（Ｑ１）をオフにした状態でＭＯＳＦＥＴ（Ｑ２）をオンしたときの電流経路を示している。 6A and 6B are diagrams showing current conduction paths for each operation mode according to the first embodiment of the present invention, and FIG. , (b) shows the current path when both MOSFETs (Q1 and Q2) are off, (c) shows the current path when the MOSFET (Q1) is turned off from on, and (d) is the MOSFET It shows the current path when the MOSFET (Q2) is turned on while (Q1) is turned off.
図６の（ａ）において、交流電源１１０の電圧がリアクトル１２に接続する側の方が、電位が高いとき、ＭＯＳＦＥＴ（Ｑ２）がオンして、ダイオードＤ２を流れる経路で電源短絡電流が流れる。
なお、換言すれば、ＭＯＳＦＥＴ（Ｑ２）がリアクトル１２とダイオードＤ２とを通して交流電源１１０を短絡する。このときＭＯＳＦＥＴ（Ｑ１）が平滑コンデンサ１３に電流を通流する側のＭＯＳＦＥＴとなる。
In FIG. 6A, when the side where the voltage of the
In other words, MOSFET (Q2) short-circuits
また、図６の（ｂ）において、ＭＯＳＦＥＴ（Ｑ２）がオフしたときには、ＭＯＳＦＥＴ（Ｑ１）はオフ状態にあるので、リアクトル１２に流れる電流は、ＭＯＳＦＥＴ（Ｑ１）の半導体素子内部のｐｎ接合を通して平滑コンデンサ１３に充電電流を供給する。
Further, in FIG. 6(b), when the MOSFET (Q2) is turned off, the MOSFET (Q1) is in the off state, so the current flowing through the
また、図６の（ｃ）において、（ｂ）から遅延時間に相当する所定時間経過後、ＭＯＳＦＥＴ（Ｑ１）にＧａｔｅ信号を与えて内部の半導体のチャネルを通してＭＯＳＦＥＴ（Ｑ１）に逆電流を通流させて素子の損失を低減する。そして、ＭＯＳＦＥＴ（Ｑ２）がオンする前に前倒信号に相当する所定時間前にＭＯＳＦＥＴ（Ｑ１）のＧａｔｅ信号をオフしてＭＯＳＦＥＴ（Ｑ１）内部の半導体のチャネルを閉じてｐｎ接合部に逆電流を通流させる。 In (c) of FIG. 6, after a predetermined time corresponding to the delay time has elapsed from (b), a Gate signal is applied to the MOSFET (Q1) to pass a reverse current through the internal semiconductor channel to the MOSFET (Q1). to reduce the loss of the element. Then, before the MOSFET (Q2) is turned on, the Gate signal of the MOSFET (Q1) is turned off at a predetermined time corresponding to the forward signal to close the channel of the semiconductor inside the MOSFET (Q1) and the reverse current flows through the pn junction. to flow.
また、図６の（ｄ）において、交流電源１１０を、リアクトル１２を介して再度短絡する場合に、ＭＯＳＦＥＴ（Ｑ１）をオフにした状態でＭＯＳＦＥＴ（Ｑ２）をオンする動作を行う。
Further, in FIG. 6(d), when the
以降において、図６の（ａ）、（ｂ）、（ｃ）、（ｄ）に示す動作を交流電源の半周期に渡り複数回繰り返し行う。
なお、別の半周期、すなわち交流電源１１０の電圧がリアクトル１２に接続する側の方が、電位が低いときには、ＭＯＳＦＥＴ（Ｑ１）がリアクトル１２とダイオードＤ１とを通して交流電源１１０を短絡することになる。このときＭＯＳＦＥＴ（Ｑ２）が平滑コンデンサ１３に電流を通流する側のＭＯＳＦＥＴとなる。
Thereafter, the operations shown in (a), (b), (c), and (d) of FIG. 6 are repeated multiple times over the half cycle of the AC power supply.
In another half cycle, that is, when the potential of the side where the voltage of the
本（第１）実施形態では、ＭＯＳＦＥＴのオン信号をオフ信号の切替えと同時にＭＯＳＦＥＴに印加される電圧が逆方向電圧から順方向電圧に切替えたときに生じる逆回復時間に比べて、ＭＯＳＦＥＴをオフしているときの逆回復時間が短い特性を有するＭＯＳＦＥＴを備えている。そのため、図６の（ｄ）に示す電源のリアクトル１２を通して短絡する際に流れる直流電源の短絡電流が流れる時間を短くできる効果があり、これに伴って、短絡電流のピーク電流値を抑制する効果もある。
また、交流電源の半周期の間、ダイオードＤ１またはＤ２は通電状態にありスイッチングによる急激な電圧の変化は発生しない。したがって、逆回復時間はＭＯＳＦＥＴより遅い一般的な整流ダイオードでよい。
また、本実施形態では、ダイオードの逆回復時間が、ＭＯＳＦＥＴをオフしたときの逆回復時間より長いことを特徴とするダイオードを備えている。このため、より安価な直流電源装置１００（図１）を提供できる効果がある。
In the present (first) embodiment, the MOSFET is turned off faster than the reverse recovery time that occurs when the voltage applied to the MOSFET is switched from the reverse voltage to the forward voltage at the same time when the on signal of the MOSFET is switched to the off signal. The MOSFET has a characteristic of short reverse recovery time when the power supply is on. Therefore, there is an effect that the short-circuit current of the DC power supply that flows when short-circuiting through the
In addition, the diode D1 or D2 is in an energized state during the half cycle of the AC power supply, and a sudden change in voltage due to switching does not occur. Therefore, a general rectifying diode whose reverse recovery time is slower than that of MOSFET may be used.
Moreover, in this embodiment, the diode is provided, which is characterized in that the reverse recovery time of the diode is longer than the reverse recovery time when the MOSFET is turned off. Therefore, there is an effect that a more inexpensive DC power supply device 100 (FIG. 1) can be provided.
≪第２実施形態≫
本発明の第２実施形態の直流電源装置を、図を参照して説明する。
図７は、本発明の第２実施形態に係る直流電源装置１００Ｂの構成例を示す図であり、（ａ）は直流電源装置の構成と、交流電源と負荷との接続関係を示し、（ｂ）はＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）の制御信号と関連する各信号を示している。
<<Second embodiment>>
A DC power supply device according to a second embodiment of the present invention will be described with reference to the drawings.
FIG. 7 is a diagram showing a configuration example of a DC
図７の（ａ）において、図１の（ａ）と異なるのは、ＭＯＳＦＥＴ（Ｑ３：第３のＭＯＳＦＥＴ）ＭＯＳＦＥＴ（Ｑ４：第４のＭＯＳＦＥＴ）を図１の（ａ）のダイオードＤ１、ダイオードＤ２の代わりにそれぞれ置き換えたことである。
また、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、制御回路１６によって制御される。
図７の（ａ）の他の構成は、図１の（ａ）の構成と同じであるので重複する説明は省略する。
また、図７の（ｂ）において、図５と異なるのは、Ｇａｔｅ信号３とＧａｔｅ信号４が示されていることである。また、図５のリアクトル電流波形５１３Ａ、５１３Ｂ、５１２は、図７の（ｂ）においては記載を省略している。
図７の（ｂ）の他の記載は、図５の記載と同じであるので重複する説明は省略する。
7(a) differs from FIG. 1(a) in that the MOSFET (Q3: third MOSFET) and MOSFET (Q4: fourth MOSFET) are replaced by diodes D1 and D2 in FIG. 1(a). is replaced by each instead of .
Also, the MOSFETs (Q3, Q4) are controlled by the
The rest of the configuration in FIG. 7(a) is the same as the configuration in FIG. 1(a), so redundant description will be omitted.
7B differs from FIG. 5 in that Gate signal 3 and Gate signal 4 are shown. Also, reactor
The rest of the description in FIG. 7B is the same as the description in FIG. 5, so redundant description will be omitted.
図７の（ａ）においては、ＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）によって、同期整流回路が構成されている。ＭＯＳＦＥＴ（Ｑ３）のゲートの制御信号は、図７の（ｂ）におけるＧａｔｅ信号３に示すように、交流電源波形５１１が正の期間の半周期においてはＬレベルであり、交流電源波形５１１が負の期間の半周期においてはＨレベルである。
また、ＭＯＳＦＥＴ（Ｑ４）のゲートの制御信号は、図７の（ｂ）におけるＧａｔｅ信号４に示すように、交流電源波形５１１が正の期間の半周期においてはＨレベルであり、交流電源波形５１１が負の期間の半周期においてはＬレベルである。
また、ＭＯＳＦＥＴ（Ｑ１）とＭＯＳＦＥＴ（Ｑ２）は、図７の（ｂ）に示すように、それぞれＧａｔｅ信号１、Ｇａｔｅ信号２によって、図５と同様に制御される。
In FIG. 7(a), MOSFETs (Q1, Q2, Q3, Q4) constitute a synchronous rectification circuit. The control signal for the gate of the MOSFET (Q3), as shown by Gate signal 3 in (b) of FIG. is at H level in half the period of .
Further, the control signal for the gate of the MOSFET (Q4) is at the H level in the half cycle of the period in which the
MOSFET (Q1) and MOSFET (Q2) are controlled by
以上の構成によって、前記したように、ＭＯＳＦＥＴ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）によって、ＭＯＳＦＥＴによる同期整流回路が構成されている。
図７の（ａ）における、Ｇａｔｅ信号３、Ｇａｔｅ信号４によって、それぞれ制御されるＭＯＳＦＥＴ（Ｑ３）とＭＯＳＦＥＴ（Ｑ４）は、図１の（ａ）のダイオードＤ１とダイオードＤ２にそれぞれ相当する。ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、ダイオードＤ１，Ｄ２が有している順方向電圧降下に相当するものがなく、また抵抗値も低くすることができるので、整流回路として回路効率が高いという効果がある。
また、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）のような昇圧のためのスイッチング動作をしないので、寄生ダイオードによる逆回復時間が長いことによる影響は少ない。そのため、ＭＯＳＦＥＴ（Ｑ３，Ｑ４）は、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）よりも低コストのＭＯＳＦＥＴを使用することができる。
With the above configuration, as described above, the MOSFETs (Q1, Q2, Q3, Q4) constitute a synchronous rectification circuit using MOSFETs.
MOSFET (Q3) and MOSFET (Q4) respectively controlled by Gate signal 3 and Gate signal 4 in (a) of FIG. 7 correspond to diode D1 and diode D2 in (a) of FIG. 1, respectively. The MOSFETs (Q3, Q4) do not have the forward voltage drop that the diodes D1, D2 have, and the resistance value can be reduced, so that the efficiency of the rectifier circuit is high. .
In addition, since the MOSFETs (Q3, Q4) do not perform a switching operation for boosting voltage unlike the MOSFETs (Q1, Q2), they are less affected by the long reverse recovery time due to the parasitic diodes. Therefore, MOSFETs (Q3, Q4) can use lower cost MOSFETs than MOSFETs (Q1, Q2).
≪第３実施形態≫
本発明の第３実施形態の空気調和機について説明する。第３実施形態は、第１実施形態の直流電源装置を搭載した空気調和機である。
<<Third Embodiment>>
An air conditioner according to a third embodiment of the present invention will be described. 3rd Embodiment is an air conditioner which mounts the DC power supply device of 1st Embodiment.
＜直流電源装置を搭載した空気調和機＞
図８は、本発明の第３実施形態に係る空気調和機３００の構成例を示す図である。
図８において、空気調和機３００は、第１実施形態の直流電源装置１００（図１）に、インバータ回路８１、圧縮機８２、熱交換器８３，８５と減圧器８４とを備えたものである。
インバータ回路８１は、直流電源装置１００（図１）の平滑コンデンサ１３の出力部に接続され、直流電圧（電力）から３相交流電圧（電力）を生成している。
電動機（不図示）を備えた圧縮機８２は、インバータ回路８１の出力した３相交流電圧（電力）で動作する。
また、圧縮機８２と熱交換器８３と減圧器８４と熱交換器８５とによって、冷凍サイクルを構成する。
<Air conditioner with DC power supply>
FIG. 8 is a diagram showing a configuration example of an
In FIG. 8, an
The
A
空気調和機３００は、部屋を冷房または暖房する機能を有し、設定温度と部屋の温度に差がある場合には直流電源装置１００（図１）から供給する電力は大きい。
したがって、電源ブレーカ容量の限界まで電力を必要とするモードがあり、その際、交流側の力率が高い方が最大電力を取り出すことができる。
また、直流電源装置１００は、直流出力電圧が高い方が電流を少なくすることができるので、圧縮機をより高速で回転することが可能であり、空気調和機３００の最大冷凍能力を引き出せる。
本（第３）実施形態では、高力率で高出力電圧を高効率で直流電源装置１００を実現できるので、この直流電源装置１００を搭載した空気調和機３００は、最大冷凍能力を引き出せる効果があり、消費電力の少ない空気調和機を実現できる効果がある。
Therefore, there is a mode that requires power up to the limit of the power supply breaker capacity, and in such a case, the highest power factor on the AC side can extract the maximum power.
In addition, the
In the present (third) embodiment, the
１１ 交流電源電圧検出回路
１２ リアクトル
１３ 平滑コンデンサ
１４ 電流検出回路
１５ 直流出力電圧検出回路
１６ 制御回路
１００，１００Ｂ 直流電源装置
１１０ 交流電源
１２０ 負荷
２２ ｎ型半導体層
２３，２５ ｐ型半導体層
２４，２６ ｎ＋型半導体層
２７ ｐ＋型半導体層
２８ 絶縁膜（絶縁層）
２００，Ｑ１，Ｑ２，Ｑ３，Ｑ４ ＭＯＳＦＥＴ
２１Ｓ，２１Ｇ 金属電極
２１１ ソース電極
２１２ ゲート電極
２１３ ドレイン電極
３１ 直流電源
３００ 空気調和機
８１ インバータ回路
８２ 圧縮機
８３，８５ 熱交換器
８４ 減圧器
Ｄ１，Ｄ２，Ｄｐ ダイオード
200, Q1, Q2, Q3, Q4 MOSFETs
21S,
Claims (5)
交流電源の一端と前記第１、第２のＭＯＳＦＥＴの直列接続点との間に接続されたリアクトルと、
前記直流出力電源の正極端子と負極端子の間に接続された平滑コンデンサと、
前記交流電源の半周期内に、前記リアクトルに流れる電流を前記第１、第２のＭＯＳＦＥＴのどちらか一方に通電する動作を複数回繰り返すように前記第１、第２のＭＯＳＦＥＴをオン／オフさせる制御回路と、
を備え、
前記交流電源の他端が前記第３、第４のＭＯＳＦＥＴの直列接続点に接続され、
各前記第１、第２のＭＯＳＦＥＴは、半導体のドリフト領域においてｐ型半導体層とｎ型半導体層とを交互に配置したスーパージャンクション構造を有し、かつ、前記ｐ型半導体層に重金属を拡散させるか、または、重粒子の粒子線を照射されており、
前記制御回路は、前記第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴのうち、前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴとを通して前記交流電源を短絡する側のＭＯＳＦＥＴをオフし、さらに所定時間経過後に、前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオンし、前記リアクトルが前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して交流電源を短絡する側のＭＯＳＦＥＴをオンする所定時間前に前記平滑コンデンサに通流する側のＭＯＳＦＥＴをオフする動作を、前記交流電源の半周期内に複数回繰返す、
ことを特徴とする直流電源装置。 A bridge rectifier circuit having first and second MOSFETs connected in series between a positive terminal and a negative terminal of a DC output power supply and third and fourth MOSFETs connected in series between the positive terminal and the negative terminal. When,
a reactor connected between one end of an AC power supply and a series connection point of the first and second MOSFETs;
a smoothing capacitor connected between a positive terminal and a negative terminal of the DC output power supply;
The first and second MOSFETs are turned on/off so as to repeat the operation of passing the current flowing through the reactor to either one of the first and second MOSFETs a plurality of times within a half cycle of the AC power supply. a control circuit;
with
the other end of the AC power supply is connected to a series connection point of the third and fourth MOSFETs;
Each of the first and second MOSFETs has a superjunction structure in which a p-type semiconductor layer and an n-type semiconductor layer are alternately arranged in a semiconductor drift region, and heavy metal is diffused into the p-type semiconductor layer. Or, being irradiated with a particle beam of heavy particles,
The control circuit turns off the MOSFET on the side of short-circuiting the AC power supply through the reactor and the third MOSFET or the fourth MOSFET among the first MOSFET and the second MOSFET, and furthermore, a predetermined time elapses After that, the MOSFET on the side conducting to the smoothing capacitor is turned on, and the smoothing capacitor is turned on for a predetermined time before the reactor turns on the MOSFET on the side that short-circuits the AC power supply through the third MOSFET or the fourth MOSFET. Repeating the operation of turning off the MOSFET on the flowing side a plurality of times within a half cycle of the AC power supply;
A DC power supply device characterized by:
前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号のパルス幅は、前記リアクトルに流れる電流と電圧との力率が８５％以上となるように変調される、
ことを特徴とする直流電源装置。 In claim 1,
The pulse width of the drive signal for the MOSFET on the side that short-circuits the AC power supply through the reactor and the third MOSFET or the fourth MOSFET is such that the power factor of the current and voltage flowing through the reactor is 85% or more. modulated,
A DC power supply device characterized by:
前記リアクトルと前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴを通して前記交流電源を短絡する側のＭＯＳＦＥＴの駆動信号は、３ショット以上である、
ことを特徴とする直流電源装置。 In claim 1,
The drive signal of the MOSFET on the side that short-circuits the AC power supply through the reactor and the third MOSFET or the fourth MOSFET is 3 shots or more.
A DC power supply device characterized by:
前記第３のＭＯＳＦＥＴ又は第４のＭＯＳＦＥＴの逆回復時間が、前記第１、第２のＭＯＳＦＥＴのゲート信号をオン信号からオフ信号に切替えたときの逆回復時間よりも長い、
ことを特徴とする直流電源装置。 In claim 1,
The reverse recovery time of the third MOSFET or the fourth MOSFET is longer than the reverse recovery time when the gate signals of the first and second MOSFETs are switched from an on signal to an off signal,
A DC power supply device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022114496A JP7281589B2 (en) | 2019-10-16 | 2022-07-19 | DC power supply device and air conditioner equipped with the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019189638A JP6873207B2 (en) | 2019-10-16 | 2019-10-16 | DC power supply and air conditioner equipped with it |
| JP2021070842A JP7116439B2 (en) | 2019-10-16 | 2021-04-20 | DC power supply device and air conditioner equipped with the same |
| JP2022114496A JP7281589B2 (en) | 2019-10-16 | 2022-07-19 | DC power supply device and air conditioner equipped with the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021070842A Division JP7116439B2 (en) | 2019-10-16 | 2021-04-20 | DC power supply device and air conditioner equipped with the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022132507A true JP2022132507A (en) | 2022-09-08 |
| JP7281589B2 JP7281589B2 (en) | 2023-05-25 |
Family
ID=87884922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022114496A Active JP7281589B2 (en) | 2019-10-16 | 2022-07-19 | DC power supply device and air conditioner equipped with the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7281589B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303775A (en) * | 1993-04-14 | 1994-10-28 | Sansha Electric Mfg Co Ltd | Rectification circuit |
| WO2010024433A1 (en) * | 2008-09-01 | 2010-03-04 | ローム株式会社 | Semiconductor device and manufacturing method thereof |
| JP2012143154A (en) * | 2012-04-12 | 2012-07-26 | Mitsubishi Electric Corp | Dc power supply, refrigeration cycle device equipped with the same, and air conditioner and refrigerator mounting the same |
| JP2014099946A (en) * | 2011-03-07 | 2014-05-29 | Panasonic Corp | Step-up pfc control unit |
| JP2015139301A (en) * | 2014-01-23 | 2015-07-30 | サンケン電気株式会社 | Power factor improvement circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6303775B2 (en) | 2014-04-28 | 2018-04-04 | 沖電気工業株式会社 | Medium accumulation apparatus and medium transaction apparatus |
-
2022
- 2022-07-19 JP JP2022114496A patent/JP7281589B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303775A (en) * | 1993-04-14 | 1994-10-28 | Sansha Electric Mfg Co Ltd | Rectification circuit |
| WO2010024433A1 (en) * | 2008-09-01 | 2010-03-04 | ローム株式会社 | Semiconductor device and manufacturing method thereof |
| JP2014099946A (en) * | 2011-03-07 | 2014-05-29 | Panasonic Corp | Step-up pfc control unit |
| JP2012143154A (en) * | 2012-04-12 | 2012-07-26 | Mitsubishi Electric Corp | Dc power supply, refrigeration cycle device equipped with the same, and air conditioner and refrigerator mounting the same |
| JP2015139301A (en) * | 2014-01-23 | 2015-07-30 | サンケン電気株式会社 | Power factor improvement circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7281589B2 (en) | 2023-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7116439B2 (en) | DC power supply device and air conditioner equipped with the same | |
| US9887638B2 (en) | Power conversion apparatus with frequency operation change based on input voltage | |
| WO2012176403A1 (en) | Boost-type ac/dc converter | |
| JP5911553B1 (en) | DC converter | |
| JP5835679B1 (en) | Power conversion circuit and applied power conversion device | |
| JP2017130997A (en) | Insulated bidirectional dc-dc converter and control method of the same | |
| JP2006331965A (en) | Induction heating device | |
| US20140252877A1 (en) | Artificial mains network in the secondary circuit of the contactless energy transfer | |
| US7915879B2 (en) | Switching converter including a rectifier element with nonlinear capacitance | |
| US11101728B2 (en) | Power converting apparatus, motor drive control apparatus, blower, compressor, and air conditioner | |
| KR20160134470A (en) | Dc power unit and air conditioner | |
| JP2007115871A (en) | High resistance voltage semiconductor switching element and switching power source using the same | |
| US11909299B2 (en) | Power converting apparatus, motor driving apparatus, and air conditioner | |
| JP6605887B2 (en) | DC power supply device and air conditioner equipped with the same | |
| JP7281589B2 (en) | DC power supply device and air conditioner equipped with the same | |
| US20210099081A1 (en) | Rectifying circuit and power supply device | |
| CN110809854B (en) | AC/DC converter, motor drive controller, blower, compressor, and air conditioner | |
| JPWO2013132726A1 (en) | DC-DC converter | |
| JP2008099348A (en) | Dc-dc converter | |
| JP7162747B2 (en) | DC power supplies, motor drives, blowers, compressors and air conditioners | |
| JP5264869B2 (en) | High voltage semiconductor switching element and switching power supply device using the same | |
| JP7162746B2 (en) | DC power supplies, motor drives, blowers, compressors and air conditioners | |
| JP2013146131A (en) | Dc power supply unit | |
| KR20180008990A (en) | Power device arrangement of single phase inverter with reduced common mode noise for power loss reduction | |
| WO2021130812A1 (en) | Power conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220816 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230411 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7281589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |