JP2022128832A - Imaging device, imaging device control method, and program - Google Patents

Imaging device, imaging device control method, and program Download PDF

Info

Publication number
JP2022128832A
JP2022128832A JP2021027272A JP2021027272A JP2022128832A JP 2022128832 A JP2022128832 A JP 2022128832A JP 2021027272 A JP2021027272 A JP 2021027272A JP 2021027272 A JP2021027272 A JP 2021027272A JP 2022128832 A JP2022128832 A JP 2022128832A
Authority
JP
Japan
Prior art keywords
synchronization signal
imaging
display
phase difference
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021027272A
Other languages
Japanese (ja)
Inventor
晃一 金島
Koichi Kaneshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021027272A priority Critical patent/JP2022128832A/en
Publication of JP2022128832A publication Critical patent/JP2022128832A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

To provide an imaging device capable of accumulating charges in an intended accumulation time while correcting a phase difference between an imaging synchronization signal and a display synchronization signal, an imaging device control method, and a program.SOLUTION: The imaging device 100 generates an image signal for one frame on the basis of the charges accumulated from the start of resetting of an image capturing element 106 to the transition of the active level in a plurality of cycles of an imaging synchronization signal, and causes a display device 112 to display the image on the basis of the image signal. Further, the imaging device 100 controls the period of the imaging synchronization signal on the basis of the phase difference between the imaging synchronization signal and a display synchronization signal. The imaging device 100 delays a reset time by the length of the period of the imaging synchronization signal to correct the phase difference between the imaging synchronization signal and the display synchronization signal.SELECTED DRAWING: Figure 1

Description

本発明は、撮像装置、撮像装置の制御方法、及びプログラムに関する。 The present invention relates to an imaging device, an imaging device control method, and a program.

ＣＣＤ素子やＣＭＯＳ素子等から構成される撮像素子によって得られた画像を、リアルタイムでＬＣＤ等の表示装置に表示する機能（スルー画表示機能、ライブビュー表示機能等と呼ばれる）を備える撮像装置としてのデジタルカメラが知られている。 As an imaging device equipped with a function (called through image display function, live view display function, etc.) to display an image obtained by an image sensor composed of a CCD element, a CMOS element, etc. on a display device such as an LCD in real time. Digital cameras are known.

このような機能を備えるデジタルカメラでは、撮像素子が蓄積した電荷に基づいて生成された画像信号に基づいて表示装置に画像が表示される。このとき、撮像素子は、所定の周期でアクティブレベルに遷移する撮像同期信号に従って駆動される。また、表示装置は、撮像同期信号と異なる表示同期信号であって所定の周期でアクティブレベルに遷移する表示同期信号に従って駆動される。 A digital camera having such a function displays an image on a display device based on an image signal generated based on charges accumulated in an imaging device. At this time, the imaging element is driven according to an imaging synchronization signal that transitions to an active level at a predetermined cycle. In addition, the display device is driven according to a display synchronization signal that is different from the imaging synchronization signal and transitions to the active level at a predetermined cycle.

例えば、撮像同期信号が表示同期信号と非同期であると、撮像が行われてから画像が表示されるまでの時間差がフレーム毎に異なってしまう。この場合、画像の撮像が表示のタイミングに間に合わずに前のフレームの画像が続けて表示されたり、逆に画像の表示が撮像のタイミングに間に合わずに撮像された画像の一部が表示されなかったりしてライブビュー表示の品質が低下してしまう。これに対し、従来のデジタルカメラは、例えば、撮像同期信号と表示同期信号の位相差に基づいて、撮像同期信号が表示同期信号と同期するように撮像同期信号の周期を制御する（例えば、特許文献１参照）。 For example, if the imaging synchronization signal is asynchronous with the display synchronization signal, the time difference from imaging to display of the image will differ for each frame. In this case, the image is not picked up in time for display, and the image of the previous frame is displayed continuously. Otherwise, the quality of the live view display is degraded. On the other hand, conventional digital cameras control the period of the imaging synchronization signal based on the phase difference between the imaging synchronization signal and the display synchronization signal, for example, so that the imaging synchronization signal is synchronized with the display synchronization signal. Reference 1).

特開２００７－２９５０９６号公報JP 2007-295096 A

しかしながら、上述したように表示同期信号と同期するように撮像同期信号の周期を制御すると、電荷の蓄積時間が意図した蓄積時間とずれてしまう。ここで、撮像装置では、例えば、１フレーム分の画像信号は、撮像素子のリセットを行ってから撮像同期信号がアクティブレベルに遷移するまでの間に撮像素子に蓄積された電荷に基づいて生成される。上述した特許文献１のように、撮像同期信号と表示同期信号の位相差に基づいて、撮像同期信号の周期を制御すると、撮像同期信号の周期を制御した分だけ電荷の蓄積時間が意図した蓄積時間とずれてしまう。特に、撮像素子のリセットを行ってから撮像同期信号の複数周期目のアクティブレベルの遷移までといった比較的長い時間電荷を蓄積する場合、意図した蓄積時間とのずれ量が増大してしまう。このように、従来では、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができない。 However, if the cycle of the imaging synchronization signal is controlled so as to synchronize with the display synchronization signal as described above, the charge accumulation time will deviate from the intended accumulation time. Here, in the imaging device, for example, the image signal for one frame is generated based on the charge accumulated in the imaging device after the imaging device is reset until the imaging synchronization signal transitions to the active level. be. If the period of the imaging synchronization signal is controlled based on the phase difference between the imaging synchronization signal and the display synchronization signal as in the above-mentioned Patent Document 1, the charge accumulation time corresponding to the controlled period of the imaging synchronization signal is the intended accumulation. time slips away. In particular, when the charge is accumulated for a relatively long time from resetting the image pickup device to transition of the active level in the plural cycles of the image pickup synchronization signal, the amount of deviation from the intended accumulation time increases. As described above, conventionally, it is not possible to accumulate charges for an intended accumulation time while correcting the phase difference between the imaging synchronization signal and the display synchronization signal.

本発明の目的は、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができる撮像装置、撮像装置の制御方法、及びプログラムを提供することにある。 An object of the present invention is to provide an imaging device, a control method for the imaging device, and a program capable of accumulating charges for an intended accumulation time while correcting the phase difference between the imaging synchronization signal and the display synchronization signal. be.

上記目的を達成するために、本発明の撮像装置は、撮像素子及び表示手段を備える撮像装置であって、前記撮像素子に蓄積された電荷に基づいて生成された画像信号に基づいて前記表示手段に画像を表示する撮像装置において、前記撮像素子への電荷の蓄積を開始するための前記撮像素子のリセットを開始するリセット時間を設定するリセット時間設定手段と、前記撮像素子を駆動させる撮像同期信号であって所定の周期でアクティブレベルに遷移する撮像同期信号を生成する撮像同期信号生成手段と、前記表示手段を駆動させる表示同期信号であって所定の周期でアクティブレベルに遷移する表示同期信号を生成する表示同期信号生成手段と、前記撮像同期信号及び前記表示同期信号の位相差に基づいて、前記撮像同期信号の周期を制御する制御手段と、前記撮像素子のリセットを行ってから前記撮像同期信号の複数周期目のアクティブレベルの遷移までの間に蓄積した電荷に基づいて１フレーム分の画像信号が生成され、前記リセット時間設定手段は、前記撮像同期信号及び前記表示同期信号の位相差を補正するために前記撮像同期信号の周期を長くした分、前記リセット時間を遅らせることを特徴とする。 In order to achieve the above object, an image pickup apparatus of the present invention is an image pickup apparatus comprising an image pickup device and display means, wherein the image signal generated by the image pickup device is generated based on the charge accumulated in the image pickup device. an image pickup apparatus for displaying an image in a vertical direction, comprising reset time setting means for setting a reset time for starting the reset of the image pickup device for starting charge accumulation in the image pickup device; and an imaging synchronization signal for driving the image pickup device. an imaging synchronization signal generating means for generating an imaging synchronization signal that transitions to an active level in a predetermined cycle; and a display synchronization signal that drives the display means and is a display synchronization signal that transitions to an active level in a predetermined cycle. display synchronization signal generation means for generating; control means for controlling the cycle of the imaging synchronization signal based on the phase difference between the imaging synchronization signal and the display synchronization signal; and the imaging synchronization after resetting the imaging element. An image signal for one frame is generated based on the charge accumulated until the transition of the active level in a plurality of cycles of the signal, and the reset time setting means adjusts the phase difference between the imaging synchronization signal and the display synchronization signal. The reset time is delayed by the lengthened period of the imaging synchronization signal for correction.

本発明によれば、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができる。 According to the present invention, charges can be accumulated for an intended accumulation time while correcting the phase difference between the imaging synchronization signal and the display synchronization signal.

本発明の第１の実施の形態に係る撮像装置の構成を概略的に示すブロック図である。1 is a block diagram schematically showing the configuration of an imaging device according to a first embodiment of the present invention; FIG. 図１の撮像素子の構成を概略的に示すブロック図である。FIG. 2 is a block diagram schematically showing the configuration of the imaging device in FIG. 1; FIG. 図２の画素及びＡＤＣの構成を概略的に示す回路図である。3 is a circuit diagram schematically showing the configuration of a pixel and an ADC in FIG. 2; FIG. 図１の撮像装置が起動してから１フレーム分の画像信号を生成するための電荷の読み出しを行うまでの流れを説明するための図である。FIG. 2 is a diagram for explaining a flow from activation of the imaging device of FIG. 1 to readout of charges for generating an image signal for one frame; 表示同期信号と撮像同期信号の位相差の発生を説明するための図である。FIG. 4 is a diagram for explaining generation of a phase difference between a display synchronization signal and an imaging synchronization signal; 図１の撮像装置によって行われる周期補正設定処理の手順を示すフローチャートである。2 is a flowchart showing a procedure of period correction setting processing performed by the imaging device of FIG. 1; 図４の表示同期信号との周期補正設定を説明するための図である。5 is a diagram for explaining a period correction setting with the display synchronization signal of FIG. 4; FIG. 図４のリセット設定処理の手順を示すフローチャートである。FIG. 5 is a flowchart showing a procedure of reset setting processing in FIG. 4; FIG. 本発明の第２の実施の形態に係る撮像装置の構成を概略的に示すブロック図である。FIG. 4 is a block diagram schematically showing the configuration of an imaging device according to a second embodiment of the present invention; FIG. 図９の撮像装置における表示同期信号と撮像同期信号の位相差の発生を説明するための図である。FIG. 10 is a diagram for explaining generation of a phase difference between a display synchronization signal and an imaging synchronization signal in the imaging apparatus of FIG. 9; 図９の撮像装置によって実行される周期補正設定処理の手順を示すフローチャートである。FIG. 10 is a flowchart showing a procedure of period correction setting processing executed by the imaging device of FIG. 9; FIG. 図１１の周期補正設定処理による表示同期信号との周期補正設定を説明するための図である。12A and 12B are diagrams for explaining a cycle correction setting with a display synchronization signal by the cycle correction setting process of FIG. 11; FIG. 図９の撮像装置によって実行されるリセット設定処理の手順を示すフローチャートである。FIG. 10 is a flowchart showing a procedure of reset setting processing executed by the imaging device of FIG. 9; FIG. 図１３のステップＳ１３０１の別源振位相差取得処理の手順を示すフローチャートである。FIG. 14 is a flowchart showing the procedure of another source oscillation phase difference acquisition process in step S1301 of FIG. 13; FIG. 図１４のステップＳ１４０２のＣｌｏｃｋＥｒｒｏｒ算出処理の手順を示すフローチャートである。FIG. 15 is a flowchart showing a procedure of ClockError calculation processing in step S1402 of FIG. 14; FIG. 図９の撮像装置が起動してから１フレーム目の電荷の蓄積を開始するまでの流れを説明するための図である。FIG. 10 is a diagram for explaining the flow from the activation of the imaging device of FIG. 9 to the start of charge accumulation for the first frame; 図１４の別源振位相差取得処理の別の手順を示すフローチャートである。FIG. 15 is a flowchart showing another procedure of another source oscillation phase difference acquisition process of FIG. 14; FIG. 図１７のステップＳ１７０３の他のＣｌｏｃｋＥｒｒｏｒ算出処理の手順を示すフローチャートである。FIG. 18 is a flowchart showing the procedure of another ClockError calculation process in step S1703 of FIG. 17; FIG. 或るフレームの電荷の蓄積時における別源振位相差ＣｌｏｃｋＥｒｒｏｒの算出を説明するための図である。FIG. 10 is a diagram for explaining calculation of another source oscillation phase difference ClockError when accumulating charges in a certain frame; 図９の撮像装置の変形例の構成を概略的に示すブロック図である。FIG. 10 is a block diagram schematically showing the configuration of a modified example of the imaging device of FIG. 9;

以下、本発明の実施の形態について図面を参照しながら詳述する。まず、本発明の第１の実施の形態に係る撮像装置について説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, an imaging device according to the first embodiment of the present invention will be described.

図１は、本発明の第１の実施の形態に係る撮像装置１００の構成を概略的に示すブロック図である。図１において、撮像装置１００は、レンズ駆動部１０１、レンズ１０２、シャッタ・絞り駆動部１０３、メカニカルシャッタ（以下、「メカシャッタ」とする）１０４、絞り１０５、撮像素子１０６、撮像信号処理回路１０７、メモリ部１０８、全体制御演算部１０９、記録媒体１１０、記録媒体制御Ｉ／Ｆ部１１１、表示装置１１２、外部Ｉ／Ｆ部１１３、メモリ部１１４、操作部１１５、クロック源振１１６、表示クロック生成部１１７、表示同期信号生成部１１８、撮像クロック生成部１１９、及び撮像同期信号生成部１２０を備える。 FIG. 1 is a block diagram schematically showing the configuration of an imaging device 100 according to the first embodiment of the invention. In FIG. 1, an imaging apparatus 100 includes a lens driving unit 101, a lens 102, a shutter/aperture driving unit 103, a mechanical shutter (hereinafter referred to as a "mechanical shutter") 104, an aperture 105, an imaging device 106, an imaging signal processing circuit 107, Memory unit 108, overall control calculation unit 109, recording medium 110, recording medium control I/F unit 111, display device 112, external I/F unit 113, memory unit 114, operation unit 115, clock source 116, display clock generation A unit 117 , a display synchronization signal generation unit 118 , an imaging clock generation unit 119 , and an imaging synchronization signal generation unit 120 are provided.

レンズ駆動部１０１は、ズームやフォーカスといったレンズ１０２の駆動制御を行う。シャッタ・絞り駆動部１０３は、メカシャッタ１０４及び絞り１０５の駆動制御を行う。レンズ１０２を通った被写体像は、絞り１０５によって適切な光量に調整され、撮像素子１０６上の撮像面に結像される。撮像素子１０６上の撮像面に結像した被写体像は、後述する図３のフォトダイオード３０１によって光電変換され、更にゲイン調整や、アナログ信号からデジタル信号へ変換するＡ／Ｄ変換が行われ、Ｒ、Ｇｒ、Ｇｂ、Ｂの信号として撮像信号処理回路１０７へ送信される。撮像信号処理回路１０７は、ノイズを軽減するローパスフィルタ処理、シェーディング処理、ＷＢ処理等の各種画像信号処理を行い、また、各種補正処理や画像データの圧縮等を行う。 A lens drive unit 101 performs drive control of a lens 102 such as zooming and focusing. A shutter/diaphragm driving unit 103 drives and controls a mechanical shutter 104 and a diaphragm 105 . A subject image that has passed through the lens 102 is adjusted to an appropriate amount of light by a diaphragm 105 and formed on an imaging surface of an imaging device 106 . A subject image formed on the imaging surface of the imaging device 106 is photoelectrically converted by a photodiode 301 shown in FIG. , Gr, Gb, and B are transmitted to the imaging signal processing circuit 107 . The imaging signal processing circuit 107 performs various image signal processing such as low-pass filter processing for reducing noise, shading processing, and WB processing, and also performs various correction processing, compression of image data, and the like.

メモリ部１０８は、画像データを一時的に記憶する。全体制御演算部１０９は、撮像装置１００全体の制御と各種演算を行う。記録媒体１１０は、半導体メモリ等の着脱可能な記憶媒体である。記録媒体制御Ｉ／Ｆ部１１１は、記録媒体１１０に画像データを記録し、また、記録媒体１１０から画像データを読み出す。表示装置１１２は、画像データを表示する。表示装置１１２には、例えば、撮像素子１０６によって得られた画像がリアルタイムで表示される。外部Ｉ／Ｆ部１１３は、外部のコンピュータ等と通信を行うためのインターフェイスである。メモリ部１１４は、全体制御演算部１０９が行った演算の結果を記憶する。操作部１１５は、ユーザーから各種指示を受け付ける。例えば、ユーザーが操作部１１５に入力した撮像装置１００の駆動条件に関する情報は、操作部１１５から全体制御演算部１０９に送信される。全体制御演算部１０９が、受信した情報に基づいて撮像装置１００全体の制御を行う。 A memory unit 108 temporarily stores image data. A general control calculation unit 109 controls the entire imaging apparatus 100 and performs various calculations. A recording medium 110 is a removable storage medium such as a semiconductor memory. A recording medium control I/F unit 111 records image data on the recording medium 110 and reads image data from the recording medium 110 . The display device 112 displays image data. For example, the display device 112 displays an image obtained by the imaging device 106 in real time. The external I/F unit 113 is an interface for communicating with an external computer or the like. The memory unit 114 stores the results of calculations performed by the overall control calculation unit 109 . The operation unit 115 receives various instructions from the user. For example, information about the driving conditions of the imaging device 100 input by the user to the operation unit 115 is transmitted from the operation unit 115 to the overall control calculation unit 109 . The overall control calculation unit 109 controls the overall imaging apparatus 100 based on the received information.

クロック源振１１６は、同じ周期のクロック信号を表示クロック生成部１１７及び撮像クロック生成部１１９にそれぞれ供給する。表示クロック生成部１１７は、クロック源振１１６から受信したクロック信号に基づいて表示クロック信号を生成し、当該表示クロック信号を表示同期信号生成部１１８へ供給する。表示同期信号生成部１１８は、受信した表示クロック信号に基づいて表示同期信号を表示装置１１２へ送信する。表示同期信号は、表示装置１１２を駆動させるための信号であり、所定の周期でアクティブレベルに遷移する。なお、以下では、表示同期信号がアクティブレベルに遷移することを「表示同期信号のアクティブ通知」とし、表示同期信号がアクティブレベルに遷移する周期を「表示同期信号の周期」とする。表示装置１１２は、表示同期信号のアクティブ通知を基準として駆動する。撮像クロック生成部１１９は、クロック源振１１６から受信したクロック信号に基づいて撮像クロック信号を生成し、当該撮像クロック信号を撮像同期信号生成部１２０へ供給する。撮像同期信号生成部１２０は、受信した撮像クロック信号に基づいて撮像同期信号を撮像素子１０６へ送信する。撮像同期信号は、撮像素子１０６を駆動させるための信号であり、所定の周期でアクティブレベルに遷移する。なお、以下では、撮像同期信号がアクティブレベルに遷移することを「撮像同期信号のアクティブ通知」とし、撮像同期信号がアクティブレベルに遷移する周期を「撮像同期信号の周期」とする。撮像素子１０６は、撮像同期信号のアクティブ通知を基準として駆動する。 The clock source 116 supplies clock signals with the same period to the display clock generator 117 and the imaging clock generator 119, respectively. The display clock generator 117 generates a display clock signal based on the clock signal received from the clock source 116 and supplies the display clock signal to the display synchronization signal generator 118 . The display synchronization signal generator 118 transmits the display synchronization signal to the display device 112 based on the received display clock signal. The display synchronization signal is a signal for driving the display device 112, and transitions to an active level at predetermined intervals. Hereinafter, the transition of the display synchronization signal to the active level is referred to as "display synchronization signal active notification", and the cycle of the display synchronization signal transition to the active level is referred to as the "display synchronization signal cycle". The display device 112 is driven based on the active notification of the display synchronization signal. The imaging clock generation unit 119 generates an imaging clock signal based on the clock signal received from the clock source 116 and supplies the imaging clock signal to the imaging synchronization signal generation unit 120 . The imaging synchronization signal generation unit 120 transmits the imaging synchronization signal to the imaging element 106 based on the received imaging clock signal. The imaging synchronization signal is a signal for driving the imaging element 106, and transitions to an active level at predetermined intervals. Note that hereinafter, the transition of the imaging synchronization signal to the active level is referred to as "activation notification of the imaging synchronization signal", and the period of transition of the imaging synchronization signal to the active level is referred to as the "period of the imaging synchronization signal". The imaging device 106 is driven based on the active notification of the imaging synchronization signal.

図２は、図１の撮像素子１０６の構成を概略的に示すブロック図である。図２において、撮像素子１０６は、第１のチップ２０１及び第２のチップ２０７を備える。第１のチップ２０１は、撮像層である。第１のチップ２０１には、画素２０２を含む複数の画素がマトリクス状に配列されている。第１のチップ２０１には、複数の垂直出力線が設けられる。第１のチップ２０１では、配列された画素が列毎に異なる垂直出力線に接続される。また、同じ列に配列されている画素であっても、１つ置きに異なる垂直出力線に接続される。例えば、画素２０２と同じ列に配列されている画素のうち、偶数番目の画素が垂直出力線２０３ａに接続され、奇数番目の画素が垂直出力線２０３ｂに接続される。各垂直出力線には、それぞれ異なるカラムＡＤＣブロック（以下、「ＡＤＣ」とする。）が接続される。また、第１のチップ２０１には、複数の転送信号線、複数のリセット信号線、及び複数の行選択信号線が設けられる。第１のチップ２０１では、同じ行に配列された画素が、同じ転送信号線、同じリセット信号線、及び同じ行選択信号線に接続される。例えば、画素２０２と同じ行に配列された画素は、転送信号線２０４、リセット信号線２０５、及び行選択信号線２０６に接続される。 FIG. 2 is a block diagram schematically showing the configuration of the imaging element 106 in FIG. 1. As shown in FIG. In FIG. 2, the imaging device 106 includes a first chip 201 and a second chip 207. As shown in FIG. A first chip 201 is an imaging layer. A plurality of pixels including a pixel 202 are arranged in a matrix on the first chip 201 . A first chip 201 is provided with a plurality of vertical output lines. In the first chip 201, arranged pixels are connected to different vertical output lines for each column. Also, even if the pixels are arranged in the same column, every other pixel is connected to a different vertical output line. For example, among the pixels arranged in the same column as the pixels 202, the even-numbered pixels are connected to the vertical output line 203a, and the odd-numbered pixels are connected to the vertical output line 203b. Each vertical output line is connected to a different column ADC block (hereinafter referred to as "ADC"). Also, the first chip 201 is provided with a plurality of transfer signal lines, a plurality of reset signal lines, and a plurality of row selection signal lines. In the first chip 201, pixels arranged in the same row are connected to the same transfer signal line, the same reset signal line, and the same row selection signal line. For example, pixels arranged in the same row as the pixel 202 are connected to the transfer signal line 204, the reset signal line 205, and the row selection signal line 206. FIG.

第２のチップ２０７は、回路層である。第２のチップ２０７には、タイミング制御回路２０８、列走査回路２０９ａ、列走査回路２０９ｂ、複数のＡＤＣ、行走査回路２１２、切り替えスイッチ２１３、フレームメモリ２１４、素子内演算部２１５、リサイズ変換部２１６、及びＰ／Ｓ変換部２１７を備える。 The second chip 207 is the circuit layer. The second chip 207 includes a timing control circuit 208, a column scanning circuit 209a, a column scanning circuit 209b, a plurality of ADCs, a row scanning circuit 212, a changeover switch 213, a frame memory 214, an in-element arithmetic section 215, and a resize conversion section 216. , and a P/S converter 217 .

タイミング制御回路２０８は、全体制御演算部１０９及び撮像同期信号生成部１２０と接続されている。また、タイミング制御回路２０８は、列走査回路２０９ａ及び列走査回路２０９ｂと接続されている。タイミング制御回路２０８は、撮像同期信号生成部１２０から受信した撮像同期信号に基づいて基準信号を出力する。列走査回路２０９ａは、水平信号線２１０ａと接続されている。水平信号線２１０ａには、偶数番目の画素を接続する垂直出力線と接続される複数のＡＤＣ（例えば、垂直出力線２０３ａと接続されるＡＤＣ２１１ａ）が接続される。列走査回路２０９ｂは、水平信号線２１０ｂと接続されている。水平信号線２１０ｂには、奇数番目の画素を接続する垂直出力線と接続される複数のＡＤＣ（例えば、垂直出力線２０３ｂと接続されるＡＤＣ２１１ｂ）が接続される。行走査回路２１２は、行毎に設けられる複数の転送信号線、複数のリセット信号線、及び複数の行選択信号線と接続される。切り替えスイッチ２１３は、２つの入力端子と１つの出力端子を備える。一方の入力端子には、水平信号線２１０ａが接続され、他方の入力端子には、水平信号線２１０ｂが接続されている。また、出力端子には、フレームメモリ２１４が接続されている。フレームメモリ２１４は、全体制御演算部１０９と接続されている。また、フレームメモリ２１４は、素子内演算部２１５と接続されている。フレームメモリ２１４は、切り替えスイッチ２１３を通過した画像信号を一時的に記憶する。素子内演算部２１５は、被写体距離の演算等を行い、演算結果をリサイズ変換部２１６へ出力する。リサイズ変換部２１６は、リサイズ変換処理等を行い、リサイズ変換処理を施したデータをＰ／Ｓ変換部２１７へ出力する。Ｐ／Ｓ変換部２１７は、素子内演算部２１５及びリサイズ変換部２１６によって処理されたデータに対してパラレル・シリアル変換を行う。 The timing control circuit 208 is connected to the overall control calculation section 109 and the imaging synchronization signal generation section 120 . Also, the timing control circuit 208 is connected to the column scanning circuit 209a and the column scanning circuit 209b. The timing control circuit 208 outputs a reference signal based on the imaging synchronization signal received from the imaging synchronization signal generation section 120 . The column scanning circuit 209a is connected to the horizontal signal line 210a. The horizontal signal line 210a is connected to a plurality of ADCs (for example, the ADC 211a connected to the vertical output line 203a) connected to vertical output lines connecting even-numbered pixels. The column scanning circuit 209b is connected to the horizontal signal line 210b. The horizontal signal line 210b is connected to a plurality of ADCs (for example, the ADC 211b connected to the vertical output line 203b) connected to vertical output lines connecting odd-numbered pixels. The row scanning circuit 212 is connected to a plurality of transfer signal lines, a plurality of reset signal lines, and a plurality of row selection signal lines provided for each row. The changeover switch 213 has two input terminals and one output terminal. A horizontal signal line 210a is connected to one input terminal, and a horizontal signal line 210b is connected to the other input terminal. A frame memory 214 is connected to the output terminal. The frame memory 214 is connected to the overall control calculation section 109 . The frame memory 214 is also connected to the in-element arithmetic unit 215 . A frame memory 214 temporarily stores the image signal that has passed through the switch 213 . The in-element computation unit 215 performs computation of the subject distance and the like, and outputs the computation result to the resizing conversion unit 216 . The resize conversion unit 216 performs resize conversion processing and the like, and outputs the data subjected to the resize conversion processing to the P/S conversion unit 217 . The P/S conversion unit 217 performs parallel/serial conversion on the data processed by the in-element calculation unit 215 and the resize conversion unit 216 .

次に、画素及びＡＤＣの構成について説明する。なお、本実施の形態では、全ての画素は、同様の構成であり、以下では、一例として、画素２０２を用いてその構成を説明する。また、本実施の形態では、全てのＡＤＣは、同様の構成であり、以下では、一例として、画素２０２が接続されたＡＤＣ２１１ｂを用いてその構成を説明する。 Next, configurations of pixels and ADCs will be described. Note that in this embodiment mode, all pixels have the same configuration, and the configuration will be described below using the pixel 202 as an example. Further, in the present embodiment, all ADCs have the same configuration, and the configuration will be described below using the ADC 211b to which the pixel 202 is connected as an example.

図３は、図２の画素２０２及びＡＤＣ２１１ｂの構成を概略的に示す回路図である。図３において、画素２０２は、フォトダイオード３０１、転送トランジスタ３０２、リセットトランジスタ３０３、増幅トランジスタ３０４、及び選択トランジスタ３０５を備える。本実施の形態では、転送トランジスタ３０２、リセットトランジスタ３０３、増幅トランジスタ３０４、及び選択トランジスタ３０５は、例えば、Ｎチャネル型ＭＯＳトランジスタで構成されている。 FIG. 3 is a circuit diagram schematically showing the configuration of the pixel 202 and ADC 211b in FIG. In FIG. 3, the pixel 202 includes a photodiode 301, a transfer transistor 302, a reset transistor 303, an amplification transistor 304, and a selection transistor 305. FIG. In this embodiment, the transfer transistor 302, the reset transistor 303, the amplification transistor 304, and the selection transistor 305 are composed of, for example, N-channel MOS transistors.

フォトダイオード３０１は、受けた光をその光量に応じた電荷量の光電荷（以下、単に「電荷」という。）に光電変換する。フォトダイオード３０１のカソードは、転送トランジスタ３０２を介して増幅トランジスタ３０４のゲートと電気的に接続されている。増幅トランジスタ３０４のゲートと電気的に繋がったノードはフローティングディフュージョン（以下、「ＦＤ」とする）３０６を構成する。 The photodiode 301 photoelectrically converts the received light into photocharges (hereinafter simply referred to as “charges”) corresponding to the amount of light. A cathode of the photodiode 301 is electrically connected to a gate of the amplification transistor 304 via the transfer transistor 302 . A node electrically connected to the gate of the amplification transistor 304 constitutes a floating diffusion (hereinafter referred to as “FD”) 306 .

転送トランジスタ３０２は、フォトダイオード３０１のカソードとＦＤ３０６との間に接続されている。転送トランジスタ３０２のゲートには、図２の転送信号線２０４を介して転送パルスφＴＲＳが供給されている。転送トランジスタ３０２は、転送パルスφＴＲＧの信号レベルに基づいてオン状態となり、フォトダイオード３０１によって光電変換された電荷をＦＤ３０６へ転送する。 A transfer transistor 302 is connected between the cathode of the photodiode 301 and the FD 306 . A transfer pulse φTRS is supplied to the gate of the transfer transistor 302 via the transfer signal line 204 in FIG. The transfer transistor 302 is turned on based on the signal level of the transfer pulse φTRG, and transfers the charges photoelectrically converted by the photodiode 301 to the FD 306 .

リセットトランジスタ３０３のドレインには画素電源Ｖｄｄが接続され、リセットトランジスタ３０３のソースにはＦＤ３０６が接続されている。また、リセットトランジスタ３０３のゲートには図２のリセット信号線２０５を介してリセットパルスφＲＳＴが供給されている。リセットトランジスタ３０３は、リセットパルスφＲＳＴの信号レベルに基づいてオン状態となる。なお、リセットトランジスタ３０３では、フォトダイオード３０１からＦＤ３０６への電荷の転送に先立って、ＦＤ３０６に蓄積された電荷を画素電源Ｖｄｄに逃がすことによってＦＤ３０６がリセットされる。 A drain of the reset transistor 303 is connected to the pixel power supply Vdd, and a source of the reset transistor 303 is connected to the FD 306 . A reset pulse φRST is supplied to the gate of the reset transistor 303 through the reset signal line 205 in FIG. The reset transistor 303 is turned on based on the signal level of the reset pulse φRST. Note that the reset transistor 303 resets the FD 306 by letting the charge accumulated in the FD 306 escape to the pixel power supply Vdd prior to transferring the charge from the photodiode 301 to the FD 306 .

増幅トランジスタ３０４のゲートにはＦＤ３０６が接続され、増幅トランジスタ３０４のドレインには画素電源Ｖｄｄが接続されている。増幅トランジスタ３０４は、リセットトランジスタ３０３によってリセットされた後のＦＤ３０６の電位に基づいてリセット状態を示すリセットレベルの信号を画像信号として出力する。また、増幅トランジスタ３０４は、転送トランジスタ３０２が電荷を転送した後のＦＤ３０６の電位に基づいて画像信号を出力する。 An FD 306 is connected to the gate of the amplification transistor 304 , and a pixel power supply Vdd is connected to the drain of the amplification transistor 304 . The amplification transistor 304 outputs a reset level signal indicating a reset state as an image signal based on the potential of the FD 306 after being reset by the reset transistor 303 . Also, the amplification transistor 304 outputs an image signal based on the potential of the FD 306 after the transfer transistor 302 transfers the charge.

選択トランジスタ３０５のドレインには増幅トランジスタ３０４のソースが接続され、選択トランジスタ３０５のソースには垂直出力線２０３ｂが接続されている。また、選択トランジスタ３０５のゲートには行選択信号線２０６を介して選択パルスφＳＥＬが供給されている。なお、本実施の形態では、選択トランジスタ３０５の接続構成はこの構成に限られず、例えば、画素電源Ｖｄｄと増幅トランジスタ３０４のドレインとの間に選択トランジスタ３０５を接続する構成であってもよい。選択トランジスタ３０５は、選択パルスφＳＥＬの信号レベルに基づいてオン状態となる。オン状態となった選択トランジスタ３０５は、増幅トランジスタ３０４から出力される画像信号を垂直出力線２０３ｂに転送する。なお、画素２０２は、上述した構成に限られず、例えば、増幅トランジスタ３０４と選択トランジスタ３０５を１つのトランジスタが兼用する構成であってもよい。 The drain of the selection transistor 305 is connected to the source of the amplification transistor 304, and the source of the selection transistor 305 is connected to the vertical output line 203b. A selection pulse φSEL is supplied to the gate of the selection transistor 305 through the row selection signal line 206 . In this embodiment, the connection configuration of the selection transistor 305 is not limited to this configuration, and for example, a configuration in which the selection transistor 305 is connected between the pixel power supply Vdd and the drain of the amplification transistor 304 may be used. The selection transistor 305 is turned on based on the signal level of the selection pulse φSEL. The selection transistor 305 that is turned on transfers the image signal output from the amplification transistor 304 to the vertical output line 203b. Note that the pixel 202 is not limited to the configuration described above, and may have, for example, a configuration in which one transistor serves both as the amplification transistor 304 and the selection transistor 305 .

画素２０２から出力された画像信号は、垂直出力線２０３ｂを介してＡＤＣ２１１ｂに転送される。ＡＤＣ２１１ｂは、比較器３０７、アップダウンカウンタ（図３では、「Ｕ／Ｄ ＣＮＴ」と表記）３０８、メモリ３０９、及びＤＡコンバータ（以下、「ＤＡＣ」という。）３１０を備える。 An image signal output from the pixel 202 is transferred to the ADC 211b through the vertical output line 203b. ADC 211 b includes comparator 307 , up/down counter (denoted as “U/D CNT” in FIG. 3 ) 308 , memory 309 , and DA converter (hereinafter referred to as “DAC”) 310 .

比較器３０７は、２つの入力端子と１つの出力端子を備える。２つの入力端子の一方に垂直出力線２０３ｂが接続され、他方にＤＡＣ３１０が接続されている。出力端子には、アップダウンカウンタ３０８が接続されている。本実施の形態では、タイミング制御回路２０８は、撮像同期信号生成部１２０から出力された撮像同期信号に基づいてＤＡＣ３１０へ基準信号を出力する。ＤＡＣ３１０は、タイミング制御回路２０８から受信した基準信号に基づいてランプ信号を出力する。ランプ信号は、そのレベルがランプ的に変化する信号である。比較器３０７は、ＤＡＣ３１０から受信したランプ信号のレベルと、垂直出力線２０３ｂを介して転送された画像信号のレベルとを比較する。比較器３０７は、例えば、画像信号のレベルがランプ信号のレベルより低い場合にはハイレベルの比較信号を出力し、画像信号のレベルがランプ信号のレベルより高い場合にはローレベルの比較信号を出力する。 Comparator 307 has two input terminals and one output terminal. The vertical output line 203b is connected to one of the two input terminals, and the DAC 310 is connected to the other. An up/down counter 308 is connected to the output terminal. In this embodiment, the timing control circuit 208 outputs a reference signal to the DAC 310 based on the imaging synchronization signal output from the imaging synchronization signal generation section 120 . DAC 310 outputs a ramp signal based on the reference signal received from timing control circuit 208 . A ramp signal is a signal whose level changes like a ramp. Comparator 307 compares the level of the ramp signal received from DAC 310 with the level of the image signal transferred via vertical output line 203b. For example, the comparator 307 outputs a high level comparison signal when the level of the image signal is lower than the level of the ramp signal, and outputs a low level comparison signal when the level of the image signal is higher than the level of the ramp signal. Output.

アップダウンカウンタ３０８は、比較信号がハイレベルとなる期間又は比較信号がローレベルとなる期間をカウントする。このようなアップダウンカウンタ３０８によるカウント処理により、各画素から出力された画像信号が完全なデジタル値へ変換される。なお、比較器３０７とアップダウンカウンタ３０８との間にアンド回路を設け、このアンド回路にパルス信号を入力し、このパルス信号の個数をアップダウンカウンタ３０８によりカウントさせてもよい。メモリ３０９は、アップダウンカウンタ３０８と接続され、アップダウンカウンタ３０８によりカウントされたカウント値を記憶する。メモリ３０９に記憶されたカウント値に基づいて形成された画像信号は、列走査回路２０９ｂから出力された信号に同期して水平信号線２１０ｂに出力される。なお、ＡＤＣ２１１ｂは、画素２０２のリセット時の画像信号に基づいてリセットレベルに対応したカウント値をカウントし、また、所定の撮像時間後の画像信号に基づいてカウント値をカウントし、これらの差分値をメモリ３０９に記憶させてもよい。 The up-down counter 308 counts the period during which the comparison signal is at high level or the period during which the comparison signal is at low level. The count processing by the up/down counter 308 converts the image signal output from each pixel into a complete digital value. An AND circuit may be provided between the comparator 307 and the up/down counter 308 , a pulse signal may be input to this AND circuit, and the number of pulse signals may be counted by the up/down counter 308 . The memory 309 is connected to the up/down counter 308 and stores count values counted by the up/down counter 308 . An image signal formed based on the count value stored in the memory 309 is output to the horizontal signal line 210b in synchronization with the signal output from the column scanning circuit 209b. Note that the ADC 211b counts the count value corresponding to the reset level based on the image signal at the time of resetting the pixel 202, counts the count value based on the image signal after a predetermined imaging time, and calculates the difference value between them. may be stored in the memory 309.

次に、撮像素子１０６における電荷の蓄積について説明する。本実施の形態では、１フレーム分の画像信号は、電荷の蓄積を開始するための撮像素子１０６のリセットを行ってから撮像同期信号のアクティブ通知までの間に撮像素子１０６に蓄積された電荷に基づいて生成される。例えば、低速のシャッター速度が設定された場合、１フレーム分の画像信号は、撮像素子１０６のリセットを行ってから撮像同期信号の複数周期目のアクティブ通知までの間に蓄積された電荷に基づいて生成される。 Next, charge accumulation in the image sensor 106 will be described. In the present embodiment, the image signal for one frame is based on the charge accumulated in the image sensor 106 between the reset of the image sensor 106 for starting charge accumulation and the active notification of the imaging synchronization signal. generated based on For example, when a low shutter speed is set, the image signal for one frame is based on the charge accumulated between the reset of the image sensor 106 and the active notification of the multiple cycles of the imaging synchronization signal. generated.

図４は、図１の撮像装置１００が起動してから１フレーム分の画像信号を生成するための電荷の読み出しを行うまでの流れを説明するための図である。本実施の形態では、一例として、表示同期信号の周期及び撮像同期信号の目標周期が共に１６．６７［ｍｓ］であり、これらの周期に対してシャッター速度１／１５［ｓ］で撮像素子１０６が電荷を蓄積する場合について説明する。 FIG. 4 is a diagram for explaining a flow from activation of the imaging apparatus 100 in FIG. 1 to readout of charges for generating image signals for one frame. In this embodiment, as an example, both the cycle of the display synchronization signal and the target cycle of the imaging synchronization signal are 16.67 [ms]. accumulating electric charge.

図４において、期間ａでは、撮像装置１００の起動処理／初回処理が行われる。撮像装置１００の起動処理／初回処理では、撮像装置１００の電源がオンされ、撮像素子１０６の電源がオンされて、撮像素子１０６の初期設定が行われる。期間ａでは、撮像素子１０６への電荷の蓄積の開始準備となる電子シャッターリセット設定が行われる。なお、電子シャッターリセット設定について、図８を用いて後述する。また、期間ａでは、撮像素子１０６において電荷の蓄積がまだ行われていないため、撮像素子１０６における電荷の読み出しを行わない非読み出し設定が行われる。更に、期間ａでは、撮像同期信号の周期制御として、表示同期信号との初回同期設定及び撮像同期信号の周期設定が行われる。表示同期信号との初回同期設定では、撮像同期信号における１周期目のアクティブ通知のタイミングとして、表示同期信号のアクティブ通知と一致するタイミングが設定される。撮像同期信号における２周期目以降のアクティブ通知は、撮像同期信号の周期設定にて設定された周期に従って行われる。撮像同期信号の周期は、撮像素子１０６の水平読出し時間（以下、「１Ｈ」とする。）を最小単位として調整されるため、表示同期信号の周期と完全に一致しない可能性がある。 In FIG. 4, in a period a, startup processing/initial processing of the imaging device 100 is performed. In the startup process/initial process of the imaging device 100, the imaging device 100 is powered on, the imaging device 106 is powered on, and the imaging device 106 is initialized. In period a, electronic shutter reset setting is performed to prepare for starting charge accumulation in the image sensor 106 . Note that the electronic shutter reset setting will be described later with reference to FIG. Also, in the period a, since the image pickup device 106 has not yet accumulated charge, a non-readout setting is made in which charge readout in the image pickup device 106 is not performed. Furthermore, in the period a, initial synchronization setting with the display synchronization signal and period setting of the imaging synchronization signal are performed as period control of the imaging synchronization signal. In the initial synchronization setting with the display synchronization signal, the timing that matches the active notification of the display synchronization signal is set as the timing of the first cycle of the imaging synchronization signal. The active notification after the second cycle of the imaging synchronization signal is performed according to the cycle set in the cycle setting of the imaging synchronization signal. Since the period of the imaging synchronization signal is adjusted with the horizontal readout time (hereinafter referred to as “1H”) of the image sensor 106 as the minimum unit, it may not completely match the period of the display synchronization signal.

期間ｂでは、期間ａにて設定された電子シャッターリセット設定に従って、撮像素子１０６のリセットが行われ、撮像素子１０６への電荷の蓄積が開始される。次いで、撮像同期信号における次の周期でも撮像素子１０６への電荷の蓄積を継続させるために、リセット制御として、電子シャッター非リセット設定が行われる。これにより、撮像同期信号における次の周期において、撮像素子１０６のリセットが行われないように制御される。また、期間ｂでも、期間ａと同様に、読み出し制御として、非読み出し設定が行われる。更に、期間ｂでは、撮像同期信号の周期制御として、期間ａと同じ周期が撮像同期信号の周期設定にて設定される。また、撮像同期信号の周期制御として、表示同期信号との周期補正設定が行われる。これにより、例えば、表示同期信号と撮像同期信号の位相差が１Ｈを超えた場合、撮像同期信号の周期が１Ｈ単位で補正される。なお、表示同期信号との周期補正設定について、図６及び図７を用いて後述する。 In period b, the image sensor 106 is reset according to the electronic shutter reset setting set in period a, and charge accumulation in the image sensor 106 is started. Next, electronic shutter non-reset setting is performed as reset control in order to continue charge accumulation in the image sensor 106 even in the next cycle of the imaging synchronization signal. As a result, the image sensor 106 is controlled so as not to be reset in the next cycle of the imaging synchronization signal. Also in the period b, similarly to the period a, non-readout setting is performed as readout control. Furthermore, in the period b, the same period as the period a is set by the period setting of the imaging synchronization signal as the period control of the imaging synchronization signal. Further, as period control of the imaging synchronization signal, period correction setting with respect to the display synchronization signal is performed. As a result, for example, when the phase difference between the display synchronization signal and the imaging synchronization signal exceeds 1H, the period of the imaging synchronization signal is corrected in units of 1H. The period correction setting with the display synchronization signal will be described later with reference to FIGS. 6 and 7. FIG.

期間ｃでは、電子シャッター非リセット設定に従って、撮像素子１０６のリセットが行われずに、期間ｂにて開始された撮像素子１０６への電荷の蓄積が継続される。また、撮像同期信号における次の周期でも撮像素子１０６への電荷の蓄積を継続させるために、リセット制御として、電子シャッター非リセット設定が行われる。また、期間ｃでは、期間ｂと同様に、読み出し制御として非読み出し設定が行われる。更に、期間ｃでは、撮像同期信号の周期制御として、期間ｂにて設定された表示同期信号との周期補正設定に基づいて、撮像同期信号の周期設定が行われ、後の周期の補正を行うための表示同期信号との周期補正設定が行われる。期間ｄでも、期間ｃと同様の設定が行われる。 In period c, the image pickup element 106 is not reset according to the electronic shutter non-reset setting, and charge accumulation in the image pickup element 106 that started in period b continues. In addition, electronic shutter non-reset setting is performed as reset control in order to continue charge accumulation in the image pickup device 106 even in the next cycle of the image pickup synchronization signal. Further, in period c, similarly to period b, non-readout setting is performed as readout control. Further, in the period c, as the period control of the imaging synchronization signal, the period of the imaging synchronization signal is set based on the period correction setting with respect to the display synchronization signal set in the period b, and the subsequent period is corrected. A period correction setting is performed with the display synchronization signal for the purpose. In period d, the same setting as in period c is performed.

期間ｅでは、電荷の蓄積を完了したため、読み出し制御として、撮像素子１０６に蓄積された電荷の読み出しを行う読み出し設定が行われる。また、撮像同期信号における次の周期に向けて、リセット制御として、電子シャッターリセット設定が行われる。更に、期間ｅでは、撮像同期信号の周期制御として、期間ｄにて設定された表示同期信号との周期補正設定に基づいて撮像同期信号の周期設定が行われ、また、表示同期信号との位相差に基づいて撮像同期信号の周期を制御する表示同期信号との周期補正設定が行われる。 In period e, since charge accumulation is completed, readout setting for reading out charges accumulated in the image sensor 106 is performed as readout control. In addition, electronic shutter reset setting is performed as reset control toward the next period in the imaging synchronization signal. Furthermore, in the period e, as the period control of the imaging synchronization signal, the period setting of the imaging synchronization signal is performed based on the period correction setting with respect to the display synchronization signal set in the period d. Based on the phase difference, cycle correction setting is performed for the display synchronization signal that controls the cycle of the imaging synchronization signal.

期間ｆでは、期間ｅにて設定された読み出し設定に従って、撮像素子１０６に蓄積された電荷の読み出しが行われる。読み出された電荷に基づいて１フレーム分の画像信号が生成され、当該画像信号に基づいて表示装置１１２に画像が表示される。電荷の読み出しを完了すると、読み出し制御として、非読み出し設定が行われる。また、期間ｆでは、期間ｅにて設定された電子シャッターリセット時間設定に従って、電子シャッターのリセットが行われ、次のフレームの画像信号を生成するための撮像素子１０６への電荷の蓄積が開始される。次いで、撮像同期信号における次の周期でも撮像素子１０６への電荷の蓄積を継続させるために、リセット制御として、電子シャッター非リセット設定が行われる。また、期間ｆでは、撮像同期信号の周期制御として、期間ｅにて設定された表示同期信号との周期補正設定に基づいて撮像同期信号の周期設定が行われ、また、表示同期信号との周期補正設定が行われる。 In period f, charges accumulated in the image sensor 106 are read out according to the readout setting set in period e. An image signal for one frame is generated based on the read charges, and an image is displayed on the display device 112 based on the image signal. When the charge readout is completed, non-readout setting is performed as readout control. Also, in period f, the electronic shutter is reset according to the electronic shutter reset time setting set in period e, and charge accumulation in the image sensor 106 for generating the image signal of the next frame is started. be. Next, electronic shutter non-reset setting is performed as reset control in order to continue charge accumulation in the image sensor 106 even in the next cycle of the imaging synchronization signal. Further, in the period f, as the period control of the imaging synchronization signal, the period of the imaging synchronization signal is set based on the period correction setting with respect to the display synchronization signal set in the period e, and the period with the display synchronization signal is set. Correction settings are made.

図５は、表示同期信号と撮像同期信号の位相差の発生を説明するための図である。表示同期信号の周期制御では、特に制約が無いため、表示同期信号の周期を目標周期である１６．６７［ｍｓ］に容易に調整可能である。一方、撮像同期信号の周期制御では、撮像同期信号の周期を１Ｈ単位で調整する必要があるため、撮像同期信号の周期を目標周期と一致するように調整することができない場合がある。このため、撮像装置１００では、表示同期信号と撮像同期信号の間に位相差５０１が生じる。ここで、表示同期信号生成部１１８が出力する表示同期信号は、表示クロック生成部１１７が生成した表示クロック信号に基づいて生成される。一方、撮像同期信号生成部１２０が出力する撮像同期信号は、撮像クロック生成部１１９が生成した撮像クロック信号に基づいて生成される。表示クロック信号及び撮像クロック信号は、何れもクロック源振１１６から生成された同じクロック信号に基づいて生成されているため、表示同期信号と撮像同期信号の位相差５０１は、その理論値を予め算出することが可能である。本実施の形態では、この理論値が予め設定され、当該理論値に基づいて、上述した表示同期信号との周期補正設定が行われる。 FIG. 5 is a diagram for explaining the occurrence of a phase difference between the display synchronization signal and the imaging synchronization signal. Since there are no particular restrictions on the period control of the display synchronization signal, the period of the display synchronization signal can be easily adjusted to the target period of 16.67 [ms]. On the other hand, in the period control of the imaging synchronization signal, it is necessary to adjust the period of the imaging synchronization signal in units of 1H, so it may not be possible to adjust the period of the imaging synchronization signal so as to match the target period. Therefore, in the imaging apparatus 100, a phase difference 501 occurs between the display synchronization signal and the imaging synchronization signal. Here, the display synchronization signal output by the display synchronization signal generation section 118 is generated based on the display clock signal generated by the display clock generation section 117 . On the other hand, the imaging synchronization signal output by the imaging synchronization signal generation section 120 is generated based on the imaging clock signal generated by the imaging clock generation section 119 . Since the display clock signal and the imaging clock signal are both generated based on the same clock signal generated from the clock source 116, the phase difference 501 between the display synchronization signal and the imaging synchronization signal is obtained by calculating the theoretical value in advance. It is possible to In the present embodiment, this theoretical value is set in advance, and based on the theoretical value, the period correction setting for the above-described display synchronization signal is performed.

図６は、図１の撮像装置１００によって行われる周期補正設定処理の手順を示すフローチャートである。図６の周期補正設定処理は、図４の表示同期信号との周期補正設定を行う処理である。図６の周期補正設定処理は、全体制御演算部１０９が記録媒体１１０に格納されたプログラムを実行することによって実現される。図６の周期補正設定処理は、例えば、撮像装置９００が１／１５［ｓ］等の低速のシャッター速度の撮影指示をユーザーから受け付けた際に実行される。この撮影指示を受け付けると、撮像装置１００では、撮像同期信号の周期制御として、表示同期信号との初回同期設定及び撮像同期信号の周期設定が行われる。これにより、撮像同期信号における１周期目のアクティブ通知が表示同期信号のアクティブ通知と一致するタイミングで行われ、２周期目以降のアクティブ通知は、撮像同期信号の周期設定にて設定された周期に従って行われる。 FIG. 6 is a flowchart showing the procedure of period correction setting processing performed by the imaging apparatus 100 of FIG. The period correction setting process of FIG. 6 is a process of setting the period correction with the display synchronization signal of FIG. The period correction setting process in FIG. 6 is realized by executing the program stored in the recording medium 110 by the overall control calculation unit 109 . The period correction setting process in FIG. 6 is executed, for example, when the imaging apparatus 900 receives an instruction to shoot at a low shutter speed such as 1/15 [s] from the user. Upon receiving this imaging instruction, the imaging apparatus 100 performs initial synchronization setting with the display synchronization signal and period setting of the imaging synchronization signal as period control of the imaging synchronization signal. As a result, the active notification in the first cycle of the imaging synchronization signal is performed at the same timing as the active notification of the display synchronization signal, and the active notification in the second and subsequent cycles follows the cycle set in the cycle setting of the imaging synchronization signal. done.

図６において、全体制御演算部１０９は、撮像同期信号のアクティブ通知を検知すると、累積位相差を取得する（ステップＳ６０１）。累積位相差は、前の周期までの撮像同期信号と表示同期信号の位相差を累積した値であり、後述するステップＳ６０６にて記録媒体１１０等に保存される。このため、例えば、検知したアクティブ通知が撮像同期信号の１周期目のアクティブ通知である場合、全体制御演算部１０９は、累積位相差を「０」として処理する。次いで、全体制御演算部１０９は、理論値に基づく位相差を算出する（ステップＳ６０２）。理論値に基づく位相差は、ステップＳ６０１にて取得した累積位相差に予め設定された上記理論値を加算することで算出される。次いで、全体制御演算部１０９は、理論値に基づく位相差が１Ｈを超えているか否かを判別する（ステップＳ６０３）。 In FIG. 6, upon detecting the active notification of the imaging synchronization signal, the overall control calculation unit 109 acquires the accumulated phase difference (step S601). The accumulated phase difference is a value obtained by accumulating phase differences between the imaging synchronization signal and the display synchronization signal up to the previous cycle, and is stored in the recording medium 110 or the like in step S606 described later. Therefore, for example, when the detected active notification is the active notification of the first cycle of the imaging synchronization signal, the overall control calculation unit 109 processes the cumulative phase difference as "0". Next, the overall control calculation unit 109 calculates the phase difference based on the theoretical value (step S602). The phase difference based on the theoretical value is calculated by adding the preset theoretical value to the cumulative phase difference acquired in step S601. Next, the overall control calculation unit 109 determines whether or not the phase difference based on the theoretical value exceeds 1H (step S603).

ステップＳ６０３の判別の結果、理論値に基づく位相差が１Ｈを超えている場合、全体制御演算部１０９は、表示同期信号との周期補正設定として、周期補正値を設定する（ステップＳ６０４）。周期補正値は、１Ｈ×（理論値に基づく位相差／１Ｈ(小数点以下を切捨て)）から算出される。この周期補正値を設定することにより、撮像同期信号の次の周期において、撮像同期信号の周期設定として、上記周期補正値分だけ長い周期が設定され、撮像同期信号の更に次の周期が上記周期補正値分だけ長くなる。これにより、表示同期信号との位相差が改善される。次いで、全体制御演算部１０９は、理論値に基づく位相差から周期補正値を差し引く（ステップＳ６０５）。次いで、全体制御演算部１０９は、累積位相差を記録媒体１１０等に保存する（ステップＳ６０６）。具体的に、全体制御演算部１０９は、ステップＳ６０５にて理論値に基づく位相差から周期補正値を差し引いた値を累積位相差として記録媒体１１０等に保存する。次いで、全体制御演算部１０９は、撮影を終了したか否かを判別する（ステップＳ６０７）。 As a result of the determination in step S603, if the phase difference based on the theoretical value exceeds 1H, the overall control calculation unit 109 sets a period correction value as a period correction setting with respect to the display synchronization signal (step S604). The period correction value is calculated from 1H×(phase difference based on theoretical value/1H (rounded down to the nearest decimal point)). By setting this period correction value, in the next period of the imaging synchronization signal, a period longer by the period correction value is set as the period setting of the imaging synchronization signal, and the next period of the imaging synchronization signal is the above period. Lengthened by the correction value. This improves the phase difference with the display synchronization signal. Next, the overall control calculation unit 109 subtracts the period correction value from the phase difference based on the theoretical value (step S605). Next, the overall control calculation unit 109 saves the accumulated phase difference in the recording medium 110 or the like (step S606). Specifically, in step S605, the overall control calculation unit 109 saves the value obtained by subtracting the period correction value from the phase difference based on the theoretical value in the recording medium 110 or the like as the accumulated phase difference. Next, the general control calculation unit 109 determines whether or not the shooting has ended (step S607).

ステップＳ６０７の判別の結果、撮影を終了しない場合、全体制御演算部１０９は、ステップＳ６０１に戻る。ステップＳ６０７の判別の結果、撮影を終了した場合、全体制御演算部１０９は、本処理を終了する。 As a result of the determination in step S607, if the photographing is not to be ended, the overall control calculation unit 109 returns to step S601. As a result of the determination in step S607, if the photographing has ended, the overall control calculation unit 109 ends this processing.

ステップＳ６０３の判別の結果、理論値に基づく位相差が１Ｈを超えていない場合、全体制御演算部１０９は、表示同期信号との周期補正設定として、例えば、「０」を設定する。次いで、全体制御演算部１０９は、ステップＳ６０６に進む。ステップＳ６０６では、全体制御演算部１０９は、理論値に基づく位相差から「０」を差し引いた値、つまり、理論値に基づく位相差を累積位相差として記録媒体１１０等に保存する。 As a result of the determination in step S603, if the phase difference based on the theoretical value does not exceed 1H, the overall control calculation unit 109 sets, for example, "0" as the period correction setting with respect to the display synchronization signal. Next, the overall control calculation unit 109 proceeds to step S606. In step S606, the overall control calculation unit 109 stores a value obtained by subtracting "0" from the phase difference based on the theoretical value, that is, the phase difference based on the theoretical value as an accumulated phase difference in the recording medium 110 or the like.

図７は、図４の表示同期信号との周期補正設定を説明するための図である。図７では、一例として、表示同期信号と撮像同期信号の位相差の理論値の具体値を「０．５」とし、１Ｈの具体値を「０．８」とする。撮像同期信号の１周期目では、表示同期信号との初回同期設定により、撮像同期信号のアクティブ通知が表示同期信号のアクティブ通知と一致するように制御されるため、表示同期信号と撮像同期信号の位相差は無い。一方、撮像同期信号の２周期目以降では、撮像同期信号のアクティブ通知毎に「０．５」ずつ位相差が増える。例えば、３周期目のように、理論値に基づく位相差が「０．８」（１Ｈ）を超えた場合、４周期目の撮像同期信号において、撮像同期信号の周期設定として、周期補正値分だけ長い周期が設定され、５周期目のアクティブ通知の周期が当該周期補正値分だけ長くなる。このように本実施の形態では、表示同期信号との位相差が所定の閾値（１Ｈ）を超えたことを検知してから２周期後のアクティブ通知においてその周期が周期補正値分だけ長くなる。このため、１フレーム目の電荷の蓄積における位相差の補正期間が２フレーム目以降の電荷の蓄積における位相差の補正期間より２周期分少なくなる。本実施の形態では、このような状況を考慮して電子シャッターリセット設定が行われる。 FIG. 7 is a diagram for explaining period correction setting with the display synchronization signal of FIG. In FIG. 7, as an example, the specific value of the theoretical value of the phase difference between the display synchronization signal and the imaging synchronization signal is set to "0.5", and the specific value of 1H is set to "0.8". In the first cycle of the imaging synchronization signal, the initial synchronization setting with the display synchronization signal is controlled so that the active notification of the imaging synchronization signal matches the active notification of the display synchronization signal. No phase difference. On the other hand, after the second cycle of the imaging synchronization signal, the phase difference increases by "0.5" for each active notification of the imaging synchronization signal. For example, when the phase difference based on the theoretical value exceeds "0.8" (1H) as in the third period, the period of the imaging synchronization signal in the fourth period is set to the period correction value. A longer cycle is set, and the cycle of the fifth active notification is lengthened by the cycle correction value. As described above, in this embodiment, the cycle of the active notification after two cycles after detecting that the phase difference with respect to the display synchronization signal exceeds the predetermined threshold value (1H) is lengthened by the cycle correction value. Therefore, the phase difference correction period for charge accumulation in the first frame is shorter than the phase difference correction period for charge accumulation in the second and subsequent frames by two cycles. In this embodiment, electronic shutter reset setting is performed in consideration of such a situation.

図８は、図４のリセット設定処理の手順を示すフローチャートである。図８のリセット設定処理は、図４の電子シャッターリセット設定を行う処理である。図８のリセット設定処理は、全体制御演算部１０９が記録媒体１１０に格納されたプログラムを実行することによって実現される。図８の処理は、例えば、各フレームの電荷の蓄積を開始する際に実行される。 FIG. 8 is a flow chart showing the procedure of the reset setting process of FIG. The reset setting process of FIG. 8 is a process of performing the electronic shutter reset setting of FIG. The reset setting process in FIG. 8 is realized by executing the program stored in the recording medium 110 by the overall control calculation unit 109 . The processing in FIG. 8 is executed, for example, when starting charge accumulation for each frame.

図８において、全体制御演算部１０９は、処理対象のフレームにおける電荷の蓄積時間として、電荷の蓄積を継続する撮像同期信号の周期の回数（以下、「電荷蓄積周期回数」という。）Ｎを決定する（ステップＳ８０１）。電荷蓄積周期回数Ｎは、シャッター速度Ｔｖ／撮像同期信号の周期Ｖｔｉｍｅから求められた整数である。次いで、全体制御演算部１０９は、電子シャッターのリセット時間Ｒを決定する（ステップＳ８０２）。電子シャッターのリセット時間Ｒは、電子シャッターのリセットの開始時間、つまり、電荷の蓄積を開始するための撮像素子１０６のリセットの開始時間である。電子シャッターのリセット時間Ｒは、シャッター速度Ｔｖ／撮像同期信号の周期Ｖｔｉｍｅの余りであり、Ｔｖ＝Ｒ＋Ｎ×Ｖｔｉｍｅから算出される。次いで、全体制御演算部１０９は、前回の電子シャッターリセット設定時に保存された後述するＬａｓｔＥｒｒｏｒを取得する（ステップＳ８０３）。ＬａｓｔＥｒｒｏｒは、後述するステップＳ８０６にて記録媒体１１０等に保存される値である。このため、例えば、図８のリセット設定処理が１フレーム目の電荷の蓄積に対する処理である場合、全体制御演算部１０９は、ＬａｓｔＥｒｒｏｒを「０」として処理する。 In FIG. 8, the overall control calculation unit 109 determines the number of cycles of the imaging synchronization signal for continuing charge accumulation (hereinafter referred to as “charge accumulation period count”) N as the charge accumulation time in the frame to be processed. (step S801). The charge accumulation cycle number N is an integer obtained from the shutter speed Tv/the cycle Vtime of the imaging synchronization signal. Next, the overall control calculation unit 109 determines the reset time R of the electronic shutter (step S802). The reset time R of the electronic shutter is the start time of resetting the electronic shutter, that is, the start time of resetting the image sensor 106 for starting charge accumulation. The reset time R of the electronic shutter is the remainder of the shutter speed Tv/period Vtime of the imaging synchronization signal, and is calculated from Tv=R+N×Vtime. Next, the overall control calculation unit 109 acquires LastError, which will be described later, and was saved when the electronic shutter was reset last time (step S803). LastError is a value saved in the recording medium 110 or the like in step S806, which will be described later. For this reason, for example, when the reset setting process in FIG. 8 is a process for accumulating charge in the first frame, the overall control calculation unit 109 processes LastError as "0".

次いで、全体制御演算部１０９は、処理対象のフレームの電荷の蓄積における撮像同期信号と表示同期信号の位相差の総数（以下、「ＡＬＬＥｒｒｏｒ」という。）を算出する（ステップＳ８０４）。ＡＬＬＥｒｒｏｒは、上述した撮像同期信号と表示同期信号の位相差の理論値×（Ｎ－所定の調整値）から求められた値をＬａｓｔＥｒｒｏｒに加算することで算出される。所定の調整値は、上述したように、１フレーム目と２フレーム目以降で位相差の補正期間が異なることを調整するための値である。図８のリセット設定処理が１フレーム目の電荷の蓄積に対する処理である場合、所定の調整値は「２」となり、図８のリセット設定処理が２フレーム目以降の電荷の蓄積に対する処理である場合、所定の調整値は「０」となる。 Next, the overall control arithmetic unit 109 calculates the total number of phase differences between the imaging synchronization signal and the display synchronization signal (hereinafter referred to as "ALLError") in charge accumulation of the frame to be processed (step S804). ALLError is calculated by adding a value obtained by multiplying the theoretical value of the phase difference between the imaging synchronization signal and the display synchronization signal by (N-predetermined adjustment value) to LastError. The predetermined adjustment value is, as described above, a value for adjusting that the phase difference correction period differs between the first frame and the second and subsequent frames. When the reset setting process in FIG. 8 is for charge accumulation in the first frame, the predetermined adjustment value is "2", and when the reset setting process in FIG. 8 is for charge accumulation in the second and subsequent frames. , the predetermined adjustment value is "0".

次いで、全体制御演算部１０９は、電子シャッターのリセット時間を補正するリセット時間補正値ｄを決定する（ステップＳ８０５）。リセット時間補正値ｄは、１Ｈ×（ＡＬＬＥｒｒｏｒ／１Ｈ(小数点以下を切捨て)）から求められる値である。この値は、処理対象のフレームの電荷の蓄積において、表示同期信号との位相差を補正するために撮像同期信号の周期を長くする分に相当する値である。次いで、全体制御演算部１０９は、次のフレームの電子シャッターリセット設定に使用するＬａｓｔＥｒｒｏｒを記録媒体１１０等に保存する（ステップＳ８０６）。ＬａｓｔＥｒｒｏｒは、ＡＬＬＥｒｒｏｒ／１Ｈの余りである。 Next, the overall control calculation unit 109 determines a reset time correction value d for correcting the reset time of the electronic shutter (step S805). The reset time correction value d is a value obtained from 1H×(ALLError/1H (rounded down to the nearest decimal point)). This value is a value corresponding to lengthening the period of the imaging synchronization signal in order to correct the phase difference with the display synchronization signal when accumulating the charge of the frame to be processed. Next, the overall control calculation unit 109 saves the LastError used for the electronic shutter reset setting for the next frame in the recording medium 110 or the like (step S806). LastError is the remainder of ALLError/1H.

次いで、全体制御演算部１０９は、リセット時間補正値ｄ分だけ遅れるように電子シャッターのリセット時間Ｒを補正する。例えば、全体制御演算部１０９は、ステップＳ８０２にて決定した電子シャッターのリセット時間Ｒからリセット時間補正値ｄを差し引く。次いで、全体制御演算部１０９は、リセット時間補正値ｄに基づいて補正した電子シャッターのリセット時間Ｒを設定し（ステップＳ８０７）、本処理を終了する。 Next, the general control calculation unit 109 corrects the reset time R of the electronic shutter so as to be delayed by the reset time correction value d. For example, the overall control calculation unit 109 subtracts the reset time correction value d from the electronic shutter reset time R determined in step S802. Next, the overall control calculation unit 109 sets the reset time R of the electronic shutter corrected based on the reset time correction value d (step S807), and ends this process.

上述した第１の実施の形態によれば、撮像同期信号及び表示同期信号の位相差を補正するために撮像同期信号の周期を長くした分、リセット時間Ｒを遅らせる。すなわち、撮像同期信号及び表示同期信号の位相差を補正するために撮像同期信号の周期を長くした際に、撮像素子１０６による電荷の蓄積時間が意図した時間となるようにリセット時間Ｒが調整される。これにより、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができる。 According to the first embodiment described above, the reset time R is delayed by the length of the period of the imaging synchronization signal for correcting the phase difference between the imaging synchronization signal and the display synchronization signal. That is, when the period of the imaging synchronization signal is lengthened in order to correct the phase difference between the imaging synchronization signal and the display synchronization signal, the reset time R is adjusted so that the charge accumulation time of the imaging element 106 is the intended time. be. As a result, electric charges can be accumulated for an intended accumulation time while correcting the phase difference between the imaging synchronization signal and the display synchronization signal.

また、上述した第１の実施の形態では、１Ｈ単位（水平読出し時間単位）で撮像同期信号の周期が制御される。これにより、１Ｈ単位で撮像同期信号の周期を制御する撮像装置１００において、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができる。 Further, in the above-described first embodiment, the cycle of the imaging synchronization signal is controlled in 1H units (horizontal readout time units). As a result, in the imaging apparatus 100 that controls the period of the imaging synchronization signal in units of 1H, charges can be accumulated for an intended accumulation time while correcting the phase difference between the imaging synchronization signal and the display synchronization signal.

さらに、上述した第１の実施の形態では、撮像同期信号を生成するための撮像クロック信号は、表示同期信号を生成するための表示クロック信号と同じクロック源振から供給されたクロック信号に基づいて生成される。これにより、同じクロック源振から供給されるクロック信号に基づいて撮像同期信号及び表示同期信号を生成する撮像装置１００において、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができる。 Furthermore, in the first embodiment described above, the imaging clock signal for generating the imaging synchronization signal is based on the clock signal supplied from the same clock source as the display clock signal for generating the display synchronization signal. generated. As a result, in the imaging apparatus 100 that generates the imaging synchronization signal and the display synchronization signal based on the clock signal supplied from the same clock source, the phase difference between the imaging synchronization signal and the display synchronization signal is corrected and the intended accumulation is performed. A charge can be accumulated over time.

上述した第１の実施の形態では、予め設定された理論値に基づいて撮像同期信号及び表示同期信号の位相差が算出される。これにより、予め設定された理論値に基づいて演算を行うだけで、撮像同期信号及び表示同期信号の位相差を容易に取得することができる。 In the first embodiment described above, the phase difference between the imaging synchronization signal and the display synchronization signal is calculated based on a preset theoretical value. Accordingly, the phase difference between the imaging synchronization signal and the display synchronization signal can be easily obtained simply by performing calculations based on preset theoretical values.

次に、本発明の第２の実施の形態に係る撮像装置について説明する。 Next, an imaging device according to a second embodiment of the invention will be described.

図９は、本発明の第２の実施の形態に係る撮像装置９００の構成を概略的に示すブロック図である。なお、第２の実施の形態は、その構成や作用が上述した第１の実施の形態と基本的に同じであり、撮像装置が２つのクロック源振を備える点で上述した第１の実施の形態と異なる。したがって、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。 FIG. 9 is a block diagram schematically showing the configuration of an imaging device 900 according to the second embodiment of the invention. The second embodiment is basically the same as the above-described first embodiment in its configuration and operation, and is different from the above-described first embodiment in that the imaging apparatus has two clock source oscillations. Different from the form. Therefore, descriptions of redundant configurations and actions will be omitted, and different configurations and actions will be described below.

図９において、撮像装置９００は、クロック源振１１６ではなく、表示クロック源振９０１及び撮像クロック源振９０２を備える。撮像装置９００では、表示同期信号を生成するための表示クロック信号が、表示クロック源振９０１から供給されたクロック信号に基づいて生成される。また、撮像同期信号を生成するための撮像クロック信号が、撮像クロック源振９０２から供給されたクロック信号に基づいて生成される。このように、撮像装置９００では、撮像同期信号を生成するための撮像クロック信号が、表示同期信号を生成するための表示クロック信号と異なる供給元から供給されるクロック信号に基づいて生成される。このため、供給元となるクロック源振の個体誤差や温度偏差等に起因して、表示同期信号と撮像同期信号との位相差が生じる懸念がある。 In FIG. 9, an imaging device 900 includes a display clock source 901 and an imaging clock source 902 instead of the clock source 116 . In the imaging device 900 , a display clock signal for generating a display synchronization signal is generated based on the clock signal supplied from the display clock source 901 . Also, an imaging clock signal for generating an imaging synchronization signal is generated based on the clock signal supplied from the imaging clock source 902 . As described above, in the imaging apparatus 900, the imaging clock signal for generating the imaging synchronization signal is generated based on the clock signal supplied from a different source from the display clock signal for generating the display synchronization signal. Therefore, there is a concern that a phase difference may occur between the display synchronization signal and the imaging synchronization signal due to individual errors, temperature deviations, and the like in the clock source oscillation that is the supply source.

図１０は、図９の撮像装置９００における表示同期信号と撮像同期信号の位相差の発生を説明するための図である。撮像装置９００における表示同期信号と撮像同期信号の位相差には、上述した第１の実施の形態と同様に撮像同期信号の周期を１Ｈ単位で調整する必要があるという制約に起因する成分（以下、「ＨＤ位相差成分」という。）と、クロック源振が別であることに起因する成分（以下、「別源振位相差成分」という。）が含まれる。ＨＤ位相差成分は、上述したようにその理論値を予め算出可能であるが、別源振位相差成分は、理論値を算出することができない。このため、本実施の形態では、表示同期信号のアクティブ通知の通知時刻と撮像同期信号のアクティブ通知の通知時刻を比較することにより、ＨＤ位相差成分及び別源振位相差成分を含む複合位相差を取得する。 FIG. 10 is a diagram for explaining the generation of a phase difference between the display synchronization signal and the imaging synchronization signal in the imaging device 900 of FIG. The phase difference between the display synchronizing signal and the imaging synchronizing signal in the imaging apparatus 900 includes a component (hereinafter referred to as , referred to as "HD phase difference component") and a component resulting from a different clock source oscillation (hereinafter referred to as "different source oscillation phase difference component"). The theoretical value of the HD phase difference component can be calculated in advance as described above, but the theoretical value of the separate source oscillation phase difference component cannot be calculated. For this reason, in the present embodiment, by comparing the notification time of the active notification of the display synchronization signal and the notification time of the active notification of the imaging synchronization signal, the composite phase difference including the HD phase difference component and the separate source oscillation phase difference component to get

図１１は、図９の撮像装置９００によって実行される周期補正設定処理の手順を示すフローチャートである。図１１の周期補正設定処理は、図６の周期補正設定処理と同様に、図４の表示同期信号との周期補正設定を行う処理である。図１１の周期補正設定処理も、図６の周期補正設定処理と同様に、全体制御演算部１０９が記録媒体１１０に格納されたプログラムを実行することによって実現される。図１１の周期補正設定処理も、図６の周期補正設定処理と同様に、例えば、撮像装置９００が１／１５［ｓ］等の低速のシャッター速度の撮影指示をユーザーから受け付けた際に実行される。 FIG. 11 is a flowchart showing the procedure of period correction setting processing executed by the imaging apparatus 900 of FIG. The period correction setting process of FIG. 11 is a process of performing period correction setting with the display synchronization signal of FIG. 4, similarly to the period correction setting process of FIG. The period correction setting process of FIG. 11 is also realized by executing the program stored in the recording medium 110 by the general control calculation unit 109, similarly to the period correction setting process of FIG. The period correction setting process in FIG. 11 is also executed, for example, when the imaging apparatus 900 receives an instruction to shoot at a low shutter speed such as 1/15 [s] from the user, similarly to the period correction setting process in FIG. be.

図１１において、全体制御演算部１０９は、撮像同期信号のアクティブ通知を検知すると、検知した撮像同期信号のアクティブ通知の通知時刻と表示同期信号のアクティブ通知の通知時刻との差分ＶｄＤｉｆｆを算出する（ステップＳ１１０１）。次いで、全体制御演算部１０９は、補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤを取得する（ステップＳ１１０２）。補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤは、前の周期における表示同期信号との周期補正設定にて設定された周期補正値であり、後述するステップＳ１１０６にて記録媒体１１０等に保存される。このため、例えば、検知したアクティブ通知が撮像同期信号の１周期目のアクティブ通知である場合、全体制御演算部１０９は、補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤを「０」として処理する。次いで、全体制御演算部１０９は、複合位相差を算出する（ステップＳ１１０３）。ここで、前の周期における表示同期信号との周期補正設定にて設定された周期補正値が撮像同期信号に反映されるのは、上述したように撮像同期信号の次の次の周期である。つまり、前の周期における表示同期信号との周期補正設定にて設定された周期補正値は、上述したステップＳ１１０１を行った時点では反映されていない。このため、ステップＳ１１０３では、差分ＶｄＤｉｆｆから、前の周期における表示同期信号との周期補正設定にて設定された周期補正値に相当する補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤを差し引くことで、複合位相差を算出する。次いで、全体制御演算部１０９は、ステップＳ１１０３にて算出した複合位相差が１Ｈを超えているか否かを判別する（ステップＳ１１０４）。 In FIG. 11, when the overall control calculation unit 109 detects the active notification of the imaging synchronization signal, it calculates the difference VdDiff between the notification time of the detected active notification of the imaging synchronization signal and the notification time of the active notification of the display synchronization signal ( step S1101). Next, the overall control calculation unit 109 acquires the correction value PrevCorrectHD (step S1102). The correction value PrevCorrectHD is a period correction value set in the period correction setting with respect to the display synchronization signal in the previous period, and is saved in the recording medium 110 or the like in step S1106 described later. Therefore, for example, when the detected active notification is the active notification of the first cycle of the imaging synchronization signal, the overall control calculation unit 109 sets the correction value PrevCorrectHD to "0". Next, the overall control calculation unit 109 calculates a composite phase difference (step S1103). Here, as described above, the period correction value set in the period correction setting with respect to the display synchronization signal in the previous period is reflected in the imaging synchronization signal in the next period of the imaging synchronization signal. In other words, the period correction value set in the period correction setting with respect to the display synchronization signal in the previous period is not reflected at the time when step S1101 described above is performed. Therefore, in step S1103, the composite phase difference is calculated by subtracting the correction value PrevCorrectHD corresponding to the period correction value set in the period correction setting with respect to the display synchronization signal in the previous period from the difference VdDiff. Next, the overall control calculation unit 109 determines whether or not the composite phase difference calculated in step S1103 exceeds 1H (step S1104).

ステップＳ１１０４の判別の結果、ステップＳ１１０３にて算出した複合位相差が１Ｈを超えている場合、全体制御演算部１０９は、表示同期信号との周期補正設定として、周期補正値を設定する（ステップＳ１１０５）。周期補正値は、１Ｈ×（ステップＳ１１０３にて算出した複合位相差／１Ｈ(小数点以下を切捨て)）から算出された値である。この周期補正値を設定することにより、撮像同期信号の次の周期において、撮像同期信号の周期設定として、上記周期補正値分だけ長い周期が設定され、撮像同期信号の更に次の周期が上記周期補正値分だけ長くなる。次いで、全体制御演算部１０９は、上記周期補正値を補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤとして記録媒体１１０等に保存する（ステップＳ１１０６）。次いで、全体制御演算部１０９は、撮影を終了したか否かを判別する（ステップＳ１１０７）。 As a result of the determination in step S1104, if the composite phase difference calculated in step S1103 exceeds 1H, the overall control calculation unit 109 sets a period correction value as a period correction setting with respect to the display synchronization signal (step S1105 ). The period correction value is a value calculated from 1H×(composite phase difference calculated in step S1103/1H (rounded down to the nearest decimal point)). By setting this period correction value, in the next period of the imaging synchronization signal, a period longer by the period correction value is set as the period setting of the imaging synchronization signal, and the next period of the imaging synchronization signal is the above period. Lengthened by the correction value. Next, the overall control calculation unit 109 stores the period correction value as a correction value PrevCorrectHD in the recording medium 110 or the like (step S1106). Next, the overall control calculation unit 109 determines whether or not the shooting has ended (step S1107).

ステップＳ１１０７の判別の結果、撮影を終了しない場合、全体制御演算部１０９は、ステップＳ１１０１に戻る。ステップＳ１１０７の判別の結果、撮影を終了した場合、全体制御演算部１０９は、本処理を終了する。 As a result of the determination in step S1107, if the photographing is not finished, the overall control calculation unit 109 returns to step S1101. As a result of the determination in step S1107, if the photographing has ended, the overall control calculation unit 109 ends this processing.

ステップＳ１１０４の判別の結果、ステップＳ１１０３にて算出した複合位相差が１Ｈを超えていない場合、全体制御演算部１０９は、ステップＳ１１０６に進む。ステップＳ１１０６では、全体制御演算部１０９は、補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤとして「０」を記録媒体１１０等に保存する。 As a result of the determination in step S1104, if the composite phase difference calculated in step S1103 does not exceed 1H, the overall control calculation unit 109 proceeds to step S1106. In step S1106, the overall control calculation unit 109 stores "0" in the recording medium 110 or the like as the correction value PrevCorrectHD.

図１２は、図１１の周期補正設定処理による表示同期信号との周期補正設定を説明するための図である。図１２でも、図７と同様に、一例として、表示同期信号と撮像同期信号の位相差の理論値の具体値を「０．５」とし、１Ｈの具体値を「０．８」とする。図１２でも、撮像同期信号の１周期目では、表示同期信号との初回同期設定により、撮像同期信号のアクティブ通知が表示同期信号のアクティブ通知と一致するように制御されるため、表示同期信号と撮像同期信号の位相差は無い。一方、撮像同期信号の２周期目以降では、撮像同期信号のアクティブ通知毎に「０．５」ずつ位相差が増える。例えば、３周期目のように、処理対象の周期位相差が「０．８」（１Ｈ）を超えた場合、４周期目の撮像同期信号において、撮像同期信号の周期設定として、周期補正値分だけ長い周期が設定され、５周期目のアクティブ通知の周期が当該周期補正値分だけ長くなる。このように第２の実施の形態でも、表示同期信号との位相差が所定の閾値（１Ｈ）を超えたことを検知してから２周期後のアクティブ通知においてその周期が周期補正値分だけ長くなる。 12A and 12B are diagrams for explaining the period correction setting with respect to the display synchronization signal by the period correction setting process of FIG. 11. FIG. In FIG. 12, as in FIG. 7, as an example, the theoretical value of the phase difference between the display synchronization signal and the imaging synchronization signal is set to "0.5", and the specific value of 1H is set to "0.8". In FIG. 12 as well, in the first cycle of the imaging synchronization signal, the initial synchronization setting with the display synchronization signal is controlled so that the active notification of the imaging synchronization signal matches the active notification of the display synchronization signal. There is no phase difference between the imaging synchronization signals. On the other hand, after the second cycle of the imaging synchronization signal, the phase difference increases by "0.5" for each active notification of the imaging synchronization signal. For example, when the periodic phase difference to be processed exceeds "0.8" (1H) as in the third period, the period of the imaging synchronization signal in the fourth period is set to the period correction value. A longer cycle is set, and the cycle of the fifth active notification is lengthened by the cycle correction value. Thus, in the second embodiment as well, the cycle is extended by the cycle correction value in the active notification two cycles after it is detected that the phase difference with the display synchronization signal exceeds the predetermined threshold value (1H). Become.

図１３は、図９の撮像装置９００によって実行されるリセット設定処理の手順を示すフローチャートである。図１３のリセット設定処理も、図８のリセット設定処理と同様に、図４の電子シャッターリセット設定を行う処理である。図１３のリセット設定処理は、図８のリセット設定処理と類似する処理であり、以下では、図８のリセット設定処理と異なる内容について説明する。図１３のリセット設定処理も、図８のリセット設定処理と同様に、全体制御演算部１０９が記録媒体１１０に格納されたプログラムを実行することによって実現される。図１３のリセット設定処理も、図８のリセット設定処理と同様に、例えば、各フレームの電荷の蓄積を開始する際に実行される。 FIG. 13 is a flow chart showing the procedure of reset setting processing executed by the imaging device 900 of FIG. The reset setting process of FIG. 13 is also the process of performing the electronic shutter reset setting of FIG. 4, similarly to the reset setting process of FIG. The reset setting process of FIG. 13 is similar to the reset setting process of FIG. 8, and the contents different from the reset setting process of FIG. 8 will be described below. The reset setting process of FIG. 13 is realized by executing the program stored in the recording medium 110 by the general control calculation unit 109, similarly to the reset setting process of FIG. Similarly to the reset setting process of FIG. 8, the reset setting process of FIG. 13 is also executed, for example, when the charge accumulation of each frame is started.

図１３において、全体制御演算部１０９は、後述する図１４の別源振位相差取得処理を行い（ステップＳ１３０１）、１周期分の別源振位相差ＣｌｏｃｋＥｒｒｏｒを取得する。次いで、全体制御演算部１０９は、ステップＳ８０１～Ｓ８０３と同様の処理である、ステップＳ１３０２～Ｓ１３０４を行う。ここで、ステップＳ１３０４にて取得するＬａｓｔＥｒｒｏｒは、ＨＤ位相差成分及び別源振位相差成分を含む。次いで、全体制御演算部１０９は、処理対象のフレームの電荷の蓄積におけるＡＬＬＥｒｒｏｒを算出する（ステップＳ１３０５）。ＡＬＬＥｒｒｏｒは、１周期の位相差×（Ｎ－所定の調整値）から求められた値をＬａｓｔＥｒｒｏｒに加算することで算出される。１周期の位相差は、上述したＨＤ位相差成分の理論値にステップＳ１３０１にて取得した別源振位相差ＣｌｏｃｋＥｒｒｏｒを加算した値である。また、所定の調整値は、ステップＳ８０４と同様に、１フレーム目と２フレーム目以降で位相差の補正期間が異なることを調整するための値である。図１３のリセット設定処理が１フレーム目の電荷の蓄積に対する処理である場合、所定の調整値は「２」となり、図１３のリセット設定処理が２フレーム目以降の電荷の蓄積に対する処理である場合、所定の調整値は「０」となる。次いで、全体制御演算部１０９は、ステップＳ８０５～Ｓ８０７と同様の処理である、ステップＳ１３０６～Ｓ１３０８を行って、本処理を終了する。 In FIG. 13, the overall control calculation unit 109 performs another source oscillation phase difference acquisition process of FIG. 14 (step S1301) to acquire another source oscillation phase difference ClockError for one cycle. Next, the overall control calculation unit 109 performs steps S1302 to S1304, which are the same processes as steps S801 to S803. Here, LastError acquired in step S1304 includes an HD phase difference component and another source vibration phase difference component. Next, the overall control arithmetic unit 109 calculates ALLError in charge accumulation of the frame to be processed (step S1305). ALLError is calculated by adding a value obtained by multiplying the phase difference of one cycle by (N-predetermined adjustment value) to LastError. The phase difference for one period is a value obtained by adding the separate source vibration phase difference ClockError obtained in step S1301 to the theoretical value of the HD phase difference component described above. Also, the predetermined adjustment value is a value for adjusting that the phase difference correction period differs between the first frame and the second and subsequent frames, as in step S804. If the reset setting process in FIG. 13 is for charge accumulation in the first frame, the predetermined adjustment value is "2", and if the reset setting process in FIG. 13 is for charge accumulation in the second and subsequent frames. , the predetermined adjustment value is "0". Next, the overall control calculation unit 109 performs steps S1306 to S1308, which are the same processes as steps S805 to S807, and ends this process.

図１４は、図１３のステップＳ１３０１の別源振位相差取得処理の手順を示すフローチャートである。 FIG. 14 is a flow chart showing the procedure of another source oscillation phase difference acquisition process in step S1301 of FIG.

図１４において、全体制御演算部１０９は、撮像素子１０６の起動処理時であるか否かを判別する（ステップＳ１４０１）。 In FIG. 14, the overall control calculation unit 109 determines whether or not it is time to activate the imaging element 106 (step S1401).

ステップＳ１４０１の判別の結果、撮像素子１０６の起動処理時である場合、全体制御演算部１０９は、後述する図１５のＣｌｏｃｋＥｒｒｏｒ算出処理を行い（ステップＳ１４０２）、別源振位相差ＣｌｏｃｋＥｒｒｏｒを算出する。次いで、全体制御演算部１０９は、算出した別源振位相差ＣｌｏｃｋＥｒｒｏｒを記録媒体１１０等に保存し（ステップＳ１４０３）、本処理を終了する。 As a result of the determination in step S1401, if it is time to activate the imaging device 106, the overall control calculation unit 109 performs ClockError calculation processing in FIG. 15 (step S1402) to calculate another source oscillation phase difference ClockError. Next, the overall control calculation unit 109 saves the calculated different source oscillation phase difference ClockError in the recording medium 110 or the like (step S1403), and ends this processing.

ステップＳ１４０１の判別の結果、撮像素子１０６の起動処理時でない場合、全体制御演算部１０９は、撮像素子１０６の起動処理時に保存した別源振位相差ＣｌｏｃｋＥｒｒｏｒを取得し（ステップＳ１４０４）、本処理を終了する。 As a result of the determination in step S1401, if it is not time to activate the imaging device 106, the overall control calculation unit 109 acquires the separate source vibration phase difference ClockError saved during the activation processing of the imaging device 106 (step S1404), and executes this processing. finish.

図１５は、図１４のステップＳ１４０２のＣｌｏｃｋＥｒｒｏｒ算出処理の手順を示すフローチャートである。 FIG. 15 is a flow chart showing the steps of the ClockError calculation process in step S1402 of FIG.

図１５において、全体制御演算部１０９は、１周期目の撮像同期信号のアクティブ通知のタイミングと表示同期信号のアクティブ通知のタイミングが一致するように撮像素子１０６へ設定を行う（ステップＳ１５０１）。次いで、全体制御演算部１０９は、これらの同期信号のアクティブ通知のタイミングが一致した周期（１周期目）の次の周期（２周期目）の撮像同期信号のアクティブ通知の通知時刻と表示同期信号のアクティブ通知の通知時刻との差分を複合位相差として取得する（ステップＳ１５０２）。次いで、全体制御演算部１０９は、ステップＳ１５０２にて取得した複合位相差からＨＤ位相差成分の理論値を差し引いて別源振位相差成分である別源振位相差ＣｌｏｃｋＥｒｒｏｒを算出し（ステップＳ１５０３）、本処理を終了する。 In FIG. 15, the overall control calculation unit 109 sets the imaging device 106 so that the timing of the active notification of the imaging synchronization signal in the first period and the timing of the active notification of the display synchronization signal match (step S1501). Next, the overall control calculation unit 109 calculates the notification time of the active notification of the imaging synchronization signal and the display synchronization signal in the next cycle (second cycle) of the cycle (first cycle) in which the timing of the active notification of these synchronization signals coincides. is obtained as a composite phase difference (step S1502). Next, the overall control calculation unit 109 subtracts the theoretical value of the HD phase difference component from the composite phase difference acquired in step S1502 to calculate the separate source vibration phase difference ClockError, which is the separate source vibration phase difference component (step S1503). , the process ends.

このように、第２の実施の形態では、１フレーム目の電荷の蓄積を開始する前に、別源振位相差成分である別源振位相差ＣｌｏｃｋＥｒｒｏｒが算出される。つまり、図４の期間ａにおける処理の内容が、撮像装置１００と撮像装置９００では異なる。 As described above, in the second embodiment, the different source oscillation phase difference ClockError, which is the different source oscillation phase difference component, is calculated before starting the charge accumulation for the first frame. That is, the contents of processing in period a in FIG.

図１６は、図９の撮像装置９００が起動してから１フレーム目の電荷の蓄積を開始するまでの流れを説明するための図である。 FIG. 16 is a diagram for explaining the flow from the activation of the imaging apparatus 900 in FIG. 9 to the start of charge accumulation for the first frame.

期間ａにおける撮像装置９００の処理について、期間ａ１、期間ａ２、期間ａ３に分けて説明する。期間ａ１及び期間ａ２では、別源振位相差ＣｌｏｃｋＥｒｒｏｒの算出に関する処理が行われ、期間ａ３では、１フレーム目の電荷の蓄積を開始するための処理が行われる。 The processing of the imaging device 900 in period a will be described separately for period a1, period a2, and period a3. During period a1 and period a2, processing related to calculation of another source oscillation phase difference ClockError is performed, and during period a3, processing for starting charge accumulation for the first frame is performed.

期間ａ１では、撮像装置９００の起動処理／初回処理が行われる。撮像装置９００の起動処理／初回処理では、撮像装置９００の電源がオンされ、撮像素子１０６の電源がオンされて、撮像素子１０６の初期設定が行われる。また、期間ａ１では、撮像素子１０６への電荷の蓄積が開始されないように、電子シャッター非リセット設定が行われる。また、期間ａ１では、撮像同期信号の次の周期において、電荷の読み出しを行う必要が無いため、非読み出し設定が行われる。更に、期間ａ１では、撮像同期信号の周期制御として、表示同期信号との初回同期設定及び撮像同期信号の周期設定が行われる。表示同期信号との初回同期設定では、撮像同期信号における１周期目のアクティブ通知のタイミングとして、表示同期信号のアクティブ通知と一致するタイミングが設定される。撮像同期信号における２周期目以降のアクティブ通知は、撮像同期信号の周期設定にて設定された周期に従って行われる。 In the period a1, activation processing/initial processing of the imaging device 900 is performed. In the startup process/initial process of the imaging device 900, the imaging device 900 is powered on, the imaging device 106 is powered on, and the imaging device 106 is initialized. Further, in period a1, electronic shutter non-reset setting is performed so that charge accumulation in the image sensor 106 does not start. Also, in the period a1, since there is no need to read out charges in the next period of the imaging synchronization signal, non-readout setting is performed. Further, in the period a1, initial synchronization setting with the display synchronization signal and cycle setting of the imaging synchronization signal are performed as period control of the imaging synchronization signal. In the initial synchronization setting with the display synchronization signal, the timing that matches the active notification of the display synchronization signal is set as the timing of the first cycle of the imaging synchronization signal. The active notification after the second cycle of the imaging synchronization signal is performed according to the cycle set in the cycle setting of the imaging synchronization signal.

期間ａ２では、期間ａ１と同様に、電子シャッター非リセット設定、非読み出し設定、及び撮像同期信号の周期設定が行われる。また、期間ａ２では、撮像同期信号と表示同期信号のアクティブ通知のタイミングが一致した周期（１周期目）の次の周期（２周期目）における撮像同期信号のアクティブ通知の通知時刻と表示同期信号のアクティブ通知の通知時刻との差分が取得される。また、この差分に基づいて別源振位相差ＣｌｏｃｋＥｒｒｏｒが算出される。期間ａ３では、１フレーム目の電荷の蓄積を開始するために、電子シャッターリセット設定が行われ、また、図４の期間ａと同様に、非読み出し設定、及び撮像同期信号の周期設定が行われる。 In the period a2, similarly to the period a1, electronic shutter non-resetting setting, non-reading setting, and imaging synchronization signal cycle setting are performed. Further, in the period a2, the notification time of the active notification of the imaging synchronization signal and the display synchronization signal in the next cycle (second cycle) of the cycle (first cycle) in which the timings of the active notification of the imaging synchronization signal and the display synchronization signal match. Get the difference from the notification time of the active notification. Further, another source oscillation phase difference ClockError is calculated based on this difference. In period a3, an electronic shutter reset setting is performed in order to start accumulating charges for the first frame, and similarly to period a in FIG. .

上述した第２の実施の形態では、撮像同期信号を生成するための撮像クロック信号は、表示同期信号を生成するための表示クロック信号と異なるクロック源振から供給されたクロック信号に基づいて生成される。これにより、異なるクロック源振から供給されるクロック信号に基づいて撮像同期信号及び表示同期信号を生成する撮像装置９００において、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができる。 In the second embodiment described above, the imaging clock signal for generating the imaging synchronization signal is generated based on the clock signal supplied from the clock source different from the display clock signal for generating the display synchronization signal. be. As a result, in the imaging apparatus 900 that generates an imaging synchronization signal and a display synchronization signal based on clock signals supplied from different clock sources, intended accumulation is performed while correcting the phase difference between the imaging synchronization signal and the display synchronization signal. A charge can be accumulated over time.

また、上述した第２の実施の形態では、撮像同期信号のアクティブ信号の通知時刻と表示同期信号のアクティブ信号の通知時刻との差に基づいて撮像同期信号及び表示同期信号の複合位相差が算出される。これにより、理論値のみでは算出できない位相差成分を含む複合位相差を取得することができる。 Further, in the second embodiment described above, the composite phase difference between the imaging synchronization signal and the display synchronization signal is calculated based on the difference between the notification time of the active signal of the imaging synchronization signal and the notification time of the active signal of the display synchronization signal. be done. This makes it possible to obtain a composite phase difference including phase difference components that cannot be calculated using only theoretical values.

さらに、上述した第２の実施の形態では、複合位相差は、予め設定された理論値に基づいて算出不可能な別源振位相差成分を含む。これにより、理論値のみでは算出できない位相差が発生しうる撮像装置９００において、撮像同期信号と表示同期信号との位相差を補正しつつ、意図した蓄積時間で電荷を蓄積することができる。 Furthermore, in the above-described second embodiment, the composite phase difference includes another source vibration phase difference component that cannot be calculated based on a preset theoretical value. As a result, in the imaging apparatus 900 in which a phase difference that cannot be calculated based only on theoretical values may occur, charges can be accumulated for an intended accumulation time while correcting the phase difference between the imaging synchronization signal and the display synchronization signal.

上述した第２の実施の形態では、別源振位相差成分は、撮像素子１０６の起動処理時に算出されて保持される。これにより、少なくとも撮像素子１０６が電荷の蓄積を開始する際に、意図した蓄積時間で電荷を蓄積するための制御に用いる別源振位相差成分を取得することができる。 In the above-described second embodiment, the different source oscillation phase difference component is calculated and held during the activation process of the imaging device 106 . As a result, at least when the imaging device 106 starts accumulating electric charges, it is possible to acquire the different source oscillation phase difference components used for control for accumulating electric charges in an intended accumulation time.

以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。例えば、各フレームの電荷の蓄積時に別源振位相差ＣｌｏｃｋＥｒｒｏｒを算出してもよい。 Although the present invention has been described using the above-described embodiments, the present invention is not limited to the above-described embodiments. For example, the different source oscillation phase difference ClockError may be calculated at the time of charge accumulation for each frame.

図１７は、図１４の別源振位相差取得処理の別の手順を示すフローチャートである。 FIG. 17 is a flow chart showing another procedure of the different source vibration phase difference acquisition process of FIG.

図１７において、全体制御演算部１０９は、撮像素子１０６の起動処理時であるか否かを判別する（ステップＳ１７０１）。 In FIG. 17, the overall control calculation unit 109 determines whether or not it is time to activate the imaging device 106 (step S1701).

ステップＳ１７０１の判別の結果、撮像素子１０６の起動処理時である場合、全体制御演算部１０９は、図１５のＣｌｏｃｋＥｒｒｏｒ算出処理を行い（ステップＳ１７０２）、別源振位相差ＣｌｏｃｋＥｒｒｏｒを算出して、本処理を終了する。 As a result of the determination in step S1701, if it is time for the imaging device 106 to start up, the overall control calculation unit 109 performs the ClockError calculation process in FIG. End the process.

ステップＳ１７０１の判別の結果、撮像素子１０６の起動処理時でない場合、つまり、各フレームの電荷の蓄積を開始する場合、全体制御演算部１０９は、後述する図１８の他のＣｌｏｃｋＥｒｒｏｒ算出処理を行い（ステップＳ１７０３）、本処理を終了する。 As a result of the determination in step S1701, if the imaging device 106 is not activated, that is, if charge accumulation of each frame is started, the overall control calculation unit 109 performs another ClockError calculation process shown in FIG. 18 to be described later ( Step S1703), this processing ends.

図１８は、図１７のステップＳ１７０３の他のＣｌｏｃｋＥｒｒｏｒ算出処理の手順を示すフローチャートである。 FIG. 18 is a flow chart showing the procedure of another ClockError calculation process in step S1703 of FIG.

図１８において、全体制御演算部１０９は、撮像同期信号のアクティブ通知を検知すると、検出したアクティブ通知の周期を補正するために用いられた補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤを記録媒体１１０から取得する（ステップＳ１８０１）。この補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤは、検出されたアクティブ通知の周期を補正するために２周期前に設定された周期補正値である。次いで、全体制御演算部１０９は、１周期前の周期補正設定処理のステップＳ１１０１にて算出された差分ＶｄＤｉｆｆを取得する（ステップＳ１８０２）。次いで、全体制御演算部１０９は、検知した撮像同期信号のアクティブ通知の通知時刻と表示同期信号のアクティブ通知の通知時刻との差分ＶｄＤｉｆｆを算出する（ステップＳ１８０３）。次いで、全体制御演算部１０９は、複合位相差を算出する（ステップＳ１８０４）。具体的に、全体制御演算部１０９は、ステップＳ１８０３にて取得した差分ＶｄＤｉｆｆに補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤを加算した値から、ステップＳ１８０２にて取得した差分ＶｄＤｉｆｆを差し引くことで複合位相差を算出する。次いで、全体制御演算部１０９は、ステップＳ１８０４にて算出した複合位相差から、ＨＤ位相差成分の理論値を差し引くことで、別源振位相差ＣｌｏｃｋＥｒｒｏｒを算出し（ステップＳ１８０５）し、本終了を終了する。 In FIG. 18, upon detecting the active notification of the imaging synchronization signal, the overall control arithmetic unit 109 acquires the correction value PrevCorrectHD used to correct the period of the detected active notification from the recording medium 110 (step S1801). This correction value PrevCorrectHD is a cycle correction value set two cycles before to correct the cycle of the detected active notification. Next, the overall control calculation unit 109 acquires the difference VdDiff calculated in step S1101 of the cycle correction setting process for the previous cycle (step S1802). Next, the overall control arithmetic unit 109 calculates the difference VdDiff between the notification time of the detected active notification of the imaging synchronization signal and the notification time of the active notification of the display synchronization signal (step S1803). Next, the overall control calculation unit 109 calculates a composite phase difference (step S1804). Specifically, the overall control calculation unit 109 calculates the composite phase difference by subtracting the difference VdDiff obtained in step S1802 from the value obtained by adding the correction value PrevCorrectHD to the difference VdDiff obtained in step S1803. Next, the overall control calculation unit 109 calculates the separate source oscillation phase difference ClockError by subtracting the theoretical value of the HD phase difference component from the composite phase difference calculated in step S1804 (step S1805), and terminates the process. finish.

図１９は、或るフレームの電荷の蓄積時における別源振位相差ＣｌｏｃｋＥｒｒｏｒの算出を説明するための図である。なお、期間Ｎ－２における記録媒体１１０に保存された補正値ＰｒｅｖＣｏｒｒｅｃｔＨＤをＡとし、期間Ｎ－１における差分ＶｄＤｉｆｆをＢとし、期間Ｎにおける差分ＶｄＤｉｆｆをＣとする。期間Ｎにおける複合位相差は、（Ａ＋Ｃ）－Ｂから求めることができる。このようにして、本実施の形態では、各フレームの電荷の蓄積時に別源振位相差ＣｌｏｃｋＥｒｒｏｒが算出される。これにより、別源振位相差ＣｌｏｃｋＥｒｒｏｒをより正確に算出することができる。 FIG. 19 is a diagram for explaining calculation of another source oscillation phase difference ClockError during charge accumulation in a certain frame. Let A be the correction value PrevCorrectHD stored in the recording medium 110 in the period N−2, B be the difference VdDiff in the period N−1, and C be the difference VdDiff in the period N. The composite phase difference in period N can be found from (A+C)-B. In this way, in the present embodiment, the different source oscillation phase difference ClockError is calculated when accumulating charges in each frame. This makes it possible to more accurately calculate the different source oscillation phase difference ClockError.

また、上述した第２の実施の形態では、撮像装置９００が、別源振位相差ＣｌｏｃｋＥｒｒｏｒを検出するクロック誤差検出部を備えていても良い。 Further, in the above-described second embodiment, the imaging device 900 may include a clock error detection unit that detects another source oscillation phase difference ClockError.

図２０は、図９の撮像装置９００の変形例の構成を概略的に示すブロック図である。図２０において、撮像装置９００の変形例である撮像装置２０００は、撮像装置９００の構成要素の他に、クロック誤差検出部２００１（位相差算出手段）を備える。クロック誤差検出部２００１は、表示クロック源振９０１及び撮像クロック源振９０２とそれぞれ接続されている。クロック誤差検出部２００１は、図１４のステップＳ１４０２のＣｌｏｃｋＥｒｒｏｒ算出処理、又は図１７のステップＳ１７０２のＣｌｏｃｋＥｒｒｏｒ算出処理及びステップＳ１７０３の他のＣｌｏｃｋＥｒｒｏｒ算出処理を行って、別源振位相差ＣｌｏｃｋＥｒｒｏｒを算出する。このような構成により、ＣｌｏｃｋＥｒｒｏｒの算出における全体制御演算部１０９の負荷を軽減することができる。 FIG. 20 is a block diagram schematically showing the configuration of a modified example of the imaging device 900 of FIG. In FIG. 20, an image pickup apparatus 2000, which is a modification of the image pickup apparatus 900, includes a clock error detection section 2001 (phase difference calculation means) in addition to the components of the image pickup apparatus 900. FIG. The clock error detection unit 2001 is connected to the display clock source oscillation 901 and the imaging clock source oscillation 902 respectively. The clock error detection unit 2001 performs ClockError calculation processing in step S1402 in FIG. 14, or ClockError calculation processing in step S1702 and another ClockError calculation processing in step S1703 in FIG. With such a configuration, the load on the overall control calculation unit 109 in calculating ClockError can be reduced.

なお、上述した各実施形態においては、本発明をデジタルカメラに適用した場合を例にして説明したが、これはこの例に限定されない。すなわち、本発明は、撮像素子が付随したあらゆるデバイスに適用してもよい。すなわち携帯電話端末や携帯型の画像ビューワ、カメラを備えるテレビ、デジタルフォトフレーム、音楽プレーヤー、ゲーム機、電子ブックリーダーなど、画像を撮像可能な装置であれば、本発明は適用可能である。 In each of the above-described embodiments, the case where the present invention is applied to a digital camera has been described as an example, but this is not limited to this example. That is, the present invention may be applied to any device attached with an imaging device. That is, the present invention can be applied to any device capable of capturing an image, such as a mobile phone terminal, a portable image viewer, a television equipped with a camera, a digital photo frame, a music player, a game machine, and an electronic book reader.

本発明は、上述の実施の形態の１以上の機能を実現するプログラムをネットワーク又は記憶媒体を介してシステム又は装置に供給し、該システム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。 The present invention supplies a program that implements one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in the computer of the system or apparatus reads the program. It can also be realized by executing processing. The invention can also be implemented by a circuit (eg, an ASIC) that implements one or more functions.

１００ 撮像装置
１０６ 撮像素子
１１２ 表示装置
１１６ クロック源振
１１８ 表示同期信号生成部
１２０ 撮像同期信号生成部
９００ 撮像装置
９０１ 表示クロック源振
９０２ 撮像クロック源振
２０００ 撮像装置
２００１ クロック誤差検出部 100 imaging device 106 imaging device 112 display device 116 clock source oscillation 118 display synchronization signal generation unit 120 imaging synchronization signal generation unit 900 imaging device 901 display clock source oscillation 902 imaging clock source oscillation 2000 imaging device 2001 clock error detection unit

Claims (12)

撮像素子及び表示手段を備える撮像装置であって、前記撮像素子に蓄積された電荷に基づいて生成された画像信号に基づいて前記表示手段に画像を表示する撮像装置において、
前記撮像素子への電荷の蓄積を開始するための前記撮像素子のリセットを開始するリセット時間を設定するリセット時間設定手段と、
前記撮像素子を駆動させる撮像同期信号であって所定の周期でアクティブレベルに遷移する撮像同期信号を生成する撮像同期信号生成手段と、
前記表示手段を駆動させる表示同期信号であって所定の周期でアクティブレベルに遷移する表示同期信号を生成する表示同期信号生成手段と、
前記撮像同期信号及び前記表示同期信号の位相差に基づいて、前記撮像同期信号の周期を制御する制御手段と、
前記撮像素子のリセットを行ってから前記撮像同期信号の複数周期目のアクティブレベルの遷移までの間に蓄積した電荷に基づいて１フレーム分の画像信号が生成され、
前記リセット時間設定手段は、前記撮像同期信号及び前記表示同期信号の位相差を補正するために前記撮像同期信号の周期を長くした分、前記リセット時間を遅らせることを特徴とする撮像装置。 An imaging device comprising an imaging element and display means, wherein an image is displayed on the display means based on an image signal generated based on electric charges accumulated in the imaging element,
reset time setting means for setting a reset time for starting to reset the image pickup device for starting charge accumulation in the image pickup device;
an imaging synchronization signal generating means for generating an imaging synchronization signal that drives the imaging device and transitions to an active level at a predetermined cycle;
display synchronization signal generating means for generating a display synchronization signal that drives the display means and transitions to an active level at a predetermined cycle;
control means for controlling the cycle of the imaging synchronization signal based on the phase difference between the imaging synchronization signal and the display synchronization signal;
An image signal for one frame is generated based on charges accumulated during a period from resetting of the imaging device to transition of the active level of the plurality of cycles of the imaging synchronization signal,
The imaging apparatus, wherein the reset time setting means delays the reset time by an amount corresponding to the lengthening of the cycle of the imaging synchronization signal in order to correct the phase difference between the imaging synchronization signal and the display synchronization signal. 前記制御手段は、水平読出し時間単位で前記撮像同期信号の周期を制御することを特徴とする請求項１に記載の撮像装置。 2. The imaging apparatus according to claim 1, wherein said control means controls the period of said imaging synchronization signal in units of horizontal readout time. 前記撮像同期信号を生成するための撮像クロック信号は、前記表示同期信号を生成するための表示クロック信号と同じクロック源振から供給されたクロック信号に基づいて生成されることを特徴とする請求項１又は２に記載の撮像装置。 3. The imaging clock signal for generating the imaging synchronization signal is generated based on a clock signal supplied from the same clock source as the display clock signal for generating the display synchronization signal. 3. The imaging device according to 1 or 2. 予め設定された理論値に基づいて前記撮像同期信号及び前記表示同期信号の位相差を算出することを特徴とする請求項３に記載の撮像装置。 4. The imaging apparatus according to claim 3, wherein the phase difference between said imaging synchronization signal and said display synchronization signal is calculated based on a preset theoretical value. 前記撮像同期信号を生成するための撮像クロック信号は、前記表示同期信号を生成するための表示クロック信号と異なるクロック源振から供給されたクロック信号に基づいて生成されることを特徴とする請求項１又は２に記載の撮像装置。 3. The imaging clock signal for generating the imaging synchronization signal is generated based on a clock signal supplied from a clock source different from the display clock signal for generating the display synchronization signal. 3. The imaging device according to 1 or 2. 前記撮像同期信号がアクティブレベルに遷移した時刻と前記表示同期信号がアクティブレベルに遷移した時刻との差に基づいて前記撮像同期信号及び前記表示同期信号の位相差を算出することを特徴とする請求項５に記載の撮像装置。 A phase difference between the imaging synchronization signal and the display synchronization signal is calculated based on a difference between a time when the imaging synchronization signal transitions to an active level and a time when the display synchronization signal transitions to the active level. Item 6. The imaging device according to item 5. 前記撮像同期信号及び前記表示同期信号の位相差は、予め設定された理論値に基づいて算出不可能な成分を含むことを特徴とする請求項５又は６に記載の撮像装置。 7. The imaging apparatus according to claim 5, wherein the phase difference between the imaging synchronization signal and the display synchronization signal includes a component that cannot be calculated based on a preset theoretical value. 前記撮像同期信号及び前記表示同期信号の位相差のうち、予め設定された理論値に基づいて算出不可能な成分は、前記撮像素子の起動処理時に算出されて保持されることを特徴とする請求項７に記載の撮像装置。 A component of the phase difference between the imaging synchronization signal and the display synchronization signal, which cannot be calculated based on a preset theoretical value, is calculated and held during activation processing of the imaging device. Item 8. The imaging device according to item 7. 前記撮像同期信号及び前記表示同期信号の位相差のうち、予め設定された理論値に基づいて算出不可能な成分は、各フレームの電荷の蓄積を開始する際に算出されることを特徴とする請求項７に記載の撮像装置。 A component of the phase difference between the imaging synchronization signal and the display synchronization signal that cannot be calculated based on a preset theoretical value is calculated when the charge accumulation of each frame is started. The imaging device according to claim 7. 前記撮像同期信号及び前記表示同期信号の位相差を算出する位相差算出手段を更に備えることを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。 10. The imaging apparatus according to any one of claims 1 to 9, further comprising phase difference calculation means for calculating a phase difference between said imaging synchronization signal and said display synchronization signal. 撮像素子及び表示手段を備える撮像装置の制御方法であって、前記撮像素子に蓄積された電荷に基づいて生成された画像信号に基づいて前記表示手段に画像を表示する撮像装置の制御方法において、
前記撮像素子への電荷の蓄積を開始するための前記撮像素子のリセットを開始するリセット時間を設定するリセット時間設定ステップと、
前記撮像素子を駆動させる撮像同期信号であって所定の周期でアクティブレベルに遷移する撮像同期信号を生成する撮像同期信号生成ステップと、
前記表示手段を駆動させる表示同期信号であって所定の周期でアクティブレベルに遷移する表示同期信号を生成する表示同期信号生成ステップと、
前記撮像同期信号及び前記表示同期信号の位相差に基づいて、前記撮像同期信号の周期を制御する制御ステップと、
前記撮像素子のリセットを行ってから前記撮像同期信号の複数周期目のアクティブレベルの遷移までの間に蓄積した電荷に基づいて１フレーム分の画像信号が生成され、
前記リセット時間設定ステップは、前記撮像同期信号及び前記表示同期信号の位相差を補正するために前記撮像同期信号の周期を長くした分、前記リセット時間を遅らせることを特徴とする撮像装置の制御方法。 A control method for an imaging device comprising an imaging element and display means, wherein an image is displayed on the display means based on an image signal generated based on charges accumulated in the imaging element,
a reset time setting step of setting a reset time for starting a reset of the imaging element for starting charge accumulation in the imaging element;
an imaging synchronization signal generation step of generating an imaging synchronization signal that drives the imaging device and transitions to an active level at a predetermined cycle;
a display synchronization signal generation step of generating a display synchronization signal that drives the display means and transitions to an active level at a predetermined cycle;
a control step of controlling the period of the imaging synchronization signal based on the phase difference between the imaging synchronization signal and the display synchronization signal;
An image signal for one frame is generated based on charges accumulated during a period from resetting the imaging device to transition of the active level of the plurality of cycles of the imaging synchronization signal,
The method for controlling an imaging device, wherein the reset time setting step delays the reset time by an amount corresponding to an increase in the period of the imaging synchronization signal in order to correct a phase difference between the imaging synchronization signal and the display synchronization signal. . 請求項１乃至１０のうち何れか１項に記載の撮像装置の各手段をコンピュータに実行させるためのプログラム。 A program for causing a computer to execute each means of the imaging apparatus according to any one of claims 1 to 10.
JP2021027272A 2021-02-24 2021-02-24 Imaging device, imaging device control method, and program Pending JP2022128832A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021027272A JP2022128832A (en) 2021-02-24 2021-02-24 Imaging device, imaging device control method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021027272A JP2022128832A (en) 2021-02-24 2021-02-24 Imaging device, imaging device control method, and program

Publications (1)

Publication Number Publication Date
JP2022128832A true JP2022128832A (en) 2022-09-05

Family

ID=83150422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021027272A Pending JP2022128832A (en) 2021-02-24 2021-02-24 Imaging device, imaging device control method, and program

Country Status (1)

Country Link
JP (1) JP2022128832A (en)

Similar Documents

Publication Publication Date Title
US8786734B2 (en) Image pickup apparatus
US8525893B2 (en) Image capturing apparatus with different shooting modes and image capturing apparatus control method thereof
JP2015088917A (en) Imaging device, imaging method, program, and recording medium
US11290648B2 (en) Image capture apparatus and control method thereof
US11736824B2 (en) Image capture apparatus and control method thereof
CN101729782A (en) Imaging apparatus and imaging method
JP2001346095A (en) Digital still camera
JP2013146001A (en) Image pickup device
JP2020036073A (en) Imaging device and control method thereof
JP2022128832A (en) Imaging device, imaging device control method, and program
JP2008187614A (en) Photographing apparatus
JP7292962B2 (en) Imaging device and its control method
JP7271155B2 (en) Imaging device and its control method
JP2011182321A (en) Solid-state imaging apparatus, driving method and imaging apparatus
JP2010074314A (en) Imaging apparatus, control method thereof, and program
US11595571B2 (en) Control apparatus, control method, image capturing apparatus, and image capturing system
CN104349078A (en) Solid-state imaging device
JP6261334B2 (en) Image processing apparatus, control method thereof, control program, and imaging apparatus
JP6355489B2 (en) Imaging device
US11539903B2 (en) Imaging apparatus and method of controlling the same and non-transitory computer-readable storage medium
US11496683B2 (en) Image capturing apparatus and control method thereof, and image capturing system
JP7148265B2 (en) IMAGING DEVICE AND CONTROL METHOD THEREOF, PROGRAM, STORAGE MEDIUM
JP7317551B2 (en) Imaging element and imaging device
JP2017203829A (en) Control device, imaging device, control method, program and recording medium
JP6733217B2 (en) Imaging device