JP2022114987A - Thin-film substrate circuit - Google Patents

Thin-film substrate circuit Download PDF

Info

Publication number
JP2022114987A
JP2022114987A JP2021011516A JP2021011516A JP2022114987A JP 2022114987 A JP2022114987 A JP 2022114987A JP 2021011516 A JP2021011516 A JP 2021011516A JP 2021011516 A JP2021011516 A JP 2021011516A JP 2022114987 A JP2022114987 A JP 2022114987A
Authority
JP
Japan
Prior art keywords
stripline
filter
thin film
film substrate
substrate circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021011516A
Other languages
Japanese (ja)
Other versions
JP7464547B2 (en
Inventor
康太 倉光
Kota Kuramitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2021011516A priority Critical patent/JP7464547B2/en
Publication of JP2022114987A publication Critical patent/JP2022114987A/en
Application granted granted Critical
Publication of JP7464547B2 publication Critical patent/JP7464547B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

To provide a thin-film substrate circuit functioning as a high-frequency filter that improves transfer characteristics in a high-frequency band while preventing an influence of noise from the outside or noise to the outside.SOLUTION: A thin-film substrate circuit 10 comprises: two thin-film substrates 13 which are stacked; a strip line type filter 11 which is sandwiched between the two thin-film substrates; a strip line type line 12 which is connected to both ends of the strip line type filter and serves as an input/output transmission line of the strip line type filter; a metal shield 14 which covers surfaces of the two thin-film substrates along a length of the strip line type filter; and a plurality of Vias 15 which are formed in arrays on both sides of the strip line type filter along the strip line type filter, and electrically connect opposed surfaces of the metal shield to each other in the stacking direction of the two thin-film substrates.SELECTED DRAWING: Figure 1

Description

本開示は、高周波フィルタとして機能する薄膜基板回路に関する。 The present disclosure relates to thin film substrate circuits that function as high frequency filters.

高周波フィルタとして、ストリップライン型フィルタを備える薄膜基板回路が知られている。薄膜基板回路は、積層された２枚の薄膜基板と、２枚の薄膜基板に挟まれたストリップライン型フィルタと、積層された２枚の薄膜基板の表裏を覆う２枚の金属シールドと、で構成される（例えば、特許文献１を参照。）。ストリップライン型フィルタでは、２枚の金属シールドがグランドとして機能する。 A thin film substrate circuit having a stripline filter is known as a high frequency filter. The thin-film substrate circuit consists of two laminated thin-film substrates, a stripline filter sandwiched between the two thin-film substrates, and two metal shields covering the front and back of the two laminated thin-film substrates. configured (see, for example, Patent Document 1). In stripline filters, two metal shields act as grounds.

特開２０１６－０７２８１８号公報JP 2016-072818 A

関連技術では、使用する周波数が高周波数帯域になると、薄膜基板の露出している面からノイズの影響を受けたり、外部にノイズの影響を与えたりする場合がある。そこで、積層された２枚の薄膜基板の表裏だけでなく側面も含めて、ストリップライン型フィルタの長手方向に沿って金属シールドで覆うことを試みた。 In the related art, when the frequency used is in a high frequency band, the exposed surface of the thin film substrate may be affected by noise, or the noise may affect the outside. Therefore, an attempt was made to cover not only the front and back surfaces of the two laminated thin film substrates but also the side surfaces thereof with a metal shield along the longitudinal direction of the stripline filter.

しかし、２枚の薄膜基板の表面をストリップライン型フィルタの長手方向に沿って金属シールドで覆った場合、ノイズを低減させることができるが、金属シールドが方形導波管構造を形成し、この結果、金属シールドが導波管モードを伝達して、ストリップライン型フィルタの伝達特性を劣化させてしまうことが判明した。ハイパスフィルタとして機能する方形導波管構造の金属シールドによる導波管モードのカットオフ周波数が、ストリップライン型フィルタの阻止帯域以下である場合には、所望のフィルタ特性が得られないという課題が発生した。 However, when the surfaces of the two thin film substrates are covered with a metal shield along the longitudinal direction of the stripline filter, the noise can be reduced, but the metal shield forms a rectangular waveguide structure, resulting in It was found that the metal shield propagates the waveguide mode and degrades the transmission characteristics of the stripline filter. If the cutoff frequency of the waveguide mode due to the metal shield of the rectangular waveguide structure that functions as a high-pass filter is lower than the stopband of the stripline filter, the problem arises that the desired filter characteristics cannot be obtained. did.

金属シールドの幅や厚さ等を変えれば金属シールドによる導波管モードのカットオフ周波数を変更できる。しかし、薄膜基板の幅や厚さの制約により、金属シールドの幅や厚さ等を変えることが難しい。 By changing the width, thickness, etc. of the metal shield, the cutoff frequency of the waveguide mode by the metal shield can be changed. However, due to restrictions on the width and thickness of the thin film substrate, it is difficult to change the width and thickness of the metal shield.

前記課題を解決するために、本開示は、外部からのノイズ又は外部へのノイズの影響を防ぎつつ、薄膜基板回路の高周波数帯域での伝達特性の改善を図ることを目的とする。 In order to solve the above problems, an object of the present disclosure is to improve transfer characteristics in a high frequency band of a thin film substrate circuit while preventing the influence of noise from the outside or noise to the outside.

上記目的を達成するため、本開示の薄膜基板回路は、金属シールドで周囲を覆われたストリップライン型フィルタの長手方向に沿って、当該ストリップライン型フィルタの両側に複数のＶｉａを備える。 To achieve the above objectives, the thin film substrate circuit of the present disclosure includes a plurality of vias on both sides of a stripline filter along the length of the stripline filter surrounded by a metal shield.

具体的には、本発明の請求項１に記載された薄膜基板回路は、
積層された２枚の薄膜基板（１３）と、
前記２枚の薄膜基板に挟まれたストリップライン型フィルタ（１１）と、
前記ストリップライン型フィルタの両端にそれぞれ接続し、前記ストリップライン型フィルタの入出力伝送路となるストリップライン型線路（１２）と、
前記ストリップライン型フィルタの長手方向に沿って前記２枚の薄膜基板の表面を覆う金属シールド（１４）と、
前記ストリップライン型フィルタに沿って、前記ストリップライン型フィルタの両側に列状に形成され、前記２枚の薄膜基板の積層方向で対向する前記金属シールドの面同士を電気的に接続する複数のＶｉａ（１５）と、
を備える。 Specifically, the thin film substrate circuit described in claim 1 of the present invention is
two laminated thin film substrates (13);
a stripline filter (11) sandwiched between the two thin film substrates;
a stripline type line (12) connected to both ends of the stripline type filter and serving as an input/output transmission line of the stripline type filter;
a metal shield (14) covering the surfaces of the two thin film substrates along the longitudinal direction of the stripline filter;
A plurality of vias formed in rows on both sides of the stripline filter along the stripline filter and electrically connecting surfaces of the metal shields facing each other in the stacking direction of the two thin film substrates. (15) and
Prepare.

請求項２に記載された薄膜基板回路は、請求項１に記載された薄膜基板回路において、
前記ストリップライン型フィルタと前記ストリップライン型線路との間に、それぞれのインピーダンス整合をとるマッチングパタン部（１６）をさらに備え、
前記Ｖｉａは、前記マッチングパタン部の両側にも形成されてもよい。 The thin film substrate circuit according to claim 2 is the thin film substrate circuit according to claim 1,
further comprising a matching pattern section (16) for impedance matching between the stripline filter and the stripline line;
The vias may be formed on both sides of the matching pattern portion.

請求項３に記載された薄膜基板回路は、請求項１又は２に記載された薄膜基板回路において、
前記Ｖｉａは、前記ストリップライン型線路の両側にも前記ストリップライン型線路に沿って形成されてもよい。 The thin film substrate circuit according to claim 3 is the thin film substrate circuit according to claim 1 or 2,
The vias may be formed along the stripline type line on both sides of the stripline type line.

請求項４に記載された薄膜基板回路は、請求項１から３のいずれかに記載された薄膜基板回路において、
前記ストリップライン型フィルタは、複数の１／２波長共振フィルタを電磁結合により千鳥配列で直列接続したフィルタパターンで構成されてもよい。 The thin film substrate circuit according to claim 4 is the thin film substrate circuit according to any one of claims 1 to 3,
The stripline filter may have a filter pattern in which a plurality of half-wave resonant filters are connected in series in a zigzag arrangement by electromagnetic coupling.

請求項５に記載された薄膜基板回路は、請求項１から４のいずれかに記載された薄膜基板回路において、
前記ストリップライン型フィルタの両側に形成された前記Ｖｉａの列同士の間隔が１．０ｍｍ以下であってもよい。 The thin film substrate circuit according to claim 5 is the thin film substrate circuit according to any one of claims 1 to 4,
An interval between rows of the vias formed on both sides of the stripline filter may be 1.0 mm or less.

なお、上記各発明は、可能な限り組み合わせることができる。 The above inventions can be combined as much as possible.

本開示によれば、外部からのノイズ又は外部へのノイズの影響を防ぎつつ、薄膜基板回路の高周波数帯域での伝達特性の改善を図ることができる。 Advantageous Effects of Invention According to the present disclosure, it is possible to improve the transfer characteristics of a thin film substrate circuit in a high frequency band while preventing the influence of noise from the outside or noise to the outside.

実施形態に係る薄膜基板回路の概略構成の一例を示す。1 shows an example of a schematic configuration of a thin film substrate circuit according to an embodiment. 実施形態に係る薄膜基板回路の構成の一例を示す。1 shows an example of the configuration of a thin film substrate circuit according to an embodiment. 実施形態に係るストリップライン型フィルタの一例を示す。1 shows an example of a stripline filter according to an embodiment. 実施形態に係る薄膜基板回路の伝達特性を説明する図である。It is a figure explaining the transfer characteristic of the thin-film substrate circuit which concerns on embodiment.

以下、本開示の実施形態について、図面を参照しながら詳細に説明する。なお、本開示は、以下に示す実施形態に限定されるものではない。これらの実施の例は例示に過ぎず、本開示は当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。 Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. Note that the present disclosure is not limited to the embodiments shown below. These implementation examples are merely illustrative, and the present disclosure can be implemented in various modified and improved forms based on the knowledge of those skilled in the art. In addition, in this specification and the drawings, constituent elements having the same reference numerals are the same as each other.

（実施形態）
本実施形態に係る薄膜基板回路１０の概略構成の一例を図１に示す。
薄膜基板回路１０は、
積層された２枚の薄膜基板１３と、
２枚の薄膜基板１３に挟まれたストリップライン型フィルタ１１と、
ストリップライン型フィルタ１１の両端にそれぞれ接続し、ストリップライン型フィルタ１１の入出力伝送路となるストリップライン型線路１２と、
ストリップライン型フィルタ１１の長手方向に沿って前記２枚の薄膜基板１３の表面を覆う金属シールド１４と、
ストリップライン型フィルタ１１に沿って、ストリップライン型フィルタ１１の両側に列状に形成され、２枚の薄膜基板１３の積層方向で対向する金属シールド１４の面同士を電気的に接続する複数のＶｉａ１５と、
を備える。 (embodiment)
An example of a schematic configuration of a thin film substrate circuit 10 according to this embodiment is shown in FIG.
The thin film substrate circuit 10 is
two laminated thin film substrates 13;
a stripline filter 11 sandwiched between two thin film substrates 13;
a stripline type line 12 connected to both ends of the stripline type filter 11 and serving as an input/output transmission line of the stripline type filter 11;
a metal shield 14 covering the surfaces of the two thin film substrates 13 along the longitudinal direction of the stripline filter 11;
A plurality of vias 15 are formed in rows on both sides of the stripline filter 11 along the stripline filter 11 and electrically connect surfaces of the metal shields 14 facing each other in the stacking direction of the two thin film substrates 13. When,
Prepare.

薄膜基板１３の材料は、ガラスやセラミック等の誘電体材料を例示することができる。金属シールド１４は、ストリップライン型フィルタ１１の長手方向に沿って薄膜基板１３の表面を覆う。例えば、図１に示すように、ストリップライン型フィルタ１１の長手方向に沿った方形導波管構造をとり、薄膜基板１３の積層方向で対向する２面と、ストリップライン型フィルタ１１の短軸方向で対向する２面で構成される。薄膜基板１３の長手方向で対向する２面には、それぞれストリップライン型線路１２が露出する。ここで、薄膜基板１３の長手方向とは、ストリップライン型フィルタ１１及びストリップライン型線路１２の延伸方向をいい、ストリップライン型フィルタ１１の短軸方向とは、薄膜基板１３の面内で薄膜基板１３の長手方向に垂直な方向をいう。薄膜基板１３の長手方向で対向する２面も金属シールド１４で覆われていることが望ましい。この場合、ストリップライン型線路１２は、金属シールド１４とは接触しない構造とする。金属シールド１４は、薄膜基板１３の周囲をメッキで覆うことにより形成することができる。メッキに使用する金属としては、金、銀、銅、アルミニウム、白金、チタン、ニッケル、パラジウムが例示することができる。薄膜基板回路１０から露出するストリップライン型線路１２は、薄膜基板回路１０の外部と電気信号を入出力する、ストリップライン型フィルタ１１の入出力伝送路として機能する。ストリップライン型フィルタ１１及びストリップライン型線路１２の材料としては、金、銀、銅、アルミニウム、白金、チタン、ニッケル、パラジウムが例示することができる。 The material of the thin film substrate 13 can be exemplified by dielectric materials such as glass and ceramics. A metal shield 14 covers the surface of the thin film substrate 13 along the longitudinal direction of the stripline filter 11 . For example, as shown in FIG. 1, a rectangular waveguide structure is taken along the longitudinal direction of the stripline filter 11, and two surfaces facing each other in the stacking direction of the thin film substrate 13 and the short axis direction of the stripline filter 11 are formed. It consists of two faces facing each other. The stripline type lines 12 are exposed on two surfaces of the thin film substrate 13 facing each other in the longitudinal direction. Here, the longitudinal direction of the thin film substrate 13 refers to the extending direction of the stripline filter 11 and the stripline transmission line 12, and the short axis direction of the stripline filter 11 refers to the direction in which the thin film substrate 13 extends in the plane of the thin film substrate 13. 13 refers to the direction perpendicular to the longitudinal direction. It is desirable that the two surfaces facing each other in the longitudinal direction of the thin film substrate 13 are also covered with the metal shield 14 . In this case, the stripline type line 12 is structured so as not to come into contact with the metal shield 14 . The metal shield 14 can be formed by plating the periphery of the thin film substrate 13 . Examples of metals used for plating include gold, silver, copper, aluminum, platinum, titanium, nickel, and palladium. The stripline type line 12 exposed from the thin film substrate circuit 10 functions as an input/output transmission line of the stripline type filter 11 for inputting/outputting electric signals to/from the outside of the thin film substrate circuit 10 . Examples of materials for the stripline filter 11 and the stripline line 12 include gold, silver, copper, aluminum, platinum, titanium, nickel, and palladium.

本実施形態に係る薄膜基板回路１０の構成を図２で詳細に説明する。図２には、薄膜基板回路１０のストリップライン型線路１２が露出する面の正面図と、Ａ－Ａ断面図と、Ｂ－Ｂ断面図と、を示す。 The configuration of the thin film substrate circuit 10 according to this embodiment will be described in detail with reference to FIG. FIG. 2 shows a front view of the surface of the thin-film substrate circuit 10 where the stripline type line 12 is exposed, a cross-sectional view along AA, and a cross-sectional view along BB.

金属シールド１４は、図２の正面図に示すように薄膜基板１３の周囲を覆う。以下、金属シールド１４の４面のうち、薄膜基板１３の積層方向で対向する２面を金属シールド１４－１とし、ストリップライン型フィルタ１１の短軸方向で対向する２面を金属シールド１４－２とする。 A metal shield 14 surrounds the thin film substrate 13 as shown in the front view of FIG. Hereinafter, among the four surfaces of the metal shield 14, two surfaces facing each other in the stacking direction of the thin film substrate 13 are referred to as metal shields 14-1, and two surfaces facing each other in the short axis direction of the stripline filter 11 are referred to as metal shields 14-2. and

図２のＡ－Ａ断面図は、ストリップライン型線路１２及びストリップライン型フィルタ１１に沿って、かつ、ストリップライン型フィルタ１１の片側のＶｉａ１５の全てを切断するように薄膜基板回路１０を切断した断面図である。Ｖｉａ１５は、金属シールド１４－１同士を電気的に接続する。また、Ｖｉａ１５で電気的に接続された金属シールド１４－１は接地されてもよい。 The AA sectional view of FIG. 2 shows the thin-film substrate circuit 10 cut along the stripline type line 12 and the stripline type filter 11 and cutting all the vias 15 on one side of the stripline type filter 11. It is a sectional view. Via 15 electrically connects metal shields 14-1. Also, the metal shield 14-1 electrically connected at the Via 15 may be grounded.

図２のＢ－Ｂ断面図は、ストリップライン型線路１２及びストリップライン型フィルタ１１に沿って、かつ、ストリップライン型線路１２及びストリップライン型フィルタ１１を切断するように薄膜基板回路１０を切断した断面図である。図２のＢ－Ｂ断面図に示すように、Ｖｉａ１５は、ストリップライン型フィルタ１１に沿って、ストリップライン型フィルタ１１の両側に、列状に形成される。ここで、ストリップライン型フィルタ１１の片側のＶｉａ１５の列ともう片側のＶｉａ１５の列との距離をＷで表し、以下、このＷをＶｉａ列間の距離Ｗと呼ぶ。後述するように、Ｖｉａ列間の距離Ｗによりフィルタの伝達特性が変化する。 The BB cross-sectional view of FIG. 2 shows the thin-film substrate circuit 10 cut along the stripline-type line 12 and the stripline-type filter 11 and so as to cut the stripline-type line 12 and the stripline-type filter 11. It is a sectional view. As shown in the BB cross-sectional view of FIG. 2, the vias 15 are formed in rows on both sides of the stripline filter 11 along the stripline filter 11 . Here, the distance between the row of vias 15 on one side of the stripline filter 11 and the row of vias 15 on the other side is represented by W, and this W is hereinafter referred to as the distance W between the via rows. As will be described later, the transfer characteristic of the filter changes depending on the distance W between the Via rows.

さらに、Ｖｉａ１５は、ストリップライン型線路１２の両側にもストリップライン型線路１２に沿って形成されてもよい。これにより、ストリップライン型線路１２の信号伝達を効率よく行うことができる。 Further, vias 15 may be formed along stripline 12 on both sides of stripline 12 . Thereby, signal transmission of the stripline type line 12 can be efficiently performed.

ストリップライン型フィルタ１１の具体的構成の一例を図３に示す。図３は、図２のＢ－Ｂ断面図と同様の断面図であり、シールド１４－２は図示していない。図３に示すように、ストリップライン型フィルタ１１は、複数の１／２波長共振フィルタを電磁結合により千鳥配列で直列接続したフィルタパターンで構成されてもよい。図３に示すフィルタパターンにより、ストリップライン型フィルタ１１に複数のフィルタ素子を用いても、フィルタ素子が階段状に広がることなく、ストリップライン型フィルタ１１の幅を抑えることができるため、Ｖｉａ列間の距離Ｗを小さくすることができる。なお、後述するように、Ｖｉａ列間の距離Ｗが小さいと、導波管モードの使用可能上限周波数をより高周波数側にシフトすることができる。 An example of a specific configuration of the stripline filter 11 is shown in FIG. FIG. 3 is a cross-sectional view similar to the BB cross-sectional view of FIG. 2, and the shield 14-2 is not shown. As shown in FIG. 3, the stripline filter 11 may have a filter pattern in which a plurality of half-wave resonant filters are connected in series in a zigzag arrangement by electromagnetic coupling. With the filter pattern shown in FIG. 3, even if a plurality of filter elements are used in the stripline filter 11, the width of the stripline filter 11 can be suppressed without the filter elements expanding stepwise. can be reduced. As will be described later, when the distance W between the Via rows is small, the usable upper limit frequency of the waveguide mode can be shifted to the higher frequency side.

また、薄膜基板回路１０は、図３に示すように、ストリップライン型フィルタ１１とストリップライン型線路１２との間に、それぞれのインピーダンス整合をとるマッチングパタン部１６をさらに備えてもよい。さらに、図３に図示していないが、マッチングパタン部１６の両側にもＶｉａ１５が形成されてもよい。これにより、マッチングパタン部１６でインピーダンス不整合等により発生した放射モードが、金属シールド１４により導波管モードとなり、ストリップライン型フィルタ１１、ストリップライン型線路１２及びマッチングパタン部１６における伝達特性が劣化することを防ぐことができる。 3, the thin film substrate circuit 10 may further include a matching pattern section 16 between the stripline filter 11 and the stripline line 12 for impedance matching. Furthermore, although not shown in FIG. 3, vias 15 may be formed on both sides of the matching pattern portion 16 as well. As a result, the radiation mode generated due to impedance mismatch or the like in the matching pattern section 16 becomes a waveguide mode due to the metal shield 14, and the transmission characteristics of the stripline filter 11, the stripline line 12, and the matching pattern section 16 are degraded. can prevent you from doing it.

本開示に係る薄膜基板回路１０の伝達特性について図４に示す。図４には、Ｖｉａ１５を備えず、Ｖｉａ１５以外の構成は本開示に係る薄膜基板回路１０と同一であるＶｉａ無し薄膜基板回路の伝達特性と、本開示に係る薄膜基板回路１０の伝達特性と、を１つのグラフに示す。また、本開示に係る薄膜基板回路１０の伝達特性については、Ｖｉａ列間の距離Ｗが１．０ｍｍと０．８ｍｍの２パターンの結果を図４に示す。なお、図４では、Ｖｉａ無し薄膜基板回路の伝達特性を「Ｖｉａ無し」と、本開示に係る薄膜基板回路１０の伝達特性のうち、Ｖｉａ列間の距離Ｗが１．０ｍｍである場合のものを「Ｗ＝１．０ｍｍ」と、Ｖｉａ列間の距離Ｗが０．８ｍｍである場合のものを「Ｗ＝０．８ｍｍ」と表している。Ｖｉａ列間の距離Ｗが小さくなると導波管モードの伝達特性が―４０ｄＢ以下となる使用可能上限周波数が高周波側にシフトしていることがわかる。 FIG. 4 shows the transfer characteristics of the thin film substrate circuit 10 according to the present disclosure. FIG. 4 shows the transfer characteristics of a thin film substrate circuit without vias, which does not include the vias 15 and has the same configuration as the thin film substrate circuit 10 according to the present disclosure except for the vias 15, and the transfer characteristics of the thin film substrate circuit 10 according to the present disclosure. are shown in one graph. Also, regarding the transfer characteristics of the thin film substrate circuit 10 according to the present disclosure, the results of two patterns in which the distance W between Via rows is 1.0 mm and 0.8 mm are shown in FIG. In FIG. 4, the transfer characteristics of the thin film substrate circuit without vias are referred to as "without vias", and the transfer characteristics of the thin film substrate circuit 10 according to the present disclosure when the distance W between the via rows is 1.0 mm. is expressed as "W=1.0 mm", and the case where the distance W between the Via rows is 0.8 mm is expressed as "W=0.8 mm". It can be seen that as the distance W between Via rows decreases, the usable upper limit frequency at which the waveguide mode transfer characteristic becomes -40 dB or less shifts to the high frequency side.

図４に示すように、Ｖｉａ無し薄膜基板回路では、約２５ＧＨｚ以上で伝達特性が―４０ｄＢ以上となる。このため、Ｖｉａ無し薄膜基板回路は、ストリップライン型フィルタ１１が約２５ＧＨｚ以上が通過帯域となっており、ストリップライン型フィルタ１１の所望特性が得られない。これは、金属シールド１４により発生した伝達特性が―４０ｄＢ以下となる使用可能上限周波数が２５ＧＨｚとなってストリップライン型フィルタ１１の機能を阻害しているためと考えられる。 As shown in FIG. 4, the thin film substrate circuit without vias has a transfer characteristic of -40 dB or more at approximately 25 GHz or more. Therefore, in the via-less thin film substrate circuit, the passband of the stripline filter 11 is about 25 GHz or higher, and the desired characteristics of the stripline filter 11 cannot be obtained. It is considered that this is because the usable upper limit frequency at which the transmission characteristic generated by the metal shield 14 is -40 dB or less is 25 GHz, which hinders the function of the stripline filter 11 .

一方で、本開示に係る薄膜基板回路１０では、Ｖｉａ列間の距離Ｗが１．０ｍｍの場合は使用可能上限周波数が５８ＧＨｚ前後と、Ｖｉａ列間の距離Ｗが０．８ｍｍの場合は使用可能上限周波数が８４ＧＨｚ前後とみなすことができる。このため、本開示に係る薄膜基板回路１０は、Ｖｉａ列間の距離Ｗが１．０ｍｍ及び０．８ｍｍはそれぞれの使用可能上限周波数まではストリップライン型フィルタ１１の所望の効果が得られる。これは、Ｖｉａ無しでは２５ＧＨｚ程度であった導波管モードの使用可能上限周波数が、Ｖｉａ１５を形成したころにより、２５ＧＨｚ以上の高周波数側にシフトしたためと考えられる。また、図４に示すように、Ｖｉａ列間の距離Ｗが１．０ｍｍである場合より０．８ｍｍである場合の方が、伝達特性や使用可能上限周波数が高周波数側にシフトしている。このようにして、Ｖｉａ列間の距離Ｗを減少させて導波管モードの使用可能上限周波数を高周波側にシフトすることにより所望の特性のバンドパスフィルタあるいはローパスフィルタとしての機能を得ることができる。 On the other hand, in the thin film substrate circuit 10 according to the present disclosure, when the distance W between Via rows is 1.0 mm, the usable upper limit frequency is around 58 GHz, and when the distance W between Via rows is 0.8 mm, it can be used. It can be considered that the upper limit frequency is around 84 GHz. Therefore, in the thin film substrate circuit 10 according to the present disclosure, the desired effect of the stripline filter 11 can be obtained up to the usable upper limit frequency when the distance W between Via rows is 1.0 mm and 0.8 mm. It is considered that this is because the usable upper limit frequency of the waveguide mode, which was about 25 GHz without vias, shifted to the high frequency side of 25 GHz or more when the vias 15 were formed. Further, as shown in FIG. 4, the transmission characteristics and the usable upper limit frequency are shifted to the higher frequency side when the distance W between the via rows is 0.8 mm than when the distance W is 1.0 mm. In this way, by reducing the distance W between the Via rows and shifting the usable upper limit frequency of the waveguide mode to the high frequency side, it is possible to obtain a function as a bandpass filter or lowpass filter with desired characteristics. .

以上説明したように、本発明に係る薄膜基板回路１０は、金属シールド１４で周囲を覆われたストリップライン型フィルタ１１の長手方向に沿って、ストリップライン型フィルタ１１の両側に複数のＶｉａ１５を備えることにより、金属シールド１４により発生する導波管モードの使用可能上限周波数を高周波数側にシフトさせ、ストリップライン型フィルタ１１の所望の効果を得ることができる。 As described above, the thin film substrate circuit 10 according to the present invention includes a plurality of vias 15 on both sides of the stripline filter 11 along the longitudinal direction of the stripline filter 11 surrounded by the metal shield 14. As a result, the usable upper limit frequency of the waveguide mode generated by the metal shield 14 can be shifted to the high frequency side, and the desired effect of the stripline filter 11 can be obtained.

従って、本発明に係る薄膜基板回路１０は、外部からのノイズ又は外部へのノイズの影響を防ぎつつ、薄膜基板回路の高周波数帯域での伝達特性の改善を図ることができる。 Therefore, the thin film substrate circuit 10 according to the present invention can improve the transmission characteristics of the thin film substrate circuit in a high frequency band while preventing the influence of noise from the outside or noise to the outside.

本開示に係る薄膜基板回路は、高周波回路産業に適用することができる。 A thin film substrate circuit according to the present disclosure can be applied to the high frequency circuit industry.

１０：薄膜基板回路
１１：ストリップライン型フィルタ
１２：ストリップライン型線路
１３：薄膜基板
１４：金属シールド
１５：Ｖｉａ
１６：マッチングパタン部 10: Thin-film substrate circuit 11: Stripline filter 12: Stripline-type line 13: Thin-film substrate 14: Metal shield 15: Via
16: Matching pattern section

Claims (5)

積層された２枚の薄膜基板（１３）と、
前記２枚の薄膜基板に挟まれたストリップライン型フィルタ（１１）と、
前記ストリップライン型フィルタの両端にそれぞれ接続し、前記ストリップライン型フィルタの入出力伝送路となるストリップライン型線路（１２）と、
前記ストリップライン型フィルタの長手方向に沿って前記２枚の薄膜基板の表面を覆う金属シールド（１４）と、
前記ストリップライン型フィルタに沿って、前記ストリップライン型フィルタの両側に列状に形成され、前記２枚の薄膜基板の積層方向で対向する前記金属シールドの面同士を電気的に接続する複数のＶｉａ（１５）と、
を備える薄膜基板回路。 two laminated thin film substrates (13);
a stripline filter (11) sandwiched between the two thin film substrates;
a stripline type line (12) connected to both ends of the stripline type filter and serving as an input/output transmission line of the stripline type filter;
a metal shield (14) covering the surfaces of the two thin film substrates along the longitudinal direction of the stripline filter;
A plurality of vias formed in rows on both sides of the stripline filter along the stripline filter and electrically connecting surfaces of the metal shields facing each other in the stacking direction of the two thin film substrates. (15) and
A thin film substrate circuit comprising: 前記ストリップライン型フィルタと前記ストリップライン型線路との間に、それぞれのインピーダンス整合をとるマッチングパタン部（１６）をさらに備え、
前記Ｖｉａは、前記マッチングパタン部の両側にも形成される
ことを特徴とする請求項１に記載の薄膜基板回路。 further comprising a matching pattern section (16) for impedance matching between the stripline filter and the stripline line;
2. The thin film substrate circuit of claim 1, wherein the vias are also formed on both sides of the matching pattern portion. 前記Ｖｉａは、前記ストリップライン型線路の両側にも前記ストリップライン型線路に沿って形成される
ことを特徴とする請求項１又は２に記載の薄膜基板回路。 3. The thin-film substrate circuit according to claim 1, wherein said vias are also formed on both sides of said stripline type line along said stripline type line. 前記ストリップライン型フィルタは、複数の１／２波長共振フィルタを電磁結合により千鳥配列で直列接続したフィルタパターンで構成される
ことを特徴とする請求項１から３のいずれかに記載の薄膜基板回路。 4. The thin-film substrate circuit according to claim 1, wherein said stripline filter comprises a filter pattern in which a plurality of half-wave resonant filters are connected in series in a zigzag arrangement by electromagnetic coupling. . 前記ストリップライン型フィルタの両側に形成された前記Ｖｉａの列同士の間隔が１．０ｍｍ以下である
ことを特徴とする請求項１から４のいずれかに記載の薄膜基板回路。 5. The thin film substrate circuit according to claim 1, wherein the spacing between the rows of vias formed on both sides of the stripline filter is 1.0 mm or less.
JP2021011516A 2021-01-27 2021-01-27 Thin film circuit board Active JP7464547B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021011516A JP7464547B2 (en) 2021-01-27 2021-01-27 Thin film circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021011516A JP7464547B2 (en) 2021-01-27 2021-01-27 Thin film circuit board

Publications (2)

Publication Number Publication Date
JP2022114987A true JP2022114987A (en) 2022-08-08
JP7464547B2 JP7464547B2 (en) 2024-04-09

Family

ID=82747349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021011516A Active JP7464547B2 (en) 2021-01-27 2021-01-27 Thin film circuit board

Country Status (1)

Country Link
JP (1) JP7464547B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585009A (en) * 1981-06-30 1983-01-12 Matsushita Electric Ind Co Ltd Single mixer
US20030222736A1 (en) * 2002-05-29 2003-12-04 Allison Robert C. Compact edge coupled filter
JP2008109242A (en) * 2006-10-24 2008-05-08 Mitsubishi Electric Corp Multilayer filter bank circuit
JP2019117971A (en) * 2017-12-26 2019-07-18 Tdk株式会社 Band pass filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS585009A (en) * 1981-06-30 1983-01-12 Matsushita Electric Ind Co Ltd Single mixer
US20030222736A1 (en) * 2002-05-29 2003-12-04 Allison Robert C. Compact edge coupled filter
JP2008109242A (en) * 2006-10-24 2008-05-08 Mitsubishi Electric Corp Multilayer filter bank circuit
JP2019117971A (en) * 2017-12-26 2019-07-18 Tdk株式会社 Band pass filter

Also Published As

Publication number Publication date
JP7464547B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
JP3937433B2 (en) Planar circuit-waveguide connection structure
US6577211B1 (en) Transmission line, filter, duplexer and communication device
CN108832240B (en) Dielectric waveguide filter capable of improving far-end inhibition
US20100141356A1 (en) Coupled line filter and arraying method thereof
EP0978896A2 (en) Transmission line and transmission line resonator
CN212874710U (en) Thin film filter
CN109378561B (en) Double-passband filter
JP7464547B2 (en) Thin film circuit board
US6194981B1 (en) Slot line band reject filter
CN212935860U (en) Thin film filter
US11228077B2 (en) Microstrip DC block
JP4381701B2 (en) Connection structure between coaxial connector and multilayer board
JP2018093473A (en) Bandpass filter
US20230344101A1 (en) Printed Microstrip Filter
US4224584A (en) Directional microwave coupler
JP3885270B2 (en) Filter mounted multilayer board
JP6853803B2 (en) Resonator and filter
JP2024018253A (en) Laminated band-pass filter
TWI851086B (en) Common mode filter and signal transmission circuit
WO2023190274A1 (en) Microstrip antenna
JPH09181501A (en) Stripline filter
JP2010074255A (en) High-frequency filter device
CN100334776C (en) Bandpass filter
JP5297227B2 (en) filter
JPS5892101A (en) Microwave circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240328

R150 Certificate of patent or registration of utility model

Ref document number: 7464547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150