JP2022095331A - スイッチング電源装置 - Google Patents

Abstract

【課題】絶縁型のスイッチング電源装置において、電源起動時の出力電圧のオーバーシュートの発生を抑制すること。【解決手段】実施形態に係るスイッチング電源装置は、スイッチングトランジスタ、センス抵抗、トランス、フォトカプラ、出力電圧フィードバック回路、電流源、電圧検出回路及び制御回路を備える絶縁型のスイッチング電源装置である。出力電圧フィードバック回路は、目標電圧より高い出力電圧に応じたフォトカプラ電流を発生させる。電圧検出回路は、出力電圧が目標電圧より低いとき、フォトダイオードのカソードに接続された電流源に電流を発生させることにより、目標電圧より低い出力電圧に応じたフォトカプラ電流を発生させ、出力電圧が予め定められた検出電圧に達したとき、電流源による電流の発生を停止する。制御回路は、センス抵抗のセンス電圧及びフォトカプラ電流に基づいてスイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する。【選択図】図１

Description

本明細書の実施形態は、スイッチング電源装置に関する。

従来、トランスとフォトカプラとを使用した、ＤＣ／ＤＣコンバータとしての絶縁型のスイッチング電源装置が知られている。このスイッチング電源装置においては、２次側の出力電圧が設定値に達したことに応じてフォトカプラ電流が流れ始め、１次側の制御回路によるスイッチング制御が開始される。

特開平６－０４６５６０号公報

しかしながら、出力電圧の設定値への到達に応じて発生するフォトカプラ電流によりスイッチング制御を開始する構成では、電源起動時に出力電圧が急激に上昇すると、制御開始時点で出力電圧が設定値を超えてしまい、出力電圧にオーバーシュートが発生する場合があった。

本発明の目的は、上記に鑑みてなされたものであって、絶縁型のスイッチング電源装置において、電源起動時の出力電圧のオーバーシュートの発生を抑制することである。

上述した課題を解決し、目的を達成するために、実施形態に係るスイッチング電源装置は、スイッチングトランジスタと、センス抵抗と、トランスと、フォトカプラと、出力電圧フィードバック回路と、電流源と、電圧検出回路と、制御回路とを備える絶縁型のスイッチング電源装置である。前記センス抵抗は、前記スイッチングトランジスタがＯＮしたときに流れる電流に応じたセンス電圧を生成する。前記トランスは、前記スイッチングトランジスタがＯＮすることで入力電圧が印加する１次巻線と、負荷が接続される２次巻線とを有する。前記フォトカプラは、１次側に設けられるフォトトランジスタと、２次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生する。前記出力電圧フィードバック回路は、前記２次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧を超えたとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる。前記電流源は、前記フォトカプラのフォトダイオードのカソードに接続されている。前記電圧検出回路は、前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する。前記制御回路は、前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する。

本発明によれば、絶縁型のスイッチング電源装置において、電源起動時の出力電圧のオーバーシュートの発生を抑制することができる。

図１は、実施形態に係るスイッチング電源装置の構成の一例を示す図である。 図２は、実施形態に係る出力電圧検出回路の構成の一例を示す図である。 図３は、実施形態に係るスイッチング電源装置とは異なり、フォトカプラ電流調整回路が搭載されていないスイッチング電源装置の構成の一例を示す図である。 図４は、図３のスイッチング電源装置における電源起動時の各信号の動作波形の一例を示す図である。 図５は、実施形態に係る出力電圧検出回路における電源起動時の各信号の動作波形の一例を示す図である。 図６は、実施形態に係るスイッチング電源装置における電源起動時の各信号の動作波形の一例を示す図である。 図７は、実施形態に係る出力電圧検出回路の構成の別の一例を示す図である。 図８は、実施形態に係るスイッチング電源装置の構成の別の一例を示す図である。

以下、図面を参照しながら、スイッチング電源装置の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するとする。

図１は、実施形態に係るスイッチング電源装置１の構成の一例を示す図である。スイッチング電源装置１は、ＤＣ／ＤＣコンバータとしての絶縁型のスイッチング電源回路である。スイッチング電源装置１は、１次側の一対の入力端子から供給される直流電圧の入力電圧Ｖ_ＩＮを用いて、２次側の一対の出力端子に接続される負荷に応じて設定された直流電圧の出力電圧Ｖ_ＯＵＴを供給するように構成される。負荷としては、任意の回路素子又は回路構成が適宜利用可能である。

スイッチング電源装置１は、図１に示すように、キャパシタＣ_ＩＮ、トランス１１、ダイオードＤ_１、キャパシタＣ_ＯＵＴ、ＮＭＯＳスイッチングトランジスタＭ_ＰＷ、センス抵抗Ｒ_Ｓ、制御回路１３、出力電圧フィードバック（ＦＢ）回路１５、フォトカプラＰＣ_１及びフォトカプラ電流調整回路１７を有する。

１次側の一対の入力端子には、キャパシタＣ_ＩＮが、並列に接続される。キャパシタＣ_ＩＮは、１次側の一対の入力端子から供給される電荷を蓄える容量素子である。１次側の一対の入力端子のマイナス側の入力端子は、グランド電位に接続される。１次側の一対の入力端子のプラス側の入力端子は、トランス１１の１次巻線Ｔ_１の一端及び制御回路１３に接続される。

１次巻線Ｔ_１のプラス側の入力端子とは反対側の一端は、ＮＭＯＳスイッチングトランジスタＭ_ＰＷのドレインに接続される。つまり、１次巻線Ｔ_１は、ＮＭＯＳスイッチングトランジスタＭ_ＰＷがＯＮすることで入力電圧Ｖ_ＩＮが印加する。トランス１１の２次巻線Ｔ_２には、ダイオードＤ_１及びキャパシタＣ_ＯＵＴによる整流平滑回路が接続される。具体的には、２次巻線Ｔ_２の一端には、ダイオードＤ_１のアノードが接続される。２次巻線Ｔ_２の他の一端とダイオードＤ_１のカソードとの間には、キャパシタＣ_ＯＵＴが接続される。キャパシタＣ_ＯＵＴは、２次巻線Ｔ_２から供給される電荷を蓄える容量素子である。

２次側の一対の出力端子は、キャパシタＣ_ＯＵＴに並列に接続される。つまり、２次側の一対の出力端子は、ダイオードＤ_１及びキャパシタＣ_ＯＵＴによる整流平滑回路に接続される。２次側の一対の出力端子のマイナス側の出力端子は、グランド電位に接続される。２次側の一対の出力端子は、スイッチング電源装置１の外部の負荷に接続される。換言すれば、スイッチング電源装置１の外部の負荷は、２次側の一対の出力端子を介して２次巻線Ｔ_２に接続される。

ＮＭＯＳスイッチングトランジスタＭ_ＰＷは、制御回路１３からのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号に応じて動作するスイッチング素子である。

センス抵抗Ｒ_Ｓは、ＮＭＯＳスイッチングトランジスタＭ_ＰＷに流れるドレイン電流を検出する抵抗素子である。換言すれば、センス抵抗Ｒ_Ｓは、ＮＭＯＳスイッチングトランジスタＭ_ＰＷがＯＮしたときに流れる電流に応じたセンス電圧を生成する抵抗素子である。センス抵抗Ｒ_Ｓは、一端がＮＭＯＳスイッチングトランジスタＭ_ＰＷのソースに接続され、他の一端がグランド電位に接続される。

制御回路１３は、センス抵抗Ｒ_Ｓからのセンス電圧と、フォトカプラＰＣ_１からのフォトカプラ電流とに基づいて、ＮＭＯＳスイッチングトランジスタＭ_ＰＷのＯＮ／ＯＦＦ動作を制御する回路である。制御回路１３は、ＮＭＯＳスイッチングトランジスタＭ_ＰＷのゲート及びソースにそれぞれ接続される。また、制御回路１３は、フォトカプラＰＣ_１のフォトトランジスタのコレクタに接続される。制御回路１３は、センス抵抗Ｒ_Ｓに発生するセンス電圧と、フォトカプラＰＣ_１のフォトトランジスタからのフォトカプラ電流とに基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭ_ＰＷのゲートに出力するように構成された回路である。つまり、制御回路１３は、ＰＷＭ信号の変調により、出力電圧制御時のデューティＤを変更することができる。

ここで、フライバック方式のスイッチング電源装置１における出力電圧制御時のデューティＤは、以下の式（１）により表現することができる。ここで、Ｎ_１及びＮ_２は、それぞれ、トランス１１の１次巻線Ｔ_１及び２次巻線Ｔ_２の巻線数である。

出力電圧ＦＢ回路１５は、２次巻線Ｔ_２に発生する電圧を整流平滑した出力電圧Ｖ_ＯＵＴが予め定められた目標電圧値Ｖ_ＯＵＴ１を超えたとき、出力電圧Ｖ_ＯＵＴと、目標電圧値Ｖ_ＯＵＴ１（図５参照）との差分に応じた電流をフォトカプラＰＣ_１のフォトダイオードに発生するように構成された回路である。出力電圧ＦＢ回路１５は、図１に示すように、抵抗Ｒ_１、抵抗Ｒ_２、抵抗Ｒ_３、抵抗Ｒ_４、抵抗Ｒ_ＮＦ、キャパシタＣ_ＮＦ及びシャントレギュレータＩＣを有する。

抵抗Ｒ_１及び抵抗Ｒ_２は、直列に接続される。抵抗Ｒ_２の一端はプラス側の出力端子に接続され、抵抗Ｒ_２の他端は抵抗Ｒ_１の一端に接続される。抵抗Ｒ_１の他端はグランド電位に接続される。抵抗Ｒ_３及び抵抗Ｒ_４は、直列に接続される。抵抗Ｒ_３の一端はプラス側の出力端子に接続され、抵抗Ｒ_３の他端は抵抗Ｒ_４の一端に接続される。抵抗Ｒ_ＮＦ及びキャパシタＣ_ＮＦは、直列に接続される。抵抗Ｒ_ＮＦの一端は抵抗Ｒ_１及び抵抗Ｒ_２の間に接続され、抵抗Ｒ_ＮＦの他端はキャパシタＣ_ＮＦの一端に接続され、キャパシタＣ_ＮＦの他端は抵抗Ｒ_４の他端に接続される。

シャントレギュレータＩＣのアノードは、グランド電位に接続される。シャントレギュレータＩＣのカソードは、抵抗Ｒ_４の他端に接続される。シャントレギュレータＩＣのリファレンスは、抵抗Ｒ_１及び抵抗Ｒ_２の間に接続される。

フォトカプラＰＣ_１は、フォトダイオード及びフォトトランジスタを有する。フォトカプラＰＣ_１は、フォトダイオードに流れる電流に応じてフォトトランジスタにおいてフォトカプラ電流を発生する回路素子である。フォトダイオードは、２次側に設けられ、抵抗Ｒ_４に並列に接続される。具体的には、フォトダイオードのアノードは、抵抗Ｒ_３及び抵抗Ｒ_４の間に接続される。フォトダイオードのカソードは、抵抗Ｒ_４及びシャントレギュレータＩＣのカソードの間に接続される。フォトトランジスタは、１次側に設けられる。フォトトランジスタのベースは、フォトダイオードからの光を入力するように構成される。フォトトランジスタのエミッタは、グランド電位に接続される。

フォトカプラ電流調整回路１７は、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴに応じて、フォトカプラＰＣ_１にフォトカプラ電流を発生させるように構成された回路である。フォトカプラ電流調整回路１７は、電流源及び出力電圧検出回路１９（電圧検出回路）を有する。

電流源は、ＮＭＯＳトランジスタＭ_ＳＦ及び抵抗Ｒ_ＳＦを有する。電流源は、ＮＭＯＳトランジスタＭ_ＳＦがＯＮされると、抵抗Ｒ_ＳＦに電流を発生する。電流源の一端は、フォトカプラＰＣ_１のフォトダイオードのカソードに接続される。具体的には、ＮＭＯＳトランジスタＭ_ＳＦのドレインは、フォトカプラＰＣ_１のフォトダイオードのカソードに接続される。ＮＭＯＳトランジスタＭ_ＳＦのソースは、抵抗Ｒ_ＳＦの一端に接続される。抵抗Ｒ_ＳＦの他端は、グランド電位に接続される。つまり、電流源の他端（フォトダイオードのカソードとは反対側の一端）は、グランド電位に接続される。

なお、本実施形態では、ＮＭＯＳトランジスタＭ_ＳＦ及び抵抗Ｒ_ＳＦを有する電流源を例示するが、これに限らない。例えば、ＮＭＯＳトランジスタＭ_ＳＦに代えて、バイポーラトランジスタを用いることもできる。この場合、実施形態の説明において、ＮＭＯＳトランジスタＭ_ＳＦのゲート、ソース及びドレインは、それぞれ、バイポーラトランジスタのベース、エミッタ及びコレクタに読み替えることができる。

出力電圧検出回路１９は、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴに応じて、電流源のＮＭＯＳトランジスタＭ_ＳＦのＯＮ／ＯＦＦ動作を制御するように構成された回路である。具体的には、出力電圧検出回路１９は、予め定められた出力電圧に関する検出電圧値Ｖ_ＯＵＴ２（図５及び図６参照）より出力電圧Ｖ_ＯＵＴが低いとき、ＮＭＯＳトランジスタＭ_ＳＦをＯＮにするように構成された回路である。後述するように、検出電圧値Ｖ_ＯＵＴ２は、目標電圧値Ｖ_ＯＵＴ１より小さいとする。また、出力電圧検出回路１９は、出力電圧Ｖ_ＯＵＴが検出電圧値Ｖ_ＯＵＴ２に達したとき、ＮＭＯＳトランジスタＭ_ＳＦをＯＦＦ状態にするように構成された回路である。

図２は、実施形態に係る出力電圧検出回路１９の構成の一例を示す図である。図２に示すように、出力電圧検出回路１９は、ＮＭＯＳトランジスタＭ_Ｓ１１、抵抗Ｒ_Ｓ１１、抵抗Ｒ_Ｓ１２及び抵抗Ｒ_Ｓ１３を有する。ＮＭＯＳトランジスタＭ_Ｓ１１のドレインは、抵抗Ｒ_Ｓ１１を介して、プラス側の出力端子に接続される。ＮＭＯＳトランジスタＭ_Ｓ１１のドレイン及びゲートの間には、抵抗Ｒ_Ｓ１２が接続される。ＮＭＯＳトランジスタＭ_Ｓ１１のゲート及びソースの間には、抵抗Ｒ_Ｓ１３が接続される。ＮＭＯＳトランジスタＭ_Ｓ１１のソースは、グランド電位に接続される。また、ＮＭＯＳトランジスタＭ_Ｓ１１のドレインは、ＮＭＯＳトランジスタＭ_ＳＦのゲートに接続される。

ここで、本実施形態に係るスイッチング電源装置１とは異なり、フォトカプラ電流調整回路１７が搭載されていないスイッチング電源装置３について、図３及び図４を参照しつつ説明する。

図３は、実施形態に係るスイッチング電源装置１とは異なり、フォトカプラ電流調整回路１７が搭載されていないスイッチング電源装置３の構成の一例を示す図である。図３に示すように、スイッチング電源装置３には、図１に示す実施形態に係るスイッチング電源装置１とは異なり、フォトカプラ電流調整回路１７が搭載されていない。一方で、図３のスイッチング電源装置３は、フォトカプラ電流調整回路１７が搭載されていないこと以外、図１に示す実施形態に係るスイッチング電源装置１と同一の構成を有する。

図４は、図３のスイッチング電源装置３における電源起動時の各信号の動作波形の一例を示す図である。

スイッチング電源装置３が起動されたとき、１次側の一対の入力端子への入力電圧Ｖ_ＩＮの供給が開始される。

制御回路１３は、キャパシタＣ_ＩＮで安定化された入力電圧Ｖ_ＩＮを入力し、入力電圧Ｖ_ＩＮを電源電圧として用いて動作を開始する。制御回路１３は、センス抵抗Ｒ_Ｓに発生するセンス電圧を入力し、センス電圧に基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭ_ＰＷのゲートに出力する。また、１次巻線Ｔ_１は、キャパシタＣ_ＩＮで安定化された入力電圧Ｖ_ＩＮを入力し、ＮＭＯＳスイッチングトランジスタＭ_ＰＷのＯＮ／ＯＦＦ動作により生じる励磁エネルギーを、２次巻線Ｔ_２に伝達する。２次側の一対の出力端子は、２次巻線Ｔ_２に接続されたダイオードＤ_１及びキャパシタＣ_ＯＵＴによる整流平滑回路からの出力電圧Ｖ_ＯＵＴを出力する。

出力電圧ＦＢ回路１５は、出力電圧Ｖ_ＯＵＴと、目標電圧値Ｖ_ＯＵＴ１との差分に応じた電流を発生する。例えばシャントレギュレータＩＣは、出力電圧Ｖ_ＯＵＴの抵抗Ｒ_１及び抵抗Ｒ_２による分圧と、目標電圧値Ｖ_ＯＵＴ１に応じて設定された基準電圧との差分に応じた吸込電流を発生する。したがって、シャントレギュレータＩＣからの吸込電流の大きさは、出力電圧Ｖ_ＯＵＴの増加に伴い増加する。

なお、シャントレギュレータＩＣからの吸込電流により発生する抵抗Ｒ_４の電圧降下がフォトカプラＰＣ_１のフォトダイオードの順方向電圧より小さいとき、フォトトランジスタからのフォトカプラ電流は発生しない。このとき、式（１）により規定されるスイッチング電源装置３の出力電圧制御時のデューティＤは、フォトカプラ電流ゼロによるデューティＤ１（最大）となる。

その後、スイッチング電源装置３において出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１に達したとき、シャントレギュレータＩＣからの吸込電流に応じた抵抗Ｒ_４の電圧降下がフォトカプラＰＣ_１のフォトダイオードの順方向電圧を超える。これにより、フォトカプラＰＣ_１のフォトダイオードは、抵抗Ｒ_４の電圧降下に応じた光量で発光する。また、フォトカプラＰＣ_１のフォトトランジスタは、ベース入力電流をフォトダイオードの光で入力し、その発光量に比例したフォトカプラ電流を発生する。なお、フォトトランジスタは、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１に対して大きくなるほど、大きなフォトカプラ電流を発生する。

制御回路１３は、センス抵抗Ｒ_Ｓに発生するセンス電圧と、フォトカプラＰＣ_１のフォトトランジスタから吸込電流として出力されるフォトカプラ電流とを入力する。制御回路１３は、センス電圧と、フォトカプラ電流に応じた電圧とに基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭ_ＰＷのゲートに出力する。ここで、制御回路１３は、フォトカプラ電流が大きいほど、ＮＭＯＳスイッチングトランジスタＭ_ＰＷがＯＮしている期間が短くなるように制御する。一例として、式（１）により規定されるスイッチング電源装置３の出力電圧制御時のデューティＤは、シャントレギュレータＩＣによる出力電圧制御によるデューティＤ３となる。シャントレギュレータＩＣによる出力電圧制御によるデューティＤ３は、フォトカプラ電流ゼロによるデューティＤ１より小さい。

このようにして、スイッチング電源装置３は、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１に達したとき、フォトカプラ電流に基づくスイッチング制御を開始し、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１になるように出力電圧制御を行う。

しかしながら、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１に達してからフォトカプラ電流による出力制御が開始されるまでには時間を要する。このフォトカプラＰＣ_１の動作遅延に伴い、スイッチング電源装置３では、図４に示すように、フォトカプラ電流による出力制御の開始は、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１を超えた時点となり、出力電圧におけるオーバーシュートＯＳが発生する。

そこで、本実施形態に係るスイッチング電源装置１は、図１及び図２を参照して上述したように、フォトカプラ電流調整回路１７を搭載する。なお、以下の説明では、主として図４を参照して説明した図３のスイッチング電源装置３との相違点を説明する。

図５は、実施形態に係る出力電圧検出回路１９における電源起動時の各信号の動作波形の一例を示す図である。図６は、実施形態に係るスイッチング電源装置１における電源起動時の各信号の動作波形の一例を示す図である。

図５の上段は、出力電圧Ｖ_ＯＵＴ及びＮＭＯＳトランジスタＭ_ＳＦのゲート電圧の動作波形を例示する。図５の上段において、縦軸及び横軸は、それぞれ電圧［Ｖ］及び時間［ｓ］を示す。図５の下段は、ＮＭＯＳトランジスタＭ_ＳＦのドレイン電流及びシャントレギュレータＩＣのカソード電流の動作波形を例示する。図５の下段において、縦軸及び横軸は、それぞれ電流［ｍＡ］及び時間［ｓ］を示す。

出力電圧検出回路１９は、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴに応じて、ＮＭＯＳトランジスタＭ_ＳＦのＯＮ／ＯＦＦ動作を制御する。具体的には、図２に示すように、ＮＭＯＳトランジスタＭ_ＳＦのゲート電圧は、出力電圧Ｖ_ＯＵＴの増加に伴い、抵抗Ｒ_Ｓ１１及び（抵抗Ｒ_Ｓ１２＋抵抗Ｒ_Ｓ１３）の分圧により徐々に増加する。したがって、図５に示すように、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴであっても、その増加に伴いＮＭＯＳトランジスタＭ_ＳＦのゲート電圧が増加する。また、ＮＭＯＳトランジスタＭ_ＳＦのソース側には抵抗Ｒ_ＳＦが設けられているため、ＮＭＯＳトランジスタＭ_ＳＦのドレイン電流もまた、出力電圧Ｖ_ＯＵＴの増加に伴い（線形比例して）増加する。このように、出力電圧検出回路１９は、出力電圧Ｖ_ＯＵＴが検出電圧値Ｖ_ＯＵＴ２より低いとき、ＮＭＯＳトランジスタＭ_ＳＦをＯＮにして、抵抗Ｒ_ＳＦに電流を発生させる。ＮＭＯＳトランジスタＭ_ＳＦのドレインがフォトカプラＰＣ_１のフォトダイオードのカソードに接続されているので、ＮＭＯＳトランジスタＭ_ＳＦ及び抵抗Ｒ_ＳＦを含む電流源で発生する電流により、抵抗Ｒ_４の電圧降下を発生する。つまり、出力電圧検出回路１９は、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴであっても、図６に示すように、出力電圧Ｖ_ＯＵＴに応じてフォトカプラ電流をフォトカプラＰＣ_１のフォトダイオードに発生することができる。

制御回路１３は、センス抵抗Ｒ_Ｓに発生するセンス電圧と、フォトカプラＰＣ_１のフォトトランジスタから吸込電流として出力されるフォトカプラ電流に応じた電圧とに基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭ_ＰＷのゲートに出力する。このとき、出力電圧Ｖ_ＯＵＴの増加に伴いフォトカプラ電流が徐々に増加するように、式（１）により規定されるスイッチング電源装置１の出力電圧制御時のデューティＤは、出力電圧検出によるデューティＤ２となる。出力電圧検出によるデューティＤ２は、フォトカプラ電流ゼロによるデューティＤ１より小さく、かつ、シャントレギュレータＩＣによる出力電圧制御によるデューティＤ３より大きい。これにより、出力電圧Ｖ_ＯＵＴは、なだらかに増加するようになる。

また、出力電圧Ｖ_ＯＵＴがさらに増加して検出電圧値Ｖ_ＯＵＴ２に達すると、出力電圧検出回路１９において、抵抗Ｒ_Ｓ１２及び抵抗Ｒ_Ｓ１３の分圧によりＮＭＯＳトランジスタＭ_Ｓ１１のゲート－ソース間の電圧が増加する。これにより、ＮＭＯＳトランジスタＭ_Ｓ１１がＯＮされ、ＮＭＯＳトランジスタＭ_Ｓ１１のドレイン電流によりＮＭＯＳトランジスタＭ_ＳＦがＯＦＦされる。

このようにして、出力電圧Ｖ_ＯＵＴが検出電圧値Ｖ_ＯＵＴ２に達すると、ＮＭＯＳトランジスタＭ_ＳＦはＯＦＦ状態になる。つまり、出力電圧Ｖ_ＯＵＴが検出電圧値Ｖ_ＯＵＴ２に達すると、フォトカプラ電流調整回路１７は、電流源による電流の発生を停止する。これにより、フォトカプラＰＣ_１のフォトダイオードにおけるフォトカプラ電流の発生が終了する。その後、図３及び図４を参照して説明したように、スイッチング電源装置１において、シャントレギュレータＩＣによる出力電圧制御が開始される。

なお、シャントレギュレータＩＣの動作開始後にＮＭＯＳトランジスタＭ_ＳＦがＯＮ状態である場合、フォトカプラ電流は、シャントレギュレータＩＣの動作により発生する電流と、フォトカプラ電流調整回路１７により発生する電流とを含む。つまり、シャントレギュレータＩＣの動作開始後にＮＭＯＳトランジスタＭ_ＳＦがＯＮ状態である場合、フォトカプラ電流の増加に伴いＮＭＯＳスイッチングトランジスタＭ_ＰＷのＯＦＦ時間が増加し、出力電圧Ｖ_ＯＵＴが低下する場合がある。

そこで、本実施形態に係るスイッチング電源装置１において、検出電圧値Ｖ_ＯＵＴ２は、目標電圧値Ｖ_ＯＵＴ１以下である。好ましくは、検出電圧値Ｖ_ＯＵＴ２は、目標電圧値Ｖ_ＯＵＴ１より小さい。具体的には、検出電圧値Ｖ_ＯＵＴ２は、シャントレギュレータＩＣが出力電圧Ｖ_ＯＵＴの上昇に伴い動作し始める前に、出力電圧検出回路１９がＮＭＯＳトランジスタＭ_ＳＦをＯＦＦ状態にできるように設定されることが好ましい。

以上説明したように、実施形態に係るスイッチング電源装置１は、フォトカプラ電流調整回路１７を搭載する。フォトカプラ電流調整回路１７は、フォトカプラＰＣ_１のフォトダイオードのカソードにドレインが接続されるＮＭＯＳトランジスタＭ_ＳＦと、ＮＭＯＳトランジスタＭ_ＳＦのソースに接続される抵抗Ｒ_ＳＦとを有する。また、フォトカプラ電流調整回路１７は、スイッチング電源装置１の２次側において、目標電圧値Ｖ_ＯＵＴ１以下の出力電圧Ｖ_ＯＵＴを検出し、ＮＭＯＳトランジスタＭ_ＳＦのＯＮ／ＯＦＦ動作を制御する出力電圧検出回路１９をさらに有する。

この構成によれば、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴに応じて、フォトカプラＰＣ_１にフォトカプラ電流を発生させることができる。したがって、実施形態に係る技術によれば、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１以下の時点でフォトカプラ電流によるスイッチング制御を開始することができるため、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができる。

（出力電圧検出回路の変形例）
なお、実施形態に係る出力電圧検出回路１９は、図２の構成に限らず、他の構成とすることもできる。図７は、実施形態に係る出力電圧検出回路１９の構成の別の一例を示す図である。図７の出力電圧検出回路１９は、抵抗Ｒ_Ｓ２１、抵抗Ｒ_Ｓ２２、抵抗Ｒ_Ｓ２３、抵抗Ｒ_Ｓ２４、抵抗Ｒ_Ｓ２５、シャントレギュレータＩＣ_Ｓ１及びコンパレータＣＯＭＰ_Ｓ１を有する。

コンパレータＣＯＭＰ_Ｓ１は、反転入力端子（－）と非反転入力端子（＋）との間の電位差に応じた比較結果を出力する差動増幅回路（比較回路）である。コンパレータＣＯＭＰ_Ｓ１の電源端子の一方は、プラス側の出力端子に接続される。コンパレータＣＯＭＰ_Ｓ１の電源端子の他の一方は、グランド電位に接続される。コンパレータＣＯＭＰ_Ｓ１の反転入力端子（－）は、抵抗Ｒ_Ｓ２１を介して、プラス側の出力端子に接続される。また、コンパレータＣＯＭＰ_Ｓ１の反転入力端子（－）は、抵抗Ｒ_Ｓ２２を介して、グランド電位に接続される。コンパレータＣＯＭＰ_Ｓ１の非反転入力端子（＋）は、シャントレギュレータＩＣ_Ｓ１のカソード及びリファレンスに接続される。シャントレギュレータＩＣ_Ｓ１のカソードとプラス側の出力端子との間には、抵抗Ｒ_Ｓ２３が接続される。シャントレギュレータＩＣ_Ｓ１のアノードは、グランド電位に接続される。コンパレータＣＯＭＰ_Ｓ１の出力端子は、抵抗Ｒ_Ｓ２４を介して、ＮＭＯＳトランジスタＭ_ＳＦのゲートに接続される。また、コンパレータＣＯＭＰ_Ｓ１の出力端子は、抵抗Ｒ_Ｓ２４及び抵抗Ｒ_Ｓ２５を介して、グランド電位に接続される。

この構成によれば、コンパレータＣＯＭＰ_Ｓ１の出力が出力電圧Ｖ_ＯＵＴの増加に伴い「Ｈ」になり、コンパレータＣＯＭＰ_Ｓ１の出力端子に抵抗Ｒ_Ｓ２４を介して接続されたＮＭＯＳトランジスタＭ_ＳＦをＯＮすることができる。これにより、ＮＭＯＳトランジスタＭ_ＳＦのドレイン電流を出力電圧Ｖ_ＯＵＴに応じて増加させて、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１以下の時点でフォトカプラ電流によるスイッチング制御を開始することができる。

また、出力電圧Ｖ_ＯＵＴが検出電圧値Ｖ_ＯＵＴ２まで増加したとき、抵抗Ｒ_Ｓ２１及び抵抗Ｒ_Ｓ２２の分圧により反転入力端子（－）の電位が増加する。一方で、非反転入力端子（＋）の電位はシャントレギュレータＩＣ_Ｓ１により一定電圧となっており、出力電圧Ｖ_ＯＵＴが検出電圧値Ｖ_ＯＵＴ２まで増加したとき、反転入力端子（－）の電位が非反転入力端子（＋）の電位を超えてコンパレータＣＯＭＰ_Ｓ１の出力は「Ｌ」になり、ＮＭＯＳトランジスタＭ_ＳＦをＯＦＦすることができる。これにより、出力電圧検出回路１９は、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴに応じてＮＭＯＳトランジスタＭ_ＳＦをＯＮしつつ、シャントレギュレータＩＣが出力電圧Ｖ_ＯＵＴの上昇に伴い動作し始める前に、ＮＭＯＳトランジスタＭ_ＳＦをＯＦＦすることができる。

（スイッチング電源装置の変形例）
なお、上述の実施形態では、ＰＷＭ方式によりデューティＤを変更する場合を例示したが、これに限らない。図８は、実施形態に係るスイッチング電源装置１の構成の別の一例を示す図である。

図８のスイッチング電源装置１において、トランス１１は、補助巻線Ｔ_３をさらに有する。また、図８のスイッチング電源装置１は、抵抗Ｒ_ＳＵＢ、ダイオードＤ_ＳＵＢ１、キャパシタＣ_ＳＵＢ１及び抵抗Ｒ_ＳＴ１をさらに有する。

補助巻線Ｔ_３は、トランス１１の１次側に設けられる。補助巻線Ｔ_３には、ダイオードＤ_ＳＵＢ１及びキャパシタＣ_ＳＵＢ１による整流平滑回路が、抵抗Ｒ_ＳＵＢを介して接続される。具体的には、補助巻線Ｔ_３は、一端がグランド電位に接続され、他の一端が抵抗Ｒ_ＳＵＢに接続される。抵抗Ｒ_ＳＵＢの補助巻線Ｔ_３とは反対側の一端は、ダイオードＤ_ＳＵＢ１のアノードに接続される。ダイオードＤ_ＳＵＢ１のカソードとグランド電位との間には、キャパシタＣ_ＳＵＢ１が接続される。キャパシタＣ_ＳＵＢ１は、補助巻線Ｔ_３から供給される電荷を蓄える容量素子である。ダイオードＤ_ＳＵＢ１のカソードは、抵抗Ｒ_ＳＴ１と制御回路１３との間に接続される。抵抗Ｒ_ＳＴ１は、プラス側の入力端子と、制御回路１３との間に接続される。

補助巻線Ｔ_３には、１次巻線Ｔ_１に流れる電流に対応して発生する電圧が発生する。制御回路１３の電源端子へは、補助巻線Ｔ_３に接続されたダイオードＤ_ＳＵＢ１及びキャパシタＣ_ＳＵＢ１による整流平滑回路からの電源電圧ＶＤＤが供給される。

この構成であっても、上述の実施形態と同様にして、目標電圧値Ｖ_ＯＵＴ１より低い出力電圧Ｖ_ＯＵＴに応じて、フォトカプラＰＣ_１にフォトカプラ電流を発生させることができる。したがって、上述の実施形態と同様にして、出力電圧Ｖ_ＯＵＴが目標電圧値Ｖ_ＯＵＴ１以下の時点でフォトカプラ電流によるスイッチング制御を開始することができるため、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができる。

また、図８に示すスイッチング電源装置１においては、制御回路１３の電源電圧ＶＤＤは、補助巻線Ｔ_３から供給されている。また、制御回路１３はリンギングチョークコンバータ（ＲＣＣ）のフォトカプラによる出力電圧制御のように、フォトカプラ電流が大きくなる出力の負荷電流が小さい時の不連続モードでスイッチング周波数が低く、フォトカプラ電流が小さくなる出力の負荷電流が大きく臨界モードでスイッチング周波数が高くなる出力電圧制御を行うとする。図８に示すスイッチング電源装置１にフォトカプラ電流調整回路１７が設けられていない場合、図３に示すスイッチング電源装置３と同様に、電源起動時の出力電圧Ｖ_ＯＵＴの立ち上がりにオーバーシュートが発生する。シャントレギュレータＩＣによる出力電圧制御においては、オーバーシュートによる高い出力電圧Ｖ_ＯＵＴが保持されてフォトカプラ電流が大きくなると、制御回路１３によるＮＭＯＳスイッチングトランジスタＭ_ＰＷへの信号のデューティＤが小さく、さらにスイッチング周波数は低くなる。このため、ＮＭＯＳスイッチングトランジスタＭ_ＰＷのＯＦＦ時間が長くなり、スイッチング停止に伴いキャパシタＣ_ＳＵＢ１に補助巻線Ｔ_３からの電荷が供給されなくなり、電源電圧ＶＤＤの低下が発生する。

このような中、図８に示すスイッチング電源装置１によれば、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができるため、ＮＭＯＳスイッチングトランジスタＭ_ＰＷのＯＦＦ時間の増加を防ぎ、スイッチング停止に伴う電源電圧ＶＤＤの低下の発生も抑制することができる。

以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ スイッチング電源装置
１１ トランス
１３ 制御回路
１５ 出力電圧フィードバック（ＦＢ）回路
１７ フォトカプラ電流調整回路
１９ 出力電圧検出回路（電圧検出回路）
Ｃ_ＩＮ，Ｃ_ＮＦ，Ｃ_ＯＵＴ，Ｃ_ＳＵＢ１ キャパシタ
ＣＯＭＰ_Ｓ１ コンパレータ
Ｄ_１，Ｄ_ＳＵＢ１ ダイオード
ＩＣ，ＩＣ_Ｓ１ シャントレギュレータ
Ｍ_ＰＷ ＮＭＯＳスイッチングトランジスタ
Ｍ_Ｓ１１，Ｍ_ＳＦ ＮＭＯＳトランジスタ
ＰＣ_１ フォトカプラ
Ｒ_１，Ｒ_２，Ｒ_３，Ｒ_４，Ｒ_ＮＦ，Ｒ_Ｓ１１，Ｒ_Ｓ１２，Ｒ_Ｓ１３，Ｒ_Ｓ２１，Ｒ_Ｓ２２，Ｒ_Ｓ２３，Ｒ_Ｓ２４，Ｒ_Ｓ２５，Ｒ_ＳＦ，Ｒ_ＳＴ１，Ｒ_ＳＵＢ 抵抗
Ｒ_Ｓ センス抵抗
Ｔ_１ １次巻線
Ｔ_２ ２次巻線
Ｔ_３ 補助巻線

Claims (4)

1. スイッチングトランジスタと、
   前記スイッチングトランジスタがＯＮしたときに流れる電流に応じたセンス電圧を生成するセンス抵抗と、
   前記スイッチングトランジスタがＯＮすることで入力電圧が印加する１次巻線と、負荷が接続される２次巻線とを有するトランスと、
   １次側に設けられるフォトトランジスタと、２次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生するフォトカプラと、
   前記２次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧より高いとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる出力電圧フィードバック回路と
   を有する絶縁型のスイッチング電源装置において、
   前記フォトカプラのフォトダイオードのカソードに接続された電流源と、
   前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する電圧検出回路と、
   前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する制御回路と
   を具備する絶縁型のスイッチング電源装置。
2. 前記電流源は、
   ゲートが前記電圧検出回路の出力に接続され、ソースが前記２次側のマイナス側の電圧端に接続され、ドレインが前記フォトカプラのカソードに接続されるＭＯＳトランジスタと、
   ベースが前記電圧検出回路の出力に接続され、エミッタが前記２次側のマイナス側の電圧端に接続され、コレクタが前記フォトカプラのカソードに接続されるバイポーラトランジスタと
   のうちいずれか一方を含む、請求項１に記載のスイッチング電源装置。
3. 前記検出電圧は、前記目標電圧より小さい、請求項１又は請求項２に記載のスイッチング電源装置。
4. 前記電流源は、前記出力電圧の上昇に比例して増加する、請求項１又は請求項２に記載のスイッチング電源装置。

Images