JP2022092389A - Comparator circuit - Google Patents
Comparator circuit Download PDFInfo
- Publication number
- JP2022092389A JP2022092389A JP2020205182A JP2020205182A JP2022092389A JP 2022092389 A JP2022092389 A JP 2022092389A JP 2020205182 A JP2020205182 A JP 2020205182A JP 2020205182 A JP2020205182 A JP 2020205182A JP 2022092389 A JP2022092389 A JP 2022092389A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- preamplifier
- output signal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
本開示は、コンパレータ回路に関する。 The present disclosure relates to a comparator circuit.
近年、エナジーハーベストを活用した逐次比較型A/Dコンバータにおいて、コンパレータ回路の消費電力を低減させる開発が進められている。例えば、特許文献1には、プリアンプ回路301とラッチ回路312との2段で構成され、比較動作が行われていない期間(クロック周期の半分程度)におけるプリアンプ回路301の消費電流を削減させることで、消費電力を低減させたダイナミックコンパレータ400が開示されている(図11参照)。
In recent years, development has been promoted to reduce the power consumption of a comparator circuit in a sequential comparison type A / D converter utilizing energy harvesting. For example, in
ここで、ダイナミックコンパレータ400の動作について、簡単に説明する。比較動作の開始時に、CLKが1から0へ切り替わると、MP4がオン動作し、電源端子からプリアンプ回路301へ電流が供給される。MP0,MP1は、入力電圧INP,入力電圧INMに比例するドレイン電流を、電源端子から端子OUTP,端子OUTMへ流す。その結果、入力電圧INPと入力電圧INMとの差に比例して、端子OUTP,端子OUTMに電荷が溜まり、端子OUTPの電圧,端子OUTMの電圧が上昇する。端子OUTPの電圧,端子OUTMの電圧が、MN0の閾値電圧,MN1の閾値電圧を超えると、入力電圧INPと入力電圧INMとの差に基づいて、端子OUTPの電圧と端子OUTMとが、1と0とに分離し、比較動作が終了する。比較動作の終了後は、端子OUTPの電圧≠端子OUTMの電圧となるため、NOR回路の出力が1から0へ切り替わり、CLK_LAT1が0から1へ切り替わり、MP4がオン動作からオフ動作へ切り替わることで、電源端子からプリアンプ回路301への電流の供給が遮断される。
Here, the operation of the
上述のように、ダイナミックコンパレータ400は、検出回路350が、比較動作の終了を検出した後、プリアンプ回路301を停止させることで、比較動作が行われていない期間におけるプリアンプ回路301の消費電流を削減させている。
As described above, the
しかしながら、従来のダイナミックコンパレータは、ラッチ回路が動作している間は、プリアンプ回路も動作していたため、この間のプリアンプ回路の消費電流を削減できていなかった。このため、ダイナミックコンパレータの消費電力を、さらに低減させたいという要望があった。 However, in the conventional dynamic comparator, the preamplifier circuit is also operating while the latch circuit is operating, so that the current consumption of the preamplifier circuit during this period cannot be reduced. Therefore, there has been a demand to further reduce the power consumption of the dynamic comparator.
かかる事情に鑑みてなされた本開示の目的は、消費電力を十分に低減させたコンパレータ回路を提供することにある。 An object of the present disclosure made in view of such circumstances is to provide a comparator circuit in which power consumption is sufficiently reduced.
一実施形態に係るコンパレータ回路は、第1入力信号および第2入力信号に基づいて、第1プリアンプ出力信号および第2プリアンプ出力信号を生成するプリアンプ回路と、前記第1プリアンプ出力信号および前記第2プリアンプ出力信号を比較して、第1出力信号および第2出力信号を生成するラッチ回路と、前記第1プリアンプ出力信号および前記第2プリアンプ出力信号に基づいて、前記プリアンプ回路を動作又は停止させる制御信号を生成する検出回路と、を備えることを特徴とする。 The comparator circuit according to one embodiment includes a preamp circuit that generates a first preamp output signal and a second preamp output signal based on a first input signal and a second input signal, and the first preamp output signal and the second preamp output signal. Control to operate or stop the preamp circuit based on the latch circuit that compares the preamp output signals and generates the first output signal and the second output signal, and the first preamp output signal and the second preamp output signal. It is characterized by comprising a detection circuit for generating a signal.
さらに、一実施形態に係るコンパレータ回路において、前記検出回路は、前記第1プリアンプ出力信号又は前記第2プリアンプ出力信号を検出した検出信号を遅延させる、又は、前記ラッチ回路が前記第1プリアンプ出力信号又は前記第2プリアンプ出力信号を検出するよりも遅れて前記第1プリアンプ出力信号又は前記第2プリアンプ出力信号を検出する検出制御回路を備え、前記検出制御回路の出力信号に基づいて、前記プリアンプ回路を停止させる、ことを特徴とする。 Further, in the comparator circuit according to the embodiment, the detection circuit delays the detection signal for detecting the first preamplifier output signal or the second preamplifier output signal, or the latch circuit delays the detection signal for detecting the first preamplifier output signal. Alternatively, the preamplifier circuit is provided with a detection control circuit that detects the first preamplifier output signal or the second preamplifier output signal later than the detection of the second preamplifier output signal, and is based on the output signal of the detection control circuit. It is characterized by stopping.
さらに、一実施形態に係るコンパレータ回路において、前記検出回路は、制御信号生成回路をさらに備え、前記検出制御回路は、閾値電圧が第1閾値電圧であり、前記第1プリアンプ出力信号が前記第1閾値電圧を超えたか否かを検出する第1検出トランジスタと、閾値電圧が第2閾値電圧であり、前記第2プリアンプ出力信号が前記第2閾値電圧を超えたか否かを検出する第2検出トランジスタと、前記第1検出トランジスタのドレインと前記第2検出トランジスタのドレインとが接続されるノードを、第1電圧にプリチャージするスイッチと、前記第1プリアンプ出力信号および前記第2プリアンプ出力信号に基づいて、前記ノードの電圧を示す検出信号を遅延させ、遅延信号を生成する遅延回路と、を有し、前記制御信号生成回路は、クロック信号と前記遅延信号とに基づいて前記制御信号を生成し、前記プリアンプ回路へ出力する、ことを特徴とする。 Further, in the comparator circuit according to the embodiment, the detection circuit further includes a control signal generation circuit, the detection control circuit has a threshold voltage of the first threshold voltage, and the first preamp output signal is the first. A first detection transistor that detects whether or not the threshold voltage has been exceeded, and a second detection transistor that detects whether or not the threshold voltage is the second threshold voltage and the second preamp output signal exceeds the second threshold voltage. Based on the switch that precharges the node to which the drain of the first detection transistor and the drain of the second detection transistor are connected to the first voltage, the first preamp output signal, and the second preamp output signal. It has a delay circuit that delays a detection signal indicating the voltage of the node and generates a delay signal, and the control signal generation circuit generates the control signal based on the clock signal and the delay signal. , It is characterized in that it outputs to the preamplifier circuit.
さらに、一実施形態に係るコンパレータ回路において、前記ラッチ回路は、閾値電圧が第1閾値電圧である第1入力トランジスタと、閾値電圧が第2閾値電圧である第2入力トランジスタと、を備え、前記検出回路は、制御信号生成回路をさらに備え、前記検出制御回路は、閾値電圧が前記第1閾値電圧より大きい第3閾値電圧であり、前記第1プリアンプ出力信号が前記第3閾値電圧を超えたか否かを検出する第1検出トランジスタと、閾値電圧が前記第2閾値電圧より大きい第4閾値電圧であり、前記第2プリアンプ出力信号が前記第4閾値電圧を超えたか否かを検出する第2検出トランジスタと、前記第1検出トランジスタのドレインと前記第2検出トランジスタのドレインとが接続されるノードを、第1電圧にプリチャージするスイッチと、を有し、前記制御信号生成回路は、クロック信号と前記ノードの電圧を示す検出信号とに基づいて前記制御信号を生成し、前記プリアンプ回路へ出力する、ことを特徴とする。 Further, in the comparator circuit according to the embodiment, the latch circuit includes a first input transistor having a threshold voltage of a first threshold voltage and a second input transistor having a threshold voltage of a second threshold voltage. The detection circuit further includes a control signal generation circuit, and the detection control circuit has a third threshold voltage whose threshold voltage is larger than the first threshold voltage, and whether the first preamp output signal exceeds the third threshold voltage. A first detection transistor for detecting whether or not the transistor is present, and a fourth threshold voltage whose threshold voltage is larger than the second threshold voltage, and a second for detecting whether or not the second preamp output signal exceeds the fourth threshold voltage. The control signal generation circuit includes a detection transistor, a switch for precharging a node to which the drain of the first detection transistor and the drain of the second detection transistor are connected to a first voltage, and the control signal generation circuit is a clock signal. The control signal is generated based on the detection signal indicating the voltage of the node and the detection signal, and is output to the preamplifier circuit.
さらに、一実施形態に係るコンパレータ回路において、前記プリアンプ回路は、前記第1入力信号がゲートに入力される第1トランジスタおよび前記第2入力信号がゲートに入力される第2トランジスタを含む入力差動対と、前記制御信号がゲートに入力され、ソースが電源端子と接続され、ドレインが前記第1トランジスタのソースおよび前記第2トランジスタのソースと接続される電流制御スイッチと、反転クロック信号がゲートに入力され、ソースが接地端子と接続され、ドレインが前記第1トランジスタのドレインと接続される第1初期化スイッチと、前記反転クロック信号がゲートに入力され、ソースが前記接地端子と接続され、ドレインが前記第2トランジスタのドレインと接続される第2初期化スイッチと、を備え、前記ラッチ回路は、前記第2プリアンプ出力信号がゲートに入力される第3トランジスタおよび前記第1プリアンプ出力信号がゲートに入力される第4トランジスタを含む入力差動対と、ソースが前記電源端子と接続され、ドレインが前記第3トランジスタのドレインと接続される第5トランジスタと、ソースが前記電源端子と接続され、ドレインが前記第4トランジスタのドレインと接続される第6トランジスタと、ゲートが前記第5トランジスタのゲートと接続され、ドレインが前記第3トランジスタのソースと接続される第7トランジスタと、ゲートが前記第6トランジスタのゲートと接続され、ドレインが前記第4トランジスタのソースと接続される第8トランジスタと、前記クロック信号がゲートに入力され、ソースが前記電源端子と接続され、ドレインが前記第5トランジスタのドレインと接続される第3初期化スイッチと、前記クロック信号がゲートに入力され、ソースが前記電源端子と接続され、ドレインが前記第6トランジスタのドレインと接続される第4初期化スイッチと、前記クロック信号がゲートに入力され、ソースが前記接地端子と接続され、ドレインが前記第7トランジスタのソースおよび前記第8トランジスタのソースと接続される第5初期化スイッチと、を備えることを特徴とする。 Further, in the comparator circuit according to the embodiment, the preamplifier circuit includes an input differential including a first transistor in which the first input signal is input to the gate and a second transistor in which the second input signal is input to the gate. A pair, a current control switch in which the control signal is input to the gate, a source is connected to the power supply terminal, a drain is connected to the source of the first transistor and the source of the second transistor, and an inverting clock signal is connected to the gate. A first initialization switch that is input, the source is connected to the ground terminal, the drain is connected to the drain of the first transistor, the inverting clock signal is input to the gate, the source is connected to the ground terminal, and the drain. The latch circuit comprises a second initialization switch connected to the drain of the second transistor, and the latch circuit is gated by a third transistor in which the second preamp output signal is input to the gate and a gate of the first preamp output signal. An input differential pair including a fourth transistor input to, a fifth transistor whose source is connected to the power supply terminal, a drain connected to the drain of the third transistor, and a source connected to the power supply terminal. A sixth transistor in which the drain is connected to the drain of the fourth transistor, a seventh transistor in which the gate is connected to the gate of the fifth transistor and the drain is connected to the source of the third transistor, and the gate is the first. The eighth transistor, which is connected to the gate of the six-transistor and whose drain is connected to the source of the fourth transistor, and the clock signal is input to the gate, the source is connected to the power supply terminal, and the drain is of the fifth transistor. The third initialization switch connected to the drain, the fourth initialization switch in which the clock signal is input to the gate, the source is connected to the power supply terminal, and the drain is connected to the drain of the sixth transistor, and the above. It comprises a fifth initialization switch in which a clock signal is input to the gate, a source is connected to the ground terminal, and a drain is connected to the source of the seventh transistor and the source of the eighth transistor. ..
本開示によれば、消費電力を十分に低減させたコンパレータ回路を提供することができる。 According to the present disclosure, it is possible to provide a comparator circuit in which power consumption is sufficiently reduced.
以下、実施形態について、図面を参照して詳細に説明する。なお、本明細書において、「AとBとが接続された状態」とは、AとBとが直接的に接続される場合のほか、AとBとが、電気的な接続状態に影響を及ぼさないCを介して間接的に接続される場合も含むものとする。また、本明細書において、“Hレベル”とは、第1論理状態に対応する電圧(例えば、電源電圧VDD)を示し、“Lレベル”とは、第1論理状態と異なる第2論理状態に対応する電圧(例えば、接地電圧VSS)を示すものとする。また、各トランジスタの閾値電圧は、その値が特に限定されるものではなく、任意に設定可能である。 Hereinafter, embodiments will be described in detail with reference to the drawings. In the present specification, the "state in which A and B are connected" means that A and B are directly connected, and that A and B affect the electrical connection state. It also includes the case of being indirectly connected via C which does not reach. Further, in the present specification, "H level" indicates a voltage corresponding to the first logical state (for example, power supply voltage VDD), and "L level" means a second logical state different from the first logical state. It shall indicate the corresponding voltage (eg, ground voltage VSS). Further, the threshold voltage of each transistor is not particularly limited in its value and can be arbitrarily set.
[第1実施形態]
<コンパレータ回路>
図1を参照して、第1実施形態に係るコンパレータ回路100の構成の一例について説明する。
[First Embodiment]
<Comparator circuit>
An example of the configuration of the
図1に示すように、コンパレータ回路100は、プリアンプ回路10と、ラッチ回路20と、検出回路30と、を備える。
As shown in FIG. 1, the
プリアンプ回路10は、入力端子11から第1入力信号VINPが入力され、入力端子12から第2入力信号VINN(第1入力信号VINP>第2入力信号VINN)が入力される。プリアンプ回路10は、第1入力信号VINPおよび第2入力信号VINNに基づいて、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNを生成する。プリアンプ回路10は、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNを、ラッチ回路20および検出回路30へ出力する。なお、本明細書では、第1入力信号VINPが第2入力信号VINNより高い場合を一例に挙げて説明するが、第1入力信号VINPおよび第2入力信号VINNの大小関係は、これに限定されるものではない。
In the
また、プリアンプ回路10は、検出回路30から制御信号VIAMPが入力される。例えば、制御信号VIAMPは、プリアンプ回路10を動作させるための制御信号である。例えば、制御信号VIAMPは、プリアンプ回路10を停止させるための制御信号である。プリアンプ回路10は、制御信号VIAMPに基づいて、動作又は停止する。
Further, in the
ラッチ回路20は、プリアンプ回路10から第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNが入力される。ラッチ回路20は、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNに基づいて、第1出力信号VOUTPおよび第2出力信号VOUTNを生成する。ラッチ回路20は、第1出力信号VOUTPを出力端子21へ出力し、第2出力信号VOUTNを出力端子22へ出力する。
In the
検出回路30は、プリアンプ回路10から第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNが入力される。検出回路30は、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNに基づいて、プリアンプ回路10を動作又は停止させる制御信号VIAMPを生成する。検出回路30は、制御信号VIAMPをプリアンプ回路10へ出力する。
In the
例えば、検出回路30は、第1プリアンプ出力信号VOXPが第1閾値電圧Vth1を超えた場合、プリアンプ回路10を停止させるための制御信号VIAMPを生成し、プリアンプ回路10へ出力する。これにより、プリアンプ回路10は、停止する。
For example, when the first preamplifier output signal V OXP exceeds the first threshold voltage V th1 , the
例えば、検出回路30は、第1プリアンプ出力信号VOXPが第1閾値電圧Vth1を超えていない場合、プリアンプ回路10を動作させるための制御信号VIAMPを生成し、プリアンプ回路10へ出力する。これにより、プリアンプ回路10は、動作する。
For example, when the first preamplifier output signal V OXP does not exceed the first threshold voltage V th1 , the
例えば、検出回路30は、第2プリアンプ出力信号VOXNが第2閾値電圧Vth2を超えた場合、プリアンプ回路10を停止させるための制御信号VIAMPを生成し、プリアンプ回路10へ出力する。これにより、プリアンプ回路10は、停止する。
For example, when the second preamplifier output signal VOXN exceeds the second threshold voltage Vth2, the
例えば、検出回路30は、第2プリアンプ出力信号VOXNが第2閾値電圧Vth2を超えていない場合、プリアンプ回路10を動作させるための制御信号VIAMPを生成し、プリアンプ回路10へ出力する。これにより、プリアンプ回路10は、動作する。
For example, when the second preamplifier output signal VOXN does not exceed the second threshold voltage Vth2, the
第1実施形態に係るコンパレータ回路100は、ラッチ回路20が動作を開始した後、プリアンプ回路10を停止させる。これにより、ラッチ回路20が動作している間、プリアンプ回路10を停止させることができるため、この間のプリアンプ回路10の消費電流を削減させることができる。したがって、従来のコンパレータ回路と比較して、消費電力を十分に低減させたコンパレータ回路100を実現できる。
The
次に、図2を参照して、第1実施形態に係るコンパレータ回路100の回路構成の一例について説明する。
Next, an example of the circuit configuration of the
≪プリアンプ回路≫
プリアンプ回路10は、第1トランジスタM1と、第2トランジスタM2と、電流制御スイッチMSWIと、第1初期化スイッチMSW1と、第2初期化スイッチMSW2と、を備える。なお、プリアンプ回路10は、その構成が特に限定されるものではなく、公知の構成であってよい。
≪Preamplifier circuit≫
The
第1トランジスタM1および第2トランジスタM2は、入力差動対を構成し、例えば、PMOS(positive-channel metal oxide semiconductor)で構成される。第1トランジスタM1は、入力端子11から、ゲートに第1入力信号VINPが入力される。第2トランジスタM2は、入力端子12から、ゲートに第1入力信号VINPより低い第2入力信号VINNが入力される。
The first transistor M1 and the second transistor M2 form an input differential pair, and are composed of, for example, a photodiode (positive-channel metal oxide semiconductor). The first input signal VINP is input to the gate of the first transistor M1 from the
第1トランジスタM1は、ゲートが、入力端子11と接続される。第1トランジスタM1は、ソースが、電流制御スイッチMSWIのドレインと接続される。第1トランジスタM1は、ドレインが、第1初期化スイッチMSW1のドレインおよびノード101と接続される。上述した第2プリアンプ出力信号VOXNとは、ノード101の電圧を示す信号である。
The gate of the first transistor M1 is connected to the
第2トランジスタM2は、ゲートが、入力端子12と接続される。第2トランジスタM2は、ソースが、電流制御スイッチMSWIのドレインと接続される。第2トランジスタM2は、ドレインが、第2初期化スイッチMSW2のドレインおよびノード102と接続される。上述した第1プリアンプ出力信号VOXPとは、ノード102の電圧を示す信号である。
The gate of the second transistor M2 is connected to the
電流制御スイッチMSWIは、例えば、PMOSで構成される。電流制御スイッチMSWIは、検出回路30から、ゲートに制御信号VIAMPが入力される。例えば、電流制御スイッチMSWIは、ゲートにプリアンプ回路10を動作させるための制御信号0が入力されるとオン動作する。この際、電源端子からプリアンプ回路10へ電流が供給される。例えば、電流制御スイッチMSWIは、ゲートにプリアンプ回路10を停止させるための制御信号1が入力されるとオフ動作する。この際、電源端子からプリアンプ回路10へ電流が供給されない。すなわち、ラッチ回路20が動作を開始した後、検出回路30からプリアンプ回路10へ、プリアンプ回路10を停止させるための制御信号が入力されることで、コンパレータ回路100は、ラッチ回路20が動作している間、プリアンプ回路10を停止させることができる。
The current control switch MSWI is composed of, for example, a polyclonal. In the current control switch MSWI, the control signal VIAMP is input to the gate from the
電流制御スイッチMSWIは、ゲートが、検出回路30と接続される。電流制御スイッチMSWIは、ソースが、電源端子と接続される。電流制御スイッチMSWIは、ドレインが、第1トランジスタM1のソースおよび第2トランジスタM2のソースと接続される。
The gate of the current control switch MSWI is connected to the
第1初期化スイッチMSW1および第2初期化スイッチMSW2は、例えば、NMOS(negative-channel metal oxide semiconductor)で構成される。第1初期化スイッチMSW1および第2初期化スイッチMSW2は、ゲートに反転クロック信号CKBが入力される。 The first initialization switch MSW1 and the second initialization switch MSW2 are composed of, for example, an IGMP (negative-channel metal oxide semiconductor). In the first initialization switch MSW1 and the second initialization switch MSW2, an inverting clock signal CKB is input to the gate.
第1初期化スイッチMSW1は、ゲートが、反転クロック信号入力端子と接続される。第1初期化スイッチMSW1は、ソースが、接地端子と接続される。第1初期化スイッチMSW1は、ドレインが、ノード101と接続される。第2初期化スイッチMSW2は、ゲートが、反転クロック信号入力端子と接続される。第2初期化スイッチMSW2は、ソースが、接地端子と接続される。第2初期化スイッチMSW2は、ドレインが、ノード102と接続される。
The gate of the first initialization switch MSW1 is connected to the inverting clock signal input terminal. The source of the first initialization switch MSW1 is connected to the ground terminal. The drain of the first initialization switch MSW1 is connected to the
≪ラッチ回路≫
ラッチ回路20は、第3トランジスタM3と、第4トランジスタM4と、第5トランジスタM5と、第6トランジスタM6と、第7トランジスタM7と、第8トランジスタM8と、第3初期化スイッチMSW3と、第4初期化スイッチMSW4と、第5初期化スイッチMSW5と、を備える。なお、ラッチ回路20は、その構成が特に限定されるものではなく、公知の構成であってよい。
≪Latch circuit≫
The
第3トランジスタM3および第4トランジスタM4は、入力差動対を構成し、例えば、NMOSで構成される。第3トランジスタM3は、プリアンプ回路10から、ゲートに第2プリアンプ出力信号VOXNが入力される。第4トランジスタM4は、プリアンプ回路10から、ゲートに第1プリアンプ出力信号VOXPが入力される。
The third transistor M3 and the fourth transistor M4 form an input differential pair, and are composed of, for example, an IGMP. The second preamplifier output signal VOXN is input to the gate of the third transistor M3 from the
第3トランジスタM3は、ゲートが、プリアンプ回路10および検出回路30と接続される。例えば、ノード101の電圧が、第2検出トランジスタMOX2の閾値電圧を超えた場合、検出回路30は、プリアンプ回路10を停止させるための制御信号VIAMPをプリアンプ回路10へ出力する。例えば、ノード101の電圧が、第2検出トランジスタMOX2の閾値電圧を超えていない場合、検出回路30は、プリアンプ回路10を動作させるための制御信号VIAMPをプリアンプ回路10へ出力する。
The gate of the third transistor M3 is connected to the
第3トランジスタM3は、ソースが、第7トランジスタM7のドレインと接続される。第3トランジスタM3は、ドレインが、第5トランジスタM5のドレイン、第3初期化スイッチMSW3のドレイン、第6トランジスタM6のゲート、第8トランジスタM8のゲート、および出力端子21と接続される。
The source of the third transistor M3 is connected to the drain of the seventh transistor M7. The drain of the third transistor M3 is connected to the drain of the fifth transistor M5, the drain of the third initialization switch MSW3, the gate of the sixth transistor M6, the gate of the eighth transistor M8, and the
第4トランジスタM4は、ゲートが、プリアンプ回路10および検出回路30と接続される。例えば、ノード102の電圧が、第1検出トランジスタMOX1の閾値電圧を超えた場合、検出回路30は、プリアンプ回路10を停止させるための制御信号VIAMPをプリアンプ回路10へ出力する。例えば、ノード102の電圧が、第1検出トランジスタMOX1の閾値電圧を超えていない場合、検出回路30は、プリアンプ回路10を動作させるための制御信号VIAMPをプリアンプ回路10へ出力する。
The gate of the fourth transistor M4 is connected to the
第4トランジスタM4は、ソースが、第8トランジスタM8のドレインと接続される。第4トランジスタM4は、ドレインが、第6トランジスタM6のドレイン、第4初期化スイッチMSW4のドレイン、第5トランジスタM5のゲート、第7トランジスタM7のゲート、および出力端子22と接続される。
The source of the fourth transistor M4 is connected to the drain of the eighth transistor M8. The drain of the fourth transistor M4 is connected to the drain of the sixth transistor M6, the drain of the fourth initialization switch MSW4, the gate of the fifth transistor M5, the gate of the seventh transistor M7, and the
第5トランジスタM5および第6トランジスタM6は、例えば、PMOSで構成される。第7トランジスタM7および第8トランジスタM8は、例えば、NMOSで構成される。第5トランジスタM5および第7トランジスタM7、ならびに、第6トランジスタM6および第8トランジスタM8は、出力端子21および出力端子22とクロスカップル接続される。
The fifth transistor M5 and the sixth transistor M6 are composed of, for example, a FIGURE. The 7th transistor M7 and the 8th transistor M8 are composed of, for example, an IGMP. The fifth transistor M5 and the seventh transistor M7, and the sixth transistor M6 and the eighth transistor M8 are cross-coupled to the
第5トランジスタM5は、ゲートが、出力端子22、第7トランジスタM7のゲート、第4トランジスタM4のドレイン、第6トランジスタM6のドレイン、および第4初期化スイッチMSW4のドレインと接続される。第5トランジスタM5は、ソースが、電源端子、第6トランジスタM6のソース、第3初期化スイッチMSW3のソース、および第4初期化スイッチMSW4のソースと接続される。第5トランジスタM5は、ドレインが、第3初期化スイッチMSW3のドレイン、第3トランジスタM3のドレイン、第6トランジスタM6のゲート、第8トランジスタM8のゲート、および出力端子21と接続される。
The gate of the fifth transistor M5 is connected to the
第6トランジスタM6は、ゲートが、出力端子21、第8トランジスタM8のゲート、第3トランジスタM3のドレイン、第5トランジスタM5のドレイン、および第3初期化スイッチMSW3のドレインと接続される。第6トランジスタM6は、ソースが、電源端子、第5トランジスタM5のソース、第3初期化スイッチMSW3のソース、および第4初期化スイッチMSW4のソースと接続される。第6トランジスタM6は、ドレインが、第4トランジスタM4のドレイン、第4初期化スイッチMSW4のドレイン、第5トランジスタM5のゲート、第7トランジスタM7のゲート、および出力端子22と接続される。
The gate of the sixth transistor M6 is connected to the
第7トランジスタM7は、ゲートが、出力端子22、第5トランジスタM5のゲート、第4トランジスタM4のドレイン、第6トランジスタM6のドレイン、および第4初期化スイッチMSW4のドレインと接続される。第7トランジスタM7は、ソースが、第5初期化スイッチMSW5のドレインおよび第8トランジスタM8のソースと接続される。第7トランジスタM7は、ドレインが、第3トランジスタM3のソースと接続される。
The gate of the seventh transistor M7 is connected to the
第8トランジスタM8は、ゲートが、出力端子21、第6トランジスタM6のゲート、第3トランジスタM3のドレイン、第5トランジスタM5のドレイン、および第3初期化スイッチMSW3のドレインと接続される。第8トランジスタM8は、ソースが、第5初期化スイッチMSW5のドレインおよび第7トランジスタM7のソースと接続される。第8トランジスタM8は、ドレインが、第4トランジスタM4のソースと接続される。
The gate of the eighth transistor M8 is connected to the
第3初期化スイッチMSW3および第4初期化スイッチMSW4は、例えば、PMOSで構成される。第3初期化スイッチMSW3および第4初期化スイッチMSW4は、ゲートにクロック信号CKが入力される。 The third initialization switch MSW3 and the fourth initialization switch MSW4 are composed of, for example, polyclonal. A clock signal CK is input to the gate of the third initialization switch MSW3 and the fourth initialization switch MSW4.
第3初期化スイッチMSW3は、ゲートが、クロック信号入力端子と接続される。第3初期化スイッチMSW3は、ソースが、電源端子、第5トランジスタM5のソース、第6トランジスタM6のソース、および第4初期化スイッチMSW4のソースと接続される。第3初期化スイッチMSW3は、ドレインが、出力端子21、第3トランジスタM3のドレイン、第5トランジスタM5のドレイン、第6トランジスタM6のゲート、および第8トランジスタM8のゲートと接続される。
The gate of the third initialization switch MSW3 is connected to the clock signal input terminal. The source of the third initialization switch MSW3 is connected to the power supply terminal, the source of the fifth transistor M5, the source of the sixth transistor M6, and the source of the fourth initialization switch MSW4. In the third initialization switch MSW3, the drain is connected to the
第4初期化スイッチMSW4は、ゲートが、クロック信号入力端子と接続される。第4初期化スイッチMSW4は、ソースが、電源端子、第5トランジスタM5のソース、第6トランジスタM6のソース、および第3初期化スイッチMSW3のソースと接続される。第4初期化スイッチMSW4は、ドレインが、出力端子22、第4トランジスタM4のドレイン、第6トランジスタM6のドレイン、第5トランジスタM5のゲート、および第7トランジスタM7のゲートと接続される。
The gate of the fourth initialization switch MSW4 is connected to the clock signal input terminal. In the fourth initialization switch MSW4, the source is connected to the power supply terminal, the source of the fifth transistor M5, the source of the sixth transistor M6, and the source of the third initialization switch MSW3. In the fourth initialization switch MSW4, the drain is connected to the
第5初期化スイッチMSW5は、例えば、NMOSで構成される。第5初期化スイッチMSW5は、ゲートに、クロック信号CKが入力される。第5初期化スイッチMSW5は、第3トランジスタM3および第4トランジスタM4のリーク電流を防止するために挿入される。 The fifth initialization switch MSW5 is composed of, for example, an Now. A clock signal CK is input to the gate of the fifth initialization switch MSW5. The fifth initialization switch MSW5 is inserted to prevent leakage current of the third transistor M3 and the fourth transistor M4.
第5初期化スイッチMSW5は、ゲートが、クロック信号入力端子と接続される。第5初期化スイッチMSW5は、ソースが、接地端子と接続される。第5初期化スイッチMSW5は、ドレインが、第7トランジスタM7のソースおよび第8トランジスタM8のソースと接続される。 The gate of the fifth initialization switch MSW5 is connected to the clock signal input terminal. The source of the fifth initialization switch MSW5 is connected to the ground terminal. In the fifth initialization switch MSW5, the drain is connected to the source of the seventh transistor M7 and the source of the eighth transistor M8.
≪検出回路≫
検出回路30は、第1検出トランジスタMOX1と、第2検出トランジスタMOX2と、スイッチMSWOXと、NAND回路31と、を備える。
≪Detection circuit≫
The
第1検出トランジスタMOX1および第2検出トランジスタMOX2は、例えば、NMOSで構成される。 The first detection transistor MOX1 and the second detection transistor MOX2 are composed of, for example, an IGMP.
第1検出トランジスタMOX1は、第1プリアンプ出力信号VOXPが、第4トランジスタM4の閾値電圧VthM4を超えたか否かを検出し、検出結果を検出信号VOXOとして、NAND回路31へ出力する。例えば、第1プリアンプ出力信号VOXP≧第4トランジスタM4の閾値電圧VthM4という関係を満たす場合、第1検出トランジスタMOX1は、ラッチ回路20が動作を開始したという検出信号VOXO(例えば、Lレベルの信号)を、NAND回路31へ出力する。例えば、第1プリアンプ出力信号VOXP<第4トランジスタM4の閾値電圧VthM4という関係を満たす場合、第1検出トランジスタMOX1は、ラッチ回路20が動作を開始していないという検出信号VOXO(例えば、Hレベルの信号)を、NAND回路31へ出力する。なお、第1検出トランジスタMOX1は、ラッチ回路20が動作を開始したか否かを、あくまでも間接的に検知している。
The first detection transistor MOX1 detects whether or not the first preamplifier output signal VOXP exceeds the threshold voltage VthM4 of the fourth transistor M4, and outputs the detection result as the detection signal VOXO to the
第2検出トランジスタMOX2は、第2プリアンプ出力信号VOXNが、第3トランジスタM3の閾値電圧VthM3を超えたか否かを検出し、検出結果を検出信号VOXOとして、NAND回路31へ出力する。例えば、第2プリアンプ出力信号VOXN≧第3トランジスタM3の閾値電圧VthM3という関係を満たす場合、第2検出トランジスタMOX2は、ラッチ回路20が動作を開始したという検出信号VOXO(例えば、Lレベルの信号)を、NAND回路31へ出力する。例えば、第2プリアンプ出力信号VOXN<第3トランジスタM3の閾値電圧VthM3という関係を満たす場合、第2検出トランジスタMOX2は、ラッチ回路20が動作を開始していないことを示す検出信号VOXO(例えば、Hレベルの信号)を、NAND回路31へ出力する。なお、第2検出トランジスタMOX2は、ラッチ回路20が動作を開始したか否かを、あくまでも間接的に検知している。
The second detection transistor MOX2 detects whether or not the second preamplifier output signal VOXN exceeds the threshold voltage VthM3 of the third transistor M3, and outputs the detection result as the detection signal VOXO to the
上述した検出信号VOXOとは、第1検出トランジスタMOX1のドレインと第2検出トランジスタMOX2のドレインとが接続されるノード103の電圧を示す信号である。
The above-mentioned detection signal V OXO is a signal indicating the voltage of the
第1検出トランジスタMOX1は、ゲートが、プリアンプ回路10およびラッチ回路20と接続される。第1検出トランジスタMOX1は、ソースが、接地端子と接続される。第1検出トランジスタMOX1は、ドレインが、スイッチMSWOXのドレインおよびノード103と接続される。
The gate of the first detection transistor MOX1 is connected to the
第2検出トランジスタMOX2は、ゲートが、プリアンプ回路10およびラッチ回路20と接続される。第2検出トランジスタMOX2は、ソースが、接地端子と接続される。第2検出トランジスタMOX2は、ドレインが、スイッチMSWOXのドレインおよびノード103と接続される。
The gate of the second detection transistor MOX2 is connected to the
スイッチMSWOXは、例えば、PMOSで構成される。スイッチMSWOXは、ゲートにクロック信号CKが入力される。スイッチMSWOXは、第1検出トランジスタMOX1のドレインと第2検出トランジスタMOX2のドレインとが接続されるノード103の電圧を、電源電圧(例えば、第1電圧)にプリチャージする。スイッチMSWOXがオン動作する場合、電源端子とノード103とは導通状態となり、スイッチMSWOXがオフ動作する場合、電源端子とノード103とは非導通状態となる。
The switch MSWOX is composed of, for example, a polyclonal. A clock signal CK is input to the gate of the switch MSWOX. The switch MSWOX precharges the voltage of the
スイッチMSWOXは、ゲートが、クロック信号入力端子と接続される。スイッチMSWOXは、ソースが、電源端子と接続される。スイッチMSWOXは、ドレインが、第1検出トランジスタMOX1のドレイン、第2検出トランジスタMOX2のドレイン、およびノード103と接続される。
In the switch MSWOX, the gate is connected to the clock signal input terminal. The source of the switch MSWOX is connected to the power supply terminal. In the switch MSWOX, the drain is connected to the drain of the first detection transistor MOX1, the drain of the second detection transistor MOX2, and the
NAND回路31は、クロック信号入力端子からクロック信号CKが入力され、ノード103から検出信号VOXOが入力される。NAND回路31は、クロック信号CKと検出信号VOXOとの否定論理積を演算する。NAND回路31は、演算結果を制御信号VIAMPとして、プリアンプ回路10へ出力する。
In the
第1実施形態に係るコンパレータ回路100は、従来のコンパレータ回路のように、比較動作の終了を検出した後、プリアンプ回路を停止させるのではなく、ラッチ回路20が動作を開始した後、プリアンプ回路10を停止させる。これにより、ラッチ回路20が動作している間、プリアンプ回路10を停止させることができるため、この間のプリアンプ回路10の消費電流を削減させることができる。したがって、従来のコンパレータ回路と比較して、消費電力を十分に低減させたコンパレータ回路100を実現できる。
The
<コンパレータ回路の動作>
図3を参照して、第1実施形態に係るコンパレータ回路100の動作の一例について、タイミングチャートを用いて説明する。図3において、クロック信号CK、第1入力信号VINP、検出信号VOXO、制御信号VIAMP、第1プリアンプ出力信号VOXP、第1出力信号VOUTPを実線で示し、第2入力信号VINN、第2プリアンプ出力信号VOXN、第2出力信号VOUTNを破線で示している。
<Operation of comparator circuit>
An example of the operation of the
時刻t0より前の期間において、コンパレータ回路100が比較動作を開始する前、クロック信号CKは、Lレベルとなっている。電流制御スイッチMSWIがオフ動作し、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNは、Lレベルに設定され、第1出力信号VOUTPおよび第2出力信号VOUTNは、Hレベルに設定されている。スイッチMSWOXがオン動作し、ノード103の電圧がHレベルにプリチャージされている。電流制御スイッチMSWIがオフ動作することで、電源端子からプリアンプ回路10への電流の供給が遮断され、プリアンプ回路10は、停止している。
In the period before time t 0 , the clock signal CK is at the L level before the
時刻t0において、コンパレータ回路100が比較動作を開始すると、クロック信号CKがLレベルからHレベルへ切り替わると同時に、制御信号VIAMPがHレベルからLレベルへ切り替わり、電流制御スイッチMSWIがオフ動作からオン動作へ切り替わる。電源端子からプリアンプ回路10への電流の供給が開始され、プリアンプ回路10は、動作する。
When the
時刻t0から時刻t1までの間において、プリアンプ回路10は、第1入力信号VINP、第2入力信号VINNに基づいて、ノード101の寄生容量、ノード102の寄生容量に電流を流しこんで、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNを上昇させる。
From time t 0 to time t 1 , the
時刻t1において、第1プリアンプ出力信号VOXPが第1閾値電圧Vth1を超える、又は、第2プリアンプ出力信号VOXNが第2閾値電圧Vth2を超えると、ラッチ回路20は、動作を開始する。この結果、検出信号VOXOは、HレベルからLレベルへ切り替わり、制御信号VIAMPは、LレベルからHレベルへ切り替わり、電流制御スイッチMSWIは、オン動作からオフ動作へ切り替わる。電源端子からプリアンプ回路10への電流の供給が遮断され、プリアンプ回路10は、停止する。このように、コンパレータ回路100は、ラッチ回路20が動作を開始した後に、プリアンプ回路10を停止させる。
At time t 1 , when the first preamplifier output signal V OXP exceeds the first threshold voltage V th1 or the second preamplifier output signal V OXN exceeds the second
時刻t1から時刻t2までの間において、第3トランジスタM3、第4トランジスタM4が、出力端子21の寄生容量、出力端子22の寄生容量にチャージされた電荷を引き抜き、第1出力信号VOUTP、第2出力信号VOUTNは、HレベルとLレベルとの中間付近まで下降する。
From time t 1 to time t 2 , the third transistor M3 and the fourth transistor M4 draw out the charges charged in the parasitic capacitance of the
時刻t2において、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNは、第1入力信号VINP、第2入力信号VINNに比例した電位差を保持したまま上昇を停止するが、ラッチ回路20は、動作を継続する。第1出力信号VOUTP、第2出力信号VOUTNは、HレベルとLレベルとの中間付近で均衡状態となる。
At time t2, the first preamplifier output signal V OXP and the second preamplifier output signal V OXN stop rising while maintaining the potential difference proportional to the first input signal V INP and the second input signal V INN , but latch. The
時刻t2から時刻t3までの間において、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNは、時刻t2における電位差を保持し続け、第1入力信号VINP>第2入力信号VINNであるため、第1出力信号VOUTPは、HレベルとLレベルとの中間付近での均衡状態から、Hレベルへ向かって上昇し、第2出力信号VOUTNは、HレベルとLレベルとの中間付近での均衡状態から、Lレベルへ向かって下降し、正帰還で広がり続ける。 From time t 2 to time t 3 , the first preamplifier output signal V OXP and the second preamplifier output signal V OXN continue to hold the potential difference at time t 2 , and the first input signal V INP > second input signal. Since it is a V INN , the first output signal V OUTP rises toward the H level from the equilibrium state near the middle between the H level and the L level, and the second output signal V OUTN is the H level and the L level. From the equilibrium state near the middle of, it descends toward the L level and continues to spread with positive feedback.
時刻t3において、第1出力信号VOUTPは、Hレベルで収束し、第2出力信号VOUTNは、Lレベルで収束する。そして、第1入力信号VINP、第2入力信号VINNの比較結果として、第1出力信号VOUTP(Hレベル)が出力端子21から出力され、第2出力信号VOUTN(Lレベル)が出力端子22から出力される。
At time t3 , the first output signal V OUTP converges at the H level and the second output signal V OUTN converges at the L level. Then, as a comparison result of the first input signal V INP and the second input signal V INN , the first output signal V OUTP (H level) is output from the
上述のように、第1実施形態に係るコンパレータ回路100は、従来のコンパレータ回路のように、ラッチ回路から出力される出力信号が、完全に分離して安定した後に、プリアンプ回路を停止させるのではなく、少なくとも、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNのどちらかが、MOX1、MOX2の閾値電圧を超えて、ラッチ回路20が動作を開始したことを検出した後に、プリアンプ回路10を停止させる。これにより、消費電力を十分に低減させたコンパレータ回路100を実現できる。
As described above, in the
[変形例1]
図4を参照して、変形例1に係るコンパレータ回路100’の構成の一例について説明する。
[Modification 1]
An example of the configuration of the comparator circuit 100'according to the first modification will be described with reference to FIG.
変形例1に係るコンパレータ回路100’が、第1実施形態に係るコンパレータ回路100と異なる点は、第1実施形態に係るコンパレータ回路100における第3トランジスタM3および第4トランジスタM4が通常のNMOSで構成されるのに対して、変形例1に係るコンパレータ回路100’における第3トランジスタM3’および第4トランジスタM4’は、不純物注入量が調整された低閾値NMOS(low vth negative-channel metal oxide semiconductor)で構成される点である。なお、その他の構成は、第1実施形態に係るコンパレータ回路100と同じであるため、重複した説明を省略する。
The difference between the comparator circuit 100'according to the first embodiment and the
変形例1に係るコンパレータ回路100’において、検出制御回路300は、第1検出トランジスタMOX1、第2検出トランジスタMOX2、およびスイッチMSWOXを含んで構成される。検出制御回路300は、ラッチ回路20が第1プリアンプ出力信号VOXP又は第2プリアンプ出力信号VOXNを検出するよりも遅れて、第1プリアンプ出力信号VOXP又は第2プリアンプ出力信号VOXNを検出する。
In the comparator circuit 100'according to the first modification, the
第3トランジスタ(第2入力トランジスタ)M3’および第4トランジスタ(第1入力トランジスタ)M4’は、入力差動対を構成し、低閾値NMOSで構成される。第3トランジスタM3’は、プリアンプ回路10から、ゲートに第2プリアンプ出力信号VOXNが入力される。第4トランジスタM4’は、プリアンプ回路10から、ゲートに第1プリアンプ出力信号VOXPが入力される。
The third transistor (second input transistor) M3'and the fourth transistor (first input transistor) M4' form an input differential pair and are composed of a low threshold MIMO. The second preamplifier output signal VOXN is input to the gate of the third transistor M3'from the
第3トランジスタM3’は、その閾値電圧(第2閾値電圧Vth2)が、検出回路30が備える第2検出トランジスタMOX2の閾値電圧(第4閾値電圧)より低くなるように構成される。第3トランジスタM3’の閾値電圧が、第2検出トランジスタMOX2の閾値電圧より低くなるように構成されることで、第2プリアンプ出力信号VOXNの上昇に対して、第3トランジスタM3’をオン動作させた後に、第2検出トランジスタMOX2をオン動作させるという順序を保障することができる。これにより、ラッチ回路20が動作を開始した後に、検出回路30を動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障することができる。したがって、コンパレータ回路100’において、ラッチ回路20が実際に動作を開始する前に、検出回路30が誤ってプリアンプ回路10を停止させるという誤動作を行うことを抑制できる。
The third transistor M3'is configured so that its threshold voltage (second threshold voltage V th2 ) is lower than the threshold voltage (fourth threshold voltage) of the second detection transistor MOX2 included in the
第3トランジスタM3’は、ゲートが、第2検出トランジスタMOX2のゲートと接続される。第3トランジスタM3’は、ソースが、第7トランジスタM7のドレインと接続される。第3トランジスタM3’は、ドレインが、第5トランジスタM5のドレイン、第3初期化スイッチMSW3のドレイン、第6トランジスタM6のゲート、第8トランジスタM8のゲート、および出力端子21と接続される。
The gate of the third transistor M3'is connected to the gate of the second detection transistor MOX2. The source of the third transistor M3'is connected to the drain of the seventh transistor M7. The drain of the third transistor M3'is connected to the drain of the fifth transistor M5, the drain of the third initialization switch MSW3, the gate of the sixth transistor M6, the gate of the eighth transistor M8, and the
第4トランジスタM4’は、その閾値電圧(第1閾値電圧Vth1)が、検出回路30が備える第1検出トランジスタMOX1の閾値電圧(第3閾値電圧)より低くなるように構成される。第4トランジスタM4’の閾値電圧が、第1検出トランジスタMOX1の閾値電圧より低くなるように構成されることで、第1プリアンプ出力信号VOXPの上昇に対して、第4トランジスタM4’をオン動作させた後に、第1検出トランジスタMOX1をオン動作させるという順序を保障することができる。これにより、ラッチ回路20が動作を開始した後に、検出回路30を動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障することができる。したがって、コンパレータ回路100’において、ラッチ回路20が実際に動作を開始する前に、検出回路30が誤ってプリアンプ回路10を停止させるという誤動作を行うことを抑制できる。
The fourth transistor M4'is configured so that its threshold voltage (first threshold voltage V th1 ) is lower than the threshold voltage (third threshold voltage) of the first detection transistor MOX1 included in the
第4トランジスタM4’は、ゲートが、第1検出トランジスタMOX1のゲートと接続される。第4トランジスタM4’は、ソースが、第8トランジスタM8のドレインと接続される。第4トランジスタM4’は、ドレインが、第6トランジスタM6のドレイン、第4初期化スイッチMSW4のドレイン、第5トランジスタM5のゲート、第7トランジスタM7のゲート、および出力端子22と接続される。
The gate of the fourth transistor M4'is connected to the gate of the first detection transistor MOX1. The source of the fourth transistor M4'is connected to the drain of the eighth transistor M8. The drain of the fourth transistor M4'is connected to the drain of the sixth transistor M6, the drain of the fourth initialization switch MSW4, the gate of the fifth transistor M5, the gate of the seventh transistor M7, and the
次に、変形例1に係るコンパレータ回路100’の動作の一例について、簡単に説明する。 Next, an example of the operation of the comparator circuit 100'according to the first modification will be briefly described.
コンパレータ回路100’が比較動作を開始する前、クロック信号CKは、Lレベルとなっている。電流制御スイッチMSWIがオフ動作し、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNは、Lレベルに設定され、第1出力信号VOUTPおよび第2出力信号VOUTNは、Hレベルに設定されている。スイッチMSWOXがオン動作し、ノード103の電圧がHレベルにプリチャージされている。電流制御スイッチMSWIがオフ動作することで、電源端子からプリアンプ回路10への電流の供給が遮断され、プリアンプ回路10は、停止している。
Before the comparator circuit 100'starts the comparison operation, the clock signal CK is at the L level. The current control switch MSWI is turned off, the first preamplifier output signal V OXP and the second preamplifier output signal V OXN are set to L level, and the first output signal V OUTP and the second output signal V OUTN are set to H level. It is set. The switch MSWOX is turned on and the voltage of the
その後、コンパレータ回路100’が比較動作を開始すると、クロック信号CKがLレベルからHレベルへ切り替わると同時に、制御信号VIAMPがHレベルからLレベルへ切り替わり、電流制御スイッチMSWIがオフ動作からオン動作へ切り替わる。電源端子からプリアンプ回路10への電流の供給が開始され、プリアンプ回路10は、動作する。
After that, when the comparator circuit 100'starts the comparison operation, the clock signal CK switches from the L level to the H level, and at the same time, the control signal VIAMP switches from the H level to the L level, and the current control switch MSWI operates from the off operation to the on operation. Switch to. The supply of current from the power supply terminal to the
その後、時刻t0から時刻t1までの間において、プリアンプ回路10は、第1入力信号VINP、第2入力信号VINNに基づいて、ノード101の寄生容量、ノード102の寄生容量に電流を流しこんで、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNを上昇させる。
After that, from time t 0 to time t 1 , the
その後、第1プリアンプ出力信号VOXPが第1閾値電圧Vth1を超える、又は、第2プリアンプ出力信号VOXNが第2閾値電圧Vth2を超えると、ラッチ回路20は、動作を開始する。この際、第3トランジスタM3’は、その閾値電圧が第2検出トランジスタMOX2の閾値電圧より低くなるように、また、第4トランジスタM4’は、その閾値電圧が第1検出トランジスタMOX1の閾値電圧より低くなるように、構成されているため、まず、第3トランジスタM3’および第4トランジスタM4’がオン動作し、その後、第1検出トランジスタMOX1および第2検出トランジスタMOX2がオン動作する。この結果、検出信号VOXOは、HレベルからLレベルへ切り替わり、制御信号VIAMPは、LレベルからHレベルへ切り替わり、電流制御スイッチMSWIは、オン動作からオフ動作へ切り替わる。電源端子からプリアンプ回路10への電流の供給が遮断され、プリアンプ回路10は、停止する。このように、コンパレータ回路100’は、ラッチ回路20が確実に動作を開始した後に、プリアンプ回路10を停止させる。
After that, when the first preamplifier output signal V OXP exceeds the first threshold voltage V th1 or the second preamplifier output signal V OXN exceeds the second
その後、第3トランジスタM3’、第4トランジスタM4’が、出力端子21の寄生容量、出力端子22の寄生容量にチャージされた電荷を引き抜き、第1出力信号VOUTP、第2出力信号VOUTNは、HレベルとLレベルとの中間付近まで下降する。
After that, the third transistor M3'and the fourth transistor M4' draw out the charges charged to the parasitic capacitance of the
その後、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNは、第1入力信号VINP、第2入力信号VINNに比例した微小な電位差を保持したまま上昇を停止するが、ラッチ回路20は、動作を継続する。第1出力信号VOUTP、第2出力信号VOUTNは、HレベルとLレベルとの中間付近で均衡状態となる。 After that, the first preamplifier output signal V OXP and the second preamplifier output signal V OXN stop rising while maintaining a small potential difference proportional to the first input signal V INP and the second input signal V INN , but the latch circuit. 20 continues the operation. The first output signal V OUTP and the second output signal V OUTN are in an equilibrium state near the middle between the H level and the L level.
その後、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNは、時刻t2における電位差を保持し続け、第1入力信号VINP>第2入力信号VINNであるため、第1出力信号VOUTPは、HレベルとLレベルとの中間付近での均衡状態から、Hレベルへ向かって上昇し、第2出力信号VOUTNは、HレベルとLレベルとの中間付近での均衡状態から、Lレベルへ向かって下降し、正帰還で広がり続ける。 After that, the first preamplifier output signal V OXP and the second preamplifier output signal V OXN continue to hold the potential difference at time t2, and the first input signal V INP > the second input signal V INN , so that they are the first output signals. The V OUTP rises from the equilibrium state near the middle between the H level and the L level toward the H level, and the second output signal V OUTN is from the equilibrium state near the middle between the H level and the L level. It descends toward the L level and continues to spread with positive feedback.
その後、第1出力信号VOUTPは、Hレベルで収束し、第2出力信号VOUTNは、Lレベルで収束する。そして、第1入力信号VINP、第2入力信号VINNの比較結果として、第1出力信号VOUTP(Hレベル)が出力端子21から出力され、第2出力信号VOUTN(Lレベル)が出力端子22から出力される。
After that, the first output signal V OUTP converges at the H level, and the second output signal V OUTN converges at the L level. Then, as a comparison result of the first input signal V INP and the second input signal V INN , the first output signal V OUTP (H level) is output from the
なお、ラッチ回路20が動作を開始した後に、検出回路30を動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障するためには、少なくとも、「第4トランジスタM4’の閾値電圧<第1検出トランジスタMOX1の閾値電圧」、および、「第3トランジスタM3’の閾値電圧<第2検出トランジスタMOX2の閾値電圧」、という関係を満たしていればよい。したがって、例えば、第1検出トランジスタMOX1’および第2検出トランジスタMOX2’を高閾値NMOS(high vth negative-channel metal oxide semiconductor)で構成し、第3トランジスタM3および第4トランジスタM4を通常のNMOSで構成してもよい。あるいは、例えば、第1検出トランジスタMOX1’および第2検出トランジスタMOX2’を高閾値NMOSで構成し、第3トランジスタM3’および第4トランジスタM4’を低閾値NMOSで構成してもよい。
In addition, in order to ensure the context of the temporal order in which the
仮に、ラッチ回路20が動作を開始する前に、検出回路30を動作させてプリアンプ回路10を停止させてしまうと、第1プリアンプ出力信号VOXPが第1閾値電圧Vth1を超えない状態、あるいは、第2プリアンプ出力信号VOXNが第2閾値電圧Vth2を超えない状態で、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNの上昇が停止してしまう。この結果、ラッチ回路20は、正常に動作することができず、第1入力信号VINP、第2入力信号VINNの比較結果として、出力端子21からHレベル(第1出力信号VOUTP)を出力し、出力端子22からHレベル(第2出力信号VOUTN)を出力し、停止してしまう。したがって、コンパレータ回路100’において、このような誤動作を抑制するためには、第4トランジスタM4’の閾値電圧が第1検出トランジスタMOX1の閾値電圧より低く、第3トランジスタM3’の閾値電圧が第2検出トランジスタMOX2の閾値電圧より低いという関係を満たすことが好ましい。
If the
変形例1に係るコンパレータ回路100’は、ラッチ回路20が確実に動作を開始した後に、プリアンプ回路10を停止させる。これにより、ラッチ回路20が動作している間、プリアンプ回路10を確実に停止させることができるため、この間のプリアンプ回路10の消費電流を削減させることができる。したがって、従来のコンパレータ回路と比較して、消費電力を十分に低減させたコンパレータ回路100’を実現できる。
The comparator circuit 100'according to the first modification stops the
[第2実施形態]
図5を参照して、第2実施形態に係るコンパレータ回路100Aの構成の一例について説明する。
[Second Embodiment]
An example of the configuration of the
第2実施形態に係るコンパレータ回路100Aが、第1実施形態に係るコンパレータ回路100と異なる点は、第1実施形態に係るコンパレータ回路100における検出回路30が遅延回路を含まないのに対して、第2実施形態に係るコンパレータ回路100Aにおける検出回路30Aは、遅延回路を含む点である。なお、その他の構成は、第1実施形態に係るコンパレータ回路100と同じであるため、重複した説明を省略する。
The difference between the
第2実施形態に係るコンパレータ回路100Aにおいて、検出制御回路300Aは、第1検出トランジスタMOX1、第2検出トランジスタMOX2、スイッチMSWOX、および遅延回路32を含んで構成される。検出制御回路300Aは、第1プリアンプ出力信号VOXP又は第2プリアンプ出力信号VOXNを検出した検出信号VOXOを遅延させる。
In the
検出回路30Aは、第1検出トランジスタMOX1と、第2検出トランジスタMOX2と、スイッチMSWOXと、NAND回路(制御信号生成回路)31と、遅延回路32と、を備える。
The
遅延回路32は、NAND回路31と、第1検出トランジスタMOX1のドレインと第2検出トランジスタMOX2のドレインとが接続されるノード103と、の間に設けられる。遅延回路32は、ノード103から検出信号VOXOが入力される。遅延回路32は、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNに基づいて、検出信号VOXOを遅延させて、遅延信号VOXDを生成する。遅延回路32は、遅延信号VOXDをNAND回路31へ出力する。
The
例えば、遅延回路32は、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNの上昇が略停止するまで、検出信号VOXOを遅延させる(図7の矢印参照)。これにより、第1プリアンプ出力信号VOXPが第1閾値電圧Vth1を超える前、又は、第2プリアンプ出力信号VOXNが第2閾値電圧Vth2を超える前に、検出回路30Aが誤ってプリアンプ回路10を停止させるという誤動作を行うことを抑制できる。すなわち、ラッチ回路20が動作を開始した後に、検出回路30Aを動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障することができる。
For example, the
NAND回路31は、クロック信号入力端子からクロック信号CKが入力され、遅延回路32から遅延信号VOXDが入力される。NAND回路31は、クロック信号CKと遅延信号VOXDとの否定論理積を演算する。NAND回路31は、演算結果を制御信号VIAMPとして、プリアンプ回路10へ出力する。
In the
図6Aに示すように、例えば、遅延回路32は、N個(Nは偶数)のインバータINV1,INV2,・・・,INVNで構成されてよい。遅延回路32は、N個のインバータINV1,INV2,・・・,INVNのそれぞれが備えるMOSサイズが調整されることにより、遅延信号VOXDにおける立上り時間又は立下り時間などの遅延量が調整される。遅延回路32が当該構成を有することで、遅延信号VOXDの遷移を急峻にし易くすることができるため、NAND回路31の貫通電流を抑えることができる。
As shown in FIG. 6A, for example, the
図6Bに示すように、例えば、遅延回路32は、抵抗RDLYおよびコンデンサCDLYで構成されてよい。遅延回路32は、RC時定数が調整されることにより、遅延信号VOXDにおける立上り時間又は立下り時間などの遅延量が調整される。遅延回路32が当該構成を有することで、遅延回路32自体の構成を簡易化することができ、消費電力を低減させることができる。
As shown in FIG. 6B, for example, the
次に、図7を参照して、第2実施形態に係るコンパレータ回路100Aの動作の一例について、タイミングチャートを用いて説明する。図7において、クロック信号CK、第1入力信号VINP、遅延信号VOXD、制御信号VIAMP、第1プリアンプ出力信号VOXP、第1出力信号VOUTPを実線で示し、第2入力信号VINN、第2プリアンプ出力信号VOXN、第2出力信号VOUTNを破線で示している。なお、第1実施形態に係るコンパレータ回路100と同じ動作については、重複した説明を省略する。
Next, with reference to FIG. 7, an example of the operation of the
時刻t0より前の期間において、コンパレータ回路100Aが比較動作を開始する前、クロック信号CKは、Lレベルとなっている。電流制御スイッチMSWIがオフ動作し、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNは、Lレベルに設定され、第1出力信号VOUTPおよび第2出力信号VOUTNは、Hレベルに設定されている。スイッチMSWOXがオン動作し、ノード103の電圧がHレベルにプリチャージされている。電流制御スイッチMSWIがオフ動作することで、電源端子からプリアンプ回路10への電流の供給が遮断され、プリアンプ回路10は、停止している。
In the period before time t 0 , the clock signal CK is at the L level before the
時刻t0において、コンパレータ回路100Aが比較動作を開始すると、クロック信号CKがLレベルからHレベルへ切り替わると同時に、制御信号VIAMPがHレベルからLレベルへ切り替わり、電流制御スイッチMSWIがオフ動作からオン動作へ切り替わる。電源端子からプリアンプ回路10への電流の供給が開始され、プリアンプ回路10は、動作する。
When the
時刻t0から時刻t1までの間において、プリアンプ回路10は、第1入力信号VINP、第2入力信号VINNに基づいて、ノード101の寄生容量、ノード102の寄生容量に電流を流しこんで、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNを上昇させる。
From time t 0 to time t 1 , the
時刻t1において、第1プリアンプ出力信号VOXPが第1閾値電圧Vth1を超える、又は、第2プリアンプ出力信号VOXNが第2閾値電圧Vth2を超えると、ラッチ回路20は、動作を開始する。当該時刻において、制御信号VIAMPがLレベルからHレベルへ切り替わらないように、遅延回路32は、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNの上昇が略停止するまで、検出信号VOXOを遅延させる(図7の矢印参照)。この結果、電源端子からプリアンプ回路10への電流の供給が継続し、プリアンプ回路10は、動作を継続する。
At time t 1 , when the first preamplifier output signal V OXP exceeds the first threshold voltage V th1 or the second preamplifier output signal V OXN exceeds the second
また、ラッチ回路20が動作するため、第3トランジスタM3、第4トランジスタM4は、出力端子21の寄生容量、出力端子22の寄生容量にチャージされた電荷を引き抜き、第1出力信号VOUTP、第2出力信号VOUTNは、HレベルとLレベルとの中間付近まで下降する。
Further, since the
時刻t2において、遅延信号VOXDは、HレベルからLレベルへ切り替わる。また、第1出力信号VOUTP、第2出力信号VOUTNは、HレベルとLレベルとの中間付近まで下降した後、HレベルとLレベルとの中間付近で均衡状態となる。 At time t2, the delay signal VOXD switches from H level to L level. Further, the first output signal V OUTP and the second output signal V OUTN descend to the vicinity of the middle between the H level and the L level, and then reach an equilibrium state near the middle between the H level and the L level.
時刻t2から時刻t3までの間において、第1入力信号VINP>第2入力信号VINNであるため、第1出力信号VOUTPは、HレベルとLレベルとの中間付近での均衡状態から、Hレベルへ向かって上昇し、第2出力信号VOUTNは、HレベルとLレベルとの中間付近での均衡状態から、Lレベルへ向かって下降し、正帰還で広がり続ける。 Since the first input signal V INP > the second input signal V INN between the time t 2 and the time t 3 , the first output signal V OUTP is in a balanced state near the middle between the H level and the L level. Then, the second output signal V OUTN rises toward the H level, falls from the equilibrium state near the middle between the H level and the L level, falls toward the L level, and continues to spread by positive feedback.
時刻t3において、制御信号VIAMPは、LレベルからHレベルへ切り替わり、電流制御スイッチMSWIは、オン動作からオフ動作へ切り替わる。電源端子からプリアンプ回路10への電流の供給が遮断され、プリアンプ回路10は、停止する。第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNは、上昇を停止する。第1出力信号VOUTPは、Hレベルで収束し、第2出力信号VOUTNは、Lレベルで収束する。そして、第1入力信号VINP、第2入力信号VINNの比較結果として、第1出力信号VOUTP(Hレベル)が出力端子21から出力され、第2出力信号VOUTN(Lレベル)が出力端子22から出力される。このように、遅延回路32が、適切な期間、検出信号VOXOを遅延させ、第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNの上昇が完全に停止する時刻t3で、制御信号VIAMPがLレベルからHレベルへ切り替わることで、ラッチ回路20が動作を開始した後に、検出回路30Aを動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障することができる。
At time t3 , the control signal VIAMP switches from L level to H level, and the current control switch MSWI switches from on operation to off operation. The supply of current from the power supply terminal to the
なお、第2実施形態に係るコンパレータ回路100Aは、第1実施形態に係るコンパレータ回路100と比較すると、プリアンプ回路10を停止させる時刻が、プリアンプ出力信号が閾値電圧を超えてからプリアンプ出力信号の上昇が略停止するまでの期間、遅れる。しかしながら、第2実施形態に係るコンパレータ回路100Aは、ラッチ回路から出力される出力信号が、完全に分離して安定した後に、プリアンプ回路を停止させる従来のコンパレータ回路と比較すると、プリアンプ回路10を格段に速く停止させることができる。
In the
第2実施形態に係るコンパレータ回路100Aは、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNが、確実に閾値電圧を超えた後、プリアンプ回路10を停止させる。これにより、ラッチ回路20が動作を開始した後に、検出回路30Aを動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障しつつ、消費電力を十分に低減させたコンパレータ回路100Aを実現できる。
The
[変形例2]
次に、図8を参照して、変形例2に係るコンパレータ回路100A’の構成の一例について説明する。
[Modification 2]
Next, an example of the configuration of the comparator circuit 100A'according to the
変形例2に係るコンパレータ回路100A’が、第2実施形態に係るコンパレータ回路100Aと異なる点は、第2実施形態に係るコンパレータ回路100AがPMOS入力構成を有するのに対して、変形例2に係るコンパレータ回路100A’は、NMOS入力構成を有する点である。なお、その他の構成は、第2実施形態に係るコンパレータ回路100Aと同じであるため、重複した説明を省略する。
The comparator circuit 100A'according to the second embodiment is different from the
プリアンプ回路10A’は、第1トランジスタM1と、第2トランジスタM2と、電流制御スイッチMSWI1とMSWI2、第1初期化スイッチMSW1と、第2初期化スイッチMSW2と、を備える。第1初期化スイッチMSW1および第2初期化スイッチMSW2は、例えば、PMOSで構成される。第1トランジスタM1、第2トランジスタM2、および電流制御スイッチMSWIは、例えば、NMOSで構成される。 The preamplifier circuit 10A'includes a first transistor M1, a second transistor M2, current control switches MSWI1 and MSWI2, a first initialization switch MSW1, and a second initialization switch MSW2. The first initialization switch MSW1 and the second initialization switch MSW2 are composed of, for example, polyclonal. The first transistor M1, the second transistor M2, and the current control switch MSWI are composed of, for example, an IGMP.
ラッチ回路20A’は、第3トランジスタM3と、第4トランジスタM4と、第5トランジスタM5と、第6トランジスタM6と、第7トランジスタM7と、第8トランジスタM8と、第6初期化スイッチMSW6と、第7初期化スイッチMSW7と、を備える。第3トランジスタM3、第4トランジスタM4、第5トランジスタM5、および第6トランジスタM6は、例えば、PMOSで構成される。第7トランジスタM7、第8トランジスタM8、第6初期化スイッチMSW6、および第7初期化スイッチMSW7は、例えば、NMOSで構成される。 The latch circuit 20A'contains the third transistor M3, the fourth transistor M4, the fifth transistor M5, the sixth transistor M6, the seventh transistor M7, the eighth transistor M8, and the sixth initialization switch MSW6. A seventh initialization switch MSW7 is provided. The third transistor M3, the fourth transistor M4, the fifth transistor M5, and the sixth transistor M6 are composed of, for example, CICS. The seventh transistor M7, the eighth transistor M8, the sixth initialization switch MSW6, and the seventh initialization switch MSW7 are composed of, for example, an IGMP.
検出回路30A’は、第1検出トランジスタMOX1と、第2検出トランジスタMOX2と、スイッチMSWOXと、遅延回路32と、NOR回路33と、を備える。第1検出トランジスタMOX1および第2検出トランジスタMOX2は、例えば、PMOSで構成される。スイッチMSWOXは、例えば、NMOSで構成される。
The detection circuit 30A'includes a first detection transistor MOX1, a second detection transistor MOX2, a switch MSWOX, a
NOR回路33は、反転クロック信号入力端子から反転クロック信号CKBが入力され、遅延回路32から遅延信号VOXDが入力される。NOR回路33は、クロック信号CKと遅延信号VOXDとの否定論理和を演算する。NOR回路33は、演算結果を制御信号VIAMPとして、プリアンプ回路10A’へ出力する。
In the NOR
次に、変形例2に係るコンパレータ回路100A’の動作の一例について、簡単に説明する。なお、第2実施形態に係るコンパレータ回路100Aと同じ動作については、重複した説明を省略する。
Next, an example of the operation of the comparator circuit 100A'according to the second modification will be briefly described. The same operation as that of the
コンパレータ回路100A’が比較動作を開始する前、クロック信号CKは、Lレベルとなっている。第1プリアンプ出力信号VOXPおよび第2プリアンプ出力信号VOXNは、Hレベルに設定されている。 Before the comparator circuit 100A'starts the comparison operation, the clock signal CK is at the L level. The first preamplifier output signal V OXP and the second preamplifier output signal V OXN are set to H level.
その後、コンパレータ回路100A’が比較動作を開始すると、クロック信号CKがLレベルからHレベルへ切り替わると同時に、制御信号VIAMPがLレベルからHレベルへ切り替わり、電流制御スイッチMSWIがオフ動作からオン動作へ切り替わる。電源端子からプリアンプ回路10A’への電流の供給が開始され、プリアンプ回路10A’は、動作する。 After that, when the comparator circuit 100A'starts the comparison operation, the clock signal CK is switched from the L level to the H level, and at the same time, the control signal VIAMP is switched from the L level to the H level, and the current control switch MSWI is operated from the off operation to the on operation. Switch to. The supply of current from the power supply terminal to the preamplifier circuit 10A'is started, and the preamplifier circuit 10A'operates.
その後、プリアンプ回路10A’が動作を継続すると、ノード101の寄生容量、ノード102の寄生容量の寄生容量にチャージされた電荷が、接地端子へと抜けていく。
After that, when the preamplifier circuit 10A'continues to operate, the charges charged in the parasitic capacitance of the
その後、電源電圧VDDと第2閾値電圧Vth2との差が第1プリアンプ出力信号VOXPより大きくなる、又は、電源電圧VDDと第1閾値電圧Vth1との差が第2プリアンプ出力信号VOXNより大きくなると、第3トランジスタM3および第4トランジスタM4がオン動作し、ラッチ回路20A’は、動作を開始する。 After that, the difference between the power supply voltage VDD and the second threshold voltage V th2 becomes larger than the first preamplifier output signal V OXP , or the difference between the power supply voltage VDD and the first threshold voltage V th1 becomes the second preamplifier output signal V OXN. When it becomes larger, the third transistor M3 and the fourth transistor M4 are turned on, and the latch circuit 20A'starts the operation.
その後、第1検出トランジスタMOX1および第2検出トランジスタMOX2もオン動作し、検出信号VOXOは、LレベルからHレベルへ切り替わり、制御信号VIAMPは、HレベルからLレベルへ切り替わり、電流制御スイッチMSWIは、オン動作からオフ動作へ切り替わる。電源端子からプリアンプ回路10A’への電流供給が遮断され、プリアンプ回路10A’は、停止する。このように、コンパレータ回路100A’は、ラッチ回路20A’が確実に動作を開始した後に、プリアンプ回路10A’を停止させる。
After that, the first detection transistor MOX1 and the second detection transistor MOX2 are also turned on, the detection signal V OXO switches from L level to H level, the control signal V IAMP switches from H level to L level, and the current control switch MSWI. Switches from on operation to off operation. The current supply from the power supply terminal to the preamplifier circuit 10A'is cut off, and the
変形例2に係るコンパレータ回路100A’は、第1プリアンプ出力信号VOXP、第2プリアンプ出力信号VOXNが、確実に閾値電圧を超えた後、プリアンプ回路10A’を停止させる。これにより、ラッチ回路20A’が動作を開始した後に、検出回路30A’を動作させてプリアンプ回路10A’を停止させる、という時間的な順序の前後関係を確実に保障しつつ、消費電力を十分に低減させたコンパレータ回路100A’を実現できる。
The comparator circuit 100A'according to the second modification stops the preamplifier circuit 10A'after the first preamplifier output signal V OXP and the second preamplifier output signal V OXN surely exceed the threshold voltage. As a result, after the latch circuit 20A'starts operation, the detection circuit 30A'is operated and the
[第3実施形態]
図9Aおよび図9Bを参照して、第3実施形態に係るコンパレータ回路100Bおよびコンパレータ回路100Cの構成の一例について説明する。
[Third Embodiment]
An example of the configuration of the
第3実施形態に係るコンパレータ回路100Bが、第1実施形態に係るコンパレータ回路100と異なる点は、第1実施形態に係るコンパレータ回路100が第1検出トランジスタMOX1および第2検出トランジスタMOX2のバックゲートに電圧が印加されないのに対して、第3実施形態に係るコンパレータ回路100Bは、第1検出トランジスタMOX1および第2検出トランジスタMOX2のバックゲートに電圧(負電圧)が印加される点である。なお、その他の構成は、第1実施形態に係るコンパレータ回路100と同じであるため、重複した説明を省略する。
The
また、第3実施形態に係るコンパレータ回路100Cが、第1実施形態に係るコンパレータ回路100と異なる点は、第1実施形態に係るコンパレータ回路100が第3トランジスタM3および第4トランジスタM4のバックゲートに電圧が印加されないのに対して、第3実施形態に係るコンパレータ回路100Cは、第3トランジスタM3および第4トランジスタM4のバックゲートに電圧(正電圧)が印加される点である。なお、その他の構成は、第1実施形態に係るコンパレータ回路100と同じであるため、重複した説明を省略する。
Further, the
図9Aに示すように、コンパレータ回路100Bは、第1検出トランジスタMOX1のバックゲートにバックゲート電圧Vbsが印加され、第2検出トランジスタMOX2のバックゲートにバックゲート電圧Vbsが印加される構成を有する。第1検出トランジスタMOX1のバックゲートおよび第2検出トランジスタMOX2のバックゲートに、負電圧が印加されることで、例えば、次式のように、第1検出トランジスタMOX1の閾値電圧Vthおよび第2検出トランジスタMOX2の閾値電圧Vthを高くすることができる。
As shown in FIG. 9A, the
第1検出トランジスタMOX1のバックゲートにバックゲート電圧Vbsが印加され、第2検出トランジスタMOX2のバックゲートにバックゲート電圧Vbsが印加されることで、「第4トランジスタM4の閾値電圧<第1検出トランジスタMOX1の閾値電圧」、および、「第3トランジスタM3の閾値電圧<第2検出トランジスタMOX2の閾値電圧」、という関係を満たすコンパレータ回路100Bを容易に構成できる。すなわち、第1プリアンプ出力信号VOXPの上昇に対して、第4トランジスタM4をオン動作させた後に、第1検出トランジスタMOX1をオン動作させることができ、且つ、第2プリアンプ出力信号VOXNの上昇に対して、第3トランジスタM3をオン動作させた後に、第2検出トランジスタMOX2をオン動作させることができるコンパレータ回路100Bを容易に構成できる。
The back gate voltage V bs is applied to the back gate of the first detection transistor MOX1, and the back gate voltage V bs is applied to the back gate of the second detection transistor MOX2. It is possible to easily configure the
第3実施形態に係るコンパレータ回路100Bは、ラッチ回路20が動作を開始した後に、検出回路30Aを動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障しつつ、消費電力を十分に低減させることができる。
The
図9Bに示すように、コンパレータ回路100Cは、第3トランジスタM3のバックゲートにバックゲート電圧Vbsが印加され、第4トランジスタM4のバックゲートにバックゲート電圧Vbsが印加される構成を有する。第3トランジスタM3のバックゲートおよび第4トランジスタM4のバックゲートに、正電圧が印加されることで、例えば、次式のように、第3トランジスタM3の閾値電圧Vthおよび第4トランジスタM4の閾値電圧Vthを低くすることができる。
As shown in FIG. 9B, the
第3トランジスタM3のバックゲートにバックゲート電圧Vbsが印加され、第4トランジスタM4のバックゲートにバックゲート電圧Vbsが印加されることで、「第4トランジスタM4の閾値電圧<第1検出トランジスタMOX1の閾値電圧」、および、「第3トランジスタM3の閾値電圧<第2検出トランジスタMOX2の閾値電圧」、という関係を満たすコンパレータ回路100Cを容易に構成できる。すなわち、第1プリアンプ出力信号VOXPの上昇に対して、第4トランジスタM4をオン動作させた後に、第1検出トランジスタMOX1をオン動作させることができ、且つ、第2プリアンプ出力信号VOXNの上昇に対して、第3トランジスタM3をオン動作させた後に、第2検出トランジスタMOX2をオン動作させることができるコンパレータ回路100Cを容易に構成できる。
The back gate voltage V bs is applied to the back gate of the third transistor M3, and the back gate voltage V bs is applied to the back gate of the fourth transistor M4. The
第3実施形態に係るコンパレータ回路100Cは、ラッチ回路20が動作を開始した後に、検出回路30Aを動作させてプリアンプ回路10を停止させる、という時間的な順序の前後関係を確実に保障しつつ、消費電力を十分に低減させることができる。
The
なお、コンパレータ回路の構成は、コンパレータ回路100Bのように、第1検出トランジスタMOX1のバックゲートにバックゲート電圧Vbsが印加され、第2検出トランジスタMOX2のバックゲートにバックゲート電圧Vbsが印加される構成、あるいは、コンパレータ回路100Cのように、第3トランジスタM3のバックゲートにバックゲート電圧Vbsが印加され、第4トランジスタM4のバックゲートにバックゲート電圧Vbsが印加される構成に限定されない。例えば、第1検出トランジスタMOX1のバックゲートにバックゲート電圧(負電圧)が印加され、第2検出トランジスタMOX2のバックゲートにバックゲート電圧(負電圧)が印加され、且つ、第3トランジスタM3のバックゲートにバックゲート電圧(正電圧)が印加され、第4トランジスタM4のバックゲートにバックゲート電圧(正電圧)が印加される構成であってもよい。少なくとも、ラッチ回路側に設けられる第3トランジスタM3および第4トランジスタM4の閾値電圧が低くなり、検出回路側に設けられる第1検出トランジスタMOX1および第2検出トランジスタMOX2の閾値電圧が高くなる構成であればよい。
As for the configuration of the comparator circuit, the back gate voltage V bs is applied to the back gate of the first detection transistor MOX1 and the back gate voltage V bs is applied to the back gate of the second detection transistor MOX2 as in the
[変形例3]
図10A、図10B、および図10Cを参照して、変形例3に係るコンパレータ回路200A,200B,200Cの構成の一例について説明する。
[Modification 3]
An example of the configuration of the
変形例3に係るコンパレータ回路200A,200B,200Cが、第1実施形態に係るコンパレータ回路100と異なる点は、電流制御スイッチMSWIの挿入位置および電流制御スイッチMSWIの個数である。なお、その他の構成は、第1実施形態に係るコンパレータ回路100と同じであるため、重複した説明を省略する。
The
図10Aに示すように、コンパレータ回路200Aは、電流制御スイッチMSWI1および電流制御スイッチMSWI2が、電源端子と第1トランジスタM1および第2トランジスタM2との間に、2個挿入される構成を有する。
As shown in FIG. 10A, the
プリアンプ回路10Aは、第1トランジスタM1と、第2トランジスタM2と、電流制御スイッチMSWI1と、電流制御スイッチMSWI2と、第1初期化スイッチMSW1と、第2初期化スイッチMSW2と、を備える。
The
電流制御スイッチMSWI1は、検出回路30から、ゲートに制御信号VIAMPが入力される。例えば、電流制御スイッチMSWI1は、ゲートにプリアンプ回路10を動作させるための制御信号が入力されるとオン動作する。例えば、電流制御スイッチMSWI1は、ゲートにプリアンプ回路10を停止させるための制御信号が入力されるとオフ動作する。
In the current control switch MSWI1, the control signal VIAMP is input to the gate from the
電流制御スイッチMSWI1は、ゲートが、検出回路30と接続される。電流制御スイッチMSWI1は、ソースが、電源端子と接続される。電流制御スイッチMSWI1は、ドレインが、第1トランジスタM1のソースと接続される。
The gate of the current control switch MSWI1 is connected to the
電流制御スイッチMSWI2は、検出回路30から、ゲートに制御信号VIAMPが入力される。例えば、電流制御スイッチMSWI2は、ゲートにプリアンプ回路10を動作させるための制御信号が入力されるとオン動作する。例えば、電流制御スイッチMSWI2は、ゲートにプリアンプ回路10を停止させるための制御信号が入力されるとオフ動作する。
In the current control switch MSWI2, the control signal VIAMP is input to the gate from the
電流制御スイッチMSWI2は、ゲートが、検出回路30と接続される。電流制御スイッチMSWI2は、ソースが、電源端子と接続される。電流制御スイッチMSWI2は、ドレインが、第2トランジスタM2のソースと接続される。
The gate of the current control switch MSWI2 is connected to the
変形例3に係るコンパレータ回路200Aは、ラッチ回路20が動作を開始した後、プリアンプ回路10を停止させる。これにより、ラッチ回路20が動作している間、プリアンプ回路10を停止させることができるため、この間のプリアンプ回路10の消費電流を削減させることができる。したがって、従来のコンパレータ回路と比較して、消費電力を十分に低減させたコンパレータ回路200Aを実現できる。
The
図10Bに示すように、コンパレータ回路200Bは、電流制御スイッチMSWI1および電流制御スイッチMSWI2が、第1トランジスタM1および第2トランジスタM2と、ノード101およびノード102との間に、2個挿入される構成を有する。
As shown in FIG. 10B, the
プリアンプ回路10Bは、第1トランジスタM1と、第2トランジスタM2と、電流制御スイッチMSWI1と、電流制御スイッチMSWI2と、第1初期化スイッチMSW1と、第2初期化スイッチMSW2と、を備える。
The
電流制御スイッチMSWI1は、検出回路30から、ゲートに制御信号VIAMPが入力される。例えば、電流制御スイッチMSWI1は、ゲートにプリアンプ回路10を動作させるための制御信号が入力されるとオン動作する。例えば、電流制御スイッチMSWI1は、ゲートにプリアンプ回路10を停止させるための制御信号が入力されるとオフ動作する。
In the current control switch MSWI1, the control signal VIAMP is input to the gate from the
電流制御スイッチMSWI1は、ゲートが、検出回路30と接続される。電流制御スイッチMSWI1は、ソースが、第1トランジスタM1のドレインと接続される。電流制御スイッチMSWI1は、ドレインが、ノード101と接続される。
The gate of the current control switch MSWI1 is connected to the
電流制御スイッチMSWI2は、検出回路30から、ゲートに制御信号VIAMPが入力される。例えば、電流制御スイッチMSWI2は、ゲートにプリアンプ回路10を動作させるための制御信号が入力されるとオン動作する。例えば、電流制御スイッチMSWI2は、ゲートにプリアンプ回路10を停止させるための制御信号が入力されるとオフ動作する。
In the current control switch MSWI2, the control signal VIAMP is input to the gate from the
電流制御スイッチMSWI2は、ゲートが、検出回路30と接続される。電流制御スイッチMSWI2は、ソースが、第2トランジスタM2のドレインと接続される。電流制御スイッチMSWI2は、ドレインが、ノード102と接続される。
The gate of the current control switch MSWI2 is connected to the
変形例3に係るコンパレータ回路200Bは、ラッチ回路20が動作を開始した後、プリアンプ回路10を停止させる。これにより、ラッチ回路20が動作している間、プリアンプ回路10を停止させることができるため、この間のプリアンプ回路10の消費電流を削減させることができる。したがって、従来のコンパレータ回路と比較して、消費電力を十分に低減させたコンパレータ回路200Bを実現できる。
The
図10Cに示すように、コンパレータ回路200Cは、ノード101およびノード102と、第1初期化スイッチMSW1および第2初期化スイッチMSW2との間に、2個挿入される構成を有する。
As shown in FIG. 10C, the comparator circuit 200C has a configuration in which two are inserted between the
プリアンプ回路10Cは、第1トランジスタM1と、第2トランジスタM2と、電流制御スイッチMSWI1と、電流制御スイッチMSWI2と、第1初期化スイッチMSW1と、第2初期化スイッチMSW2と、を備える。 The preamplifier circuit 10C includes a first transistor M1, a second transistor M2, a current control switch MSWI1, a current control switch MSWI2, a first initialization switch MSW1, and a second initialization switch MSW2.
電流制御スイッチMSWI1は、検出回路30から、ゲートに制御信号VIAMPが入力される。例えば、電流制御スイッチMSWI1は、ゲートにプリアンプ回路10を動作させるための制御信号が入力されるとオン動作する。例えば、電流制御スイッチMSWI1は、ゲートにプリアンプ回路10を停止させるための制御信号が入力されるとオフ動作する。
In the current control switch MSWI1, the control signal VIAMP is input to the gate from the
電流制御スイッチMSWI1は、ゲートが、検出回路30と接続される。電流制御スイッチMSWI1は、ソースが、ノード101と接続される。電流制御スイッチMSWI1は、ドレインが、第1初期化スイッチMSW1のドレインと接続される。
The gate of the current control switch MSWI1 is connected to the
電流制御スイッチMSWI2は、検出回路30から、ゲートに制御信号VIAMPが入力される。例えば、電流制御スイッチMSWI2は、ゲートにプリアンプ回路10を動作させるための制御信号が入力されるとオン動作する。例えば、電流制御スイッチMSWI2は、ゲートにプリアンプ回路10を停止させるための制御信号が入力されるとオフ動作する。
In the current control switch MSWI2, the control signal VIAMP is input to the gate from the
電流制御スイッチMSWI2は、ゲートが、検出回路30と接続される。電流制御スイッチMSWI2は、ソースが、ノード102と接続される。電流制御スイッチMSWI2は、ドレインが、第2初期化スイッチMSW2のドレインと接続される。
The gate of the current control switch MSWI2 is connected to the
変形例3に係るコンパレータ回路200Cは、ラッチ回路20が動作を開始した後、プリアンプ回路10を停止させる。これにより、ラッチ回路20が動作している間、プリアンプ回路10を停止させることができるため、この間のプリアンプ回路10の消費電流を削減させることができる。したがって、従来のコンパレータ回路と比較して、消費電力を十分に低減させたコンパレータ回路200Cを実現できる。
The comparator circuit 200C according to the third modification stops the
<その他の変形例>
本実施形態では、低閾値MOS、高閾値MOS、バックゲート効果などを適用することにより、第3トランジスタM3および第4トランジスタM4の閾値電圧、あるいは、第1検出トランジスタMOX1および第2検出トランジスタMOX2の閾値電圧を調整する場合を一例に挙げて説明したが、閾値電圧の調整方法は、これらに限定されない。例えば、MOSのサイズを調整することにより、第3トランジスタM3および第4トランジスタM4の閾値電圧、あるいは、第1検出トランジスタMOX1および第2検出トランジスタMOX2の閾値電圧を変化させてもよい。
<Other variants>
In the present embodiment, the threshold voltage of the third transistor M3 and the fourth transistor M4, or the first detection transistor MOX1 and the second detection transistor MOX2 are applied by applying the low threshold MOS, the high threshold MOS, the back gate effect, and the like. Although the case of adjusting the threshold voltage has been described as an example, the method of adjusting the threshold voltage is not limited to these. For example, the threshold voltage of the third transistor M3 and the fourth transistor M4 or the threshold voltage of the first detection transistor MOX1 and the second detection transistor MOX2 may be changed by adjusting the size of the MOS.
上述の実施形態は代表的な例として説明したが、本開示の趣旨および範囲内で、多くの変更および置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを1つに組み合わせたり、あるいは1つの構成ブロックを分割したりすることが可能である。 Although the above embodiments have been described as representative examples, it will be apparent to those skilled in the art that many modifications and substitutions can be made within the spirit and scope of the present disclosure. Therefore, the present invention should not be construed as being limited by the above-described embodiments, and various modifications and modifications can be made without departing from the scope of claims. For example, it is possible to combine a plurality of the constituent blocks described in the configuration diagram of the embodiment into one, or to divide one constituent block into one.
10 プリアンプ回路
10A プリアンプ回路
10A’ プリアンプ回路
10B プリアンプ回路
10C プリアンプ回路
11 入力端子
12 入力端子
20 ラッチ回路
20A’ ラッチ回路
21 出力端子
22 出力端子
30 検出回路
30A 検出回路
30A’ 検出回路
31 NAND回路
32 遅延回路
33 NOR回路
100 コンパレータ回路
100’ コンパレータ回路
100A コンパレータ回路
100A’ コンパレータ回路
100B コンパレータ回路
100C コンパレータ回路
101 ノード
102 ノード
103 ノード
200A コンパレータ回路
200B コンパレータ回路
200C コンパレータ回路
300 検出制御回路
300A 検出制御回路
10
Claims (5)
前記第1プリアンプ出力信号および前記第2プリアンプ出力信号を比較して、第1出力信号および第2出力信号を生成するラッチ回路と、
前記第1プリアンプ出力信号および前記第2プリアンプ出力信号に基づいて、前記プリアンプ回路を動作又は停止させる制御信号を生成する検出回路と、
を備える、コンパレータ回路。 A preamplifier circuit that generates a first preamplifier output signal and a second preamplifier output signal based on the first input signal and the second input signal, and
A latch circuit that compares the first preamplifier output signal and the second preamplifier output signal to generate a first output signal and a second output signal.
A detection circuit that generates a control signal for operating or stopping the preamplifier circuit based on the first preamplifier output signal and the second preamplifier output signal.
A comparator circuit.
前記第1プリアンプ出力信号又は前記第2プリアンプ出力信号を検出した検出信号を遅延させる、又は、前記ラッチ回路が前記第1プリアンプ出力信号又は前記第2プリアンプ出力信号を検出するよりも遅れて前記第1プリアンプ出力信号又は前記第2プリアンプ出力信号を検出する検出制御回路を備え、
前記検出制御回路の出力信号に基づいて、前記プリアンプ回路を停止させる、
請求項1に記載のコンパレータ回路。 The detection circuit is
The first preamplifier output signal or the detection signal for detecting the second preamplifier output signal is delayed, or the latch circuit delays the detection of the first preamplifier output signal or the second preamplifier output signal. A detection control circuit for detecting one preamplifier output signal or the second preamplifier output signal is provided.
The preamplifier circuit is stopped based on the output signal of the detection control circuit.
The comparator circuit according to claim 1.
前記検出制御回路は、
閾値電圧が第1閾値電圧であり、前記第1プリアンプ出力信号が前記第1閾値電圧を超えたか否かを検出する第1検出トランジスタと、
閾値電圧が第2閾値電圧であり、前記第2プリアンプ出力信号が前記第2閾値電圧を超えたか否かを検出する第2検出トランジスタと、
前記第1検出トランジスタのドレインと前記第2検出トランジスタのドレインとが接続されるノードを、第1電圧にプリチャージするスイッチと、
前記第1プリアンプ出力信号および前記第2プリアンプ出力信号に基づいて、前記ノードの電圧を示す検出信号を遅延させ、遅延信号を生成する遅延回路と、
を有し、
前記制御信号生成回路は、
クロック信号と前記遅延信号とに基づいて前記制御信号を生成し、前記プリアンプ回路へ出力する、
請求項2に記載のコンパレータ回路。 The detection circuit further includes a control signal generation circuit.
The detection control circuit is
A first detection transistor that detects whether or not the threshold voltage is the first threshold voltage and the first preamplifier output signal exceeds the first threshold voltage.
A second detection transistor that detects whether or not the threshold voltage is the second threshold voltage and the second preamplifier output signal exceeds the second threshold voltage.
A switch that precharges the node to which the drain of the first detection transistor and the drain of the second detection transistor are connected to the first voltage.
A delay circuit that delays a detection signal indicating the voltage of the node and generates a delay signal based on the first preamplifier output signal and the second preamplifier output signal.
Have,
The control signal generation circuit is
The control signal is generated based on the clock signal and the delay signal, and is output to the preamplifier circuit.
The comparator circuit according to claim 2.
閾値電圧が第1閾値電圧である第1入力トランジスタと、
閾値電圧が第2閾値電圧である第2入力トランジスタと、を備え、
前記検出回路は、制御信号生成回路をさらに備え、
前記検出制御回路は、
閾値電圧が前記第1閾値電圧より大きい第3閾値電圧であり、前記第1プリアンプ出力信号が前記第3閾値電圧を超えたか否かを検出する第1検出トランジスタと、
閾値電圧が前記第2閾値電圧より大きい第4閾値電圧であり、前記第2プリアンプ出力信号が前記第4閾値電圧を超えたか否かを検出する第2検出トランジスタと、
前記第1検出トランジスタのドレインと前記第2検出トランジスタのドレインとが接続されるノードを、第1電圧にプリチャージするスイッチと、
を有し、
前記制御信号生成回路は、
クロック信号と前記ノードの電圧を示す検出信号とに基づいて前記制御信号を生成し、前記プリアンプ回路へ出力する、
請求項2に記載のコンパレータ回路。 The latch circuit is
The first input transistor whose threshold voltage is the first threshold voltage,
A second input transistor whose threshold voltage is the second threshold voltage is provided.
The detection circuit further includes a control signal generation circuit.
The detection control circuit is
A first detection transistor for detecting whether or not the threshold voltage is a third threshold voltage larger than the first threshold voltage and the first preamplifier output signal exceeds the third threshold voltage.
A second detection transistor whose threshold voltage is a fourth threshold voltage larger than the second threshold voltage and detects whether or not the second preamplifier output signal exceeds the fourth threshold voltage.
A switch that precharges the node to which the drain of the first detection transistor and the drain of the second detection transistor are connected to the first voltage.
Have,
The control signal generation circuit is
The control signal is generated based on the clock signal and the detection signal indicating the voltage of the node, and is output to the preamplifier circuit.
The comparator circuit according to claim 2.
前記第1入力信号がゲートに入力される第1トランジスタおよび前記第2入力信号がゲートに入力される第2トランジスタを含む入力差動対と、
前記制御信号がゲートに入力され、ソースが電源端子と接続され、ドレインが前記第1トランジスタのソースおよび前記第2トランジスタのソースと接続される電流制御スイッチと、
反転クロック信号がゲートに入力され、ソースが接地端子と接続され、ドレインが前記第1トランジスタのドレインと接続される第1初期化スイッチと、
前記反転クロック信号がゲートに入力され、ソースが前記接地端子と接続され、ドレインが前記第2トランジスタのドレインと接続される第2初期化スイッチと、
を備え、
前記ラッチ回路は、
前記第2プリアンプ出力信号がゲートに入力される第3トランジスタおよび前記第1プリアンプ出力信号がゲートに入力される第4トランジスタを含む入力差動対と、
ソースが前記電源端子と接続され、ドレインが前記第3トランジスタのドレインと接続される第5トランジスタと、
ソースが前記電源端子と接続され、ドレインが前記第4トランジスタのドレインと接続される第6トランジスタと、
ゲートが前記第5トランジスタのゲートと接続され、ドレインが前記第3トランジスタのソースと接続される第7トランジスタと、
ゲートが前記第6トランジスタのゲートと接続され、ドレインが前記第4トランジスタのソースと接続される第8トランジスタと、
前記クロック信号がゲートに入力され、ソースが前記電源端子と接続され、ドレインが前記第5トランジスタのドレインと接続される第3初期化スイッチと、
前記クロック信号がゲートに入力され、ソースが前記電源端子と接続され、ドレインが前記第6トランジスタのドレインと接続される第4初期化スイッチと、
前記クロック信号がゲートに入力され、ソースが前記接地端子と接続され、ドレインが前記第7トランジスタのソースおよび前記第8トランジスタのソースと接続される第5初期化スイッチと、
を備える、
請求項1から3のいずれか一項に記載のコンパレータ回路。 The preamplifier circuit is
An input differential pair including a first transistor in which the first input signal is input to the gate and a second transistor in which the second input signal is input to the gate.
A current control switch in which the control signal is input to the gate, the source is connected to the power supply terminal, and the drain is connected to the source of the first transistor and the source of the second transistor.
A first initialization switch where an inverting clock signal is input to the gate, the source is connected to the ground terminal, and the drain is connected to the drain of the first transistor.
A second initialization switch in which the inverting clock signal is input to the gate, the source is connected to the ground terminal, and the drain is connected to the drain of the second transistor.
Equipped with
The latch circuit is
An input differential pair including a third transistor in which the second preamplifier output signal is input to the gate and a fourth transistor in which the first preamplifier output signal is input to the gate.
A fifth transistor in which the source is connected to the power supply terminal and the drain is connected to the drain of the third transistor.
A sixth transistor in which the source is connected to the power supply terminal and the drain is connected to the drain of the fourth transistor.
A seventh transistor in which the gate is connected to the gate of the fifth transistor and the drain is connected to the source of the third transistor.
An eighth transistor whose gate is connected to the gate of the sixth transistor and whose drain is connected to the source of the fourth transistor.
A third initialization switch in which the clock signal is input to the gate, the source is connected to the power supply terminal, and the drain is connected to the drain of the fifth transistor.
A fourth initialization switch in which the clock signal is input to the gate, the source is connected to the power supply terminal, and the drain is connected to the drain of the sixth transistor.
A fifth initialization switch in which the clock signal is input to the gate, the source is connected to the ground terminal, and the drain is connected to the source of the seventh transistor and the source of the eighth transistor.
To prepare
The comparator circuit according to any one of claims 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020205182A JP2022092389A (en) | 2020-12-10 | 2020-12-10 | Comparator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020205182A JP2022092389A (en) | 2020-12-10 | 2020-12-10 | Comparator circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022092389A true JP2022092389A (en) | 2022-06-22 |
Family
ID=82068040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020205182A Pending JP2022092389A (en) | 2020-12-10 | 2020-12-10 | Comparator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022092389A (en) |
-
2020
- 2020-12-10 JP JP2020205182A patent/JP2022092389A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3504172B2 (en) | Cross type voltage level shift circuit | |
US20070164789A1 (en) | High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting | |
JP2006279517A (en) | Voltage level converting circuit and semiconductor integrated circuit device | |
JP4205628B2 (en) | High-speed flip-flop circuit | |
JP5198309B2 (en) | Level shifter circuit | |
CN101873125B (en) | Reset circuit | |
KR20170015933A (en) | Bootstrapping circuit and unipolar logic circuits using the same | |
US6392449B1 (en) | High-speed low-power low-offset hybrid comparator | |
KR100559406B1 (en) | Comparator with hysteresis and comparing method using the same | |
US20030132786A1 (en) | Asymmetric comparator for low power applications | |
JP2022092389A (en) | Comparator circuit | |
JP3429213B2 (en) | Integrated circuit | |
US7701253B2 (en) | Booster circuits for reducing latency | |
JP2023067760A (en) | level shift circuit | |
US20210152160A1 (en) | Level shifter with reduced duty cycle variation | |
KR101622827B1 (en) | Logig gate using schmitt trigger circuit | |
TW201526529A (en) | Unity-gain buffer | |
JP2004153577A (en) | Inverter circuit | |
JPWO2006087845A1 (en) | Level shift circuit and semiconductor integrated circuit having the same | |
Parimala et al. | Subthreshold voltage to supply voltage level shifter using modified revised wilson current mirror | |
JP2004228879A (en) | Level shift circuit | |
Vaijayanthi et al. | Analysis of dynamic comparators in ultra-low supply voltages for high speed ADCs | |
US8994415B1 (en) | Multiple VDD clock buffer | |
Cao et al. | Novel low voltage current-mirror sense amplifier based flip-flop with reduced delay time | |
US20060145749A1 (en) | Bias circuit having reduced power-up delay |