JP2022086687A - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

Abstract

【課題】品質のばらつきを抑制することが可能な構造を有する半導体モジュール、及び、品質のばらつきを抑制することが可能な半導体モジュールの製造方法を提供する。【解決手段】半導体モジュール１は、複数の電極パッド１２Ａ，１２Ｂを有する半導体チップ１０と、複数の電極パッド１２Ａ，１２Ｂに対応する複数の接合部２２Ａ，２２Ｂを有するクリップ２０と、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとを接合する導電性接合材３０Ａ，３０Ｂとを備える。半導体モジュール１においては、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとは、対応する一組ごとに導電性接合材１２Ａ，１２Ｂで接合されている。【選択図】図１

Description

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。

従来、電気的な接続を得るための部材としてクリップを用いる半導体モジュールが広く知られている（例えば、特許文献１参照）。なお、本明細書における「クリップ」とは、導電性の材料からなる板状の接続部材のことをいう。

図１４は、従来の半導体モジュール９０１を説明するために示す図である。図１４（ａ）は半導体モジュール９０１の平面図であり、図１４（ｂ）は図１４（ａ）のＡ－Ａ断面図である。従来の半導体モジュール９０１は、図１４に示すように、半導体チップ９１０と、クリップ９２０と、半導体チップ９１０とクリップ９２０とを接合する導電性接合材９３０とを備える。半導体モジュール９０１は、上記した構成要素の他に、半導体チップ９１０を載置するダイパッド９４２を有するダイパッドフレーム９４０と、ダイパッド９４２と半導体チップ９１０とを接合するダイパッド側接合材９５０と、クリップ９２０とは異なる別のクリップ９６０とを備える。なお、別のクリップ９６０は、クリップ９２０よりも小さい。また、図示は省略するが、半導体モジュール９０１は上記したもの以外の構成要素（例えば、封止樹脂）を備えていてもよい。

特開２０１９－８７７４１号公報

従来の半導体モジュール９０１を製造するためには、電気的な接続を必要とする部材（半導体チップ９１０、クリップ９２０等）を適切に接合する必要がある。例えば、導電性接合材９３０として高温で溶融する材料（例えば、はんだ）からなるものを用いることで、リフロー（熱処理）により半導体チップ９１０の電極パッド９１２，９１４とクリップ９２０の接続部９２２及びクリップ９６０の接続部９６２を接合することができる。

しかし、半導体モジュール９０１においては、多くの構成要素を重ねた状態でリフローを実施する必要があるため、すべての構成要素について外部から位置固定しながらリフローを実施することは困難である。このため、半導体モジュール９０１のような半導体モジュールを製造する際には、半導体チップ及びクリップのうち少なくとも一方は固定せずにリフローを実施することが多い。このため、従来の半導体モジュール９０１には、半導体チップ９１０やクリップ９２０の位置ずれや傾きが生じやすく、品質のばらつきを抑制することが難しいという問題がある。

そこで、本発明は上記した問題を解決するためになされたものであり、品質のばらつきを抑制することが可能な構造を有する半導体モジュールを提供することを目的とする。また、本発明は、品質のばらつきを抑制することが可能な半導体モジュールの製造方法を提供することも目的とする。

本発明の半導体モジュールは、接続先が同じ複数の電極パッドを有する半導体チップと、前記複数の電極パッドに対応する複数の接合部を有するクリップと、前記電極パッドと前記接合部とを接合する導電性接合材とを備え、前記電極パッドと前記接合部とは、対応する一組ごとに前記導電性接合材で接合されていることを特徴とする。

本発明の半導体モジュールの製造方法は、接続先が同じ複数の電極パッドを有する半導体チップ及び前記複数の電極パッドに対応する複数の接合部を有するクリップを準備し、前記電極パッドと前記接合部との間に導電性接合材を介在させた状態で前記半導体チップと前記クリップとを重ねて配置する接合準備工程と、リフローにより前記電極パッドと前記接合部とを対応する一組ごとに前記導電性接合材で接合する接合工程とを含むことを特徴とする。

本発明の半導体モジュールは、複数の接続先が同じ電極パッドを有する半導体チップと、複数の電極パッドに対応する複数の接合部を有するクリップとを備え、電極パッドと接合部とは対応する一組ごとに導電性接合材で接合されている。このため、製造工程におけるリフロー時に導電性接合材の溶融により発生した表面張力が、導電性接合材が存在する場所ごとに発生するようになる。従って、リフロー時に半導体チップやクリップを固定しない場合であっても、複数の場所で発生した表面張力のつり合いにより、半導体チップやクリップの姿勢を安定させること（いわゆるセルフアライメント）が可能となる。以上の理由により半導体チップやクリップの位置ずれや傾きが発生しにくくなることから、本発明の半導体モジュールは、品質のばらつきを抑制することが可能な構造を有する半導体モジュールとなる。

本発明の半導体モジュールの製造方法においては、電極パッドと接合部との間に導電性接合材を介在させた状態で半導体チップとクリップとを重ねて配置する接合準備工程と、リフローにより電極パッドと接合部とを対応する一組ごとに導電性接合材で接合する接合工程とを含むため、半導体チップやクリップの位置ずれや傾きを発生しにくくすることが可能となる。このため、本発明の半導体モジュールの製造方法は、リフロー時における半導体チップやクリップの位置ずれや傾きを発生しにくくすることで品質のばらつきを抑制することが可能な半導体モジュールの製造方法となる。

実施形態１に係る半導体モジュール１を説明するために示す図。 実施形態１に係る半導体モジュールの製造方法のフローチャート。 実施形態１に係る半導体モジュールの製造方法を説明するために示す図。 実施形態２に係る半導体モジュール２を説明するために示す図。 実施形態２に係る半導体モジュールの製造方法のフローチャート。 実施形態２に係る半導体モジュールの製造方法を説明するために示す図。 実施形態３に係る半導体モジュール３の断面図。 実施形態３に係る半導体モジュールの製造方法のフローチャート。 実施形態３に係る半導体モジュールの製造方法を説明するために示す図。 実施形態４に係る半導体モジュール４を説明するために示す図。 実施形態５に係る半導体モジュール５の平面図。 変形例１に係る半導体モジュール６の平面図。 変形例２に係る半導体モジュール７の平面図。 従来の半導体モジュール９０１を説明するために示す図。

以下、本発明の半導体モジュール及び半導体モジュールの製造方法について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。以下に説明する各実施形態は、請求の範囲に係る発明を限定するものではない。また、各実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。各実施形態においては、基本的な構成、特徴、機能等が同じもの（形状等が完全に同一ではないものを含む）については、実施形態をまたいで同じ符号を使用するとともに再度の説明を省略することがある。

［実施形態１］
１．実施形態１に係る半導体モジュール１の構成
図１は、実施形態１に係る半導体モジュール１を説明するために示す図である。図１（ａ）は半導体モジュール１の平面図であり、図１（ｂ）は図１（ａ）のＡ１－Ａ１断面図である。

実施形態１に係る半導体モジュール１は、図１に示すように、半導体チップ１０、クリップ２０、導電性接合材３０Ａ，３０Ｂ、ダイパッドフレーム４０、ダイパッド側接合材５０及び別のクリップ６０を備える。図示は省略するが、半導体モジュール１は上記したもの以外の構成要素を備えていてもよい。例えば、半導体モジュール１は、外部に露出させる必要がある部分（端子等）以外の部分を封止する封止樹脂を備えることが好ましい。なお、本明細書における「半導体モジュール」は、半導体チップの機能により動作する装置とみることもできるため、当該観点から「半導体装置」ということもできる。以下、半導体モジュール１における個々の構成要素について説明する。

半導体チップ１０は、クリップ２０に対応する電極パッド１２Ａ，１２Ｂを有する。また、半導体チップ１０は、別のクリップ６０に対応する電極パッド１４及びダイパッドフレーム４０に対応する電極パッド（図示せず。）も有する。本明細書における「パッド」とは、接合材により他の構成要素と接合されるために設けられた構造又は部分のことをいい、「電極パッド」とは、導電性接合材により他の構成要素と電気的に接合されるために設けられた構造又は部分のことをいう。電極パッドの構造については広く知られている事項であるため詳しい説明は省略するが、半導体チップ１０における電極パッド１２Ａ，１２Ｂ，１４は、パッシベーション膜１６が形成されていない部分である。

クリップ２０、別のクリップ６０及びダイパッドフレーム４０は、それぞれ異なる接続先と電気的に接続されるべき部材である。実施形態１における半導体チップ１０は３端子の半導体チップであり、具体的には３端子のＭＯＳＦＥＴである。電極パッド１２Ａ，１２Ｂはソースパッドであり、電極パッド１４はゲートパッドであり、ダイパッドフレーム４０に対応する電極パッドはドレインパッドである。なお、半導体チップ１０としては、３端子のＭＯＳＦＥＴ以外のもの、例えば、ＩＧＢＴ、サイリスタ、その他適宜の素子を用いることもできる。

本明細書においては、「接続先が同じ複数の電極パッドを有する」は、「同電位の電極パッドを複数有する」と表現することもできる。例えば、半導体チップがそれぞれ接続先の異なる電極パッドを一つずつ有している場合（従来の半導体モジュール９０１のような場合）には、本発明の要件を満たさない。

クリップ２０は、複数の電極パッド１２Ａ，１２Ｂに対応する複数の接合部２２Ａ，２２Ｂを有する。

接合部２２Ａ，２２Ｂは、電極パッド１２Ａ，１２Ｂに向かって突出する部分を有する。クリップ２０では、接合部２２Ａ，２２Ｂにおいても他の部分と板厚が変わらないが、接合部２２Ａ，２２Ｂの板厚は他の部分と異なっていても（例えば、厚くなっていても）よい。なお、接合部２２Ａ，２２Ｂの重要部分である突出する部分が図１（ａ）の視点からは裏側に存在するため、図１（ａ）においては、接合部２２Ａ，２２Ｂの符号の引き出し線を破線としている。別のクリップ６０における接合部６２や、後述する他の平面図の接合部についても、引き出し線の表示を接合部２２Ａ，２２Ｂと同様としている。

クリップ２０は、平面的に見たときに、電流が流れる方向に対する幅が非連続的に変化する形状からなる。本明細書における「電流が流れる方向」は、クリップ全体を見た場合のものであって、半導体モジュールの電極パッドに対応する接合部から接続端子の先端に向かうおおよその方向のことをいう。クリップ２０においては、幅が広い部分を主接続部２４とし、幅が狭く先端Ｔが接続端子となっている部分を連結部２６とする。連結部２６の先端Ｔである接続端子は、半導体モジュール１とは異なる機器等と接続するためのものであってもよいし、半導体モジュール１内の他の構成要素と接続するためのものであってもよい。以後の説明においては、半導体モジュール１を平面視した場合において、半導体チップ１０と主接続部２４とが重なっている領域を第１領域Ｒ１とし、半導体チップ１０と連結部２６とが重なっている領域を第２領域Ｒ２とする。なお、図１の符号Ｌで示す破線は、第１領域Ｒ１と第２領域Ｒ２との境界を示すものである。

本明細書における「平面視」はあくまで構成要素の位置関係を説明するための表現である。本発明の半導体モジュールにおいては、平面視を用いて説明する構成要素についても、実際の製品において外部から目視できることを要しない。

導電性接合材３０Ａ，３０Ｂは、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとを接合する。導電性接合材３０Ａ，３０Ｂによる接合の詳細については後述する。導電性接合材３０Ａ，３０Ｂは、リフローによる処理が可能なはんだ（無鉛はんだ等を含む、広義のはんだ）であることが好ましい。

電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとは、対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合されている。半導体モジュール１においては、導電性接合材により接合されている電極パッド及び接合部は、第１領域Ｒ１及び第２領域Ｒ２の両方に存在する。つまり、第１領域Ｒ１においては、電極パッド１２Ａと接合部２２Ａとが導電性接合材３０Ａにより接合されており、第２領域Ｒ２においては、電極パッド１２Ｂと接合部２２Ｂとが導電性接合材３０Ｂにより接合されている。接合部２２Ａと接合部２２Ｂとの間には、導電性接合材が存在しない場所がある。

ダイパッドフレーム４０、ダイパッド側接合材５０及び別のクリップ６０としては広く知られているものを用いることができるため、それぞれ簡単な説明をするにとどめる。

ダイパッドフレーム４０は、半導体チップ１０を載置するためのダイパッド４２を有し、かつ、少なくとも一部が導電性の材料（例えば、銅）からなる板状の部材である。ダイパッドフレーム４０は、半導体チップ１０を載置する基台としての役割を有する。

ダイパッド側接合材５０は、ダイパッド４２と半導体チップ１０のダイパッドフレーム４０に対応する電極パッドとを接合する。半導体モジュール１においては、ダイパッドフレーム４０に対応する電極パッド（ドレインパッド）とダイパッド４２とを電気的に接続する必要があるため、ダイパッド側接合材５０は導電性接合材である必要がある。なお、ダイパッドフレーム（基台）と半導体チップとの間に電気的な接続が必要ない場合には、ダイパッド側接合材として導電性を有しないものを用いることもできる。

別のクリップ６０は、電極パッド１４と導電性接合材（図示せず。）により接合されている接合部６２を有する。接合部６２の構造は、クリップ２０の接合部２２Ａ，２２Ｂと同様のものとすることができる。

２．実施形態１に係る半導体モジュールの製造方法
次に、実施形態１に係る半導体モジュールの製造方法について説明する。
図２は、実施形態１に係る半導体モジュールの製造方法のフローチャートである。
図３は、実施形態１に係る半導体モジュールの製造方法を説明するために示す図である。図３（ａ）～（ｄ）は各工程図である。図３は、図１（ｂ）に対応する断面図である。

実施形態１に係る半導体モジュールの製造方法は、図２に示すように、接合準備工程Ｓ１０及び接合工程Ｓ２０を含む。以下、各工程について説明する。

接合準備工程Ｓ１０は、複数の電極パッド１２Ａ，１２Ｂを有する半導体チップ１０及び複数の電極パッド１２Ａ，１２Ｂに対応する複数の接合部２２Ａ，２２Ｂを有するクリップを準備し、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとの間に導電性接合材３０Ａ，３０Ｂを介在させた状態で半導体チップ１０とクリップ２０とを重ねて配置する工程である（図３参照。）。実施形態１においては、接合準備工程Ｓ１０は、ダイパッドフレーム準備工程Ｓ１２、半導体チップ配置工程Ｓ１４及びクリップ配置工程Ｓ１６を含む。

ダイパッドフレーム準備工程Ｓ１２は、半導体チップ１０を載置するためのダイパッド４２を有するダイパッドフレーム４０を準備する工程である（図３（ａ）参照。）。

半導体チップ配置工程Ｓ１４は、ダイパッド４２と半導体チップ１０との間にダイパッド側接合材５１を介在させた状態でダイパッド４２と半導体チップ１０とを重ねて配置する工程である（図３（ｂ）参照。）。実施形態１に係る半導体モジュールの製造方法においては、半導体チップ１０の配置前にダイパッド側接合材５１を配置（塗布）してもよいし、ダイパッドフレーム準備工程Ｓ１２においてダイパッド４２上にダイパッド側接合材５１があらかじめ配置されているダイパッドフレーム４０を準備してもよい。なお、ダイパッド側接合材５１は、リフロー前の（固化していない）ダイパッド側接合材（例えば、クリームはんだ）である。

クリップ配置工程Ｓ１６は、導電性接合材３１Ａ，３１Ｂを介在させた状態で半導体チップ１０とクリップ２０とを重ねて配置する工程である（図３（ｃ）参照。）。導電性接合材３１Ａ，３１Ｂは、リフロー前の導電性接合材３０Ａ，３０Ｂである。

接合工程Ｓ２０は、リフローにより電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとを対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合する工程である。接合工程Ｓ２０においては、ダイパッドフレーム４０及びクリップ２０を位置固定した状態でリフローを実施する（図３（ｄ）参照。）。図３（ｄ）において符号Ｐで示すものは、リフロー中の位置固定を行うための治具（例えば、位置決めピン）である。リフロー後においては、当該治具による位置固定を解除する。

以上の工程により、実施形態１に係る半導体モジュール１を製造することができる。

３．実施形態１に係る半導体モジュール１及び半導体モジュールの製造方法の効果
以下、実施形態１に係る半導体モジュール１及び半導体モジュールの製造方法の効果について説明する。

実施形態１に係る半導体モジュール１においては、複数の電極パッド１２Ａ，１２Ｂを有する半導体チップ１０と、複数の電極パッド１２Ａ，１２Ｂに対応する複数の接合部２２Ａ，２２Ｂを有するクリップ２０とを備え、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとは対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合されている。このため、製造工程におけるリフロー時に導電性接合材３１Ａ，３１Ｂの溶融により発生した表面張力が、導電性接合材３１Ａ，３１Ｂが存在する場所ごとに発生するようになる。従って、リフロー時に半導体チップ１０やクリップ２０を固定しない場合であっても、複数の場所で発生した表面張力のつり合いにより、半導体チップ１０やクリップ２０の姿勢を安定させること（いわゆるセルフアライメント）が可能となる。以上の理由により半導体チップ１０やクリップ２０の位置ずれや傾きが発生しにくくなることから、実施形態１に係る半導体モジュール１は、品質のばらつきを抑制することが可能な構造を有する半導体モジュールとなる。

また、実施形態１に係る半導体モジュール１によれば、電極パッド１２Ａ，１２Ｂ及び接合部２２Ａ，２２Ｂの配置を分散させる（離隔させる）ことで、熱源の分散や放熱に有利な構造を形成しやすくすることが可能となり、その結果、熱応力の低減や構成要素（特に、樹脂封止がなされているときには封止樹脂）におけるクラック発生の抑制が可能となる。

また、実施形態１に係る半導体モジュール１によれば、導電性接合材により接合されている電極パッド及び接合部は、第１領域Ｒ１（主接続部２４側）及び第２領域Ｒ２（連結部２６側）の両方に存在する（第１領域Ｒ１においては、電極パッド１２Ａと接合部２２Ａとが導電性接合材３０Ａにより接合されており、第２領域Ｒ２においては、電極パッド１２Ｂと接合部２２Ｂとが導電性接合材３０Ｂにより接合されている）ため、従来の半導体モジュール９０１の構成よりも電極パッド及び接続部の総面積を増やすことで、オン抵抗の低減、放熱能力の向上、接続面積の増加を図ることが可能となる。

また、実施形態１に係る半導体モジュール１によれば、半導体チップ１０はＭＯＳＦＥＴであり、電極パッド１２Ａ，１２Ｂはソースパッドであるため、比較的大きな電流のやり取りがなされる側で構造の改善を図ることで、オン抵抗の一層の低減や放熱能力の一層の向上を図ることが可能となる。

実施形態１に係る半導体モジュールの製造方法によれば、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとの間に導電性接合材３１Ａ，３１Ｂを介在させた状態で半導体チップ１０とクリップ２０とを重ねて配置する接合準備工程Ｓ１０と、リフローにより電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとを対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合する接合工程Ｓ２０とを含むため、半導体チップ１０やクリップ２０の位置ずれや傾きを発生しにくくすることが可能となる。このため、実施形態１に係る半導体モジュールの製造方法は、品質のばらつきを抑制することが可能な半導体モジュールの製造方法となる。

また、実施形態１に係る半導体モジュールの製造方法によれば、導電性接合材３１Ａ，３１Ｂを介在させた状態で半導体チップ１０とクリップ２０とを重ねて配置してからリフローを実施するため、半導体チップ１０を位置固定せずにリフローを実施しても、製造する半導体モジュール１の品質のばらつきを抑制することが可能となる。

［実施形態２］
図４は、実施形態２に係る半導体モジュール２を説明するために示す図である。図４（ａ）は半導体モジュール２の平面図であり、図４（ｂ）は半導体モジュール２の断面図である。図４（ｂ）は、図１（ｂ）に対応する断面図である。

実施形態２に係る半導体モジュール２は、基本的には実施形態１に係る半導体モジュール１と同様の構成を有するが、リードフレームをさらに備える点で実施形態１に係る半導体モジュール１と異なる。また、半導体モジュール２においては、リードフレームを備える関係で、クリップの連結部も実施形態１に係る半導体モジュール１とは異なる形状となっている。

半導体モジュール２は、図４に示すように、リードフレーム７０を備える。リードフレーム７０は実施形態１におけるクリップ２０の連結部２６の先端に相当する部材であり、例えば、外部接続用の端子又は回路の一部である。リードフレーム７０はクリップ２１を載置するためのリード側パッド７２を有する。リードフレーム７０は、クリップ２１と同様の材料から構成することができる。

クリップ２１は、基本的には実施形態１におけるクリップ２０と同様の構成を有するが、連結部２７は先端側にリード接合部２８を有する。リード接合部２８はリード側パッド７２と接合すべき部分であり、導電性の接合材であるリード側接合材７４によりリード側パッド７２と接合されている。

次に、実施形態２に係る半導体モジュール２の製造方法について説明する。
図５は、実施形態２に係る半導体モジュールの製造方法のフローチャートである。
図６は、実施形態２に係る半導体モジュールの製造方法を説明するために示す図である。図６（ａ）～（ｅ）は、各工程図である。図６は、図１（ｂ）に対応する断面図である。

実施形態２に係る半導体モジュールの製造方法は、基本的に実施形態１に係る半導体モジュールの製造方法と同様の方法であるが、リードフレーム７０が存在することに起因して、一部の工程が実施形態１に係る半導体モジュールの製造方法とは異なるものとなっている。

実施形態２に係る半導体モジュールの製造方法は、図５に示すように、接合準備工程Ｓ３０及び接合工程Ｓ４０を含む。また、接合準備工程Ｓ３０は、ダイパッドフレーム準備工程Ｓ３２、リードフレーム準備工程Ｓ３４、半導体チップ配置工程Ｓ３６及びクリップ配置工程Ｓ３８を含む。以下、各工程について説明する。

ダイパッドフレーム準備工程Ｓ３２は、実施形態１におけるダイパッドフレーム準備工程Ｓ１２と同様の工程である（図６（ａ）参照。）。

リードフレーム準備工程Ｓ３４は、クリップを載置するためのリード側パッド７２を有するリードフレーム７０を準備する工程である（図６（ｂ）参照。）。なお、リードフレーム準備工程Ｓ３４は、ダイパッドフレーム準備工程Ｓ３２より先又は同時に実施してもよく、半導体チップ配置工程Ｓ３６と同時又はより後に実施してもよい。

半導体チップ配置工程Ｓ３６は、実施形態１における半導体チップ配置工程Ｓ１４と同様の工程である（図６（ｃ）参照。）。

クリップ配置工程Ｓ３８は、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとの間に導電性接合材３１Ａ，３１Ｂを介在させ、かつ、リード側パッド７２とクリップ２１におけるリード側パッド７２と接合すべき部分（リード接合部２８）との間にリード側接合材７５を介在させた状態で半導体チップ１０及びリードフレーム７０とクリップ２１とを重ねて配置する工程である（図６（ｄ）参照。）。実施形態２に係る半導体モジュールの製造方法においては、クリップ２１の配置前にリード側接合材７５を配置（塗布）してもよいし、リードフレーム準備工程Ｓ３４においてリード側パッド７２上にリード側接合材７５があらかじめ配置されているリードフレームを準備してもよい。なお、リード側接合材７５は、リフロー前のリード側接合材７４である。

接合工程Ｓ４０においては、ダイパッドフレーム４０及びリードフレーム７０を位置固定した状態でリフローを実施する（図６（ｅ）参照。）。つまり、接合工程Ｓ４０においては、半導体チップ１０及びクリップ２１を位置固定せずにリフローを実施する。

実施形態２に係る半導体モジュール２は、リードフレームをさらに備える点等で実施形態１に係る半導体モジュール１とは異なるが、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとが対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合されているため、実施形態１に係る半導体モジュール１と同様に、品質のばらつきを抑制することが可能な構造を有する半導体モジュールとなる。また、実施形態２に係る半導体モジュール２は、実施形態１に係る半導体モジュール１が有する効果のうち該当する効果も有する。

実施形態２に係る半導体モジュールの製造方法は、一部の工程が実施形態１に係る半導体モジュールの製造方法とは異なるが、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとの間に導電性接合材３１Ａ，３１Ｂを介在させた状態で半導体チップ１０とクリップ２１とを重ねて配置する接合準備工程Ｓ３０と、リフローにより電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとを対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合する接合工程Ｓ４０とを含むため、実施形態１に係る半導体モジュールの製造方法と同様に、品質のばらつきを抑制することが可能な半導体モジュールの製造方法となる。

また、実施形態２に係る半導体モジュールの製造方法によれば、導電性接合材３１Ａ，３１Ｂを介在させた状態で半導体チップ１０とクリップ２１とを重ねて配置してからリフローを実施するため、半導体チップ１０及びクリップ２１を位置固定せずにリフローを実施しても、製造する半導体モジュール２の品質のばらつきを抑制することが可能となる。

［実施形態３］
図７は、実施形態３に係る半導体モジュール３の断面図である。図７は、図１（ｂ）に対応する断面図である。

実施形態３に係る半導体モジュール３は、基本的には実施形態２に係る半導体モジュール２と同様の構成を有するが、ダイパッド側接合材が実施形態２に係る半導体モジュール２とは異なる。すなわち、半導体モジュール３におけるダイパッド側接合材５２は、他の接合材（導電性接合材３０Ａ，３０Ｂ及びリード側接合材７４）よりも高融点のものである。

次に、実施形態３に係る半導体モジュール３の製造方法について説明する。
図８は、実施形態３に係る半導体モジュールの製造方法のフローチャートである。
図９は、実施形態３に係る半導体モジュールの製造方法を説明するために示す図である。図９（ａ）～（ｅ）は各工程図である。図９は、図１（ｂ）に対応する断面図である。

実施形態３に係る半導体モジュールの製造方法は、基本的に実施形態２に係る半導体モジュールの製造方法と同様の方法であるが、製造する半導体モジュール３がダイパッド側接合材５２を備えることに起因して、一部の工程が実施形態２に係る半導体モジュールの製造方法とは異なるものとなっている。

実施形態３に係る半導体モジュールの製造方法は、図８に示すように、接合準備工程Ｓ５０及び接合工程Ｓ６０を含む。また、接合準備工程Ｓ５０は、ダイパッドフレーム準備工程Ｓ５２、半導体チップ接合工程Ｓ５４、リードフレーム準備工程Ｓ５６及びクリップ配置工程Ｓ５８を含む。以下、各工程について説明する。

ダイパッドフレーム準備工程Ｓ５２は、実施形態２におけるダイパッドフレーム準備工程Ｓ３２と同様の工程である（図９（ａ）参照。）。

半導体チップ接合工程Ｓ５４は、ダイパッドフレーム４０と半導体チップ１０とを接合する工程である（図９（ｂ）参照。）。実施形態３においては、他の接合材（導電性接合材３１Ａ，３１Ｂ及びリード側接合材７５）よりも高融点のダイパッド側接合材５２を用い、接合工程Ｓ６０におけるリフローよりも高温でのリフローを実施することにより、ダイパッドフレーム４０と半導体チップ１０とを接合する。

リードフレーム準備工程Ｓ５６は、実施形態２におけるリードフレーム準備工程Ｓ３４と同様の工程である（図９（ｃ）参照。）。なお、リードフレーム準備工程Ｓ５６は、これ以前に説明した工程と同時又はより先に実施してもよい。

クリップ配置工程Ｓ５８は、実施形態２におけるクリップ配置工程Ｓ３８と同様の工程である（図９（ｄ）参照。）。

接合工程Ｓ６０においては、ダイパッドフレーム４０及びリードフレーム７０を位置固定した状態でリフローを実施する（図９（ｅ）参照。）。つまり、接合工程Ｓ６０においては、クリップ２１を位置固定せずにリフローを実施する。

実施形態３に係る半導体モジュール３は、ダイパッド側接合材が実施形態２に係る半導体モジュール２とは異なるが、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとが対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合されているため、実施形態２に係る半導体モジュール２と同様に、品質のばらつきを抑制することが可能な構造を有する半導体モジュールとなる。また、実施形態３に係る半導体モジュール３は、実施形態２に係る半導体モジュール２が有する効果のうち該当する効果も有する。

実施形態３に係る半導体モジュールの製造方法は、一部の工程が実施形態２に係る半導体モジュールの製造方法とは異なるが、電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとの間に導電性接合材３１Ａ，３１Ｂを介在させた状態で半導体チップ１０とクリップ２１とを重ねて配置する接合準備工程Ｓ５０と、リフローにより電極パッド１２Ａ，１２Ｂと接合部２２Ａ，２２Ｂとを対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合する接合工程Ｓ６０とを含むため、実施形態２に係る半導体モジュールの製造方法と同様に、品質のばらつきを抑制することが可能な半導体モジュールの製造方法となる。

また、実施形態３に係る半導体モジュールの製造方法よれば、導電性接合材３１Ａ，３１Ｂを介在させた状態で半導体チップ１０とクリップ２１とを重ねて配置してからリフローを実施するため、クリップ２１を位置固定せずにリフローを実施しても、製造する半導体モジュール３の品質のばらつきを抑制することが可能となる。

［実施形態４］
図１０は、実施形態４に係る半導体モジュール４を説明するために示す図である。図１０（ａ）は半導体モジュール４の平面図であり、図１０（ｂ）は半導体モジュール４の断面図である。図１０（ｂ）は図１（ｂ）に対応する断面図である。

実施形態４に係る半導体モジュール４は、基本的には実施形態１に係る半導体モジュール１と同様の構成を有するが、電極パッド及び接続部の数が実施形態１に係る半導体モジュール１とは異なる。すなわち、半導体モジュール４では、図１０に示すように、第１領域Ｒ１においては、導電性接合材３０Ａにより接合されている電極パッド８２Ａ及び接合部９２Ａが複数組存在する。

半導体モジュール４は、４つの電極パッド８２Ａを有する半導体チップ８０及び主接続部９４に４つの接合部９２Ａを有するクリップ９０を備える。個々の電極パッド８２Ａ及び接合部９２Ａは、平面視したときの面積が小さい点以外については、実施形態１における電極パッド１２Ａ及び接合部２２Ａと同様の構成を有する。

実施形態４に係る半導体モジュール４は、電極パッド及び接続部の数が実施形態１に係る半導体モジュール１とは異なるが、電極パッド８２Ａ，１２Ｂと接合部９２Ａ，２２Ｂとが対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合されているため、実施形態１に係る半導体モジュール１と同様に、品質のばらつきを抑制することが可能な構造を有する半導体モジュールとなる。

また、実施形態４に係る半導体モジュール４によれば、第１領域Ｒ１においては、導電性接合材３０Ａにより接合されている電極パッド８２Ａ及び接合部９２Ａが複数組存在するため、リフロー時に表面張力が発生する点の多点化や使用時における熱源の分散化を一層促進することが可能となる。

なお、実施形態４に係る半導体モジュール４は、実施形態１に係る半導体モジュール１が有する効果のうち該当する効果も有する。

［実施形態５］
図１１は、実施形態５に係る半導体モジュール５の平面図である。

実施形態５に係る半導体モジュール５は、基本的には実施形態４に係る半導体モジュール４と同様の構成を有するが、クリップに貫通孔が形成されている点で実施形態４に係る半導体モジュール４とは異なる。すなわち、半導体モジュール５では、図１１に示すように、主接続部９４においては、平面視したときに接合部９２Ａと重ならない位置に貫通孔９６が形成されている。

実施形態５に係る半導体モジュール５は、クリップに貫通孔が形成されている点で実施形態４に係る半導体モジュール４とは異なるが、電極パッド８２Ａ，１２Ｂと接合部９２Ａ，２２Ｂとが対応する一組ごとに導電性接合材３０Ａ，３０Ｂで接合されているため、実施形態４に係る半導体モジュール４と同様に、品質のばらつきを抑制することが可能な構造を有する半導体モジュールとなる。

また、実施形態５に係る半導体モジュール５によれば、主接続部９４において、平面視したときに接合部９２Ａと重ならない位置に貫通孔９６が形成されているため、表面積を大きくするとともに表面形状の凹凸を増やすことが可能となり、その結果、放熱性能や樹脂封止をおこなった際の樹脂の食いつきを向上させることが可能となる。

なお、実施形態５に係る半導体モジュール５は、実施形態４に係る半導体モジュール４が有する効果のうち該当する効果も有する。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記各実施形態において記載した形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。後述する各変形例についても同様である。

（２）上記実施形態４，５においては、第１領域Ｒ１における電極パッド８２Ａ及び接合部９２Ａがそれぞれ４個存在する場合を例示して説明したが、本発明はこれに限定されるものではない。図１２は、変形例１に係る半導体モジュール６の平面図である。図１３は、変形例２に係る半導体モジュール７の平面図である。変形例１に係る半導体モジュール６及び変形例２に係る半導体モジュール７においては、第１領域Ｒ１における電極パッド１１２Ａ及び接合部１２２Ａがそれぞれ１５個存在する。

ここで、変形例１に係る半導体モジュール６及び変形例２に係る半導体モジュール７について簡単に説明する。半導体モジュール６，７は、基本的には実施形態４，５で説明した半導体モジュール４，５と同様の構成を有するが、全体的に半導体モジュール４，５よりも大型であり、より多くの電極パッド及び接続部を有する。半導体モジュール６，７は、共通の構成要素として、半導体チップ１１０、導電性接合材（図示せず。）、ダイパッドフレーム１４０、ダイパッド側接合材（図示せず。）及び別のクリップ６０を備える。また、半導体モジュール６のクリップ１２０及び半導体モジュール７のクリップ１２１は、共通の構造として、３つの連結部１２６を有する。これらの連結部１２６は、それぞれ半導体チップ１１０の電極パッド１１２Ｂと接合される接合部１２２Ｂを有する。半導体モジュール６のクリップ１２０においては貫通孔が形成されていない一方で、半導体モジュール７のクリップ１２１においては、主接続部１２４に８個の貫通孔１２８Ａが形成されている。なお、図１３においては、貫通孔１２８Ａの位置をわかりやすくするために、電極パッド１１２Ａ及び接合部１２２Ａについての符号は紙面左上の１つについてのみ表示している。

（３）上記実施形態５及び変形例２においては、平面視したときに四角形に見える貫通孔を用いて説明したが、本発明はこれに限定されるものではない。貫通孔の形状は、適用する半導体モジュールごとに適当な形状とすることができ、平面視したときに円形、楕円形、多角形等、他の形状としてもよい。また、貫通孔を形成する位置や貫通孔の数についても、半導体モジュールごとに適当なものとすることができる。

（４）上記各実施形態及び各変形例においては、半導体チップを載置する基台としてダイパッドフレームを用いた場合を例示して説明をおこなったが、本発明はこれに限定されるものではない。本発明の半導体モジュールにおいては、半導体チップを載置する基台として、プリント基板等適宜の基板を用いてもよい。

１，２，３，４，５，６，７…半導体モジュール、１０，８０，１１０…半導体チップ、１２Ａ，１２Ｂ，１４，８２Ａ，１１２Ａ，１１２Ｂ…電極パッド、１６…パッシベーション膜、２０，２１，９０，１２０，１２１…クリップ、２２Ａ，２２Ｂ，９２Ａ，１２２Ａ，１２２Ｂ…接合部、２４，９４，１２４…主接続部、２６，２７，１２６…連結部、２８…リード接合部、３０Ａ，３０Ｂ…導電性接合材、３１Ａ，３１Ｂ…（リフロー前の）導電性接合材、４０，１４０…ダイパッドフレーム、４２…ダイパッド、５０，５２…ダイパッド側接合材、５１…（リフロー前の）ダイパッド側接合材、６０…別のクリップ、６２…（別のクリップの）接合部、７０…リードフレーム、７２…リード側パッド、７４…リード側接合材、７５…（リフロー前の）リード側接合材、９６，１２８Ａ…貫通孔、Ｒ１…第１領域、Ｒ２…第２領域、Ｌ…第１領域と第２領域との境界

Claims (9)

1. 接続先が同じ複数の電極パッドを有する半導体チップと、
   前記複数の電極パッドに対応する複数の接合部を有するクリップと、
   前記電極パッドと前記接合部とを接合する導電性接合材とを備え、
   前記電極パッドと前記接合部とは、対応する一組ごとに前記導電性接合材で接合されていることを特徴とする半導体モジュール。
2. 前記クリップは、平面的に見たときに、電流が流れる方向に対する幅が非連続的に変化する形状からなり、
   幅が広い部分を主接続部とし、幅が狭く先端が接続端子となっている部分を連結部とし、前記半導体チップと前記主接続部とが重なっている領域を第１領域とし、前記半導体チップと前記連結部とが重なっている領域を第２領域とするとき、
   前記導電性接合材により接合されている前記電極パッド及び前記接合部は、前記第１領域及び前記第２領域の両方に存在することを特徴とする請求項１に記載の半導体モジュール。
3. 前記第１領域においては、前記導電性接合材により接合されている前記電極パッド及び前記接合部が複数組存在することを特徴とする請求項２に記載の半導体モジュール。
4. 前記主接続部においては、平面視したときに前記接合部と重ならない位置に貫通孔が形成されていることを特徴とする請求項２又は３に記載の半導体モジュール。
5. 前記半導体チップは、ＭＯＳＦＥＴであり、
   前記複数の電極パッドを構成する電極パッドは、ソースパッドであることを特徴とする請求項１～４のいずれかに記載の半導体モジュール。
6. 接続先が同じ複数の電極パッドを有する半導体チップ及び前記複数の電極パッドに対応する複数の接合部を有するクリップを準備し、前記電極パッドと前記接合部との間に導電性接合材を介在させた状態で前記半導体チップと前記クリップとを重ねて配置する接合準備工程と、
   リフローにより前記電極パッドと前記接合部とを対応する一組ごとに前記導電性接合材で接合する接合工程とを含むことを特徴とする半導体モジュールの製造方法。
7. 前記接合準備工程は、前記半導体チップを載置するためのダイパッドを有するダイパッドフレームを準備するダイパッドフレーム準備工程と、前記ダイパッドと前記半導体チップとの間にダイパッド側接合材を介在させた状態で前記ダイパッドと前記半導体チップとを重ねて配置する半導体チップ配置工程と、前記導電性接合材を介在させた状態で前記半導体チップと前記クリップとを重ねて配置するクリップ配置工程とを含み、
   前記接合工程においては、前記ダイパッドフレーム及び前記クリップを位置固定した状態でリフローを実施することを特徴とする請求項６に記載の半導体モジュールの製造方法。
8. 前記接合準備工程は、前記電極チップを載置するためのダイパッドを有するダイパッドフレームを準備するダイパッドフレーム準備工程と、前記クリップを載置するためのリード側パッドを有するリードフレームを準備するリードフレーム準備工程と、前記ダイパッドと前記半導体チップとの間にダイパッド側接合材を介在させた状態で前記ダイパッドと前記半導体チップとを重ねて配置する半導体チップ配置工程と、前記電極パッドと前記接合部との間に前記導電性接合材を介在させ、かつ、前記リード側パッドと前記クリップにおける前記リード側パッドと接合すべき部分との間にリード側接合材を介在させた状態で前記半導体チップ及び前記リードフレームと前記クリップとを重ねて配置するクリップ配置工程とを含み、
   前記接合工程においては、前記ダイパッドフレーム及び前記リードフレームを位置固定した状態でリフローを実施することを特徴とする請求項６に記載の半導体モジュールの製造方法。
9. 前記接合準備工程は、前記電極チップを載置するためのダイパッドを有するダイパッドフレームを準備するダイパッドフレーム準備工程と、前記ダイパッドフレームと前記半導体チップとを接合する半導体チップ接合工程と、前記クリップを載置するためのリード側パッドを有するリードフレームを準備するリードフレーム準備工程と、前記電極パッドと前記接合部との間に前記導電性接合材を介在させ、かつ、前記リード側パッドと前記クリップにおける前記リード側パッドと接合すべき部分との間にリード側接合材を介在させた状態で前記半導体チップ及び前記リードフレームと前記クリップとを重ねて配置するクリップ配置工程とを含み、
   前記接合工程においては、前記ダイパッドフレーム及び前記リードフレームを位置固定した状態でリフローを実施することを特徴とする請求項６に記載の半導体モジュールの製造方法。

Images