JP2022080071A - Apd sensor and distance measurement system - Google Patents

Apd sensor and distance measurement system Download PDF

Info

Publication number
JP2022080071A
JP2022080071A JP2020191035A JP2020191035A JP2022080071A JP 2022080071 A JP2022080071 A JP 2022080071A JP 2020191035 A JP2020191035 A JP 2020191035A JP 2020191035 A JP2020191035 A JP 2020191035A JP 2022080071 A JP2022080071 A JP 2022080071A
Authority
JP
Japan
Prior art keywords
apd
mos
level shifter
voltage
negative voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020191035A
Other languages
Japanese (ja)
Inventor
康大 篠塚
Yasuhiro Shinozuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020191035A priority Critical patent/JP2022080071A/en
Priority to PCT/JP2021/039960 priority patent/WO2022107570A1/en
Publication of JP2022080071A publication Critical patent/JP2022080071A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders
    • G01C3/02—Details
    • G01C3/06—Use of electric means to obtain final indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G01S17/14—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves wherein a voltage or current pulse is initiated and terminated in accordance with the pulse transmission and echo reception respectively, e.g. using counters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Optical Distance (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

To suppress a leakage current in an APD in a stand-by state.SOLUTION: An APD sensor includes an APD (Avalanche Photo Diode), a negative voltage generation circuit, and a switch. The negative voltage generation circuit generates a negative voltage. The switch is connected between the cathode of the APD and the negative voltage generation circuit, and controls to apply the negative voltage to the cathode of the APD.SELECTED DRAWING: Figure 1

Description

本開示は、APDセンサ及び測距システムに関する。 The present disclosure relates to APD sensors and ranging systems.

SPAD(Single Photon Avalanche Diode)を用いたセンサにおいては、センシングを行わない期間には、一般的にSPADのカソードを設置させることにより、エクセスバイアスを0VとしてSPADが格子に反応させないようにする。しかしながら、この状態においてもSPADのアノードには、-Vbd相当の負電圧が印加されるため、光子が入射すると、リニアモードでSPADが動作し、カソードからアノードへと電流が流れる。この電流により、SPAD自身に電力消費が発生し、SPADを用いたセンサの消費電力を増加させる。 In a sensor using a SPAD (Single Photon Avalanche Diode), the cathode of the SPAD is generally installed during the period when sensing is not performed, so that the excess bias is set to 0V and the SPAD does not react to the lattice. However, even in this state, a negative voltage equivalent to -Vbd is applied to the anode of the SPAD, so when a photon is incident, the SPAD operates in linear mode and a current flows from the cathode to the anode. This current causes power consumption in the SPAD itself, increasing the power consumption of the sensor using the SPAD.

特開2019-115032号公報Japanese Unexamined Patent Publication No. 2019-115032

そこで、本開示では、センシングを行わない期間において消費電力を低減させるAPDセンサを提供する。 Therefore, the present disclosure provides an APD sensor that reduces power consumption during a period in which sensing is not performed.

一実施形態によれば、APDセンサは、APD(Avalanche Photo Diode)と、負電圧を生成する、負電圧生成回路と、前記APDのカソードと、前記負電圧生成回路と、の間に接続され、前記APDのカソードに負電圧を印加する制御をする、スイッチと、を備える。 According to one embodiment, the APD sensor is connected between an APD (Avalanche Photo Diode), a negative voltage generation circuit that generates a negative voltage, a cathode of the APD, and the negative voltage generation circuit. A switch for controlling the application of a negative voltage to the cathode of the APD is provided.

前記スイッチは、n型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であってもよく、ドレインが前記APDのカソードに接続され、ソースが前記負電圧生成回路に接続されてもよい。 The switch may be an n-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), the drain may be connected to the cathode of the APD, and the source may be connected to the negative voltage generation circuit.

前記スイッチは、ゲートに前記APDに受光をさせるアクティブ状態と、前記APDに受光をさせないスタンバイ状態と、を切り替える制御信号に基づく電圧が印加され、前記APDのカソードと前記負電圧生成回路との接続状態を切り替えてもよい。 A voltage based on a control signal is applied to the switch to switch between an active state in which the gate receives light from the APD and a standby state in which the APD does not receive light, and the cathode of the APD and the negative voltage generation circuit are connected to each other. You may switch the state.

前記制御信号の基準電圧のレベルをシフトする、レベルシフタであって、入力される制御信号の基準電圧を、前記負電圧生成回路の生成する負電圧及び前記APDのカソードに印加される基準電源電圧に変換して、前記スイッチのゲートに印加する、レベルシフタ、をさらに備えてもよい。 A level shifter that shifts the level of the reference voltage of the control signal, and the reference voltage of the input control signal is set to the negative voltage generated by the negative voltage generation circuit and the reference power supply voltage applied to the cathode of the APD. A level shifter, which is converted and applied to the gate of the switch, may be further provided.

前記スイッチは、ゲートが接地され、ソースに前記APDに受光をさせるアクティブ状態と、前記APDに受光をさせないスタンバイ状態と、を切り替える制御信号に基づいて前記負電圧生成回路により生成された負電圧を印加することにより、前記APDのカソードと前記負電圧生成回路との接続状態を切り替えてもよい。 The switch generates a negative voltage generated by the negative voltage generation circuit based on a control signal that switches between an active state in which the gate is grounded and causes the source to receive light from the APD and a standby state in which the APD does not receive light. By applying the voltage, the connection state between the cathode of the APD and the negative voltage generation circuit may be switched.

前記制御信号の基準電圧のレベルをシフトする、レベルシフタであって、入力される制御信号の基準電圧を、前記負電圧生成回路の生成する負電圧及び接地電圧に変換して、前記スイッチのソースに印加する、レベルシフタをさらに備えてもよい。 A level shifter that shifts the level of the reference voltage of the control signal, converts the reference voltage of the input control signal into the negative voltage and the ground voltage generated by the negative voltage generation circuit, and uses the switch as the source of the switch. A level shifter to be applied may be further provided.

複数の前記APDと、当該複数のAPDに対応する複数の前記スイッチと、を備える画素単位で、前記アクティブ状態と、前記スタンバイ状態と、を切り替えてもよい。 The active state and the standby state may be switched on a pixel-by-pixel basis including the plurality of APDs and the plurality of switches corresponding to the plurality of APDs.

前記APDのカソードの基準電圧を制御する、基準電圧制御回路、をさらに備えてもよい。 A reference voltage control circuit, which controls the reference voltage of the cathode of the APD, may be further provided.

前記基準電圧制御回路は、前記アクティブ状態において前記APDのカソードに印加する電圧よりも、前記スタンバイ状態において前記APDのカソードに印加する電圧を低く制御してもよい。 The reference voltage control circuit may control the voltage applied to the cathode of the APD in the standby state to be lower than the voltage applied to the cathode of the APD in the active state.

前記基準電圧制御回路は、前記スタンバイ状態において前記APDのカソードに接地電位を印加してもよい。 The reference voltage control circuit may apply a ground potential to the cathode of the APD in the standby state.

前記レベルシフタは、複数の前記APDごとに備えられてもよい。 The level shifter may be provided for each of the plurality of APDs.

前記基準電圧制御回路は、複数の前記APDごとに備えられてもよい。 The reference voltage control circuit may be provided for each of the plurality of APDs.

一実施形態によれば、測距システムは、発光部と、上記のAPDセンサと、前記発光部が発光する信号及び前記APDセンサにおける前記APDごとのアクティブ状態とスタンバイ状態を切り替える制御信号を、所定のタイミングで出力する、タイミング制御部と、前記発光部が発光した光の物体における反射光を前記APDセンサで受光した信号に基づいて、前記物体までの距離を算出する、信号処理部と、を備える。 According to one embodiment, the ranging system determines a light emitting unit, the above-mentioned APD sensor, a signal emitted by the light emitting unit, and a control signal for switching between an active state and a standby state for each APD in the APD sensor. A timing control unit that outputs at the timing of the above, and a signal processing unit that calculates the distance to the object based on the signal received by the APD sensor for the reflected light of the light emitted by the light emitting unit. Be prepared.

上記したAPDセンサ又は測距システムにおいて、APDは、SPADであってもよい。 In the APD sensor or ranging system described above, the APD may be a SPAD.

一実施形態に係るAPDセンサを備える測距システムの概略を示すブロック図。The block diagram which shows the outline of the distance measuring system which includes the APD sensor which concerns on one Embodiment. 一実施形態に係るSPADのカソードへの負電圧印加の一例を示す図。The figure which shows an example of the negative voltage application to the cathode of the SPAD which concerns on one Embodiment. 一実施形態に係るSPADのカソードへの負電圧印加の一例を示す図。The figure which shows an example of the negative voltage application to the cathode of the SPAD which concerns on one Embodiment. 一実施形態に係るSPADのカソードへの負電圧印加の一例を示す図。The figure which shows an example of the negative voltage application to the cathode of the SPAD which concerns on one Embodiment. 一実施形態に係るSPADのカソードへの負電圧印加の一例を示す図。The figure which shows an example of the negative voltage application to the cathode of the SPAD which concerns on one Embodiment. 一実施形態に係るSPADのカソードへの負電圧印加の一例を示す図。The figure which shows an example of the negative voltage application to the cathode of the SPAD which concerns on one Embodiment. 一実施形態に係る負電圧生成回路の一例を示す図。The figure which shows an example of the negative voltage generation circuit which concerns on one Embodiment. 図7の回路のタイミングチャート。Timing chart of the circuit in Figure 7. 一実施形態に係るレベルシフタの一部の一例を示す図。The figure which shows an example of a part of the level shifter which concerns on one Embodiment. 一実施形態に係るレベルシフタの一部の一例を示す図。The figure which shows an example of a part of the level shifter which concerns on one Embodiment. 一実施形態に係るレベルシフタの一例を示す図。The figure which shows an example of the level shifter which concerns on one Embodiment. 図11のレベルシフタの入出力の状態を示す図。The figure which shows the input / output state of the level shifter of FIG. 一実施形態に係るレベルシフタの一例を示す図。The figure which shows an example of the level shifter which concerns on one Embodiment. 図13のレベルシフタの入出力の状態を示す図。The figure which shows the input / output state of the level shifter of FIG. 一実施形態に係るレベルシフタの一例を示す図。The figure which shows an example of the level shifter which concerns on one Embodiment. 図15のレベルシフタの入出力の状態を示す図。The figure which shows the input / output state of the level shifter of FIG. 一実施形態に係るレベルシフタの一例を示す図。The figure which shows an example of the level shifter which concerns on one Embodiment. 一実施形態に係るレベルシフタの一例を示す図。The figure which shows an example of the level shifter which concerns on one Embodiment. 一実施形態に係るアクティブ／スタンバイの状態の一例を示す図。The figure which shows an example of the active / standby state which concerns on one Embodiment. 一実施形態に係る測距システムの少なくとも一部を基盤に実装する一例を示す図。The figure which shows an example which implements at least a part of the distance measurement system which concerns on one Embodiment on the base. 車両制御システムの概略的な構成の一例を示すブロック図である。It is a block diagram which shows an example of the schematic structure of a vehicle control system. 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。It is explanatory drawing which shows an example of the installation position of the vehicle exterior information detection unit and the image pickup unit.

以下、図面を参照して本開示における実施形態の説明をする。図面は、説明のために用いるものであり、実際の装置における各部の構成の形状、サイズ、又は、他の構成とのサイズの比等が図に示されている通りである必要はない。また、図面は、簡略化して書かれているため、図に書かれている以外にも実装上必要な構成は、適切に備えるものとする。 Hereinafter, embodiments in the present disclosure will be described with reference to the drawings. The drawings are for illustration purposes only, and the shape, size, or size ratio of each part configuration to other configurations in an actual device need not be as shown in the figure. In addition, since the drawings are written in a simplified form, it is assumed that configurations necessary for mounting other than those shown in the drawings are appropriately prepared.

本開示における実施形態は、センサとしてSPADを用いる場合に適用可能な例として説明する。一般的に、SPADは、ブレークダウン電圧以上の逆バイアスが印加されている状態においては、ガイガーモードで動作し、それよりも低い逆バイアスが印加されている状態においては、リニアモードで動作する。このリニアモードは、APD(Avalanche Photodiode)と同様の動作であり、本開示における形態は、このリニアモードにおける消費電力の抑制に適している。すなわち、以下の説明において、SPADとして説明している箇所は、APDの消費電力の低減についても同等の技術を用いることが可能である。 The embodiments in the present disclosure will be described as an applicable example when SPAD is used as a sensor. In general, SPAD operates in Geiger mode when a reverse bias equal to or higher than the breakdown voltage is applied, and operates in linear mode when a reverse bias lower than the breakdown voltage is applied. This linear mode operates in the same manner as an APD (Avalanche Photodiode), and the form in the present disclosure is suitable for suppressing power consumption in this linear mode. That is, in the following description, the part described as SPAD can use the same technique for reducing the power consumption of APD.

図1は、一実施形態に係るAPDセンサを備える測距システムの概略を模式的に示すブロック図である。測距システム1は、APDセンサ2と、発光部10と、を備える。測距システム1は、物体Oに対して発光部10から発光した光を、APDセンサ2により受光し、受光タイミングの情報に基づいて、測距システム1から物体Oまでの距離を測定する。 FIG. 1 is a block diagram schematically showing an outline of a ranging system including an APD sensor according to an embodiment. The distance measuring system 1 includes an APD sensor 2 and a light emitting unit 10. The distance measuring system 1 receives the light emitted from the light emitting unit 10 with respect to the object O by the APD sensor 2, and measures the distance from the distance measuring system 1 to the object O based on the information of the light receiving timing.

APDセンサ2は、発光部10から射出され、物体Oにより反射した光を受光し、発光から受光までのタイミングに基づいた情報を出力する。測距システム1は、このタイミングに基づいた情報から、物体Oまでの距離を測定する。APDセンサ2は、タイミング制御部20と、受光部21と、信号処理部22と、負電圧生成回路23と、制御部24と、記憶部25と、を備える。 The APD sensor 2 receives the light emitted from the light emitting unit 10 and reflected by the object O, and outputs information based on the timing from the light emission to the light reception. The distance measuring system 1 measures the distance to the object O from the information based on this timing. The APD sensor 2 includes a timing control unit 20, a light receiving unit 21, a signal processing unit 22, a negative voltage generation circuit 23, a control unit 24, and a storage unit 25.

タイミング制御部20は、外部から測距タイミングを示すトリガ信号を受信し、発光部10の発光タイミング及び受光部21における受光タイミングに関する信号を出力する。例えば、タイミング制御部20は、外部から測距するためのイネーブル信号を受信すると、このイネーブル信号に基づいて、発光部10が発光する制御信号、及び、受光部21において受光した信号を記憶部25に記憶するために必要となるタイミングを制御する信号を出力する。 The timing control unit 20 receives a trigger signal indicating the distance measurement timing from the outside, and outputs a signal relating to the light emission timing of the light emitting unit 10 and the light reception timing in the light receiving unit 21. For example, when the timing control unit 20 receives an enable signal for distance measurement from the outside, the storage unit 25 stores a control signal emitted by the light emitting unit 10 and a signal received by the light receiving unit 21 based on the enable signal. Outputs a signal that controls the timing required for storage in.

なお、図1においては、タイミング制御部20は、APDセンサ2内に備えられるものとしたが、これには限られない。例えば、APDセンサ2の外部にタイミング制御部20が備えられ、このタイミング制御部20から、発光部10に発光タイミングを制御する信号を、APDセンサ2に受光タイミングを制御する信号を、それぞれ出力してもよい。すなわち、タイミング制御部20は、APDセンサ2の外部に備えられる独立したモジュールであってもよい。 In FIG. 1, the timing control unit 20 is provided in the APD sensor 2, but the timing control unit 20 is not limited to this. For example, a timing control unit 20 is provided outside the APD sensor 2, and the timing control unit 20 outputs a signal for controlling the light emission timing to the light emitting unit 10 and a signal for controlling the light reception timing to the APD sensor 2, respectively. You may. That is, the timing control unit 20 may be an independent module provided outside the APD sensor 2.

受光部21は、複数の画素がアレイ状に配置された画素アレイを備える。この受光部21は、物体Oからの反射光を受光する。画素は、それぞれが複数のSPADを備える。複数のSPADがアレイ状に配置されて、1画素が形成されてもよい。1画素に備えられるSPADから出力されたパルス信号をTDC(Time to Digital Converter)回路及びカウンタ回路によって受光状態を取得し、統合する(例えば、ヒストグラムを生成する)ことにより、画素ごとの受光状態を取得することができる。 The light receiving unit 21 includes a pixel array in which a plurality of pixels are arranged in an array. The light receiving unit 21 receives the reflected light from the object O. Each pixel comprises a plurality of SPADs. A plurality of SPADs may be arranged in an array to form one pixel. By acquiring the light receiving state of the pulse signal output from the SPAD provided in one pixel by the TDC (Time to Digital Converter) circuit and the counter circuit and integrating (for example, generating a histogram), the light receiving state of each pixel can be obtained. Can be obtained.

画素アレイを形成するそれぞれの画素において、SRAM(Static Random Access Memory)等の画素メモリが備えられてもよい。受光部21は、例えば、画素メモリにおいてSPADから出力された信号に基づいてヒストグラムを生成し、このヒストグラムに基づいて、画素の受光状態を取得する。タイミング制御部20から出力された受光タイミング信号に基づいて、例えば、SRAM内を0クリアし、このタイミングからの受光状態により、受光部21は、画素ごとの受光状態を取得する。 Each pixel forming the pixel array may be provided with a pixel memory such as SRAM (Static Random Access Memory). The light receiving unit 21 generates, for example, a histogram based on the signal output from the SPAD in the pixel memory, and acquires the light receiving state of the pixel based on this histogram. Based on the light receiving timing signal output from the timing control unit 20, for example, the inside of the SRAM is cleared to 0, and the light receiving unit 21 acquires the light receiving state for each pixel according to the light receiving state from this timing.

信号処理部22は、受光部21が出力するデジタル信号に対して適切な信号処理を実行して週力する。出力する信号は、例えば、MIPI(Mobile Industry Processor Interface: 登録商標)を介してAPDセンサ2の外部に出力される。 The signal processing unit 22 performs appropriate signal processing on the digital signal output by the light receiving unit 21 to perform weekly power. The output signal is output to the outside of the APD sensor 2 via, for example, MIPI (Mobile Industry Processor Interface: registered trademark).

負電圧生成回路23は、受光部21における画素において、SPADの消費電力を低減するための負電圧を生成する。受光部21が受光しないタイミングにおいても、SPADに光子が入射すると、SPADのアノードからカソードへと電流が流れうる。負電圧生成回路23は、この受光しないタイミングにおいてSPADのカソードに印加する負電圧を生成する。適切な大きさの負電圧を生成することが可能な回路であれば、負電圧生成回路23の構成は、特に限定されるものではない。 The negative voltage generation circuit 23 generates a negative voltage in the pixels of the light receiving unit 21 to reduce the power consumption of the SPAD. Even at the timing when the light receiving unit 21 does not receive light, when a photon is incident on the SPAD, a current can flow from the anode of the SPAD to the cathode. The negative voltage generation circuit 23 generates a negative voltage applied to the cathode of the SPAD at the timing when no light is received. The configuration of the negative voltage generation circuit 23 is not particularly limited as long as it is a circuit capable of generating a negative voltage of an appropriate magnitude.

制御部24は、APDセンサ2における各構成の制御をする信号を、各構成に適切に出力する。また、外部から要求を受ける構成であってもよく、この場合、外部からの要求に基づいて、各構成が適切に動作するように制御する。例えば、上述のイネーブル信号は、タイミング制御部20が受信していたが、このイネーブル信号を制御部24が受信し、タイミング制御部20の制御をしてもよい。制御部24は、例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)等の汎用処理回路を備えていてもよい。 The control unit 24 appropriately outputs a signal for controlling each configuration in the APD sensor 2 to each configuration. Further, a configuration that receives a request from the outside may be used, and in this case, each configuration is controlled to operate appropriately based on the request from the outside. For example, the above-mentioned enable signal has been received by the timing control unit 20, but the control unit 24 may receive this enable signal and control the timing control unit 20. The control unit 24 may include, for example, a general-purpose processing circuit such as a CPU (Central Processing Unit) and a GPU (Graphics Processing Unit).

記憶部25は、APDセンサ2の動作に必要となるデータ、又は、APDセンサ2が生成したデータ等を格納する。記憶部25は、例えば、DRAM(Dynamic Random Access Memory)等のストレージ、又は、メモリ等を備えていてもよい。 The storage unit 25 stores data required for the operation of the APD sensor 2, data generated by the APD sensor 2, and the like. The storage unit 25 may include, for example, a storage such as a DRAM (Dynamic Random Access Memory), a memory, or the like.

APDセンサ2の少なくとも一部がソフトウェアによる情報処理がハードウェア資源を用いて具体的に実現される場合には、当該情報処理の動作に必要となるプログラム等を記憶部25に格納し、制御部24がこのプログラムに基づいて実行するものであってもよい。 When at least a part of the APD sensor 2 is specifically realized by software information processing using hardware resources, the program or the like required for the operation of the information processing is stored in the storage unit 25, and the control unit is used. 24 may be the one to execute based on this program.

受光部21のそれぞれのSPADから出力されたパルス信号からデジタル信号への変換、及び、受光の検知については、一般的な手法を用いることができるので、詳細については省略する。本開示においては、SPADにおける消費電力を抑制するための負電圧印加について詳しく説明する。 Since a general method can be used for the conversion of the pulse signal output from each SPAD of the light receiving unit 21 into a digital signal and the detection of the light reception, the details will be omitted. In this disclosure, the application of a negative voltage for suppressing power consumption in SPAD will be described in detail.

上述したSPADにおける消費電力の低減について詳しく説明する。本開示においては、受光タイミングではないタイミングにおいてSPADに光子が入射した場合にSPADのアノードからカソードへと電流が流れないように制御する。この制御をするために、受光タイミングではないタイミングにおいて、SPADのカソードの電圧をアノードに所定の負電圧を印加することによりSPADに電流が流れることを抑制する。この負電圧を印加するのが、上述した負電圧生成回路23である。まず、1つのSPADについてどのように負電圧を印加するかをいくつかの例を挙げて説明する。以下、受光するタイミングにおける状態をアクティブ状態、受光しないタイミングにおける状態をスタンバイ状態と記載する。 The reduction of power consumption in the above-mentioned SPAD will be described in detail. In the present disclosure, when a photon is incident on the SPAD at a timing other than the light receiving timing, the current is controlled so as not to flow from the anode to the cathode of the SPAD. In order to perform this control, a predetermined negative voltage is applied to the anode by applying the voltage of the cathode of the SPAD to the anode at a timing other than the light receiving timing, thereby suppressing the flow of current through the SPAD. The negative voltage generation circuit 23 described above applies this negative voltage. First, how to apply a negative voltage for one SPAD will be described with some examples. Hereinafter, the state at the timing of receiving light is described as an active state, and the state at the timing of not receiving light is described as a standby state.

(第1実施形態)
図2は、一実施形態に係る画素におけるSPAD周辺の回路(以下、受光したことを検出する読出部と記載する)を模式的に示す図である。 (First Embodiment)
FIG. 2 is a diagram schematically showing a circuit around SPAD (hereinafter, referred to as a reading unit for detecting light reception) in a pixel according to an embodiment.

読出部30は、SPAD31と、インバータ32と、電流源33と、スイッチ34と、レベルシフタ35と、を備える。この読出部30は、負電圧生成回路23と接続され、SPAD31において光子を検出して増幅された電流を信号として読み出すべく出力する。 The reading unit 30 includes a SPAD 31, an inverter 32, a current source 33, a switch 34, and a level shifter 35. The reading unit 30 is connected to the negative voltage generation circuit 23, detects photons in the SPAD 31, and outputs the amplified current as a signal.

SPAD31は、前述したように、光子を検出すると、当該光子により発生する電流を増幅して出力する。SPAD31のアノードには、SPAD31のブレークダウン電圧に相当する電圧の逆バイアスとなる負電圧-Vbdが印加される。 As described above, when the SPAD31 detects a photon, it amplifies and outputs the current generated by the photon. A negative voltage-Vbd, which is a reverse bias of the voltage corresponding to the breakdown voltage of SPAD31, is applied to the anode of SPAD31.

インバータ32は、SPAD31のカソードと接続される。このインバータ32は、読出部30からの信号を適切に変換して出力する回路であり、SPAD31のカソードから出力された電流に基づいた信号OUT_PIXを出力する。このインバータ32は、SPAD31から出力される電流による高電位に耐える必要があるので、高耐圧の素子により形成される。 The inverter 32 is connected to the cathode of the SPAD 31. This inverter 32 is a circuit that appropriately converts and outputs the signal from the reading unit 30, and outputs the signal OUT_PIX based on the current output from the cathode of the SPAD 31. Since this inverter 32 needs to withstand a high potential due to the current output from the SPAD 31, it is formed of a high withstand voltage element.

電流源33は、高電位側の基準電圧VDDHと、SPAD31のカソードとの間に接続される。この電流源33は、SPAD31のカソードに流れる電流を制御することにより、SPAD31が雪崩降伏を起こした後に、SPAD31にキャリアをチャージする。この電流源33も、SPAD31のカソードによる高電圧に耐える必要があるので、高耐圧の素子により形成される。 The current source 33 is connected between the reference voltage VDDH on the high potential side and the cathode of the SPAD 31. The current source 33 controls the current flowing through the cathode of the SPAD 31 to charge the SPAD 31 with carriers after the SPAD 31 undergoes avalanche breakdown. Since the current source 33 also needs to withstand the high voltage generated by the cathode of the SPAD 31, it is formed by a device having a high withstand voltage.

スイッチ34は、例えば、n型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であり、ドレインがSPAD31のカソードと、ソースが負電圧生成回路23と、ゲートがレベルシフタ35と接続される。スイッチ34は、レベルシフタ35によりゲートに印加された電圧に基づいて、SPAD31のカソードと、負電圧生成回路23との接続を切り替え、適切にSPAD31のカソード電圧を制御する。以下において、負電圧生成回路23は、負電圧-VCPを生成するものとして説明する。 The switch 34 is, for example, an n-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) in which the drain is connected to the cathode of the SPAD31, the source is connected to the negative voltage generation circuit 23, and the gate is connected to the level shifter 35. The switch 34 switches the connection between the cathode of the SPAD 31 and the negative voltage generation circuit 23 based on the voltage applied to the gate by the level shifter 35, and appropriately controls the cathode voltage of the SPAD 31. In the following, the negative voltage generation circuit 23 will be described as generating a negative voltage-VCP.

レベルシフタ35は、SPAD31が属する画素においてアクティブ状態とするかスタンバイ状態とするかの信号を受信し、この信号に基づいてスイッチ34を切り替えるための信号へと基準電圧を変換して出力する。レベルシフタ35は、例えば、SPAD31において受光を受け付ける場合には、スイッチ34がオンとなるように受光部21の低電位側の基準電圧VSSを出力し、逆に、SPAD31において受光を受け付けない場合には、スイッチ34がオフとなるように負電圧-VCPを出力する。ここで、基準電圧VSSは、0Vであってもよい。 The level shifter 35 receives a signal for setting the active state or the standby state in the pixel to which the SPAD 31 belongs, converts the reference voltage into a signal for switching the switch 34 based on this signal, and outputs the signal. For example, when the level shifter 35 receives a light reception in the SPAD 31, it outputs a reference voltage VSS on the low potential side of the light receiving unit 21 so that the switch 34 is turned on, and conversely, when the SPAD 31 does not receive a light reception. , Outputs negative voltage-VCP so that switch 34 is turned off. Here, the reference voltage VSS may be 0V.

このレベルシフタ35の構成については、後述にて詳しく説明する。一例として、レベルシフタ35は、電圧VSSと電圧VDDLを基準とする信号が入力されると、電圧VSSと電圧-VCPを基準とする信号に変換して出力する。なお、信号の0, 1は、それぞれVSS、-VCP等に厳密と一致する訳ではなく、一般的な0, 1の判定と同様に、所定の閾値により判定されるものであるが、以下においては理解しやすいように、単にVSS、-VCP等として記載する。 The configuration of this level shifter 35 will be described in detail later. As an example, when a signal based on voltage VSS and voltage VDDL is input, the level shifter 35 converts it into a signal based on voltage VSS and voltage-VCP and outputs it. Note that 0 and 1 of the signal do not exactly match VSS, -VCP, etc., respectively, and are judged by a predetermined threshold value in the same way as general judgment of 0 and 1, but in the following Is simply described as VSS, -VCP, etc. for easy understanding.

上記のような構成でSPAD31からの出力を制御することについて説明する。SPAD31をアクティブ状態とする場合、レベルシフタ35は、例えば、入力される基準電圧VSS、VDDL(例えば、1.1V)における信号1(VDDL)を、それぞれ基準電圧-VCP、VSSにおける信号0(XEN_PIX = -VCP)に変換して出力する。この場合、スイッチ34がオフとなり、SPAD31のカソードの電位VCAは、エクセスバイアス電圧Vexとなる。このため、SPAD31は、ガイガーモードとして駆動する。 It will be described that the output from the SPAD31 is controlled by the above configuration. When the SPAD31 is in the active state, the level shifter 35, for example, inputs signal 1 (VDDL) at the input reference voltage VSS and VDDL (for example, 1.1V), and signals 0 (XEN_PIX =-) at the reference voltage -VCP and VSS, respectively. Convert to VCP) and output. In this case, the switch 34 is turned off, and the potential VCA of the cathode of the SPAD 31 becomes the excess bias voltage Vex. Therefore, SPAD31 is driven as Geiger mode.

一方で、SPAD31をスタンバイ状態とする場合、レベルシフタ35は、例えば、入力される基準電圧VSS、VDDL(例えば、1.1V)における信号0(VSS)を、それぞれ基準電圧-VCP、VSSにおける信号1(XEN_PIX = VSS or VDDH)に変換して出力する。この場合、スイッチ34がオンとなり、SPAD31のカソードの電位VCAが-VCPとなる。カソードの電位を負電圧にすることにより、SPAD31のアノード－カソード間の電位差をVbd未満とすることができる。 On the other hand, when the SPAD31 is in the standby state, the level shifter 35 sets signal 0 (VSS) at the input reference voltage VSS and VDDL (for example, 1.1V) to signal 1 (VSS) at the reference voltage-VCP and VSS, respectively. Convert to XEN_PIX = VSS or VDDH) and output. In this case, the switch 34 is turned on and the potential VCA of the cathode of the SPAD 31 becomes -VCP. By setting the potential of the cathode to a negative voltage, the potential difference between the anode and the cathode of SPAD31 can be made less than Vbd.

SPAD31のアノード－カソード間の電位差をブレークダウン電圧Vbdよりも小さくすることにより、SPAD31に光子が入射してもリニアモードで駆動することない。このため、上記のような構成でSPAD31のカソードの電位を制御することにより、負電圧がカソードに印加されていない場合よりも、流れる電流を小さくすることができる。 By making the potential difference between the anode and cathode of SPAD31 smaller than the breakdown voltage Vbd, even if a photon is incident on SPAD31, it will not be driven in linear mode. Therefore, by controlling the potential of the cathode of the SPAD31 with the above configuration, the flowing current can be made smaller than when a negative voltage is not applied to the cathode.

以上のように、本実施形態によれば、受光をさせたくない、又は、受光をする必要がない状態におけるSPADのカソード側の電圧を負電圧に制御することにより、SPADにおけるリーク電流が流れることを抑制することが可能となる。このため、APDセンサ全体としての消費電力を抑えることが可能となる。また、本実施形態の構成によれば、SPADからの出力に直接的に対応するための高耐圧のMOSFETを削減することができる。さらに、図2に示されるように、非常に単純な回路で構成することが可能である。このため、多くの耐圧素子を用いて同様の効果を奏しようとする場合と比較しても、回路の設置面積、容積等を削減することも可能である。 As described above, according to the present embodiment, the leakage current in the SPAD flows by controlling the voltage on the cathode side of the SPAD to a negative voltage in a state where it is not desired to receive light or it is not necessary to receive light. Can be suppressed. Therefore, it is possible to suppress the power consumption of the APD sensor as a whole. Further, according to the configuration of the present embodiment, it is possible to reduce the number of high withstand voltage MOSFETs for directly corresponding to the output from the SPAD. Furthermore, as shown in FIG. 2, it is possible to configure a very simple circuit. Therefore, it is possible to reduce the installation area, volume, and the like of the circuit as compared with the case where many withstand voltage elements are used to achieve the same effect.

(第2実施形態)
図3は、読出部30の別の実施形態に係る回路を示す図である。読出部30は、前述の第1実施形態と同様に、SPAD31と、インバータ32と、電流源33と、スイッチ34と、レベルシフタ35と、を備える。 (Second embodiment)
FIG. 3 is a diagram showing a circuit according to another embodiment of the reading unit 30. The reading unit 30 includes a SPAD 31, an inverter 32, a current source 33, a switch 34, and a level shifter 35, as in the first embodiment described above.

SPAD31のアノードには、ブレークダウン電圧の逆バイアスが印加される。インバータ32は、SPAD31のカソードに接続され、SPAD31の出力信号に応じて信号OUT_PIXを出力する。電流源33は、SPAD31のカソードと、電源電圧VDDHとの間に接続され、SPAD31のカソードに流れる電流を制御する。以上の構成は、第1実施形態と同様である。 A reverse bias of the breakdown voltage is applied to the anode of the SPAD31. The inverter 32 is connected to the cathode of the SPAD31 and outputs the signal OUT_PIX according to the output signal of the SPAD31. The current source 33 is connected between the cathode of the SPAD 31 and the power supply voltage VDDH, and controls the current flowing through the cathode of the SPAD 31. The above configuration is the same as that of the first embodiment.

一方で、レベルシフタ35は、負電圧生成回路23と、スイッチ34のソースとの間に接続される。レベルシフタ35は、受光をオン、オフするための信号を受信すると、当該信号に基づいて、スイッチ34のソース電位を制御する。スイッチ34は、ドレインがSPAD31のカソードに接続され、ソースがレベルシフタ35に接続され、ゲートが接地電位(例えば、電圧VSSでもよい)に接続される。 On the other hand, the level shifter 35 is connected between the negative voltage generation circuit 23 and the source of the switch 34. When the level shifter 35 receives a signal for turning on / off the light reception, the level shifter 35 controls the source potential of the switch 34 based on the signal. The switch 34 has a drain connected to the cathode of SPAD31, a source connected to the level shifter 35, and a gate connected to a ground potential (eg, voltage VSS).

SPAD31をアクティブ状態状態にする信号1(例えば、VDDL)がレベルシフタ35に入力されると、レベルシフタ35は、電圧VSSをスイッチ34のソースへと出力する。このため、スイッチ34は、オフとなり、SPAD31のカソードの電位VCAがエクセスバイアス電圧Vexとなる。このため、SPAD31には、Vbd + Vexの逆バイアスが掛かり、ガイガーモードとして駆動する。 When signal 1 (eg, VDDL) that activates SPAD31 is input to level shifter 35, level shifter 35 outputs voltage VSS to the source of switch 34. Therefore, the switch 34 is turned off, and the potential VCA of the cathode of the SPAD 31 becomes the excess bias voltage Vex. Therefore, SPAD31 is driven in Geiger mode with a reverse bias of Vbd + Vex.

一方で、レベルシフタ35にSPAD31をスタンバイ状態にする信号0(例えば、VSS)が入力されると、レベルシフタ35は、負電圧生成回路23により生成された電圧-VCPをスイッチ34のソースへと出力する。このため、スイッチ34は、オンとなり、SPAD31のカソードの電位VCAが電圧-VCPまで引き下げられる。この場合、SPAD31には、Vbdよりも小さい逆バイアスが掛かり、リニアモードよりもリーク電流を小さくすることができる。 On the other hand, when the signal 0 (for example, VSS) that puts the SPAD 31 in the standby state is input to the level shifter 35, the level shifter 35 outputs the voltage-VCP generated by the negative voltage generation circuit 23 to the source of the switch 34. .. Therefore, the switch 34 is turned on, and the potential VCA of the cathode of the SPAD31 is lowered to the voltage-VCP. In this case, SPAD31 is subjected to a reverse bias smaller than that of Vbd, and the leakage current can be made smaller than that of the linear mode.

以上のように、本実施形態によっても、前述の実施形態と同様の効果を奏することが可能となる。 As described above, the present embodiment also has the same effect as that of the above-described embodiment.

(第3実施形態)
図4は、読出部30の別の実施形態に係る回路を示す図である。読出部30は、前述の第1実施形態と同様の構成である。一方で、読出部30の電源電圧VDDH_INTを制御する回路を備える。なお、図4においては、読出部30の構成は、図2のものとしているが、図3のものであっても構わない。 (Third embodiment)
FIG. 4 is a diagram showing a circuit according to another embodiment of the reading unit 30. The reading unit 30 has the same configuration as that of the first embodiment described above. On the other hand, a circuit for controlling the power supply voltage VDDH_INT of the reading unit 30 is provided. In FIG. 4, the configuration of the reading unit 30 is that of FIG. 2, but it may be that of FIG.

読出部30の動作については、前述の各実施形態に係る読出部30と同様である。 The operation of the reading unit 30 is the same as that of the reading unit 30 according to each of the above-described embodiments.

電源電圧VDDH_INTを制御する回路(以下、基準電圧制御回路とも記載する。)は、例えば、レベルシフタ40と、相補型MOSFET(以下、CMOS41と記載する)と、を備える。なお、図示されていないが、この電源電圧VDDH_INTは、インバータ32の電源としても用いられる。すなわち、インバータ32の電圧もこの電源電圧を制御する回路により変換されたVDDH_INTとなる。 The circuit for controlling the power supply voltage VDDH_INT (hereinafter, also referred to as a reference voltage control circuit) includes, for example, a level shifter 40 and a complementary MOSFET (hereinafter, referred to as CMOS 41). Although not shown, this power supply voltage VDDH_INT is also used as a power supply for the inverter 32. That is, the voltage of the inverter 32 is also VDDH_INT converted by the circuit that controls this power supply voltage.

レベルシフタ40は、基準電圧VSS、VDDLにおける信号1が入力されると、基準電圧VSS、VDDHにおける信号0を出力し、信号0が入力されると、信号1を出力する。 The level shifter 40 outputs signal 0 at reference voltage VSS and VDDH when signal 1 at reference voltage VSS and VDDL is input, and outputs signal 1 when signal 0 is input.

CMOS41は、レベルシフタ40の出力に基づいた電圧を出力する。レベルシフタ40に信号1が入力されると、CMOS41の出力端子の電圧は、例えば、信号1に対応する電圧VDDHとなる。一方で、レベルシフタ40に信号0が入力されると、CMOS41の出力端子の電圧は、例えば、電圧VSSとなる。 CMOS41 outputs a voltage based on the output of the level shifter 40. When the signal 1 is input to the level shifter 40, the voltage of the output terminal of the CMOS 41 becomes, for example, the voltage VDDH corresponding to the signal 1. On the other hand, when the signal 0 is input to the level shifter 40, the voltage of the output terminal of the CMOS 41 becomes, for example, the voltage VSS.

SPAD31のカソード電圧と同期するように読出部30の電源電圧が制御される。このように電源電圧が印加されることにより、SPAD31のカソードの電位がVDDHの場合には、電流源33及びインバータ32に印加される最大の電圧の絶対値がVDDHとなる。一方で、SPAD31のカソードの電位が-VCPとなった場合、電流源33及びインバータ32に印加される最大の電圧の絶対値がVCPとなる。 The power supply voltage of the reading unit 30 is controlled so as to be synchronized with the cathode voltage of the SPAD31. By applying the power supply voltage in this way, when the potential of the cathode of the SPAD 31 is VDDH, the absolute value of the maximum voltage applied to the current source 33 and the inverter 32 becomes VDDH. On the other hand, when the potential of the cathode of the SPAD 31 is -VCP, the absolute value of the maximum voltage applied to the current source 33 and the inverter 32 is VCP.

すなわち、アクティブ状態においては、電流源33及びインバータ32には最大でVDDHに耐える耐圧性が必要とされ、スタンバイ状態においては、電流源33及びインバータ32には最大でVCPに耐える耐圧性が必要とされる。 That is, in the active state, the current source 33 and the inverter 32 are required to have a withstand voltage that can withstand a maximum of VDDH, and in the standby state, the current source 33 and the inverter 32 are required to have a withstand voltage that can withstand a maximum of VCP. Will be done.

前述の各実施形態によれば、読出部30の電源電圧は、アクティブ状態、スタンバイ状態に拘わらず、VDDHである。このため、SPAD31のカソード電圧が-VCPとなる場合には、電流源33及びインバータ32には最大でVDDH + VCPの電位差が印加されることとなり、この電圧に耐えうる耐圧性が必要とされる。 According to each of the above-described embodiments, the power supply voltage of the reading unit 30 is VDDH regardless of whether it is in the active state or the standby state. Therefore, when the cathode voltage of SPAD31 is -VCP, a maximum potential difference of VDDH + VCP is applied to the current source 33 and the inverter 32, and withstand voltage that can withstand this voltage is required. ..

本実施形態によれば、これらの素子の耐圧は、上述したようにVDDH又はVCPとすることが可能となり、前述の各実施形態と同様に電流源33及びインバータ32の高耐圧性は要求されるものの、その耐圧性能を緩和することが可能となる。このため、本実施形態によれば、前述の各実施形態と比較して、SPADごとに必要とされる回路の設置条件、材質条件等を緩和することが可能となる。 According to this embodiment, the withstand voltage of these elements can be VDDH or VCP as described above, and the high withstand voltage of the current source 33 and the inverter 32 is required as in each of the above-described embodiments. However, it is possible to relax the withstand voltage performance. Therefore, according to the present embodiment, it is possible to relax the circuit installation conditions, material conditions, and the like required for each SPAD as compared with each of the above-described embodiments.

(第4実施形態)
図5は、読出部30の別の実施形態に係る回路を示す図である。この図5に示すように、レベルシフタは、複数のSPADに対して共有することも可能である。例えば、図に示すように、読出部30A、30Bに対して、1つのレベルシフタ35を備える構成としてもよい。図5においては、レベルシフタ35は、読出部30Aに備えられているが、これには限られず、読出部30Bに備えられてもよいし、読出部30A、30Bの外部に備えられてもよい。また、レベルシフタ35を共有する読出部30は、2つに限られない。さらに多くの読出部30が1つのレベルシフタを共有する構成としてもよい。 (Fourth Embodiment)
FIG. 5 is a diagram showing a circuit according to another embodiment of the reading unit 30. As shown in FIG. 5, the level shifter can also be shared for multiple SPADs. For example, as shown in the figure, one level shifter 35 may be provided for the reading units 30A and 30B. In FIG. 5, the level shifter 35 is provided in the reading unit 30A, but the present invention is not limited to this, and the level shifter 35 may be provided in the reading unit 30B or may be provided outside the reading units 30A and 30B. Further, the number of reading units 30 sharing the level shifter 35 is not limited to two. A configuration in which more reading units 30 share one level shifter may be used.

図6は、読出部30の別の実施形態に係る回路を示す図である。この図6に示すように、読出部30の電源電圧VDDH_INTに制御する回路であるレベルシフタ40及びCMOS41を、複数の読出部30に共有させてもよい。図5の場合と同様に、2つの読出部30だけではなく、さらに複数の読出部30に共有させてもよい。 FIG. 6 is a diagram showing a circuit according to another embodiment of the reading unit 30. As shown in FIG. 6, the level shifter 40 and CMOS 41, which are circuits controlled by the power supply voltage VDDH_INT of the reading unit 30, may be shared by a plurality of reading units 30. As in the case of FIG. 5, not only the two reading units 30 but also a plurality of reading units 30 may be shared.

これらの図においては、読出部30の構成は、図2に係るものとしたが、これには限られない。読出部30の構成は、図3のような構成であってもよい。 In these figures, the configuration of the reading unit 30 is based on FIG. 2, but is not limited to this. The configuration of the reading unit 30 may be as shown in FIG.

レベルシフタ等を共有する範囲は、例えば、1画素に含まれるSPADに対する読出部であってもよい。また、所定の領域にある複数の画素を、アクティブ状態、スタンバイ状態を同期して駆動させる画素グループとして、この複数の画素に属するSPADに対して、共有させてもよい。 The range in which the level shifter or the like is shared may be, for example, a reading unit for the SPAD included in one pixel. Further, a plurality of pixels in a predetermined area may be shared with SPADs belonging to the plurality of pixels as a pixel group for synchronously driving an active state and a standby state.

以上のように、複数の読出部30に対して共通して備えられる構成については、読出部30ごとに備えられるのではなく、共有して備えられる構成としてもよい。このように構成することにより、1つ1つの読出部に対してそれぞれ備える場合と比較して、回路の素子を減らし、回路の設置面積等を削減すること、及び、消費電力を削減することが可能となる。 As described above, the configuration commonly provided for the plurality of reading units 30 may not be provided for each reading unit 30, but may be provided in common. By configuring in this way, it is possible to reduce the number of circuit elements, the circuit installation area, etc., and the power consumption, as compared with the case where each reading unit is provided. It will be possible.

(第5実施形態)
次に、負電圧生成回路23の構成例について説明する。負電圧生成回路23は、クロック信号に基づいて、負電圧-VCPを生成する。この負電圧生成回路23は、一般的なチャージポンプ等によって形成されてもよい。以下、一例について説明する。 (Fifth Embodiment)
Next, a configuration example of the negative voltage generation circuit 23 will be described. The negative voltage generation circuit 23 generates a negative voltage-VCP based on the clock signal. The negative voltage generation circuit 23 may be formed by a general charge pump or the like. An example will be described below.

図7は、負電圧生成回路23の一実施形態に係る回路を示す図である。図8は、図7における各端子に印加されるパルス信号を示すタイミングチャートである。 FIG. 7 is a diagram showing a circuit according to an embodiment of the negative voltage generation circuit 23. FIG. 8 is a timing chart showing a pulse signal applied to each terminal in FIG. 7.

負電圧生成回路23は、パルス信号を入力する端子A、B、Cと、p型MOSFET230と、n型MOSFET231、233、234と、キャパシタ232と、出力端子と、を備える。 The negative voltage generation circuit 23 includes terminals A, B, and C for inputting pulse signals, a p-type MOSFET 230, an n-type MOSFETs 231, 233, 234, a capacitor 232, and an output terminal.

p型MOSFET230と、n型MOSFET231は、それぞれのゲートが端子Aと接続され、ドレインを共有するCMOSを形成する。p型MOSFET230のソースは、電源電圧VDDHに接続され、n型MOSFET231のソースは、接地(電源電圧VSSに接続)される。 In the p-type MOSFET 230 and the n-type MOSFET 231, their respective gates are connected to the terminal A to form a CMOS that shares a drain. The source of the p-type MOSFET 230 is connected to the power supply voltage VDDH, and the source of the n-type MOSFET 231 is grounded (connected to the power supply voltage VSS).

キャパシタ232は、このCMOSの出力と、n型MOSFET233のソース及びn型MOSFET234の間の節点と、の間に備えられる。 The capacitor 232 is provided between the output of this CMOS and the node between the source of the n-type MOSFET 233 and the n-type MOSFET 234.

n型MOSFET233は、ゲートが端子Bと接続され、ドレインが接地(電源電圧VSSに接続)される。 In the n-type MOSFET 233, the gate is connected to the terminal B and the drain is grounded (connected to the power supply voltage VSS).

n型MOSFET234は、ゲートが端子Cと接続され、ソースが出力端子と接続される。 In the n-type MOSFET 234, the gate is connected to the terminal C and the source is connected to the output terminal.

端子A、B、Cに印加される電圧は、それぞれが基準クロック信号から生成され、図8に示すタイミングチャートに示す形でそれぞれ接続されているMOSFETのゲートに電圧が印加される。 The voltages applied to the terminals A, B, and C are each generated from the reference clock signal, and the voltage is applied to the gates of the MOSFETs connected to each other as shown in the timing chart shown in FIG.

端子Aに印加される信号が0になると、CMOSの出力における電位は、CMOSを形成する各MOSFET及び電圧VDDHに基づいた電位となる。このタイミングに遅れて端子Bに印加される信号が1になると、n型MOSFET233がオンし、キャパシタ232にCMOSの出力に基づいた電圧に対応する電子がチャージされる。このように、キャパシタ232がチャージされる。端子A、Bに印加される信号がそれぞれ反転した後に、端子Cに印加される信号が1となり、n型MOSFET234がオンし、出力端子に電圧-VDDH及びn型MOSFET234に基づいた電圧が出力される。この電圧が適切な電圧-VCPとなるように、各MOSFET及びキャパシタの定数をそれぞれ定義することにより、負電圧生成回路23は、適切な負電圧-VCPを出力する。 When the signal applied to the terminal A becomes 0, the potential at the output of the CMOS becomes the potential based on each MOSFET forming the CMOS and the voltage VDDH. When the signal applied to the terminal B becomes 1 after this timing, the n-type MOSFET 233 is turned on, and the capacitor 232 is charged with electrons corresponding to the voltage based on the CMOS output. In this way, the capacitor 232 is charged. After the signals applied to terminals A and B are inverted, the signal applied to terminal C becomes 1, the n-type MOSFET 234 is turned on, and the voltage based on the voltage- VDDH and n-type MOSFET 234 is output to the output terminal. To. By defining the constants of each MOSFET and capacitor so that this voltage becomes an appropriate voltage-VCP, the negative voltage generation circuit 23 outputs an appropriate negative voltage-VCP.

(第6実施形態)
次に、レベルシフタのいくつかの例について説明する。レベルシフタの構成を説明するに当たり、レベルシフタに用いられる基本的な回路について説明する。 (Sixth Embodiment)
Next, some examples of level shifters will be described. In explaining the configuration of the level shifter, the basic circuit used for the level shifter will be described.

VDDLは、例えば、1.1V等の電圧であり、画素制御を行う論理回路の電源電圧である。一方で、VDDHは、例えば、3.3V等の電圧であり画素読み出し回路の電源電圧である。 VDDL is, for example, a voltage such as 1.1V, which is a power supply voltage of a logic circuit that controls pixels. On the other hand, VDDH is a voltage such as 3.3V and is a power supply voltage of the pixel readout circuit.

図9は、低電圧側の基準電圧を負の基準電圧に変換するための回路(以下、低電位側レベルシフタと記載する)の一例を示す回路図である。低電位側レベルシフタLnは、インバータ350、351、356と、MOS352、353、354、355と、を備える FIG. 9 is a circuit diagram showing an example of a circuit for converting a reference voltage on the low voltage side to a negative reference voltage (hereinafter, referred to as a low potential side level shifter). The low potential side level shifter Ln includes inverters 350, 351 and 356 and MOS352, 353, 354 and 355.

インバータ350は、入力と接続され、入力信号を反転して出力する。この信号は、インバータ351及びMOS352のゲートに出力される。インバータ350は、電源電圧としてVSSとVDDLを用いる。 The inverter 350 is connected to the input and inverts the input signal to output. This signal is output to the gates of the inverters 351 and MOS352. The inverter 350 uses VSS and VDDL as the power supply voltage.

インバータ351は、インバータ350の出力と接続され、インバータ350の出力信号を反転して出力する。この信号は、MOS353のゲートに出力される。インバータ351は、インバータ350と同様に、電源電圧としてVSSとVDDLを用いる。 The inverter 351 is connected to the output of the inverter 350, and inverts the output signal of the inverter 350 to output. This signal is output to the gate of MOS353. Like the inverter 350, the inverter 351 uses VSS and VDDL as the power supply voltage.

MOS352は、p型のMOSFETであり、ソースが電源電圧VDDLと接続され、ドレインがMOS354のドレインと接続され、ゲートがインバータ350の出力と接続される。 The MOS352 is a p-type MOSFET whose source is connected to the power supply voltage VDDL, the drain is connected to the drain of the MOS354, and the gate is connected to the output of the inverter 350.

MOS353は、p型のMOSFETであり、ソースが電源電圧VDDLと接続され、ドレインがMOS355のドレインと接続され、ゲートがインバータ351の出力と接続される。 The MOS353 is a p-type MOSFET whose source is connected to the power supply voltage VDDL, the drain is connected to the drain of the MOS355, and the gate is connected to the output of the inverter 351.

MOS354は、n型のMOSFETであり、ドレインがMOS352のドレインと接続され、ソースが電圧-VCPと接続され、ゲートがMOS355のドレインと接続される。 The MOS354 is an n-type MOSFET, the drain is connected to the drain of the MOS352, the source is connected to the voltage-VCP, and the gate is connected to the drain of the MOS355.

MOS355は、n型のMOSFETであり、ドレインがMOS353のドレインと接続され、ソースが電圧-VCPと接続され、ゲートがMOS354のドレインと接続される。 The MOS355 is an n-type MOSFET, the drain is connected to the drain of MOS353, the source is connected to the voltage-VCP, and the gate is connected to the drain of MOS354.

インバータ356は、MOS353及びMOS355のドレインと接続され、入力された信号を反転して出力する。このインバータ356には、電源電圧として-VCPとVDDLが印加される。このため、インバータ356は、電圧が-VCPからVDDLの間で変動する信号を出力し、この電位差に対する耐圧を有する素子により形成される。 The inverter 356 is connected to the MOS353 and the drain of the MOS355, and inverts the input signal and outputs it. -VCP and VDDL are applied to this inverter 356 as the power supply voltage. Therefore, the inverter 356 is formed by an element that outputs a signal whose voltage fluctuates between -VCP and VDDL and has a withstand voltage against this potential difference.

入力信号は、基準電圧がVSS及びVDDLである信号である。 The input signal is a signal whose reference voltage is VSS and VDDL.

入力信号がLow(VSS)である場合、インバータ350からはHighの信号(VDDL)が出力され、インバータ351からはLowの信号(VSS)が出力される。MOS352は、ゲートにHigh(VDDL)が印加されるためオフとなり、MOS353は、ゲートにLow(VSS)が印加されるためオンとなる。MOS354は、MOS353によりゲートがHigh(VDDL)となりオンし、ドレイン電圧をLow(-VCP)にする。MOS355は、MOS354のドレイン電圧であるLow(-VCP)がゲートに印加されてオフする。このため、インバータ356には、Highの信号(VDDL)が入力され、結果として、低電位側レベルシフタLnは、Lowの信号(-VCP)を出力する。 When the input signal is Low (VSS), the high signal (VDDL) is output from the inverter 350, and the low signal (VSS) is output from the inverter 351. MOS352 is turned off because High (VDDL) is applied to the gate, and MOS353 is turned on because Low (VSS) is applied to the gate. The gate of MOS354 is set to High (VDDL) by MOS353 and turned on, and the drain voltage is set to Low (-VCP). In MOS355, Low (-VCP), which is the drain voltage of MOS354, is applied to the gate to turn it off. Therefore, a high signal (VDDL) is input to the inverter 356, and as a result, the low potential side level shifter Ln outputs a low signal (-VCP).

入力信号がHigh(VDDL)である場合、インバータ350からはLow(VSS)が出力され、インバータ351からはHigh(VDDL)が出力される。MOS352は、ゲートにLow(VSS)が印加されるためオンとなり、MOS353は、ゲートにHigh(VDDL)が印加されるためオフとなる。MOS355は、MOS352によりゲートがHigh（VDDL）となりオンし、ドレイン電圧をLow(-VCP)にする。MOS354は、MOS355のドレイン電圧であるLow(-VCP)がゲートに印加されてオフする。このため、インバータ356には、Lowの信号(-VCP)が入力され、結果として、低電位側レベルシフタLnは、Highの信号(VDDL)を出力する。 When the input signal is High (VDDL), Low (VSS) is output from the inverter 350, and High (VDDL) is output from the inverter 351. MOS352 is turned on because Low (VSS) is applied to the gate, and MOS353 is turned off because High (VDDL) is applied to the gate. The gate of MOS355 becomes High (VDDL) by MOS352 and turns on, and the drain voltage becomes Low (-VCP). The MOS354 is turned off by applying Low (-VCP), which is the drain voltage of the MOS355, to the gate. Therefore, a low signal (-VCP) is input to the inverter 356, and as a result, the low potential side level shifter Ln outputs a high signal (VDDL).

このように、低電位側レベルシフタLnは、入力信号の基準電圧をVSS、VDDLから、-VCP、VDDLに変換して出力する。 In this way, the low potential side level shifter Ln converts the reference voltage of the input signal from VSS and VDDL to -VCP and VDDL and outputs it.

図10は、高電圧側の基準電圧をVDDLからVDDHの基準電圧に変換するための回路(以下、高電位側レベルシフタと記載する)の一例を示す回路図である。高電位側レベルシフタLpは、インバータ360、361、366と、MOS362、363、364、365と、を備える。 FIG. 10 is a circuit diagram showing an example of a circuit for converting a reference voltage on the high voltage side from VDDL to a reference voltage of VDDH (hereinafter, referred to as a high potential side level shifter). The high potential side level shifter Lp includes inverters 360, 361, 366 and MOS362, 363, 364, 365.

インバータ360は、入力と接続され、入力信号を反転して出力する。この信号は、インバータ361及びMOS362のゲートに出力される。インバータ360は、電源電圧としてVSSとVDDLを用いる。 The inverter 360 is connected to the input and inverts the input signal to output. This signal is output to the gates of the inverters 361 and MOS362. Inverter 360 uses VSS and VDDL as the power supply voltage.

インバータ361は、インバータ360の出力と接続され、インバータ360の出力信号を反転して出力する。この信号は、MOS363のゲートに出力される。インバータ361は、インバータ360と同様に、電源電圧としてVSSとVDDLを用いる。 The inverter 361 is connected to the output of the inverter 360, and inverts the output signal of the inverter 360 to output. This signal is output to the gate of MOS363. Like the inverter 360, the inverter 361 uses VSS and VDDL as the power supply voltage.

MOS362は、n型のMOSFETであり、ソースが接地(電源電圧VSSと接続)され、ドレインがMOS364のドレインと接続され、ゲートがインバータ360の出力と接続される。 The MOS362 is an n-type MOSFET whose source is grounded (connected to the power supply voltage VSS), the drain is connected to the drain of the MOS364, and the gate is connected to the output of the inverter 360.

MOS363は、n型のMOSFETであり、ソースが接地(電源電圧VSSと接続)され、ドレインがMOS365のドレインと接続され、ゲートがインバータ361の出力と接続される。 The MOS363 is an n-type MOSFET whose source is grounded (connected to the power supply voltage VSS), the drain is connected to the drain of the MOS365, and the gate is connected to the output of the inverter 361.

MOS364は、p型のMOSFETであり、ドレインがMOS362のドレインと接続され、ソースが電源電圧VDDHと接続され、ゲートがMOS365のドレインと接続される。 The MOS364 is a p-type MOSFET, the drain is connected to the drain of MOS362, the source is connected to the power supply voltage VDDH, and the gate is connected to the drain of MOS365.

MOS365は、p型のMOSFETであり、ドレインがMOS363のドレインと接続され、ソースが電源電圧VDDHと接続され、ゲートがMOS364のドレインと接続される。 The MOS365 is a p-type MOSFET, the drain is connected to the drain of MOS363, the source is connected to the power supply voltage VDDH, and the gate is connected to the drain of MOS364.

インバータ366は、MOS363及びMOS365のドレインと接続され、入力された信号を反転して出力する。このインバータ366には、電源電圧としてVSSとVDDHが印加される。このため、インバータ366は、電圧がVSSからVDDHの間で変動する信号を出力し、この電位差に対する耐圧を有する素子により形成される。 The inverter 366 is connected to the MOS363 and the drain of the MOS365, and inverts the input signal and outputs it. VSS and VDDH are applied to the inverter 366 as the power supply voltage. Therefore, the inverter 366 is formed by an element that outputs a signal whose voltage fluctuates between VSS and VDDH and has a withstand voltage against this potential difference.

入力信号は、基準電圧がVSS及びVDDLである信号である。 The input signal is a signal whose reference voltage is VSS and VDDL.

入力信号がLow(VSS)である場合、インバータ360からはHighの信号(VDDL)が出力され、インバータ361からはLowの信号(VSS)が出力される。MOS362は、ゲートにHigh(VDDL)が印加されるためオンとなり、MOS363は、ゲートにLow(VSS)が印加されるためオフとなる。MOS364は、MOS363によりゲートがHigh(VDDH)となりオフし、ドレイン電圧をLow(VSS)にする。MOS365は、MOS364のドレイン電圧であるLow(VSS)がゲートに印加されてオンする。このため、インバータ366には、Highの信号(VDDH)が入力され、結果として、高電位側レベルシフタLpは、Lowの信号(VSS)を出力する。 When the input signal is Low (VSS), the high signal (VDDL) is output from the inverter 360, and the low signal (VSS) is output from the inverter 361. MOS362 is turned on because High (VDDL) is applied to the gate, and MOS363 is turned off because Low (VSS) is applied to the gate. In MOS364, the gate is turned off by MOS363, and the drain voltage is set to Low (VSS). The MOS365 is turned on by applying Low (VSS), which is the drain voltage of the MOS364, to the gate. Therefore, a high signal (VDDH) is input to the inverter 366, and as a result, the high potential side level shifter Lp outputs a low signal (VSS).

入力信号がHigh(VDDL)である場合、インバータ360からはLow(VSS)が出力され、インバータ361からはHigh(VDDL)が出力される。MOS362は、ゲートにLow(VSS)が印加されるためオフとなり、MOS363は、ゲートにHigh(VDDL)が印加されるためオンとなる。MOS365は、MOS362によりゲートがHigh（VDDH）となりオフし、ドレイン電圧をLow(VSS)にする。MOS364は、MOS365のドレイン電圧であるLow(VSS)がゲートに印加されてオンする。このため、インバータ366には、Lowの信号(VSS)が入力され、結果として、高電位側レベルシフタLpは、Highの信号(VDDH)を出力する。 When the input signal is High (VDDL), Low (VSS) is output from the inverter 360, and High (VDDL) is output from the inverter 361. MOS362 is turned off because Low (VSS) is applied to the gate, and MOS363 is turned on because High (VDDL) is applied to the gate. In MOS365, the gate is turned off by MOS362, and the drain voltage is set to Low (VSS). The MOS364 is turned on by applying Low (VSS), which is the drain voltage of the MOS365, to the gate. Therefore, a low signal (VSS) is input to the inverter 366, and as a result, the high potential side level shifter Lp outputs a high signal (VDDH).

このように、高電位側レベルシフタLpは、入力信号の基準電圧をVSS、VDDLから、VSS、VDDHに変換して出力する。 In this way, the high potential side level shifter Lp converts the reference voltage of the input signal from VSS and VDDL to VSS and VDDH and outputs it.

これらの低電位側レベルシフタLn、高電位側レベルシフタLpを用いて、レベルシフタ35の構成について説明する。 The configuration of the level shifter 35 will be described using these low-potential side level shifters Ln and high-potential side level shifters Lp.

図11は、本実施形態に係るレベルシフタ35の構成を示す回路図である。レベルシフタ35は、低電位側レベルシフタLnと、インバータI01と、MOS M01、M02と、を備える。レベルシフタ35は、入力として画素をアクティブにするかスタンバイにするかの電源電圧VSS、VDDLで定義される制御信号を受信し、レベルを電源電圧-VCP、VSSにシフトして出力する。この画素又はSPAD単位の読出部30に対する制御信号は、例えば、図1のタイミング制御部20が生成して、それぞれの画素又は読出部30に出力してもよい。 FIG. 11 is a circuit diagram showing the configuration of the level shifter 35 according to the present embodiment. The level shifter 35 includes a low potential side level shifter Ln, an inverter I01, and MOS M01 and M02. The level shifter 35 receives the control signal defined by the power supply voltage VSS and VDDL of whether the pixel is activated or put into standby as an input, and shifts the level to the power supply voltage-VCP or VSS and outputs it. The control signal for the reading unit 30 in units of pixels or SPAD may be generated by, for example, the timing control unit 20 of FIG. 1 and output to each pixel or reading unit 30.

低電位側レベルシフタLnは、入力と接続され、低電圧側の基準電圧を負電圧にレベルシフトし、インバータI01とMOS M02に出力する。 The low potential side level shifter Ln is connected to the input, level shifts the reference voltage on the low voltage side to a negative voltage, and outputs it to the inverters I01 and MOS M02.

インバータI01は、入力された信号を反転する。このインバータI01は、電源電圧が-VCP、VDDLであるため、この電位差に耐えうる耐圧性を有する必要がある。 Inverter I01 inverts the input signal. Since the power supply voltage of this inverter I01 is -VCP and VDDL, it is necessary to have a withstand voltage that can withstand this potential difference.

MOS M01は、n型MOSFETであり、ドレインが接地(電圧VSSに接続)され、ソースがMOS M02のドレインと接続され、ゲートがインバータI01の出力と接続される。 The MOS M01 is an n-type MOSFET, the drain is grounded (connected to the voltage VSS), the source is connected to the drain of the MOS M02, and the gate is connected to the output of the inverter I01.

MOS M02は、n型MOSFETであり、ドレインがMOS M01のソースと接続され、ソースが電圧-VCPと接続され、ゲートが低電位側レベルシフタLnの出力と接続される。 The MOS M02 is an n-type MOSFET, the drain is connected to the source of the MOS M01, the source is connected to the voltage-VCP, and the gate is connected to the output of the low potential side level shifter Ln.

入力される制御信号がLow(VSS)である場合、低電位側レベルシフタLnは、Low(-VCP)の信号を出力する。インバータI01は、High(VDDL)の信号を出力し、この出力により、MOS M01がオンする。一方で、MOS M02のゲートにはLow(-VCP)が印加され、オフする。このことより、電圧VSSが出力される。 When the input control signal is Low (VSS), the low potential side level shifter Ln outputs a Low (-VCP) signal. Inverter I01 outputs a High (VDDL) signal, and this output turns on MOS M01. On the other hand, Low (-VCP) is applied to the gate of MOS M02 to turn it off. From this, the voltage VSS is output.

図12は、図11におけるレベルシフタ35の入出力の状態を示す表である。上述したように、制御信号がLow(0:LSS)であれば、VSSを出力し、High(1:VDDL)であれば、-VCPを出力することができる。このような出力を行うことにより、アクティブ状態の画素に属するSPADのカソードは、図2におけるスイッチ34のゲートに電圧-VCPが印加されてオフし、負電圧生成回路23と切断される。一方で、スタンバイ状態の画素に属するSPADのカソードは、スイッチ34のゲートに電圧VSSが印加されてオンし、負電圧生成回路23と接続され、負電圧-VCPが印加される。 FIG. 12 is a table showing the input / output states of the level shifter 35 in FIG. As described above, if the control signal is Low (0: LSS), VSS can be output, and if it is High (1: VDDL), -VCP can be output. By performing such an output, the cathode of the SPAD belonging to the pixel in the active state is turned off by applying a voltage-VCP to the gate of the switch 34 in FIG. 2, and is disconnected from the negative voltage generation circuit 23. On the other hand, the cathode of the SPAD belonging to the pixel in the standby state is turned on by applying a voltage VSS to the gate of the switch 34, connected to the negative voltage generation circuit 23, and a negative voltage-VCP is applied.

このように、本実施形態に係るレベルシフタ35を用いることにより、適切に負電圧生成回路23と、SPADのカソードとの接続を制御することが可能となる。 As described above, by using the level shifter 35 according to the present embodiment, it is possible to appropriately control the connection between the negative voltage generation circuit 23 and the cathode of the SPAD.

(第7実施形態)
前述の第6実施形態においては、入力される制御信号が1系統である場合を説明したが、この制御信号は、一般的に座標を示す2系統である場合が多い。例えば、水平位置と垂直位置を示すことにより表されることがあり、このような場合、制御信号は、水平制御信号と、垂直制御信号と、が画素(SPAD)ごとに入力される。このような場合には、予め2系統の制御信号の論理和を取りレベルシフトしてもよいし、以下に述べるように、レベルシフトとともにANDゲートを備えてもよい。 (7th embodiment)
In the sixth embodiment described above, the case where the input control signal is one system has been described, but in many cases, the control signal is generally two systems indicating coordinates. For example, it may be represented by indicating a horizontal position and a vertical position, in which case a horizontal control signal and a vertical control signal are input for each pixel (SPAD). In such a case, the logical sum of the two control signals may be ORed in advance and the level may be shifted, or an AND gate may be provided together with the level shift as described below.

図13は、本実施形態に係るレベルシフタ35の構成を示す図である。レベルシフタ35は、低電位側レベルシフタLn11、Ln12と、インバータI11、I12と、MOS M11、M12、M13、M14と、を備える。 FIG. 13 is a diagram showing the configuration of the level shifter 35 according to the present embodiment. The level shifter 35 includes low potential side level shifters Ln11 and Ln12, inverters I11 and I12, and MOS M11, M12, M13 and M14.

低電位側レベルシフタLn11は、水平制御信号を受信し、インバータI11と、MOS M12とにレベルシフトした信号を出力する。 The low potential side level shifter Ln11 receives the horizontal control signal and outputs a signal level-shifted to the inverter I11 and the MOS M12.

低電位側レベルシフタLn12は、垂直制御信号を受信し、インバータI12と、MOS M13 とにレベルシフトした信号を出力する。 The low potential side level shifter Ln12 receives the vertical control signal and outputs a signal level-shifted to the inverter I12 and the MOS M13.

インバータI11は、その出力がMOS M11のゲートと接続され、入力された信号を反転してMOS M11のゲートに出力する。インバータI11は、-VCPとVDDLを電源電圧として駆動するため、この電圧に耐えうる耐圧性を有する必要がある。 The output of the inverter I11 is connected to the gate of the MOS M11, and the input signal is inverted and output to the gate of the MOS M11. Since the inverter I11 drives -VCP and VDDL as the power supply voltage, it must have a withstand voltage that can withstand this voltage.

インバータI12は、その出力がMOS M14のゲートと接続され、入力された信号を反転してMOS M14のゲートに出力する。インバータI12は、-VCPとVDDLを電源電圧として駆動するため、この電圧に耐えうる耐圧性を有する必要がある。 The output of the inverter I12 is connected to the gate of the MOS M14, and the input signal is inverted and output to the gate of the MOS M14. Since the inverter I12 drives -VCP and VDDL as the power supply voltage, it must have a withstand voltage that can withstand this voltage.

MOS M11は、n型のMOSFETであり、ドレインが接地(VSSに接続)され、ソースがMOS M12のドレインと接続され、ゲートがインバータI11と接続される。 The MOS M11 is an n-type MOSFET with the drain grounded (connected to VSS), the source connected to the drain of the MOS M12, and the gate connected to the inverter I11.

MOS M12は、n型のMOSFETであり、ドレインがMOS M11のソースと接続され、ソースがMOS M13のドレインと接続され、ゲートが低電位側レベルシフタLn11と接続される。 The MOS M12 is an n-type MOSFET whose drain is connected to the source of the MOS M11, the source is connected to the drain of the MOS M13, and the gate is connected to the low potential side level shifter Ln11.

MOS M13は、n型のMOSFETであり、ドレインがMOS M12のソースと接続され、ソースが電圧-VCPと接続され、ゲートが低電位側レベルシフタLn12と接続される。このMOS M13は、MOS M12とボディを共有していてもよい。 The MOS M13 is an n-type MOSFET, the drain is connected to the source of the MOS M12, the source is connected to the voltage-VCP, and the gate is connected to the low potential side level shifter Ln12. This MOS M13 may share a body with the MOS M12.

MOS M14は、n型のMOSFETであり、ドレインが接地(VSSと接続)され、ソースがMOS M11のソースと接続され、ゲートがインバータI12と接続される。このMOS M14のソースは、MOS M11のソース及びMOS M12のドレインと接続されるが、この節点がレベルシフタ35の出力端子と接続される。 The MOS M14 is an n-type MOSFET with the drain grounded (connected to VSS), the source connected to the source of MOS M11, and the gate connected to the inverter I12. The source of this MOS M14 is connected to the source of MOS M11 and the drain of MOS M12, and this node is connected to the output terminal of the level shifter 35.

図14は、図13に係るレベルシフタ35の入出力の状態を示す図である。 FIG. 14 is a diagram showing an input / output state of the level shifter 35 according to FIG.

垂直制御信号及び水平制御信号がともにLow(VSS)である場合、MOS M11がオン、MOS M12がオフ、MOS M13がオフ、MOS M14がオンとなる。このため、MOS M11、M14のドレインの電位がVSSとなり、レベルシフタ35は、VSSを出力する。 When both the vertical control signal and the horizontal control signal are Low (VSS), MOS M11 is on, MOS M12 is off, MOS M13 is off, and MOS M14 is on. Therefore, the potential of the drains of MOS M11 and M14 becomes VSS, and the level shifter 35 outputs VSS.

垂直制御信号がLow(VSS)、水平制御信号がHigh(VDDL)である場合、MOS M11がオフ、MOS M12がオン、MOS M13がオフ、MOS M14がオンとなる。このため、MOS M14のドレインの電位がVSSとなり、レベルシフタ35は、VSSを出力する。 When the vertical control signal is Low (VSS) and the horizontal control signal is High (VDDL), MOS M11 is off, MOS M12 is on, MOS M13 is off, and MOS M14 is on. Therefore, the potential of the drain of MOS M14 becomes VSS, and the level shifter 35 outputs VSS.

垂直制御信号がHigh(VDDL)、水平制御信号がLow(VSS)である場合、MOS M11がオン、MOS M12がオフ、MOS M13がオン、MOS M14がオフとなる。このため、MOS M11のドレインの電位がVSSとなり、レベルシフタ35は、VSSを出力する。 When the vertical control signal is High (VDDL) and the horizontal control signal is Low (VSS), MOS M11 is on, MOS M12 is off, MOS M13 is on, and MOS M14 is off. Therefore, the potential of the drain of MOS M11 becomes VSS, and the level shifter 35 outputs VSS.

垂直制御信号及び水平制御信号がともにHigh(VDDL)である場合、MOS M11がオフ、MOS M12がオン、MOS M13がオン、MOS M14がオフとなる。このため、MOS M11、M14のドレインは、MOA M12、M13を介して電位が-VCPとなり、レベルシフタ35は、-VCPを出力する。 When both the vertical control signal and the horizontal control signal are High (VDDL), MOS M11 is off, MOS M12 is on, MOS M13 is on, and MOS M14 is off. Therefore, the potential of the drain of MOS M11 and M14 becomes -VCP via MOA M12 and M13, and the level shifter 35 outputs -VCP.

このように、双方の制御信号がHighとなり、SPADがアクティブ状態である場合には、カソードは、スイッチ34がオフとなることにより負電圧が印加されない。一方で、SPADがスタンバイ状態である場合には、スイッチ34がオンすることにより、カソードに負電圧-VCPが接続されることとなる。 As described above, when both control signals become High and the SPAD is in the active state, no negative voltage is applied to the cathode due to the switch 34 being turned off. On the other hand, when the SPAD is in the standby state, the negative voltage-VCP is connected to the cathode by turning on the switch 34.

このように、本実施形態に係るレベルシフタ35を用いることにより、適切に負電圧生成回路23と、SPADのカソードとの接続を制御することが可能となる。 As described above, by using the level shifter 35 according to the present embodiment, it is possible to appropriately control the connection between the negative voltage generation circuit 23 and the cathode of the SPAD.

(第8実施形態)
前述の第7実施形態と同様に、制御信号が、水平制御信号と、垂直制御信号と、である場合における別の実施形態について説明する。本実施形態に係るレベルシフタは、第2実施形態(図3)に示す負電圧生成回路 23と、スイッチ 34のソースとの間に接続されるレベルシフタである。 (8th embodiment)
Similar to the above-mentioned seventh embodiment, another embodiment in the case where the control signal is a horizontal control signal and a vertical control signal will be described. The level shifter according to the present embodiment is a level shifter connected between the negative voltage generation circuit 23 shown in the second embodiment (FIG. 3) and the source of the switch 34.

図15は、本実施形態に係るレベルシフタ35の構成を示す図である。レベルシフタ35は、低電位側レベルシフタLn21、Ln22と、インバータI21、I22と、MOS M21、M22、M23、M24と、を備える。 FIG. 15 is a diagram showing the configuration of the level shifter 35 according to the present embodiment. The level shifter 35 includes low potential side level shifters Ln21 and Ln22, inverters I21 and I22, and MOS M21, M22, M23 and M24.

低電位側レベルシフタLn21は、水平制御信号を受信し、インバータI21と、MOS M23とにレベルシフトした信号を出力する。 The low potential side level shifter Ln21 receives the horizontal control signal and outputs a signal level-shifted to the inverter I21 and the MOS M23.

低電位側レベルシフタLn22は、垂直制御信号を受信し、インバータI22と、MOS M24とにレベルシフトした信号を出力する。 The low potential side level shifter Ln22 receives the vertical control signal and outputs a signal level-shifted to the inverter I22 and the MOS M24.

インバータI21は、その出力がMOS M22のゲートと接続され、入力された信号を反転してMOS M22のゲートに出力する。インバータI21は、-VCPとVDDLを電源電圧として駆動するため、この電圧に耐えうる耐圧性を有する必要がある。 The output of the inverter I21 is connected to the gate of the MOS M22, and the input signal is inverted and output to the gate of the MOS M22. Since the inverter I21 drives -VCP and VDDL as the power supply voltage, it must have a withstand voltage that can withstand this voltage.

インバータI22は、その出力がMOS M21のゲートと接続され、入力された信号を反転してMOS M21のゲートに出力する。インバータI22は、-VCPとVDDLを電源電圧として駆動するため、この電圧に耐えうる耐圧性を有する必要がある。 The output of the inverter I22 is connected to the gate of the MOS M21, and the input signal is inverted and output to the gate of the MOS M21. Since the inverter I22 drives -VCP and VDDL as the power supply voltage, it must have a withstand voltage that can withstand this voltage.

MOS M21は、n型のMOSFETであり、ドレインが接地(VSSに接続)され、ソースがMOS M22のドレインと接続され、ゲートがインバータI22と接続される。 The MOS M21 is an n-type MOSFET with the drain grounded (connected to VSS), the source connected to the drain of the MOS M22, and the gate connected to the inverter I22.

MOS M22は、n型のMOSFETであり、ドレインがMOS M21のソースと接続され、ソースがMOS M23のドレインと接続され、ゲートがインバータI21と接続される。このMOS M22は、MOS M21とボディを共有していてもよい。 The MOS M22 is an n-type MOSFET whose drain is connected to the source of the MOS M21, the source is connected to the drain of the MOS M23, and the gate is connected to the inverter I21. This MOS M22 may share a body with the MOS M21.

MOS M23は、n型のMOSFETであり、ドレインがMOS M22のソースと接続され、ソースが電圧-VCPと接続され、ゲートが低電位側レベルシフタLn21と接続される。 The MOS M23 is an n-type MOSFET, the drain is connected to the source of the MOS M22, the source is connected to the voltage-VCP, and the gate is connected to the low potential side level shifter Ln21.

MOS M24は、n型のMOSFETであり、ドレインがMOS M22のソースと接続され、ソースが電圧-VCPと接続され、ゲートが低電位側レベルシフタLn22と接続される。このMOS M24のドレインは、MOS M21のソース及びMOS M22のドレインと接続されるが、この節点がレベルシフタ35の出力端子と接続される。 The MOS M24 is an n-type MOSFET, the drain is connected to the source of the MOS M22, the source is connected to the voltage-VCP, and the gate is connected to the low potential side level shifter Ln22. The drain of this MOS M24 is connected to the source of MOS M21 and the drain of MOS M22, and this node is connected to the output terminal of the level shifter 35.

図16は、図15に係るレベルシフタ35の入出力の状態を示す図である。 FIG. 16 is a diagram showing an input / output state of the level shifter 35 according to FIG.

垂直制御信号及び水平制御信号がともにLow(VSS)である場合、MOS M21がオン、MOS M22がオン、MOS M23がオフ、MOS M24がオフとなる。このため、MOS M22のドレインの電位がVSSとなり、レベルシフタ35は、VSSを出力する。 When both the vertical control signal and the horizontal control signal are Low (VSS), MOS M21 is on, MOS M22 is on, MOS M23 is off, and MOS M24 is off. Therefore, the potential of the drain of MOS M22 becomes VSS, and the level shifter 35 outputs VSS.

垂直制御信号がLow(VSS)、水平制御信号がHigh(VDDL)である場合、MOS M21がオン、MOS M22がオフ、MOS M23がオン、MOS M24がオフとなる。このため、MOS M23のドレインの電位が-VCPとなり、レベルシフタ35は、-VCPを出力する。 When the vertical control signal is Low (VSS) and the horizontal control signal is High (VDDL), MOS M21 is on, MOS M22 is off, MOS M23 is on, and MOS M24 is off. Therefore, the potential of the drain of MOS M23 becomes -VCP, and the level shifter 35 outputs -VCP.

垂直制御信号がHigh(VDDL)、水平制御信号がLow(VSS)である場合、MOS M21がオフ、MOS M22がオン、MOS M23がオフ、MOS M24がオンとなる。このため、MOS M24のドレインの電位が-VCPとなり、レベルシフタ35は、-VCPを出力する。 When the vertical control signal is High (VDDL) and the horizontal control signal is Low (VSS), MOS M21 is off, MOS M22 is on, MOS M23 is off, and MOS M24 is on. Therefore, the potential of the drain of MOS M24 becomes -VCP, and the level shifter 35 outputs -VCP.

垂直制御信号及び水平制御信号がともにHigh(VDDL)である場合、MOS M21がオフ、MOS M22がオフ、MOS M23がオン、MOS M24がオンとなる。このため、MOS M24のドレインは、電位が-VCPとなり、レベルシフタ35は、-VCPを出力する。 When both the vertical control signal and the horizontal control signal are High (VDDL), MOS M21 is off, MOS M22 is off, MOS M23 is on, and MOS M24 is on. Therefore, the potential of the drain of MOS M24 is -VCP, and the level shifter 35 outputs -VCP.

このように、双方の制御信号がHighとなり、SPADがアクティブ状態である場合には、カソードは、スイッチ34がオフとなることにより負電圧が印加されない。一方で、双方の制御信号がLowとなり、SPADがスタンバイ状態である場合には、スイッチ34がオンすることにより、カソードに負電圧-VCPが接続されることとなる。このように、本実施形態のレベルシフタ35によれば、垂直制御信号及び水平制御信号がともにHighであるアクティブ状態のSPAD以外のSPADのカソードに対して適切に負電圧を印加することができ、消費電力を削減することが可能となる。 As described above, when both control signals become High and the SPAD is in the active state, no negative voltage is applied to the cathode due to the switch 34 being turned off. On the other hand, when both control signals are Low and the SPAD is in the standby state, the negative voltage -VCP is connected to the cathode by turning on the switch 34. As described above, according to the level shifter 35 of the present embodiment, a negative voltage can be appropriately applied to the cathodes of SPADs other than the active SPAD in which both the vertical control signal and the horizontal control signal are High, and the consumption can be increased. It is possible to reduce power consumption.

このように、本実施形態に係るレベルシフタ35を用いることにより、適切に負電圧生成回路23と、SPADのカソードとの接続を制御することが可能となる。 As described above, by using the level shifter 35 according to the present embodiment, it is possible to appropriately control the connection between the negative voltage generation circuit 23 and the cathode of the SPAD.

(第9実施形態)
次に、高電位側レベルシフタLpを併せて用いる場合について説明する。この場合、電源電圧として、読出部の電源電圧であるVDDHを用いることが可能となる。 (9th embodiment)
Next, a case where the high potential side level shifter Lp is also used will be described. In this case, VDDH, which is the power supply voltage of the reading unit, can be used as the power supply voltage.

図17は、一実施形態に係るレベルシフタ35の構成を示す回路図である。レベルシフタ35は、低電位側レベルシフタLn31と、高電位側レベルシフタLp31と、MOS M31、M32、M33、M34、M35、M36と、を備える。 FIG. 17 is a circuit diagram showing the configuration of the level shifter 35 according to the embodiment. The level shifter 35 includes a low potential side level shifter Ln31, a high potential side level shifter Lp31, and MOS M31, M32, M33, M34, M35, and M36.

低電位側レベルシフタLn31は、制御信号を受信し、MOS M35のゲートへとレベルシフトした信号を出力する。 The low potential side level shifter Ln31 receives a control signal and outputs a level-shifted signal to the gate of the MOS M35.

高電位側レベルシフタLp31は、制御信号を受信し、MOS M31、M32のゲートへとレベルシフトした信号を出力する。 The high potential side level shifter Lp31 receives the control signal and outputs the signal level-shifted to the gates of MOS M31 and M32.

MOS M31は、n型のMOSFETであり、ドレインがMOS M32のドレインと接続され、ソースが接地(VSSに接続)され、ゲートが高電位側レベルシフタLp31と接続される。 MOS M31 is an n-type MOSFET, the drain is connected to the drain of MOS M32, the source is grounded (connected to VSS), and the gate is connected to the high potential side level shifter Lp31.

MOS M32は、p型のMOSFETであり、ソースが電圧VDDHに接続され、ドレインがMOS M33のソースと接続され、ゲートが高電位側レベルシフタLp31と接続される。 The MOS M32 is a p-type MOSFET whose source is connected to the voltage VDDH, the drain is connected to the source of the MOS M33, and the gate is connected to the high potential side level shifter Lp31.

MOS M33は、p型のMOSFETであり、ソースがMOS M32のドレインと接続され、ドレインがMOS M34のドレインと接続され、ゲートが接地(VSSと接続)される。 The MOS M33 is a p-type MOSFET whose source is connected to the drain of MOS M32, the drain is connected to the drain of MOS M34, and the gate is grounded (connected to VSS).

MOS M34は、n型のMOSFETであり、ドレインがMOS M33のドレインと接続され、ソースがMOS M35のドレインと接続され、ゲートが接地(VSSと接続)される。 The MOS M34 is an n-type MOSFET, the drain is connected to the drain of MOS M33, the source is connected to the drain of MOS M35, and the gate is grounded (connected to VSS).

MOS M35は、n型のMOSFETであり、ドレインがMOS M34のソースと接続され、ドレインが電圧-VCPと接続され、ゲートが低電圧側レベルシフタL31と接続される。 The MOS M35 is an n-type MOSFET, the drain is connected to the source of the MOS M34, the drain is connected to the voltage-VCP, and the gate is connected to the low voltage side level shifter L31.

MOS M36は、n型のMOSFETであり、ドレインが接地(VSSと接続)され、ソースがMOS M34のソースと接続され、ゲートがMOS M33のドレインと接続される。このMOS M36のソースは、MOS M34のソース及びMOS M35のドレインと接続されるが、この節点がレベルシフタ35の出力端子と接続される。 The MOS M36 is an n-type MOSFET with the drain grounded (connected to VSS), the source connected to the source of MOS M34, and the gate connected to the drain of MOS M33. The source of this MOS M36 is connected to the source of MOS M34 and the drain of MOS M35, and this node is connected to the output terminal of the level shifter 35.

このレベルシフタ35の入出力は、図12に示す状態と同じものとなる。 The input / output of this level shifter 35 is the same as that shown in FIG.

制御信号がLow(VSS)である場合、MOS M31がオフ、MOS M32がオン、MOS M33がオン、MOS M34がオフ、MOS M35がオフ、MOS M36がオンとなり、MOS M36のドレインの電位は、VSSとなる。このため、レベルシフタ35は、VSSを出力する。 When the control signal is Low (VSS), MOS M31 is off, MOS M32 is on, MOS M33 is on, MOS M34 is off, MOS M35 is off, MOS M36 is on, and the potential of the drain of MOS M36 is It becomes VSS. Therefore, the level shifter 35 outputs VSS.

制御信号がHigh(VDDL)である場合、MOS M31がオン、MOS M32がオフ、MOS M33がオフ、MOS M34がオン、MOS M35がオン、MOS M36がオフとなり、MOS M36のドレインの電位は、MOS M35を介して-VCPとなる。このため、レベルシフタ35は、-VCPを出力する。 When the control signal is High (VDDL), MOS M31 is on, MOS M32 is off, MOS M33 is off, MOS M34 is on, MOS M35 is on, MOS M36 is off, and the potential of the drain of MOS M36 is It becomes -VCP via MOS M35. Therefore, the level shifter 35 outputs -VCP.

以上のように、本実施形態によっても前述の各実施形態と同様の効果を得ることができる。また、本実施形態のレベルシフタ35は、電源電圧として読出部30の電源電圧を用いることが可能となる。 As described above, the same effect as that of each of the above-described embodiments can be obtained by this embodiment as well. Further, the level shifter 35 of the present embodiment can use the power supply voltage of the reading unit 30 as the power supply voltage.

(第10実施形態)
図18は、制御信号が2系統ある場合にVDDHを利用することを可能とするレベルシフタの一例を示す回路図である。レベルシフタ35は、低電位側レベルシフタL41、L42と、高電位側レベルシフタLp41、Lp42と、MOS M41、M42、M43、M44、M45、M46、M47、M48、M49と、を備える。 (10th Embodiment)
FIG. 18 is a circuit diagram showing an example of a level shifter that makes it possible to use VDDH when there are two control signals. The level shifter 35 includes low-potential side level shifters L41 and L42, high-potential side level shifters Lp41 and Lp42, and MOS M41, M42, M43, M44, M45, M46, M47, M48, and M49.

低電位側レベルシフタL41は、水平制御信号を受信し、MOS M46のゲートへとレベルシフトした信号を出力する。 The low potential side level shifter L41 receives the horizontal control signal and outputs a level-shifted signal to the gate of the MOS M46.

低電位側レベルシフタL42は、垂直制御信号を受信し、MOS M47のゲートへとレベルシフトした信号を出力する。 The low potential side level shifter L42 receives the vertical control signal and outputs a level-shifted signal to the gate of the MOS M47.

高電位側レベルシフタLp41は、水平制御信号を受信し、MOS M42、M43のゲートへとレベルシフトした信号を出力する。 The high potential side level shifter Lp41 receives the horizontal control signal and outputs the signal level-shifted to the gates of MOS M42 and M43.

高電位側レベルシフタLp42は、垂直制御信号を受信し、MOS M41、M48のゲートへとレベルシフトした信号を出力する。 The high potential side level shifter Lp42 receives the vertical control signal and outputs the signal level-shifted to the gates of MOS M41 and M48.

MOS M41は、n型のMOSFETであり、ドレインがMOS M43のドレインと接続され、ソースがMOS M42のドレインと接続され、ゲートが高電位側レベルシフタLp42と接続される。 The MOS M41 is an n-type MOSFET, the drain is connected to the drain of the MOS M43, the source is connected to the drain of the MOS M42, and the gate is connected to the high potential side level shifter Lp42.

MOS M42は、n型のMOSFETであり、ドレインがMOS M41のソースと接続され、ソースが接地(VSSと接続)され、ゲートが高電位側レベルシフタLp41と接続される。このMOS M42は、ボディをMOS M41と共有していてもよい。 The MOS M42 is an n-type MOSFET, the drain is connected to the source of the MOS M41, the source is grounded (connected to VSS), and the gate is connected to the high potential side level shifter Lp41. This MOS M42 may share the body with the MOS M41.

MOS M43は、p型のMOSFETであり、ソースが電圧VDDHと接続され、ドレインがMOS M44のソースと接続され、ゲートが高電位側レベルシフタLp41と接続される。 The MOS M43 is a p-type MOSFET whose source is connected to the voltage VDDH, the drain is connected to the source of the MOS M44, and the gate is connected to the high potential side level shifter Lp41.

MOS M44は、p型のMOSFETであり、ソースがMOS M43のドレインと接続され、ドレインがMOS M45のドレインと接続され、ゲートが接地(VSSと接続)される。 The MOS M44 is a p-type MOSFET whose source is connected to the drain of MOS M43, the drain is connected to the drain of MOS M45, and the gate is grounded (connected to VSS).

MOS M45は、n型のMOSFETであり、ドレインがMOS M44のドレインと接続され、ソースがMOS M46のドレインと接続され、ゲートが接地(VSSと接続)される。 The MOS M45 is an n-type MOSFET, the drain is connected to the drain of MOS M44, the source is connected to the drain of MOS M46, and the gate is grounded (connected to VSS).

MOS M46は、n型のMOSFETであり、ドレインがMOS M45のソースと接続され、ソースがMOS M47のドレインと接続され、ゲートが低電位側レベルシフタL41と接続される。 The MOS M46 is an n-type MOSFET whose drain is connected to the source of the MOS M45, the source is connected to the drain of the MOS M47, and the gate is connected to the low potential side level shifter L41.

MOS M47は、n型のMOSFETであり、ドレインがMOS M46のソースと接続され、ソースが電圧-VCPと接続され、ゲートが低電位側レベルシフタL42と接続される。このMOS M47は、ボディをMOS M46と共有していてもよい。 The MOS M47 is an n-type MOSFET, the drain is connected to the source of the MOS M46, the source is connected to the voltage-VCP, and the gate is connected to the low potential side level shifter L42. This MOS M47 may share the body with the MOS M46.

MOS M48は、p型のMOSFETであり、ソースが電圧VDDHと接続され、ドレインがMOS M43のドレインと接続され、ゲートが高電位側レベルシフタLp42と接続される。 The MOS M48 is a p-type MOSFET whose source is connected to the voltage VDDH, the drain is connected to the drain of the MOS M43, and the gate is connected to the high potential side level shifter Lp42.

MOS M49は、n型のMOSFETであり、ドレインが接地(VSSと接続)され、ソースがMOS M45のソースと接続され、ゲートがMOS M45のドレインと接続される。このMOS M49のソースは、MOS M45のソース及びMOS M46のドレインと接続されるが、この節点がレベルシフタ35の出力端子と接続される。 The MOS M49 is an n-type MOSFET with the drain grounded (connected to VSS), the source connected to the source of MOS M45, and the gate connected to the drain of MOS M45. The source of this MOS M49 is connected to the source of MOS M45 and the drain of MOS M46, and this node is connected to the output terminal of the level shifter 35.

このレベルシフタ35の入出力は、図14に示す状態と同じものとなる。 The input / output of this level shifter 35 is the same as that shown in FIG.

垂直制御信号及び水平制御信号がともにLow(VSS)である場合、MOS M41がオフ、MOS M42がオフ、MOS M43がオン、MOS M44がオン、MOS M45がオフ、MOS M46がオフ、MOS M47がオフ、MOS M48がオン、MOS M49がオンとなり、MOS M49のソースの電位がVSSとなる。このため、レベルシフタ35は、VSSを出力する。 When both the vertical and horizontal control signals are Low (VSS), MOS M41 is off, MOS M42 is off, MOS M43 is on, MOS M44 is on, MOS M45 is off, MOS M46 is off, and MOS M47 is. Off, MOS M48 is on, MOS M49 is on, and the source potential of MOS M49 is VSS. Therefore, the level shifter 35 outputs VSS.

垂直制御信号がLow(VSS)、水平制御信号がHigh(VDDL)である場合、MOS M41がオン、MOS M42がオフ、MOS M43がオン、MOS M44がオン、MOS M45がオフ、MOS M46がオフ、MOS M47がオン、MOS M48がオフ、MOS M49がオンとなり、MOS M49のソースの電位がVSSとなる。このため、レベルシフタ35は、VSSを出力する。 When the vertical control signal is Low (VSS) and the horizontal control signal is High (VDDL), MOS M41 is on, MOS M42 is off, MOS M43 is on, MOS M44 is on, MOS M45 is off, and MOS M46 is off. , MOS M47 is on, MOS M48 is off, MOS M49 is on, and the potential of the source of MOS M49 is VSS. Therefore, the level shifter 35 outputs VSS.

垂直制御信号がHigh(VDDL)、水平制御信号がLow(VSS)である場合、MOS M41がオフ、MOS M42がオン、MOS M43がオフ、MOS M44がオフ、MOS M45がオフ、MOS M46がオン、MOS M47がオフ、MOS M48がオン、MOS M49がオンとなり、MOS M49のソースの電位がVSSとなる。このため、レベルシフタ35は、VSSを出力する。 When the vertical control signal is High (VDDL) and the horizontal control signal is Low (VSS), MOS M41 is off, MOS M42 is on, MOS M43 is off, MOS M44 is off, MOS M45 is off, and MOS M46 is on. , MOS M47 is off, MOS M48 is on, MOS M49 is on, and the potential of the source of MOS M49 is VSS. Therefore, the level shifter 35 outputs VSS.

垂直制御信号及び水平制御信号がともにHigh(VDDL)である場合、MOS M41がオン、MOS M42がオン、MOS M43がオフ、MOS M44がオフ、MOS M45がオン、MOS M46がオン、MOS M47がオン、MOS M48がオフ、MOS M49がオフとなり、MOS M49のソースの電位が-VCPとなる。このため、レベルシフタ35は、-VCPを出力する。 When both the vertical control signal and the horizontal control signal are High (VDDL), MOS M41 is on, MOS M42 is on, MOS M43 is off, MOS M44 is off, MOS M45 is on, MOS M46 is on, and MOS M47 is. On, MOS M48 is off, MOS M49 is off, and the source potential of MOS M49 is -VCP. Therefore, the level shifter 35 outputs -VCP.

以上のように、本実施形態によっても前述の各実施形態と同様の効果を得ることができる。また、本実施形態のレベルシフタ35は、電源電圧として読出部30の電源電圧を用いることが可能となる。 As described above, the same effect as that of each of the above-described embodiments can be obtained by this embodiment as well. Further, the level shifter 35 of the present embodiment can use the power supply voltage of the reading unit 30 as the power supply voltage.

(第11実施形態)
上記の各実施形態によれば、複数の読出部30におけるSPAD31のカソードの電圧を負電圧に制御することが可能となる。上述したように、1画素は、受光素子として複数のSPAD31を備えており、それぞれのSPADに対応する読出部30も複数備えられる。例えば、ToFセンサとして前述の各実施形態に記載したAPDセンサ2を用いる場合、画素ごと、又は、複数の画素を含む領域ごとに、アクティブ状態／スタンバイ状態を切り替えることも考えられる。このような場合には、前述した各実施形態におけるレベルシフタ35、電源電圧制御に関する回路等は、画素、又は、これらの領域ごとに備えられてもよい。また、負電圧生成回路23は、同様に画素ごと、領域ごとに備えられてもよいし、さらには、画素アレイに亘って1つの負電圧生成回路23が備えられていてもよい。 (11th Embodiment)
According to each of the above embodiments, it is possible to control the voltage of the cathode of the SPAD 31 in the plurality of reading units 30 to a negative voltage. As described above, one pixel is provided with a plurality of SPAD 31s as light receiving elements, and a plurality of reading units 30 corresponding to each SPAD are also provided. For example, when the APD sensor 2 described in each of the above-described embodiments is used as the ToF sensor, it is conceivable to switch between the active state and the standby state for each pixel or for each region including a plurality of pixels. In such a case, the level shifter 35, the circuit related to the power supply voltage control, and the like in each of the above-described embodiments may be provided for each pixel or each of these regions. Further, the negative voltage generation circuit 23 may be provided for each pixel and each region in the same manner, and further, one negative voltage generation circuit 23 may be provided over the pixel array.

図20は、アクティブ、スタンバイの状態の一例を示すものである。図中の各矩形は、SPAD又は画素を表す。画素である場合には、1つの矩形の中に複数のSPADが備えられる。斜線が引いてあるSPAD又は画素がスタンバイ状態を表し、斜線がない矩形がアクティブ状態を表す。このように、SPADごと、又は、画素ごとに、測距を実行してもよい。そして、測距を行うたびに、アクティブの領域を移動させることにより、2次元の距離画像を取得することもできる。 FIG. 20 shows an example of the active and standby states. Each rectangle in the figure represents a SPAD or a pixel. In the case of pixels, a plurality of SPADs are provided in one rectangle. The shaded SPAD or pixel represents the standby state, and the rectangle without the diagonal line represents the active state. In this way, distance measurement may be performed for each SPAD or each pixel. Then, a two-dimensional distance image can be acquired by moving the active area each time the distance is measured.

1回の測距においてアクティブ状態に設定されるSPADは、一部の領域のみであってもよい。そして、他の領域はスタンバイ状態としておくことにより、リーク電流を低減することが可能となる。このように、前述の各実施形態の負電圧をスタンバイ状態のSPADのカソードに印加させることにより、本実施形態による領域ごとに測距をする場合において、消費電力を大幅に削減することが可能となる。 The SPAD set to the active state in one distance measurement may be only a part of the area. Then, by keeping the other regions in the standby state, it is possible to reduce the leakage current. In this way, by applying the negative voltage of each of the above-described embodiments to the cathode of the SPAD in the standby state, it is possible to significantly reduce the power consumption when measuring the distance for each region according to the present embodiment. Become.

領域は、図に示すような領域ではなく、さらに細かい領域等であってもよい。例えば、動体追跡等を実現するように、細かい領域の集合をアクティブ領域として指定し、この領域外におけるSPADに対してカソードに負電圧を付与するようにしてもよい。この場合、領域の指定は、上記のレベルシフタ35の共有する単位ごとに実現されてもよい。 The region is not a region as shown in the figure, but may be a finer region or the like. For example, in order to realize moving object tracking or the like, a set of small regions may be designated as an active region, and a negative voltage may be applied to the cathode with respect to the SPAD outside this region. In this case, the designation of the area may be realized for each unit shared by the level shifter 35 described above.

図20は、一実施形態に係るAPDセンサ2のSPADセンサを含むレイアウトの位置例を示す図である。このように、SPADを含むセンサ部は、積層型の半導体基板に形成されてもよい。半導体基板は、第1基板5と、第2基板6とを備える。第1基板5及び第2基板6は、ダイと呼ばれることもある。第1基板5及び第2基板6は、例えば、矩形状であるが、具体的な形状及びサイズについては任意である。また、これらの基板は、同じサイズであってもよいし、互いに異なるサイズであってもよい。 FIG. 20 is a diagram showing a position example of a layout including the SPAD sensor of the APD sensor 2 according to the embodiment. As described above, the sensor unit including the SPAD may be formed on the laminated semiconductor substrate. The semiconductor substrate includes a first substrate 5 and a second substrate 6. The first substrate 5 and the second substrate 6 are sometimes called dies. The first substrate 5 and the second substrate 6 have, for example, a rectangular shape, but the specific shape and size are arbitrary. Further, these substrates may be the same size or may be different sizes from each other.

第1基板5には、例えば、SPAD31が備えられる。また、SPAD31に光子を集光するための光学系の少なくとも一部がオンチップとして実装されてもよい。 The first substrate 5 is provided with, for example, SPAD31. Further, at least a part of the optical system for condensing photons may be mounted on the SPAD31 as an on-chip.

第2基板6には、SPAD31以外の読出部30の要素、信号処理部22、負電圧生成回路23、制御部24、記憶部25等が備えられる。 The second board 6 is provided with elements of a reading unit 30 other than the SPAD 31, a signal processing unit 22, a negative voltage generation circuit 23, a control unit 24, a storage unit 25, and the like.

第1基板5と、第2基板6は、例えば、それぞれがウエハから切り出して個片化された後に上下に重ねて張り合わされるCoC(Chip on Chip)方式により積層されてもよい。また、第1基板5と第2基板6の一方をウエハから切り出して個片化した後に、個片化したものを他方の基板に貼り合わせるCoW(Chip on Wafer)方式により積層されてもよい。あるいは、第1基板5と第2基板6の双方がウエハの状態で張り合わされるWoW(Wafer on Wafer)方式により積層されてもよい。 The first substrate 5 and the second substrate 6 may be laminated by, for example, a CoC (Chip on Chip) method in which each of them is cut out from a wafer, separated into individual pieces, and then vertically laminated and laminated. Further, one of the first substrate 5 and the second substrate 6 may be cut out from the wafer and individualized, and then the individualized pieces may be laminated by a CoW (Chip on Wafer) method of bonding to the other substrate. Alternatively, both the first substrate 5 and the second substrate 6 may be laminated by the WoW (Wafer on Wafer) method in which both the first substrate 5 and the second substrate 6 are laminated in a wafer state.

第1基板5と、第2基板6は、種々の接合方法を用いて接合されてもよい。例えば、プラズマ接合等を用いることができる。 The first substrate 5 and the second substrate 6 may be joined by various joining methods. For example, plasma junction or the like can be used.

第1基板5と、第2基板6は、マイクロバンプ、マイクロパッド等により電気的に接続されてもよい。また、ビアホール、コンタクト等により、電気的に接続されてもよい。 The first substrate 5 and the second substrate 6 may be electrically connected by a micro bump, a micro pad, or the like. Further, it may be electrically connected by a via hole, a contact or the like.

前述の全ての実施形態は、測距システム1の一部として説明したが、APDセンサ2は、測距システム1に備えられることに限定されるものではない。前述の実施形態におけるAPDセンサ2の構成は、APD、特にSPADを用いた種々のセンサに適用することができる。例えば、APDセンサ2は、暗所における物体検出のセンサとして用いることもできるし、動き検出のセンサとして用いることもできる。これらには限られず、受光センサとしてAPDを用いる場合には、本開示の実施形態の構成を用いることにより、同様にAPDにおける受光タイミング以外の消費電力の低減に用いることが可能である。 Although all the above embodiments have been described as part of the ranging system 1, the APD sensor 2 is not limited to being provided in the ranging system 1. The configuration of the APD sensor 2 in the above-described embodiment can be applied to various sensors using APD, particularly SPAD. For example, the APD sensor 2 can be used as a sensor for detecting an object in a dark place, or can be used as a sensor for detecting motion. Not limited to these, when the APD is used as the light receiving sensor, it can be similarly used to reduce the power consumption other than the light receiving timing in the APD by using the configuration of the embodiment of the present disclosure.

また、MOSFETを用いる例を挙げて説明したが、MOSFETに限られず、MISFET、IGFET、バイポーラトランジスタ等の他のトランジスタにより形成されていてもよい。さらに、MOSFETの極性は、各実施形態の説明に限定されるものではなく、回路の構成とともに適切に逆の極性を有していてもよい。 Further, although the description using the MOSFET has been described, the present invention is not limited to the MOSFET, and may be formed by other transistors such as a MISFET, an IGFET, and a bipolar transistor. Further, the polarity of the MOSFET is not limited to the description of each embodiment, and may have the opposite polarity appropriately with the configuration of the circuit.

（応用例）
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。 (Application example)
The technique according to the present disclosure can be applied to various products. For example, the technology according to the present disclosure refers to any type of movement such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, robots, construction machinery, agricultural machinery (tractors), and the like. It may be realized as a device mounted on the body.

図21は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図21に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。 FIG. 21 is a block diagram showing a schematic configuration example of a vehicle control system 7000, which is an example of a mobile control system to which the technique according to the present disclosure can be applied. The vehicle control system 7000 includes a plurality of electronic control units connected via a communication network 7010. In the example shown in FIG. 21, the vehicle control system 7000 includes a drive system control unit 7100, a body system control unit 7200, a battery control unit 7300, an outside information detection unit 7400, an in-vehicle information detection unit 7500, and an integrated control unit 7600. .. The communication network 7010 connecting these plurality of control units conforms to any standard such as CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network) or FlexRay (registered trademark). It may be an in-vehicle communication network.

各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図21では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。 Each control unit includes a microcomputer that performs arithmetic processing according to various programs, a storage unit that stores programs executed by the microcomputer or parameters used for various arithmetic, and a drive circuit that drives various controlled devices. To prepare for. Each control unit is provided with a network I / F for communicating with other control units via the communication network 7010, and is connected to devices or sensors inside and outside the vehicle by wired communication or wireless communication. A communication I / F for performing communication is provided. In FIG. 21, the functional configuration of the integrated control unit 7600 includes a microcomputer 7610, a general-purpose communication I / F7620, a dedicated communication I / F7630, a positioning unit 7640, a beacon receiving unit 7650, an in-vehicle device I / F7660, and an audio image output unit 7670. The vehicle-mounted network I / F 7680 and the storage unit 7690 are illustrated. Other control units also include a microcomputer, a communication I / F, a storage unit, and the like.

駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。 The drive system control unit 7100 controls the operation of the device related to the drive system of the vehicle according to various programs. For example, the drive system control unit 7100 has a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle. The drive system control unit 7100 may have a function as a control device such as ABS (Antilock Brake System) or ESC (Electronic Stability Control).

駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。 A vehicle state detection unit 7110 is connected to the drive system control unit 7100. The vehicle state detection unit 7110 may include, for example, a gyro sensor that detects the angular speed of the axial rotation motion of the vehicle body, an acceleration sensor that detects the acceleration of the vehicle, an accelerator pedal operation amount, a brake pedal operation amount, or steering wheel steering. It includes at least one of sensors for detecting angles, engine speeds, wheel speeds, and the like. The drive system control unit 7100 performs arithmetic processing using a signal input from the vehicle state detection unit 7110, and controls an internal combustion engine, a drive motor, an electric power steering device, a brake device, and the like.

ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。 The body system control unit 7200 controls the operation of various devices mounted on the vehicle body according to various programs. For example, the body system control unit 7200 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps. In this case, a radio wave transmitted from a portable device that substitutes for a key or signals of various switches may be input to the body system control unit 7200. The body system control unit 7200 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.

バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。 The battery control unit 7300 controls the secondary battery 7310, which is a power supply source of the drive motor, according to various programs. For example, information such as the battery temperature, the battery output voltage, or the remaining capacity of the battery is input to the battery control unit 7300 from the battery device including the secondary battery 7310. The battery control unit 7300 performs arithmetic processing using these signals, and controls the temperature control of the secondary battery 7310 or the cooling device provided in the battery device.

車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。 The vehicle outside information detection unit 7400 detects information outside the vehicle equipped with the vehicle control system 7000. For example, at least one of the image pickup unit 7410 and the vehicle exterior information detection unit 7420 is connected to the vehicle exterior information detection unit 7400. The image pickup unit 7410 includes at least one of a ToF (Time Of Flight) camera, a stereo camera, a monocular camera, an infrared camera, and other cameras. The vehicle outside information detection unit 7420 is used, for example, to detect the current weather or an environment sensor for detecting the weather, or other vehicles, obstacles, pedestrians, etc. around the vehicle equipped with the vehicle control system 7000. At least one of the ambient information detection sensors is included.

環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。 The environment sensor may be, for example, at least one of a raindrop sensor that detects rainy weather, a fog sensor that detects fog, a sunshine sensor that detects the degree of sunshine, and a snow sensor that detects snowfall. The ambient information detection sensor may be at least one of an ultrasonic sensor, a radar device, and a LIDAR (Light Detection and Ranging, Laser Imaging Detection and Ranging) device. The image pickup unit 7410 and the vehicle exterior information detection unit 7420 may be provided as independent sensors or devices, or may be provided as a device in which a plurality of sensors or devices are integrated.

ここで、図22は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。 Here, FIG. 22 shows an example of the installation position of the image pickup unit 7410 and the vehicle exterior information detection unit 7420. The image pickup unit 7910, 7912, 7914, 7916, 7918 are provided, for example, at at least one of the front nose, side mirror, rear bumper, back door, and upper part of the windshield of the vehicle interior of the vehicle 7900. The image pickup unit 7910 provided in the front nose and the image pickup section 7918 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 7900. The image pickup units 7912 and 7914 provided in the side mirrors mainly acquire images of the side of the vehicle 7900. The image pickup unit 7916 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 7900. The image pickup unit 7918 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.

なお、図22には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。 Note that FIG. 22 shows an example of the photographing range of each of the imaging units 7910, 7912, 7914, and 7916. The imaging range a indicates the imaging range of the imaging unit 7910 provided on the front nose, the imaging ranges b and c indicate the imaging range of the imaging units 7912 and 7914 provided on the side mirrors, respectively, and the imaging range d indicates the imaging range d. The imaging range of the imaging unit 7916 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the image pickup units 7910, 7912, 7914, 7916, a bird's-eye view image of the vehicle 7900 as viewed from above can be obtained.

車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。 The vehicle exterior information detection unit 7920, 7922, 7924, 7926, 7928, 7930 provided on the front, rear, side, corner and the upper part of the windshield in the vehicle interior of the vehicle 7900 may be, for example, an ultrasonic sensor or a radar device. The vehicle exterior information detection units 7920, 7926, 7930 provided on the front nose, rear bumper, back door, and upper part of the windshield in the vehicle interior of the vehicle 7900 may be, for example, a lidar device. These out-of-vehicle information detection units 7920 to 7930 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, or the like.

図21に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。 Return to FIG. 21 to continue the explanation. The vehicle outside information detection unit 7400 causes the image pickup unit 7410 to capture an image of the outside of the vehicle and receives the captured image data. Further, the vehicle outside information detection unit 7400 receives the detection information from the connected vehicle outside information detection unit 7420. When the vehicle exterior information detection unit 7420 is an ultrasonic sensor, a radar device, or a lidar device, the vehicle exterior information detection unit 7400 transmits ultrasonic waves, electromagnetic waves, or the like, and receives received reflected wave information. The out-of-vehicle information detection unit 7400 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on a road surface based on the received information. The out-of-vehicle information detection unit 7400 may perform an environment recognition process for recognizing rainfall, fog, road surface conditions, etc. based on the received information. The out-of-vehicle information detection unit 7400 may calculate the distance to an object outside the vehicle based on the received information.

また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。 Further, the vehicle outside information detection unit 7400 may perform image recognition processing or distance detection processing for recognizing a person, a vehicle, an obstacle, a sign, a character on a road surface, or the like based on the received image data. The vehicle outside information detection unit 7400 performs processing such as distortion correction or alignment on the received image data, and synthesizes the image data captured by different image pickup units 7410 to generate a bird's-eye view image or a panoramic image. May be good. The vehicle exterior information detection unit 7400 may perform the viewpoint conversion process using the image data captured by different image pickup units 7410.

車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。 The in-vehicle information detection unit 7500 detects information in the vehicle. For example, a driver state detection unit 7510 that detects the state of the driver is connected to the in-vehicle information detection unit 7500. The driver state detection unit 7510 may include a camera that captures the driver, a biosensor that detects the driver's biological information, a microphone that collects sound in the vehicle interior, and the like. The biosensor is provided on, for example, a seat surface or a steering wheel, and detects biometric information of a passenger sitting on the seat or a driver holding the steering wheel. The in-vehicle information detection unit 7500 may calculate the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 7510, and determines whether or not the driver is dozing. You may. The in-vehicle information detection unit 7500 may perform processing such as noise canceling processing on the collected audio signal.

統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。 The integrated control unit 7600 controls the overall operation in the vehicle control system 7000 according to various programs. An input unit 7800 is connected to the integrated control unit 7600. The input unit 7800 is realized by a device that can be input-operated by the occupant, such as a touch panel, a button, a microphone, a switch, or a lever. Data obtained by recognizing the voice input by the microphone may be input to the integrated control unit 7600. The input unit 7800 may be, for example, a remote control device using infrared rays or other radio waves, or an external connection device such as a mobile phone or a PDA (Personal Digital Assistant) corresponding to the operation of the vehicle control system 7000. You may. The input unit 7800 may be, for example, a camera, in which case the passenger can input information by gesture. Alternatively, data obtained by detecting the movement of the wearable device worn by the passenger may be input. Further, the input unit 7800 may include, for example, an input control circuit that generates an input signal based on the information input by the passenger or the like using the above input unit 7800 and outputs the input signal to the integrated control unit 7600. By operating the input unit 7800, the passenger or the like inputs various data to the vehicle control system 7000 and instructs the processing operation.

記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。 The storage unit 7690 may include a ROM (Read Only Memory) for storing various programs executed by the microcomputer, and a RAM (Random Access Memory) for storing various parameters, calculation results, sensor values, and the like. Further, the storage unit 7690 may be realized by a magnetic storage device such as an HDD (Hard Disc Drive), a semiconductor storage device, an optical storage device, an optical magnetic storage device, or the like.

汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long Term Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。 The general-purpose communication I / F 7620 is a general-purpose communication I / F that mediates communication with various devices existing in the external environment 7750. General-purpose communication I / F7620 is a cellular communication protocol such as GSM (Registered Trademark) (Global System of Mobile communications), WiMAX (Registered Trademark), LTE (Registered Trademark) (Long Term Evolution) or LTE-A (LTE-Advanced). , Or other wireless communication protocols such as wireless LAN (also referred to as Wi-Fi®), Bluetooth® may be implemented. The general-purpose communication I / F7620 connects to a device (for example, an application server or a control server) existing on an external network (for example, the Internet, a cloud network, or a business-specific network) via a base station or an access point, for example. You may. Further, the general-purpose communication I / F7620 uses, for example, P2P (Peer To Peer) technology, and is a terminal existing in the vicinity of the vehicle (for example, a terminal of a driver, a pedestrian, or a store, or an MTC (Machine Type Communication) terminal). May be connected with.

専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。 The dedicated communication I / F 7630 is a communication I / F that supports a communication protocol designed for use in a vehicle. The dedicated communication I / F7630 uses a standard protocol such as WAVE (Wireless Access in Vehicle Environment), DSRC (Dedicated Short Range Communications), which is a combination of the lower layer IEEE802.11p and the upper layer IEEE1609, or a cellular communication protocol. May be implemented. Dedicated communications I / F 7630 typically include Vehicle to Vehicle communications, Vehicle to Infrastructure communications, Vehicle to Home communications, and Vehicle to Pedestrian. ) Carry out V2X communication, a concept that includes one or more of the communications.

測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。 The positioning unit 7640 receives, for example, a GNSS signal from a GNSS (Global Navigation Satellite System) satellite (for example, a GPS signal from a GPS (Global Positioning System) satellite) and executes positioning, and performs positioning, and the latitude, longitude, and altitude of the vehicle. Generate location information including. The positioning unit 7640 may specify the current position by exchanging signals with the wireless access point, or may acquire position information from a terminal such as a mobile phone, PHS, or smartphone having a positioning function.

ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。 The beacon receiving unit 7650 receives, for example, a radio wave or an electromagnetic wave transmitted from a radio station or the like installed on a road, and acquires information such as a current position, a traffic jam, a road closure, or a required time. The function of the beacon receiving unit 7650 may be included in the above-mentioned dedicated communication I / F 7630.

車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。 The in-vehicle device I / F 7660 is a communication interface that mediates the connection between the microcomputer 7610 and various in-vehicle devices 7760 existing in the vehicle. The in-vehicle device I / F7660 may establish a wireless connection using a wireless communication protocol such as wireless LAN, Bluetooth®, NFC (Near Field Communication) or WUSB (Wireless USB). In addition, the in-vehicle device I / F7660 is via a connection terminal (and a cable if necessary) (not shown), USB (Universal Serial Bus), HDMI (registered trademark) (High-Definition Multimedia Interface, or MHL (Mobile High)). -Definition Link) and other wired connections may be established. The in-vehicle device 7760 includes, for example, at least one of a passenger's mobile device or wearable device, or information device carried in or attached to the vehicle. Further, the in-vehicle device 7760 may include a navigation device for searching a route to an arbitrary destination. The in-vehicle device I / F 7660 may be a control signal to and from these in-vehicle devices 7760. Or exchange the data signal.

車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。 The vehicle-mounted network I / F 7680 is an interface that mediates communication between the microcomputer 7610 and the communication network 7010. The vehicle-mounted network I / F7680 transmits / receives signals and the like according to a predetermined protocol supported by the communication network 7010.

統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。 The microcomputer 7610 of the integrated control unit 7600 is via at least one of general-purpose communication I / F7620, dedicated communication I / F7630, positioning unit 7640, beacon receiving unit 7650, in-vehicle device I / F7660, and in-vehicle network I / F7680. The vehicle control system 7000 is controlled according to various programs based on the information acquired. For example, the microcomputer 7610 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the acquired information inside and outside the vehicle, and outputs a control command to the drive system control unit 7100. May be good. For example, the microcomputer 7610 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. Cooperative control may be performed for the purpose of. In addition, the microcomputer 7610 automatically travels autonomously without relying on the driver's operation by controlling the driving force generator, steering mechanism, braking device, etc. based on the acquired information on the surroundings of the vehicle. Coordinated control may be performed for the purpose of driving or the like.

マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。 The microcomputer 7610 has information acquired via at least one of general-purpose communication I / F 7620, dedicated communication I / F 7630, positioning unit 7640, beacon receiving unit 7650, in-vehicle device I / F 7660, and in-vehicle network I / F 7680. Based on the above, three-dimensional distance information between the vehicle and an object such as a surrounding structure or a person may be generated, and local map information including the peripheral information of the current position of the vehicle may be created. Further, the microcomputer 7610 may predict the danger of a vehicle collision, a pedestrian or the like approaching or entering a closed road, and generate a warning signal based on the acquired information. The warning signal may be, for example, a signal for generating a warning sound or lighting a warning lamp.

音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図21の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。 The audio-image output unit 7670 transmits an output signal of at least one of audio and an image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle. In the example of FIG. 21, an audio speaker 7710, a display unit 7720, and an instrument panel 7730 are exemplified as output devices. The display unit 7720 may include, for example, at least one of an onboard display and a head-up display. The display unit 7720 may have an AR (Augmented Reality) display function. The output device may be other devices such as headphones, wearable devices such as eyeglass-type displays worn by passengers, projectors or lamps other than these devices. When the output device is a display device, the display device displays the results obtained by various processes performed by the microcomputer 7610 or the information received from other control units in various formats such as texts, images, tables, and graphs. Display visually. When the output device is an audio output device, the audio output device converts an audio signal composed of reproduced audio data, acoustic data, or the like into an analog signal and outputs the audio signal audibly.

なお、図21に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。 In the example shown in FIG. 21, at least two control units connected via the communication network 7010 may be integrated as one control unit. Alternatively, each control unit may be composed of a plurality of control units. Further, the vehicle control system 7000 may include another control unit (not shown). Further, in the above description, the other control unit may have a part or all of the functions carried out by any of the control units. That is, as long as information is transmitted and received via the communication network 7010, predetermined arithmetic processing may be performed by any of the control units. Similarly, a sensor or device connected to any control unit may be connected to another control unit, and a plurality of control units may send and receive detection information to and from each other via the communication network 7010. ..

なお、図1から図20を用いて説明した本実施形態に係る測距システム1の各機能を実現するためのコンピュータプログラムを、いずれかの制御ユニット等に実装することができる。また、このようなコンピュータプログラムが格納された、コンピュータで読み取り可能な記録媒体を提供することもできる。記録媒体は、例えば、磁気ディスク、光ディスク、光磁気ディスク、フラッシュメモリ等である。また、上記のコンピュータプログラムは、記録媒体を用いずに、例えばネットワークを介して配信されてもよい。 It should be noted that a computer program for realizing each function of the ranging system 1 according to the present embodiment described with reference to FIGS. 1 to 20 can be mounted on any control unit or the like. It is also possible to provide a computer-readable recording medium in which such a computer program is stored. The recording medium is, for example, a magnetic disk, an optical disk, a magneto-optical disk, a flash memory, or the like. Further, the above computer program may be distributed, for example, via a network without using a recording medium.

以上説明した車両制御システム７０００において、図1から図20を用いて説明した本実施形態に係る測距システム1は、図21に示した応用例の社外情報検出部7420及び撮像部7410のうち少なくとも一方に適用することができる。 In the vehicle control system 7000 described above, the distance measurement system 1 according to the present embodiment described with reference to FIGS. 1 to 20 is at least one of the external information detection unit 7420 and the image pickup unit 7410 of the application example shown in FIG. It can be applied to one.

また、図1から図20を用いて説明した測距システム1の少なくとも一部の構成要素は、図21に示した統合制御ユニット７６００のためのモジュール（例えば、一つのダイで構成される集積回路モジュール）において実現されてもよい。あるいは、図1から図20を用いて説明した測距システム1が、図21に示した車両制御システム７０００の複数の制御ユニットによって実現されてもよい。 Further, at least a part of the components of the ranging system 1 described with reference to FIGS. 1 to 20 is a module for the integrated control unit 7600 shown in FIG. 21 (for example, an integrated circuit composed of one die). It may be realized in the module). Alternatively, the ranging system 1 described with reference to FIGS. 1 to 20 may be realized by a plurality of control units of the vehicle control system 7000 shown in FIG. 21.

前述した実施形態は、以下のような形態としてもよい。 The above-described embodiment may have the following embodiments.

(1)
APD(Avalanche Photo Diode)と、
負電圧を生成する、負電圧生成回路と、
前記APDのカソードと、前記負電圧生成回路と、の間に接続され、前記APDのカソードに負電圧を印加する制御をする、スイッチと、
を備えるAPDセンサ。 (1)
APD (Avalanche Photo Diode) and
A negative voltage generation circuit that generates a negative voltage,
A switch which is connected between the cathode of the APD and the negative voltage generation circuit and controls the application of a negative voltage to the cathode of the APD.
APD sensor with.

(2)
前記スイッチは、n型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であり、ドレインが前記APDのカソードに接続され、ソースが前記負電圧生成回路に接続される、
(1)に記載のAPDセンサ。 (2)
The switch is an n-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), the drain is connected to the cathode of the APD, and the source is connected to the negative voltage generation circuit.
The APD sensor described in (1).

(3)
前記スイッチは、ゲートに前記APDに受光をさせるアクティブ状態と、前記APDに受光をさせないスタンバイ状態と、を切り替える制御信号に基づく電圧が印加され、前記APDのカソードと前記負電圧生成回路との接続状態を切り替える、
(2)に記載のAPDセンサ。 (3)
A voltage based on a control signal is applied to the switch to switch between an active state in which the gate receives light from the APD and a standby state in which the APD does not receive light, and the cathode of the APD and the negative voltage generation circuit are connected to each other. Switch states,
The APD sensor described in (2).

(4)
前記制御信号の基準電圧のレベルをシフトする、レベルシフタであって、入力される制御信号の基準電圧を、前記負電圧生成回路の生成する負電圧及び前記APDのカソードに印加される基準電源電圧に変換して、前記スイッチのゲートに印加する、レベルシフタ、
をさらに備える、(3)に記載のAPDセンサ。 (Four)
A level shifter that shifts the level of the reference voltage of the control signal, and the reference voltage of the input control signal is set to the negative voltage generated by the negative voltage generation circuit and the reference power supply voltage applied to the cathode of the APD. A level shifter, which is converted and applied to the gate of the switch.
The APD sensor according to (3), further comprising.

(5)
前記スイッチは、ゲートが接地され、ソースに前記APDに受光をさせるアクティブ状態と、前記APDに受光をさせないスタンバイ状態と、を切り替える制御信号に基づいて前記負電圧生成回路により生成された負電圧を印加することにより、前記APDのカソードと前記負電圧生成回路との接続状態を切り替える、
(2)に記載のAPDセンサ。 (Five)
The switch generates a negative voltage generated by the negative voltage generation circuit based on a control signal that switches between an active state in which the gate is grounded and causes the source to receive light from the APD and a standby state in which the APD does not receive light. By applying, the connection state between the cathode of the APD and the negative voltage generation circuit is switched.
The APD sensor described in (2).

(6)
前記制御信号の基準電圧のレベルをシフトする、レベルシフタであって、入力される制御信号の基準電圧を、前記負電圧生成回路の生成する負電圧及び接地電圧に変換して、前記スイッチのソースに印加する、レベルシフタ、
をさらに備える、(3)に記載のAPDセンサ。 (6)
A level shifter that shifts the level of the reference voltage of the control signal, converts the reference voltage of the input control signal into the negative voltage and the ground voltage generated by the negative voltage generation circuit, and uses the switch as the source of the switch. Apply, level shifter,
The APD sensor according to (3), further comprising.

(7)
複数の前記APDと、当該複数のAPDに対応する複数の前記スイッチと、を備える画素単位で、前記アクティブ状態と、前記スタンバイ状態と、を切り替える、
(4)又は(6)に記載のAPDセンサ。 (7)
Switching between the active state and the standby state in pixel units including the plurality of APDs and the plurality of switches corresponding to the plurality of APDs.
The APD sensor according to (4) or (6).

(8)
前記APDのカソードの基準電圧を制御する、基準電圧制御回路、
をさらに備える、(7)に記載のAPDセンサ。 (8)
A reference voltage control circuit that controls the reference voltage of the cathode of the APD,
The APD sensor according to (7), further comprising.

(9)
前記基準電圧制御回路は、前記アクティブ状態において前記APDのカソードに印加する電圧よりも、前記スタンバイ状態において前記APDのカソードに印加する電圧を低く制御する、
(8)に記載のAPDセンサ。 (9)
The reference voltage control circuit controls the voltage applied to the cathode of the APD in the standby state to be lower than the voltage applied to the cathode of the APD in the active state.
The APD sensor according to (8).

(10)
前記基準電圧制御回路は、前記スタンバイ状態において前記APDのカソードに接地電位を印加する、
(9)に記載のAPDセンサ。 (Ten)
The reference voltage control circuit applies a ground potential to the cathode of the APD in the standby state.
The APD sensor according to (9).

(11)
前記レベルシフタは、複数の前記APDごとに備えられる、
(7)から(10)のいずれかに記載のAPDセンサ。 (11)
The level shifter is provided for each of the plurality of APDs.
The APD sensor according to any one of (7) to (10).

(12)
前記基準電圧制御回路は、複数の前記APDごとに備えられる、
(8)から(10)のいずれかに記載のAPDセンサ。 (12)
The reference voltage control circuit is provided for each of the plurality of APDs.
The APD sensor according to any one of (8) to (10).

(13)
発光部と、
(1)から(12)のいずれかに記載のAPDセンサと、
前記発光部が発光する信号及び前記APDセンサにおける前記APDごとのアクティブ状態とスタンバイ状態を切り替える制御信号を、所定のタイミングで出力する、タイミング制御部と、
前記発光部が発光した光の物体における反射光を前記APDセンサで受光した信号に基づいて、前記物体までの距離を算出する、信号処理部と、
を備える、測距システム。 (13)
Light emitting part and
The APD sensor according to any one of (1) to (12),
A timing control unit that outputs a signal emitted by the light emitting unit and a control signal for switching between an active state and a standby state for each APD in the APD sensor at a predetermined timing.
A signal processing unit that calculates the distance to the object based on the signal received by the APD sensor for the reflected light of the light emitted by the light emitting unit.
A range-finding system.

前記APDは、SPADである、
(1)から(12)のいずれかに記載のAPDセンサ。 The APD is a SPAD,
The APD sensor according to any one of (1) to (12).

前記APDは、SPADである、
(13)に記載の測距システム。 The APD is a SPAD,
The ranging system according to (13).

本開示の態様は、前述した実施形態に限定されるものではなく、想到しうる種々の変形も含むものであり、本開示の効果も前述の内容に限定されるものではない。各実施形態における構成要素は、適切に組み合わされて適用されてもよい。すなわち、特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。 The embodiments of the present disclosure are not limited to the above-described embodiments, but include various possible modifications, and the effects of the present disclosure are not limited to the above-mentioned contents. The components in each embodiment may be applied in appropriate combinations. That is, various additions, changes and partial deletions are possible without departing from the conceptual idea and purpose of the present disclosure derived from the contents specified in the claims and their equivalents.

1: 測距システム、
10: 発光部、
2: APDセンサ、
20: タイミング制御部、21: 受光部、22: 信号処理部、23: 負電圧生成回路、24: 制御部、25: 記憶部、
230: p型MOSFET、231: n型MOSFET、232: キャパシタ、233, 234: n型MOSFET,
30: 読出部、31: SPAD、32: インバータ、33: 電流源、34: スイッチ、35: レベルシフタ、
Ln: 低電位側レベルシフタ、
350, 351: インバータ、352, 353, 354, 355: MOS、356: インバータ、
Lp: 高電位側レベルシフタ、
360, 361: インバータ、362, 363, 364, 365: MOS、366: インバータ、
40: レベルシフタ、41: CMOS、
Ln11, Ln12, L221, Ln22, Ln31, Ln41, Ln42: 低電位側レベルシフタ、
Lp31, Lp41, Lp42: 高電位側レベルシフタ、
I01, I11, I12, I21, I22: インバータ、
M01, M02, M11, M12, M13, M14, M21, M22, M23, M24, M31, M32, M33, M34, M35, M36, M41, M42, M43, M44, M45, M46, M47, M48, M49: MOS 1: Distance measurement system,
10: Light emitting part,
2: APD sensor,
20: Timing control unit, 21: Light receiving unit, 22: Signal processing unit, 23: Negative voltage generation circuit, 24: Control unit, 25: Storage unit,
230: p-type MOSFET, 231: n-type MOSFET, 232: capacitor, 233, 234: n-type MOSFET,
30: Read section, 31: SPAD, 32: Inverter, 33: Current source, 34: Switch, 35: Level shifter,
Ln: Low potential side level shifter,
350, 351: Inverter, 352, 353, 354, 355: MOS, 356: Inverter,
Lp: High potential side level shifter,
360, 361: Inverter, 362, 363, 364, 365: MOS, 366: Inverter,
40: Level shifter, 41: CMOS,
Ln11, Ln12, L221, Ln22, Ln31, Ln41, Ln42: Low potential side level shifter,
Lp31, Lp41, Lp42: High potential side level shifter,
I01, I11, I12, I21, I22: Inverter,
M01, M02, M11, M12, M13, M14, M21, M22, M23, M24, M31, M32, M33, M34, M35, M36, M41, M42, M43, M44, M45, M46, M47, M48, M49: MOS

Claims (13)

APD(Avalanche Photo Diode)と、
負電圧を生成する、負電圧生成回路と、
前記APDのカソードと、前記負電圧生成回路と、の間に接続され、前記APDのカソードに負電圧を印加する制御をする、スイッチと、
を備えるAPDセンサ。 APD (Avalanche Photo Diode) and
A negative voltage generation circuit that generates a negative voltage,
A switch which is connected between the cathode of the APD and the negative voltage generation circuit and controls the application of a negative voltage to the cathode of the APD.
APD sensor with. 前記スイッチは、n型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であり、ドレインが前記APDのカソードに接続され、ソースが前記負電圧生成回路に接続される、
請求項1に記載のAPDセンサ。 The switch is an n-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), the drain is connected to the cathode of the APD, and the source is connected to the negative voltage generation circuit.
The APD sensor according to claim 1. 前記スイッチは、ゲートに前記APDに受光をさせるアクティブ状態と、前記APDに受光をさせないスタンバイ状態と、を切り替える制御信号に基づく電圧が印加され、前記APDのカソードと前記負電圧生成回路との接続状態を切り替える、
請求項2に記載のAPDセンサ。 A voltage based on a control signal is applied to the switch to switch between an active state in which the gate receives light from the APD and a standby state in which the APD does not receive light, and the cathode of the APD and the negative voltage generation circuit are connected to each other. Switch states,
The APD sensor according to claim 2. 前記制御信号の基準電圧のレベルをシフトする、レベルシフタであって、入力される制御信号の基準電圧を、前記負電圧生成回路の生成する負電圧及び前記APDのカソードに印加される基準電源電圧に変換して、前記スイッチのゲートに印加する、レベルシフタ、
をさらに備える、請求項3に記載のAPDセンサ。 A level shifter that shifts the level of the reference voltage of the control signal, and the reference voltage of the input control signal is set to the negative voltage generated by the negative voltage generation circuit and the reference power supply voltage applied to the cathode of the APD. A level shifter, which is converted and applied to the gate of the switch.
The APD sensor according to claim 3, further comprising. 前記スイッチは、ゲートが接地され、ソースに前記APDに受光をさせるアクティブ状態と、前記APDに受光をさせないスタンバイ状態と、を切り替える制御信号に基づいて前記負電圧生成回路により生成された負電圧を印加することにより、前記APDのカソードと前記負電圧生成回路との接続状態を切り替える、
請求項2に記載のAPDセンサ。 The switch generates a negative voltage generated by the negative voltage generation circuit based on a control signal that switches between an active state in which the gate is grounded and causes the source to receive light from the APD and a standby state in which the APD does not receive light. By applying, the connection state between the cathode of the APD and the negative voltage generation circuit is switched.
The APD sensor according to claim 2. 前記制御信号の基準電圧のレベルをシフトする、レベルシフタであって、入力される制御信号の基準電圧を、前記負電圧生成回路の生成する負電圧及び接地電圧に変換して、前記スイッチのソースに印加する、レベルシフタ、
をさらに備える、請求項3に記載のAPDセンサ。 A level shifter that shifts the level of the reference voltage of the control signal, converts the reference voltage of the input control signal into the negative voltage and the ground voltage generated by the negative voltage generation circuit, and uses the switch as the source of the switch. Apply, level shifter,
The APD sensor according to claim 3, further comprising. 複数の前記APDと、当該複数のAPDに対応する複数の前記スイッチと、を備える画素単位で、前記アクティブ状態と、前記スタンバイ状態と、を切り替える、
請求項4に記載のAPDセンサ。 Switching between the active state and the standby state in pixel units including the plurality of APDs and the plurality of switches corresponding to the plurality of APDs.
The APD sensor according to claim 4. 前記APDのカソードの基準電圧を制御する、基準電圧制御回路、
をさらに備える、請求項7に記載のAPDセンサ。 A reference voltage control circuit that controls the reference voltage of the cathode of the APD,
7. The APD sensor according to claim 7. 前記基準電圧制御回路は、前記アクティブ状態において前記APDのカソードに印加する電圧よりも、前記スタンバイ状態において前記APDのカソードに印加する電圧を低く制御する、
請求項8に記載のAPDセンサ。 The reference voltage control circuit controls the voltage applied to the cathode of the APD in the standby state to be lower than the voltage applied to the cathode of the APD in the active state.
The APD sensor according to claim 8. 前記基準電圧制御回路は、前記スタンバイ状態において前記APDのカソードに接地電位を印加する、
請求項9に記載のAPDセンサ。 The reference voltage control circuit applies a ground potential to the cathode of the APD in the standby state.
The APD sensor according to claim 9. 前記レベルシフタは、複数の前記APDごとに備えられる、
請求項7に記載のAPDセンサ。 The level shifter is provided for each of the plurality of APDs.
The APD sensor according to claim 7. 前記基準電圧制御回路は、複数の前記APDごとに備えられる、
請求項8に記載のAPDセンサ。 The reference voltage control circuit is provided for each of the plurality of APDs.
The APD sensor according to claim 8. 発光部と、
請求項1に記載のAPDセンサと、
前記発光部が発光する信号及び前記APDセンサにおける前記APDごとに、ゲートに前記APDに受光をさせるアクティブ状態と、前記APDに受光をさせないスタンバイ状態と、を切り替える制御信号を、所定のタイミングで出力する、タイミング制御部と、
前記発光部が発光した光の物体における反射光を前記APDセンサで受光した信号に基づいて、前記物体までの距離を算出する、信号処理部と、
を備える、測距システム。 Light emitting part and
The APD sensor according to claim 1 and
A control signal for switching between an active state in which the gate receives light from the APD and a standby state in which the APD does not receive light is output at a predetermined timing for each of the signal emitted by the light emitting unit and the APD in the APD sensor. The timing control unit and
A signal processing unit that calculates the distance to the object based on the signal received by the APD sensor for the reflected light of the light emitted by the light emitting unit.
A range-finding system.
JP2020191035A 2020-11-17 2020-11-17 Apd sensor and distance measurement system Pending JP2022080071A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020191035A JP2022080071A (en) 2020-11-17 2020-11-17 Apd sensor and distance measurement system
PCT/JP2021/039960 WO2022107570A1 (en) 2020-11-17 2021-10-29 Apd sensor and distance measurement system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020191035A JP2022080071A (en) 2020-11-17 2020-11-17 Apd sensor and distance measurement system

Publications (1)

Publication Number Publication Date
JP2022080071A true JP2022080071A (en) 2022-05-27

Family

ID=81708718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020191035A Pending JP2022080071A (en) 2020-11-17 2020-11-17 Apd sensor and distance measurement system

Country Status (2)

Country Link
JP (1) JP2022080071A (en)
WO (1) WO2022107570A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260719A (en) * 1996-03-21 1997-10-03 Hirakawa Hewtec Kk Light receiving circuit
TWI544303B (en) * 2015-01-30 2016-08-01 財團法人工業技術研究院 System and method for controlling excess bias of single photon avalanche photo diode
WO2019221799A1 (en) * 2018-05-17 2019-11-21 Hi Llc Stacked photodetector assemblies
JP2020034521A (en) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 Light receiving element and distance measuring system

Also Published As

Publication number Publication date
WO2022107570A1 (en) 2022-05-27

Similar Documents

Publication Publication Date Title
CN107851656B (en) Imaging device and distance measurement system
US11895398B2 (en) Imaging device and imaging system
EP4099684A1 (en) Imaging device and imaging method
JPWO2020158322A1 (en) Light receiving element, solid-state image sensor and ranging device
JP7511562B2 (en) Light receiving device, control method for light receiving device, and distance measuring device
JP2021128084A (en) Ranging device and ranging method
JP2020094849A (en) Light detector and distance measuring device
CN116547820A (en) Light receiving device and distance measuring apparatus
US20220120875A1 (en) Photodetector, driving method of photodetector, and distance measuring device
WO2022044686A1 (en) Apd sensor and distance measurement system
WO2022107570A1 (en) Apd sensor and distance measurement system
US20230247323A1 (en) Imaging device and imaging method
WO2021153428A1 (en) Imaging device, electronic apparatus, and imaging method
WO2021161858A1 (en) Rangefinder and rangefinding method
WO2023248855A1 (en) Light detection device and electronic apparatus
WO2023181663A1 (en) Comparator, amplifier, and solid-state imaging device
WO2023223928A1 (en) Distance measurement device and distance measurement system
WO2024075492A1 (en) Solid-state imaging device, and comparison device
WO2022186040A1 (en) Image capturing device, method for driving same, and electronic appliance
WO2023162734A1 (en) Distance measurement device
WO2022065032A1 (en) Imaging device and imaging method
WO2022102549A1 (en) Solid-state imaging device
WO2024095625A1 (en) Rangefinder and rangefinding method
WO2024070523A1 (en) Light detection element and electronic device
WO2023032298A1 (en) Solid-state imaging device