JP2022078766A - 半導体装置および時計 - Google Patents
半導体装置および時計 Download PDFInfo
- Publication number
- JP2022078766A JP2022078766A JP2020189663A JP2020189663A JP2022078766A JP 2022078766 A JP2022078766 A JP 2022078766A JP 2020189663 A JP2020189663 A JP 2020189663A JP 2020189663 A JP2020189663 A JP 2020189663A JP 2022078766 A JP2022078766 A JP 2022078766A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- signal
- frequency dividing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 230000010355 oscillation Effects 0.000 claims description 39
- 239000013078 crystal Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000002265 prevention Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 26
- 238000012937 correction Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 241000196134 Osmunda regalis Species 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004128 high performance liquid chromatography Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000007889 Osmunda cinnamomea Nutrition 0.000 description 2
- 244000119329 Osmunda cinnamomea Species 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electric Clocks (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】動作安定性の向上と、消費電力の増大の抑制を実現でき、製造コストの増大も防止できる半導体装置および時計を提供すること。【解決手段】半導体装置は、第1の周期で駆動されて前記第1の周期で第1クロック信号を出力する第1回路と、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第1の周期よりも短い第2の周期の第2クロック信号と、前記第1クロック信号とが入力される分周回路と、前記第1クロック信号の入力に応じて前記分周回路から出力される信号が入力される第2回路と、を備える。【選択図】図2
Description
本発明は半導体装置およびこの半導体装置を用いた時計に関する。
従来から、特許文献1に記載されたように、電子回路の低電力化の観点で用いられる回路素子として、SOI構造(Silicon on Insulator)を有するMOSFET(metal-oxide-semiconductor field-effect transistor)が知られている。SOI構造のMOSFETは、接合容量の低減としきい値電圧を低くすることによって動作電圧を低下でき、この回路素子を用いることで電子回路を低電力化できる。また、SOI構造のMOSFETのなかでもボディ領域を他の領域と電気的に接続しないで、その電位を浮遊させるFB型(Floating Body)のMOSFETは、OFF状態のときのリーク電流を増加させずにしきい値電圧を低く設定することができ、低消費電力化に適している。
SOI構造のFB型MOSFETは、動作を開始した直後においては、MOSFETのしきい値電圧の絶対値は低くなっており、より多くのドレイン電流Idを流す。そして、動作を続けている間にしきい値電圧の絶対値が高くなり、ドレイン電流Idが徐々に小さくなり、一定の電流を流すようになる。
この現象について、FB型MOSFETが安定状態になるまでには、ある程度の時間を要する。このため、長い時間OFFしていたFB型MOSFETを短い時間だけONさせるような動作、もしくは長い時間ONしていたFB型MOSFETを短い時間だけOFFするような動作においては、ドレイン電流Idの設計値よりも多く流れたり、リーク電流が多く流れすぎることにつながり、FB型MOSFETの誤動作が発生する原因となる。
この現象について、FB型MOSFETが安定状態になるまでには、ある程度の時間を要する。このため、長い時間OFFしていたFB型MOSFETを短い時間だけONさせるような動作、もしくは長い時間ONしていたFB型MOSFETを短い時間だけOFFするような動作においては、ドレイン電流Idの設計値よりも多く流れたり、リーク電流が多く流れすぎることにつながり、FB型MOSFETの誤動作が発生する原因となる。
この対策として、特許文献1は、各FB型MOSFETのしきい値電圧を、入力される周波数に応じて変更し、動作安定性の向上と、消費電力の増大の抑制を図っていた。
しかしながら、各FB型MOSFETのしきい値電圧を、入力される周波数に応じて変更するためには、ガラスマスクや製造工程の追加などが必要となり、FB型MOSFETを有する半導体装置の製造コストが増加する。
本開示の半導体装置は、第1の周期で駆動されて前記第1の周期で第1クロック信号を出力する第1回路と、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第1の周期よりも短い第2の周期の第2クロック信号と、前記第1クロック信号とが入力される分周回路と、前記第1クロック信号の入力に応じて前記分周回路から出力される信号が入力される第2回路と、を備えることを特徴とする。
本開示の時計は、前記半導体装置を備えることを特徴とする。
[実施形態]
以下、本開示の実施形態の時計1を図面に基づいて説明する。
図1は、時計1を示す正面図である。本実施形態では、時計1は電子制御式機械時計として構成される。
図1に示すように、時計1は、ユーザーの手首に装着される腕時計であり、円筒状の外装ケース2を備え、外装ケース2の内周側に、文字板3が配置されている。外装ケース2の二つの開口のうち、表面側の開口は、カバーガラスで塞がれており、裏面側の開口は裏蓋で塞がれている。
以下、本開示の実施形態の時計1を図面に基づいて説明する。
図1は、時計1を示す正面図である。本実施形態では、時計1は電子制御式機械時計として構成される。
図1に示すように、時計1は、ユーザーの手首に装着される腕時計であり、円筒状の外装ケース2を備え、外装ケース2の内周側に、文字板3が配置されている。外装ケース2の二つの開口のうち、表面側の開口は、カバーガラスで塞がれており、裏面側の開口は裏蓋で塞がれている。
時計1は、外装ケース2内に収容された図示略のムーブメントと、時刻情報を表示する時針4A、分針4B、秒針4Cとを備えている。文字板3には、カレンダー小窓3Aが設けられており、カレンダー小窓3Aから、日車6が視認可能となっている。また、文字板3には、時刻を指示するためのアワーマーク3Bや、パワーリザーブ針5で持続時間を指示する扇形のサブダイヤル3Cが設けられている。
外装ケース2の側面には、りゅうず7が設けられている。りゅうず7は、時計1の中心に向かって押し込まれた0段位置から1段位置および2段位置に引き出されて移動することができる。
りゅうず7を1段位置に引いて回転すると、日車6を移動して日付を合わせることができる。りゅうず7を2段位置に引くと秒針4Cが停止し、2段位置でりゅうず7を回転すると、時針4A、分針4Bが移動して時刻を合わせることができる。りゅうず7による日車6や時針4A、分針4Bの修正方法は、従来の時計と同様であるため説明を省略する。
りゅうず7を1段位置に引いて回転すると、日車6を移動して日付を合わせることができる。りゅうず7を2段位置に引くと秒針4Cが停止し、2段位置でりゅうず7を回転すると、時針4A、分針4Bが移動して時刻を合わせることができる。りゅうず7による日車6や時針4A、分針4Bの修正方法は、従来の時計と同様であるため説明を省略する。
また、りゅうず7を0段位置で回転すると、後述するぜんまい40を巻き上げることができる。そして、ぜんまい40の巻き上げに連動して、パワーリザーブ針5が移動する。本実施形態の時計1は、ぜんまい40をフルに巻き上げた場合に、約40時間の持続時間を確保できる。
[時計の概略構成]
図2は、時計1の概略構成を示すブロック図である。
図2に示すように、時計1は、半導体装置であるIC10と、ぜんまい40と、増速輪列50と、時刻表示部60と、調速機を兼用する発電機70と、水晶振動子80と、整流回路90と、電源回路95とを備えている。時刻表示部60は、時針4A、分針4B、秒針4C、日車6を備えて構成される。なお、本実施形態では、時計1は、所謂年差時計と呼ばれる時間精度を維持可能に構成されている。
図2は、時計1の概略構成を示すブロック図である。
図2に示すように、時計1は、半導体装置であるIC10と、ぜんまい40と、増速輪列50と、時刻表示部60と、調速機を兼用する発電機70と、水晶振動子80と、整流回路90と、電源回路95とを備えている。時刻表示部60は、時針4A、分針4B、秒針4C、日車6を備えて構成される。なお、本実施形態では、時計1は、所謂年差時計と呼ばれる時間精度を維持可能に構成されている。
水晶振動子80は、後述する発振回路11で駆動されて発振信号を発生する。
増速輪列50は、ぜんまい40の駆動力を、時針4A、分針4B、秒針4C、パワーリザーブ針5、日車6と、後述する発電機70のローターとに伝達する。
増速輪列50は、ぜんまい40の駆動力を、時針4A、分針4B、秒針4C、パワーリザーブ針5、日車6と、後述する発電機70のローターとに伝達する。
発電機70は、図示を略すが、ローター、ステーター、コイルを備えて構成されている。発電機70で発電された電気的エネルギーは、整流回路90を介して、電源回路95に充電され、電源回路95はIC10を駆動する。また、発電機70は、コイルをショートさせてブレーキ力を発生させてローターの回転制御を行うブレーキ回路を備え、これにより調速機としても機能する。
整流回路90は、昇圧整流、全波整流、半波整流、トランジスター整流等からなり、発電機70からの交流出力を昇圧、整流して、電源回路95に充電供給するものである。
整流回路90は、昇圧整流、全波整流、半波整流、トランジスター整流等からなり、発電機70からの交流出力を昇圧、整流して、電源回路95に充電供給するものである。
[IC]
IC10は、発振回路11と、分周回路12と、回転検出回路13と、制動制御回路14と、温度補償機能部20とを備える。なお、ICは、Integrated Circuitの略語である。
IC10は、発振回路11と、分周回路12と、回転検出回路13と、制動制御回路14と、温度補償機能部20とを備える。なお、ICは、Integrated Circuitの略語である。
発振回路11は、水晶振動子80の発振で発生する所定周波数の発振信号を分周回路12に出力する水晶発振回路である。本実施形態では、発振回路11は、32768Hzの発振信号を発生する。
分周回路12は、発振回路11の出力を分周して、所定の周波数の分周信号を作成し、制動制御回路14と、後述する温度補償機能制御回路21および分周回路34に出力する。本実施形態の分周回路12は、少なくとも160秒周期の分周信号と、20秒周期の分周信号とを出力可能とされている。
分周回路12は、発振回路11の出力を分周して、所定の周波数の分周信号を作成し、制動制御回路14と、後述する温度補償機能制御回路21および分周回路34に出力する。本実施形態の分周回路12は、少なくとも160秒周期の分周信号と、20秒周期の分周信号とを出力可能とされている。
回転検出回路13は、発電機70に接続された図示略の波形整形回路とモノマルチバイブレーターとで構成され、発電機70のローターの回転検出信号を制動制御回路14に出力する。
制動制御回路14は、回転検出回路13から出力される回転検出信号と、分周回路12から出力される基準信号とを比較し、発電機70の調速を行うための制動制御信号を発電機70のブレーキ回路に出力する。
なお、本実施形態では、基準信号は、通常運針時のローターの基準回転速度に合わせた信号である。したがって、制動制御回路14は、ローターの回転速度に応じた回転検出信号と基準信号との差に応じて制動制御信号を出力することで、ブレーキ回路によるブレーキ力を調整し、ローターの回転を制御する。
制動制御回路14は、回転検出回路13から出力される回転検出信号と、分周回路12から出力される基準信号とを比較し、発電機70の調速を行うための制動制御信号を発電機70のブレーキ回路に出力する。
なお、本実施形態では、基準信号は、通常運針時のローターの基準回転速度に合わせた信号である。したがって、制動制御回路14は、ローターの回転速度に応じた回転検出信号と基準信号との差に応じて制動制御信号を出力することで、ブレーキ回路によるブレーキ力を調整し、ローターの回転を制御する。
[温度補償機能部]
温度補償機能部20は、水晶振動子80等の温度特性を補償して発振周波数の変動を抑制するものであり、温度補償機能制御回路21と、温度補償回路30とを備える。
温度補償機能部20は、水晶振動子80等の温度特性を補償して発振周波数の変動を抑制するものであり、温度補償機能制御回路21と、温度補償回路30とを備える。
温度補償機能制御回路21は、分周回路12からの信号が入力され、予め設定された第1の周期で温度補償回路30を動作させている。本実施形態では、分周回路12から160秒周期の信号が温度補償機能制御回路21に入力され、温度補償機能制御回路21は、温度補償回路30を160秒周期で1秒間動作させ、159秒間は停止するように制御している。このため、温度補償回路30は、温度補償機能制御回路21によって、第1の周期である160秒周期で駆動される。
温度補償回路30は、温度センサー31、温度補正テーブル記憶部32、個体差補正データ記憶部33、分周回路34、演算回路35、論理緩急回路36、周波数調整制御回路37を備える。温度補償回路30は、分周回路12から出力する基準信号の温度等による変動を一定の周期で補償することで、水晶振動子80の温度による発振周波数の変動を抑制する温度補償機能動作を実行する。なお、本実施形態では、温度センサー31の測定温度に応じて歩度を調整する動作を、温度補償機能動作と称する。
温度センサー31は、測定温度に応じた出力、すなわち、時計1が使用されている環境の温度に応じた出力を分周回路34に入力する。温度センサー31としては、ダイオードを使用したものや、CR発振回路を使用したものが利用でき、ダイオードやCR発振回路の温度特性を利用して変化する出力信号で現在の温度を検出している。本実施形態では、出力信号を波形整形すれば、すぐにデジタル信号処理が可能なCR発振回路を、温度センサー31として使用している。すなわち、環境温度により、温度センサー31であるCR発振回路から出力される信号の周波数が変化し、演算回路35はその周波数により温度を検出している。また、CR発振回路を定電流で駆動するように構成すると、温度センサー31の駆動電流は定電流値で決まるため、設計により電流値をコントロール可能となり、低消費電流化し易くなる。定電流駆動型のCR発振回路は低電圧駆動、低消費電流化が可能なため、時計1に温度補償機能を付ける場合の温度センサー31として適している。
この温度センサー31は、前記第1の周期で駆動される本開示の第1回路であり、さらに感温発振回路の一例である。第1回路である温度センサー31は、第1の周期つまり160秒周期で1秒間駆動され、環境温度つまり測定温度に応じた周波数の信号を第1クロック信号として出力する。
この温度センサー31は、前記第1の周期で駆動される本開示の第1回路であり、さらに感温発振回路の一例である。第1回路である温度センサー31は、第1の周期つまり160秒周期で1秒間駆動され、環境温度つまり測定温度に応じた周波数の信号を第1クロック信号として出力する。
温度補正テーブル記憶部32は、理想的な水晶振動子80、および、理想的な温度センサー31の場合に、ある温度でどれだけ歩度を補償すればよいかが設定された温度補正テーブルを記憶している。すなわち、温度補正テーブル記憶部32は、水晶振動子80および温度センサー31で共通の温度補正テーブルを記憶している。
また、水晶振動子80や温度センサー31には製造による個体差が生じる。個体差としては、例えば、水晶振動子80の温度特性の2次係数、水晶振動子80の頂点温度、水晶振動子80の頂点歩度、温度センサー31の出力周波数、発振回路11の負荷容量等が挙げられる。そこで、予め製造や検査の工程で測定した、水晶振動子80の特性や、温度センサー31の特性を基に、どれだけ個体差を補正すれば良いかを設定した個体差補正データが個体差補正データ記憶部33に書き込まれている。なお、本実施形態では、温度補償機能動作の中で、上記した水晶振動子80や温度センサー31の個体差を補償する動作を個体差温度補償動作と称する。
温度補正テーブル記憶部32は、マスクROMを利用している。マスクROMを利用するのは、半導体メモリーの中で最も単純なため、集積度を高くし、面積を小さくできるためである。
個体差補正データ記憶部33は、不揮発性メモリーで構成され、特にFAMOSを使用している。FAMOSは、書込み後の電流値が低い事や、不揮発性メモリーの中で比較的低い電圧でデータ書き込みが可能なためである。
また、水晶振動子80や温度センサー31には製造による個体差が生じる。個体差としては、例えば、水晶振動子80の温度特性の2次係数、水晶振動子80の頂点温度、水晶振動子80の頂点歩度、温度センサー31の出力周波数、発振回路11の負荷容量等が挙げられる。そこで、予め製造や検査の工程で測定した、水晶振動子80の特性や、温度センサー31の特性を基に、どれだけ個体差を補正すれば良いかを設定した個体差補正データが個体差補正データ記憶部33に書き込まれている。なお、本実施形態では、温度補償機能動作の中で、上記した水晶振動子80や温度センサー31の個体差を補償する動作を個体差温度補償動作と称する。
温度補正テーブル記憶部32は、マスクROMを利用している。マスクROMを利用するのは、半導体メモリーの中で最も単純なため、集積度を高くし、面積を小さくできるためである。
個体差補正データ記憶部33は、不揮発性メモリーで構成され、特にFAMOSを使用している。FAMOSは、書込み後の電流値が低い事や、不揮発性メモリーの中で比較的低い電圧でデータ書き込みが可能なためである。
分周回路34は、温度センサー31から出力される第1クロック信号をカウントするカウンター回路として機能し、温度補償回路30が動作する1秒間に温度センサー31から出力される信号数をカウントすることで、温度センサー31の出力信号の周波数、つまり温度センサー31による温度測定値に対応する信号を演算回路35に出力する。
演算回路35は、温度センサー31の測定温度と、温度補正テーブル記憶部32に記憶された温度補正テーブルと、個体差補正データ記憶部33に記憶された個体差補正データとを利用して、歩度の補正量を演算する。そして、演算回路35は、その演算結果を論理緩急回路36および周波数調整制御回路37に出力する。すなわち、本実施形態の温度補償機能動作では、温度センサー31による温度測定動作および温度補正テーブル記憶部32からの温度補正テーブルの読み出し動作に加えて、個体差補正データ記憶部33からの個体差補正データの読み出し動作を行うことで、個体差温度補償動作を実行する。
演算回路35は、温度センサー31の測定温度と、温度補正テーブル記憶部32に記憶された温度補正テーブルと、個体差補正データ記憶部33に記憶された個体差補正データとを利用して、歩度の補正量を演算する。そして、演算回路35は、その演算結果を論理緩急回路36および周波数調整制御回路37に出力する。すなわち、本実施形態の温度補償機能動作では、温度センサー31による温度測定動作および温度補正テーブル記憶部32からの温度補正テーブルの読み出し動作に加えて、個体差補正データ記憶部33からの個体差補正データの読み出し動作を行うことで、個体差温度補償動作を実行する。
論理緩急回路36は、分周回路12の各分周段に所定のタイミングでセットもしくはリセット信号を入力することで、デジタル的に基準信号の周期を長くしたり、短くしたりする回路である。
周波数調整制御回路37は、発振回路11の付加容量を調整することにより、発振回路11の発振周波数そのものを調整する回路である。発振回路11は付加容量を大きくすると、発振周波数が小さくなるため、時刻を遅らすことができる。逆に、付加容量を小さくすると、発振周波数が大きくなるため、時刻を進ませることができる。
このように、本実施形態では、論理緩急回路36と周波数調整制御回路37とを組み合わせて、歩度を調整する。
周波数調整制御回路37は、発振回路11の付加容量を調整することにより、発振回路11の発振周波数そのものを調整する回路である。発振回路11は付加容量を大きくすると、発振周波数が小さくなるため、時刻を遅らすことができる。逆に、付加容量を小さくすると、発振周波数が大きくなるため、時刻を進ませることができる。
このように、本実施形態では、論理緩急回路36と周波数調整制御回路37とを組み合わせて、歩度を調整する。
[分周回路]
分周回路34は、n個のフリップフロップ回路100がn段に亘って連なる構造、すなわちn個のフリップフロップ回路100が直列にn段接続された構造を有する。フリップフロップ回路100は、例えば、準スタティック型Tフリップフロップ回路である。以下の説明では、フリップフロップ回路100をFF回路100と称する。
分周回路34では、1段目のFF回路100の入力端子が温度センサー31に接続され、1段目のFF回路100の出力端子が2段目のFF回路100の入力端子に接続されている。同様に、nが3以上の場合は、n-1段目のFF回路100の出力端子がn番目のFF回路100の入力端子に接続され、n-1段目のFF回路100の出力端子が、n番目のFF回路100の出力端子にそれぞれ接続されている。
分周回路34は、n個のフリップフロップ回路100がn段に亘って連なる構造、すなわちn個のフリップフロップ回路100が直列にn段接続された構造を有する。フリップフロップ回路100は、例えば、準スタティック型Tフリップフロップ回路である。以下の説明では、フリップフロップ回路100をFF回路100と称する。
分周回路34では、1段目のFF回路100の入力端子が温度センサー31に接続され、1段目のFF回路100の出力端子が2段目のFF回路100の入力端子に接続されている。同様に、nが3以上の場合は、n-1段目のFF回路100の出力端子がn番目のFF回路100の入力端子に接続され、n-1段目のFF回路100の出力端子が、n番目のFF回路100の出力端子にそれぞれ接続されている。
温度センサー31から出力される第1クロック信号が分周回路34に入力されると、分周回路34の各FF回路100の出力が順次変化し、各FF回路100の出力がハイレベルであるかローレベルであるかによって、分周回路34に入力される信号数をカウントできる。すなわち、分周回路34は2進数のカウンターとして機能する。
分周回路34を構成するFF回路100は、図3に示すように、クロックドインバーター110、130、140、150と、インバーター120、160とを有する。インバーター120、160は、AND回路120A、160Aと、NOR回路120B、160Bとの組み合わせによりそれぞれ構成されている。
クロックドインバーター110、130、140、150には、それぞれ入力端子C又は入力端子XCの一方が設けられている。ここで、入力端子Cに入力される信号、即ち、入力信号Cは、温度センサー31の出力信号である。また、入力端子XCに入力される信号、即ち、入力信号XCは、入力信号Cを反転させた信号である。
また、インバーター120、160には、セット端子Sと、リセット端子XRとがそれぞれ接続されている。
クロックドインバーター110、130、140、150には、それぞれ入力端子C又は入力端子XCの一方が設けられている。ここで、入力端子Cに入力される信号、即ち、入力信号Cは、温度センサー31の出力信号である。また、入力端子XCに入力される信号、即ち、入力信号XCは、入力信号Cを反転させた信号である。
また、インバーター120、160には、セット端子Sと、リセット端子XRとがそれぞれ接続されている。
クロックドインバーター110、130、140、150と、インバーター120、160との接続関係を説明すると、クロックドインバーター110の出力端子は、インバーター120の入力端子、具体的にはAND回路120Aの入力端子と、クロックドインバーター130の出力端子とに接続されている。
インバーター120の出力端子、具体的にはNOR回路120Bの出力端子と、クロックドインバーター130の入力端子は、クロックドインバーター140の入力端子に接続されている。
クロックドインバーター140の出力端子は、クロックドインバーター110の入力端子と、クロックドインバーター150の出力端子と、インバーター160の入力端子、具体的にはAND回路160Aの入力端子と、出力端子Qとに接続されている。
クロックドインバーター150の入力端子と、インバーター160の出力端子、具体的にはNOR回路160Bの出力端子とは、出力端子XQに接続されている。
インバーター120の出力端子、具体的にはNOR回路120Bの出力端子と、クロックドインバーター130の入力端子は、クロックドインバーター140の入力端子に接続されている。
クロックドインバーター140の出力端子は、クロックドインバーター110の入力端子と、クロックドインバーター150の出力端子と、インバーター160の入力端子、具体的にはAND回路160Aの入力端子と、出力端子Qとに接続されている。
クロックドインバーター150の入力端子と、インバーター160の出力端子、具体的にはNOR回路160Bの出力端子とは、出力端子XQに接続されている。
これにより、入力信号Cに同期して、出力端子Qから出力信号Qが出力されると共に、出力端子XQから出力信号XQが出力される。出力信号Qは入力信号Cと比べて周期が2倍、即ち、周波数が1/2の信号であり、出力信号XQは出力信号QのHとLとを反転させた信号である。
インバーター120、160のAND回路120A、160Aの入力端子にはリセット端子XRが接続され、NOR回路120B、160Bの入力端子にはセット端子Sが接続されている。
これらクロックドインバーター110、130、140、150と、インバーター120、160を構成している各トランジスターは、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスター、即ち、FB-PD-SOI-MOSFETからなる。ここで、FB(Floating Body)は、ボディ領域を他の領域と電気的に接続しないでその電位を浮遊させたフローティングボディ型を意味し、PD(Partially Depleted)は、ボディ領域に多数キャリアが存在する中性領域が存在する部分空乏型を意味する。SOI(Silicon on Insulator)は、絶縁膜上にシリコン薄膜を積層した構造を意味し、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)は、金属酸化膜半導体電界効果トランジスターを意味する。
インバーター120、160のAND回路120A、160Aの入力端子にはリセット端子XRが接続され、NOR回路120B、160Bの入力端子にはセット端子Sが接続されている。
これらクロックドインバーター110、130、140、150と、インバーター120、160を構成している各トランジスターは、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスター、即ち、FB-PD-SOI-MOSFETからなる。ここで、FB(Floating Body)は、ボディ領域を他の領域と電気的に接続しないでその電位を浮遊させたフローティングボディ型を意味し、PD(Partially Depleted)は、ボディ領域に多数キャリアが存在する中性領域が存在する部分空乏型を意味する。SOI(Silicon on Insulator)は、絶縁膜上にシリコン薄膜を積層した構造を意味し、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)は、金属酸化膜半導体電界効果トランジスターを意味する。
図4は、クロックドインバーター110の構成例を示す回路図である。クロックドインバーター110は、Nチャネル型のFB-PD-SOI-MOSFET111、112と、Pチャネル型のFB-PD-SOI-MOSFET113、114とを有する。
これらの中で、MOSFET111、113はインバーター本体を構成しており、MOSFET111のソースは例えば接地電位VSSに接続され、MOSFET113のドレインは例えば電源電位VDDに接続されている。また、MOSFET111、113のゲートはそれぞれクロックドインバーター110の入力端子Aに接続されている。
MOSFET112はMOSFET111と出力端子Bとの間に接続され、MOSFET114はMOSFET113と出力端子Bとの間に接続されている。MOSFET112のゲートは入力端子XCに接続され、MOSFET114のゲートは入力端子Cに接続されている。
これらの中で、MOSFET111、113はインバーター本体を構成しており、MOSFET111のソースは例えば接地電位VSSに接続され、MOSFET113のドレインは例えば電源電位VDDに接続されている。また、MOSFET111、113のゲートはそれぞれクロックドインバーター110の入力端子Aに接続されている。
MOSFET112はMOSFET111と出力端子Bとの間に接続され、MOSFET114はMOSFET113と出力端子Bとの間に接続されている。MOSFET112のゲートは入力端子XCに接続され、MOSFET114のゲートは入力端子Cに接続されている。
このクロックドインバーター110では、入力信号CがL、即ち、入力信号XCがHのときは、MOSFET112、114が共にオンするため、クロックドインバーター110は、その名のとおりインバーター、つまり入力端子Aに入力される信号がHであれば出力端子BからLの信号を出力し、入力端子Aに入力される信号がLであれば出力端子BからHの信号を出力する素子として機能する。
一方、入力信号CがH、即ち、入力信号XCがLのときは、MOSFET112、114が共にオフするため、MOSFET111のドレインと出力端子Bとの間が電気的に分離される共に、MOSFET113のソースと出力端子Bとの間が電気的に分離される。従って、出力端子Bの電位はそのままの状態に保持される。
なお、図3に示した他のクロックドインバーター130、140、150も、クロックドインバーター110と同じ構成を有する。
一方、入力信号CがH、即ち、入力信号XCがLのときは、MOSFET112、114が共にオフするため、MOSFET111のドレインと出力端子Bとの間が電気的に分離される共に、MOSFET113のソースと出力端子Bとの間が電気的に分離される。従って、出力端子Bの電位はそのままの状態に保持される。
なお、図3に示した他のクロックドインバーター130、140、150も、クロックドインバーター110と同じ構成を有する。
図5は、AND回路120AおよびNOR回路120Bの複合ゲートで構成されるインバーター120の構成例を示す回路図である。
インバーター120は、Nチャネル型のFB-PD-SOI-MOSFET121~123と、Pチャネル型のFB-PD-SOI-MOSFET124~126とを有する。
MOSFET121、125はインバーター本体を構成しており、MOSFET121のソースは例えば接地電位VSSに接続され、MOSFET125のドレインは例えば電源電位VDDに接続されている。MOSFET121、125のゲートはそれぞれインバーター120の入力端子Aに接続されている。
MOSFET122はMOSFET121と出力端子Bとの間に接続され、MOSFET124はMOSFET125と出力端子Bとの間に接続されている。
MOSFET122のゲートはリセット端子XRに接続され、MOSFET124のゲートはセット端子Sに接続されている。
MOSFET123は、接地電位VSSと出力端子Bとの間に接続されている。MOSFET126は、電源電位VDDとMOSFET124との間に接続され、MOSFET125と並列に接続されている。
MOSFET123のゲートはセット端子Sに接続され、MOSFET126のゲートはリセット端子XRに接続されている。
インバーター120は、Nチャネル型のFB-PD-SOI-MOSFET121~123と、Pチャネル型のFB-PD-SOI-MOSFET124~126とを有する。
MOSFET121、125はインバーター本体を構成しており、MOSFET121のソースは例えば接地電位VSSに接続され、MOSFET125のドレインは例えば電源電位VDDに接続されている。MOSFET121、125のゲートはそれぞれインバーター120の入力端子Aに接続されている。
MOSFET122はMOSFET121と出力端子Bとの間に接続され、MOSFET124はMOSFET125と出力端子Bとの間に接続されている。
MOSFET122のゲートはリセット端子XRに接続され、MOSFET124のゲートはセット端子Sに接続されている。
MOSFET123は、接地電位VSSと出力端子Bとの間に接続されている。MOSFET126は、電源電位VDDとMOSFET124との間に接続され、MOSFET125と並列に接続されている。
MOSFET123のゲートはセット端子Sに接続され、MOSFET126のゲートはリセット端子XRに接続されている。
図5に示すように、このインバーター120では、セット端子Sに入力される信号がLで、且つ、リセット端子XRに入力される信号がHのときは、MOSFET122、124がオンし、MOSFET123、126がオフするため、インバーター120は、その名のとおりインバーターとして機能する。
一方、セット端子Sに入力される信号がHで、且つ、リセット端子XRに入力される信号がLのときは、MOSFET122、124がオフし、MOSFET123、126がオンするため、出力端子Bの電位は入力端子Aに入力される信号のH、Lに依存せずに、接地電位VSSとなる。従って、出力端子Bの電位の初期設定が可能になる。
なお、図3に示した他のインバーター160も、インバーター120と同じ構成を有する。
一方、セット端子Sに入力される信号がHで、且つ、リセット端子XRに入力される信号がLのときは、MOSFET122、124がオフし、MOSFET123、126がオンするため、出力端子Bの電位は入力端子Aに入力される信号のH、Lに依存せずに、接地電位VSSとなる。従って、出力端子Bの電位の初期設定が可能になる。
なお、図3に示した他のインバーター160も、インバーター120と同じ構成を有する。
[温度補償処理]
次に、本実施形態の温度補償処理について説明する。
温度補償機能を持つIC10は、消費電力を抑えるため、温度センサー31を動作させるタイミングを制御し、一定の長周期つまり第1の周期の期間において、短時間つまり1秒間のみ温度センサー31を駆動させることで低電力化を実現している。
すなわち、図6の上段に示すように、温度センサー31から出力される第1クロック信号は、第1の周期つまり160秒周期で1秒間出力される。このため、分周回路34は、温度補償回路30が動作する1秒間に温度センサー31から出力される第1クロック信号をカウントする。
このように、例えば100秒以上のような長時間OFF状態、もしくは長時間ON状態を維持させたFB型MOSFETについてスイッチングしようとすると、ヒストリー効果によって動作が不安定になり、回路が動作せず誤動作の原因となる。
次に、本実施形態の温度補償処理について説明する。
温度補償機能を持つIC10は、消費電力を抑えるため、温度センサー31を動作させるタイミングを制御し、一定の長周期つまり第1の周期の期間において、短時間つまり1秒間のみ温度センサー31を駆動させることで低電力化を実現している。
すなわち、図6の上段に示すように、温度センサー31から出力される第1クロック信号は、第1の周期つまり160秒周期で1秒間出力される。このため、分周回路34は、温度補償回路30が動作する1秒間に温度センサー31から出力される第1クロック信号をカウントする。
このように、例えば100秒以上のような長時間OFF状態、もしくは長時間ON状態を維持させたFB型MOSFETについてスイッチングしようとすると、ヒストリー効果によって動作が不安定になり、回路が動作せず誤動作の原因となる。
そこで、本実施形態では、分周回路12から分周回路34に第2の周期である20秒周期の第2クロック信号を出力し、図6の下段に示すように、FB型MOSFETを用いたFF回路100を1個以上含む分周回路34を、160秒周期の第1クロック信号と20秒周期の第2クロック信号とで動作させている。
すなわち、図7にも示すように、温度センサー31から出力される信号を第1クロック信号とし、分周回路12から出力される信号を第2クロック信号とし、これらの各クロックをOR回路341で合成し、この合成信号を分周回路34に入力する。
温度センサー31は、測定温度に応じた周波数の第1クロック信号を出力する。この第1クロック信号は例えば8kHzの信号である。また、第2クロック信号は、発振回路11から出力される32768Hzのクロック信号、もしくはその信号を分周回路12で分周した分周信号である。
図6および図7に示す例は、160秒周期の第1クロック信号と、20秒周期の第2クロック信号の出力タイミングが10秒異なる場合の例である。第2クロック信号は、第1クロック信号の10秒後から20秒間隔で1秒間出力される。このため、分周回路34は、20秒毎に1秒間駆動される。さらに、第1クロック信号は、20秒間隔で出力される第2クロック信号の間に出力されるため、分周回路34には、前回の第1クロック信号の出力から150秒後に第2クロック信号が入力され、160秒後に第1クロック信号が入力され、170秒後に第2クロック信号が入力される。第1クロック信号の周期を基準にすると、170秒後は10秒後と同じであるため、図6に示すクロック信号の入力が繰り返し継続される。なお、図6では、第2クロック信号を点線で囲っており、第1クロック信号と区別している。
すなわち、図7にも示すように、温度センサー31から出力される信号を第1クロック信号とし、分周回路12から出力される信号を第2クロック信号とし、これらの各クロックをOR回路341で合成し、この合成信号を分周回路34に入力する。
温度センサー31は、測定温度に応じた周波数の第1クロック信号を出力する。この第1クロック信号は例えば8kHzの信号である。また、第2クロック信号は、発振回路11から出力される32768Hzのクロック信号、もしくはその信号を分周回路12で分周した分周信号である。
図6および図7に示す例は、160秒周期の第1クロック信号と、20秒周期の第2クロック信号の出力タイミングが10秒異なる場合の例である。第2クロック信号は、第1クロック信号の10秒後から20秒間隔で1秒間出力される。このため、分周回路34は、20秒毎に1秒間駆動される。さらに、第1クロック信号は、20秒間隔で出力される第2クロック信号の間に出力されるため、分周回路34には、前回の第1クロック信号の出力から150秒後に第2クロック信号が入力され、160秒後に第1クロック信号が入力され、170秒後に第2クロック信号が入力される。第1クロック信号の周期を基準にすると、170秒後は10秒後と同じであるため、図6に示すクロック信号の入力が繰り返し継続される。なお、図6では、第2クロック信号を点線で囲っており、第1クロック信号と区別している。
分周回路34は、第1クロック信号および第2クロック信号の合成信号が入力されると、合成信号をカウントする。一方で、分周回路34の出力先の演算回路35は温度補償機能制御回路21によって第1クロック信号の出力と同じタイミング、つまり160秒間隔で1秒間作動される。このため、分周回路34に第2クロック信号が入力された場合、分周回路34の出力は演算回路35で処理されることはない。したがって、演算回路35は、第1クロック信号である温度センサー31の出力信号を分周回路34でカウントしたカウント値、つまり温度に応じた周波数信号を取得し、測定温度に応じた温度補償機能動作を実行する。
[本実施形態の作用効果]
FB型MOSFETを含む分周回路34を、一定のタイミング、具体的には第2クロック信号によって20秒周期で駆動しているので、温度センサー31を20秒周期で駆動し、温度センサー31から出力される第1クロック信号によって分周回路34を20秒周期で駆動する場合に比べて、温度センサー31を20秒周期で駆動する必要が無いため、消費電力を低減できる。
また、分周回路34を第2クロック信号によって20秒間隔で駆動しているので、例えば100秒以上の長期間、分周回路34を駆動しない場合のように、ヒストリー効果でFB型MOSFETの動作が不安定となり、分周回路34が誤動作することを防止できる。すなわち、分周回路34の駆動を100秒以上の長期間の間隔で実行すると、図8の左側の図に示すように、分周回路34の駆動開始直後はしきい値電圧の絶対値が低くなっているので、より多くのドレイン電流Idが流れ、誤動作が発生する可能性が高い。一方、本実施形態では、分周回路34を少なくとも20秒間隔で駆動しているので、図8の右側の図に示すように、分周回路34の駆動開始直後にしきい値電圧の絶対値が低くなることを防止でき、ドレイン電流Idも一定レベルを維持でき、分周回路34の誤動作を防止できる。
したがって、本実施形態によれば、消費電力を大きく上昇させずに、分周回路34を安定して動作させることができる。
FB型MOSFETを含む分周回路34を、一定のタイミング、具体的には第2クロック信号によって20秒周期で駆動しているので、温度センサー31を20秒周期で駆動し、温度センサー31から出力される第1クロック信号によって分周回路34を20秒周期で駆動する場合に比べて、温度センサー31を20秒周期で駆動する必要が無いため、消費電力を低減できる。
また、分周回路34を第2クロック信号によって20秒間隔で駆動しているので、例えば100秒以上の長期間、分周回路34を駆動しない場合のように、ヒストリー効果でFB型MOSFETの動作が不安定となり、分周回路34が誤動作することを防止できる。すなわち、分周回路34の駆動を100秒以上の長期間の間隔で実行すると、図8の左側の図に示すように、分周回路34の駆動開始直後はしきい値電圧の絶対値が低くなっているので、より多くのドレイン電流Idが流れ、誤動作が発生する可能性が高い。一方、本実施形態では、分周回路34を少なくとも20秒間隔で駆動しているので、図8の右側の図に示すように、分周回路34の駆動開始直後にしきい値電圧の絶対値が低くなることを防止でき、ドレイン電流Idも一定レベルを維持でき、分周回路34の誤動作を防止できる。
したがって、本実施形態によれば、消費電力を大きく上昇させずに、分周回路34を安定して動作させることができる。
分周回路34は、温度センサー31から出力される第1クロック信号に加えて、分周回路12から出力される第2クロック信号でも駆動されるため、IC10に追加する回路は、OR回路341などの小規模な回路でよく、IC10のチップサイズが大きくなることも防止できる。
さらに、従来技術のように、分周回路34のFF回路100を構成するFB型MOSFETのしきい値電圧を、動作周波数に応じて変更する場合に比べて、小規模な回路の追加で対応できるので、ガラスマスクや製造工程の追加なども最小限にでき、製造コストの増加を抑制できる。
さらに、従来技術のように、分周回路34のFF回路100を構成するFB型MOSFETのしきい値電圧を、動作周波数に応じて変更する場合に比べて、小規模な回路の追加で対応できるので、ガラスマスクや製造工程の追加なども最小限にでき、製造コストの増加を抑制できる。
本実施形態では、分周回路12から出力された20秒周期の第2クロック信号によって分周回路34を20秒間隔で駆動しており、分周回路12は20秒周期信号を生成して出力する必要がある。ここで、分周回路12は、温度補償機能制御回路21に対して出力する160秒周期信号を生成するために20秒周期信号もすでに生成しているため、20秒周期信号を生成するための回路を追加する必要がなく、この点でも製造コストの増加を抑制できる。
20秒間隔で動作させるのはFB型MOSFETを含むFF回路100で構成される分周回路34であり、温度補償回路30の他の回路は動作させていないため、消費電力の増加を抑制できる。また、第2クロック信号は、発振回路11からの信号を分周回路12で分周した信号を用いており、第2クロック信号を出力することで消費電力が大きく上昇することはない。
さらに、FB型MOSFETの動作安定化の第2クロック信号は、常に駆動している発振回路11、分周回路12からの信号を用いるため、電流増加はない。これに対して、温度センサー31から出力される第1クロック信号を用いた場合、本来160秒に1秒しか動かさない信号を用いるため、電流増加が見込まれる。その増加分は、これまで160秒周期で動作させていた温度センサー31の回路を1/8の20秒周期で動かすことになるので、消費電流は8倍に増加する。すなわち、本実施形態では、常時駆動している発振回路11および分周回路12を用いて第2クロック信号を生成、出力して分周回路34を20秒間隔で駆動しているので、常時駆動していない温度センサー31を20秒間隔で駆動して分周回路34を20秒間隔で駆動する場合に比べて、消費電流を低減できる。
さらに、FB型MOSFETの動作安定化の第2クロック信号は、常に駆動している発振回路11、分周回路12からの信号を用いるため、電流増加はない。これに対して、温度センサー31から出力される第1クロック信号を用いた場合、本来160秒に1秒しか動かさない信号を用いるため、電流増加が見込まれる。その増加分は、これまで160秒周期で動作させていた温度センサー31の回路を1/8の20秒周期で動かすことになるので、消費電流は8倍に増加する。すなわち、本実施形態では、常時駆動している発振回路11および分周回路12を用いて第2クロック信号を生成、出力して分周回路34を20秒間隔で駆動しているので、常時駆動していない温度センサー31を20秒間隔で駆動して分周回路34を20秒間隔で駆動する場合に比べて、消費電流を低減できる。
温度センサー31は、発振回路11や分周回路12に比べて消費電流が大きいため、温度センサー31の動作を最小限にできるので、消費電流を低減できる。なお、温度センサー31が発振回路11や分周回路12に比べて大きな消費電流となっている理由は、温度補償精度を確保するためである。温度補償機能を持つ時計1の補償精度は0.1℃単位での補償が必要となる。つまり、最低でも0.1℃の温度変化につき1Hzの周波数変化が必要であり、このため、多大な電流を流す必要があり、温度センサー31は発振回路11、分周回路12に比べて消費電流が大きくなる。よって、分周回路34を安定動作させるための第2クロック信号に温度センサー31の出力信号を用いることは不適当であり、本実施形態のように分周回路12から出力される第2クロック信号を用いることで消費電流を低減できる。
以上のことから、本実施形態によれば、IC10の回路を大型化することなく消費電流の増加を最小限に抑え、かつIC10の製造工程の増加もなく安定した動作を実現することができる。
以上のことから、本実施形態によれば、IC10の回路を大型化することなく消費電流の増加を最小限に抑え、かつIC10の製造工程の増加もなく安定した動作を実現することができる。
[他の実施形態]
なお、本開示は前述の各実施形態に限定されるものではなく、本開示の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、温度センサー31を第1回路、演算回路35を第2回路としていたが、第1回路および第2回路は他の構成でもよい。すなわち、第1回路は、SOI構造を持つFB型MOSFETを用いた分周回路に信号を出力し、第2回路は、分周回路からの信号が入力されるものであればよい。例えば、時計においてステッピングモーターを駆動するパルス幅を調整する信号があるが、これは320秒周期等の比較的長い周期で動作する。これほどの長周期では誤動作が起きる可能性も高いため、上記のような定期的に回路を動作させるという回路構成を用いることで、誤動作を防ぐことが可能である。
なお、本開示は前述の各実施形態に限定されるものではなく、本開示の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、温度センサー31を第1回路、演算回路35を第2回路としていたが、第1回路および第2回路は他の構成でもよい。すなわち、第1回路は、SOI構造を持つFB型MOSFETを用いた分周回路に信号を出力し、第2回路は、分周回路からの信号が入力されるものであればよい。例えば、時計においてステッピングモーターを駆動するパルス幅を調整する信号があるが、これは320秒周期等の比較的長い周期で動作する。これほどの長周期では誤動作が起きる可能性も高いため、上記のような定期的に回路を動作させるという回路構成を用いることで、誤動作を防ぐことが可能である。
前記実施形態では、第1の周期を160秒とし、第2の周期を20秒周期としていたが、各周期はこれらに限定されない。第1の周期は100秒以上であればよく、第2の周期は100秒未満であればよい。特に、第2の周期は、50秒以下の短い周期が好ましい。
さらに、第1の周期は、第2の周期の倍数であることが好ましい。第1の周期が第2の周期の倍数であれば、分周回路12で第1の周期の第1クロック信号を生成する過程で、第2の周期の第2クロック信号を生成でき、第2クロック信号を生成する特別な回路を別途設ける必要が無いためである。
さらに、第1の周期は、第2の周期の倍数であることが好ましい。第1の周期が第2の周期の倍数であれば、分周回路12で第1の周期の第1クロック信号を生成する過程で、第2の周期の第2クロック信号を生成でき、第2クロック信号を生成する特別な回路を別途設ける必要が無いためである。
[本開示のまとめ]
本開示の半導体装置は、第1の周期で駆動されて前記第1の周期で第1クロック信号を出力する第1回路と、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第1の周期よりも短い第2の周期の第2クロック信号と、前記第1クロック信号とが入力される分周回路と、前記第1クロック信号の入力に応じて前記分周回路から出力される信号が入力される第2回路と、を備えることを特徴とする。
本開示の半導体装置によれば、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有する分周回路を、第2クロック信号によって第1の周期よりも短い第2の周期で駆動しているので、分周回路が誤動作することを防止できる。したがって、本開示の半導体装置によれば、第2の周期よりも長い第1の周期の第1クロック信号のみで分周回路を動作させた場合に比べて、分周回路を安定して動作させることができる。
本開示の半導体装置は、第1の周期で駆動されて前記第1の周期で第1クロック信号を出力する第1回路と、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第1の周期よりも短い第2の周期の第2クロック信号と、前記第1クロック信号とが入力される分周回路と、前記第1クロック信号の入力に応じて前記分周回路から出力される信号が入力される第2回路と、を備えることを特徴とする。
本開示の半導体装置によれば、絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有する分周回路を、第2クロック信号によって第1の周期よりも短い第2の周期で駆動しているので、分周回路が誤動作することを防止できる。したがって、本開示の半導体装置によれば、第2の周期よりも長い第1の周期の第1クロック信号のみで分周回路を動作させた場合に比べて、分周回路を安定して動作させることができる。
本開示の半導体装置において、前記第1回路は、感温発振回路であり、前記第2回路は、演算回路であり、前記第1クロック信号は、測定温度に応じた周波数で前記感温発振回路から出力され、前記第2クロック信号は、水晶発振回路から出力されたクロック信号、もしくは前記クロック信号を分周した分周信号であることが好ましい。
本開示の半導体装置によれば、第2クロック信号は、常に駆動している水晶発振回路から出力されたクロック信号や、分周回路からの分周信号を用いるため、第2クロック信号を生成するための追加の回路を設ける必要が無く、ICのチップサイズが大きくなることや消費電力が増大することを防止できる。また、第1回路は、感温発振回路であるため、第1回路を第1の周期で駆動すれば、第1回路から第1クロック信号を第1の周期で出力できる。さらに、第1回路は、第2の周期よりも長い第1の周期で駆動し、第2の周期で駆動する必要が無いので、消費電力の増大を防止できる。
本開示の半導体装置によれば、第2クロック信号は、常に駆動している水晶発振回路から出力されたクロック信号や、分周回路からの分周信号を用いるため、第2クロック信号を生成するための追加の回路を設ける必要が無く、ICのチップサイズが大きくなることや消費電力が増大することを防止できる。また、第1回路は、感温発振回路であるため、第1回路を第1の周期で駆動すれば、第1回路から第1クロック信号を第1の周期で出力できる。さらに、第1回路は、第2の周期よりも長い第1の周期で駆動し、第2の周期で駆動する必要が無いので、消費電力の増大を防止できる。
本開示の半導体装置において、前記分周回路は、複数個のフリップフロップ回路が直列に接続されて構成され、前記第1クロック信号をカウントするカウント回路であることが好ましい。
本開示の半導体装置によれば、分周回路の各フリップフロップ回路を安定して動作させることができるため、第1回路から出力された第1クロック信号の入力数を正確に計数できる。
本開示の半導体装置によれば、分周回路の各フリップフロップ回路を安定して動作させることができるため、第1回路から出力された第1クロック信号の入力数を正確に計数できる。
本開示の時計は、前記半導体装置を備えることを特徴とする。
本開示の時計によれば、前記半導体装置を備えるため、消費電力を大きく上昇させずに、分周回路を安定して動作させることができる。
本開示の時計によれば、前記半導体装置を備えるため、消費電力を大きく上昇させずに、分周回路を安定して動作させることができる。
1…時計、10…IC、11…発振回路、12…分周回路、13…回転検出回路、14…制動制御回路、20…温度補償機能部、21…温度補償機能制御回路、30…温度補償回路、31…温度センサー、32…温度補正テーブル記憶部、33…個体差補正データ記憶部、34…分周回路、35…演算回路、36…論理緩急回路、37…周波数調整制御回路、40…ぜんまい、50…増速輪列、60…時刻表示部、70…発電機、80…水晶振動子、90…整流回路、95…電源回路、100…フリップフロップ回路、110、130、140、150…クロックドインバーター、120、160…インバーター、111、112、113、114、121、122、123、124、125、126…MOSFET、120A、160A…AND回路、120B、160B…NOR回路。
Claims (4)
- 第1の周期で駆動されて前記第1の周期で第1クロック信号を出力する第1回路と、
絶縁層上の半導体層に形成されたフローティングボディ型の部分空乏型トランジスターを有し、前記第1の周期よりも短い第2の周期の第2クロック信号と、前記第1クロック信号とが入力される分周回路と、
前記第1クロック信号の入力に応じて前記分周回路から出力される信号が入力される第2回路と、を備える
ことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1回路は、感温発振回路であり、
前記第2回路は、演算回路であり、
前記第1クロック信号は、測定温度に応じた周波数で前記感温発振回路から出力され、
前記第2クロック信号は、水晶発振回路から出力されたクロック信号、もしくは前記クロック信号を分周した分周信号である
ことを特徴とする半導体装置。 - 請求項1または請求項2に記載の半導体装置において、
前記分周回路は、複数個のフリップフロップ回路が直列に接続されて構成され、前記第1クロック信号をカウントするカウント回路である
ことを特徴とする半導体装置。 - 請求項1から請求項3までのいずれか一項に記載の半導体装置を備える時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020189663A JP2022078766A (ja) | 2020-11-13 | 2020-11-13 | 半導体装置および時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020189663A JP2022078766A (ja) | 2020-11-13 | 2020-11-13 | 半導体装置および時計 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022078766A true JP2022078766A (ja) | 2022-05-25 |
Family
ID=81707043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020189663A Pending JP2022078766A (ja) | 2020-11-13 | 2020-11-13 | 半導体装置および時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022078766A (ja) |
-
2020
- 2020-11-13 JP JP2020189663A patent/JP2022078766A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7192938B2 (ja) | 電子制御式機械時計および電子制御式機械時計の制御方法 | |
US3855781A (en) | Step motor mechanism for electronic timepiece | |
JP3678075B2 (ja) | 電源装置およびその制御方法、携帯型電子機器、計時装置およびその制御方法 | |
US11435698B2 (en) | Electronically controlled mechanical watch and method for controlling electronically controlled mechanical watch | |
EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
JP2022078766A (ja) | 半導体装置および時計 | |
JP3601375B2 (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
US11720061B2 (en) | Watch and method for controlling watch | |
JP7115332B2 (ja) | 電子制御式機械時計、電子制御式機械時計の制御方法および電子時計 | |
US10203664B2 (en) | Electronic timepiece | |
WO2000070411A1 (fr) | Materiel electronique et son procede de commande | |
JP2011151723A (ja) | 電子回路 | |
JP2000349621A (ja) | 発振回路、半導体装置および電子機器 | |
JPS6115385B2 (ja) | ||
JP3906720B2 (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
JP2021096077A (ja) | 電子時計 | |
JP2000352589A (ja) | 発電検出回路、電子機器および発電検出方法 | |
JP2004140992A (ja) | 発電検出回路、電子機器および発電検出方法 | |
JP2003029852A (ja) | 電源装置およびその制御方法、携帯型電子機器、計時装置およびその制御方法 | |
JPS6115386B2 (ja) | ||
JP2004004140A (ja) | 計時装置及び計時装置の制御方法 | |
JP2004004137A (ja) | 電子機器および電子機器の制御方法 | |
JP2002006064A (ja) | 電子時計 | |
JPS6262307B2 (ja) | ||
JPH11109060A (ja) | 電子時計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240709 |