JP2022076164A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2022076164A
JP2022076164A JP2020186454A JP2020186454A JP2022076164A JP 2022076164 A JP2022076164 A JP 2022076164A JP 2020186454 A JP2020186454 A JP 2020186454A JP 2020186454 A JP2020186454 A JP 2020186454A JP 2022076164 A JP2022076164 A JP 2022076164A
Authority
JP
Japan
Prior art keywords
insulating substrate
terminal
semiconductor device
case member
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020186454A
Other languages
Japanese (ja)
Inventor
宗太 山口
Sota Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020186454A priority Critical patent/JP2022076164A/en
Publication of JP2022076164A publication Critical patent/JP2022076164A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To simplify a manufacturing step and improve characteristics.SOLUTION: A semiconductor device (1) comprises: a base plate (9); an insulation substrate (6) arranged on an upper surface of the base plate; a semiconductor element (7) arranged on an upper surface of the insulation substrate; a metal wiring plate whose one end configures a main terminal connectable with an external conductor and whose the other end is bonded with a circuit layer of the insulation substrate via a bonding material (S); and a case member (4) that defines a space for accommodating the semiconductor element and the insulation substrate. The case member is formed in a frame shape by coupling a pair of division bodies (40 and 41) divided in a predetermined direction in a plan view. The main terminal and the case member are bonded with each other via an adhesive agent (B).SELECTED DRAWING: Figure 3

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。 The semiconductor device has a substrate provided with semiconductor elements such as an IGBT (Insulated Gate Bipolar Transistor), a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and an FWD (Free Wheeling Diode), and is used for an inverter device or the like. ..

この種の半導体装置において、例えば特許文献１、２では、放熱板の上面に積層基板が配置され、積層基板上の回路パターンに半田を介してリードフレームが配置されたものが開示されている。リードフレームは、半導体素子に対する主電流用の配線板として機能する。また、特許文献３では、金属板で形成されたアーチ状の主端子が、基板上の電子回路に接続されている。 In this type of semiconductor device, for example, Patent Documents 1 and 2 disclose a device in which a laminated substrate is arranged on the upper surface of a heat sink and a lead frame is arranged in a circuit pattern on the laminated substrate via solder. The lead frame functions as a wiring board for the main current for the semiconductor element. Further, in Patent Document 3, an arch-shaped main terminal formed of a metal plate is connected to an electronic circuit on a substrate.

特開２０１７－１３９４０６号公報Japanese Unexamined Patent Publication No. 2017-139406 特開２００７－１５７８６３号公報Japanese Unexamined Patent Publication No. 2007-157863 国際公開第２０１８／１３５１７６号International Publication No. 2018/135176

ところで、主端子と基板とは、半田等の接合材を介して接続される。その他に、主端子と基板とを電気的に接続する方法として、レーザー溶接が用いられている。しかしながら、基板に直接レーザーを照射して溶接することは困難であるため、基板に半田付けされた銅ブロックと主端子とをレーザー溶接する方法が提案されている。この場合、レーザー溶接の接続不良や、接続箇所における剥離、更には熱サイクルによる不良の発生が問題となっている。 By the way, the main terminal and the substrate are connected via a joining material such as solder. In addition, laser welding is used as a method of electrically connecting the main terminal and the substrate. However, since it is difficult to directly irradiate the substrate with a laser and weld it, a method of laser welding the copper block soldered to the substrate and the main terminal has been proposed. In this case, there are problems such as poor connection of laser welding, peeling at the connection point, and failure due to thermal cycle.

本発明はかかる点に鑑みてなされたものであり、製造工程を簡略化して特性を向上することが可能な半導体装置及び半導体装置の製造方法を提供することを目的の１つとする。 The present invention has been made in view of the above points, and one of the objects of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device, which can simplify the manufacturing process and improve the characteristics.

本発明の一態様の半導体装置は、放熱板と、前記放熱板の上面に配置された絶縁基板と、前記絶縁基板の上面に配置された半導体素子と、一端が外部導体に接続可能な主端子を構成し、他端が前記絶縁基板の回路層に接合材を介して接合された金属配線板と、前記半導体素子及び前記絶縁基板を収容する空間を画定するケース部材と、を備え、前記ケース部材は、平面視で所定方向に分割された一対の分割体を連結することで枠状に形成され、前記主端子と前記ケース部材とは、接着剤を介して接合されている。 The semiconductor device according to one aspect of the present invention includes a heat radiating plate, an insulating substrate arranged on the upper surface of the heat radiating plate, a semiconductor element arranged on the upper surface of the insulating substrate, and a main terminal having one end connectable to an external conductor. The case is provided with a metal wiring plate whose other end is joined to the circuit layer of the insulating substrate via a bonding material, and a case member that defines a space for accommodating the semiconductor element and the insulating substrate. The member is formed in a frame shape by connecting a pair of divided bodies divided in a predetermined direction in a plan view, and the main terminal and the case member are joined via an adhesive.

また、本発明の一態様の半導体装置の製造方法は、ベース板と、前記ベース板の上面に配置された絶縁基板と、前記絶縁基板の上面に配置された半導体素子と、一端が外部導体に接続可能な主端子を構成し、他端が前記絶縁基板の回路層に接合材を介して接合された金属配線板と、前記半導体素子及び前記絶縁基板を収容する空間を画定するケース部材と、を備えた半導体装置の製造方法であって、前記ベース板の上面に前記絶縁基板を配置する基板配置工程と、前記絶縁基板の前記回路層に前記接合材を介して前記金属配線板の他端を接合する端子配置工程と、平面視で所定方向に分割された一対の分割体を前記絶縁基板の側方から挟むように取り付け、前記分割体同士を連結することで枠状の前記ケース部材を形成するケース配置工程と、を備え、前記ケース配置工程において、前記主端子と前記分割体とを接着剤で接合する。 Further, in the method for manufacturing a semiconductor device according to one aspect of the present invention, a base plate, an insulating substrate arranged on the upper surface of the base plate, a semiconductor element arranged on the upper surface of the insulating substrate, and one end thereof become an external conductor. A metal wiring plate that constitutes a connectable main terminal and the other end of which is joined to the circuit layer of the insulating substrate via a bonding material, and a case member that defines a space for accommodating the semiconductor element and the insulating substrate. The method for manufacturing a semiconductor device comprising the above, wherein the insulating substrate is arranged on the upper surface of the base plate, and the other end of the metal wiring plate is connected to the circuit layer of the insulating substrate via the bonding material. A frame-shaped case member is formed by attaching a pair of divided bodies divided in a predetermined direction in a plan view so as to sandwich them from the side of the insulating substrate and connecting the divided bodies to each other. A case arranging step for forming is provided, and in the case arranging step, the main terminal and the divided body are joined with an adhesive.

本発明によれば、構成を簡略化して熱耐性を向上することが可能である。 According to the present invention, it is possible to simplify the configuration and improve the heat resistance.

本実施の形態に係る半導体装置の平面図である。It is a top view of the semiconductor device which concerns on this embodiment. 図１のＡ－Ａ線に沿って切断した断面図である。It is sectional drawing which cut along the AA line of FIG. 図２の部分拡大図である。It is a partially enlarged view of FIG. 図１のＢ－Ｂ線に沿って切断した断面図である。It is sectional drawing which cut along the BB line of FIG. 本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。It is a top view which shows one process example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。It is a top view which shows one process example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。It is a top view which shows one process example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。It is a top view which shows one process example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。It is a top view which shows one process example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。It is a top view which shows one process example of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。It is a top view which shows one process example of the manufacturing method of the semiconductor device which concerns on this embodiment. 変形例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on a modification. 他の変形例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on other modification. 他の変形例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on other modification. 本実施の形態に係る半導体装置の回路構成の一例を示す模式図である。It is a schematic diagram which shows an example of the circuit structure of the semiconductor device which concerns on this embodiment.

以下、本発明を適用可能な半導体装置について説明する。図１は、本実施の形態に係る半導体装置の平面図である。図２は、図１のＡ－Ａ線に沿って切断した断面図である。図３は、図２の部分拡大図である。図４は、図１のＢ－Ｂ線に沿って切断した断面図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。 Hereinafter, the semiconductor device to which the present invention can be applied will be described. FIG. 1 is a plan view of the semiconductor device according to the present embodiment. FIG. 2 is a cross-sectional view taken along the line AA of FIG. FIG. 3 is a partially enlarged view of FIG. FIG. 4 is a cross-sectional view taken along the line BB of FIG. The semiconductor devices shown below are merely examples, and the semiconductor devices are not limited to these and can be changed as appropriate.

また、以下の図において、半導体装置（冷却器）の長手方向をＸ方向、半導体装置（冷却器）の短手方向をＹ方向、高さ方向（基板の厚み方向）をＺ方向と定義することにする。また、半導体装置の長手方向は、複数の半導体モジュールが並ぶ方向を示している。図示されたＸ、Ｙ、Ｚの各軸は互いに直交し、右手系を成している。また、場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体装置の取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体装置の放熱面側（冷却器側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体装置の上面又は下面をＺ方向からみた場合を意味する。 Further, in the following figure, the longitudinal direction of the semiconductor device (cooler) is defined as the X direction, the lateral direction of the semiconductor device (cooler) is defined as the Y direction, and the height direction (thickness direction of the substrate) is defined as the Z direction. To. Further, the longitudinal direction of the semiconductor device indicates the direction in which a plurality of semiconductor modules are lined up. The illustrated X, Y, and Z axes are orthogonal to each other and form a right-handed system. In some cases, the X direction may be referred to as a left-right direction, the Y direction may be referred to as a front-back direction, and the Z direction may be referred to as a vertical direction. These directions (front-back, left-right, up-down directions) are words used for convenience of explanation, and the correspondence with each of the XYZ directions may change depending on the mounting posture of the semiconductor device. For example, the heat dissipation surface side (cooler side) of the semiconductor device is referred to as the lower surface side, and the opposite side is referred to as the upper surface side. Further, in the present specification, the plan view means a case where the upper surface or the lower surface of the semiconductor device is viewed from the Z direction.

本実施の形態に係る半導体装置１は、例えばパワーコントロールユニット等の電力変換装置に適用されるものであり、インバータ回路を構成するパワー半導体モジュールである。図１から図４に示すように、半導体装置１は、複数（本実施の形態では３つ）の半導体組立体２と、この半導体組立体２を冷却する冷却器３と、複数の半導体組立体２を収容するケース部材４と、ケース部材４内に注入される封止樹脂５と、を含んで構成される。 The semiconductor device 1 according to the present embodiment is applied to a power conversion device such as a power control unit, and is a power semiconductor module constituting an inverter circuit. As shown in FIGS. 1 to 4, the semiconductor device 1 includes a plurality of semiconductor assemblies (three in the present embodiment), a cooler 3 for cooling the semiconductor assembly 2, and a plurality of semiconductor assemblies. It is configured to include a case member 4 for accommodating 2 and a sealing resin 5 injected into the case member 4.

半導体組立体２は、複数の絶縁基板６と、各絶縁基板６上に配置される半導体素子７と、を含んで構成される。本実施の形態では、３つの半導体組立体２がＸ方向に並んで配置されている。３つの半導体組立体２は、例えばＸ方向正側からＵ相、Ｖ相、Ｗ相を構成し、全体として三相インバータ回路を形成する。なお、半導体組立体２は、パワーセルあるいはユニットと呼ばれてもよい。 The semiconductor assembly 2 includes a plurality of insulating substrates 6 and semiconductor elements 7 arranged on each insulating substrate 6. In the present embodiment, the three semiconductor assemblies 2 are arranged side by side in the X direction. For example, the three semiconductor assemblies 2 form a U phase, a V phase, and a W phase from the positive side in the X direction, and form a three-phase inverter circuit as a whole. The semiconductor assembly 2 may be referred to as a power cell or a unit.

冷却器３は、平面視矩形状に形成されたベース板９を備えている。ベース板９は、平面視矩形状を有し、所定厚みの板状体で形成される。ベース板９は、その長手方向が半導体装置１の左右方向（Ｘ方向）に延び、その短手方向が半導体装置１の前後方向（Ｙ方向）に延びている。ベース板９は、一方の面（下面）と他方の面（上面）とを有している。一方の面は、半導体組立体２の放熱面を形成している。他方の面は、半導体組立体２の接合面を形成している。 The cooler 3 includes a base plate 9 formed in a rectangular shape in a plan view. The base plate 9 has a rectangular shape in a plan view and is formed of a plate-like body having a predetermined thickness. The longitudinal direction of the base plate 9 extends in the left-right direction (X direction) of the semiconductor device 1, and the lateral direction thereof extends in the front-rear direction (Y direction) of the semiconductor device 1. The base plate 9 has one surface (lower surface) and the other surface (upper surface). One surface forms a heat dissipation surface of the semiconductor assembly 2. The other surface forms the joint surface of the semiconductor assembly 2.

ベース板９は、放熱性のよい、例えばアルミニウムや銅の合金によって形成される。また、ベース板９の表面には、所定厚みのメッキ層が形成されている。メッキ層は、ニッケル等の金属メッキで形成されることが好ましい。ベース板９の上面には、半田等の接合材Ｓを介して絶縁基板６が配置される。また、ベース板９の下面には、複数のフィンが設けられてもよい。 The base plate 9 is made of, for example, an alloy of aluminum or copper having good heat dissipation. Further, a plating layer having a predetermined thickness is formed on the surface of the base plate 9. The plating layer is preferably formed of metal plating such as nickel. An insulating substrate 6 is arranged on the upper surface of the base plate 9 via a joining material S such as solder. Further, a plurality of fins may be provided on the lower surface of the base plate 9.

また、詳細は後述するが、ベース板９は、中央に絶縁基板６の配置箇所に対応して厚み方向（Ｚ方向）に突出した凸部９０を有している。絶縁基板６は、凸部９０の上面に接合材Ｓを介して配置される。 Further, as will be described in detail later, the base plate 9 has a convex portion 90 protruding in the thickness direction (Z direction) corresponding to the arrangement location of the insulating substrate 6 in the center. The insulating substrate 6 is arranged on the upper surface of the convex portion 90 via the joining material S.

絶縁基板６は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板、あるいは金属ベース基板で構成される。具体的に絶縁基板６は、絶縁板と、絶縁板の下面に配置された放熱板（不図示）と、絶縁板の上面に配置された複数の回路板６０と、を有する。絶縁基板６は、例えば平面視矩形状に形成される。なお、図２以降において、放熱板及び回路板は、説明の便宜上、図示を省略している。 The insulating substrate 6 is composed of, for example, a DCB (Direct Copper Bonding) substrate, an AMB (Active Metal Brazing) substrate, or a metal base substrate. Specifically, the insulating substrate 6 has an insulating plate, a heat radiating plate (not shown) arranged on the lower surface of the insulating plate, and a plurality of circuit boards 60 arranged on the upper surface of the insulating plate. The insulating substrate 6 is formed, for example, in a rectangular shape in a plan view. In addition, in FIG. 2 and later, the heat sink and the circuit board are not shown for convenience of explanation.

絶縁板は、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。なお、絶縁板は、絶縁層又は絶縁フィルムと呼ばれてもよい。 The insulating plate is, for example, a ceramic material such as alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), a resin material such as epoxy, or an epoxy resin material using a ceramic material as a filler. It is formed by an insulating material such as. The insulating plate may be referred to as an insulating layer or an insulating film.

放熱板は、Ｚ方向に所定の厚みを有し、絶縁板の下面を覆うように形成される。放熱板は、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。 The heat radiating plate has a predetermined thickness in the Z direction and is formed so as to cover the lower surface of the insulating plate. The heat radiating plate is formed of a metal plate having good thermal conductivity such as copper or aluminum.

絶縁板の上面には、複数の回路板６０が形成される。図２では、便宜上、１つの絶縁基板６につき３つの回路板６０が形成されているが、絶縁板の上面には、１つ又はより多くの回路板６０が形成されてもよい。これらの回路板は、銅箔等の金属層であり、絶縁板上に電気的に互いに絶縁された状態で島状に形成される。なお、回路板６０は、回路層と呼ばれてもよい。なお、詳細な説明は省略するが、上記の回路板６０及び半導体素子７により、図１５に示すようなインバータ回路が構成されてよい。この場合、Ｐは正極端子、Ｎは負極端子、Ｍは中間端子を表しており、２つの半導体素子７が直列接続された例を示している。 A plurality of circuit plates 60 are formed on the upper surface of the insulating plate. In FIG. 2, for convenience, three circuit boards 60 are formed for one insulating substrate 6, but one or more circuit boards 60 may be formed on the upper surface of the insulating board. These circuit plates are metal layers such as copper foil, and are formed in an island shape on the insulating plate in a state of being electrically insulated from each other. The circuit board 60 may be referred to as a circuit layer. Although detailed description is omitted, the inverter circuit as shown in FIG. 15 may be configured by the circuit board 60 and the semiconductor element 7. In this case, P represents a positive electrode terminal, N represents a negative electrode terminal, and M represents an intermediate terminal, and shows an example in which two semiconductor elements 7 are connected in series.

絶縁基板６（回路板）の上面には、半田等の接合材Ｓを介して半導体素子７が配置されている。図１では、便宜上、１つの絶縁基板６につき２つの半導体素子７を示すが、より多くの半導体素子７が絶縁基板６に配置されてもよい。半導体素子７は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、及びダイヤモンド等の半導体基板によって平面視方形状又は矩形状に形成される。 A semiconductor element 7 is arranged on the upper surface of the insulating substrate 6 (circuit board) via a joining material S such as solder. In FIG. 1, for convenience, two semiconductor elements 7 are shown for one insulating substrate 6, but more semiconductor elements 7 may be arranged on the insulating substrate 6. The semiconductor element 7 is formed in a plan-viewing shape or a rectangular shape by a semiconductor substrate such as silicon (Si), silicon carbide (SiC), gallium nitride (GaN), and diamond.

なお、半導体素子７としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。スイッチング素子とダイオードは逆並列接続されてよい。また、半導体素子７として、ＩＧＢＴとＦＷＤを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子、又はパワーＭＯＳＦＥＴ素子、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。 As the semiconductor element 7, a switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a diode such as an FWD (Free Wheeling Diode) is used. The switching element and the diode may be connected in antiparallel. Further, as the semiconductor element 7, an RC (Reverse Conducting) -IGBT element in which an IGBT and an FWD are integrated, a power MOSFET element, an RB (Reverse Blocking) -IGBT having a sufficient withstand voltage against a reverse bias, or the like is used. It is also good.

また、半導体素子７の形状、配置数、配置箇所等は適宜変更が可能である。なお、本実施の形態における半導体素子７は、半導体基板にトランジスタなどの機能素子を形成した、縦型のスイッチング素子であるが、これに限らず、横型のスイッチング素子であってもよい。 Further, the shape, number of arrangements, arrangement locations, etc. of the semiconductor element 7 can be appropriately changed. The semiconductor element 7 in the present embodiment is a vertical switching element in which a functional element such as a transistor is formed on a semiconductor substrate, but the present invention is not limited to this, and a horizontal switching element may be used.

ベース板９の上面外周には、ケース部材４が配置される。ケース部材４は、例えば接着剤Ｂを介してベース板９に接合される。ケース部材４は、ベース板９の外形に沿った形状を有している。より具体的にケース部材４は、中央が開口された矩形枠状に形成される。中央開口には、上記した３つの半導体組立体２が収容される。すなわち、３つの半導体組立体２は、枠状のケース部材４によって画定される空間に収容される。 A case member 4 is arranged on the outer periphery of the upper surface of the base plate 9. The case member 4 is joined to the base plate 9 via, for example, an adhesive B. The case member 4 has a shape along the outer shape of the base plate 9. More specifically, the case member 4 is formed in a rectangular frame shape with an opening in the center. The three semiconductor assemblies 2 described above are housed in the central opening. That is, the three semiconductor assemblies 2 are housed in the space defined by the frame-shaped case member 4.

また、詳細は後述するが、ケース部材４は、平面視でＹ方向（前後方向）に分割された一対の分割体４０、４１を連結することで枠状に形成される。一対の分割体４０、４１は、Ｙ方向中央を境界に前後に分割されている。一対の分割体４０、４１は、それぞれ平面視でＵ字状に形成されており、Ｕ字状の開放部分をＹ方向で対向させて連結することにより、全体として枠状のケース部材４を形成する。一対の分割体４０、４１が連結されることにより、複数の半導体組立体２（絶縁基板６、半導体素子７）や封止樹脂５を収容する空間を画定する枠状のケース部材４が形成される。 Further, as will be described in detail later, the case member 4 is formed in a frame shape by connecting a pair of divided bodies 40 and 41 divided in the Y direction (front-back direction) in a plan view. The pair of divided bodies 40 and 41 are divided back and forth with the center in the Y direction as a boundary. The pair of divided bodies 40 and 41 are each formed in a U shape in a plan view, and by connecting the U-shaped open portions so as to face each other in the Y direction, a frame-shaped case member 4 is formed as a whole. do. By connecting the pair of divided bodies 40 and 41, a frame-shaped case member 4 that defines a space for accommodating a plurality of semiconductor assemblies 2 (insulating substrate 6 and semiconductor element 7) and a sealing resin 5 is formed. To.

また、詳細は後述するが、一対の分割体４０、４１のうち、一方の分割体４１には、制御端子１９が一体成型されている。制御端子１９は、例えば銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材により形成される。制御端子１９は、分割体４１の上面から上方に突出した外部接続用の外側端子部１９ａと、分割体４１の内側に配置された内側端子部１９ｂと、を有している。内側端子部１９ｂは、配線部材Ｗ１（制御配線と呼ばれてもよい）を介して半導体素子７の上面電極に接続される。また、所定の回路板６０と半導体素子７の主電極は、配線部材Ｗ２（主電流配線と呼ばれてもよい）によって電気的に接続される。 Further, as will be described in detail later, the control terminal 19 is integrally molded in one of the divided bodies 41 among the pair of divided bodies 40 and 41. The control terminal 19 is formed of a metal material such as a copper material, a copper alloy material, an aluminum alloy material, or an iron alloy material. The control terminal 19 has an outer terminal portion 19a for external connection protruding upward from the upper surface of the split body 41, and an inner terminal portion 19b arranged inside the split body 41. The inner terminal portion 19b is connected to the upper surface electrode of the semiconductor element 7 via the wiring member W1 (which may be referred to as control wiring). Further, the predetermined circuit board 60 and the main electrode of the semiconductor element 7 are electrically connected by a wiring member W2 (which may be referred to as a main current wiring).

配線部材Ｗ１、Ｗ２には、導体ワイヤ（ボンディングワイヤ）が用いられる。導体ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。また、配線部材として導体ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。 Conductor wires (bonding wires) are used for the wiring members W1 and W2. As the material of the conductor wire, any one of gold, copper, aluminum, gold alloy, copper alloy, aluminum alloy or a combination thereof can be used. It is also possible to use a member other than the conductor wire as the wiring member. For example, a ribbon can be used as the wiring member.

また、ケース部材４の内側空間には、封止樹脂５が充填される。すなわち、ケース部材４は、複数の半導体組立体２（絶縁基板６、半導体素子７）や封止樹脂５を収容する空間を画定する。このようなケース部材４は、熱可塑性樹脂により形成されている。ケース部材４は、例えば、ＰＰＳ樹脂（ポリフェニレンサルファイド樹脂）、ＰＢＴ樹脂（ポリブチレンテレフタレート樹脂）等により形成される。 Further, the inner space of the case member 4 is filled with the sealing resin 5. That is, the case member 4 defines a space for accommodating a plurality of semiconductor assemblies 2 (insulating substrate 6, semiconductor element 7) and a sealing resin 5. Such a case member 4 is made of a thermoplastic resin. The case member 4 is formed of, for example, a PPS resin (polyphenylene sulfide resin), a PBT resin (polybutylene terephthalate resin), or the like.

また、ケース部材４には、外部接続用の主端子（Ｐ端子１６、Ｎ端子１７、Ｍ端子１８）と、制御用の制御端子１９が設けられている。具体的に、ケース部材４の短手方向（Ｙ方向）で対向する一対の壁部のうち、Ｙ方向負側に位置する壁部（分割体４０）には、平面視四角形状の凹部４２、４３が形成されている。凹部４２には、Ｐ端子１６（後述するナット部１６ａ）が接着剤Ｂを介して配置されている。凹部４２の深さは、ナット部１６ａが完全に収まる深さであることが好ましい。凹部４３には、Ｎ端子１７（後述するナット部１７ａ）が接着剤Ｂを介して配置されている。凹部４３の深さは、ナット部１７ａが完全に収容可能であることが好ましい。Ｐ端子１６及びＮ端子１７は、１つの半導体組立体２につき、１つずつ配置されている。Ｐ端子１６及びＮ端子１７の端部（後述する板状部１６ｂ、１７ｂ）は、半田等の接合材Ｓを介して絶縁基板６（所定の回路板）に接続される。 Further, the case member 4 is provided with a main terminal (P terminal 16, N terminal 17, M terminal 18) for external connection and a control terminal 19 for control. Specifically, of the pair of wall portions facing each other in the lateral direction (Y direction) of the case member 4, the wall portion (divided body 40) located on the negative side in the Y direction has a rectangular recess 42 in a plan view. 43 is formed. A P terminal 16 (nut portion 16a described later) is arranged in the recess 42 via the adhesive B. The depth of the recess 42 is preferably such that the nut portion 16a is completely accommodated. An N terminal 17 (nut portion 17a, which will be described later) is arranged in the recess 43 via the adhesive B. The depth of the recess 43 is preferably such that the nut portion 17a can be completely accommodated. One P terminal 16 and one N terminal 17 are arranged for each semiconductor assembly 2. The ends of the P terminal 16 and the N terminal 17 (plate-shaped portions 16b and 17b described later) are connected to the insulating substrate 6 (predetermined circuit board) via a bonding material S such as solder.

また、ケース部材４の短手方向（Ｙ方向）で対向する一対の壁部のうち、Ｙ方向正側の壁部（分割体４１）には、平面視四角形状の凹部４４が形成されている。凹部４４には、Ｍ端子１８（後述するナット部１８ａ）が接着剤Ｂを介して配置されている。凹部４４の深さは、ナット部１８ａが完全に収容可能であることが好ましい。Ｍ端子１８は、１つの半導体組立体２につき、１つずつ配置されている。Ｍ端子１８の端部（板状部１８ｂ）は、半田等の接合材Ｓを介して絶縁基板６（所定の回路板）に接続される。上記したように、制御端子１９は、分割体４１に一体成型されている。制御端子１９は、１つの半導体組立体２につき、例えば１０個ずつ配置されている。 Further, of the pair of wall portions facing each other in the lateral direction (Y direction) of the case member 4, the wall portion (divided body 41) on the positive side in the Y direction is formed with a concave portion 44 having a square shape in a plan view. .. The M terminal 18 (nut portion 18a described later) is arranged in the recess 44 via the adhesive B. The depth of the recess 44 is preferably such that the nut portion 18a can be completely accommodated. One M terminal 18 is arranged for each semiconductor assembly 2. The end portion (plate-shaped portion 18b) of the M terminal 18 is connected to the insulating substrate 6 (predetermined circuit board) via a bonding material S such as solder. As described above, the control terminal 19 is integrally molded with the divided body 41. For example, 10 control terminals 19 are arranged for each semiconductor assembly 2.

これらの端子は、例えば銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属材料によって形成される。なお、これらの端子の形状、配置箇所、個数等は、上記に限らず適宜変更が可能である。 These terminals are formed of a metal material such as a copper material, a copper alloy-based material, an aluminum alloy-based material, or an iron alloy-based material. The shape, arrangement location, number, etc. of these terminals are not limited to the above and can be changed as appropriate.

上記したＰ端子１６は正極端子、Ｎ端子１７は負極端子、Ｍ端子１８は中間端子と呼ばれてもよい。これらの端子は、主電流が流れる金属配線板を構成する。詳細は後述するが、Ｐ端子１６、Ｎ端子１７及びＭ端子１８の一端は外部導体に接続可能な主端子を構成し、Ｐ端子１６、Ｎ端子１７及びＭ端子１８の一端は絶縁基板６の所定の回路層に接合材Ｓを介して接合される。 The P terminal 16 described above may be referred to as a positive electrode terminal, the N terminal 17 may be referred to as a negative electrode terminal, and the M terminal 18 may be referred to as an intermediate terminal. These terminals constitute a metal wiring board through which the main current flows. Although the details will be described later, one end of the P terminal 16, the N terminal 17 and the M terminal 18 constitutes a main terminal that can be connected to an external conductor, and one end of the P terminal 16, the N terminal 17 and the M terminal 18 is an insulating substrate 6. It is bonded to a predetermined circuit layer via a bonding material S.

具体的に、Ｐ端子１６は、ナット部１６ａと、板状部１６ｂとを一体成型して形成されている。ナット部１６ａは、所定厚みの四角ナットで形成されている。ナット部１６ａは、中央に厚み方向へ貫通するネジ穴１６ｃが形成されている。ナット部１６ａは、板状部１６ｂの一端側に設けられている。 Specifically, the P terminal 16 is formed by integrally molding the nut portion 16a and the plate-shaped portion 16b. The nut portion 16a is formed of a square nut having a predetermined thickness. The nut portion 16a is formed with a screw hole 16c penetrating in the thickness direction in the center. The nut portion 16a is provided on one end side of the plate-shaped portion 16b.

板状部１６ｂは、上面と下面を有する平板形状を有している。板状部１６ｂは、平面視でＹ方向に長い長尺形状を有している。板状部１６ｂの厚みは、ナット部１６ａの厚みよりも小さくなっている。ナット部１６ａは、外部導体に接続される主端子を構成する。また、板状部１６ｂの他端は、絶縁基板６の回路層に接合材Ｓを介して接合される。 The plate-shaped portion 16b has a flat plate shape having an upper surface and a lower surface. The plate-shaped portion 16b has a long shape that is long in the Y direction in a plan view. The thickness of the plate-shaped portion 16b is smaller than the thickness of the nut portion 16a. The nut portion 16a constitutes a main terminal connected to an outer conductor. Further, the other end of the plate-shaped portion 16b is joined to the circuit layer of the insulating substrate 6 via the joining material S.

同様に、Ｎ端子１７は、ナット部１７ａと、板状部１７ｂとを一体成型して形成されている。ナット部１７ａは、所定厚みの四角ナットで形成されている。ナット部１７ａは、中央に厚み方向へ貫通するネジ穴１７ｃが形成されている。ナット部１７ａは、板状部１７ｂの一端側に設けられている。 Similarly, the N terminal 17 is formed by integrally molding the nut portion 17a and the plate-shaped portion 17b. The nut portion 17a is formed of a square nut having a predetermined thickness. The nut portion 17a is formed with a screw hole 17c penetrating in the thickness direction in the center. The nut portion 17a is provided on one end side of the plate-shaped portion 17b.

板状部１７ｂは、上面と下面を有する平板形状を有している。板状部１７ｂは、平面視でＹ方向に長い長尺形状を有している。板状部１７ｂの厚みは、ナット部１７ａの厚みよりも小さくなっている。ナット部１７ａは、外部導体に接続される主端子を構成する。また、板状部１７ｂの他端は、絶縁基板６の回路層に接合材Ｓを介して接合される。 The plate-shaped portion 17b has a flat plate shape having an upper surface and a lower surface. The plate-shaped portion 17b has a long shape that is long in the Y direction in a plan view. The thickness of the plate-shaped portion 17b is smaller than the thickness of the nut portion 17a. The nut portion 17a constitutes a main terminal connected to an outer conductor. Further, the other end of the plate-shaped portion 17b is bonded to the circuit layer of the insulating substrate 6 via the bonding material S.

また、Ｍ端子１８は、ナット部１８ａと、板状部１８ｂとを一体成型して形成されている。ナット部１８ａは、所定厚みの四角ナットで形成されている。ナット部１８ａは、中央に厚み方向へ貫通するネジ穴１８ｃが形成されている。ナット部１８ａは、板状部１８ｂ一端側に設けられている。 Further, the M terminal 18 is formed by integrally molding the nut portion 18a and the plate-shaped portion 18b. The nut portion 18a is formed of a square nut having a predetermined thickness. The nut portion 18a is formed with a screw hole 18c penetrating in the thickness direction at the center. The nut portion 18a is provided on one end side of the plate-shaped portion 18b.

板状部１８ｂは、上面と下面を有する平板形状を有している。板状部１８ｂは、平面視でＹ方向に長い長尺形状を有している。板状部１８ｂの厚みは、ナット部１８ａの厚みよりも小さくなっている。ナット部１８ａは、外部導体に接続される主端子を構成する。また、板状部１８ｂの他端は、絶縁基板６の回路層に接合材Ｓを介して接合される。 The plate-shaped portion 18b has a flat plate shape having an upper surface and a lower surface. The plate-shaped portion 18b has a long shape that is long in the Y direction in a plan view. The thickness of the plate-shaped portion 18b is smaller than the thickness of the nut portion 18a. The nut portion 18a constitutes a main terminal connected to an outer conductor. Further, the other end of the plate-shaped portion 18b is bonded to the circuit layer of the insulating substrate 6 via the bonding material S.

また、ケース部材４には、外周縁に沿って複数の貫通穴２０が形成されている。貫通穴２０は、半導体装置１の固定用のネジ（不図示）を挿通するための穴である。貫通穴２０は、冷却器３のベース板９まで貫通している。 Further, the case member 4 is formed with a plurality of through holes 20 along the outer peripheral edge. The through hole 20 is a hole for inserting a screw (not shown) for fixing the semiconductor device 1. The through hole 20 penetrates to the base plate 9 of the cooler 3.

上記したように、封止樹脂５は、枠状のケース部材４により規定される内部空間に充填される。これにより、絶縁基板６、及びこれに実装された半導体素子７、金属配線板８が上記の空間内に封止される。封止樹脂５は、熱硬化性の樹脂により構成される。封止樹脂５は、エポキシ、シリコーン、ウレタン、ポリイミド、ポリアミド、及びポリアミドイミドのいずれかを少なくとも含むことが好ましい。封止樹脂５には、例えば、フィラーを混入したエポキシ樹脂が、絶縁性、耐熱性及び放熱性の点から好適である。 As described above, the sealing resin 5 is filled in the internal space defined by the frame-shaped case member 4. As a result, the insulating substrate 6, the semiconductor element 7 mounted on the insulating substrate 6, and the metal wiring board 8 are sealed in the above space. The sealing resin 5 is made of a thermosetting resin. The sealing resin 5 preferably contains at least one of epoxy, silicone, urethane, polyimide, polyamide, and polyamideimide. For the sealing resin 5, for example, an epoxy resin mixed with a filler is suitable from the viewpoint of insulating property, heat resistance and heat dissipation.

ところで、半導体装置においては、金属配線板と絶縁基板とは、半田等の接合材を介して接続される。その他に、金属配線板と絶縁基板とを電気的に接続する方法として、レーザー溶接が用いられている。しかしながら、基板に直接レーザーを照射して溶接することは困難であるため、基板に半田付けされた銅ブロックと主端子とをレーザー溶接する方法が提案されている。この場合、レーザー溶接の接続不良や、接続箇所における剥離、更には熱サイクルによる不良の発生が問題となっている。また、レーザー溶接では、配線抵抗が高くなって装置の特性が劣化するおそれがあった。 By the way, in a semiconductor device, a metal wiring board and an insulating substrate are connected via a joining material such as solder. In addition, laser welding is used as a method of electrically connecting a metal wiring board and an insulating substrate. However, since it is difficult to directly irradiate the substrate with a laser and weld it, a method of laser welding the copper block soldered to the substrate and the main terminal has been proposed. In this case, there are problems such as poor connection of laser welding, peeling at the connection point, and failure due to thermal cycle. Further, in laser welding, there is a possibility that the wiring resistance becomes high and the characteristics of the apparatus deteriorate.

そこで、本件発明者は、金属配線板と絶縁基板との接続方法、接続タイミング、更には周囲を囲うケース部材の取り付け構造に着目し、本発明に想到した。例えば、本実施の形態では、金属配線板（Ｐ端子１６、Ｎ端子１７、及びＭ端子１８）の一端が外部導体に接続可能な主端子を構成し、その他端が絶縁基板６の回路層に接合材Ｓを介して接合されている。すなわち、金属配線板が、絶縁基板６に半田等の接合材Ｓを介して直接接合されるため、上記したレーザー溶接をなくすことが可能である。これにより、装置の配線抵抗を低減することができ、特性向上だけでなく、特性評価のための測定精度も高められる。更には、レーザー溶接のための開先に凹凸を設ける必要がなくなるため、封止樹脂５との密着性も向上することが可能である。このように、製造工程を簡略化して特性を向上することが可能である。 Therefore, the present inventor has come up with the present invention by paying attention to the connection method between the metal wiring board and the insulating substrate, the connection timing, and the mounting structure of the case member surrounding the periphery. For example, in the present embodiment, one end of the metal wiring board (P terminal 16, N terminal 17, and M terminal 18) constitutes a main terminal that can be connected to an external conductor, and the other end is the circuit layer of the insulating substrate 6. It is joined via the joining material S. That is, since the metal wiring board is directly bonded to the insulating substrate 6 via the bonding material S such as solder, it is possible to eliminate the above-mentioned laser welding. As a result, the wiring resistance of the device can be reduced, and not only the characteristics can be improved, but also the measurement accuracy for evaluating the characteristics can be improved. Further, since it is not necessary to provide unevenness on the groove for laser welding, it is possible to improve the adhesion with the sealing resin 5. In this way, it is possible to simplify the manufacturing process and improve the characteristics.

ところが、金属配線板と絶縁基板６を半田で接合する場合、その近傍に位置する樹脂製のケース部材が熱の影響を受けて溶解してしまうおそれがある。そこで、本実施の形態では、金属配線板と絶縁基板６を半田で接合した後に、ケース部材４を取り付ける構成とした。これを実現するため、具体的にはケース部材４を一対の分割体４０、４１で形成し、一対の分割体４０、４１をモジュールの側方から挿入して接着剤Ｂで接着する構成とした。この場合、主端子（ナット部）とケース部材４とは、接着剤Ｂを介して接合される。 However, when the metal wiring board and the insulating substrate 6 are joined by soldering, the resin case member located in the vicinity thereof may be affected by heat and melted. Therefore, in the present embodiment, the metal wiring board and the insulating substrate 6 are joined by soldering, and then the case member 4 is attached. In order to realize this, specifically, the case member 4 is formed of a pair of divided bodies 40 and 41, and the pair of divided bodies 40 and 41 are inserted from the side of the module and bonded with the adhesive B. .. In this case, the main terminal (nut portion) and the case member 4 are joined via the adhesive B.

ここで、図１から図４を参照して、金属配線板、絶縁基板６、及びケース部材４の接続構成の詳細について説明する。なお、図２、図３では、主端子としてＮ端子１７とＭ端子１８の断面のみ示しているが、Ｐ端子１６も同様の構成を有しているものとする。また、図３、４のケース部材内面において直線矢印で示す範囲は、接着剤Ｂの塗布範囲を示している。 Here, with reference to FIGS. 1 to 4, details of the connection configuration of the metal wiring board, the insulating substrate 6, and the case member 4 will be described. Although only the cross sections of the N terminal 17 and the M terminal 18 are shown as the main terminals in FIGS. 2 and 3, it is assumed that the P terminal 16 also has the same configuration. Further, the range indicated by the straight arrow on the inner surface of the case member in FIGS. 3 and 4 indicates the coating range of the adhesive B.

上記したように、金属配線板は、上面と下面を有する平板形状を有し、一端の下面が接着剤Ｂを介してケース部材に接合され、他端の下面が接合材Ｓを介して回路層に接合されている。具体的にＭ端子１８は、接着剤Ｂを介して凹部４４に接合されるナット部１８ａと、接合材Ｓを介して回路層に接合される板状部１８ｂと、を有している。 As described above, the metal wiring board has a flat plate shape having an upper surface and a lower surface, one lower surface thereof is bonded to the case member via the adhesive B, and the lower surface of the other end is bonded to the case member via the bonding material S. It is joined to. Specifically, the M terminal 18 has a nut portion 18a joined to the recess 44 via the adhesive B and a plate-shaped portion 18b joined to the circuit layer via the joining material S.

上記したように、分割体４１は、主端子（ナット部１８ａ）を収容可能な凹部４４（端子用凹部）を有している。ナット部１８ａは、凹部４４の内底面及び内側面に接着剤Ｂを介して接合されている。このように、金属配線板とケース部材４とは、一体成型でなくとも接着剤Ｂによって接合可能である。したがって、一対の分割体４０、４１で形成されたケース部材４を後付けすることが可能になっている。 As described above, the split body 41 has a recess 44 (terminal recess) capable of accommodating the main terminal (nut portion 18a). The nut portion 18a is joined to the inner bottom surface and the inner side surface of the recess 44 via the adhesive B. As described above, the metal wiring board and the case member 4 can be joined by the adhesive B even if they are not integrally molded. Therefore, it is possible to retrofit the case member 4 formed of the pair of divided bodies 40 and 41.

また、本実施の形態では、ベース板９が、絶縁基板６の配置箇所に対応して厚み方向に突出した凸部９０を有している。凸部９０は、Ｘ方向に長い平面視矩形状を有している。絶縁基板６のＸ方向の端部は、凸部９０のＸ方向の端部よりも内側に位置している。また、絶縁基板６のＹ方向の端部は、凸部９０のＹ方向の端部よりも外側に位置している。すなわち、絶縁基板６の外周端は、一対の分割体４０、４１の分割方向（Ｙ方向）に交差する方向（Ｘ方向）からみて凸部９０よりも外周側に突出している。 Further, in the present embodiment, the base plate 9 has a convex portion 90 protruding in the thickness direction corresponding to the arrangement location of the insulating substrate 6. The convex portion 90 has a rectangular shape in a plan view long in the X direction. The end portion of the insulating substrate 6 in the X direction is located inside the end portion of the convex portion 90 in the X direction. Further, the end portion of the insulating substrate 6 in the Y direction is located outside the end portion of the convex portion 90 in the Y direction. That is, the outer peripheral end of the insulating substrate 6 projects toward the outer peripheral side of the convex portion 90 when viewed from the direction (X direction) intersecting the dividing direction (Y direction) of the pair of divided bodies 40 and 41.

これに対し、分割体４０、４１のＹ方向における内側面には、絶縁基板６の外周端を受容可能な凹部が形成されている。分割体４０には凹部４０ａが形成され、分割体４１には凹部４１ａが形成されている。凹部４０ａは、分割体４０の内側面からＸ方向正側に突出する第１突起部４０ｂ及び第２突起部４０ｃとの間に形成されている。第１突起部４０ｂは、凹部４０ａよりも下方に位置し、第２突起部４０ｃは、凹部４０ａよりも上方に位置している。 On the other hand, a recess capable of receiving the outer peripheral end of the insulating substrate 6 is formed on the inner side surface of the divided bodies 40 and 41 in the Y direction. A recess 40a is formed in the split body 40, and a recess 41a is formed in the split body 41. The recess 40a is formed between the first protrusion 40b and the second protrusion 40c protruding from the inner side surface of the divided body 40 to the positive side in the X direction. The first protrusion 40b is located below the recess 40a, and the second protrusion 40c is located above the recess 40a.

詳細は後述するが、第１突起部４０ｂは、凸部９０に当接可能な当接部を構成する。すなわち、凸部９０は、分割体４０の挿入位置を規制する位置決め部を構成する。絶縁基板６の外周縁は、凹部４０ａ内に受容され、接着剤Ｂを介して分割体４０に接合される。このとき、絶縁基板６の外周縁は、第１突起部４０ｂ及び第２突起部４０ｃの間に挟まれた状態となっている。 Although the details will be described later, the first protrusion 40b constitutes a contact portion capable of contacting the protrusion 90. That is, the convex portion 90 constitutes a positioning portion that regulates the insertion position of the divided body 40. The outer peripheral edge of the insulating substrate 6 is received in the recess 40a and is joined to the divided body 40 via the adhesive B. At this time, the outer peripheral edge of the insulating substrate 6 is sandwiched between the first protrusion 40b and the second protrusion 40c.

同様に、凹部４１ａは、分割体４１の内側面からＸ方向負側に突出する第１突起部４１ｂ及び第２突起部４１ｃとの間に形成されている。第１突起部４１ｂは、凹部４１ａよりも下方に位置し、第２突起部４１ｃは、凹部４１ａよりも上方に位置している。 Similarly, the recess 41a is formed between the first protrusion 41b and the second protrusion 41c that project from the inner side surface of the split body 41 to the negative side in the X direction. The first protrusion 41b is located below the recess 41a, and the second protrusion 41c is located above the recess 41a.

詳細は後述するが、第１突起部４１ｂは、凸部９０に当接可能な当接部を構成する。すなわち、凸部９０は、分割体４１の挿入位置を規制する位置決め部を構成する。絶縁基板６の外周縁は、凹部４１ａ内に受容され、接着剤Ｂを介して分割体４１に接合される。このとき、絶縁基板６の外周縁は、第１突起部４１ｂ及び第２突起部４１ｃの間に挟まれた状態となっている。 Although the details will be described later, the first protrusion 41b constitutes a contact portion capable of contacting the protrusion 90. That is, the convex portion 90 constitutes a positioning portion that regulates the insertion position of the divided body 41. The outer peripheral edge of the insulating substrate 6 is received in the recess 41a and is joined to the split body 41 via the adhesive B. At this time, the outer peripheral edge of the insulating substrate 6 is sandwiched between the first protrusion 41b and the second protrusion 41c.

また、分割体４１において、第２突起部４１ｃの上面には、制御端子１９の一部を構成する内側端子部１９ｂが表出している。すなわち、内側端子部１９ｂは、絶縁基板６の外周縁の真上に位置している。 Further, in the divided body 41, the inner terminal portion 19b forming a part of the control terminal 19 is exposed on the upper surface of the second protrusion 41c. That is, the inner terminal portion 19b is located directly above the outer peripheral edge of the insulating substrate 6.

図３及び図４に示すように、ケース部材４とベース板９、絶縁基板６、及び金属配線板（Ｐ端子１６、Ｎ端子１７、Ｍ端子１８）が直接接触する箇所には接着剤Ｂが塗布され、互いに接合されている。 As shown in FIGS. 3 and 4, the adhesive B is applied to the place where the case member 4 and the base plate 9, the insulating substrate 6, and the metal wiring plate (P terminal 16, N terminal 17, M terminal 18) come into direct contact with each other. It is applied and bonded to each other.

次に、図５から図１１を参照して、本実施の形態に係る半導体装置の製造方法について説明する。図５から図１１は、本実施の形態に係る半導体装置の製造方法の一工程例を示す平面図である。なお、以下に示す半導体装置の製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。また、半導体装置の製造方法を構成する各工程の順序は、矛盾が生じない限りにおいて、適宜変更が可能である。また、半導体装置の製造方法は、以下に示す工程以外の工程を含んでもよい。 Next, a method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. 5 to 11. 5 to 11 are plan views showing an example of one step of the method for manufacturing a semiconductor device according to the present embodiment. The method for manufacturing a semiconductor device shown below is merely an example, and is not limited to this configuration and can be changed as appropriate. Further, the order of each process constituting the method for manufacturing the semiconductor device can be appropriately changed as long as there is no contradiction. Further, the method for manufacturing a semiconductor device may include steps other than the steps shown below.

図５から図１１に示すように、半導体装置１の製造方法は、ベース板準備工程（図５参照）と、基板配置工程（図６参照）と、チップ配置工程（図７参照）と、端子配置工程と（図８参照）と、ケース配置工程（図９及び図１０参照）と、配線工程（図２参照）と、封止工程（図１１参照）と、を含んで構成される。これらの工程において、例えばチップ配置工程と端子配置工程の順序は逆であってもよい。また、予め、絶縁基板６と、半導体素子７で構成された半導体組立体２をベース板に配置してもよい。 As shown in FIGS. 5 to 11, the manufacturing method of the semiconductor device 1 includes a base plate preparation step (see FIG. 5), a substrate placement step (see FIG. 6), a chip placement step (see FIG. 7), and terminals. It includes a placement step (see FIG. 8), a case placement step (see FIGS. 9 and 10), a wiring step (see FIG. 2), and a sealing step (see FIG. 11). In these steps, for example, the order of the chip placement step and the terminal placement step may be reversed. Further, the semiconductor assembly 2 composed of the insulating substrate 6 and the semiconductor element 7 may be arranged in advance on the base plate.

先ず、ベース板準備工程が実施される。図５に示すように、ベース板準備工程では、ベース板９は、凸部９０が上面を向くように配置される。 First, the base plate preparation process is carried out. As shown in FIG. 5, in the base plate preparation step, the base plate 9 is arranged so that the convex portion 90 faces the upper surface.

次に、基板配置工程が実施される。図６に示すように、基板配置工程では、凸部９０の上面に接合材Ｓを介して３つの絶縁基板６が配置される。絶縁基板６は、回路層が上面を向くように配置される。上記したように、Ｙ方向において、絶縁基板６の外周縁は、凸部９０の外周縁よりも外側に位置している。接合材Ｓは、例えば所定温度の炉内に投入されることで加熱され、絶縁基板６とベース板９とを接合する。 Next, the substrate placement process is carried out. As shown in FIG. 6, in the substrate arranging step, three insulating substrates 6 are arranged on the upper surface of the convex portion 90 via the joining material S. The insulating substrate 6 is arranged so that the circuit layer faces the upper surface. As described above, in the Y direction, the outer peripheral edge of the insulating substrate 6 is located outside the outer peripheral edge of the convex portion 90. The joining material S is heated by being put into a furnace having a predetermined temperature, for example, and joins the insulating substrate 6 and the base plate 9.

次に、チップ配置工程が実施される。図７に示すように、チップ配置工程では、絶縁基板６（所定の回路板）の上面に半田等の接合材Ｓを介して半導体素子７が配置される。接合材Ｓは、半田に限らず、焼結材を用いることも可能である。接合材Ｓは、例えば所定温度の炉内に投入されることで加熱され、絶縁基板６と半導体素子７とを接合する。 Next, a chip placement step is carried out. As shown in FIG. 7, in the chip arranging step, the semiconductor element 7 is arranged on the upper surface of the insulating substrate 6 (predetermined circuit board) via a bonding material S such as solder. The joining material S is not limited to solder, and a sintered material can also be used. The joining material S is heated by being put into a furnace having a predetermined temperature, for example, and joins the insulating substrate 6 and the semiconductor element 7.

次に、端子配置工程が実施される。図８に示すように、絶縁基板６の所定の回路板上に接合材Ｓを介して金属配線板が配置される。具体的に、Ｐ端子１６及びＮ端子１７が絶縁基板６のＹ方向負側の上面に配置され、Ｍ端子１８が絶縁基板６のＹ方向正側の上面に配置される。接合材Ｓは、半田に限らず、焼結材を用いることも可能である。接合材Ｓは、例えば所定温度の炉内に投入されることで加熱され、絶縁基板６と金属配線板とを接合する。 Next, the terminal arrangement step is carried out. As shown in FIG. 8, a metal wiring board is arranged on a predetermined circuit board of the insulating substrate 6 via a joining material S. Specifically, the P terminal 16 and the N terminal 17 are arranged on the upper surface on the negative side in the Y direction of the insulating substrate 6, and the M terminal 18 is arranged on the upper surface on the positive side in the Y direction of the insulating substrate 6. The joining material S is not limited to solder, and a sintered material can also be used. The joining material S is heated by being put into a furnace having a predetermined temperature, for example, and joins the insulating substrate 6 and the metal wiring board.

次に、ケース配置工程が実施される。図９及び図１０に示すように、ケース配置工程では、絶縁基板６のＹ方向外側から一対の分割体４０、４１で絶縁基板６を挟み込むように配置する。このとき、分割体４０、４１、絶縁基板６、ベース板９、及び金属配線板（Ｐ端子、Ｎ端子１７、Ｍ端子１８）がそれぞれ接触する箇所に接着剤Ｂを塗布しておくことが好ましい。また、平面視Ｕ字状の分割体４０、４１のそれぞれの開放端が対向するように配置され、それぞれの分割体は、対応する凹部４０ａ、４１ａが絶縁基板６の外周縁に係合するように挿入される。このとき、第１突起部４０ｂ、４１ｂがそれぞれ凸部９０の側面に当接するまで挿入されるため、分割体４０、４１の位置決めが容易となって組付け性が向上されている。そして、接着剤Ｂは、硬化することで分割体４０、４１、絶縁基板６、ベース板９、及び金属配線板を接合する。 Next, the case placement process is carried out. As shown in FIGS. 9 and 10, in the case arranging step, the insulating substrate 6 is arranged so as to be sandwiched between the pair of divided bodies 40 and 41 from the outside in the Y direction of the insulating substrate 6. At this time, it is preferable to apply the adhesive B to the portions where the divided bodies 40 and 41, the insulating substrate 6, the base plate 9, and the metal wiring plates (P terminal, N terminal 17, M terminal 18) come into contact with each other. .. Further, the open ends of the U-shaped divided bodies 40 and 41 in a plan view are arranged so as to face each other so that the corresponding recesses 40a and 41a engage with the outer peripheral edge of the insulating substrate 6. Will be inserted into. At this time, since the first protrusions 40b and 41b are inserted until they abut on the side surfaces of the protrusions 90, the divided bodies 40 and 41 are easily positioned and the assembling property is improved. Then, the adhesive B is cured to join the divided bodies 40 and 41, the insulating substrate 6, the base plate 9, and the metal wiring plate.

次に、配線工程が実施される。図２に示すように、配線工程では、ワイヤ等の配線部材Ｗ１を介して制御端子１９と半導体素子７の上面電極とが電気的に接続される。例えば、半導体素子７の上面に形成された制御電極と内側端子部１９ｂとがボンディングワイヤで接続される。また、所定の回路板６０と半導体素子７は、配線部材Ｗ２を介して電気的に接続される。 Next, the wiring process is carried out. As shown in FIG. 2, in the wiring process, the control terminal 19 and the top electrode of the semiconductor element 7 are electrically connected via a wiring member W1 such as a wire. For example, the control electrode formed on the upper surface of the semiconductor element 7 and the inner terminal portion 19b are connected by a bonding wire. Further, the predetermined circuit board 60 and the semiconductor element 7 are electrically connected via the wiring member W2.

次に、封止工程が実施される。図１１に示すように、封止工程では、ケース部材４によって画定された空間（内側空間）に封止樹脂５が充填される。封止樹脂５は、例えばケース部材の上端の高さまで充填される。封止樹脂５は、液状樹脂を所定温度で硬化させることによって形成される。この結果、少なくとも絶縁基板６、半導体素子７、金属配線板の板状部１６ｂ、１７ｂ、１８ｂ、及び配線部材Ｗ１、Ｗ２が封止樹脂５によって覆われる（封止される）。封止樹脂５により、ベース板９とケース部材４との接合力が高められる。このようにして、半導体装置１が製造される。 Next, a sealing step is carried out. As shown in FIG. 11, in the sealing step, the sealing resin 5 is filled in the space (inner space) defined by the case member 4. The sealing resin 5 is filled up to the height of the upper end of the case member, for example. The sealing resin 5 is formed by curing the liquid resin at a predetermined temperature. As a result, at least the insulating substrate 6, the semiconductor element 7, the plate-shaped portions 16b, 17b, 18b of the metal wiring board, and the wiring members W1 and W2 are covered (sealed) with the sealing resin 5. The sealing resin 5 enhances the bonding force between the base plate 9 and the case member 4. In this way, the semiconductor device 1 is manufactured.

以上説明したように、本実施形態によれば、金属配線板を絶縁基板６に半田で接合した後、一対の分割体４０、４１で形成されたケース部材４を絶縁基板６の左右から挟み込んで接着したことにより、製造工程を簡略化して装置の特性を向上することが可能である。 As described above, according to the present embodiment, after the metal wiring board is bonded to the insulating substrate 6 with solder, the case member 4 formed of the pair of divided bodies 40 and 41 is sandwiched from the left and right sides of the insulating substrate 6. By adhering, it is possible to simplify the manufacturing process and improve the characteristics of the apparatus.

次に、図１２から図１４を参照して、変形例について説明する。
例えば、上記実施の形態では、金属配線板（Ｍ端子１８）が、平板形状の板状部１８ｂを有する構成したがこの構成に限定されない。図１２に示すように、板状部１８ｂは、Ｙ方向の途中にＺ方向で高さが異なる段部１８ｄを備えてもよい。 Next, a modification will be described with reference to FIGS. 12 to 14.
For example, in the above embodiment, the metal wiring board (M terminal 18) is configured to have a flat plate-shaped plate-shaped portion 18b, but the configuration is not limited to this. As shown in FIG. 12, the plate-shaped portion 18b may include a stepped portion 18d having a different height in the Z direction in the middle of the Y direction.

また、上記実施の形態では、平面視で第２突起部４１ｃと凸部９０が重ならないように配置される場合について説明したが、この構成に限定されない。例えば、図１３に示すように、第２突起部４１ｃと凸部９０は、平面視で少なくとも一部が重なるように配置されてもよい。この構成によれば、内側端子部１９ｂの下方に高剛性のベース板９が介在することになる。この結果、内側端子部１９ｂにボンディングした際の第２突起部４１ｃの変形を抑制することが可能である。 Further, in the above embodiment, the case where the second protrusion 41c and the protrusion 90 are arranged so as not to overlap in a plan view has been described, but the present invention is not limited to this configuration. For example, as shown in FIG. 13, the second protrusion 41c and the protrusion 90 may be arranged so that at least a part thereof overlaps in a plan view. According to this configuration, the high-rigidity base plate 9 is interposed below the inner terminal portion 19b. As a result, it is possible to suppress deformation of the second protrusion 41c when bonding to the inner terminal portion 19b.

また、上記実施の形態において、ケース部材４のＺ方向の厚みは、一様に限らず、部分的に薄くしてもよい。例えば、図１４に示すように、３相の境界部分（二点鎖線部分参照）又は、その近傍の所定範囲において、ケース部材４の厚みを薄くすることが好ましい。Ｙ方向に長いベース板９は、基板配置工程等のプロセスにおいて、長手方向に反りやすくなっている。このため、ケース部材４が部分的に薄肉部を有することで、ベース板９の反り方向に応じて変形しやすくすることが可能である。その結果、ケース部材を配置する際の取り付け性を向上することが可能である。 Further, in the above embodiment, the thickness of the case member 4 in the Z direction is not limited to uniform, and may be partially reduced. For example, as shown in FIG. 14, it is preferable to reduce the thickness of the case member 4 in a predetermined range at or near the three-phase boundary portion (see the two-dot chain line portion). The base plate 9 long in the Y direction tends to warp in the longitudinal direction in a process such as a substrate placement process. Therefore, since the case member 4 has a partially thin-walled portion, it is possible to easily deform the base plate 9 according to the warp direction. As a result, it is possible to improve the mountability when arranging the case member.

また、上記実施の形態において、半導体素子７の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。 Further, in the above embodiment, the number and the arrangement location of the semiconductor elements 7 are not limited to the above configuration and can be appropriately changed.

また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。 Further, in the above embodiment, the number and layout of the circuit boards are not limited to the above configuration and can be appropriately changed.

また、上記実施の形態では、絶縁基板６、半導体素子７が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。これらの構成は、上記以外の多角形状に形成されてもよい。 Further, in the above embodiment, the insulating substrate 6 and the semiconductor element 7 are formed in a rectangular shape or a rectangular shape in a plan view, but the configuration is not limited to this. These configurations may be formed into polygonal shapes other than the above.

また、上記実施の形態では、半導体組立体２が、単位モジュールをＵ相、Ｖ相、Ｗ相の順にＸ方向に３つ並んで配置して構成される場合について説明したが、この構成に限定されない。単位モジュールの配列数、配列方向は適宜変更が可能である。また、ケース部材４がＵ相、Ｖ相、Ｗ相の三相分を一体化して形成されているが、これに限定されず、適宜変更が可能である。ケース部材４は、単位モジュール毎に分割して設けられてもよい。 Further, in the above embodiment, the case where the semiconductor assembly 2 is configured by arranging three unit modules side by side in the X direction in the order of U phase, V phase, and W phase has been described, but the configuration is limited to this configuration. Not done. The number of arrangements and the arrangement direction of the unit module can be changed as appropriate. Further, the case member 4 is formed by integrating the three phases of the U phase, the V phase, and the W phase, but the present invention is not limited to this, and can be appropriately changed. The case member 4 may be provided separately for each unit module.

また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。 Moreover, although the present embodiment and the modified example have been described, as another embodiment, the above-described embodiment and the modified example may be combined in whole or in part.

また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。 Further, the present embodiment is not limited to the above-described embodiment and modification, and may be variously modified, replaced, or modified without departing from the spirit of the technical idea. Further, if the technical idea can be realized in another way by the advancement of the technique or another technique derived from it, it may be carried out by the method. Therefore, the claims cover all embodiments that may be included within the scope of the technical idea.

下記に、上記の実施の形態における特徴点を整理する。
上記実施の形態に係る半導体装置は、放熱板と、前記放熱板の上面に配置された絶縁基板と、前記絶縁基板の上面に配置された半導体素子と、一端が外部導体に接続可能な主端子を構成し、他端が前記絶縁基板の回路層に接合材を介して接合された金属配線板と、前記半導体素子及び前記絶縁基板を収容する空間を画定するケース部材と、を備え、前記ケース部材は、平面視で所定方向に分割された一対の分割体を連結することで枠状に形成され、前記主端子と前記ケース部材とは、接着剤を介して接合されている。 The feature points in the above-described embodiment are summarized below.
The semiconductor device according to the above embodiment includes a heat radiating plate, an insulating substrate arranged on the upper surface of the heat radiating plate, a semiconductor element arranged on the upper surface of the insulating substrate, and a main terminal having one end connectable to an external conductor. The case is provided with a metal wiring plate whose other end is joined to the circuit layer of the insulating substrate via a bonding material, and a case member that defines a space for accommodating the semiconductor element and the insulating substrate. The member is formed in a frame shape by connecting a pair of divided bodies divided in a predetermined direction in a plan view, and the main terminal and the case member are joined via an adhesive.

また、上記実施の形態に係る半導体装置において、前記金属配線板は、上面と下面を有する平板形状を有し、一端の下面が前記接着剤を介して前記ケース部材に接合され、他端の下面が前記接合材を介して前記回路層に接合されている。 Further, in the semiconductor device according to the above embodiment, the metal wiring board has a flat plate shape having an upper surface and a lower surface, the lower surface of one end is joined to the case member via the adhesive, and the lower surface of the other end is joined. Is bonded to the circuit layer via the bonding material.

また、上記実施の形態に係る半導体装置において、前記分割体は、前記主端子を収容可能な端子用凹部を有し、前記主端子は、前記端子用凹部の内底面及び内側面に前記接着剤を介して接合されている。 Further, in the semiconductor device according to the above embodiment, the divided body has a terminal recess for accommodating the main terminal, and the main terminal has the adhesive on the inner bottom surface and the inner side surface of the terminal recess. It is joined via.

また、上記実施の形態に係る半導体装置において、前記ベース板は、前記絶縁基板の配置箇所に対応して厚み方向に突出した凸部を有し、前記絶縁基板は、前記凸部の上面に接合材を介して配置され、前記分割体は、前記凸部の側面に当接可能な当接部を有する。 Further, in the semiconductor device according to the above embodiment, the base plate has a convex portion protruding in the thickness direction corresponding to the arrangement location of the insulating substrate, and the insulating substrate is joined to the upper surface of the convex portion. Arranged via the material, the split body has an abutting portion capable of contacting the side surface of the convex portion.

また、上記実施の形態に係る半導体装置において、前記絶縁基板の外周端は、前記分割体の分割方向に交差する方向からみて前記凸部よりも外周側に突出しており、前記分割体は、前記凸部よりも外周側に突出した前記絶縁基板の前記外周端を受容可能な凹部を有し、前記絶縁基板の前記外周端は、前記接着剤を介して前記凹部に接合されている。 Further, in the semiconductor device according to the above embodiment, the outer peripheral end of the insulating substrate protrudes toward the outer peripheral side from the convex portion when viewed from the direction intersecting the dividing direction of the divided body, and the divided body is the above-mentioned divided body. It has a recess that can receive the outer peripheral end of the insulating substrate protruding toward the outer peripheral side from the convex portion, and the outer peripheral end of the insulating substrate is joined to the concave portion via the adhesive.

また、上記実施の形態に係る半導体装置において、一方の前記分割体は、一体成型された制御端子を有し、前記制御端子は、外部接続用の外側端子部と、前記半導体素子の上面電極に配線部材を介して接続された内側端子部と、を有し、前記内側端子部は、前記絶縁基板の上方で前記分割体の内側面から内側に突出する突起部の上面に配置され、前記凹部は、前記当接部と前記突起部との間に形成されている。 Further, in the semiconductor device according to the above embodiment, one of the divided bodies has an integrally molded control terminal, and the control terminal is attached to an outer terminal portion for external connection and a top electrode of the semiconductor element. It has an inner terminal portion connected via a wiring member, and the inner terminal portion is arranged on the upper surface of a protrusion portion that protrudes inward from the inner side surface of the divided body above the insulating substrate. Is formed between the abutting portion and the protruding portion.

また、上記実施の形態に係る半導体装置において、前記凸部と前記突起部は、平面視で重なるように配置されている。 Further, in the semiconductor device according to the above embodiment, the convex portion and the convex portion are arranged so as to overlap each other in a plan view.

また、上記実施の形態に係る半導体装置において、前記絶縁基板は、前記分割体の分割方向に交差する方向に並んで複数配置されている。 Further, in the semiconductor device according to the above embodiment, a plurality of the insulating substrates are arranged side by side in a direction intersecting the dividing direction of the divided body.

また、上記実施の形態に係る半導体装置において、前記金属配線板は、一方の前記分割体に接合されている中間端子と、他方の前記分割体に接合されている正極端子及び負極端子と、によって構成される。 Further, in the semiconductor device according to the above embodiment, the metal wiring board is formed by an intermediate terminal bonded to one of the divided bodies and a positive electrode terminal and a negative electrode terminal bonded to the other divided body. It is composed.

また、上記実施の形態に係る半導体装置の製造方法は、ベース板と、前記ベース板の上面に配置された絶縁基板と、前記絶縁基板の上面に配置された半導体素子と、一端が外部導体に接続可能な主端子を構成し、他端が前記絶縁基板の回路層に接合材を介して接合された金属配線板と、前記半導体素子及び前記絶縁基板を収容する空間を画定するケース部材と、を備えた半導体装置の製造方法であって、前記ベース板の上面に前記絶縁基板を配置する基板配置工程と、前記絶縁基板の前記回路層に前記接合材を介して前記金属配線板の他端を接合する端子配置工程と、平面視で所定方向に分割された一対の分割体で構成された前記ケース部材を前記絶縁基板の側方から挟むように取り付け、前記分割体同士を連結することで枠状の前記ケース部材を形成するケース配置工程と、を備え、前記ケース配置工程において、前記主端子と前記分割体とを接着剤で接合する。 Further, in the method for manufacturing a semiconductor device according to the above embodiment, a base plate, an insulating substrate arranged on the upper surface of the base plate, a semiconductor element arranged on the upper surface of the insulating substrate, and one end thereof become an external conductor. A metal wiring plate that constitutes a connectable main terminal and the other end of which is joined to the circuit layer of the insulating substrate via a bonding material, and a case member that defines a space for accommodating the semiconductor element and the insulating substrate. The method for manufacturing a semiconductor device comprising the above, wherein the insulating substrate is arranged on the upper surface of the base plate, and the other end of the metal wiring plate is connected to the circuit layer of the insulating substrate via the bonding material. By attaching the case member composed of a pair of divided bodies divided in a predetermined direction in a plan view and sandwiching the case member from the side of the insulating substrate, and connecting the divided bodies to each other. A case arranging step of forming the frame-shaped case member is provided, and in the case arranging step, the main terminal and the divided body are joined with an adhesive.

以上説明したように、本発明は、製造工程を簡略化して特性を向上することができるという効果を有し、特に、冷却器一体型の半導体装置に有用である。 As described above, the present invention has the effect of simplifying the manufacturing process and improving the characteristics, and is particularly useful for a semiconductor device integrated with a cooler.

１ 半導体装置
２ 半導体組立体
３ 冷却器
４ ケース部材
５ 封止樹脂
６ 絶縁基板
７ 半導体素子
９ ベース板
１６ Ｐ端子
１６ａ ナット部
１６ｂ 板状部
１６ｃ ネジ穴
１７ Ｎ端子
１７ａ ナット部
１７ｂ 板状部
１７ｃ ネジ穴
１８ Ｍ端子
１８ａ ナット部
１８ｂ 板状部
１８ｃ ネジ穴
１８ｄ 段部
１９ 制御端子
１９ａ 外側端子部
１９ｂ 内側端子部
２０ 貫通穴
４０ 分割体
４０ａ 凹部
４０ｂ 第１突起部
４０ｃ 第２突起部
４１ 分割体
４１ａ 凹部
４１ｂ 第１突起部
４１ｃ 第２突起部
４２ 凹部
４３ 凹部
４４ 凹部
６０ 回路板
９０ 凸部
Ｂ 接着剤
Ｓ 接合材
Ｗ１ 配線部材
Ｗ２ 配線部材 1 Semiconductor device 2 Semiconductor assembly 3 Cooler 4 Case member 5 Encapsulating resin 6 Insulated substrate 7 Semiconductor element 9 Base plate 16 P terminal 16a Nut part 16b Plate-shaped part 16c Screw hole 17 N terminal 17a Nut part 17b Plate-shaped part 17c Screw hole 18 M terminal 18a Nut part 18b Plate-shaped part 18c Screw hole 18d Step part 19 Control terminal 19a Outer terminal part 19b Inner terminal part 20 Through hole 40 Divided body 40a Recessed part 40b First protruding part 40c Second protruding part 41 Divided body 41a Recess 41b 1st protrusion 41c 2nd protrusion 42 Recess 43 Recess 44 Recess 60 Circuit board 90 Convex B Adhesive S Joining material W1 Wiring member W2 Wiring member

Claims (10)

ベース板と、
前記ベース板の上面に配置された絶縁基板と、
前記絶縁基板の上面に配置された半導体素子と、
一端が外部導体に接続可能な主端子を構成し、他端が前記絶縁基板の回路層に接合材を介して接合された金属配線板と、
前記半導体素子及び前記絶縁基板を収容する空間を画定するケース部材と、を備え、
前記ケース部材は、平面視で所定方向に分割された一対の分割体を連結することで枠状に形成され、
前記主端子と前記ケース部材とは、接着剤を介して接合されている、半導体装置。 With the base plate
An insulating substrate arranged on the upper surface of the base plate and
The semiconductor element arranged on the upper surface of the insulating substrate and
One end constitutes a main terminal that can be connected to an external conductor, and the other end is a metal wiring board that is joined to the circuit layer of the insulating substrate via a joining material.
A case member that defines a space for accommodating the semiconductor element and the insulating substrate is provided.
The case member is formed in a frame shape by connecting a pair of divided bodies divided in a predetermined direction in a plan view.
A semiconductor device in which the main terminal and the case member are joined via an adhesive. 前記金属配線板は、上面と下面を有する平板形状を有し、一端の下面が前記接着剤を介して前記ケース部材に接合され、他端の下面が前記接合材を介して前記回路層に接合されている、請求項１に記載の半導体装置。 The metal wiring board has a flat plate shape having an upper surface and a lower surface, one lower surface thereof is bonded to the case member via the adhesive, and the lower surface of the other end is bonded to the circuit layer via the bonding material. The semiconductor device according to claim 1. 前記分割体は、前記主端子を収容可能な端子用凹部を有し、
前記主端子は、前記端子用凹部の内底面及び内側面に前記接着剤を介して接合されている、請求項２に記載の半導体装置。 The split body has a terminal recess that can accommodate the main terminal.
The semiconductor device according to claim 2, wherein the main terminal is joined to the inner bottom surface and the inner side surface of the terminal recess via the adhesive. 前記ベース板は、前記絶縁基板の配置箇所に対応して厚み方向に突出した凸部を有し、
前記絶縁基板は、前記凸部の上面に接合材を介して配置され、
前記分割体は、前記凸部の側面に当接可能な当接部を有する、請求項１から請求項３のいずれかに記載の半導体装置。 The base plate has a convex portion protruding in the thickness direction corresponding to the arrangement location of the insulating substrate.
The insulating substrate is arranged on the upper surface of the convex portion via a joining material.
The semiconductor device according to any one of claims 1 to 3, wherein the divided body has a contact portion capable of contacting a side surface of the convex portion. 前記絶縁基板の外周端は、前記分割体の分割方向に交差する方向からみて前記凸部よりも外周側に突出しており、
前記分割体は、前記凸部よりも外周側に突出した前記絶縁基板の前記外周端を受容可能な凹部を有し、
前記絶縁基板の前記外周端は、前記接着剤を介して前記凹部に接合されている、請求項４に記載の半導体装置。 The outer peripheral edge of the insulating substrate protrudes toward the outer peripheral side from the convex portion when viewed from the direction intersecting the dividing direction of the divided body.
The divided body has a concave portion capable of receiving the outer peripheral end of the insulating substrate protruding toward the outer peripheral side from the convex portion.
The semiconductor device according to claim 4, wherein the outer peripheral end of the insulating substrate is joined to the recess via the adhesive. 一方の前記分割体は、一体成型された制御端子を有し、
前記制御端子は、
外部接続用の外側端子部と、
前記半導体素子の上面電極に配線部材を介して接続された内側端子部と、を有し、
前記内側端子部は、前記絶縁基板の上方で前記分割体の内側面から内側に突出する突起部の上面に配置され、
前記凹部は、前記当接部と前記突起部との間に形成されている、請求項５に記載の半導体装置。 One of the divided bodies has an integrally molded control terminal.
The control terminal is
The outer terminal for external connection and
It has an inner terminal portion connected to the upper surface electrode of the semiconductor element via a wiring member, and has.
The inner terminal portion is arranged on the upper surface of a protrusion portion that projects inward from the inner side surface of the divided body above the insulating substrate.
The semiconductor device according to claim 5, wherein the recess is formed between the contact portion and the protrusion. 前記凸部と前記突起部は、平面視で重なるように配置されている、請求項６に記載の半導体装置。 The semiconductor device according to claim 6, wherein the protrusion and the protrusion are arranged so as to overlap each other in a plan view. 前記絶縁基板は、前記分割体の分割方向に交差する方向に並んで複数配置されている、請求項１から請求項７のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 7, wherein a plurality of the insulating substrates are arranged side by side in a direction intersecting the dividing direction of the divided body. 前記金属配線板は、
一方の前記分割体に接合されている中間端子と、
他方の前記分割体に接合されている正極端子及び負極端子と、によって構成される、請求項１から請求項８のいずれかに記載の半導体装置。 The metal wiring board is
An intermediate terminal joined to one of the divided bodies,
The semiconductor device according to any one of claims 1 to 8, which is composed of a positive electrode terminal and a negative electrode terminal bonded to the other divided body. ベース板と、
前記ベース板の上面に配置された絶縁基板と、
前記絶縁基板の上面に配置された半導体素子と、
一端が外部導体に接続可能な主端子を構成し、他端が前記絶縁基板の回路層に接合材を介して接合された金属配線板と、
前記半導体素子及び前記絶縁基板を収容する空間を画定するケース部材と、を備えた半導体装置の製造方法であって、
前記ベース板の上面に前記絶縁基板を配置する基板配置工程と、
前記絶縁基板の前記回路層に前記接合材を介して前記金属配線板の他端を接合する端子配置工程と、
平面視で所定方向に分割された一対の分割体を前記絶縁基板の側方から挟むように取り付け、前記分割体同士を連結することで枠状の前記ケース部材を形成するケース配置工程と、を備え、
前記ケース配置工程において、前記主端子と前記分割体とを接着剤で接合する、半導体装置の製造方法。 With the base plate
An insulating substrate arranged on the upper surface of the base plate and
The semiconductor element arranged on the upper surface of the insulating substrate and
One end constitutes a main terminal that can be connected to an external conductor, and the other end is a metal wiring board that is joined to the circuit layer of the insulating substrate via a joining material.
A method for manufacturing a semiconductor device including a case member that defines a space for accommodating the semiconductor element and the insulating substrate.
A substrate arranging step of arranging the insulating substrate on the upper surface of the base plate, and
A terminal arrangement step of joining the other end of the metal wiring board to the circuit layer of the insulating substrate via the joining material, and
A case arranging step of attaching a pair of divided bodies divided in a predetermined direction in a plan view so as to sandwich the insulating substrate from the side and connecting the divided bodies to form a frame-shaped case member. Prepare,
A method for manufacturing a semiconductor device, in which the main terminal and the divided body are joined with an adhesive in the case arranging step.
JP2020186454A 2020-11-09 2020-11-09 Semiconductor device and method of manufacturing the same Pending JP2022076164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020186454A JP2022076164A (en) 2020-11-09 2020-11-09 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020186454A JP2022076164A (en) 2020-11-09 2020-11-09 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2022076164A true JP2022076164A (en) 2022-05-19

Family

ID=81606653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020186454A Pending JP2022076164A (en) 2020-11-09 2020-11-09 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2022076164A (en)

Similar Documents

Publication Publication Date Title
CN107210238B (en) Power module
JP4438489B2 (en) Semiconductor device
US9905494B2 (en) Semiconductor device
JP7159620B2 (en) Semiconductor devices, cooling modules, power converters and electric vehicles
CN108735692B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN108780792B (en) Power module and method for manufacturing the same, and power electronic device and method for manufacturing the same
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
CN113224015A (en) Semiconductor module and method for manufacturing semiconductor module
US7229855B2 (en) Process for assembling a double-sided circuit component
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JP7512659B2 (en) Semiconductor module and method for manufacturing the same
US11177224B2 (en) Method of manufacturing semiconductor device
JP2022076164A (en) Semiconductor device and method of manufacturing the same
JP7147186B2 (en) semiconductor equipment
CN113224022A (en) Semiconductor module and method for manufacturing semiconductor module
CN115943738A (en) circuit structure
WO2023189266A1 (en) Metal wiring board
WO2023189265A1 (en) Semiconductor module
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
JP2022050058A (en) Semiconductor device and manufacturing method thereof
US20230142607A1 (en) Semiconductor module, semiconductor device, and semiconductor device manufacturing method
WO2023119837A1 (en) Semiconductor module, semiconductor device, and vehicle
US20240071876A1 (en) Semiconductor module, power converter, and power converter manufacturing method
WO2024095710A1 (en) Semiconductor module
JP7106891B2 (en) semiconductor equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231016

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231017

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723