JP2022073626A - 積層コイル部品及び積層コイル部品の実装構造 - Google Patents
積層コイル部品及び積層コイル部品の実装構造 Download PDFInfo
- Publication number
- JP2022073626A JP2022073626A JP2020183742A JP2020183742A JP2022073626A JP 2022073626 A JP2022073626 A JP 2022073626A JP 2020183742 A JP2020183742 A JP 2020183742A JP 2020183742 A JP2020183742 A JP 2020183742A JP 2022073626 A JP2022073626 A JP 2022073626A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- pair
- coil component
- layer
- laminated coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 claims abstract description 53
- 229910000679 solder Inorganic materials 0.000 claims description 47
- 238000010030 laminating Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 106
- 239000000463 material Substances 0.000 description 18
- 230000002950 deficient Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910017518 Cu Zn Inorganic materials 0.000 description 1
- 229910017752 Cu-Zn Inorganic materials 0.000 description 1
- 229910017943 Cu—Zn Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
- H01F2027/065—Mounting on printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
【課題】実装された場合に、素体にクラックが発生することを抑制できる積層コイル部品及び積層コイル部品の実装構造を提供する。【解決手段】積層コイル部品1は、素体2と、一対の端子電極3と、端子電極3上に設けられたガラス層Gと、を備え、一対の端子電極3のそれぞれには、一対の端面2a,2bの対向方向において対向する端部31bにおいて、対向する他の端子電極3側に向かって先細りとなる第一凸部33が複数設けられており、ガラス層Gは、端子電極3の端部31bにおいて、少なくとも第一凸部33を含む端子電極3の縁に沿って設けられている。【選択図】図1
Description
本発明は、積層コイル部品及び積層コイル部品の実装構造に関する。
積層コイル部品は、素体と、素体の実装面及び端面にわたって配置されている一対の端子電極と、を備えている(たとえば、特許文献1参照)。
積層コイル部品は、回路基板等のランド電極にはんだ実装される。はんだは、端子電極を濡れ伝わり、端子電極の端まで形成される。積層コイル部品がランド電極に実装されたときに、ランド電極の端及びはんだの端と、端子電極の端とが重なると、回路基板の撓み等により発生した応力が、端子電極の端に集中し得る。これにより、端子電極の端を起点として、積層コイル部品の素体にクラックが発生し得る。
本発明の一側面は、実装された場合に、素体にクラックが発生することを抑制できる積層コイル部品及び積層コイル部品の実装構造を提供することを目的とする。
本発明の一側面に係る積層コイル部品は、複数の絶縁体層が積層されて形成されていると共に、互いに対向している一対の端面と、互いに対向している一対の主面と、互いに対向している一対の側面と、を有し、一方の主面が実装面である素体と、素体の一対の端面側のそれぞれにおいて実装面に形成された凹部に配置されている一対の端子電極と、端子電極上に設けられたガラス層と、を備え、一対の端子電極のそれぞれには、一対の端面の対向方向において対向する第一端部において、対向する他の端子電極側に向かって先細りとなる第一凸部が複数設けられており、ガラス層は、端子電極の第一端部において、少なくとも第一凸部を含む端子電極の縁に沿って設けられている。
本発明の一側面に係る積層コイル部品では、端子電極は、第一端部において、対向する他の端子電極側に向かって先細りとなる第一凸部が複数設けられている。この構成において、積層コイル部品では、端子電極の第一端部において、少なくとも第一凸部を含む端子電極の縁に沿ってガラス層が設けられている。ガラス層上には、はんだは形成されない。そのため、積層コイル部品では、回路基板等のランド電極にはんだ実装されたときに、第一端部を覆うガラス層上にはんだが形成されない。これにより、積層コイル部品がランド電極に実装されたときに、ランド電極の端及びはんだの端の位置と、端子電極の端の位置とが重ならない。すなわち、素体の一対の主面の対向方向において、ランド電極の端及びはんだの端の位置と、端子電極の端の位置とが一致しない。したがって、積層コイル部品では、端子電極の端に応力が集中することを回避できる。その結果、積層コイル部品では、実装された場合に、素体にクラックが発生することを抑制できる。
一実施形態においては、ガラス層は、凸部の面積の60%以上を覆っていてもよい。この構成では、端子電極の第一端部にはんだが形成されることをより確実に回避できる。
一実施形態においては、ガラス層における端面側の縁は、複数の第一凸部に対応した波形状を呈していてもよい。この構成では、ガラス層によって第一凸部の縁を覆いつつ、端子電極においてはんだが形成される領域を確保できる。
一実施形態においては、一対の端子電極のそれぞれは、一対の端面のそれぞれに形成された凹部にも配置されており、端面に配置されている端子電極における他方の主面側の第二端部には、当該主面側に向かって先細りとなる第二凸部が複数設けられており、ガラス層は、端子電極の第二端部において、少なくとも第二凸部を含む端子電極の縁に沿って設けられていてもよい。この構成では、回路基板等のランド電極にはんだ実装されたときに、第二端部を覆うガラス層上にはんだが形成されない。これにより、積層コイル部品がランド電極に実装されたときに、はんだの端の位置と、端子電極の端との位置が重ならない。したがって、積層コイル部品では、端子電極の端に応力が集中することを回避できる。その結果、積層コイル部品では、実装された場合に、素体にクラックが発生することを抑制できる。
一実施形態においては、一対の端子電極のそれぞれには、端面側の第三端部において、端面側に向かって先細りとなる第三凸部が複数設けられており、ガラス層は、端子電極の第三端部において、少なくとも第三凸部を含む端子電極の縁に沿って設けられていてもよい。この構成では、回路基板等のランド電極にはんだ実装されたときに、第一端部及び第三端部を覆うガラス層上にはんだが形成されない。これにより、積層コイル部品がランド電極に実装されたときに、ランド電極の端及びはんだの端と、端子電極の端との位置が重ならない。したがって、積層コイル部品では、端子電極の端に応力が集中することを回避できる。その結果、積層コイル部品では、実装された場合に、素体にクラックが発生することを抑制できる。
本発明の一側面に係る実装構造は、上記の積層コイル部品と、積層コイル部品が実装されるランド電極を備えた回路基板と、コイル部品の端子電極とランド電極との間に配置されているはんだと、を備え、はんだは、ガラス層上には形成されておらず、素体の一対の主面の対向方向から見て、ランド電極の端及びはんだの端と、端子電極の第一端部とが重なっていない。
本発明の一側面に係る実装構造では、素体の一対の主面の対向方向から見て、ランド電極の端及びはんだの端と、端子電極の第一端部とが重なっていない。このように、積層コイル部品の実装構造では、ランド電極の端及びはんだの端と、端子電極の第一端部との位置がずれている。したがって、積層コイル部品の実装構造では、端子電極の端に応力が集中することを回避できる。その結果、積層コイル部品の実装構造では、実装された場合に、素体にクラックが発生することを抑制できる。
本発明の一側面によれば、実装された場合に、素体にクラックが発生することを抑制できる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。
図1及び図2を参照して、実施形態に係る積層コイル部品を説明する。図1は、実施形態に係る積層コイル部品の斜視図である。図2は、図1の積層コイル部品の分解斜視図である。図1及び図2に示されるように、実施形態に係る積層コイル部品1は、素体2と、一対の端子電極3と、ガラス層G(図3,4参照)と、複数のコイル導体5c,5d,5e,5fと、接続導体6,7と、を備えている。
素体2は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体2は、外面として、端面2a,2bと、主面2c,2dと、側面2e,2fと、を有している。端面2a,2bは、互いに対向している。主面2c,2dは、互いに対向している。側面2e,2fは、互いに対向している。以下では、側面2e,2fの対向方向を第一方向D1、端面2a,2bの対向方向を第二方向D2、及び、主面2c,2dの対向方向を第三方向D3とする。第一方向D1、第二方向D2、及び第三方向D3は互いに略直交している。
端面2a,2bは、主面2c,2dを連結するように第三方向D3に延在している。端面2a,2bは、側面2e,2fを連結するように第一方向D1にも延在している。主面2c,2dは、端面2a,2bを連結するように第二方向D2に延在している。主面2c,2dは、側面2e,2fを連結するように第一方向D1にも延在している。側面2e,2fは、主面2c,2dを連結するように第三方向D3に延在している。側面2e,2fは、端面2a,2bを連結するように第二方向D2にも延在している。
主面2cは、実装面であり、たとえば積層コイル部品1を図示しない他の電子機器(たとえば、回路基材、又は積層電子部品)に実装する際、他の電子機器と対向する面である。端面2a,2bは、実装面(すなわち主面2c)から連続する面である。
素体2の第二方向D2における長さは、素体2の第三方向D3における長さ及び素体2の第一方向D1における長さよりも長い。素体2の第三方向D3における長さと素体2の第一方向D1における長さとは、互いに同等である。すなわち、本実施形態では、端面2a,2bは正方形状を呈し、主面2c,2d及び側面2e,2fは、長方形状を呈している。素体2の第二方向D2における長さは、素体2の第三方向D3における長さ、及び素体2の第一方向D1における長さと同等であってもよいし、これらの長さよりも短くてもよい。素体2の第三方向D3における長さ及び素体2の第一方向D1における長さは、互いに異なっていてもよい。
なお、本実施形態で「同等」とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±5%の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。
素体2の外面には、一対の凹部21及び一対の凹部22が設けられている。具体的には、一方の凹部21は、主面2cの端面2a側に設けられ、主面2dに向かって窪んでいる。他方の凹部21は、主面2cの端面2b側に設けられ、主面2dに向かって窪んでいる。一方の凹部22は、端面2aの主面2c側に設けられ、端面2bに向かって窪んでいる。他方の凹部22は、端面2bの主面2c側に設けられ、端面2aに向かって窪んでいる。
一方の凹部21及び一方の凹部22は、連続的に設けられ、一方の端子電極3に対応している。他方の凹部21及び他方の凹部22は、連続的に設けられ、他方の端子電極3に対応している。凹部21及び凹部22は、たとえば、同形状を呈している。本実施形態では、凹部21の幅(第二方向D2における長さ)が、凹部22の幅(第三方向D3における長さ)よりも短い点で、凹部21及び凹部22は、互いに異なる形状を呈している。一対の凹部21及び一対の凹部22は、主面2d及び側面2e,2fから離間して設けられている。一対の凹部21は、第二方向D2において互いに離間して設けられている。
素体2は、複数の素体層(絶縁体層)12a~12gが第一方向D1において積層されてなる。つまり、素体2の積層方向は、第一方向D1である。具体的な積層構成については後述する。実際の素体2では、複数の素体層12a~12gは、その層間の境界が視認できない程度に一体化されている。素体層12a~12gは、たとえば磁性材料(Ni-Cu-Zn系フェライト材料、Ni-Cu-Zn-Mg系フェライト材料、又はNi-Cu系フェライト材料等)により構成されている。素体層12a~12gを構成する磁性材料には、Fe合金等が含まれていてもよい。素体層12a~12gは、非磁性材料(ガラスセラミック材料、誘電体材料等)から構成されていてもよい。
端子電極3は、素体2に設けられている。具体的には、端子電極3は、凹部21,22内に配置されている。より具体的には、一方の端子電極3が一方の凹部21及び一方の凹部22内に配置され、他方の端子電極3が他方の凹部21及び他方の凹部22内に配置されている。一対の端子電極3は、たとえば、同形状を呈している。本実施形態では、導体部分31の幅(第二方向D2における長さ)が、導体部分32の幅(第三方向D3における長さ)よりも短い点で、導体部分31及び導体部分32は、互いに異なる形状を呈している。一対の端子電極3は、第二方向D2において互いに離間して素体2に設けられている。端子電極3は、複数の端子電極層13b,13c,13d,13e,13f,13gが、第一方向D1において積層されてなる。つまり、端子電極層13b~13gの積層方向は、第一方向D1である。実際の端子電極3では、複数の端子電極層13b~13gは、その層間の境界が視認できない程度に一体化されている。
端子電極3は、第一方向D1(図1参照)から見て、L字状を呈している。端子電極3は、互いに一体的に設けられた導体部分31及び導体部分32を有している。導体部分31は第二方向D2に延在している。導体部分31は第三方向D3に延在している。導体部分31は、凹部21内に配置されている。導体部分32は、凹部22内に配置されている。
導体部分31は、第二方向D2において互いに対向する端部31a及び端部(第一端部)31bを含んでいる。導体部分32は、第三方向D3において互いに対向する端部32a及び端部(第二端部)32bを含んでいる。端部31aと端部32aとは、互いに接続され、互いに一体的に設けられている。一の端子電極3の導体部分31の端部31bと、他の端子電極3の導体部分31の端部31bとは、第二方向D2において対向している。
図3は、素体の主面を模式的に示す図である。図3に示されるように、導体部分31の端部31aには、第一凸部33が複数(ここでは5個)設けられている。第一凸部33は、第三方向D3から見て、対向する他方の端子電極3(端面2a又は端面2b)に向かって先細りとなっている。先細りとは、第三方向D3から見たときに、第一凸部33が全体として先端に向かって細くなっている形状であればよい。たとえば、第三方向D3から見て、第一凸部33の表面に凹凸が形成され、その一部が突出したり窪んだりしていたとしても、第一凸部33の全体の形状として見た場合に、先端に向かって細くなっている場合には、先細り形状を呈していると言える。本実施形態では、第一凸部33は、第三方向D3から見て、三角形状を呈している。ここでいう三角形状とは、第三方向D3から見たときに、おおよそ三角形状を呈していればよい。
図4は、素体の端面を模式的に示す図である。図4に示されるように、導体部分32の端部32bには、第二凸部34が複数(ここでは5個)設けられている。第二凸部34は、第二方向D2から見て、主面2dに向かって先細りとなっている。本実施形態では、第二凸部34は、第二方向D2から見て、三角形状を呈している。
端子電極3には、電解めっき又は無電解めっきが施されることにより、たとえばNi、Sn、Au等を含むめっき層(不図示)が設けられてもよい。めっき層は、たとえばNiを含み端子電極3を覆うNiめっき膜と、Auを含み、Niめっき膜を覆うAuめっき膜と、を有していてもよい。
図3及び図4に示されているように、ガラス層Gは、たとえば、素体2に含まれるガラス成分と同じ成分により構成されている。ガラス層Gは、端子電極3の外縁に沿って端子電極3上に設けられている。ガラス層Gは、端子電極3を取り囲むように設けられている。
図3に示されるように、ガラス層Gは、導体部分31において、側面2e側の外縁及び側面2f側の外縁に沿う領域Gaと、端部31bの第一凸部33を覆う領域Gbとに設けられている。本実施形態では、ガラス層Gは、素体2の主面2cと導体部分31とにわたって設けられている。ガラス層Gは、領域Gbにおいて、第一凸部33の大部分を覆っている。具体的には、領域Gbは、第一凸部33の先端側の全域を覆っており、第一凸部33の基端側の一部を露出させるように設けられている。領域Gbは、第一凸部33の面積のうちの所定面積以上を覆っている。所定面積は、たとえば、第一凸部33の先端と第一凸部33の基端との間の領域の60%以上を覆う面積であり、好ましくは、80%以上を覆う面積である。領域Gbの端面2a又は端面2b側の縁は、第一凸部33によって形成される凹凸に沿っている。領域Gbの端面2a又は端面2b側の縁は、湾曲した波形状(正弦波形状)を呈している。領域Gbの端面2a又は端面2b側の縁の波形状は、第一凸部33において凸となると共に、隣り合う第一凸部33によって構成される谷において凸となる。
図4に示されるように、ガラス層Gは、導体部分32において、側面2e側の外縁及び側面2f側の外縁に沿う領域Gcと、端部32bの第二凸部34を覆う領域Gdとに設けられている。領域Gcは、領域Gaと連続している。本実施形態では、ガラス層Gは、素体2の端面2a又は端面2bと導体部分32とにわたって設けられている。ガラス層Gは、領域Gdにおいて、第二凸部34の大部分を覆っている。具体的には、領域Gdは、第二凸部34の先端側の全域を覆っており、第二凸部34の基端側の一部を露出させるように設けられている。領域Gdは、第二凸部34の面積のうちの所定面積以上を覆っている。領域Gdの主面2c側の縁は、第二凸部34によって形成される凹凸に沿っている。領域Gdの主面2c側の縁は、湾曲した波形状(正弦波形状)を呈している。領域Gdの主面2c側の縁の波形状は、第二凸部34において凸となると共に、隣り合う第二凸部34によって構成される谷において凸となる。
図1に示される複数のコイル導体5c~5fは、互いに接続されて、素体2内でコイル10を構成している。コイル10のコイル軸10aは、第一方向D1に沿って設けられている。コイル導体5c~5fは、第一方向D1から見て、少なくとも一部が互いに重なるように配置されている。コイル導体5c~5fは、端面2a,2b、主面2c,2d及び側面2e,2fから離間して配置されている。
コイル導体5c~5fは、複数のコイル導体層15c,15d,15e,15fが、第一方向D1において積層されることによって構成されている。つまり、複数のコイル導体層15c~15fは、それぞれ第一方向D1から見て、全部が互いに重なるように配置されている。コイル導体5c~5fは、1つのコイル導体層15c~15fによって構成されていてもよい。なお、図2では、1つのコイル導体層15c~15fのみが示されている。実際のコイル導体5c~5fでは、複数のコイル導体層15c~15fは、その層間の境界が視認できない程度に一体化されている。
接続導体6は、第二方向D2に延在し、コイル導体5cと他方の導体部分32とに接続されている。接続導体7は、第二方向D2に延在し、コイル導体5fと一方の導体部分32とに接続されている。接続導体6,7は、複数の接続導体層16,17が、第一方向D1において積層されることによって構成されている。なお、図2では、1つの接続導体層16,17のみが示されている。実際の接続導体6,7では、複数の接続導体層16,17は、その層間の境界が視認できない程度に一体化されている。
上述の端子電極層13b~13g、コイル導体層15c~15f、及び接続導体層16,17は、導電材料(たとえば、Ag又はPd)により構成されている。これらの各層は、同じ材料により構成されていてもよいし、異なる材料により構成されていてもよい。
積層コイル部品1は、複数の層La,Lb,Lc,Ld,Le,Lf,Lgを備えている。積層コイル部品1は、たとえば、側面2f側から順に、2つの層La、1つの層Lb、3つの層Lc、3つの層Ld、3つの層Le、3つの層Lf、1つの層Lg、及び2つの層Laが積層されることにより構成されている。なお、図2では、3つの層Lc、3つの層Ld、3つの層Le、及び3つの層Lfについて、それぞれ1つが図示され、他の2つの図示が省略されている。
層Laは、素体層12aにより構成されている。
層Lbは、素体層12bと、一対の端子電極層13bとが互いに組み合わされることにより構成されている。素体層12bには、一対の端子電極層13bの形状に対応する形状を有し、一対の端子電極層13bが嵌め込まれる欠損部Rbが設けられている。素体層12bと、一対の端子電極層13bの全体とは、互いに相補的な関係を有している。
層Lcは、素体層12cと、一対の端子電極層13c及びコイル導体層15cとが互いに組み合わされることにより構成されている。素体層12cには、一対の端子電極層13及びコイル導体層15cの形状に対応する形状を有し、一対の端子電極層13c、コイル導体層15c及び接続導体層16が嵌め込まれる欠損部Rcが設けられている。素体層12cと、一対の端子電極層13c、コイル導体層15c及び接続導体層16の全体とは、互いに相補的な関係を有している。
層Ldは、素体層12dと、一対の端子電極層13d及びコイル導体層15dとが互いに組み合わされることにより構成されている。素体層12dには、一対の端子電極層13d及びコイル導体層15dの形状に対応する形状を有し、一対の端子電極層13d及びコイル導体層15dが嵌め込まれる欠損部Rdが設けられている。素体層12dと、一対の端子電極層13d及びコイル導体層15dの全体とは、互いに相補的な関係を有している。
層Leは、素体層12eと、一対の端子電極層13e及びコイル導体層15eとが互いに組み合わされることにより構成されている。素体層12eには、一対の端子電極層13e及びコイル導体層15eの形状に対応する形状を有し、一対の端子電極層13e及びコイル導体層15eが嵌め込まれる欠損部Reが設けられている。素体層12eと、一対の端子電極層13e及びコイル導体層15eの全体とは、互いに相補的な関係を有している。
層Lfは、素体層12fと、一対の端子電極層13f、コイル導体層15f及び接続導体層17とが互いに組み合わされることにより構成されている。素体層12fには、一対の端子電極層13、コイル導体層15f及び接続導体層17の形状に対応する形状を有し、一対の端子電極層13f、コイル導体層15f及び接続導体層17が嵌め込まれる欠損部Rfが設けられている。素体層12fと、一対の端子電極層13、コイル導体層15f及び接続導体層17の全体とは、互いに相補的な関係を有している。
層Lgは、素体層12gと、一対の端子電極層13gとが互いに組み合わされることにより構成されている。素体層12gには、一対の端子電極層13gの形状に対応する形状を有し、一対の端子電極層13g嵌め込まれる欠損部Rgが設けられている。素体層12gと、一対の端子電極層13gの全体とは、互いに相補的な関係を有している。
欠損部Rb,Rc,Rd,Re,Rf,Rgは、一体化されて上述の一対の凹部21及び一対の凹部22を構成している。欠損部Rb~Rgの幅(以下、欠損部の幅)は、基本的に、端子電極層13b~13g、コイル導体層15c~15f、及び接続導体層16,17の幅(以下、導体部の幅)よりも広くなるように設定される。素体層12b,12c,12d,12e,12f,12gと、端子電極層13b~13g、コイル導体層15c~15f、及び接続導体層16,17との接着性向上のために、欠損部の幅は、敢えて導体部の幅よりも狭くなるように設定されてもよい。欠損部の幅から導体部の幅を引いた値は、たとえば、-3μm以上10μm以下であることが好ましく、0μm以上10μm以下であることがより好ましい。
実施形態に係る積層コイル部品1の製造方法の一例を説明する。
まず、上述の素体層12a~12gの構成材料及び感光性材料を含む素体ペーストを基材(たとえばPETフィルム)上に塗布することにより、素体形成層を形成する。素体ペーストに含まれる感光性材料は、ネガ型及びポジ型のどちらであってもよく、公知のものを用いることができる。続いて、たとえばCrマスクを用いたフォトリソグラフィ法により素体形成層を露光及び現像し、後述の導体形成層の形状に対応する形状が除去された素体パターンを基材上に形成する。素体パターンは、熱処理後に素体層12b~12gとなる層である。つまり、欠損部Rb~Rgとなる欠損部が設けられた素体パターンが形成される。なお、本実施形態の「フォトリソグラフィ法」とは、感光性材料を含む加工対象の層を露光及び現像することにより、所望のパターンに加工するものであればよく、マスクの種類等に限定されない。
一方、上述の端子電極層13b~13g、コイル導体層15c~15f及び接続導体層16,17の構成材料、及び感光性材料を含む導体ペーストを基材(たとえばPETフィルム)上に塗布することにより導体形成層を形成する。導体ペーストに含まれる感光性材料は、ネガ型及びポジ型のどちらであってもよく、公知のものを用いることができる。続いて、たとえばCrマスクを用いたフォトリソグラフィ法により導体形成層を露光及び現像し、導体パターンを基材上に形成する。導体パターンは、熱処理後に端子電極層13b~13g、コイル導体層15c~15g及び接続導体層16,17となる層である。
続いて、素体形成層を基材から支持体上に転写する。本実施形態では、素体形成層の転写工程を2回繰り返すことにより、支持体上に素体形成層を2層積層する。これらの素体形成層は、熱処理後に層Laとなる層である。
続いて、導体パターン及び素体パターンを支持体上に繰り返し転写することにより、導体パターン及び素体パターンを第一方向D1において積層する。具体的には、まず、導体パターンを基材から素体形成層上に転写する。次に、素体パターンを基材から素体形成層上に転写する。素体パターンの欠損部に、導体パターンが組み合わされ、素体形成層上で素体パターン及び導体パターンが同一層となる。更に、導体パターン及び素体パターンの転写工程を繰り返し実施し、導体パターン及び素体パターンを互いに組み合わされた状態で積層する。これにより、熱処理後に層Lb~Lgとなる層が積層される。
続いて、素体形成層を基材から、導体パターン及び素体パターンの転写工程で積層した層上に転写する。本実施形態では、素体形成層の転写工程を2回繰り返すことにより、当該層上に素体形成層を2層積層する。これらの素体形成層は、熱処理後に層Laとなる層である。
以上により、熱処理後に積層コイル部品1を構成する積層体を支持体上に形成する。続いて、得られた積層体を所定の大きさに切断する。その後、切断された積層体に対し、脱バインダ処理を行った後、熱処理を行う。熱処理温度は、たとえば850~900℃程度である。必要に応じて、熱処理後に端子電極3に電解めっき又は無電解めっきを施し、めっき層を設けてもよい。
続いて、ガラス層Gを端子電極3に形成する。ガラス層Gは、ガラス層Gを形成する部分以外を覆うマスクを形成し、ガラス成分を含んだペーストを塗布(印刷)する。その後、ペーストを乾燥させることにより、ガラス層Gを形成する。なお、ガラス層Gは、素体2に含まれるガラス成分が析出することによって形成されてもよい。以上により、積層コイル部品1が製造される。
図5は、積層コイル部品の実装構造を示す図である。図5に示されるように、実装構造100では、回路基板110に設けられたランド電極120,130に、積層コイル部品1がはんだFで実装されている。積層コイル部品1の一方の端子電極3は、ランド電極120にはんだFで固定されている。積層コイル部品1の他方の端子電極3は、ランド電極130にはんだFで固定されている。はんだFは、端子電極3の導体部分31及び導体部分32にわたって形成されている。はんだFは、端子電極3の導体部分31とランド電極120,130との間に配置されている。
本実施形態では、積層コイル部品1のガラス層G上にはんだFが形成されていない。これにより、積層コイル部品1の実装構造100では、図5において破線で囲んだ部分に示されているように、第一方向D1から見て、ランド電極120,130の端及びはんだFの端と、端子電極3の端部31bとが重なっていない。すなわち、第一方向D1において、ランド電極120,130の端及びはんだFの端の位置と、端子電極3の端部31bの位置とが一致していない。また、積層コイル部品1の実装構造100では、図5において破線で囲んだ部分に示されているように、第二方向D2から見て、はんだFの端と、端子電極3の端部32bとが重なっていない。すなわち、第二方向D2において、はんだFの端の位置と、端子電極3の端部32bの位置とが一致していない。
以上説明したように、本実施形態に係る積層コイル部品1では、端子電極3は、導体部分31の端部31bにおいて、対向する他の端子電極3側に向かって先細りとなる第一凸部33が複数設けられている。この構成において、積層コイル部品1では、端子電極3の導体部分31の端部31bにおいて、第一凸部33を含む端子電極3の縁に沿ってガラス層Gが設けられている。ガラス層G上には、はんだFは形成されない。そのため、積層コイル部品1では、回路基板110のランド電極120,130にはんだ実装されたときに、端部31bを覆うガラス層G上にはんだFが形成されない。これにより、積層コイル部品1がランド電極120,130に実装されたときに、ランド電極120,130の端及びはんだのF端の位置と、端子電極3の端の位置とが重ならない。すなわち、第一方向D1において、ランド電極120,130の端及びはんだFの端の位置と、端子電極3の端の位置とが一致しない。したがって、積層コイル部品1では、端子電極3の端に応力が集中することを回避できる。その結果、積層コイル部品では、実装された場合に、素体2にクラックが発生することを抑制できる。
本実施形態に係る積層コイル部品1では、ガラス層Gは、第一凸部33の面積の60%以上を覆っている。この構成では、端子電極3の端部31bにはんだFが形成されることをより確実に回避できる。
本実施形態に係る積層コイル部品1では、ガラス層Gにおける端面2a又は端面2b側の縁は、第一凸部33に対応した波形状を呈している。この構成では、ガラス層Gによって第一凸部33の縁を覆いつつ、端子電極3においてはんだFが形成される領域を確保できる。
本実施形態に係る積層コイル部品1では、一対の端子電極3のそれぞれは、一対の端面2aのそれぞれに形成された凹部22にも配置されている。端面2a又は端面2bに配置されている端子電極3の導体部分32における主面2d側の端部32bには、主面2d側に向かって先細りとなる第二凸部34が複数設けられている。ガラス層Gは、端子電極3の導体部分32の端部32bにおいて、第二凸部34を含む端子電極3の縁に沿って設けられていている。この構成では、回路基板110のランド電極120,130にはんだ実装されたときに、端部32bを覆うガラス層G上にはんだが形成されない。これにより、積層コイル部品1がランド電極120,130に実装されたときに、はんだFの端の位置と、端子電極3の端との位置が重ならない。したがって、積層コイル部品1では、端子電極3の端に応力が集中することを回避できる。その結果、積層コイル部品1では、実装された場合に、素体2にクラックが発生することを抑制できる。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
上記実施形態では、端子電極3が、導体部分31及び導体部分32を有している形態を一例に説明した。しかし、端子電極3は、少なくとも導体部分31を有していればよい。図6に示されるように、積層コイル部品1Aでは、端子電極3Aを備えている。端子電極3Aは、第二方向D2において対向する端部31Abにおいて、対向する他の端子電極3A側に向かって先細りとなる第一凸部33Aが複数設けられていると共に、端面2a又は端面2b側の端部(第三端部)31Aaにおいて、端面2a又は端面2b側に向かって先細りとなる第三凸部35が複数設けられている。ガラス層Gは、第一凸部33A及び第三凸部35を含む端子電極3Aの縁に沿って設けられている。ガラス層Gは、導体部分31Aにおいて、側面2e側の外縁及び側面2f側の外縁に沿う領域Gaと、端部31Abの第一凸部33Aを覆う領域Gbと、端部31Aaの第三凸部35を覆う領域Geとに設けられている。
この構成では、回路基板110のランド電極120,130にはんだ実装されたときに、第一凸部33A及び第三凸部35を覆うガラス層G上にはんだが形成されない。これにより、積層コイル部品1Aがランド電極120,130に実装されたときに、ランド電極120,130の端及びはんだFの端と、端子電極3Aの端との位置が重ならない。したがって、積層コイル部品1Aでは、端子電極3Aの端に応力が集中することを回避できる。その結果、積層コイル部品1Aでは、実装された場合に、素体2にクラックが発生することを抑制できる。
上記実施形態では、第一凸部33,33A、第二凸部34及び第三凸部35が三角形状を呈している形態を一例に説明した。しかし、凸部は、先細り形状であればよく、たとえば、台形状等を呈していてもよい。
1,1A…積層コイル部品、2…素体、2a,2b…端面、2c,2d…主面、2e,2f…側面、3…端子電極(端面2a,端面2b)、3A…端子電極、12a~12g…素体層(絶縁体層)、21,22…凹部、31Aa…端部(第三端部)、31b…端部(第一端部)、32b…端部(第二端部)、33,33A…第一凸部、34…第二凸部、35…第三凸部、100…実装構造、110…回路基板、120,130…ランド電極、F…はんだ、G…ガラス層。
Claims (6)
- 複数の絶縁体層が積層されて形成されていると共に、互いに対向している一対の端面と、互いに対向している一対の主面と、互いに対向している一対の側面と、を有し、一方の前記主面が実装面である素体と、
前記素体の一対の前記端面側のそれぞれにおいて前記実装面に形成された凹部に配置されている一対の端子電極と、
前記端子電極上に設けられたガラス層と、を備え、
一対の前記端子電極のそれぞれには、一対の前記端面の対向方向において対向する第一端部において、対向する他の前記端子電極側に向かって先細りとなる第一凸部が複数設けられており、
前記ガラス層は、前記端子電極の前記第一端部において、少なくとも前記第一凸部を含む前記端子電極の縁に沿って設けられている、積層コイル部品。 - 前記ガラス層は、前記凸部の面積の60%以上を覆っている、請求項1に記載の積層コイル部品。
- 前記ガラス層における前記端面側の縁は、複数の前記第一凸部に対応した波形状を呈している、請求項1又は2に記載の積層コイル部品。
- 一対の前記端子電極のそれぞれは、一対の前記端面のそれぞれに形成された凹部にも配置されており、
前記端面に配置されている前記端子電極における他方の前記主面側の第二端部には、当該主面側に向かって先細りとなる第二凸部が複数設けられており、
前記ガラス層は、前記端子電極の前記第二端部において、少なくとも前記第二凸部を含む前記端子電極の縁に沿って設けられている、請求項1~3のいずれか一項に記載の積層コイル部品。 - 一対の前記端子電極のそれぞれには、前記端面側の第三端部において、前記端面側に向かって先細りとなる第三凸部が複数設けられており、
前記ガラス層は、前記端子電極の前記第三端部において、少なくとも前記第三凸部を含む前記端子電極の縁に沿って設けられている、請求項1~3のいずれか一項に記載の積層コイル部品。 - 請求項1~5のいずれか一項に記載の積層コイル部品と、
前記積層コイル部品が実装されるランド電極を備えた回路基板と、
前記コイル部品の前記端子電極と前記ランド電極との間に配置されているはんだと、を備え、
前記はんだは、前記ガラス層上には形成されておらず、
前記素体の一対の前記主面の対向方向から見て、前記ランド電極の端及び前記はんだの端と、前記端子電極の前記第一端部とが重なっていない、積層コイル部品の実装構造。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020183742A JP2022073626A (ja) | 2020-11-02 | 2020-11-02 | 積層コイル部品及び積層コイル部品の実装構造 |
CN202111214701.1A CN114446573A (zh) | 2020-11-02 | 2021-10-19 | 层叠线圈部件及层叠线圈部件的安装结构 |
US17/514,020 US11594366B2 (en) | 2020-11-02 | 2021-10-29 | Multilayer coil component and mounted structure of the multilayer coil component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020183742A JP2022073626A (ja) | 2020-11-02 | 2020-11-02 | 積層コイル部品及び積層コイル部品の実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022073626A true JP2022073626A (ja) | 2022-05-17 |
Family
ID=81362243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020183742A Pending JP2022073626A (ja) | 2020-11-02 | 2020-11-02 | 積層コイル部品及び積層コイル部品の実装構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11594366B2 (ja) |
JP (1) | JP2022073626A (ja) |
CN (1) | CN114446573A (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5447316B2 (ja) * | 2010-09-21 | 2014-03-19 | 株式会社大真空 | 電子部品パッケージ用封止部材、及び電子部品パッケージ |
US8766100B2 (en) * | 2011-03-02 | 2014-07-01 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor package using the same |
JP5888281B2 (ja) * | 2012-08-10 | 2016-03-16 | 株式会社村田製作所 | 実装ランド構造体及び積層コンデンサの実装構造体 |
KR101474168B1 (ko) * | 2013-11-15 | 2014-12-17 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장기판 |
KR20180033883A (ko) * | 2016-09-26 | 2018-04-04 | 삼성전기주식회사 | 인덕터 |
JP2018110185A (ja) * | 2017-01-04 | 2018-07-12 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ |
JP7043743B2 (ja) | 2017-05-29 | 2022-03-30 | Tdk株式会社 | 積層電子部品 |
JP6791068B2 (ja) * | 2017-08-29 | 2020-11-25 | 株式会社村田製作所 | コイル部品およびコイル部品付き実装基板 |
JP7052615B2 (ja) * | 2018-07-25 | 2022-04-12 | 株式会社村田製作所 | コイルアレイ部品 |
JP7371327B2 (ja) * | 2019-01-23 | 2023-10-31 | Tdk株式会社 | 積層コイル部品 |
JP7371328B2 (ja) * | 2019-01-23 | 2023-10-31 | Tdk株式会社 | 積層コイル部品 |
JP7092070B2 (ja) * | 2019-03-04 | 2022-06-28 | 株式会社村田製作所 | 積層型コイル部品 |
-
2020
- 2020-11-02 JP JP2020183742A patent/JP2022073626A/ja active Pending
-
2021
- 2021-10-19 CN CN202111214701.1A patent/CN114446573A/zh active Pending
- 2021-10-29 US US17/514,020 patent/US11594366B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220139610A1 (en) | 2022-05-05 |
CN114446573A (zh) | 2022-05-06 |
US11594366B2 (en) | 2023-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7043743B2 (ja) | 積層電子部品 | |
JP6870428B2 (ja) | 電子部品 | |
CN109390136B (zh) | 层叠线圈部件 | |
CN109698063B (zh) | 层叠线圈部件及其制造方法 | |
JP7198000B2 (ja) | コイル部品及び電子機器 | |
WO2013108862A1 (ja) | コイル部品 | |
US11488761B2 (en) | Laminated electronic component | |
JP2018182024A (ja) | コイル部品 | |
CN108695051B (zh) | 电子部件 | |
JP6791068B2 (ja) | コイル部品およびコイル部品付き実装基板 | |
JP7475809B2 (ja) | 積層コイル部品 | |
US11139112B2 (en) | Electronic component | |
JP6930217B2 (ja) | 積層電子部品 | |
JP7234552B2 (ja) | 積層コイル部品 | |
JP2022073626A (ja) | 積層コイル部品及び積層コイル部品の実装構造 | |
JP2022073710A (ja) | 積層コイル部品 | |
JP6844333B2 (ja) | 積層コイル部品の製造方法 | |
JP2022150913A (ja) | 積層コイル部品の製造方法及び積層コイル部品 | |
JP2016171160A (ja) | 積層インピーダンス素子 | |
JP2020031101A (ja) | 電子部品 | |
JP2018137352A (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240517 |