JP2022069202A - Ａｐｄセンサおよび測距システム - Google Patents

Abstract

【課題】複数の画素からの信号に関する値を１つのカウンタで高精度にカウント可能なＡＰＤセンサおよび測距システムを提供する。【解決手段】本開示のＡＰＤセンサは、ＡＰＤ（Avalanche Photodiode）を含む複数の画素と、前記複数の画素から出力された複数の第１信号の状態を検知し、前記複数の第１信号の状態の検知結果を含む複数の第２信号を生成する複数の状態検知回路と、前記複数の第２信号または前記複数の第２信号に応じて変化する複数の第３信号の論理演算を行い、前記論理演算の結果を含む第４信号を生成する論理演算回路と、前記第４信号に基づいて、前記複数の第１信号に関する値をカウントするカウンタとを備え、前記状態検知回路の各々は、前記第４信号を入力する入力端子を有し、前記入力端子に入力された前記第４信号に基づいて、前記状態検知回路の各々への前記第１信号の入力を無効にする。【選択図】図４

Description

本開示は、ＡＰＤ（Avalanche Photodiode）センサおよび測距システムに関する。

近年、ＴｏＦ（Time of Flight）方式により距離測定を行う測距システムが注目されている。このような測距システムの各画素は、光電変換部として、例えばＳＰＡＤ（Single Photon Avalanche Diode）などのＡＰＤを含んでいる。ＳＰＡＤは、降伏電圧よりも高い電圧が印加された状態（ガイガーモード）でＰＮ接合部に１個の光子を受光すると、アバランシェ増幅を発生させる。これにより、ＳＰＡＤに瞬間的に電流が流れる。この電流が流れたタイミングを検出することで、高精度に距離を測定することができる。

特開２０１９－１９２９０３号公報

測距システム内の受光装置を小型化するため、複数の画素からの信号に関する値を１つのカウンタでカウントすることが望ましい。カウンタは例えば、これらの画素からの信号に含まれるパルスの個数や発生時間をカウントすることで、これらの画素が受光した光子の個数や受光時間をカウントすることができる。この場合、複数の画素からの信号がカウンタに同時に入力されると、カウンタが値を正しくカウントできないことが問題となる。

そこで、本開示は、複数の画素からの信号に関する値を１つのカウンタで高精度にカウント可能なＡＰＤセンサおよび測距システムを提供する。

本開示の第１の側面のＡＰＤセンサは、ＡＰＤ（Avalanche Photodiode）を含む複数の画素と、前記複数の画素から出力された複数の第１信号の状態を検知し、前記複数の第１信号の状態の検知結果を含む複数の第２信号を生成する複数の状態検知回路と、前記複数の第２信号または前記複数の第２信号に応じて変化する複数の第３信号の論理演算を行い、前記論理演算の結果を含む第４信号を生成する論理演算回路と、前記第４信号に基づいて、前記複数の第１信号に関する値をカウントするカウンタとを備え、前記状態検知回路の各々は、前記第４信号を入力する入力端子を有し、前記入力端子に入力された前記第４信号に基づいて、前記状態検知回路の各々への前記第１信号の入力を無効にする。これにより例えば、状態検知回路の動作を第４信号により制御することで、複数の画素からの信号に関する値を１つのカウンタで高精度にカウントすることが可能となる。

また、この第１の側面のＡＰＤセンサは、前記複数の画素を有する画素アレイ領域を含む第１基板と、前記第１基板と貼り合わされており、前記状態検知回路、前記論理演算回路、および前記カウンタを含む第２基板と、をさらに備えていてもよい。これにより例えば、第１基板と第２基板とを貼り合わせることで、ＡＰＤセンサを製造することが可能となる。

また、この第１の側面において、前記状態検知回路と、前記論理演算回路の少なくとも一部は、前記画素アレイ領域と対向する位置に配置されていてもよく、前記カウンタは、前記画素アレイ領域と対向しない位置または前記画素アレイ領域内に配置されていてもよい。これにより例えば、状態検知回路を画素と対応付けて配置することや、論理演算回路の上記一部を画素と対応付けて配置することが可能となる。

また、この第１の側面において、前記状態検知回路は、前記画素アレイ領域と対向する位置に配置されていてもよく、前記論理演算回路の少なくとも一部と、前記カウンタは、前記画素アレイ領域と対向しない位置に配置されていてもよい。これにより例えば、状態検知回路を画素と対応付けて配置することや、論理演算回路の上記一部を画素と対応付けずに配置することが可能となる。

また、この第１の側面において、前記ＡＰＤは、ＳＰＡＤ（Single Photon Avalanche Diode）でもよい。これにより例えば、複数の画素が受光した光子に関する値をカウントすることが可能となる。

また、この第１の側面において、前記ＡＰＤのカソードは、前記状態検知回路に電気的に接続されていてもよい。これにより例えば、ＡＰＤのカソードを、電流源やバッファの側に配置することが可能となる。

また、この第１の側面において、前記ＡＰＤのアノードは、前記状態検知回路に電気的に接続されていてもよい。これにより例えば、ＡＰＤのアノードを、電流源やバッファの側に配置することが可能となる。

また、この第１の側面において、前記入力端子は、前記状態検知回路をリセットするリセット端子でもよい。これにより例えば、状態検知回路を第４信号によりリセットすることで、複数の画素からの信号に関する値を１つのカウンタで高精度にカウントすることが可能となる。

また、この第１の側面において、前記状態検知回路は、前記第１信号のエッジを検知してもよい。これにより例えば、複数の画素からの信号に関する値を１つのカウンタで高精度にカウントすることが容易となる。

また、この第１の側面において、前記状態検知回路は、フリップフロップ回路を含んでいてもよい。これにより例えば、複数の画素からの信号に関する値を１つのカウンタで高精度にカウントすることが容易となる。

また、この第１の側面において、前記第１信号は、前記フリップフロップ回路のクロック端子に入力されてもよい。これにより例えば、状態検知回路としてフリップフロップ回路を好適に使用することが可能となる。

また、この第１の側面において、前記状態検知回路は、前記第１信号のレベルを検知してもよい。これにより例えば、複数の画素からの信号の状態を容易に検知することが可能となる。

また、この第１の側面において、前記状態検知回路は、ラッチ回路を含んでいてもよい。これにより例えば、複数の画素からの信号の状態を容易に検知することが可能となる。

また、この第１の側面において、前記状態検知回路はさらに、前記第１信号から得られた２つの信号のＡＮＤ演算またはＮＡＮＤ演算を行うＡＮＤ回路またはＮＡＮＤ回路を含み、前記ＡＮＤ演算または前記ＮＡＮＤ演算の結果を示す信号を前記ラッチ回路に入力してもよい。これにより例えば、状態検知回路としてラッチ回路を好適に使用することが可能となる。

また、この第１の側面において、前記論理演算回路は、前記複数の第２信号に基づいて前記複数の第３信号を生成する複数のトランジスタを含んでいてもよい。これにより、第２信号に応じて変化する第３信号を生成することが可能となる。

また、この第１の側面において、前記第２信号は、前記トランジスタの制御端子に入力され、前記第３信号は、前記トランジスタの主端子（例：ＭＯＳトランジスタのドレイン端子またはソース端子）から出力されてもよい。これにより、第２信号に応じて変化する第３信号を容易に生成することが可能となる。

また、この第１の側面において、前記第４信号は、前記複数の第２信号または前記複数の第３信号のＡＮＤ演算、ＯＲ演算、ＮＡＮＤ演算、またはＮＯＲ演算の結果を含んでいてもよい。これにより例えば、複数の画素からの信号を１つの信号に集約することが可能となる。

また、この第１の側面において、前記論理演算回路は、ワイヤードＡＮＤ回路、ワイヤードＯＲ回路、ワイヤードＮＡＮＤ回路、またはワイヤードＮＯＲ回路を含んでいてもよい。これにより例えば、複数の画素からの信号を、簡単な回路構成で１つの信号に集約することが可能となる。

また、この第１の側面において、前記論理演算回路は、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲート、およびＮＯＲゲートの少なくともいずれかを含んでいてもよい。これにより例えば、複数の画素からの信号を、論理ゲートにより１つの信号に集約することが可能となる。

本開示の第２の側面の測距システムは、光を被写体に照射する発光装置と、前記被写体から反射した光を受光する受光装置と、前記受光装置により受光された光に基づいて、前記被写体との距離を測定する測距装置とを備え、前記受光装置は、前記被写体から反射した前記光を受光するＡＰＤ（Avalanche Photodiode）を含む複数の画素と、前記複数の画素から出力された複数の第１信号の状態を検知し、前記複数の第１信号の状態の検知結果を含む複数の第２信号を生成する複数の状態検知回路と、前記複数の第２信号または前記複数の第２信号に応じて変化する複数の第３信号の論理演算を行い、前記論理演算の結果を含む第４信号を生成する論理演算回路と、前記第４信号に基づいて、前記複数の第１信号に関する値をカウントするカウンタとを備え、前記状態検知回路の各々は、前記第４信号を入力する入力端子を有し、前記入力端子に入力された前記第４信号に基づいて、前記状態検知回路の各々への前記第１信号の入力を無効にする。これにより例えば、状態検知回路の動作を第４信号により制御することで、複数の画素からの信号に関する値を１つのカウンタで高精度にカウントすることが可能となる。

第１実施形態の測距システムの構成を示すブロック図である。 第１実施形態の撮像部の構成を示すブロック図である。 第１実施形態の撮像部の構成を示す斜視図である。 第１実施形態のＡＰＤセンサの構成を示す回路図である。 第１実施形態のＡＰＤセンサの動作例を示すタイミングチャートである。 第１実施形態の比較例のＡＰＤセンサの構成を示す回路図である。 上記の比較例のＡＰＤセンサの動作例を示すタイミングチャートである。 第１実施形態のＡＰＤセンサと上記の比較例のＡＰＤセンサとを比較するためのグラフである。 第２実施形態のＡＰＤセンサの構成を示す回路図である。 第３実施形態のＡＰＤセンサの構成を示す回路図である。 第４実施形態のＡＰＤセンサの構成を示す回路図である。 第４実施形態の状態検知回路の構成例を示す回路図である。 第４実施形態の状態検知回路の別の構成例を示す回路図である。 第５実施形態のＡＰＤセンサの構成を示す回路図である。 第６実施形態のＡＰＤセンサの構成を示す回路図である。 第７実施形態のＡＰＤセンサの構成を示す回路図である。 電子機器の構成例を示すブロック図である。 移動体制御システムの構成例を示すブロック図である。 図１８の撮像部の設定位置の具体例を示す平面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

以下、本開示の実施形態を、図面を参照して説明する。

（第１実施形態）
図１は、第１実施形態の測距システムの構成を示すブロック図である。図１の測距システムは、発光装置１と、受光装置２と、制御装置３とを備えている。制御装置３は、本開示の測距装置の例である。

発光装置１は、光を発生させる複数の発光素子を備えており、これらの発光素子からの光を被写体Ｐに照射する。受光装置２は、被写体Ｐから反射した光を受光する。制御装置３は、図１の測距システムの種々の動作を制御し、例えば、受光装置２により受光された光に基づいて、被写体Ｐとの距離を測定する。図１の測距システムは、例えば人間が手を用いて行うジェスチャーを認識するために使用されるが、それ以外の用途（例えば人間の顔の認証）に使用されてもよい。

発光装置１は、光源駆動部１１と、光源１２と、コリメートレンズ１３とを備えており、受光装置２の要求によってさらに回折光学素子１４を備えていることもある。受光装置２は、レンズユニット２１と、撮像部２２と、撮像信号処理部２３とを備えている。制御装置３は、測距部３１を備えている。

光源駆動部１１は、光源１２を駆動して、光源１２から光を発生させる。光源１２は、上述の複数の発光素子を備えている。本実施形態の光源駆動部１１は、これらの発光素子を駆動して、これらの発光素子から光を発生させる。本実施形態の各発光素子は例えば、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）構造を有しており、レーザー光を発生させる。光源１２から発生する光は、例えば可視光または赤外線である。

コリメートレンズ１３は、光源１２からの光をコリメートする。これにより、光源１２からの光が、平行光に成形されて、回折光学素子１４へと出射される。回折光学素子１４は、コリメートレンズ１３からの平行光を回折させる。これにより、コリメートレンズ１３からの平行光が、所望のパターン形状を有する光に成形されて、発光装置１から出射される。発光装置１は、この所望のパターン形状を有する光（照射光）を、被写体Ｐに照射する。被写体Ｐに投影されたパターンは、投影像とも呼ばれる。被写体Ｐに照射された光は、被写体Ｐで反射して受光装置２により受光される。

レンズユニット２１は、複数のレンズを備えており、被写体Ｐから反射した光をこれらのレンズにより集光する。これらのレンズの各々は、光の反射を防止するための反射防止膜により被覆されている。この反射防止膜は、発光装置１から出射される光と同じ波長の光を透過するＢＰＦ（Band Pass Filter）として機能してもよい。

撮像部２２は、レンズユニット２１により集光された光を撮像し、撮像により得られた撮像信号を出力する。撮像部２２は例えば、ＣＣＤ（Charge Coupled Device）イメージセンサや、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの、固体撮像装置である。

撮像信号処理部２３は、撮像部２２から出力された撮像信号に対して、所定の信号処理を施す。例えば、撮像信号処理部２３は、撮像部２２により撮像された画像に対する種々の画像処理を行う。撮像信号処理部２３は、上記の信号処理が施された撮像信号を、制御装置３に出力する。

制御装置３は、測距システムの種々の動作を制御するためのプロセッサ、メモリ、ストレージなどを備えており、例えば、測距システムにより行われる距離測定を測距部３１により制御する。測距部３１は例えば、光源駆動部１１の動作を制御したり、撮像信号処理部２３からの撮像信号に基づいて、測距システムと被写体Ｐとの間の距離を測定（算出）したりする。本実施形態の距離測定は、例えばＴｏＦ方式により行われるが、その他の方式により行われてもよい。

図２は、第１実施形態の撮像部２２の構成を示すブロック図である。

本実施形態の撮像部２２は、複数の画素４１を有する画素アレイ領域４２と、制御回路４３と、垂直選択回路４４と、複数の画素アレイ外信号処理回路４５と、水平選択回路４６と、出力回路４７と、複数の垂直信号線４８と、水平信号線４９とを備えている。本実施形態の撮像部２２は、例えばＳＰＡＤセンサである。

各画素４１は、光電変換部として機能するフォトダイオードを備えている。フォトダイオードの例は、ＳＰＡＤなどのＡＰＤである。

画素アレイ領域４２は、２次元アレイ状に配置された複数の画素４１を有している。画素アレイ領域４２は、光を受光して光電変換を行い、光電変換により生成された信号電荷を出力する有効画素領域を含んでいる。

制御回路４３は、垂直同期信号、水平同期信号、マスタクロックなどに基づいて、垂直選択回路４４、画素アレイ外信号処理回路４５、水平選択回路４６などの動作の基準となる種々の信号を生成する。これらの信号は、例えばクロック信号や制御信号であり、垂直選択回路４４、画素アレイ外信号処理回路４５、水平選択回路４６などに入力される。

垂直選択回路４４および水平選択回路４６は、画素アレイ領域４２の各画素４１から有効画素を設定する。垂直選択回路４４および水平選択回路４６はさらに、各画素４１によって読み出された反応時間情報を、信号読み出し線４８を通して画素アレイ外信号処理回路４５に供給する。

画素アレイ外信号処理回路４５は、画素４１で得られた反応タイミング情報から距離算出を行う。

図３は、第１実施形態の撮像部２２の構成を示す斜視図である。

本実施形態の撮像部２２は、受光基板５１とロジック基板５２とを貼り合わせることで製造される。具体的には、本実施形態の撮像部２２は、受光基板５１用の半導体基板上に種々の層を形成し、ロジック基板５２用の半導体基板上に種々の層を形成し、これらの半導体基板をこれらの層を介して貼り合わせ、貼り合わせ後にこれらの半導体基板を複数のチップに分割することで製造される。なお、これらの半導体基板のうちの少なくとも一方は、例えばチップの厚さを薄くするために、貼り合わせ後に除去または薄化されてもよい。また、これらの半導体基板のうちの少なくとも一方は、半導体基板以外の基板でもよい。図３では、受光基板５１がロジック基板５２上に配置されている。受光基板５１とロジック基板５２はそれぞれ、本開示の第１基板と第２基板の例である。

受光基板５１は、上述の画素アレイ領域４２を含んでいる。上述のように、画素アレイ領域４２は、２次元アレイ状に配置された複数の画素４１を有している。画素アレイ領域４２は、レンズユニット２１（図１を参照）により集光された光を受光する。撮像部２２は、この光を撮像し、撮像により得られた撮像信号を撮像信号処理部２３（図１を参照）に出力する。

ロジック基板５２は、ロジックアレイ部５３と、信号処理部５４と、撮像制御部５５とを含んでいる。ロジックアレイ部５３は、上記複数の画素４１に対応する複数のロジック回路を備えており、これらのロジック回路の各々は、対応する画素４１から出力された信号を処理する。信号処理部５４は、これらのロジック回路から出力された複数の信号を処理する。信号処理部５４は例えば、これらの信号の論理演算を行ったり、これらの信号に含まれるパルスの個数をカウントしたりする。撮像制御部５５は、撮像部２２の種々の動作を制御する。撮像制御部５５は例えば、図１に示す制御回路４３、垂直選択回路４４、画素アレイ外信号処理回路４５、および水平選択回路４６を備えている。

本実施形態では、ロジックアレイ部５３が、おおむね画素アレイ領域４２と対向する位置に配置されており、信号処理部５４と撮像制御部５５が、おおむね画素アレイ領域４２と対向しない位置に配置されている。よって、ロジックアレイ部５３の大部分は、図３において画素アレイ領域４２と上下方向に重なる位置に配置されており、信号処理部５４と撮像制御部５５の大部分は、図３において画素アレイ領域４２と上下方向に重ならない位置に配置されている。

本実施形態の撮像部２２は、後述するように、複数の状態検知回路６１と、論理演算回路６２と、ＴＤＣ（Time to Digital Counter）６３とを備えている（図４を参照）。これらの状態検知回路６１は例えば、ロジックアレイ部５３内に配置されており、画素アレイ領域４２と対向する位置に配置されている。一方、ＴＤＣ６３は例えば、信号処理部５４内に配置されており、画素アレイ領域４２と対向しない位置に配置されている。論理演算回路６２は、ロジックアレイ部５３内と信号処理部５４内のいずれに配置されていてもよいし、画素アレイ領域４２と対向する位置と画素アレイ領域４２と対向しない位置のいずれに配置されていてもよい。また、論理演算回路６２は、ロジックアレイ部５３と信号処理部５４とにまたがって配置されていてもよいし、画素アレイ領域４２と対向する位置と画素アレイ領域４２と対向しない位置とにまたがって配置されていてもよい。なお、ＴＤＣ６３は、信号処理部５４内の代わりに画素アレイ領域４２内に配置されていてもよい。状態検知回路６１、論理演算回路６２、およびＴＤＣ６３のさらなる詳細については、後述する。

なお、図１に示す撮像信号処理部２３は、ロジック基板５２に含まれていてもよく、例えば、信号処理部５４または撮像制御部５５に含まれていてもよい。

図４は、第１実施形態のＡＰＤセンサの構成を示す回路図である。

本実施形態の撮像部２２は、図４に示す構成のＡＰＤセンサを備えている。本実施形態のＡＰＤセンサは、図４に示すように、複数の画素４１と、複数の状態検知回路６１と、論理演算回路６２と、ＴＤＣ６３とを備えている。各画素４１は、ＡＰＤ４１ａと、電流源４１ｂと、インバータ４１ｃとを含んでいる。各状態検知回路６１は、ＤＦＦ（Ｄフリップフロップ）回路６１ａを含んでいる。図４は、ＤＦＦ回路６１ａのＣＬＫ（クロック）端子、Ｄ端子、Ｑ端子、ＱＢ（／Ｑ）端子、Ｓ（セット）端子、およびＲ（リセット）端子を示している。論理演算回路６２は、複数のトランジスタ６２ａと、ワイヤードＮＯＲ回路６２ｂと、ＮＯＴゲート６２ｃとを含んでおり、ワイヤードＮＯＲ回路６２ｂは、トランジスタ６２ｄを含んでいる。ＴＤＣ６３は、本開示のカウンタの例である。

図４は、本実施形態のＡＰＤセンサに含まれる複数の画素４１の例として、２つの画素４１を示している。各画素４１では、ＡＰＤ４１ａのカソードが、電流源４１ｂおよびインバータ４１ｃと電気的に接続されており、インバータ４１ｃを介して、対応する状態検知回路６１と電気的に接続されている。なお、本実施形態のＡＰＤセンサに含まれる画素４１の個数は、２つ以外でもよい。

ＡＰＤ４１ａは、レンズユニット２１（図１）により集光された光を受光して光電変換を行い、光電変換により生成された信号電荷を出力する。本実施形態のＡＰＤ４１ａは、例えばＳＰＡＤであり、降伏電圧よりも高い電圧が印加された状態（ガイガーモード）でＰＮ接合部に１個の光子を受光すると、アバランシェ増幅を発生させる。これにより、ＡＰＤ４１ａに瞬間的に電流が流れる。その結果、パルスを含む信号が、各画素４１から、対応する状態検知回路６１に出力される。図４は、２つの画素４１の一方から出力された信号Ｓ１Ａと、２つの画素４１の他方から出力された信号Ｓ１Ｂとを示している。これらの信号Ｓ１Ａ、Ｓ１Ｂは、第１信号の例である。なお、ＡＰＤ４１ａは、ＳＰＡＤ以外のフォトダイオードでもよい。

電流源４１ｂとインバータ４１ｃは、各画素４１の読出回路として機能する。電流源４１ｂは、ＡＰＤ４１ａに一定の電流を供給して、ＡＰＤ４１ａを充電する。インバータ４１ｃは、ＡＰＤ４１ａからの信号を反転および増幅して、対応する状態検知回路６１に信号Ｓ１Ａ（またはＳ１Ｂ）を出力する。

本実施形態のＡＰＤセンサは、画素４１の個数と同じ個数の状態検知回路６１を含んでいる。よって、図４は、本実施形態のＡＰＤセンサに含まれる複数の状態検知回路６１の例として、２つの状態検知回路６１を示している。各状態検知回路６１では、ＤＦＦ回路６１ａのＣＬＫ端子が、対応する画素４１と電気的に接続されており、ＤＦＦ回路６１ａのＱ端子やＲ端子が、論理演算回路６２と電気的に接続されている。ＤＦＦ回路６１ａは、本開示のフリップフロップ回路の例であり、Ｒ端子は、本開示の入力端子の例である。

各状態検知回路６１は、対応する画素４１から出力された信号Ｓ１Ａ（またはＳ１Ｂ）の状態を検知し、信号Ｓ１Ａ（またはＳ１Ｂ）の状態の検知結果を含む信号Ｓ２Ａ（またはＳ２Ｂ）を生成する。図４は、２つの状態検知回路６１の一方から出力された信号Ｓ２Ａと、２つの状態検知回路６１の他方から出力された信号Ｓ２Ｂとを示している。これらの信号Ｓ２Ａ、Ｓ２Ｂは、第２信号の例である。

信号Ｓ１Ａは、一方のＤＦＦ回路６１ａのＣＬＫ端子に入力される。このＤＦＦ回路６１ａは、信号Ｓ１Ａのエッジを検知し、信号Ｓ１Ａのエッジの検知結果を含む信号Ｓ２Ａを生成する。例えば、信号Ｓ１Ａの値が論理０から論理１に立ち上がると、信号２Ａの値が論理０および論理１の一方から他方に変化する。信号２Ａは、このＤＦＦ回路６１ａのＱ端子から出力される。これは、信号Ｓ１Ｂについても同様である。具体的には、他方のＤＦＦ回路６１ａは、信号Ｓ１Ｂのエッジを検知し、信号Ｓ１Ｂのエッジの検知結果を含む信号Ｓ２Ｂを生成する。

本実施形態の論理演算回路６２は、画素４１の個数と同じ個数のトランジスタ６２ａを含んでいる。よって、図４は、本実施形態の論理演算回路６２に含まれる複数のトランジスタ６２ａの例として、２つのトランジスタ６２ａを示している。各トランジスタ６２ａは、例えばＭＯＳトランジスタであり、各トランジスタ６２ａのゲート端子が、対応する状態検知回路６１のＱ端子に電気的に接続されている。また、各トランジスタ６２ａのソース端子およびドレイン端子の一方は、ワイヤードＮＯＲ回路６２ｂに電気的に接続されており、各トランジスタ６２ａのソース端子およびドレイン端子の他方は、グランド配線に電気的に接続されている。ゲート端子は、本開示の制御端子の例であり、ソース端子またはドレイン端子は、本開示の主端子の例である。本実施形態の各トランジスタ６２ａは、ｎＭＯＳであるが、ｐＭＯＳとしてもよい。

信号Ｓ２Ａは、一方のトランジスタ６２ａのゲート端子に入力される。このトランジスタ６２ａは、所定の値を有する信号Ｓ２Ａがゲート端子に入力されると、ドレイン端子からドレイン電流を出力する。その結果、信号Ｓ２Ａに応じて変化する信号Ｓ３Ａが、このトランジスタ６２ａのソース端子またはドレイン端子から、ワイヤードＮＯＲ回路６２ｂに出力される。これは、信号Ｓ２Ｂについても同様である。具体的には、信号Ｓ２Ｂに応じて変化する信号Ｓ３Ｂが、他方のトランジスタ６２ａのソース端子またはドレイン端子から、ワイヤードＮＯＲ回路６２ｂに出力される。これらの信号Ｓ３Ａ、Ｓ３Ｂは、第３信号の例である。

ワイヤードＮＯＲ回路６２ｂは、これらのトランジスタ６２ａとＮＯＴゲート６２ｃとを電気的に接続する配線と、この配線と電源配線との間に配置されたトランジスタ６２ｄとを含んでいる。トランジスタ６２ｄは、例えばＭＯＳトランジスタであり、トランジスタ６２ｄのゲート端子が、グランド配線に電気的に接続されている。また、トランジスタ６２ｄのソース端子およびドレイン端子の一方は、電源配線に電気的に接続されており、トランジスタ６２ｄのソース端子およびドレイン端子の他方は、各トランジスタ６２ａやＮＯＴゲート６２ｃに電気的に接続されている。本実施形態のトランジスタ６２ｄは、ゲート端子がグランド配線に電気的に接続されたｐＭＯＳであるが、ゲート端子が電源配線に電気的に接続されたｎＭＯＳとしてもよい。

ワイヤードＮＯＲ回路６２ｂは、信号Ｓ３Ａと信号Ｓ３Ｂとの論理演算を行い、この論理演算の結果を含む信号Ｓ４を生成する。ワイヤードＮＯＲ回路６２ｂは、信号Ｓ３Ａと信号Ｓ３ＢとのＮＯＲ演算を行うことから、信号Ｓ４は、このＮＯＲ演算の結果を含んでいる。信号Ｓ４は、ワイヤードＮＯＲ回路６２ｂからＮＯＴゲート６２ｃに出力される。信号Ｓ４は、本開示の第４信号の例である。

本実施形態によれば、ワイヤードＮＯＲ回路６２ｂを用いることで、信号Ｓ３Ａと信号Ｓ３Ｂとを信号Ｓ４に集約することが可能となる。一般に、ワイヤードＮＯＲ回路６２ｂは、ＮＯＲゲートに比べて、簡単な回路構成で実現することができる。よって、本実施形態によれば、ワイヤードＮＯＲ回路６２ｂを用いることで、信号Ｓ３Ａと信号Ｓ３Ｂとを簡単な回路構成で信号Ｓ４に集約することが可能となる。なお、本実施形態の論理演算回路６２は、ワイヤードＮＯＲ回路６２ｂの代わりに、ワイヤードＡＮＤ回路、ワイヤードＯＲ回路、またはワイヤードＮＡＮＤ回路を含んでいてもよい。

上述のように、本実施形態のトランジスタ６２ａはｎＭＯＳであり、本実施形態のトランジスタ６２ｄはｐＭＯＳである。一般に、ｎＭＯＳの駆動力はｐＭＯＳの駆動力よりも高い。よって、本実施形態によれば、ワイヤードＮＯＲ回路６２ｂの上流にあるトランジスタ６２ａをｎＭＯＳとし、ワイヤードＮＯＲ回路６２ｂの負荷となるトランジスタ６２ｄをｐＭＯＳとすることで、ワイヤードＮＯＲ回路６２ｂの面積を小さくしつつ、ワイヤードＮＯＲ回路６２ｂの動作を高速化することが可能となる。一般に、ワイヤードＮＯＲ回路６２ｂは、負荷容量が大きいことが多く、動作が遅いことが多い。しかしながら、本実施形態によれば、上記のように、ワイヤードＮＯＲ回路６２ｂの動作を高速化することが可能となる。これにより、信号Ｓ３Ａ、Ｓ３Ｂの遅延時間のばらつきを小さくすることが可能となり、距離測定の誤差を小さくすることが可能となる。

ＮＯＴゲート６２ｃは、信号Ｓ４のＮＯＴ演算を行い、このＮＯＴ演算の結果を含む信号Ｓ５を生成する。よって、ワイヤードＮＯＲ回路６２ｂとＮＯＴゲート６２ｃは、信号Ｓ３Ａと信号Ｓ３ＢとのＯＲ演算を行い、このＯＲ演算の結果を含む信号Ｓ５を生成するＯＲ回路として機能する。ＮＯＴゲート６２ｃは、インバータとも呼ばれる。信号Ｓ５は、ＮＯＴゲート６２ｃからＴＤＣ６３に出力される。信号Ｓ５も、本開示の第４信号の例である。

本実施形態のＡＰＤセンサは、複数の画素４１に対応する１つのＴＤＣ６３を含んでいる。よって、図４は、２つの画素４１に対応する１つのＴＤＣ６３を示している。ＴＤＣ６３は、ＮＯＴゲート６２ｃに電気的に接続されている。

ＴＤＣ６３は、信号Ｓ５に関する値をカウントすることにより、信号Ｓ１Ａおよび信号Ｓ１Ｂに関する値をカウントすることができる。具体的には、ＴＤＣ６３は、所定のタイミングから、信号Ｓ５の値が論理０から論理１に変化するタイミングまでの時間をカウントし、カウントした時間をデジタル値として出力する。これにより、ＴＤＣ６３は、信号Ｓ１Ａの値が論理０から論理１に変化する時間と、信号Ｓ１Ｂの値が論理０から論理１に変化する時間とをカウントすることができる。よって、ＴＤＣ６３は、本実施形態のＡＰＤセンサの各画素４１が１個の光子を受光した時間をカウントすることができる。本実施形態の測距システムは、ＴＤＣ６３から出力されたデジタル値に基づいて、被写体Ｐ（図１）との距離を測定する。なお、ＴＤＣ６３は、ＴＤＣ６３以外のカウンタに置き換えてもよい。

本実施形態のＴＤＣ６３は、信号Ｓ５を取り扱うことで、信号Ｓ１Ａが示す光子の受光時間と、信号Ｓ１Ｂが示す光子の受光時間とをカウントすることができる。これにより、複数の画素４１からの信号Ｓ１Ａ、Ｓ１Ｂを、１つのＴＤＣ６３で取り扱うことが可能となり、図１に示す撮像部２２や受光装置２を小型化することが可能となる。

しかしながら、信号Ｓ１Ａ、Ｓ１Ｂを１つのＴＤＣ６３で取り扱う場合には、信号Ｓ１Ａの変化と信号Ｓ１Ｂの変化とによるパルス幅が、ＴＤＣ６３の正常動作を担保可能な最小パルス幅を満たせない可能性がある。例えば、信号Ｓ１Ａの値と信号Ｓ１Ｂの値が、同じタイミングまたは近いタイミングで論理０から論理１に変化すると、ＴＤＣ６３は、これらの変化によるパルスが連続した信号が入力されることにより、本来と異なるタイミング値を取得する誤動作を生じる可能性がある。

そこで、本実施形態のＡＰＤセンサは、このようなエラーの発生を抑制するために、信号Ｓ４を各状態検知回路６１にフィードバックする。フィードバックされた信号Ｓ４は、各ＤＦＦ回路６１ａのＲ端子に入力される。これにより、各ＤＦＦ回路６１ａの非同期リセットが行われる。

以下、引き続き図４を参照し、各ＤＦＦ回路６１ａのＲ端子のさらなる詳細について説明する。

各ＤＦＦ回路６１ａは、Ｒ端子に入力された信号Ｓ４の値が論理１から論理０に変化すると、リセットされる。具体的には、あるＤＦＦ回路６１ａがリセットされると、そのＤＦＦ回路６１ａのＱ端子から出力される信号Ｓ２Ａ（またはＳ２Ｂ）の値が、論理０にリセットされる。例えば、リセット前の当該値が論理１の場合には、リセット後の当該値は論理１から論理０に変化する。一方、リセット前の当該値が論理０の場合には、リセット後の当該値は論理０に維持される。

信号Ｓ２Ａ、Ｓ２Ｂの値が共に論理０の場合には、信号Ｓ３Ａ、Ｓ３Ｂの値は共に論理０となり、信号Ｓ４の値は、信号Ｓ３Ａと信号Ｓ３ＢとのＮＯＲ演算の結果である論理１となる。この場合、図４に示すいずれかの画素４１が光子を受光すると、信号Ｓ１Ａまたは信号Ｓ１Ｂの値が論理１に変化し、信号Ｓ２Ａまたは信号Ｓ２Ｂの値が論理１に変化する。その結果、信号Ｓ３Ａまたは信号Ｓ３Ｂの値が論理１に変化し、信号Ｓ４の値が論理０に変化する。

このように、図４に示すいずれかの画素４１が光子を受光すると、信号Ｓ４の値が論理０に変化する。その結果、各ＤＦＦ回路６１ａがリセットされ、信号Ｓ２Ａ、Ｓ２Ｂの値が共に論理０となる。そのため、本実施形態のＡＰＤセンサでは、図４に示すいずれかの画素４１が光子を受光すると、各ＤＦＦ回路６１ａが信号Ｓ４の伝搬遅延時間および各ＤＦＦ回路６１ａのリセット伝搬遅延時間の間でリセットされる。これにより、本実施形態のＡＰＤセンサは、図４に示すいずれかの画素４１が光子を受光すると、次の光子を検知可能な状態に所定時間のリセット期間後に復帰することができる。

本実施形態では、各ＤＦＦ回路６１ａがリセットされると、所定期間に信号Ｓ１Ａまたは信号Ｓ１Ｂの値が新たに論理０から論理１に変化しても、信号Ｓ２Ａ、Ｓ２Ｂの値が共に論理０に維持される。これにより、ＴＤＣ６３がある光子の受光時間をデジタル値に変換している間に発生した受光によるＴＤＣ６３の誤動作を防ぐことができる。よって、本実施形態によれば、信号Ｓ１Ａの値と信号Ｓ１Ｂの値が、近いタイミングで論理０から論理１に変化しても、上述のようなエラーが発生することを抑制することが可能となる。

このように、本実施形態のＡＰＤセンサは、各ＤＦＦ回路６１ａを信号Ｓ４によりリセットすることで、各ＤＦＦ回路６１ａへの信号Ｓ１Ａ（またはＳ１Ｂ）の入力を無効にすることができる。すなわち、信号Ｓ１Ａ、Ｓ１Ｂの値にかかわらず、信号Ｓ２Ａ、Ｓ２Ｂの値を共に論理０にすることができる。

仮に各ＤＦＦ回路６１ａのＲ端子に信号Ｓ４を入力しない場合には、信号Ｓ１Ａの値と信号Ｓ１Ｂの値が近いタイミングで論理０から論理１に変化すると、信号Ｓ２Ａの値が論理１から論理０に遷移した直後に、信号Ｓ２Ｂの値が論理０が論理１に遷移する可能性が高くなる。この場合、信号Ｓ３Ａ、Ｓ３Ｂのそれぞれの値が変化する時間間隔が短くなり、信号Ｓ４に短時間に論理値がトグルし、信号Ｓ５にＴＤＣ６３の最小許容パルス幅未満の幅のグリッチを持つ信号が現れる。ＴＤＣ６３がこのような信号Ｓ５を受信すると、正常動作が担保されないため誤った受光時間情報を得るというエラーが発生してしまう。一方、本実施形態によれば、各ＤＦＦ回路６１ａのＲ端子に信号Ｓ４を入力することで、このようなエラーの発生を抑制することが可能となる。

なお、本実施形態の各ＤＦＦ回路６１ａは、信号Ｓ４が論理１から論理０に変化した場合にリセットされる負論理ではなく、信号Ｓ４が論理０から論理１に変化した場合にリセットされる正論理を採用していてもよい。また、本実施形態のＡＰＤセンサは、信号Ｓ４を、各ＤＦＦ回路６１ａのＲ端子の代わりに、各ＤＦＦ回路６１のＳ端子に入力してもよい。これらの場合にも、上述のようなエラーの発生を抑制可能なＡＰＤセンサを実現することができる。

図５は、第１実施形態のＡＰＤセンサの動作例を示すタイミングチャートである。図５は、図４に示す信号Ｓ１Ａ、Ｓ１Ｂ、Ｓ４、Ｓ５の時間変化を示している。

矢印Ｅ１で示すように、一方の画素４１が光子を受光すると、信号Ｓ１Ａの値が論理０から論理１に変化し、信号Ｓ４の値が論理１から論理０に変化する。さらには、信号Ｓ５の値が論理０から論理１に変化する（矢印Ｅ３）。信号Ｓ４の値が論理１から論理０に変化すると、上述のように各ＤＦＦ回路６１ａがリセットされる。その結果、所定期間に信号Ｓ１Ａおよび／または信号Ｓ１Ｂの値が新たに論理０から論理１に変化しても、信号Ｓ２Ａ、Ｓ２Ｂの値が共に論理０に維持される。矢印Ｅ１の変化から時間Ｗ１後に、信号Ｓ４の値は論理０から論理１へと戻る。さらには、矢印Ｅ３の変化から時間Ｗ３後に、信号Ｓ５の値は論理１から論理０へと戻る。これにより、ＴＤＣ６３がある光子の受光時間をデジタル値に変換している間に発生した受光によるＴＤＣ６３の誤動作を防ぐことができる。

矢印Ｅ２で示すように、その後に他方の画素４１が光子を受光すると、信号Ｓ１Ｂの値が論理０から論理１に変化し、信号Ｓ４の値が論理１から論理０に変化する。さらには、信号Ｓ５の値が論理０から論理１に変化する（矢印Ｅ４）。信号Ｓ４の値が論理１から論理０に変化すると、上述のように各ＤＦＦ回路６１ａがリセットされる。その結果、所定期間に信号Ｓ１Ａおよび／または信号Ｓ１Ｂの値が新たに論理０から論理１に変化しても、信号Ｓ２Ａ、Ｓ２Ｂの値が共に論理０に維持される。矢印Ｅ２の変化から時間Ｗ２後に、信号Ｓ４の値は論理０から論理１へと戻る。さらには、矢印Ｅ４の変化から時間Ｗ４後に、信号Ｓ５の値は論理１から論理０へと戻る。これにより、ＴＤＣ６３がある光子の受光時間をデジタル値に変換している間に発生した受光によるＴＤＣ６３の誤動作を防ぐことができる。

なお、図５に示す信号Ｓ１Ｂは、２つのパルスを含んでいる。信号Ｓ１Ｂの１つ目のパルスは、信号Ｓ４が論理０の間に生じていることから、ＴＤＣ６３が検知することができない。一方、信号Ｓ１Ｂの２つ目のパルスは、信号Ｓ４が論理１に戻った後に生じていることから、ＴＤＣ６３が検知することができる。このように、本実施形態のＡＰＤセンサは、リセット開始から時間Ｗ１（またはＷ２）を経過する前に受光された光子は検知することができないが、リセット開始から時間Ｗ１（またはＷ２）を経過した後に受光された光子は検知することができる。本実施形態によれば、時間Ｗ１や時間Ｗ２を短くすることで、上述のようなエラーが発生する可能性を低減することができる。時間Ｗ１や時間Ｗ２は、各ＤＦＦ回路６１ａへの信号Ｓ１Ａ（またはＳ１Ｂ）の入力が無効になる入力無効期間に相当する。

図６は、第１実施形態の比較例のＡＰＤセンサの構成を示す回路図である。

本比較例のＡＰＤセンサは、図６に示すように、複数の画素４１と、複数の状態検知回路６１’と、論理演算回路６２’と、ＴＤＣ６３とを備えている。本比較例の画素４１およびＴＤＣ６３はそれぞれ、第１実施形態の画素４１およびＴＤＣ６３と同じ構成を有している。一方、本比較例の状態検知回路６１’および論理演算回路６２’はそれぞれ、第１実施形態の状態検知回路６１および論理演算回路６２とは異なる構成を有している。本比較例の画素４１と、状態検知回路６１’と、論理演算回路６２’はそれぞれ、信号Ｓ１Ａ、Ｓ１Ｂと、信号Ｓ６Ａ、Ｓ６Ｂと、信号Ｓ７とを出力する。

本比較例の各状態検知回路６１’は例えば、第１実施形態の各状態検知回路６１と同じＤＦＦ回路６１ａを含んでいるが、各状態検知回路６１のＲ端子に信号Ｓ４が入力されない。また、本比較例の論理演算回路６２’は例えば、第１実施形態の論理演算回路６２と同じトランジスタ６２ａ、ワイヤードＮＯＲ回路６２ｂ、およびＮＯＴゲート６２ｃを含んでいるが、信号Ｓ４の代わりに信号Ｓ６Ａ、Ｓ６Ｂをそれぞれ一方および他方の状態検知回路６１のＲ端子に入力する。この場合、本比較例の信号Ｓ６Ａ、Ｓ６Ｂ、Ｓ７はそれぞれ、第１実施形態の信号Ｓ２Ａ、Ｓ２Ｂ、Ｓ５に対応している。以下、この場合のタイミングチャートを、図７を参照して説明する。

図７は、上記の比較例のＡＰＤセンサの動作例を示すタイミングチャートである。図７は、図６に示す信号Ｓ１Ａ、Ｓ１Ｂ、Ｓ６Ａ、Ｓ６Ｂ、Ｓ７の時間変化を示している。

矢印Ｐ１で示すように、一方および他方の画素４１が近いタイミングで光子を受光すると、信号Ｓ１Ａ、Ｓ１Ｂの値が論理０から論理１に変化し、信号Ｓ６Ａ、Ｓ６Ｂの値が論理０から論理１に変化し、信号Ｓ７に２つのパルスが発生する。信号Ｓ６Ａ、Ｓ６Ｂの値はそれぞれ信号Ｓ６Ａ、Ｓ６Ｂのフィードバックによりリセットされることから、信号Ｓ６Ａ、Ｓ６Ｂのパルスは、短いパルス幅を有している。矢印Ｐ１で示す信号Ｓ７の２つのパルスは、１つに結合していないものの、互いに近接している。そのため、これらのパルスのパルス幅が、ＴＤＣ６３の正常動作に必要な最短パルス幅未満になり、ＴＤＣ６３が誤った時間を計測する誤動作が発生するおそれがある。

矢印Ｐ２で示すように、その後に一方および他方の画素４１が近いタイミングで光子を受光すると、信号Ｓ１Ａ、Ｓ１Ｂの値が論理０から論理１に変化し、信号Ｓ６Ａ、Ｓ６Ｂの値が論理０から論理１に変化し、信号Ｓ７に再び２つのパルスが発生する。矢印Ｐ２で示す信号Ｓ７の２つのパルスは、１つに結合している。そのため、ＴＤＣ６３がこれらのパルスを区別できないが、誤った時間の誤検出は発生しない。

本比較例では、矢印Ｐ１で示すような２つのパルスの近接や、矢印Ｐ２で示すような２つのパルスの結合を、防ぐことができない。よって、本比較例のＡＰＤセンサが短期間に複数の光子を受光すると、上述のような誤作動が頻発するおそれがある。一方、第１実施形態によれば、各ＤＦＦ回路６１ａを信号Ｓ４によりリセットすることで、上述のような誤作動が発生する可能性を低減することが可能となる。

図８は、第１実施形態のＡＰＤセンサと上記の比較例のＡＰＤセンサとを比較するためのグラフである。

図８の横軸は、すべての光子が正しくカウントされる場合のカウントレート（理想カウントレート）を示している。図８の縦軸は、一部の光子が正しくカウントされない可能性がある現実のカウントレート（出力カウントレート）を示している。図８は、これらのカウントレートが常に一致する理想的なＡＰＤセンサと、第１実施形態のＡＰＤセンサと、比較例のＡＰＤセンサとについて、理想カウントレートと出力カウントレートとの関係を示している。

図８によれば、理想カウントレートの値が高くなると連続してＴＤＣ６３が検出できるパルス間隔が広くなる場合、比較例にあるように出力カウント値の減少量が大きくなる。一方、第１実施形態によれば、比較例では発生しうる誤検出を抑制しつつ、理想カウントレートの値が高くなっても、理想カウントレートの値との乖離を小さくすることができる。よって、本実施形態によれば、理想カウントレートの値が高くなっても、多くの光子を正しくカウントすることができる。

以上のように、本実施形態のＡＰＤセンサは、論理演算回路６２から状態検知回路６１に信号Ｓ４をフィードバックすることで、状態検知回路６１への信号Ｓ１Ａ、Ｓ１Ｂの入力を無効にする。よって、本実施形態によれば、複数の画素４１からの信号Ｓ１Ａ、Ｓ１Ｂに関する値を、１つのＴＤＣ６３で高精度にカウントすることが可能となる。

なお、本実施形態の状態検知回路６１は、画素４１と１対１で対応しているため、図３を参照して説明したように、画素アレイ領域４２と対向する位置に配置することが望ましい。一方、本実施形態のＴＤＣ６３は、画素４１と１対１で対応していないため、画素アレイ領域４２と対向しない位置に配置することが望ましい。論理演算回路６２は、画素アレイ領域４２と対向する位置と画素アレイ領域４２と対向しない位置のいずれに配置してもよい。例えば、論理演算回路６２は、画素アレイ領域４２と対向する位置と画素アレイ領域４２と対向しない位置とにまたがって配置してもよい。この場合、論理演算回路６２のトランジスタ６２ａは、画素４１と１対１で対応しているため、画素アレイ領域４２と対向する位置に配置してもよい。なお、ＴＤＣ６３は、信号処理部５４内の代わりに画素アレイ領域４２内に配置されていてもよい。

以下、第２から第７実施形態のＡＰＤセンサについて説明する。これらのＡＰＤセンサは、第１実施形態のＡＰＤセンサと同様に、図１の撮像部２２に含まれている。第２から第７実施形態のＡＰＤセンサについては、第１実施形態のＡＰＤセンサとの相違点を中心に説明し、第１実施形態のＡＰＤセンサとの共通点の説明は適宜省略する。

（第２実施形態）
図９は、第２実施形態のＡＰＤセンサの構成を示す回路図である。

本実施形態のＡＰＤセンサは、４つの画素４１と、４つの状態検知回路６１と、論理演算回路６２と、ＴＤＣ６３とを備えている。本実施形態の画素４１、状態検知回路６１、およびＴＤＣ６３の構成はそれぞれ、第１実施形態の画素４１、状態検知回路６１、およびＴＤＣ６３の構成と同じである。図９は、画素４１から信号Ｓ１Ａ、Ｓ１Ｂと同様に出力される信号Ｓ１Ｃ、Ｓ１Ｄと、状態検知回路６１から信号Ｓ２Ａ、Ｓ２Ｂと同様に出力される信号Ｓ２Ｃ、Ｓ２Ｄとを示している。

本実施形態の論理演算回路６２は、４つのトランジスタ６２ａと、ワイヤードＮＯＲ回路６２ｂと、ＮＯＴゲート６２ｃとを含んでおり、このワイヤードＮＯＲ回路６２ｂは、トランジスタ６２ｄを含んでいる。本実施形態のトランジスタ６２ａ、ＮＯＴゲート６２ｃ、およびトランジスタ６２ｄの構成はそれぞれ、第１実施形態のトランジスタ６２ａ、ＮＯＴゲート６２ｃ、およびトランジスタ６２ｄの構成と同じである。図９は、トランジスタ６２ａから信号Ｓ３Ａ、Ｓ３Ｂと同様に出力される信号Ｓ３Ｃ、Ｓ３Ｄと、ＮＯＴゲート６２ｃから出力される信号Ｓ５とを示している。

本実施形態のワイヤードＮＯＲ回路６２ｂは、４つのトランジスタ６２ａとＮＯＴゲート６２ｃとを電気的に接続する配線と、この配線と電源配線との間に配置されたトランジスタ６２ｄとを含んでいる。このワイヤードＮＯＲ回路６２ｂは、信号Ｓ３Ａ、信号Ｓ３Ｂ、信号Ｓ３Ｃ、および信号Ｓ３Ｄの論理演算を行い、この論理演算の結果を含む信号Ｓ４を生成する。このワイヤードＮＯＲ回路６２ｂは、信号Ｓ３Ａ～Ｓ３ＤのＮＯＲ演算を行うため、信号Ｓ４は、このＮＯＲ演算の結果を含んでいる。信号Ｓ４は、ワイヤードＮＯＲ回路６２ｂからＮＯＴゲート６２ｃや各ＤＦＦ回路６１ａのＲ端子に出力される。

本実施形態によれば、ワイヤードＮＯＲ回路６２ｂを用いることで、信号Ｓ３Ａ～Ｓ３Ｄを信号Ｓ４に集約することが可能となる。一般に、ワイヤードＮＯＲ回路６２ｂは、ＮＯＲゲートに比べて、簡単な回路構成で実現することができる。よって、本実施形態によれば、ワイヤードＮＯＲ回路６２ｂを用いることで、信号Ｓ３Ａ～Ｓ３Ｄを簡単な回路構成で信号Ｓ４に集約することが可能となる。なお、本実施形態のワイヤードＮＯＲ回路６２ｂは、４つの信号Ｓ３Ａ～Ｓ３Ｄを信号Ｓ４に集約しているが、３つの信号または５つ以上の信号を信号Ｓ４に集約してもよい。また、本実施形態の論理演算回路６２は、ワイヤードＮＯＲ回路６２ｂの代わりに、ワイヤードＡＮＤ回路、ワイヤードＯＲ回路、またはワイヤードＮＡＮＤ回路を含んでいてもよい。

（第３実施形態）
図１０は、第３実施形態のＡＰＤセンサの構成を示す回路図である。

本実施形態の各ＡＰＤ４１ａは、インバータ４１ｃの代わりにバッファ４１ｄを備えている。また、本実施形態の各画素４１では、ＡＰＤ４１ａのカソードの代わりに、ＡＰＤ４１ａのアノードが、電流源４１ｂおよびバッファ４１ｄと電気的に接続されており、バッファ４１ｄを介して、対応する状態検知回路６１と電気的に接続されている。バッファ４１ｄは、ＡＰＤ４１ａからの信号を増幅して、対応する状態検知回路６１に信号Ｓ１Ａ（またはＳ１Ｂ）を出力する。

第１実施形態のようなＡＰＤ４１ａの配置と、本実施形態のようなＡＰＤ４１ａの配置は、種々の事情を考慮して、いずれを採用してもよい。例えば、本実施形態のようにＡＰＤ４１ａを配置すれば、撮像部２２を容易に製造できる場合には、本実施形態のようなＡＰＤ４１ａの配置を採用してもよい。一方、第１実施形態のようにＡＰＤ４１ａを配置すれば、撮像部２２の性能が向上する場合には、第１実施形態のようなＡＰＤ４１ａの配置を採用してもよい。

（第４実施形態）
図１１は、第４実施形態のＡＰＤセンサの構成を示す回路図である。

第１実施形態の各状態検知回路６１は、信号Ｓ１Ａ（またはＳ１Ｂ）のエッジを検知するＤＦＦ回路６１ａを含んでいるのに対し、本実施形態の各状態検知回路６１は、信号Ｓ１Ａ（またはＳ１Ｂ）のレベルを検知するラッチ回路を含んでいる。このようなラッチ回路の例を、図１２および図１３を参照して説明する。

図１２は、第４実施形態の状態検知回路６１の構成例を示す回路図である。

図１２に示す状態検知回路６１は、バッファ６１ｂ、６１ｃ、６１ｄと、ＮＯＴゲート６１ｅ、ＡＮＤゲート６１ｆと、Ｄラッチ回路６１ｇとを含んでいる。信号Ｓ１Ａ（またはＳ１Ｂ。以下同様）は、バッファ６１ｂを介してＡＮＤゲート６１ｆの一方の入力端子に入力されると共に、バッファ６１ｂ、６１ｃ、６１ｄおよびＮＯＴゲート６１ｅを介してＡＮＤゲート６１ｆの他方の入力端子に入力される。後者の入力端子に入力される信号は、前者の入力端子に入力される信号を遅延および反転させた信号となる。ＡＮＤゲート６１ｆは、これらの信号のＡＮＤ演算を行い、このＡＮＤ演算の結果を含む信号を、ＡＮＤゲート６１ｆの出力端子から出力する。ＡＮＤゲート６１ｆは、信号Ｓ１Ａ中のパルスよりもパルス幅の短いパルスを含む信号を出力端子から出力する。

Ｄラッチ回路６１ｇは、ＡＮＤゲート６１ｆからの信号を入力するＥ（イネーブル）端子と、状態検知回路６１の出力信号である信号Ｓ２Ａ（またはＳ２Ｂ。以下同様）を出力するＱ端子と、Ｑ端子の反転端子であるＱＢ端子と、信号Ｓ４を入力するＲ端子とを有している。Ｄラッチ回路６１ｇは、Ｅ端子に入力された信号のレベルを検知し、このレベルの検知結果を示す信号Ｓ２Ａを出力する。例えば、ＡＮＤゲート６１ｆからの信号の値（レベル）が論理１の場合には、信号Ｓ２Ａの値は論理１となる。

上述のように、ＡＮＤゲート６１ｆからＤラッチ回路６１ｇに入力される信号は、パルス幅の短いパルスを含んでいる。そのため、本実施形態のＤラッチ回路６１ｇによるレベルの検知結果は、第１実施形態のＤＦＦ回路６１ａによるエッジの検知結果と似た内容となる。よって、本実施形態によれば、第１実施形態のＤＦＦ回路６１ａから出力される信号Ｓ２Ａと似た性質を有する信号２Ａを、Ｄラッチ回路６１ｇから出力することが可能となる。

図１３は、第４実施形態の状態検知回路６１の別の構成例を示す回路図である。

図１３に示す状態検知回路６１は、バッファ６１ｂ、６１ｃ、６１ｄと、ＮＯＴゲート６１ｅと、ＮＡＮＤゲート６１ｉと、ＳＲラッチ回路６１ｈとを含んでいる。よって、図１３に示す状態検知回路６１は、図１２に示す状態検知回路６１のＡＮＤゲート６２ｆおよびＤラッチ回路６１ｇをＮＡＮＤゲート６２ｉおよびＳＲラッチ回路６１ｈに置き換えた構成を有している。信号Ｓ１Ａは、バッファ６１ｂを介してＮＡＮＤゲート６１ｉの一方の入力端子に入力されると共に、バッファ６１ｂ、６１ｃ、６１ｄおよびＮＯＴゲート６１ｅを介してＮＡＮＤゲート６１ｉの他方の入力端子に入力される。後者の入力端子に入力される信号は、前者の入力端子に入力される信号を遅延および反転させた信号となる。ＮＡＮＤゲート６１ｉは、これらの信号のＮＡＮＤ演算を行い、このＮＡＮＤ演算の結果を含む信号を、ＮＡＮＤゲート６１ｉの出力端子から出力する。ＮＡＮＤゲート６１ｉは、信号Ｓ１Ａ中のパルスよりもパルス幅の短いパルスを含む信号を出力端子から出力する。

ＳＲラッチ回路６１ｈは、ＮＡＮＤゲート６１ｉからの信号を入力するＳ端子と、状態検知回路６１の出力信号である信号Ｓ２Ａを出力するＱ端子と、Ｑ端子の反転端子であるＱＢ端子と、信号Ｓ４を入力するＲ端子とを有している。ＳＲラッチ回路６１ｈは、Ｓ端子に入力された信号のレベルを検知し、このレベルの検知結果を示す信号Ｓ２Ａを出力する。例えば、ＮＡＮＤゲート６１ｉからの信号の値（レベル）が論理０の場合には、信号Ｓ２Ａの値は論理１となる。

上述のように、ＮＡＮＤゲート６１ｉからＳＲラッチ回路６１ｈに入力される信号は、パルス幅の短いパルスを含んでいる。そのため、本実施形態のＳＲラッチ回路６１ｈによるレベルの検知結果は、第１実施形態のＤＦＦ回路６１ａによるエッジの検知結果と似た内容となる。よって、本実施形態によれば、第１実施形態のＤＦＦ回路６１ａから出力される信号Ｓ２Ａと似た性質を有する信号２Ａを、ＳＲラッチ回路６１ｈから出力することが可能となる。

以上のように、本実施形態によれば、第１実施形態の状態検知回路６１と同様の機能を有する状態検知回路６１を、フロップフロップ回路の代わりにラッチ回路を使用して実現することが可能となる。

なお、本実施形態の信号Ｓ４は、Ｄラッチ回路６１ｇのＲ端子の代わりに、Ｄラッチ回路６１ｇのＳ端子に入力してもよい。また、本実施形態のＳＲラッチ回路６１ｈは、ＮＡＮＤゲート６１ｉからの信号をＲ端子で受信し、信号Ｓ４をＳ端子で受信してもよい。これらの場合にも、図１３または図１４に示す状態検知回路６１と同様の機能を実現することが可能となる。

（第５実施形態）
図１４は、第５実施形態のＡＰＤセンサの構成を示す回路図である。

本実施形態のＡＰＤセンサは、複数の画素４１と、複数の状態検知回路６１と、論理演算回路６２と、ＴＤＣ６３とを備えている。本実施形態の画素４１およびＴＤＣ６３はそれぞれ、第１実施形態の画素４１およびＴＤＣ６３と同じ構成を有している。また、本実施形態の状態検知回路６１は、第１または第４実施形態の状態検知回路６１と同じ構成を有している。

本実施形態の論理演算回路６２は、ＮＯＲゲート６２ｅと、ＮＯＴゲート６２ｃとを含んでいる。ＮＯＲゲート６２ｅは、信号Ｓ２Ａを入力する一方の入力端子と、信号Ｓ２Ｂを入力する他方の入力端子と、信号Ｓ２Ａと信号Ｓ２ＢとのＮＯＲ演算の結果を含む信号Ｓ１１を出力する出力端子とを有している。信号Ｓ１１は、ＮＯＴゲート６２ｃと、各状態検知回路６１のＲ端子に入力される。ＮＯＴゲート６２ｃは、信号Ｓ１１のＮＯＴ演算の結果を含む信号Ｓ１２を出力する。信号Ｓ１２は、論理演算回路６２からＴＤＣ６３に出力される。信号Ｓ１１と信号Ｓ１２は、本開示の第４信号の例である。

本実施形態によれば、第１実施形態の論理演算回路６２と同様の機能を有する論理演算回路６２を、ワイヤードＮＯＲ回路６２ａの代わりにＮＯＲゲート６２ｅを使用して実現することが可能となる。ＮＯＲゲート６２ｅを使用することには、ワイヤードＮＯＲ回路６２ａを使用する場合に比べて、例えば入力無効期間（時間Ｗ１、Ｗ２）を短くすることができるという利点がある。この効果は一般に、ＡＰＤセンサの状態検知回路６１の個数が多くなるほど大きくなる。

なお、本実施形態の論理演算回路６２は、ＮＯＲゲート６２ｅの代わりに、ＡＮＤゲート、ＯＲゲート、またはＮＡＮＤゲートを含んでいてもよい。

（第６実施形態）
図１５は、第６実施形態のＡＰＤセンサの構成を示す回路図である。

本実施形態のＡＰＤセンサは、４つの画素４１と、４つの状態検知回路６１と、論理演算回路６２と、ＴＤＣ６３とを備えている。本実施形態の画素４１およびＴＤＣ６３はそれぞれ、第１または第２実施形態の画素４１およびＴＤＣ６３と同じ構成を有している。また、本実施形態の状態検知回路６１は、第１、第２、または第４実施形態の状態検知回路６１と同じ構成を有している。

本実施形態の論理演算回路６２は、２つのＮＯＲゲート６２ｆと、ＮＡＮＤゲート６２ｇと、１つのＮＯＴゲート６２ｈとを含んでいる。一方のＮＯＲゲート６２ｆは、信号Ｓ２Ａを入力する一方の入力端子と、信号Ｓ２Ｂを入力する他方の入力端子と、信号Ｓ２Ａと信号Ｓ２ＢとのＮＯＲ演算の結果を含む信号Ｓ１３Ａを出力する出力端子とを有している。他方のＮＯＲゲート６２ｆは、信号Ｓ２Ｃを入力する一方の入力端子と、信号Ｓ２Ｄを入力する他方の入力端子と、信号Ｓ２Ｃと信号Ｓ２ＤとのＮＯＲ演算の結果を含む信号Ｓ１３Ｂを出力する出力端子とを有している。ＮＡＮＤゲート６２ｇは、信号Ｓ１３Ａを入力する一方の入力端子と、信号Ｓ１３Ｂを入力する他方の入力端子と、信号Ｓ１３Ａと信号Ｓ１３ＢとのＮＡＮＤ演算の結果を含む信号Ｓ１４を出力する出力端子とを有している。ＮＯＴゲート６２ｈは、信号Ｓ１４を入力する入力端子と、信号Ｓ１４のＮＯＴ演算の結果を含む信号Ｓ１５を出力する出力端子とを有している。信号Ｓ１４は、論理演算回路６２からＴＤＣ６３に出力され、信号Ｓ１５は、各状態検知回路６１のＲ端子に入力される。信号Ｓ１３Ａ、Ｓ１３Ｂ、Ｓ１４、Ｓ１５は、本開示の第４信号の例である。

本実施形態によれば、第１実施形態の論理演算回路６２と同様の機能を有する論理演算回路６２を、論理ゲートの組合せを使用して実現することが可能となる。これにより、例えば第５実施形態の論理演算回路６２と同様の効果を得ることが可能となる。

なお、本実施形態の一方のＮＯＲゲート６２ｆと他方のＮＯＲゲート６２ｆの少なくともいずれかは、ワイヤードＮＯＲ回路に置き換えてもよい。また、本実施形態のＮＡＮＤゲート６２ｇは、ワイヤードＮＡＮＤ回路に置き換えてもよい。このように、本実施形態の論理演算回路６２は、ワイヤードＡＮＤ回路、ワイヤードＯＲ回路、ワイヤードＮＡＮＤ回路、およびワイヤードＮＯＲ回路の少なくともいずれかと、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲート、およびＮＯＲゲートの少なくともいずれかとを含んでいてもよい。

（第７実施形態）
図１６は、第７実施形態のＡＰＤセンサの構成を示す回路図である。

本実施形態のＡＰＤセンサは、複数の画素４１と、複数の状態検知回路６１と、論理演算回路６２と、ＴＤＣ６３とを備えている。本実施形態の画素４１およびＴＤＣ６３はそれぞれ、第１実施形態の画素４１およびＴＤＣ６３と同じ構成を有している。また、本実施形態の状態検知回路６１は、第１または第４実施形態の状態検知回路６１と同じ構成を有している。

本実施形態の論理演算回路６２は、ＮＡＮＤゲート６２ｉと、ＮＯＴゲート６２ｃとを含んでいる。ＮＡＮＤゲート６２ｉは、信号Ｓ２Ａを入力する一方の入力端子と、信号Ｓ２Ｂを入力する他方の入力端子と、信号Ｓ２Ａと信号Ｓ２ＢとのＮＡＮＤ演算の結果を含む信号Ｓ１６を出力する出力端子とを有している。信号Ｓ１６は、ＮＯＴゲート６２ｃと、各状態検知回路６１のＲ端子に入力される。ＮＯＴゲート６２ｃは、信号Ｓ１６のＮＯＴ演算の結果を含む信号Ｓ１７を出力する。信号Ｓ１７は、論理演算回路６２からＴＤＣ６３に出力される。信号Ｓ１６と信号Ｓ１７は、本開示の第４信号の例である。

本実施形態によれば、第１実施形態の論理演算回路６２と同様の機能を有する論理演算回路６２を、ＮＯＲゲート以外の論理ゲートを使用して実現することが可能となる。これにより、例えば第５実施形態の論理演算回路６２と同様の効果を得ることが可能となる。

なお、第１から第７実施形態の撮像部２２は、測距システム内に設けられているが、測距システム以外のシステム内または装置内に設けられていてもよい。第１から第７実施形態の撮像部２２は、例えば後述する応用例のような態様で使用されてもよい。

（応用例）
図１７は、電子機器の構成例を示すブロック図である。図１７に示す電気機器は、カメラ１００である。

カメラ１００は、レンズ群などを含む光学部１０１と、第１から第７実施形態のいずれかの撮像部２２である撮像装置１０２と、カメラ信号処理回路であるＤＳＰ（Digital Signal Processor）回路１０３と、フレームメモリ１０４と、表示部１０５と、記録部１０６と、操作部１０７と、電源部１０８とを備えている。また、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８は、バスライン１０９を介して相互に接続されている。

光学部１０１は、被写体からの入射光（像光）を取り込んで、撮像装置１０２の撮像面上に結像する。撮像装置１０２は、光学部１０１により撮像面上に結像された入射光の光量を画素単位で電気信号に変換して、画素信号として出力する。

ＤＳＰ回路１０３は、撮像装置１０２により出力された画素信号について信号処理を行う。フレームメモリ１０４は、撮像装置１０２で撮像された動画または静止画の１画面を記憶しておくためのメモリである。

表示部１０５は、例えば液晶パネルや有機ＥＬパネルなどのパネル型表示装置を含んでおり、撮像装置１０２で撮像された動画または静止画を表示する。記録部１０６は、撮像装置１０２で撮像された動画または静止画を、ハードディスクや半導体メモリなどの記録媒体に記録する。

操作部１０７は、ユーザによる操作の下に、カメラ１００が持つ様々な機能について操作指令を発する。電源部１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、および操作部１０７の動作電源となる各種の電源を、これらの供給対象に対して適宜供給する。

撮像装置１０２として、第１から第７実施形態のいずれかの撮像部２２を使用することで、良好な画像の取得が期待できる。

当該固体撮像装置は、その他の様々な製品に応用することができる。例えば、当該固体撮像装置は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットなどの種々の移動体に搭載されてもよい。

図１８は、移動体制御システムの構成例を示すブロック図である。図１８に示す移動体制御システムは、車両制御システム２００である。

車両制御システム２００は、通信ネットワーク２０１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム２００は、駆動系制御ユニット２１０と、ボディ系制御ユニット２２０と、車外情報検出ユニット２３０と、車内情報検出ユニット２４０と、統合制御ユニット２５０とを備えている。図１８はさらに、統合制御ユニット２５０の構成部として、マイクロコンピュータ２５１と、音声画像出力部２５２と、車載ネットワークＩ／Ｆ（Interface）２５３とを示している。

駆動系制御ユニット２１０は、各種プログラムに従って、車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット２１０は、内燃機関や駆動用モータなどの車両の駆動力を発生させるための駆動力発生装置や、駆動力を車輪に伝達するための駆動力伝達機構や、車両の舵角を調節するステアリング機構や、車両の制動力を発生させる制動装置などの制御装置として機能する。

ボディ系制御ユニット２２０は、各種プログラムに従って、車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット２２０は、スマートキーシステム、キーレスエントリシステム、パワーウィンドウ装置、各種ランプ（例えば、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー、フォグランプ）などの制御装置として機能する。この場合、ボディ系制御ユニット２２０には、鍵を代替する携帯機から発信される電波または各種スイッチの信号が入力され得る。ボディ系制御ユニット２２０は、このような電波または信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプなどを制御する。

車外情報検出ユニット２３０は、車両制御システム２００を搭載した車両の外部の情報を検出する。車外情報検出ユニット２３０には、例えば撮像部２３１が接続される。車外情報検出ユニット２３０は、撮像部２３１に車外の画像を撮像させると共に、撮像された画像を撮像部２３１から受信する。車外情報検出ユニット２３０は、受信した画像に基づいて、人、車、障害物、標識、路面上の文字などの物体検出処理または距離検出処理を行ってもよい。

撮像部２３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部２３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。撮像部２３１が受光する光は、可視光であってもよいし、赤外線などの非可視光であってもよい。撮像部２３１は、第１から第７実施形態のいずれかの撮像部２２を含んでいる。

車内情報検出ユニット２４０は、車両制御システム２００を搭載した車両の内部の情報を検出する。車内情報検出ユニット２４０には例えば、運転者の状態を検出する運転者状態検出部２４１が接続される。例えば、運転者状態検出部２４１は、運転者を撮像するカメラを含み、車内情報検出ユニット２４０は、運転者状態検出部２４１から入力される検出情報に基づいて、運転者の疲労度合いまたは集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。このカメラは、第１から第７実施形態のいずれかの撮像部２２を含んでいてもよく、例えば、図１７に示すカメラ１００でもよい。

マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構、または制動装置の制御目標値を演算し、駆動系制御ユニット２１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車両の衝突回避、衝撃緩和、車間距離に基づく追従走行、車速維持走行、衝突警告、レーン逸脱警告などのＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構、または制動装置を制御することにより、運転者の操作によらずに自律的に走行する自動運転などを目的とした協調制御を行うことができる。

また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で取得される車外の情報に基づいて、ボディ系制御ユニット２２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で検知した先行車または対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替えるなどの防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部２５２は、車両の搭乗者または車外に対して視覚的または聴覚的に情報を通知することが可能な出力装置に、音声および画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、このような出力装置として、オーディオスピーカ２６１、表示部２６２、およびインストルメントパネル２６３が示されている。表示部２６２は例えば、オンボードディスプレイまたはヘッドアップディスプレイを含んでいてもよい。

図１９は、図１８の撮像部２３１の設定位置の具体例を示す平面図である。

図１９に示す車両３００は、撮像部２３１として、撮像部３０１、３０２、３０３、３０４、３０５を備えている。撮像部３０１、３０２、３０３、３０４、３０５は例えば、車両３００のフロントノーズ、サイドミラー、リアバンパ、バックドア、車室内のフロントガラスの上部などの位置に設けられる。

フロントノーズに備えられる撮像部３０１は、主として車両３００の前方の画像を取得する。左のサイドミラーに備えられる撮像部３０２と、右のサイドミラーに備えられる撮像部３０３は、主として車両３００の側方の画像を取得する。リアバンパまたはバックドアに備えられる撮像部３０４は、主として車両３００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部３０５は、主として車両３００の前方の画像を取得する。撮像部３０５は例えば、先行車両、歩行者、障害物、信号機、交通標識、車線などの検出に用いられる。

図１９は、撮像部３０１、３０２、３０３、３０４（以下「撮像部３０１～３０４」と表記する）の撮像範囲の例を示している。撮像範囲３１１は、フロントノーズに設けられた撮像部３０１の撮像範囲を示す。撮像範囲３１２は、左のサイドミラーに設けられた撮像部３０２の撮像範囲を示す。撮像範囲３１３は、右のサイドミラーに設けられた撮像部３０３の撮像範囲を示す。撮像範囲３１４は、リアバンパまたはバックドアに設けられた撮像部３０４の撮像範囲を示す。例えば、撮像部３０１～３０４で撮像された画像データが重ね合わせられることにより、車両３００を上方から見た俯瞰画像が得られる。以下、撮像範囲３１１、３１２、３１３、３１４を「撮像範囲３１１～３１４」と表記する。

撮像部３０１～３０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部３０１～３０４の少なくとも１つは、複数の撮像装置を含むステレオカメラであってもよいし、位相差検出用の画素を有する撮像装置であってもよい。

例えば、マイクロコンピュータ２５１（図１８）は、撮像部３０１～３０４から得られた距離情報を基に、撮像範囲３１１～３１４内における各立体物までの距離と、この距離の時間的変化（車両３００に対する相対速度）を算出する。マイクロコンピュータ２５１は、これらの算出結果に基づいて、車両３００の進行路上にある最も近い立体物で、車両３００とほぼ同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を、先行車として抽出することができる。さらに、マイクロコンピュータ２５１は、先行車の手前にあらかじめ確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように、この例によれば、運転者の操作によらずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４から得られた距離情報を基に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ２５１は、車両３００の周辺の障害物を、車両３００のドライバが視認可能な障害物と、視認困難な障害物とに識別する。そして、マイクロコンピュータ２５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ２６１や表示部２６２を介してドライバに警報を出力することや、駆動系制御ユニット２１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部３０１～３０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４の撮像画像中に歩行者が存在するか否かを判定することで、歩行者を認識することができる。かかる歩行者の認識は例えば、赤外線カメラとしての撮像部３０１～３０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順により行われる。マイクロコンピュータ２５１が、撮像部３０１～３０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部２５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部２６２を制御する。また、音声画像出力部２５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部２６２を制御してもよい。

図２０は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

図２０では、術者（医師）５３１が、内視鏡手術システム４００を用いて、患者ベッド５３３上の患者５３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム４００は、内視鏡５００と、気腹チューブ５１１やエネルギー処置具５１２等の、その他の術具５１０と、内視鏡５００を支持する支持アーム装置５２０と、内視鏡下手術のための各種の装置が搭載されたカート６００と、から構成される。

内視鏡５００は、先端から所定の長さの領域が患者５３２の体腔内に挿入される鏡筒５０１と、鏡筒５０１の基端に接続されるカメラヘッド５０２と、から構成される。図示する例では、硬性の鏡筒５０１を有するいわゆる硬性鏡として構成される内視鏡５００を図示しているが、内視鏡５００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒５０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡５００には光源装置６０３が接続されており、当該光源装置６０３によって生成された光が、鏡筒５０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者５３２の体腔内の観察対象に向かって照射される。なお、内視鏡５００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド５０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）６０１に送信される。

ＣＣＵ６０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡５００及び表示装置６０２の動作を統括的に制御する。さらに、ＣＣＵ６０１は、カメラヘッド５０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置６０２は、ＣＣＵ６０１からの制御により、当該ＣＣＵ６０１によって画像処理が施された画像信号に基づく画像を表示する。

光源装置６０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡５００に供給する。

入力装置６０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置６０４を介して、内視鏡手術システム４００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡５００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

処置具制御装置６０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具５１２の駆動を制御する。気腹装置６０６は、内視鏡５００による視野の確保及び術者の作業空間の確保の目的で、患者５３２の体腔を膨らめるために、気腹チューブ５１１を介して当該体腔内にガスを送り込む。レコーダ６０７は、手術に関する各種の情報を記録可能な装置である。プリンタ６０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

なお、内視鏡５００に術部を撮影する際の照射光を供給する光源装置６０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置６０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置６０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置６０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置６０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

図２１は、図２０に示すカメラヘッド５０２及びＣＣＵ６０１の機能構成の一例を示すブロック図である。

カメラヘッド５０２は、レンズユニット７０１と、撮像部７０２と、駆動部７０３と、通信部７０４と、カメラヘッド制御部７０５と、を有する。ＣＣＵ６０１は、通信部７１１と、画像処理部７１２と、制御部７１３と、を有する。カメラヘッド５０２とＣＣＵ６０１とは、伝送ケーブル７００によって互いに通信可能に接続されている。

レンズユニット７０１は、鏡筒５０１との接続部に設けられる光学系である。鏡筒５０１の先端から取り込まれた観察光は、カメラヘッド５０２まで導光され、当該レンズユニット７０１に入射する。レンズユニット７０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

撮像部７０２は、撮像素子で構成される。撮像部７０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部７０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部７０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者５３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部７０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット７０１も複数系統設けられ得る。撮像部７０２は、例えば第１から第７実施形態のいずれかの撮像部２２である。

また、撮像部７０２は、必ずしもカメラヘッド５０２に設けられなくてもよい。例えば、撮像部７０２は、鏡筒５０１の内部に、対物レンズの直後に設けられてもよい。

駆動部７０３は、アクチュエータによって構成され、カメラヘッド制御部７０５からの制御により、レンズユニット７０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部７０２による撮像画像の倍率及び焦点が適宜調整され得る。

通信部７０４は、ＣＣＵ６０１との間で各種の情報を送受信するための通信装置によって構成される。通信部７０４は、撮像部７０２から得た画像信号をＲＡＷデータとして伝送ケーブル７００を介してＣＣＵ６０１に送信する。

また、通信部７０４は、ＣＣＵ６０１から、カメラヘッド５０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部７０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ６０１の制御部７１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡５００に搭載されていることになる。

カメラヘッド制御部７０５は、通信部７０４を介して受信したＣＣＵ６０１からの制御信号に基づいて、カメラヘッド５０２の駆動を制御する。

通信部７１１は、カメラヘッド５０２との間で各種の情報を送受信するための通信装置によって構成される。通信部７１１は、カメラヘッド５０２から、伝送ケーブル７００を介して送信される画像信号を受信する。

また、通信部７１１は、カメラヘッド５０２に対して、カメラヘッド５０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

画像処理部７１２は、カメラヘッド５０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

制御部７１３は、内視鏡５００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部７１３は、カメラヘッド５０２の駆動を制御するための制御信号を生成する。

また、制御部７１３は、画像処理部７１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置６０２に表示させる。この際、制御部７１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部７１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具５１２の使用時のミスト等を認識することができる。制御部７１３は、表示装置６０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者５３１に提示されることにより、術者５３１の負担を軽減することや、術者５３１が確実に手術を進めることが可能になる。

カメラヘッド５０２及びＣＣＵ６０１を接続する伝送ケーブル７００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

ここで、図示する例では、伝送ケーブル７００を用いて有線で通信が行われていたが、カメラヘッド５０２とＣＣＵ６０１との間の通信は無線で行われてもよい。

以上、本開示の実施形態について説明したが、これらの実施形態は、本開示の要旨を逸脱しない範囲内で、種々の変更を加えて実施してもよい。例えば、２つ以上の実施形態を組み合わせて実施してもよい。

なお、本開示は、以下のような構成を取ることもできる。

（１）
ＡＰＤ（Avalanche Photodiode）を含む複数の画素と、
前記複数の画素から出力された複数の第１信号の状態を検知し、前記複数の第１信号の状態の検知結果を含む複数の第２信号を生成する複数の状態検知回路と、
前記複数の第２信号または前記複数の第２信号に応じて変化する複数の第３信号の論理演算を行い、前記論理演算の結果を含む第４信号を生成する論理演算回路と、
前記第４信号に基づいて、前記複数の第１信号に関する値をカウントするカウンタとを備え、
前記状態検知回路の各々は、前記第４信号を入力する入力端子を有し、前記入力端子に入力された前記第４信号に基づいて、前記状態検知回路の各々への前記第１信号の入力を無効にする、ＡＰＤセンサ。

（２）
前記複数の画素を有する画素アレイ領域を含む第１基板と、
前記第１基板と貼り合わされており、前記状態検知回路、前記論理演算回路、および前記カウンタを含む第２基板と、
をさらに備える（１）に記載のＡＰＤセンサ。

（３）
前記状態検知回路と、前記論理演算回路の少なくとも一部は、前記画素アレイ領域と対向する位置に配置されており、前記カウンタは、前記画素アレイ領域と対向しない位置または前記画素アレイ領域内に配置されている、（２）に記載のＡＰＤセンサ。

（４）
前記状態検知回路は、前記画素アレイ領域と対向する位置に配置されており、前記論理演算回路の少なくとも一部と、前記カウンタは、前記画素アレイ領域と対向しない位置に配置されている、（２）に記載のＡＰＤセンサ。

（４）
前記状態検知回路は、前記画素アレイ領域と対向する位置に配置されており、前記論理演算回路と前記カウンタは、前記画素アレイ領域と対向しない位置に配置されている、（２）に記載のＡＰＤセンサ。

（５）
前記ＡＰＤは、ＳＰＡＤ（Single Photon Avalanche Diode）である、（１）に記載のＡＰＤセンサ。

（６）
前記ＡＰＤのカソードは、前記状態検知回路に電気的に接続されている、（１）に記載のＡＰＤセンサ。

（７）
前記ＡＰＤのアノードは、前記状態検知回路に電気的に接続されている、（１）に記載のＡＰＤセンサ。

（８）
前記入力端子は、前記状態検知回路をリセットするリセット端子である、（１）に記載のＡＰＤセンサ。

（９）
前記状態検知回路は、前記第１信号のエッジを検知する、（１）に記載のＡＰＤセンサ。

（１０）
前記状態検知回路は、フリップフロップ回路を含む、（１）に記載のＡＰＤセンサ。

（１１）
前記第１信号は、前記フリップフロップ回路のクロック端子に入力される、（１０）に記載のＡＰＤセンサ。

（１２）
前記状態検知回路は、前記第１信号のレベルを検知する、（１）に記載のＡＰＤセンサ。

（１３）
前記状態検知回路は、ラッチ回路を含む、（１）に記載のＡＰＤセンサ。

（１４）
前記状態検知回路はさらに、前記第１信号から得られた２つの信号のＡＮＤ演算またはＮＡＮＤ演算を行うＡＮＤ回路またはＮＡＮＤ回路を含み、前記ＡＮＤ演算または前記ＮＡＮＤ演算の結果を示す信号を前記ラッチ回路に入力する、（１３）に記載のＡＰＤセンサ。

（１５）
前記論理演算回路は、前記複数の第２信号に基づいて前記複数の第３信号を生成する複数のトランジスタを含む、（１）に記載のＡＰＤセンサ。

（１６）
前記第２信号は、前記トランジスタの制御端子に入力され、前記第３信号は、前記トランジスタの主端子（例：ＭＯＳトランジスタのドレイン端子またはソース端子）から出力される、（１５）に記載のＡＰＤセンサ。

（１７）
前記第４信号は、前記複数の第２信号または前記複数の第３信号のＡＮＤ演算、ＯＲ演算、ＮＡＮＤ演算、またはＮＯＲ演算の結果を含む、（１）に記載のＡＰＤセンサ。

（１８）
前記論理演算回路は、ワイヤードＡＮＤ回路、ワイヤードＯＲ回路、ワイヤードＮＡＮＤ回路、またはワイヤードＮＯＲ回路を含む、（１）に記載のＡＰＤセンサ。

（１９）
前記論理演算回路は、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲート、およびＮＯＲゲートの少なくともいずれかを含む、（１）に記載のＡＰＤセンサ。

（２０）
光を被写体に照射する発光装置と、
前記被写体から反射した光を受光する受光装置と、
前記受光装置により受光された光に基づいて、前記被写体との距離を測定する測距装置とを備え、
前記受光装置は、
前記被写体から反射した前記光を受光するＡＰＤ（Avalanche Photodiode）を含む複数の画素と、
前記複数の画素から出力された複数の第１信号の状態を検知し、前記複数の第１信号の状態の検知結果を含む複数の第２信号を生成する複数の状態検知回路と、
前記複数の第２信号または前記複数の第２信号に応じて変化する複数の第３信号の論理演算を行い、前記論理演算の結果を含む第４信号を生成する論理演算回路と、
前記第４信号に基づいて、前記複数の第１信号に関する値をカウントするカウンタとを備え、
前記状態検知回路の各々は、前記第４信号を入力する入力端子を有し、前記入力端子に入力された前記第４信号に基づいて、前記状態検知回路の各々への前記第１信号の入力を無効にする、測距システム。

１：発光装置、２：受光装置、３：制御装置、
１１：光源駆動部、１２：光源、１３：コリメートレンズ、１４：回折光学素子、
２１：レンズユニット、２２：撮像部、２３：撮像信号処理部、３１：測距部、
４１：画素、４１ａ：ＡＰＤ、４１ｂ：電流源、４１ｃ：インバータ、
４１ｄ：バッファ、４２：画素アレイ領域、４３：制御回路、
４４：垂直選択回路、４５：画素アレイ外信号処理回路、４６：水平選択回路、
５１：受光基板、５２：ロジック基板、
５３：ロジックアレイ部、５４：信号処理部、５５：撮像制御部、
６１：状態検知回路、６１’：状態検知回路、６１ａ：ＤＦＦ回路、
６１ｂ：バッファ、６１ｃ：バッファ、６１ｄ：バッファ、
６１ｅ：ＮＯＴゲート、６１ｆ：ＡＮＤゲート、６１ｇ：Ｄラッチ回路、
６１ｈ：ＳＲラッチ回路、６１ｉ：ＮＡＮＤゲート、
６２：論理演算回路、６２’：論理演算回路、６２ａ：トランジスタ、
６２ｂ：ワイヤードＮＯＲ回路、６２ｃ：ＮＯＴゲート、６２ｄ：トランジスタ、
６２ｅ：ＮＯＲゲート、６２ｆ：ＮＯＲゲート、６２ｇ：ＮＡＮＤゲート、
６２ｈ：ＮＯＴゲート、６２ｉ：ＮＡＮＤゲート、６３：ＴＤＣ

Claims (20)

1. ＡＰＤ（Avalanche Photodiode）を含む複数の画素と、
   前記複数の画素から出力された複数の第１信号の状態を検知し、前記複数の第１信号の状態の検知結果を含む複数の第２信号を生成する複数の状態検知回路と、
   前記複数の第２信号または前記複数の第２信号に応じて変化する複数の第３信号の論理演算を行い、前記論理演算の結果を含む第４信号を生成する論理演算回路と、
   前記第４信号に基づいて、前記複数の第１信号に関する値をカウントするカウンタとを備え、
   前記状態検知回路の各々は、前記第４信号を入力する入力端子を有し、前記入力端子に入力された前記第４信号に基づいて、前記状態検知回路の各々への前記第１信号の入力を無効にする、ＡＰＤセンサ。
2. 前記複数の画素を有する画素アレイ領域を含む第１基板と、
   前記第１基板と貼り合わされており、前記状態検知回路、前記論理演算回路、および前記カウンタを含む第２基板と、
   をさらに備える、請求項１に記載のＡＰＤセンサ。
3. 前記状態検知回路と、前記論理演算回路の少なくとも一部は、前記画素アレイ領域と対向する位置に配置されており、前記カウンタは、前記画素アレイ領域と対向しない位置または前記画素アレイ領域内に配置されている、請求項２に記載のＡＰＤセンサ。
4. 前記状態検知回路は、前記画素アレイ領域と対向する位置に配置されており、前記論理演算回路の少なくとも一部と、前記カウンタは、前記画素アレイ領域と対向しない位置に配置されている、請求項２に記載のＡＰＤセンサ。
5. 前記ＡＰＤは、ＳＰＡＤ（Single Photon Avalanche Diode）である、請求項１に記載のＡＰＤセンサ。
6. 前記ＡＰＤのカソードは、前記状態検知回路に電気的に接続されている、請求項１に記載のＡＰＤセンサ。
7. 前記ＡＰＤのアノードは、前記状態検知回路に電気的に接続されている、請求項１に記載のＡＰＤセンサ。
8. 前記入力端子は、前記状態検知回路をリセットするリセット端子である、請求項１に記載のＡＰＤセンサ。
9. 前記状態検知回路は、前記第１信号のエッジを検知する、請求項１に記載のＡＰＤセンサ。
10. 前記状態検知回路は、フリップフロップ回路を含む、請求項１に記載のＡＰＤセンサ。
11. 前記第１信号は、前記フリップフロップ回路のクロック端子に入力される、請求項１０に記載のＡＰＤセンサ。
12. 前記状態検知回路は、前記第１信号のレベルを検知する、請求項１に記載のＡＰＤセンサ。
13. 前記状態検知回路は、ラッチ回路を含む、請求項１に記載のＡＰＤセンサ。
14. 前記状態検知回路はさらに、前記第１信号から得られた２つの信号のＡＮＤ演算またはＮＡＮＤ演算を行うＡＮＤ回路またはＮＡＮＤ回路を含み、前記ＡＮＤ演算または前記ＮＡＮＤ演算の結果を示す信号を前記ラッチ回路に入力する、請求項１３に記載のＡＰＤセンサ。
15. 前記論理演算回路は、前記複数の第２信号に基づいて前記複数の第３信号を生成する複数のトランジスタを含む、請求項１に記載のＡＰＤセンサ。
16. 前記第２信号は、前記トランジスタの制御端子に入力され、前記第３信号は、前記トランジスタの主端子から出力される、請求項１５に記載のＡＰＤセンサ。
17. 前記第４信号は、前記複数の第２信号または前記複数の第３信号のＡＮＤ演算、ＯＲ演算、ＮＡＮＤ演算、またはＮＯＲ演算の結果を含む、請求項１に記載のＡＰＤセンサ。
18. 前記論理演算回路は、ワイヤードＡＮＤ回路、ワイヤードＯＲ回路、ワイヤードＮＡＮＤ回路、またはワイヤードＮＯＲ回路を含む、請求項１に記載のＡＰＤセンサ。
19. 前記論理演算回路は、ＡＮＤゲート、ＯＲゲート、ＮＡＮＤゲート、およびＮＯＲゲートの少なくともいずれかを含む、請求項１に記載のＡＰＤセンサ。
20. 光を被写体に照射する発光装置と、
    前記被写体から反射した光を受光する受光装置と、
    前記受光装置により受光された光に基づいて、前記被写体との距離を測定する測距装置とを備え、
    前記受光装置は、
    前記被写体から反射した前記光を受光するＡＰＤ（Avalanche Photodiode）を含む複数の画素と、
    前記複数の画素から出力された複数の第１信号の状態を検知し、前記複数の第１信号の状態の検知結果を含む複数の第２信号を生成する複数の状態検知回路と、
    前記複数の第２信号または前記複数の第２信号に応じて変化する複数の第３信号の論理演算を行い、前記論理演算の結果を含む第４信号を生成する論理演算回路と、
    前記第４信号に基づいて、前記複数の第１信号に関する値をカウントするカウンタとを備え、
    前記状態検知回路の各々は、前記第４信号を入力する入力端子を有し、前記入力端子に入力された前記第４信号に基づいて、前記状態検知回路の各々への前記第１信号の入力を無効にする、測距システム。

Images