JP2022063923A - 演算処理装置、方法及びプログラム - Google Patents

演算処理装置、方法及びプログラム Download PDF

Info

Publication number
JP2022063923A
JP2022063923A JP2020172329A JP2020172329A JP2022063923A JP 2022063923 A JP2022063923 A JP 2022063923A JP 2020172329 A JP2020172329 A JP 2020172329A JP 2020172329 A JP2020172329 A JP 2020172329A JP 2022063923 A JP2022063923 A JP 2022063923A
Authority
JP
Japan
Prior art keywords
data
dummy data
input
digital filter
arithmetic processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020172329A
Other languages
English (en)
Inventor
雅士 大西
Masashi Onishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020172329A priority Critical patent/JP2022063923A/ja
Priority to US17/494,944 priority patent/US20220116025A1/en
Publication of JP2022063923A publication Critical patent/JP2022063923A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Power Sources (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】ディジタルフィルタを多数使用するデバイスにおいて急激な電流の増減を抑制できる演算処理装置、方法及びプログラムを提供することを目的とする。【解決手段】本開示にかかる演算処理装置１は、ディジタルフィルタ２を備える。また、ディジタルフィルタ２への入力データがない場合に、ダミーデータをディジタルフィルタ２に入力させるダミーデータ入力部３を備える。さらに、ディジタルフィルタ２からの出力データに対して、ダミーデータに起因する出力成分をキャンセルする演算処理を行うキャンセル処理部４を備えるものである。【選択図】図１

Description

本開示は演算処理装置、方法及びプログラムに関する。
携帯電話等の通信において、ディジタル信号を時間的に分割し、多重化する時分割多重（ＴＤＭ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）方式が用いられることがある。ＴＤＭ方式の場合、例えば下り通信において、上り通信におけるフィルタへの入力が停止する瞬間に、電源ラインに瞬間的に高電圧の電流が流れることがある。
近年、携帯電話などのモバイル機器に用いられるようになったＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などの半導体チップは回路規模が大きく、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルタなどのディジタルフィルタを大量に使用する。この場合、フィルタ回路の使用及び未使用の切り替え時に消費電力が急激に増減するなどの問題が生じる。この問題を解決するために、消費電力が大きいフィルタ内部の演算器を未使用時も動作させ、消費電力の平滑化を行う必要がある。特許文献１には、データの入力が一定時間ない場合、ダミーデータテーブルよりダミーデータを出力するダミーデータ生成回路に関する技術が開示されている。
特開２００８－０７２１６４号公報
しかしながら、フィルタ回路がハードウェアとして組み込まれたハードマクロなどのような場合には、内部回路を目的に応じて変更できない。例えば、演算器は動作させてもその出力のみを切断し、フィルタ出力への影響をなくすなどの対策を実施できない場合が多い。また、特許文献１のように外部からダミーデータを入力する場合、出力への影響をキャンセルするための演算回路を別途設ける必要がある。このとき、別途設けた演算回路の消費電流も考慮した設計が必要となる。また、この演算回路の消費電力に応じたダミー回路を設けることによって消費電流の平滑化を図ることも可能だが、ダミー回路の規模が大きい場合には困難である。そのため、ディジタルフィルタを多数使用するデバイスにおいて別途の演算回路等を用いずに急激な電流の増減を抑制することが困難である。
本開示は、このような問題点を解決するための演算処理装置、方法及びプログラムを提供することを目的とする。
本開示にかかる演算処理装置は、ディジタルフィルタと、前記ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させるダミーデータ入力部と、前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行うキャンセル処理部を備えたものである。
本開示にかかる演算処理方法は、ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させるステップと、前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行うステップを備えたものである。
本開示にかかるプログラムは、ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させる処理と、前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行う処理を演算処理装置に実行させるものである。
本開示により、ディジタルフィルタを多数使用するデバイスにおいて急激な電流の増減を抑制できる演算処理装置、方法及びプログラムを提供することができる。
本開示における実施形態１にかかる演算処理装置の構成図である。 本開示における実施形態２にかかる演算処理装置の構成図である。 本開示における実施形態２にかかる演算処理装置の動作を示す図である。 本開示における実施形態２にかかる演算処理装置の動作を示す図である。 本開示における実施形態２にかかる演算処理装置の動作を示す図である。 本開示における実施形態２にかかる演算処理装置の動作を示す図である。 本開示における実施形態２にかかる制御回路の構成図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクション又は実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部又は全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む。）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似又は類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む。）についても同様である。
＜実施形態１＞
本実施形態における演算処理装置１の構成を、図１を用いて説明する。図１は、本実施形態における演算処理装置１の構成図である。
本実施形態における演算処理装置１は、ディジタルフィルタ２、ダミーデータ入力部３及びキャンセル処理部４を備える。ディジタルフィルタ２は、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルタやＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：無限インパルス応答）フィルタ等様々なディジタルフィルタを用いることができる。
ダミーデータ入力部３は、ディジタルフィルタ２への入力データがない場合に、ダミーデータをディジタルフィルタ２に入力させる。
キャンセル処理部４は、ディジタルフィルタ２からの出力データに対して、ダミーデータ入力部３によって入力されたダミーデータに起因する出力成分をキャンセルする演算処理を行う。
本実施形態における演算処理装置１によれば、ディジタルフィルタを多数使用するデバイスにおいて急激な電流の増減を抑制できる。
＜実施形態２＞
本実施形態における演算処理装置１の構成を、図２を用いて説明する。図２は、本実施形態における演算処理装置１の構成図である。
図２において、本実施形態における演算処理装置１の構成例を示す。本実施形態において、演算処理装置１はＦＩＲフィルタ１０を備える。
ＦＩＲフィルタ１０に入力されるデータがない場合に、ダミーデータテーブル１１に格納されたダミーデータｄｍをＦＩＲフィルタ１０に入力する。また、入力データＸｎとダミーデータテーブル１１から入力するダミーデータｄｍのいずれかを選択する入力／ダミーデータ切替回路１２をＦＩＲフィルタ１０の入力部に備える。
キャンセルデータテーブル１３は、ダミーデータに起因するＦＩＲフィルタ１０からの出力成分をキャンセルする演算処理に用いるキャンセルデータを格納する。また、データ“０”とキャンセルデータテーブル１３から入力するキャンセルデータのいずれかを選択するキャンセルデータ切替回路１４を備える。
キャンセルデータ切替回路１４から出力されたデータとＦＩＲフィルタ１０から出力されたデータを加算するキャンセル用加算器１５を、ＦＩＲフィルタ１０の出力部に備える。さらに、キャセンル用加算器１５から入力するデータと“０”のいずれかを選択する出力データ切替回路１６を備える。
なお、本実施形態においてディジタルフィルタはＦＩＲフィルタ１０を用いるものとして説明するが、これに限らずＩＩＲフィルタ等様々なディジタルフィルタを用いることができる。
ここで、本実施形態におけるＦＩＲフィルタ１０の構成例を示す。図２に示すとおり、本実施形態において、ＦＩＲフィルタ１０のタップ数は５である。なお、ＦＩＲフィルタ１０のタップ数は５に限らない。また、ＦＩＲフィルタ１０は、遅延素子Ｒ０～Ｒ４と、乗算器Ａ０～Ａ４と、フィルタ内加算器１７とを備える。乗算器Ａ０～Ａ４は、それぞれ遅延素子Ｒ０～Ｒ４に接続する。遅延素子Ｒ０～Ｒ４は、例えばＤ型フリップフロップなどの論理回路が用いられる。
入力／ダミーデータ切替回路１２から出力されたデータＸn～Ｘn-4は遅延素子Ｒ０～Ｒ４に格納される。入力されたデータは、遅延素子Ｒ４、Ｒ３、Ｒ２、Ｒ１、Ｒ０の順に１単位時間ずつ遅延された後、乗算器Ａ０、Ａ１、Ａ２、Ａ３、Ａ４のそれぞれに入力される。
乗算器Ａ０は、遅延素子Ｒ４に格納されたデータＸnにタップ係数ａ０を乗算し、係数乗算後のデータをフィルタ内加算器１７に出力する。乗算器Ａ１は、１単位時間だけ遅延されたデータＸn-1にタップ係数ａ１を乗算し、係数乗算後のデータをフィルタ内加算器１７に出力する。乗算器Ａ２は、２単位時間だけ遅延されたデータＸn-2にタップ係数ａ２を乗算し、係数乗算後のデータをフィルタ内加算器１７に出力する。乗算器Ａ３は、３単位時間だけ遅延されたデータＸn-３にタップ係数ａ３を乗算し、係数乗算後のデータをフィルタ内加算器１７に出力する。乗算器Ａ４は、４単位時間だけ遅延されたデータＸn-４にタップ係数ａ４を乗算し、係数乗算後のデータをフィルタ内加算器１７に出力する。
加算器１７は、乗算器Ａ０～Ａ４それぞれから出力された係数乗算後のデータをすべて加算することにより、ＦＩＲフィルタ１０からの出力データを得る。
図２に示すとおり、ＦＩＲフィルタ１０の入力部に、入力／ダミーデータ切替回路１２を設ける。ＦＩＲフィルタ１０への入力データＸｎがない場合に、ダミーデータテーブル１１からダミーデータｄｍを入力する。
図２に示すとおり、ＦＩＲフィルタ１０の出力部には、ＦＩＲフィルタ１０内部の演算に用いることにより生じたダミーデータに起因する出力成分をキャンセルするキャンセル用加算器１５を設ける。キャンセルデータテーブル１３は、ダミーデータに起因する出力成分をキャンセルするためのデータを備える。キャンセルデータ切替回路１４は、ダミーデータに起因する出力成分をキャンセルする必要がある場合に、ダミーデータテーブル１１からのデータを選択し、キャセンル用加算器１５に出力する。このとき、キャセンル用加算器１５は、キャンセルデータ切替回路１４から入力したデータを用いてＦＩＲフィルタ１０からの出力を減算する。
出力データ切替回路１６は、ＦＩＲフィルタ１０のすべての遅延素子にダミーデータｄｍが格納された場合に、出力データとして０を選択する。
ここで、ＦＩＲフィルタ１０にダミーデータｄｍを入力するか否かを判定するＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重）信号生成部２０の構成について、図７を用いて説明する。図７は本実施形態におけるＯＦＤＭ信号生成部２０の構成を示す図である。
入力／ダミーデータ切替回路１２は、入力データＸｎが０になるタイミングを明確に判断できる場合は、そのタイミングに応じてダミーデータｄｍを選択し出力する。しかし、入力／ダミーデータ切替回路１２は、入力データＸｎが０になるタイミングを判断できない場合は、ＯＦＤＭ信号生成部２０の電力算出部２１が入力信号の電力を算出する。
図７に示すように、ＯＦＤＭ信号生成部２０は、電力算出部２１、ＩＦＦＴ（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ：逆高速フーリエ変換）部２２、バッファ部及び閾値比較部２４を備える。ＯＦＤＭ信号生成部２０は、ＦＩＲフィルタ１０の入力側に設けられる。
図７に示すように、ＯＦＤＭ信号生成部２０は、ＩＦＦＴ部２２の入力側にバッファ部２３を備え、入力信号を伝達させる。一定数の信号サンプル（たとえば１ＯＦＤＭシンボル分）について、ＩＦＦＴ部２２において逆フーリエ変換処理を行う。このとき、バッファ部２３を経由する入力信号の信号電力を、電力算出部２１が算出する。電力算出部２１が算出した入力信号の信号電力に閾値を設け、閾値比較部２４が、信号電力が閾値以下であるか否かを判定する。閾値比較部２４が、電力が閾値以下であると判定した場合に、入力／ダミーデータ切替回路１２はダミーデータｄｍを選択し出力する。
＜本実施形態における演算処理装置の動作の説明＞
ＦＩＲフィルタ１０の遅延素子Ｒ０～Ｒ４のデータの状態に応じて、本実施形態における演算処理装置１の動作を、図３～６を用いて時系列に説明する。
図２において、入力データＸｎが１サンプルずつ入力されていた。このとき、入力／ダミーデータ切替回路１２はデータＸｎを選択し、出力する。また、キャンセルデータ切替回路１４は、０を選択し出力している。
ここで、ＮタップのＦＩＲフィルタ１０の出力ｙ（ｎ）は以下の式（１）のとおりである。なお、本実施形態においてはＮ＝５である。ａｋはタップ係数、ｘｎ－ｋは入力データを表す。
Figure 2022063923000002
図３は、入力データが０になった場合を示す。このとき、入力データがないため、入力／ダミーデータ切替回路１２はダミーデータｄ０を選択し、出力する。このとき、ＦＩＲフィルタ１０の遅延素子Ｒ４にはダミーデータｄ０を格納する。このとき、キャンセルデータ切替回路１４により、キャンセルデータテーブル１３よりキャンセルデータｄ０×ａ０をキャセンル用加算器１５に出力し、ＦＩＲフィルタ１０からの出力から減算を行いダミーデータに起因する出力成分をキャンセルする。
キャンセルデータテーブル１３に格納されたキャンセル用のデータｔａｂｌｅ（ｎ）は、以下の式（２）のとおりである。なお、ｎ＝０～（Ｎ×２－１）である。ｄｎ―ｋはダミーとして使用するデータである。ただし、ｄｎ―ｋは、（ｎ－ｋ）＜Ｎの場合は０でなく、それ以外の場合は０である。
Figure 2022063923000003
次に、ＦＩＲフィルタ１０のすべての遅延素子Ｒ０～Ｒ４にダミーデータｄ０～ｄ４が格納されている状態を図４に示す。５タップ分のタミーデータｄ０～ｄ４が遅延素子Ｒ０～Ｒ４に格納された時点でＦＩＲフィルタの出力は０となることが好ましい。そのため、出力データ切替回路１６は０を選択し、出力する。
このとき、入力データが０の間、ダミーデータテーブル１１の値を繰り返し入力する。つまり、式（２）において、ｎ＝（ｎ＋１）ｍｏｄ（Ｎ－１）となるまで繰り返す。
このとき、ダミーデータテーブル１１内のダミーデータを順次単位時間ごとにＦＩＲフィルタ１０に入力することにより、ＦＩＲフィルタ１０のフィルタ内加算器１７が動作し、電流をそのまま消費し続けることができる。
さらに、入力が０の状態から、入力データＸｎが再び入力され始めた時の状態を図５に示す。入力／ダミーデータ切替回路１２は入力データＸｎを選択し、ＦＩＲフィルタ１０に出力する。また、キャンセルデータ切替回路１４はキャンセルデータテーブル１３のキャンセルデータを選択し、キャンセル用加算器１５に出力する。キャンセルデータ切替回路１４から出力されたキャンセルデータを用いて、キャンセル用加算器１５がＦＩＲフィルタ１０からの出力を減算することにより、ＦＩＲフィルタ１０に残存しているダミーデータに起因する出力成分をキャンセルする。このとき、出力データ切替回路１６は、キャンセル用加算器１５からの出力を選択し、出力する。
最後に、ＦＩＲフィルタ１０の内部の遅延素子Ｒ０～Ｒ４からすべてダミーデータがなくなり、入力データＸｎ＋１～Ｘｎ＋５が入ったときの状態を、図６に示す。このとき、ダミーデータに起因する出力成分をキャンセルする必要がない。そのため、キャンセルデータ切替回路１４は０を選択し出力する。すなわち、式（１）においてｎ＝Ｎ－１となった時点でキャンセルデータ切替回路１４は０を選択し、出力する。
本実施形態における演算処理装置１によれば、ＦＩＲフィルタ１０への入力がない時間を抑制できるため、演算回路や遅延素子Ｒ０～Ｒ４が切替え動作を継続し、消費電力が通常動作時と同等となる。そのため、ＦＩＲフィルタ１０における消費電力が平滑化される。
ダミーデータテーブル１１及びキャンセルデータテーブル１３からのデータを選択し出力するための、入力／ダミーデータ切替回路１２及びキャンセルデータ切替回路１４の電流は、ＦＩＲフィルタ１０本体の消費電流に比べて小さい。したがって、ダミーデータを入力する回路と、ダミーデータに起因する出力成分をキャンセルする回路を備えることにより、回路の消費電力を平滑化することができる。
上述のように、ディジタルフィルタへの入力がない間ダミーデータを入力する回路と、ダミーデータを入力することによるディジタルフィルタ出力への影響をキャンセルする回路を備えることにより、演算処理装置１の消費電力を平滑化することができる。
＜その他の実施形態＞
上述の実施形態では、本開示をハ－ドウェアの構成として説明したが、本開示は、これに限定されるものではない。本開示における演算処理装置１は、例えば、演算処理方法としての実施形態を備える。すなわち演算処理方法は、ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させるステップと、前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行うステップを備える。
さらに、本開示は演算処理装置１における処理を、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）にコンピュ－タプログラムを実行させることにより実現することも可能である。
上述の例において、プログラムは、様々なタイプの非一時的なコンピュ－タ可読媒体（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュ－タに供給することができる。非一時的なコンピュ－タ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュ－タ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テ－プ、ハ－ドディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュ－タ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュ－タに供給されてもよい。一時的なコンピュ－タ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュ－タ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュ－タに供給できる。
上述したプログラムは、ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させる処理と、前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行う処理を情報処理装置１に実行させる演算処理プログラムである。
以上、図面を参照して、本開示の実施の形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、本開示の要旨を逸脱しない範囲内において様々な設計変更等が可能である。
１ 演算処理装置
２ ディジタルフィルタ
３ ダミーデータ入力部
４ キャンセル処理部
１０ ＦＩＲフィルタ
１１ ダミーデータテーブル
１２ 入力／ダミーデータ切替回路
１３ キャンセルデータテーブル
１４ キャンセルデータ切替回路
１５ キャンセル用加算器
１６ 出力データ切替回路
１７ フィルタ内加算器
２０ ＯＦＤＭ信号生成部
２１ 電力算出部
２２ ＩＦＦＴ部
２３ バッファ部
２４ 閾値比較部

Claims (8)

  1. ディジタルフィルタと、
    前記ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させるダミーデータ入力部と、
    前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行うキャンセル処理部と、
    を備えた演算処理装置。
  2. 前記ダミーデータ入力部は、前記入力データを伝達するバッファを備え、前記バッファを経由する入力信号の信号電力を算出し、前記信号電力が閾値以下の場合に前記ダミーデータを前記ディジタルフィルタに入力する、
    請求項１に記載の演算処理装置。
  3. 前記ダミーデータ入力部は、前記ダミーデータを格納するダミーデータテーブルを備える、
    請求項１又は２に記載の演算処理装置。
  4. 前記キャンセル処理部は、前記ダミーデータに起因する出力成分をキャンセルする演算処理に用いるキャンセルデータを格納するキャンセルデータテーブルを備える、
    請求項１～３のいずれか１項に記載の演算処理装置。
  5. 前記ディジタルフィルタは、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタである、
    請求項１～４のいずれか１項に記載の演算処理装置。
  6. 前記ＦＩＲフィルタが備える遅延素子のすべてにダミーデータが格納されている場合には、出力データとして０を出力する、
    請求項５に記載の演算処理装置。
  7. ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させるステップと、
    前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行うステップと、
    を備えた演算処理方法。
  8. ディジタルフィルタへの入力データがない場合にダミーデータを前記ディジタルフィルタに入力させる処理と、
    前記ディジタルフィルタからの出力データに対して、前記ダミーデータに起因する出力成分をキャンセルする演算処理を行う処理と、
    を演算処理装置に実行させるプログラム。
JP2020172329A 2020-10-13 2020-10-13 演算処理装置、方法及びプログラム Pending JP2022063923A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020172329A JP2022063923A (ja) 2020-10-13 2020-10-13 演算処理装置、方法及びプログラム
US17/494,944 US20220116025A1 (en) 2020-10-13 2021-10-06 Arithmetic processing apparatus, method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020172329A JP2022063923A (ja) 2020-10-13 2020-10-13 演算処理装置、方法及びプログラム

Publications (1)

Publication Number Publication Date
JP2022063923A true JP2022063923A (ja) 2022-04-25

Family

ID=81077967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020172329A Pending JP2022063923A (ja) 2020-10-13 2020-10-13 演算処理装置、方法及びプログラム

Country Status (2)

Country Link
US (1) US20220116025A1 (ja)
JP (1) JP2022063923A (ja)

Also Published As

Publication number Publication date
US20220116025A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
Guo et al. Two high-performance adaptive filter implementation schemes using distributed arithmetic
US10367477B2 (en) Sparse cascaded-integrator-comb filters
Xiao A new efficient narrowband active noise control system and its performance analysis
Bahoura et al. FPGA-implementation of parallel and sequential architectures for adaptive noise cancelation
JP5561195B2 (ja) ノイズ除去装置およびノイズ除去方法
WO2017016507A1 (en) Reducing crest factors
EP3324543A1 (en) Adaptive filter and method of operating an adaptive filter
Mahdavi et al. A low latency and area efficient FFT processor for massive MIMO systems
JP6256348B2 (ja) 高速フーリエ変換回路、高速フーリエ変換処理方法及び高速フーリエ変換処理プログラム
CN108075747B (zh) 具有可管理资源共享的自适应滤波器
JP2006221648A (ja) メモリサイズを減少させうる高速フーリエ変換プロセッサ及び高速フーリエ変換方法
Yang et al. A computationally efficient delayless frequency-domain adaptive filter algorithm
JP2022063923A (ja) 演算処理装置、方法及びプログラム
Liao et al. Adaptive channel equalization of room acoustics exploiting sparseness constraint
KR102063557B1 (ko) 시간할당 알고리즘 기반의 인터폴레이션 필터
KR100520224B1 (ko) 반도체 메모리 장치에서의 ｉｓｉ 제거장치 및 그에 따른ｉｓｉ 제거방법
Zhou et al. A new rapid frequency-domain adaptation of causal FIR filters
Garg et al. Reducing power dissipation in FIR filter: An analysis
US8817901B2 (en) Channel estimate interpolation circuit and method
Dembrani et al. Comparative analysis of various adaptive filter structures using Simulink
Dinh et al. A Novel Fixed-Point Conversion Methodology For Digital Signal Processing Systems
JP6203045B2 (ja) 補聴器及びフィードバックキャンセラ
CN116940980A (zh) 声学噪声消除的复杂度降低的实现
JP2008305051A (ja) トレース回路及びトレース回路を含む半導体集積回路
Chewae et al. A high-throughput and small ADALINE based adaptive noise canceller for 50-hz noise in surface Electromyography on an FPGA

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240625