JP2022061347A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
JP2022061347A
JP2022061347A JP2020169303A JP2020169303A JP2022061347A JP 2022061347 A JP2022061347 A JP 2022061347A JP 2020169303 A JP2020169303 A JP 2020169303A JP 2020169303 A JP2020169303 A JP 2020169303A JP 2022061347 A JP2022061347 A JP 2022061347A
Authority
JP
Japan
Prior art keywords
circuit
voltage
semiconductor integrated
integrated circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020169303A
Other languages
Japanese (ja)
Inventor
聡 前島
Satoshi Maejima
匠 藤巻
Takumi Fujimaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020169303A priority Critical patent/JP2022061347A/en
Priority to CN202111159057.2A priority patent/CN114384964A/en
Priority to US17/491,883 priority patent/US11705807B2/en
Publication of JP2022061347A publication Critical patent/JP2022061347A/en
Priority to US18/312,807 priority patent/US20230275507A1/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

To provide a semiconductor integrated circuit device suppressing current consumption when abnormality is detected.SOLUTION: A semiconductor integrated circuit device 700 having a terminal VCC composed so as to apply power supply voltage in a power factor improvement circuit 7 has: an abnormality detection circuit (a comparator 702, an overheat protection circuit 705, a comparator 708, and a comparator 709) detecting abnormality; an output stop circuit (an AND gate 721) composed so as to stop an output of the semiconductor integrated circuit device when the abnormality detection circuit detects abnormality; and a suppression circuit 727 composed so as to suppress power consumption of the semiconductor integrated circuit device when the abnormality detection circuit detects abnormality.SELECTED DRAWING: Figure 2

Description

本明細書中に開示されている発明は、半導体集積回路装置に関する。 The invention disclosed herein relates to a semiconductor integrated circuit apparatus.

力率改善回路は、ＡＣ／ＤＣ（交流／直流）変換する電源装置の交流入力電圧と交流入力電流をモニタし、それらの位相を略一致させて力率を１（すなわち１００％）に近い状態に近づける（例えば特許文献１参照）。 The power factor improvement circuit monitors the AC input voltage and AC input current of the power supply device that converts AC / DC (alternating current / direct current), and the phases of them are substantially matched so that the power factor is close to 1 (that is, 100%). (See, for example, Patent Document 1).

通常、力率改善回路の制御回路は、集積化されパッケージ化された半導体集積回路装置である。 Usually, the control circuit of the power factor improving circuit is an integrated and packaged semiconductor integrated circuit device.

図６は、従来の半導体集積回路装置を含む力率改善回路の概略構成例を示す図である。図６に示す力率改善回路は、従来の半導体集積回路装置１０１と、出力回路１０２と、抵抗１０３と、キャパシタ１０４と、インダクタ１０５及び１０６と、ダイオード１０７と、を備える。 FIG. 6 is a diagram showing a schematic configuration example of a power factor improving circuit including a conventional semiconductor integrated circuit device. The power factor improving circuit shown in FIG. 6 includes a conventional semiconductor integrated circuit device 101, an output circuit 102, a resistor 103, a capacitor 104, inductors 105 and 106, and a diode 107.

従来の半導体集積回路装置１０１は、出力回路１０２内のスイッチングトランジスタを制御する。出力回路１０２は、全波整流された電圧ＶＨをレギュレートされた出力電圧ＶＤＣに変換して負荷１０８に供給する。 The conventional semiconductor integrated circuit device 101 controls the switching transistor in the output circuit 102. The output circuit 102 converts the full-wave rectified voltage V H into a regulated output voltage V DC and supplies it to the load 108.

インダクタ１０５は電源ラインＬＮ１に設けられ、インダクタ１０６はインダクタ１０５と磁気結合する。 The inductor 105 is provided in the power supply line LN1, and the inductor 106 is magnetically coupled to the inductor 105.

従来の半導体集積回路装置１０１の端子ＶＣＣと電源ラインＬＮ１との間に抵抗１０３が設けられる。従来の半導体集積回路装置１０１の端子ＶＣＣとグラウンド電位との間にキャパシタ１０４が設けられる。従来の半導体集積回路装置１０１の端子ＶＣＣとインダクタ１０６との間にダイオード１０７が設けられる。 A resistor 103 is provided between the terminal VCS of the conventional semiconductor integrated circuit device 101 and the power supply line LN1. A capacitor 104 is provided between the terminal VCS of the conventional semiconductor integrated circuit device 101 and the ground potential. A diode 107 is provided between the terminal VCS of the conventional semiconductor integrated circuit device 101 and the inductor 106.

従来の半導体集積回路装置１０１の端子ＶＣＣには、抵抗１０３を流れる電流が常に供給され、出力回路１０２内のスイッチングトランジスタがスイッチング動作を行っているときのみダイオード１０７を流れる電流が供給される。端子ＶＣＣに印加される電圧は、従来の半導体集積回路装置１０１において電源電圧ＶＣＣとして利用される。 The current flowing through the resistor 103 is always supplied to the terminal VCS of the conventional semiconductor integrated circuit device 101, and the current flowing through the diode 107 is supplied only when the switching transistor in the output circuit 102 is performing the switching operation. The voltage applied to the terminal VCS is used as the power supply voltage VCS in the conventional semiconductor integrated circuit apparatus 101.

従来の半導体集積回路装置１０１は、コンパレータ１０１Ａを備える。コンパレータ１０１Ａは、ヒステリシスコンパレータであり、電源電圧ＶＣＣを閾値電圧と比較し、比較結果を示す低電圧ロックアウト信号ＵＶＬＯを出力する。電源電圧ＶＣＣが閾値電圧以上であれば低電圧ロックアウト信号ＵＶＬＯはローレベル（正常状態を示すレベル）になり、電源電圧ＶＣＣが閾値電圧未満であれば低電圧ロックアウト信号ＵＶＬＯはハイレベル（異常状態を示すレベル）になる。コンパレータ１０１Ａで用いられる閾値電圧は、低電圧ロックアウト信号ＵＶＬＯのレベルに応じて、第１閾値電圧ＶＴＨ１と第２閾値電圧ＶＴＨ２とを遷移する。 The conventional semiconductor integrated circuit device 101 includes a comparator 101A. The comparator 101A is a hysteresis comparator, compares the power supply voltage VCC with the threshold voltage, and outputs a low voltage lockout signal UVLO indicating the comparison result. If the power supply voltage VCC is above the threshold voltage, the low voltage lockout signal UVLO is at a low level (level indicating a normal state), and if the power supply voltage VCC is below the threshold voltage, the low voltage lockout signal UVLO is at a high level. (Level indicating abnormal condition). The threshold voltage used in the comparator 101A transitions between the first threshold voltage VTH1 and the second threshold voltage VTH2 according to the level of the low voltage lockout signal UVLO.

従来の半導体集積回路装置１０１は、電源電圧ＶＣＣの低電圧、出力電圧ＶＤＣの過電圧、過熱等の何らかの異常を検知した場合、出力回路１０２内のスイッチングトランジスタのスイッチング動作を停止させる。一方、従来の半導体集積回路装置１０１は、電源電圧ＶＣＣの低電圧、出力電圧ＶＤＣの過電圧、過熱等の何らかの異常を検知しない場合、出力回路１０２内のスイッチングトランジスタをスイッチング動作させる。 When the conventional semiconductor integrated circuit device 101 detects some abnormality such as a low voltage of the power supply voltage VCC , an overvoltage of the output voltage VDC , or an overheating, the switching operation of the switching transistor in the output circuit 102 is stopped. On the other hand, the conventional semiconductor integrated circuit device 101 switches the switching transistor in the output circuit 102 when it does not detect any abnormality such as a low voltage of the power supply voltage VCC , an overvoltage of the output voltage VDC , or overheating.

また、従来の半導体集積回路装置１０１は、低電圧ロックアウト信号ＵＶＬＯがハイレベル（異常状態を示すレベル）である期間、いわゆるスタンバイ状態となって消費電力が低減する。 Further, the conventional semiconductor integrated circuit device 101 is in a so-called standby state during a period in which the low voltage lockout signal UVLO is at a high level (a level indicating an abnormal state), and power consumption is reduced.

特開２０１２－１８２９６８号公報Japanese Unexamined Patent Publication No. 2012-182968

図７は、従来の半導体集積回路装置１０１の電源電圧ＶＣＣの波形を示すタイムチャートである。第１のタイミングｔ１で、何らかの異常が検出されてスイッチングトランジスタのスイッチング動作が停止する。 FIG. 7 is a time chart showing the waveform of the power supply voltage VCC of the conventional semiconductor integrated circuit device 101. At the first timing t1, some abnormality is detected and the switching operation of the switching transistor is stopped.

スイッチングトランジスタのスイッチング動作が停止すると、ダイオード１０７に電流が流れなくなる。そして、従来の半導体集積回路装置１０１の消費電流が抵抗１０３を流れる電流より大きくなって、電源電圧ＶＣＣが徐々に低下する。 When the switching operation of the switching transistor is stopped, no current flows through the diode 107. Then, the current consumption of the conventional semiconductor integrated circuit device 101 becomes larger than the current flowing through the resistor 103, and the power supply voltage VCC gradually decreases.

電源電圧ＶＣＣが第１閾値電圧ＶＴＨ１まで低下すると、低電圧ロックアウトによって従来の半導体集積回路装置１０１はスタンバイ状態となり、従来の半導体集積回路装置１０１の消費電流が抵抗１０３を流れる電流より小さくなって、電源電圧ＶＣＣが徐々に増加なる。 When the power supply voltage VCC drops to the first threshold voltage VTH1 , the conventional semiconductor integrated circuit device 101 is put into a standby state due to the low voltage lockout, and the current consumption of the conventional semiconductor integrated circuit device 101 is smaller than the current flowing through the resistor 103. Then, the power supply voltage VCC gradually increases.

電源電圧ＶＣＣが第２閾値電圧ＶＴＨ２まで増加すると、低電圧ロックアウトが解除され、従来の半導体集積回路装置１０１はスタンバイ状態でなくなる。このとき、何らかの異常の検出が継続していれば、再度電源電圧ＶＣＣが徐々に低下する。 When the power supply voltage VCC increases to the second threshold voltage VTH2 , the low voltage lockout is released and the conventional semiconductor integrated circuit device 101 is no longer in the standby state. At this time, if the detection of some abnormality continues, the power supply voltage VCC gradually decreases again.

何らかの異常の検出が継続している限り、電源電圧ＶＣＣは上述した低下と増加を繰り返す。 As long as the detection of any abnormality continues, the power supply voltage VCC repeats the above-mentioned decrease and increase.

ここで、第２のタイミングｔ２で電源電圧ＶＣＣの低電圧以外の異常が解消されたものとする。電源電圧ＶＣＣの低電圧以外の異常が解消されても、第２のタイミングｔ２で低電圧ロックアウト中であるため、スイッチングトランジスタのスイッチング動作は直ぐには復帰しない。電源電圧ＶＣＣが第２閾値電圧ＶＴＨ２まで増加する第３のタイミングｔ３で、ようやく低電圧ロックアウトが解除され、スイッチングトランジスタのスイッチング動作が復帰して電源電圧ＶＣＣがさらに増加する。 Here, it is assumed that the abnormality other than the low voltage of the power supply voltage VCC is resolved at the second timing t2. Even if the abnormality other than the low voltage of the power supply voltage VCC is resolved, the switching operation of the switching transistor is not immediately restored because the low voltage lockout is in progress at the second timing t2. At the third timing t3 when the power supply voltage VCC increases to the second threshold voltage VTH2 , the low voltage lockout is finally released, the switching operation of the switching transistor is restored, and the power supply voltage VCC further increases.

なお、第２のタイミングｔ２で、負荷１０８が重負荷になると、スイッチング動作停止中であるため負荷変動に応答できずに電源電圧ＶＣＣが低下することになる。 When the load 108 becomes a heavy load at the second timing t2, the switching operation is stopped, so that it cannot respond to the load fluctuation and the power supply voltage VCC drops.

出力回路１０２内のスイッチングトランジスタがスイッチング動作を停止しているときに電源電圧ＶＣＣが低下しないようにすれば、異常が解消されたときにスイッチング動作を速やかに復帰させることができる。 If the power supply voltage VCC is prevented from dropping when the switching transistor in the output circuit 102 is stopped, the switching operation can be quickly restored when the abnormality is resolved.

出力回路１０２内のスイッチングトランジスタがスイッチング動作を停止しているときに電源電圧ＶＣＣが低下しないようにするためには、キャパシタ１０４の容量を大きくすることが考えられる。しかしながら、この方法では、キャパシタ１０４のコストが増大してしまう。また、異常がいつ解消されるかは決まっておらずスイッチング動作の停止期間の長さは決まっていないので、たとえキャパシタ１０４の容量を大きくしてもスイッチング動作の停止期間が長ければ、電源電圧ＶＣＣが低下してしまう。 In order to prevent the power supply voltage VCC from dropping when the switching transistor in the output circuit 102 is stopped, it is conceivable to increase the capacity of the capacitor 104. However, this method increases the cost of the capacitor 104. Further, since it is not determined when the abnormality is resolved and the length of the switching operation stop period is not determined, even if the capacity of the capacitor 104 is increased, if the switching operation stop period is long, the power supply voltage V CC will drop.

出力回路１０２内のスイッチングトランジスタがスイッチング動作を停止しているときに電源電圧ＶＣＣが低下しないようにするためには、抵抗１０３の抵抗値を小さくして抵抗１０３を流れる電流を増やすことも考えられる。しかしながら、この方法では、抵抗１０３のコストが増大してしまう。 In order to prevent the power supply voltage VCC from dropping when the switching transistor in the output circuit 102 is stopped, it is also possible to reduce the resistance value of the resistor 103 and increase the current flowing through the resistor 103. Be done. However, this method increases the cost of the resistor 103.

以上の通り、従来の半導体集積回路装置１０１は、負荷応答特性が良好でないという問題を有する。 As described above, the conventional semiconductor integrated circuit device 101 has a problem that the load response characteristics are not good.

本明細書中に開示されている半導体集積回路装置は、電源電圧が印加されるように構成される端子と、異常を検出するように構成される異常検出回路と、前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の出力を停止させるように構成される出力停止回路と、前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の消費電流を抑制するように構成される抑制回路と、を備える構成（第１の構成）とする。 The semiconductor integrated circuit device disclosed in the present specification has a terminal configured to apply a power supply voltage, an abnormality detecting circuit configured to detect an abnormality, and an abnormality detected by the abnormality detecting circuit. An output stop circuit configured to stop the output of the semiconductor integrated circuit device when it is detected, and a current consumption of the semiconductor integrated circuit device when an abnormality is detected by the abnormality detection circuit are suppressed. The configuration includes a suppression circuit configured as described above (first configuration).

また、上記第１の構成の半導体集積回路装置において、前記電源電圧が過電圧であることを検出するように構成される過電圧検出回路と、前記過電圧検出回路によって前記電源電圧の過電圧が検出されているときに前記端子から電流を引き抜くように構成される電流引き抜き回路と、をさらに備える構成（第２の構成）であってもよい。 Further, in the semiconductor integrated circuit device having the first configuration, the overvoltage detection circuit configured to detect that the power supply voltage is an overvoltage and the overvoltage detection circuit detect the overvoltage of the power supply voltage. It may be configured to further include a current drawing circuit configured to draw a current from the terminal at times (second configuration).

また、上記第１又は第２の構成の半導体集積回路装置において、前記抑制回路は、クロック信号を発振するように構成される発振回路と、前記クロック信号に基づき動作する論理回路と、を含み、前記異常検出回路によって異常が検出されているときに前記発振回路はディセーブル状態になる構成（第３の構成）であってもよい。 Further, in the semiconductor integrated circuit apparatus having the first or second configuration, the suppression circuit includes an oscillation circuit configured to oscillate a clock signal and a logic circuit operating based on the clock signal. The oscillation circuit may be in a disabled state (third configuration) when an abnormality is detected by the abnormality detection circuit.

本明細書中に開示されている負荷駆動回路は、上記第１～第３いずれかの構成の半導体集積回路装置を備え、前記半導体集積回路装置の出力に基づき負荷を駆動する構成（第４の構成）とする。 The load drive circuit disclosed in the present specification includes a semiconductor integrated circuit device having any of the first to third configurations, and drives a load based on the output of the semiconductor integrated circuit device (fourth). Configuration).

また、上記第４の構成の負荷駆動回路において、前記半導体集積回路装置の出力が停止しているときに、前記半導体集積回路装置の出力を停止していないときよりも前記電源電圧が大きくなる構成（第５の構成）であってもよい。 Further, in the load drive circuit having the fourth configuration, when the output of the semiconductor integrated circuit device is stopped, the power supply voltage becomes larger than when the output of the semiconductor integrated circuit device is not stopped. (Fifth configuration) may be used.

また、上記第４又は第５の構成の負荷駆動回路において、前記負荷駆動回路が力率改善回路である構成（第６の構成）であってもよい。 Further, in the load drive circuit having the fourth or fifth configuration, the load drive circuit may have a power factor improving circuit (sixth configuration).

本明細書中に開示されている電子機器は、負荷と、前記負荷を駆動する上記第４～第６いずれかの構成の負荷駆動回路と、を備える構成（第７の構成）とする。 The electronic device disclosed in the present specification has a configuration (seventh configuration) including a load and a load drive circuit having any of the fourth to sixth configurations for driving the load.

また、上記第７の構成の電子機器において、前記電子機器が調光及び調色の少なくとも一方が可能な照明機器である構成（第８の構成）であってもよい。 Further, in the electronic device having the seventh configuration, the electronic device may be a lighting device capable of dimming and toning at least one (eighth configuration).

本明細書中に開示されている半導体集積回路装置は、負荷応答特性を改善することができる。 The semiconductor integrated circuit apparatus disclosed in the present specification can improve the load response characteristics.

一実施形態に係る電子機器の構成を示す図The figure which shows the structure of the electronic device which concerns on one Embodiment 力率改善回路の一例を示す図The figure which shows an example of the power factor improvement circuit 抑制回路の一例を示す図The figure which shows an example of the suppression circuit 過電圧検出回路及び電流引き抜き回路の一例を示す図The figure which shows an example of an overvoltage detection circuit and a current extraction circuit. ＩＣの電源電圧の波形を示すタイムチャートTime chart showing the waveform of the power supply voltage of the IC 従来の半導体集積回路装置を含む力率改善回路の概略構成例を示す図The figure which shows the schematic configuration example of the power factor improvement circuit including the conventional semiconductor integrated circuit apparatus. 従来の半導体集積回路装置の電源電圧の波形を示すタイムチャートA time chart showing the waveform of the power supply voltage of a conventional semiconductor integrated circuit device.

本明細書において、基準電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。 In the present specification, the reference voltage means a voltage that is constant in an ideal state, and is actually a voltage that can slightly fluctuate due to a temperature change or the like.

本明細書において、定電流とは、理想的な状態において一定である電流を意味しており、実際には温度変化等により僅かに変動し得る電流である。 In the present specification, the constant current means a current that is constant in an ideal state, and is actually a current that can fluctuate slightly due to a temperature change or the like.

本明細書において、定電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。 In the present specification, the constant voltage means a voltage that is constant in an ideal state, and is actually a voltage that can fluctuate slightly due to a temperature change or the like.

図１は、一実施形態に係る電子機器１の構成を示す回路図である。電子機器１としては、例えばテレビ、冷蔵庫、空気調和機などの家電製品、又はコンピュータなどを挙げることができる。電子機器１は、例えば調光及び調色の少なくとも一方が可能な照明機器であってもよい。照明機器で用いられる発光素子としては、例えばＬＥＤ、有機ＥＬ等を挙げることができる。照明機器では、調光又は調色の設定を変えたときに負荷が変動する。照明機器において負荷応答性を改善すれば、調光又は調色の設定変更がリモコン送信機の送信信号等によって指示されてから調光又は調色の設定変更が完了するまでに要する時間を短縮することができる。 FIG. 1 is a circuit diagram showing a configuration of an electronic device 1 according to an embodiment. Examples of the electronic device 1 include home appliances such as televisions, refrigerators, and air conditioners, and computers. The electronic device 1 may be, for example, a lighting device capable of dimming and toning at least one of them. Examples of the light emitting element used in the lighting equipment include LEDs and organic ELs. In lighting equipment, the load fluctuates when the dimming or toning setting is changed. If the load response is improved in the lighting equipment, the time required from the instruction of the dimming or toning setting change by the transmission signal of the remote control transmitter to the completion of the dimming or toning setting change can be shortened. be able to.

電子機器１は、ヒューズ２、コンデンサ３、フィルタ４、整流回路５、コンデンサ６、及び力率改善（ＰＦＣ：Power Factor Correction）回路７を備える。電子機器１は、ＤＣ／ＤＣコンバータ８、マイコン９、及び信号処理回路１０をさらに備える。電子機器１は、ＤＣ／ＤＣコンバータ８の絶縁トランス（不図示）を境界として、互いに絶縁される１次側と２次側に分けられる。 The electronic device 1 includes a fuse 2, a capacitor 3, a filter 4, a rectifier circuit 5, a capacitor 6, and a power factor correction (PFC) circuit 7. The electronic device 1 further includes a DC / DC converter 8, a microcomputer 9, and a signal processing circuit 10. The electronic device 1 is divided into a primary side and a secondary side that are isolated from each other with an isolation transformer (not shown) of the DC / DC converter 8 as a boundary.

整流回路５は、例えばダイオードブリッジの整流回路である。商用交流電圧などの交流電圧ＶＡＣは、ヒューズ２、コンデンサ３、及びフィルタ４を経由して整流回路５に供給される。整流回路５は、交流電圧ＶＡＣを全波整流して第１電圧ＶＨを生成する。したがって、第１電圧ＶＨは、全波整流波形を有する。 The rectifier circuit 5 is, for example, a diode bridge rectifier circuit. The AC voltage VAC such as a commercial AC voltage is supplied to the rectifier circuit 5 via the fuse 2, the capacitor 3, and the filter 4. The rectifier circuit 5 full-wave rectifies the AC voltage V AC to generate the first voltage V H. Therefore, the first voltage V H has a full-wave rectified waveform.

第１電圧ＶＨは、コンデンサ６を経由してＰＦＣ回路７に供給される。ＰＦＣ回路７は、第１電圧ＶＨから出力電圧ＶＤＣを生成する昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）を有する。ＰＦＣ回路７は、第１電圧ＶＨと入力電流ＩＡＣの位相を略一致させることにより力率を改善する。 The first voltage V H is supplied to the PFC circuit 7 via the capacitor 6. The PFC circuit 7 has a step-up DC / DC converter (switching regulator) that generates an output voltage V DC from a first voltage V H. The PFC circuit 7 improves the power factor by substantially matching the phases of the first voltage VH and the input current AC .

ＤＣ／ＤＣコンバータ８は、ＰＦＣ回路７の出力電圧ＶＤＣを受け、これを降圧してマイコン９及び信号処理回路１０それぞれに供給する。 The DC / DC converter 8 receives the output voltage VDC of the PFC circuit 7, steps down the output voltage, and supplies the voltage to the microcomputer 9 and the signal processing circuit 10.

マイコン９は、電子機器１全体を統合的に制御する。信号処理回路１０は、特定の信号処理を行うブロックであり、例えば外部機器との通信を行うインタフェース回路、画像処理回路、音声処理回路などを挙げることができる。現実の電子機器１においては、その機能に応じて複数の信号処理回路１０が設けられることはいうまでもない。 The microcomputer 9 controls the entire electronic device 1 in an integrated manner. The signal processing circuit 10 is a block that performs specific signal processing, and examples thereof include an interface circuit, an image processing circuit, and a voice processing circuit that communicate with an external device. Needless to say, in an actual electronic device 1, a plurality of signal processing circuits 10 are provided according to their functions.

以上が電子機器１の構成に関する説明である。このように、交流電圧ＶＡＣを全波整流する整流回路５と、全波整流された第１電圧ＶＨを昇圧して出力電圧ＶＤＣを生成するＰＦＣ回路７と、を備える電子機器によりＡＣ／ＤＣ変換を行う。次に、電子機器１に搭載されるＰＦＣ回路７の詳細について説明する。 The above is a description of the configuration of the electronic device 1. As described above, the AC is provided by an electronic device including a rectifier circuit 5 that full-wave rectifies the AC voltage VAC and a PFC circuit 7 that boosts the full-wave rectified first voltage VH to generate an output voltage VDC . Performs / DC conversion. Next, the details of the PFC circuit 7 mounted on the electronic device 1 will be described.

ＰＦＣ回路７は、半導体集積回路装置の出力に基づき負荷を駆動する負荷駆動回路の一例である。ＰＦＣ回路７の負荷は、ＤＣ／ＤＣコンバータ８、マイコン９、及び信号処理回路１０である。なお、半導体集積回路装置の出力に基づき負荷を駆動する負荷駆動回路は、力率改善回路に限定されることはなく、例えば力率改善を行わない電源回路などであってよい。 The PFC circuit 7 is an example of a load drive circuit that drives a load based on the output of a semiconductor integrated circuit device. The load of the PFC circuit 7 is a DC / DC converter 8, a microcomputer 9, and a signal processing circuit 10. The load drive circuit that drives the load based on the output of the semiconductor integrated circuit device is not limited to the power factor improving circuit, and may be, for example, a power supply circuit that does not improve the power factor.

図２は、一実施形態に係るＰＦＣ回路７の構成を示す回路図である。ＰＦＣ回路７は、上述した通り昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）を有する。なお、本実施形態とは異なり、ＰＦＣ回路７は、昇圧型以外のＤＣ／ＤＣコンバータを有してもよい。 FIG. 2 is a circuit diagram showing the configuration of the PFC circuit 7 according to the embodiment. The PFC circuit 7 has a step-up DC / DC converter (switching regulator) as described above. In addition, unlike this embodiment, the PFC circuit 7 may have a DC / DC converter other than the step-up type.

ＰＦＣ回路７は、ＩＣ７００と、抵抗Ｒ１～Ｒ９と、キャパシタＣ１～Ｃ６と、ダイオードＤ１及びＤ２と、インダクタＬ１及びＬ２と、スイッチングトランジスタＭ１と、を備える。本実施形態では、スイッチングトランジスタＭ１は、ＮＭＯＳトランジスタである。 The PFC circuit 7 includes an IC 700, resistors R1 to R9, capacitors C1 to C6, diodes D1 and D2, inductors L1 and L2, and a switching transistor M1. In this embodiment, the switching transistor M1 is an NaCl transistor.

ＰＦＣ回路７の制御回路である。また、ＩＣ７００は、パッケージ化された半導体集積回路装置である。ＩＣ７００は、端子ＶＣＣと、端子ＧＮＤと、端子ＺＣＤと、端子ＯＵＴと、端子ＣＳと、端子ＭＵＬＴと、端子ＥＯと、端子ＶＳと、を備える。 It is a control circuit of the PFC circuit 7. Further, the IC 700 is a packaged semiconductor integrated circuit device. The IC 700 includes a terminal VCS, a terminal GND, a terminal ZCD, a terminal OUT, a terminal CS, a terminal MULT, a terminal EO, and a terminal VS.

抵抗Ｒ１の一端に第１電圧ＶＨが印加される。抵抗Ｒ１の他端は、抵抗Ｒ２の一端、キャパシタＣ５の一端、及び端子ＭＵＬＴに接続される。抵抗Ｒ２の他端及びキャパシタＣ５の他端はグラウンド電位に接続される。このような構成により、第１電圧ＶＨの抵抗Ｒ１及びＲ２による分圧である第１電圧ＶＭＵＬＴが端子ＭＵＬＴに供給される。 A first voltage VH is applied to one end of the resistor R1. The other end of the resistor R1 is connected to one end of the resistor R2, one end of the capacitor C5, and the terminal MULT. The other end of the resistor R2 and the other end of the capacitor C5 are connected to the ground potential. With such a configuration, the first voltage V MULT , which is a voltage divider by the resistors R1 and R2 of the first voltage V H , is supplied to the terminal MULT.

抵抗Ｒ１の一端は、インダクタＬ１の一端及びダイオードＤ１のアノードに接続される。インダクタＬ１の他端はダイオードＤ２のアノード及びスイッチングトランジスタＭ１のドレインに接続される。ダイオードＤ１及びＤ２の各カソードは、キャパシタＣ１の一端に接続される。キャパシタＣ１の他端はグラウンド電位に接続され、スイッチングトランジスタＭ１のゲートは抵抗Ｒ８を介して端子ＯＵＴに接続され、スイッチングトランジスタＭ１のソースは抵抗Ｒ９を介してグラウンド電位に接続される。このような構成により、ＰＦＣ回路７は、昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）を備えることになる。昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）の出力電圧である電圧ＶＤＣはキャパシタＣ１の一端から出力される。 One end of the resistor R1 is connected to one end of the inductor L1 and the anode of the diode D1. The other end of the inductor L1 is connected to the anode of the diode D2 and the drain of the switching transistor M1. Each cathode of the diodes D1 and D2 is connected to one end of the capacitor C1. The other end of the capacitor C1 is connected to the ground potential, the gate of the switching transistor M1 is connected to the terminal OUT via the resistor R8, and the source of the switching transistor M1 is connected to the ground potential via the resistor R9. With such a configuration, the PFC circuit 7 includes a step-up DC / DC converter (switching regulator). The voltage VDC , which is the output voltage of the step-up DC / DC converter (switching regulator), is output from one end of the capacitor C1.

インダクタＬ１とインダクタＬ２とは磁気結合する。インダクタＬ２の一端は抵抗Ｒ７を介して端子ＺＣＤに接続される。インダクタＬ２の他端はグラウンド電位に接続される。このような構成により、ＩＣ７００は、端子ＺＣＤに供給される電圧を監視することでインダクタＬ１を流れる電流のゼロクロスを検出することが可能となる。 The inductor L1 and the inductor L2 are magnetically coupled. One end of the inductor L2 is connected to the terminal ZCD via the resistor R7. The other end of the inductor L2 is connected to the ground potential. With such a configuration, the IC 700 can detect the zero cross of the current flowing through the inductor L1 by monitoring the voltage supplied to the terminal ZCD.

抵抗Ｒ３の一端に電圧ＶＤＣが印加される。抵抗Ｒ３の他端は、抵抗Ｒ４の一端、キャパシタＣ２の一端、及び端子ＶＳに接続される。抵抗Ｒ４の他端及びキャパシタＣ２の他端はグラウンド電位に接続される。このような構成により、電圧ＶＤＣの抵抗Ｒ３及びＲ４による分圧である第１検出電圧ＶＳが端子ＶＳに供給される。 A voltage V DC is applied to one end of the resistor R3. The other end of the resistor R3 is connected to one end of the resistor R4, one end of the capacitor C2, and the terminal VS. The other end of the resistor R4 and the other end of the capacitor C2 are connected to the ground potential. With such a configuration, the first detection voltage VS , which is a voltage divider by the resistors R3 and R4 of the voltage VDC , is supplied to the terminal VS.

抵抗Ｒ９の一端はスイッチングトランジスタＭ１のソースに接続され、抵抗Ｒ９の他端はグラウンド電位に接続される。抵抗Ｒ９の両端間には、スイッチングトランジスタＭ１に流れる電流（スイッチングトランジスタＭ１のドレイン電流）に比例した電圧が生ずる。抵抗Ｒ９の両端間に生ずる電圧は、抵抗Ｒ６及びキャパシタＣ６によって構成されるＲＣ回路（ローパスフィルタ）は、抵抗Ｒ９の両端間に生ずる電圧の高周波成分を除去して第２検出電圧ＶＣＳを生成し、第２検出電圧ＶＣＳをＣＳに供給する。第２検出電圧ＶＣＳは、スイッチングトランジスタに流れる電流に応じた電圧である。 One end of the resistor R9 is connected to the source of the switching transistor M1 and the other end of the resistor R9 is connected to the ground potential. A voltage proportional to the current flowing through the switching transistor M1 (drain current of the switching transistor M1) is generated between both ends of the resistor R9. The voltage generated between both ends of the resistor R9 is the RC circuit (low-pass filter) composed of the resistor R6 and the capacitor C6, which removes the high frequency component of the voltage generated across the resistor R9 to generate the second detection voltage VCS . Then, the second detection voltage VCS is supplied to the CS . The second detection voltage VCS is a voltage corresponding to the current flowing through the switching transistor.

抵抗Ｒ５の一端及びキャパシタＣ３の一端は、端子ＥＯに接続される。抵抗Ｒ５の他端はキャパシタＣ４の一端に接続される。キャパシタＣ３の他端及びキャパシタＣ４の他端はグラウンド電位に接続される。端子ＶＣＣに電源電圧ＶＣＣが供給され、端子ＧＮＤはグラウンド電位に接続される。 One end of the resistor R5 and one end of the capacitor C3 are connected to the terminal EO. The other end of the resistor R5 is connected to one end of the capacitor C4. The other end of the capacitor C3 and the other end of the capacitor C4 are connected to the ground potential. A power supply voltage VCC is supplied to the terminal VCS, and the terminal GND is connected to the ground potential.

端子ＶＣＣには、抵抗Ｒ１０の一端、キャパシタＣ７の一端、ダイオードＤ３のカソードが接続される。抵抗Ｒ１０の他端には第１電圧ＶＨが供給される。ダイオードＤ３のアノードはインダクタＬ２と抵抗Ｒ７との接続ノードに接続される。なお、本実施形態とは異なり、ダイオードＤ３を設けない構成にしてもよい。 One end of the resistor R10, one end of the capacitor C7, and the cathode of the diode D3 are connected to the terminal VCS. The first voltage VH is supplied to the other end of the resistor R10. The anode of the diode D3 is connected to the connection node between the inductor L2 and the resistor R7. Note that, unlike the present embodiment, the diode D3 may not be provided.

以下、ＩＣ７００の具体的な構成を説明する。 Hereinafter, a specific configuration of the IC 700 will be described.

ＩＣ７００は、ツェナーダイオード７０１、コンパレータ７０２、バンドギャップ基準電圧回路７０３、定電圧回路７０４、及び過熱保護回路７０５を備える。ツェナーダイオード７０１のアノードはグラウンド電位に接続され、ツェナーダイオード７０１のカソードは端子ＶＣＣに接続される。 The IC 700 includes a Zener diode 701, a comparator 702, a bandgap reference voltage circuit 703, a constant voltage circuit 704, and an overheat protection circuit 705. The anode of the Zener diode 701 is connected to the ground potential and the cathode of the Zener diode 701 is connected to the terminal VCS.

ツェナーダイオード７０１は、電源電圧ＶＣＣをツェナー電圧にクランプする。コンパレータ７０２の反転入力端子、バンドギャップ基準電圧回路７０３、及び定電圧回路７０４は端子ＶＣＣに接続される。 The Zener diode 701 clamps the power supply voltage VCC to the Zener voltage. The inverting input terminal of the comparator 702, the bandgap reference voltage circuit 703, and the constant voltage circuit 704 are connected to the terminal VCS.

コンパレータ７０２は、ヒステリシスコンパレータであり、電源電圧ＶＣＣを閾値電圧と比較し、比較結果を示す低電圧ロックアウト信号ＵＶＬＯを出力する。電源電圧ＶＣＣが閾値電圧以上であれば低電圧ロックアウト信号ＵＶＬＯはローレベル（正常状態を示すレベル）になり、電源電圧ＶＣＣが閾値電圧未満であれば低電圧ロックアウト信号ＵＶＬＯはハイレベル（異常状態を示すレベル）になる。コンパレータ７０２で用いられる閾値電圧は、低電圧ロックアウト信号ＵＶＬＯのレベルに応じて、第１閾値電圧ＶＴＨ１（例えば８［Ｖ］）と第２閾値電圧ＶＴＨ２（例えば１３［Ｖ］）とを遷移する。 The comparator 702 is a hysteresis comparator, compares the power supply voltage VCC with the threshold voltage, and outputs a low voltage lockout signal UVLO indicating the comparison result. If the power supply voltage VCC is above the threshold voltage, the low voltage lockout signal UVLO is at a low level (level indicating a normal state), and if the power supply voltage VCC is below the threshold voltage, the low voltage lockout signal UVLO is at a high level. (Level indicating abnormal condition). The threshold voltage used in the comparator 702 is a first threshold voltage VTH1 (eg 8 [V]) and a second threshold voltage VTH2 (eg 13 [V]) depending on the level of the low voltage lockout signal UVLO. Transition.

バンドギャップ基準電圧回路７０３は、電源電圧ＶＣＣを用いて基準電圧を生成して定電圧回路７０４に供給する。 The bandgap reference voltage circuit 703 generates a reference voltage using the power supply voltage VCC and supplies the reference voltage to the constant voltage circuit 704.

定電圧回路７０４は、電源電圧ＶＣＣ及び基準電圧を用いて定電圧を生成し、ＩＣ７００の各部に供給する。 The constant voltage circuit 704 generates a constant voltage using the power supply voltage VCC and the reference voltage, and supplies the constant voltage to each part of the IC 700.

過熱保護回路７０５は、周辺温度を検知し、周辺温度が閾値温度以上であればハイレベル（異常状態を示すレベル）の過熱保護信号ＴＳＤを出力し、周辺温度が閾値温度未満であればローレベル（正常状態を示すレベル）の過熱保護信号ＴＳＤを出力する。 The overheat protection circuit 705 detects the ambient temperature, outputs a high level (level indicating an abnormal state) overheat protection signal TSD if the ambient temperature is equal to or higher than the threshold temperature, and outputs a low level if the ambient temperature is less than the threshold temperature. The overheat protection signal TSD (level indicating the normal state) is output.

ＩＣ７００は、コンパレータ７０６、起動時過昇圧低減回路７０７、コンパレータ７０８、及びコンパレータ７０９をさらに備える。 The IC 700 further includes a comparator 706, a start-up overvoltage reduction circuit 707, a comparator 708, and a comparator 709.

コンパレータ７０６は、第１検出電圧ＶＳを閾値電圧ＶＴＨ３（例えば２．２５［Ｖ］）と比較し、比較結果を起動時過昇圧低減回路７０７に出力する。第１検出電圧ＶＳが閾値電圧ＶＴＨ３以上であればコンパレータ７０６の出力信号はハイレベル（異常状態を示すレベル）になり、第１検出電圧ＶＳが閾値電圧ＶＴＨ３未満であればコンパレータ７０６の出力信号はローレベル（正常状態を示すレベル）になる。 The comparator 706 compares the first detection voltage VS with the threshold voltage VTH3 ( for example, 2.25 [V]), and outputs the comparison result to the overboost reduction circuit 707 at startup. If the first detection voltage VS is equal to or higher than the threshold voltage VTH3 , the output signal of the comparator 706 is at a high level (level indicating an abnormal state), and if the first detection voltage VS is less than the threshold voltage VTH3 , the comparator 706 is at a high level. The output signal of is low level (level indicating normal state).

起動時過昇圧低減回路７０７は、起動時過昇圧低減信号ＯＶＲを出力する。起動時過昇圧低減回路７０７は、コンパレータ７０６の出力信号及び後述するコンパレータ３０の出力電圧ＶＣＯＭＰに基づき、起動時に第１検出電圧ＶＳが閾値電圧ＶＴＨ３まで上昇すると、後述する第２電圧Ｖ２が下降して後述する定電圧ＶＢＵＲＳＴになるまで、起動時過昇圧低減信号ＯＶＲをハイレベル（異常状態を示すレベル）にし、それ以外のときには起動時過昇圧低減信号ＯＶＲをローレベル（正常状態を示すレベル）にする。 The start-up over-boost reduction circuit 707 outputs a start-up over-boost reduction signal OVR. The start-up overvoltage reduction circuit 707 is based on the output signal of the comparator 706 and the output voltage VCOM of the comparator 30 described later. When the first detection voltage VS rises to the threshold voltage VTH3 at startup , the second voltage V2 described later is described. The startup overvoltage reduction signal OVR is set to a high level (level indicating an abnormal state) until the voltage drops to the constant voltage V BURST described later, and at other times, the startup overvoltage reduction signal OVR is set to a low level (normal state). Level).

コンパレータ７０８は、第１検出電圧ＶＳを閾値電圧ＶＴＨ４（例えば０．３［Ｖ］）と比較し、比較結果である短絡保護信号ＳＰを出力する。第１検出電圧ＶＳが閾値電圧ＶＴＨ４以上であれば短絡保護信号ＳＰはローレベル（正常状態を示すレベル）になり、第１検出電圧ＶＳが閾値電圧ＶＴＨ４未満であれば短絡保護信号ＳＰはハイレベル（異常状態を示すレベル）になる。 The comparator 708 compares the first detection voltage VS with the threshold voltage VTH4 ( for example, 0.3 [V]), and outputs the short-circuit protection signal SP which is the comparison result. If the first detection voltage VS is equal to or higher than the threshold voltage VTH4 , the short-circuit protection signal SP becomes a low level (level indicating a normal state), and if the first detection voltage VS is less than the threshold voltage VTH4 , the short-circuit protection signal SP becomes a high level (a level indicating an abnormal state).

コンパレータ７０９は、ヒステリシスコンパレータであり、第１検出電圧ＶＳを閾値電圧と比較し、比較結果を示す静的過電圧保護信号ＳＯＶＰを出力する。第１検出電圧ＶＳが閾値電圧以上であれば静的過電圧保護信号ＳＯＶＰはハイレベル（異常状態を示すレベル）になり、第１検出電圧ＶＳが閾値電圧未満であれば静的過電圧保護信号ＳＯＶＰはハイレベル（異常状態を示すレベル）になる。コンパレータ７０９で用いられる閾値電圧は、静的過電圧保護信号ＳＯＶＰのレベルに応じて、第５閾値電圧ＶＴＨ５（例えば２．６［Ｖ］）と第６閾値電圧ＶＴＨ６（例えば２．７［Ｖ］）とを遷移する。 The comparator 709 is a hysteresis comparator, compares the first detected voltage VS with the threshold voltage, and outputs a static overvoltage protection signal SOVP indicating the comparison result. If the first detection voltage VS is equal to or higher than the threshold voltage, the static overvoltage protection signal SOVP becomes a high level (level indicating an abnormal state), and if the first detection voltage VS is less than the threshold voltage, the static overvoltage protection signal becomes. SOVP becomes a high level (a level indicating an abnormal state). The threshold voltage used in the comparator 709 is a fifth threshold voltage VTH5 (for example, 2.6 [V]) and a sixth threshold voltage VTH6 (for example, 2.7 [V], depending on the level of the static overvoltage protection signal SOVP. ]) And transition.

ＩＣ７００は、誤差増幅回路７１０、ＯＲゲート７１１、ＮＭＯＳトランジスタ７１２、演算回路７１３、ツェナーダイオード７１４、コンパレータ７１５、及び駆動回路ＤＲＶ１をさらに備える。 The IC 700 further includes an amplifier circuit 710, an OR gate 711, an MFP transistor 712, an arithmetic circuit 713, a Zener diode 714, a comparator 715, and a drive circuit DRV1.

誤差増幅回路７１０は、ＰＦＣ回路７に設けられる昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）の出力電圧ＶＤＣに応じた第１検出電圧ＶＳと、基準電圧ＶＲＥＦとの誤差を増幅し、第２電圧Ｖ２を生成する。なお、誤差増幅回路７１０での増幅率は１であっても構わない。誤差増幅回路７１０は、第２電圧Ｖ２を端子ＥＯ及び演算回路７１３に供給する。 The error amplification circuit 710 amplifies the error between the first detection voltage VS corresponding to the output voltage VDC of the step-up DC / DC converter (switching regulator) provided in the PFC circuit 7 and the reference voltage V REF . A second voltage V2 is generated. The amplification factor in the error amplification circuit 710 may be 1. The error amplifier circuit 710 supplies the second voltage V2 to the terminal EO and the arithmetic circuit 713.

ＯＲゲート７１１は、低電圧ロックアウト信号ＵＶＬＯと起動時過昇圧低減信号ＯＶＲとの論理和をＮＭＯＳトランジスタ７１２のゲートに出力する。ＮＭＯＳトランジスタ７１２のドレインは端子ＥＯに接続され、ＮＭＯＳトランジスタ７１２のソースはグラウンド電位に接続される。ＮＭＯＳトランジスタ７１２は、端子ＥＯに印加される第２電圧を放電するためのスイッチである。したがって、低電圧ロックアウト信号ＵＶＬＯ及び起動時過昇圧低減信号ＯＶＲの少なくとも一方がローベルであるときに、ＮＭＯＳトランジスタ７１２がオンになって第２電圧Ｖ２が下降する。 The OR gate 711 outputs the logical sum of the low voltage lockout signal UVLO and the start-up overboost reduction signal OVR to the gate of the nanotube transistor 712. The drain of the nanotube transistor 712 is connected to the terminal EO and the source of the Now's transistor 712 is connected to the ground potential. The NOTE transistor 712 is a switch for discharging the second voltage applied to the terminal EO. Therefore, when at least one of the low voltage lockout signal UVLO and the start-up overvoltage reduction signal OVR is a robel, the nanotube transistor 712 is turned on and the second voltage V2 drops.

演算回路７１３は、交流電圧（第１電圧）ＶＭＵＬＴと第２電圧Ｖ２を乗算することによって第３電圧を生成し、当該第３電圧にオフセット電圧ＶＯＦＦＳＥＴを加えて第４電圧Ｖ４を生成する。なお、演算回路７１３が第３電圧にオフセット電圧ＶＯＦＦＳＥＴを加えないようにし、第２電圧Ｖ３と第４電圧Ｖ４とを同一の電圧にしてもよい。 The arithmetic circuit 713 generates a third voltage by multiplying the AC voltage (first voltage) VMULT by the second voltage V2, and adds the offset voltage V OFFSET to the third voltage to generate the fourth voltage V4. .. The arithmetic circuit 713 may prevent the offset voltage V OFFSET from being applied to the third voltage, and the second voltage V3 and the fourth voltage V4 may be the same voltage.

第４電圧Ｖ４は、コンパレータ７１５の反転入力端子に接続される。ツェナーダイオード７１４のカソードはコンパレータ７１５の反転入力端子に接続され、ツェナーダイオード７１４のアノードはグラウンド電位に接続される。ツェナーダイオード７１４は、第４電圧Ｖ４をツェナー電圧にクランプする。 The fourth voltage V4 is connected to the inverting input terminal of the comparator 715. The cathode of the Zener diode 714 is connected to the inverting input terminal of the comparator 715, and the anode of the Zener diode 714 is connected to the ground potential. The Zener diode 714 clamps the fourth voltage V4 to the Zener voltage.

コンパレータ７１５は、スイッチングトランジスタＭ１に流れる電流に応じた第２検出電圧ＶＣＳと第４電圧Ｖ４とを比較し、比較結果を示す電圧ＶＣＯＭＰを出力する。 The comparator 715 compares the second detected voltage V CS according to the current flowing through the switching transistor M1 with the fourth voltage V4, and outputs a voltage V COMP indicating the comparison result.

駆動回路ＤＲＶ１は、スイッチングトランジスタＭ１をオン／オフ駆動し、コンパレータ７１５の出力である電圧ＶＣＯＭＰに応じて、第２検出電圧ＶＣＳが第４電圧Ｖ４より高くなるごとにスイッチングトランジスタＭ１をオフする。すなわち、駆動回路ＤＲＶ１は、コンパレータ７１５の出力である電圧ＶＣＯＭＰに基づき、スイッチングトランジスタＭ１をオフする。駆動回路ＤＲＶ１の構成は特に限定されず、公知の技術を用いればよい。 The drive circuit DRV1 drives the switching transistor M1 on / off, and turns off the switching transistor M1 each time the second detection voltage VCS becomes higher than the fourth voltage V4 according to the voltage VCOMP which is the output of the comparator 715. .. That is, the drive circuit DRV1 turns off the switching transistor M1 based on the voltage VCOMP which is the output of the comparator 715. The configuration of the drive circuit DRV1 is not particularly limited, and known techniques may be used.

図２には、駆動回路ＤＲＶ１の一例が示される。駆動回路ＤＲＶ１は、コンパレータ７１６、ワンショット回路７１７、タイマー７１８、ＯＲゲート７１９、ＲＳフリップフロップ７２０、ＡＮＤゲート７２１、プリドライバ７２２、ゲートクランプ回路７２３、ＰＭＯＳトランジスタ７２４、ＮＭＯＳトランジスタ７２５、及び抵抗７２６を含む。 FIG. 2 shows an example of the drive circuit DRV1. The drive circuit DRV1 includes a comparator 716, a one-shot circuit 717, a timer 718, an OR gate 719, an RS flip-flop 720, an AND gate 721, a predriver 722, a gate clamp circuit 723, a polyclonal transistor 724, an IGMP transistor 725, and a resistor 726. include.

コンパレータ７１６は、ヒステリシスコンパレータであり、端子ＺＣＤに印加される電圧を閾値電圧と比較し、比較結果をワンショット回路７１７に出力する。端子ＺＣＤに印加される電圧が閾値電圧以上であればコンパレータ７１６の出力信号はローレベルになり、端子ＺＣＤに印加される電圧が閾値電圧未満であればコンパレータ７１６の出力信号はハイレベルになる。コンパレータ７１６で用いられる閾値電圧は、コンパレータ７１６の出力信号のレベルに応じて、第７閾値電圧ＶＴＨ７（例えば０．６７［Ｖ］）と第８閾値電圧ＶＴＨ８（例えば０．９［Ｖ］）とを遷移する。 The comparator 716 is a hysteresis comparator, compares the voltage applied to the terminal ZCD with the threshold voltage, and outputs the comparison result to the one-shot circuit 717. If the voltage applied to the terminal ZCD is equal to or higher than the threshold voltage, the output signal of the comparator 716 becomes low level, and if the voltage applied to the terminal ZCD is lower than the threshold voltage, the output signal of the comparator 716 becomes high level. The threshold voltage used in the comparator 716 is the 7th threshold voltage VTH7 (for example, 0.67 [V]) and the 8th threshold voltage VTH8 (for example, 0.9 [V]) depending on the level of the output signal of the comparator 716. ) And transition.

ワンショット回路７１７は、コンパレータ７１６の出力信号はハイレベルになると、ワンショットパルスをＯＲゲート７１９の第１入力端子に供給する。 The one-shot circuit 717 supplies a one-shot pulse to the first input terminal of the OR gate 719 when the output signal of the comparator 716 reaches a high level.

タイマー７１８は、一定時間を計時すると、ハイレベルの信号をＯＲゲート７１９の第２入力端子に供給する。タイマー７１８の計時は、プリドライバ７２２がＡＮＤゲートからハイレベルの信号を受け取る度にリセットされる。 The timer 718 supplies a high-level signal to the second input terminal of the OR gate 719 when the timer is timed for a certain period of time. The timer 718 is reset each time the predriver 722 receives a high level signal from the AND gate.

ＯＲゲート７１９は、ワンショット回路７１７の出力信号とタイマー７１８の論理和をＲＳフリップフロップ７２０のセット端子（Ｓ）に供給する。ＲＳフリップフロップ７２０のリセット端子（Ｒ）にはコンパレータ７１５の出力である電圧ＶＣＯＭＰが供給される。ＲＳフリップフロップ４８の出力（Ｑ）は、セット端子（Ｓ）に印加される電圧のポジティブエッジごとにハイレベルに遷移し、リセット端子（Ｒ）に印加される電圧のポジティブエッジごとにローレベルに遷移する。 The OR gate 719 supplies the output signal of the one-shot circuit 717 and the logical sum of the timer 718 to the set terminal (S) of the RS flip-flop 720. The voltage V COMP , which is the output of the comparator 715, is supplied to the reset terminal (R) of the RS flip-flop 720. The output (Q) of the RS flip-flop 48 transitions to a high level at each positive edge of the voltage applied to the set terminal (S), and goes to a low level at each positive edge of the voltage applied to the reset terminal (R). Transition.

ＡＮＤゲート７２０は、低電圧ロックアウト信号ＵＶＬＯと、ＲＳフリップフロップ７２０の出力信号と、静的過電圧保護信号ＳＯＶＰの反転信号と、短絡保護信号ＳＰの反転信号と、過熱保護信号ＴＳＤの反転信号との論理積をプリドライバ７２２に供給する。 The AND gate 720 includes a low voltage lockout signal UVLO, an output signal of the RS flip-flop 720, a static overvoltage protection signal SOVP inverting signal, a short circuit protection signal SP inverting signal, and an overheating protection signal TSD inverting signal. The logical product of is supplied to the predriver 722.

プリドライバ７２２は、ＡＮＤゲート７２０の出力に基づき、ＰＭＯＳトランジスタ７２４及びＮＭＯＳトランジスタ７２５を相補的にオン／オフ駆動する。 The pre-driver 722 complementarily drives the polyclonal transistor 724 and the polymerase transistor 725 on / off based on the output of the AND gate 720.

ＰＭＯＳトランジスタ７２４のソースはゲートクランプ回路７２３に接続され、ＰＭＯＳトランジスタ７２４のドレインはＮＭＯＳトランジスタ７２５のドレイン、端子ＯＵＴ、及び抵抗７２６の一端に接続される。ＮＭＯＳトランジスタ７２５のソースはグラウンド電位及び抵抗７２６の他端に接続される。ゲートクランプ回路７２３は、電源電圧ＶＣＣから端子ＯＵＴに印加されるハイレベルの電圧を生成する。ゲートクランプ回路７２３は、端子ＯＵＴに印加されるハイレベルの電圧を一定電圧にクランプして、端子ＯＵＴに印加されるハイレベルの電圧が、電源電圧ＶＣＣが上昇した際にスイッチングトランジスタＭ１のゲート-ソース間耐圧を超えないようにする。 The source of the polyclonal transistor 724 is connected to the gate clamp circuit 723, and the drain of the polyclonal transistor 724 is connected to the drain of the msgid transistor 725, the terminal OUT, and one end of the resistor 726. The source of the nanotube transistor 725 is connected to the ground potential and the other end of the resistor 726. The gate clamp circuit 723 generates a high level voltage applied to the terminal OUT from the power supply voltage VCC . The gate clamp circuit 723 clamps the high-level voltage applied to the terminal OUT to a constant voltage, and the high-level voltage applied to the terminal OUT is the gate of the switching transistor M1 when the power supply voltage VCC rises. -Do not exceed the withstand voltage between sources.

上述したコンパレータ７０２、過熱保護回路７０５、コンパレータ７０８、及びコンパレータ７０９はそれぞれＩＣ７００の異常を検出する異常検出回路である。上述したＡＮＤゲート７２１は、異常検出回路によって異常が検出されているときにＩＣ７００の出力を停止させる。なお、本実施形態において、ＩＣ７００の出力停止とは、端子ＯＵＴに印加される電圧がローレベルのままになり、スイッチングトランジスタＭ１のスイッチング動作が停止している状態を意味している。 The above-mentioned comparator 702, overheat protection circuit 705, comparator 708, and comparator 709 are abnormality detection circuits for detecting an abnormality in the IC 700, respectively. The AND gate 721 described above stops the output of the IC 700 when an abnormality is detected by the abnormality detection circuit. In the present embodiment, the output stop of the IC 700 means a state in which the voltage applied to the terminal OUT remains at a low level and the switching operation of the switching transistor M1 is stopped.

ＩＣ７００は、抑制回路７２７をさらに備える。抑制回路７２７は、異常検出回路によって異常が検出されているときにＩＣ７００の消費電流を抑制する。 The IC 700 further includes a suppression circuit 727. The suppression circuit 727 suppresses the current consumption of the IC 700 when an abnormality is detected by the abnormality detection circuit.

図３は、抑制回路７２７の一例を示す図である。図３に示す抑制回路７２７は、ＯＲゲート７２７Ａと、発振器７２７Ｂと、を含む。 FIG. 3 is a diagram showing an example of the suppression circuit 727. The suppression circuit 727 shown in FIG. 3 includes an OR gate 727A and an oscillator 727B.

ＯＲゲート７２７Ａは、低電圧ロックアウト信号ＵＶＬＯと、静的過電圧保護信号ＳＯＶＰと、短絡保護信号ＳＰと、過熱保護信号ＴＳＤとの論理和を発振器７２７Ｂに供給する。 The OR gate 727A supplies the OR of the low voltage lockout signal UVLO, the static overvoltage protection signal SOVP, the short circuit protection signal SP, and the overheat protection signal TSD to the oscillator 727B.

発振器７２７Ｂは、ＯＲゲート７２７Ａの出力信号がハイレベルであるときにディセーブル状態になり、クロック信号ＣＬＫを出力しない。一方、発振器７２７Ｂは、ＯＲゲート７２７Ａの出力信号がローレベルであるときにイネーブル状態になり、クロック信号ＣＬＫを出力する。クロック信号ＣＬＫが供給されていないとき、演算回路７１３は動作を停止する。したがって、異常検出回路によって異常が検出されているとき、発振器７２７Ｂ及び演算回路７１３の消費電流ひいてはＩＣ７００の消費電流を抑制することができる。なお、発振器７２７Ｂから出力されるクロック信号ＣＬＫは、演算回路７１３以外の論理回路に供給されてもよい。 The oscillator 727B is disabled when the output signal of the OR gate 727A is at a high level and does not output the clock signal CLK. On the other hand, the oscillator 727B is enabled when the output signal of the OR gate 727A is low level, and outputs the clock signal CLK. When the clock signal CLK is not supplied, the arithmetic circuit 713 stops operating. Therefore, when an abnormality is detected by the abnormality detection circuit, the current consumption of the oscillator 727B and the arithmetic circuit 713, and thus the current consumption of the IC 700 can be suppressed. The clock signal CLK output from the oscillator 727B may be supplied to a logic circuit other than the arithmetic circuit 713.

ＩＣ７００は、過電圧検出回路７２８及び電流引き抜き回路７２９（図２において不図示）をさらに備える。 The IC 700 further includes an overvoltage detection circuit 728 and a current extraction circuit 729 (not shown in FIG. 2).

図４は、過電圧検出回路７２８及び電流引き抜き回路７２９の一例を示す図である。 FIG. 4 is a diagram showing an example of an overvoltage detection circuit 728 and a current extraction circuit 729.

過電圧検出回路７２８は、ヒステリシスコンパレータであり、電源電圧ＶＣＣを閾値電圧と比較し、比較結果を後述するスイッチ７２９Ｂに供給する。電源電圧ＶＣＣが閾値電圧以上であれば過電圧検出回路７２８の出力信号はハイレベル（過電圧であることを示すレベル）になり、電源電圧ＶＣＣが閾値電圧未満であればローレベル（過電圧でないことを示すレベル）になる。過電圧検出回路７２８で用いられる閾値電圧は、過電圧検出回路７２８の出力信号のレベルに応じて、第９閾値電圧ＶＴＨ９（例えば３４［Ｖ］）と第１０閾値電圧ＶＴＨ１０（例えば３８［Ｖ］）とを遷移する。 The overvoltage detection circuit 728 is a hysteresis comparator, compares the power supply voltage VCC with the threshold voltage, and supplies the comparison result to the switch 729B described later. If the power supply voltage VCC is equal to or higher than the threshold voltage, the output signal of the overvoltage detection circuit 728 becomes a high level (a level indicating that it is an overvoltage), and if the power supply voltage VCC is less than the threshold voltage, it becomes a low level (not an overvoltage). Level). The threshold voltage used in the overvoltage detection circuit 728 is a ninth threshold voltage VTH9 (for example, 34 [V]) and a tenth threshold voltage VTH10 (for example, 38 [V]) depending on the level of the output signal of the overvoltage detection circuit 728. ) And transition.

電流引き抜き回路７２９は、定電流源７２９Ａ及びスイッチ７２９Ｂを含む。スイッチ７２９Ｂの一端は定電流源７２９Ａを介して端子ＶＣＣに接続される。スイッチ７２９Ｂの他端は端子ＧＮＤに接続される。スイッチ７２９Ｂは、過電圧検出回路７２８の出力信号がハイレベルであるときにオンになり、過電圧検出回路７２８の出力信号がローレベルであるときにオフにある。したがって、定電流源７２９Ａは、電源電圧ＶＣＣが過電圧であるときのみ端子ＶＣＣから定電流を引き抜く。なお、本実施形態とは異なり、電源電圧ＶＣＣが過電圧であるときに、電源電圧ＶＣＣが大きいほど端子ＶＣＣから引き抜く電流を大きくしてもよい。このような変形例は、例えば電源電圧ＶＣＣと基準電圧との誤差を出力する誤差増幅器と、誤差増幅器の出力に応じた電流値の電流を出力する電流源によって実現することができる。 The current draw circuit 729 includes a constant current source 729A and a switch 729B. One end of the switch 729B is connected to the terminal VCS via the constant current source 729A. The other end of the switch 729B is connected to the terminal GND. The switch 729B is on when the output signal of the overvoltage detection circuit 728 is high level and off when the output signal of the overvoltage detection circuit 728 is low level. Therefore, the constant current source 729A draws a constant current from the terminal VCS only when the power supply voltage VCC is overvoltage. Unlike the present embodiment, when the power supply voltage VCC is overvoltage, the larger the power supply voltage VCC , the larger the current drawn from the terminal VCS may be. Such a modification can be realized by, for example, an error amplifier that outputs an error between the power supply voltage VCC and the reference voltage, and a current source that outputs a current having a current value corresponding to the output of the error amplifier.

図５は、ＩＣ７００の電源電圧ＶＣＣの波形を示すタイムチャートである。なお、図５において、従来の半導体集積回路装置１０１の電源電圧ＶＣＣの波形も比較のために図示している。 FIG. 5 is a time chart showing a waveform of the power supply voltage VCC of the IC 700. In addition, in FIG. 5, the waveform of the power supply voltage VCC of the conventional semiconductor integrated circuit apparatus 101 is also shown for comparison.

ＩＣ７００では、スイッチングトランジスタＭ１のスイッチング動作が停止しているときに、ＩＣ７００の消費電流を抑制回路７２７によって抑制しているので、電源電圧ＶＣＣを増加させることができる。これにより、ＩＣ７００は、従来の半導体集積回路装置１０１と異なり、第２のタイミングｔ２で負荷変動に応答することができる。つまり、ＩＣ７００は、従来の半導体集積回路装置１０１と比較して、負荷応答性を改善することができる。 In the IC 700, when the switching operation of the switching transistor M1 is stopped, the current consumption of the IC 700 is suppressed by the suppression circuit 727, so that the power supply voltage VCC can be increased. As a result, the IC 700 can respond to the load fluctuation at the second timing t2, unlike the conventional semiconductor integrated circuit device 101. That is, the IC 700 can improve the load response as compared with the conventional semiconductor integrated circuit device 101.

また、ＰＦＣ回路７では、スイッチングトランジスタＭ１のスイッチング動作が停止しているときに、スイッチングトランジスタＭ１のスイッチング動作を停止しているときよりも電源電圧ＶＣＣが大きくなるようにしている。これにより、負荷応答性を一層改善することができる。例えば、ＩＣ７００内の定電流源から出力される定電流の値を従来の半導体集積回路装置１０１の定電流源から出力される定電流の値よりも小さくすることで、イッチングトランジスタＭ１のスイッチング動作が停止しているときに、スイッチングトランジスタＭ１のスイッチング動作を停止しているときよりも電源電圧ＶＣＣを大きくすることができる。 Further, in the PFC circuit 7, when the switching operation of the switching transistor M1 is stopped, the power supply voltage VCC becomes larger than when the switching operation of the switching transistor M1 is stopped. This makes it possible to further improve the load response. For example, by making the value of the constant current output from the constant current source in the IC 700 smaller than the value of the constant current output from the constant current source of the conventional semiconductor integrated circuit device 101, the switching operation of the itching transistor M1 can be performed. When the switching operation of the switching transistor M1 is stopped, the power supply voltage VCC can be made larger than that when the switching operation is stopped.

ＩＣ７００は、過電圧検出回路７２８及び電流引き抜き回路７２９を備えるので、電源電圧ＶＣＣが過電圧になった際に電源電圧ＶＣＣを低下させることができる。 Since the IC 700 includes an overvoltage detection circuit 728 and a current extraction circuit 729, the power supply voltage VCC can be lowered when the power supply voltage VCC becomes overvoltage.

また、ＩＣ７００を用いた場合、電源電圧ＶＣＣの低下を抑制できるので、キャパシタＣ７の容量を小さくすることができる。したがって、例えばキャパシタＣ７を電解コンデンサではなく安価なセラミックコンデンサにすることができる。 Further, when the IC 700 is used, it is possible to suppress a decrease in the power supply voltage VCC , so that the capacity of the capacitor C7 can be reduced. Therefore, for example, the capacitor C7 can be an inexpensive ceramic capacitor instead of an electrolytic capacitor.

また、キャパシタＣ７の容量を小さくすると、電子機器１に電源を投入したときにキャパシタＣ７の充電時間が短くなるので、電子機器１の起動時間を短くすることができる。 Further, if the capacity of the capacitor C7 is reduced, the charging time of the capacitor C7 is shortened when the power is turned on to the electronic device 1, so that the startup time of the electronic device 1 can be shortened.

１ 電子機器
７ 力率改善回路
７００ ＩＣ
７０５ 過熱保護回路
７０２、７０８、７０９ コンパレータ
７２１ ＡＮＤゲート７２１
７２７ 抑制回路 1 Electronic device 7 Power factor improvement circuit 700 IC
705 Overheat protection circuit 702, 708, 709 Comparator 721 AND Gate 721
727 Suppression circuit

Claims (8)

電源電圧が印加されるように構成される端子を備える半導体集積回路装置であって、
異常を検出するように構成される異常検出回路と、
前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の出力を停止させるように構成される出力停止回路と、
前記異常検出回路によって異常が検出されているときに前記半導体集積回路装置の消費電流を抑制するように構成される抑制回路と、
を備える、半導体集積回路装置。 A semiconductor integrated circuit device having terminals configured to apply a power supply voltage.
Anomaly detection circuit configured to detect anomalies,
An output stop circuit configured to stop the output of the semiconductor integrated circuit device when an abnormality is detected by the abnormality detection circuit, and an output stop circuit.
A suppression circuit configured to suppress the current consumption of the semiconductor integrated circuit device when an abnormality is detected by the abnormality detection circuit.
A semiconductor integrated circuit device. 前記電源電圧が過電圧であることを検出するように構成される過電圧検出回路と、
前記過電圧検出回路によって前記電源電圧の過電圧が検出されているときに前記端子から電流を引き抜くように構成される電流引き抜き回路と、
をさらに備える、請求項１に記載の半導体集積回路装置。 An overvoltage detection circuit configured to detect that the power supply voltage is an overvoltage,
A current drawing circuit configured to draw a current from the terminal when an overvoltage of the power supply voltage is detected by the overvoltage detection circuit.
The semiconductor integrated circuit apparatus according to claim 1. 前記抑制回路は、クロック信号を発振するように構成される発振回路と、前記クロック信号に基づき動作する論理回路と、を含み、
前記異常検出回路によって異常が検出されているときに前記発振回路はディセーブル状態になる、請求項１又は請求項２に記載の半導体集積回路装置。 The suppression circuit includes an oscillation circuit configured to oscillate a clock signal and a logic circuit that operates based on the clock signal.
The semiconductor integrated circuit device according to claim 1 or 2, wherein the oscillation circuit is disabled when an abnormality is detected by the abnormality detection circuit. 請求項１～３のいずれか一項に記載の半導体集積回路装置を備え、
前記半導体集積回路装置の出力に基づき負荷を駆動する、負荷駆動回路。 The semiconductor integrated circuit apparatus according to any one of claims 1 to 3 is provided.
A load drive circuit that drives a load based on the output of the semiconductor integrated circuit device. 前記半導体集積回路装置の出力が停止しているときに、前記半導体集積回路装置の出力を停止していないときよりも前記電源電圧が大きくなる、請求項４に記載の負荷駆動回路。 The load drive circuit according to claim 4, wherein the power supply voltage becomes larger when the output of the semiconductor integrated circuit device is stopped than when the output of the semiconductor integrated circuit device is not stopped. 力率改善回路である、請求項４又は請求項５に記載の負荷駆動回路。 The load drive circuit according to claim 4 or 5, which is a power factor improving circuit. 負荷と、
前記負荷を駆動する請求項４～６のいずれか一項に記載の負荷駆動回路と、
を備える、電子機器。 With the load
The load drive circuit according to any one of claims 4 to 6 for driving the load, and the load drive circuit.
Equipped with electronic devices. 調光及び調色の少なくとも一方が可能な照明機器である、請求項７に記載の電子機器。 The electronic device according to claim 7, which is a lighting device capable of dimming and toning at least one of them.
JP2020169303A 2020-10-05 2020-10-06 Semiconductor integrated circuit device Pending JP2022061347A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020169303A JP2022061347A (en) 2020-10-06 2020-10-06 Semiconductor integrated circuit device
CN202111159057.2A CN114384964A (en) 2020-10-05 2021-09-30 Control circuit for power improving circuit and semiconductor integrated circuit device
US17/491,883 US11705807B2 (en) 2020-10-05 2021-10-01 Control circuit of power factor improvement circuit and semiconductor integrated circuit device
US18/312,807 US20230275507A1 (en) 2020-10-05 2023-05-05 Control Circuit of Power Factor Improvement Circuit and Semiconductor Integrated Circuit Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020169303A JP2022061347A (en) 2020-10-06 2020-10-06 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2022061347A true JP2022061347A (en) 2022-04-18

Family

ID=81206642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020169303A Pending JP2022061347A (en) 2020-10-05 2020-10-06 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2022061347A (en)

Similar Documents

Publication Publication Date Title
TWI580161B (en) Off-line power converter and integrated circuit suitable for use in same
US7339359B2 (en) Terminal for multiple functions in a power supply
JP5056395B2 (en) Switching power supply
JP5099183B2 (en) Start-up circuit
US20160261204A1 (en) Insulated synchronous rectification dc/dc converter
US20080291709A1 (en) Switching power supply apparatus
CN101371621B (en) A protection device for electronic converters, related converter and method
US11705807B2 (en) Control circuit of power factor improvement circuit and semiconductor integrated circuit device
US11735994B2 (en) Integrated circuit and power supply circuit
US20230143191A1 (en) Integrated circuit and power supply circuit
WO2010125751A1 (en) Switching power supply device
CN212486401U (en) Power supply and peripheral circuit for power supply
JP7404666B2 (en) Integrated circuits, power supply circuits
CN110401347B (en) DC power supply device
US10164513B1 (en) Method of acquiring input and output voltage information
JP4111326B2 (en) Switching power supply
JP2022061347A (en) Semiconductor integrated circuit device
CN111937287A (en) Integrated circuit and power supply circuit
US20240072661A1 (en) Switching control circuit and power supply circuit
JP2022060692A (en) Control circuit for power factor enhancement circuit
KR20000015607A (en) Over power protection circuit of a monitor
JP2011010422A (en) Switching power supply device
JP2003348846A (en) Power circuit
JP5401045B2 (en) Power circuit
KR20050108281A (en) Switching mode power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240626