JP2022060920A - Control unit for three-level power converter - Google Patents
Control unit for three-level power converter Download PDFInfo
- Publication number
- JP2022060920A JP2022060920A JP2020168688A JP2020168688A JP2022060920A JP 2022060920 A JP2022060920 A JP 2022060920A JP 2020168688 A JP2020168688 A JP 2020168688A JP 2020168688 A JP2020168688 A JP 2020168688A JP 2022060920 A JP2022060920 A JP 2022060920A
- Authority
- JP
- Japan
- Prior art keywords
- harmonic
- phase
- voltage
- generator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007935 neutral effect Effects 0.000 description 20
- 238000004364 calculation method Methods 0.000 description 17
- 239000004480 active ingredient Substances 0.000 description 9
- 238000004088 simulation Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本開示は、３レベル電力変換器の制御装置に関する。 The present disclosure relates to a control device for a three-level power converter.
従来、直流電力を交流電力に変換するＮＰＣ（Neutral-Point-Clamped）方式（中性点クランプ方式）の３レベル電力変換器が知られている。ＮＰＣ方式の３レベル電力変換器では、コンデンサによって直流電圧を高電位側と低電位側とに均等に分割し、高電位側直流電圧と低電位側直流電圧とを均等に保持する中性点電位制御が必要になる。 Conventionally, an NPC (Neutral-Point-Clamped) type (neutral point clamp method) three-level power converter that converts direct current power into AC power is known. In the NPC type 3-level power converter, the DC voltage is evenly divided into the high potential side and the low potential side by a capacitor, and the neutral point potential that holds the high potential side DC voltage and the low potential side DC voltage evenly. Control is needed.
特開２０１３－２５５３１７号公報（特許文献１）は、偶数次調波を出力電圧指令に加算することにより、高電位側直流電圧と低電位側直流電圧とのアンバランスを抑制する制御装置を開示している。 Japanese Unexamined Patent Publication No. 2013-255317 (Patent Document 1) discloses a control device that suppresses an imbalance between a high potential side DC voltage and a low potential side DC voltage by adding an even-order harmonic to an output voltage command. are doing.
３レベル電力変換器の出力電圧に対する出力電流の位相は変動し得る。特許文献１に記載の技術では、出力電圧指令に加算される偶数次調波の位相が一定である。そのため、出力電流の位相が変動したときに、高電位側直流電圧と低電位側直流電圧とのアンバランスを十分に抑制できない。
The phase of the output current with respect to the output voltage of the three-level power converter can fluctuate. In the technique described in
本開示は、上記課題を解決するためになされたものであって、出力電流の位相が変動した場合であっても、高電位側直流電圧と低電位側直流電圧とのアンバランスを抑制できる３レベル電力変換器の制御装置を提供することを目的とする。 The present disclosure has been made to solve the above problems, and even when the phase of the output current fluctuates, the imbalance between the high potential side DC voltage and the low potential side DC voltage can be suppressed 3 It is an object of the present invention to provide a control device for a level power converter.
本開示に係る制御装置は、３レベルの直流電圧を交流電圧に変換する複数のスイッチング素子を含む３レベル電力変換器の制御装置である。制御装置は、３レベル電力変換器の出力電圧指令を補正する補正回路と、補正回路によって補正された出力電圧指令に応じて複数のスイッチング素子を制御する制御回路とを備える。補正回路は、３レベル電力変換器の基本波の偶数次調波を生成する少なくとも１つの生成器と、偶数次調波を出力電圧指令に加算する加算器とを含む。少なくとも１つの生成器は、３レベル電力変換器の出力電流から抽出された有効成分を出力電流から抽出された無効成分で除算した値の逆正接だけ基本波に対して位相がずれるように、偶数次調波の位相を決定する。 The control device according to the present disclosure is a control device for a three-level power converter including a plurality of switching elements that convert a three-level DC voltage into an AC voltage. The control device includes a correction circuit that corrects the output voltage command of the three-level power converter, and a control circuit that controls a plurality of switching elements according to the output voltage command corrected by the correction circuit. The correction circuit includes at least one generator that generates even-ordered harmonics of the fundamental wave of the three-level power converter, and an adder that adds even-ordered tuning to the output voltage command. At least one generator is even so that the active component extracted from the output current of the three-level power converter is out of phase with respect to the fundamental by the inverse positive tangent of the value obtained by dividing the active component extracted from the output current by the invalid component extracted from the output current. Determine the phase of the next harmonic.
本開示によれば、出力電流の位相が変動した場合であっても、高電位側直流電圧と低電位側直流電圧とのアンバランスを抑制できる。 According to the present disclosure, even when the phase of the output current fluctuates, the imbalance between the high potential side DC voltage and the low potential side DC voltage can be suppressed.
以下、図面を参照しつつ、本開示の実施の形態について説明する。以下図中の同一または相当部分には同一符号を付してその説明は原則的には繰り返さないものとする。なお、以下で説明される実施の形態および変形例は、適宜選択的に組み合わされてもよい。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. In principle, the same or corresponding parts in the following figures are designated by the same reference numerals and the explanations will not be repeated. The embodiments and modifications described below may be selectively combined as appropriate.
［実施の形態１］
＜３レベル電力変換器の全体構成＞
図１は、実施の形態１に係る３レベル電力変換器１の全体構成を示す図である。図１に示されるように、３レベル電力変換器１は、制御装置１００と、直流回路２００と、スイッチング回路３００と、変流器３Ｕ，３Ｖ，３Ｗとを備える。
[Embodiment 1]
<Overall configuration of 3-level power converter>
FIG. 1 is a diagram showing the overall configuration of the three-
直流回路２００は、高電位端子Ｔ１と、低電位端子Ｔ２と、コンデンサＣ１，Ｃ２とを含む。
The
高電位端子Ｔ１は、図示しない直流電源の正極に接続される。低電位端子Ｔ２は、直流電源の負極に接続される。これにより、低電位端子Ｔ２は、高電位端子Ｔ１よりも低電位となる。 The high potential terminal T1 is connected to a positive electrode of a DC power supply (not shown). The low potential terminal T2 is connected to the negative electrode of the DC power supply. As a result, the low-potential terminal T2 has a lower potential than the high-potential terminal T1.
コンデンサＣ１，Ｃ２は、高電位端子Ｔ１と低電位端子Ｔ２との間に直列に接続される。コンデンサＣ１，Ｃ２は、高電位端子Ｔ１と低電位端子Ｔ２との間の直流電圧を、高電位側の電圧Ｖ１と低電位側の電圧Ｖ２とに分圧する。コンデンサＣ１とコンデンサＣ２とは、中性点Ｎで互いに接続される。 The capacitors C1 and C2 are connected in series between the high potential terminal T1 and the low potential terminal T2. The capacitors C1 and C2 divide the DC voltage between the high potential terminal T1 and the low potential terminal T2 into the voltage V1 on the high potential side and the voltage V2 on the low potential side. The capacitor C1 and the capacitor C2 are connected to each other at the neutral point N.
スイッチング回路３００は、直流回路２００における３レベルの直流電圧を三相（Ｕ相，Ｖ相，Ｗ相）交流電圧に変換して、三相交流電圧を負荷５に供給する。スイッチング回路３００によって生成される三相交流電圧の各々は、高電位端子Ｔ１の電位、中性点Ｎの電位、低電位端子Ｔ２の電位、中性点Ｎの電位、高電位端子Ｔ１の電位、・・・の順で変化する３レベルの交流電圧である。
The
スイッチング回路３００は、スイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗを含む。スイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗは、たとえば、ゲート信号によってオン、オフ可能なＩＧＢＴなどの自己消弧形半導体素子と逆並列接続ダイオードとによって構成されるスイッチングデバイスである。
The
スイッチング素子Ｓ１Ｕ～Ｓ４Ｕは、直流電圧をＵ相の交流電圧に変換する３レベルインバータを構成する。スイッチング素子Ｓ１Ｖ～Ｓ４Ｖは、直流電圧をＶ相の交流電圧に変換する３レベルインバータを構成する。スイッチング素子Ｓ１Ｗ～Ｓ４Ｗは、直流電圧をＷ相の交流電圧に変換する３レベルインバータを構成する。 The switching elements S1U to S4U constitute a three-level inverter that converts a DC voltage into a U-phase AC voltage. The switching elements S1V to S4V constitute a three-level inverter that converts a DC voltage into a V-phase AC voltage. The switching elements S1W to S4W constitute a three-level inverter that converts a DC voltage into a W-phase AC voltage.
図１には、Ｔ型ＮＰＣ（Advanced Neutral-Point-Clamped）方式に従った３レベルインバータが示される。すなわち、スイッチング素子Ｓ１Ｕ，Ｓ２Ｕは、高電位端子Ｔ１と低電位端子Ｔ２との間に直列に接続される。スイッチング素子Ｓ１Ｕ，Ｓ２Ｕの接続点２Ｕと中性点Ｎとの間には、スイッチング素子Ｓ３Ｕ，Ｓ４Ｕが、互いに逆の耐圧方向に制御できる方向に直列接続されている。同様に、スイッチング素子Ｓ１Ｖ，Ｓ２Ｖは、高電位端子Ｔ１と低電位端子Ｔ２との間に直列に接続される。スイッチング素子Ｓ１Ｖ，Ｓ２Ｖの接続点２Ｖと中性点Ｎとの間には、スイッチング素子Ｓ３Ｖ，Ｓ４Ｖが、互いに逆の耐圧方向に制御できる方向に直列接続されている。スイッチング素子Ｓ１Ｗ，Ｓ２Ｗは、高電位端子Ｔ１と低電位端子Ｔ２との間に直列に接続される。スイッチング素子Ｓ１Ｗ，Ｓ２Ｗの接続点２Ｖと中性点Ｎとの間には、スイッチング素子Ｓ３Ｗ，Ｓ４Ｗが、互いに逆の耐圧方向に制御できる方向に直列接続されている。
FIG. 1 shows a three-level inverter according to a T-type NPC (Advanced Neutral-Point-Clamped) method. That is, the switching elements S1U and S2U are connected in series between the high potential terminal T1 and the low potential terminal T2. The switching elements S3U and S4U are connected in series between the
接続点２Ｕ，２Ｖ，２ＷからＵ相，Ｖ相，Ｗ相の交流電力が負荷５にそれぞれ出力される。
AC power of U phase, V phase, and W phase is output to the
接続点２Ｕの電位は、スイッチング素子Ｓ１Ｕ～Ｓ４Ｕの状態に応じて、高電位端子Ｔ１の電位、中性点Ｎの電位、低電位端子Ｔ２の電位のいずれかをとる。たとえば、スイッチング素子Ｓ１Ｕ，Ｓ４Ｕがオンであり、スイッチング素子Ｓ２Ｕ，Ｓ３Ｕがオフであるとき、接続点２Ｕの電位は、高電位端子Ｔ１の電位となる。スイッチング素子Ｓ１Ｕ，Ｓ４Ｕがオフであり、スイッチング素子Ｓ２Ｕ，Ｓ３Ｕがオンであるとき、接続点２Ｕの電位は、低電位端子Ｔ２の電位となる。スイッチング素子Ｓ１Ｕ，Ｓ２Ｕがオフであり、スイッチング素子Ｓ３Ｕ，Ｓ４Ｕがオンであるとき、接続点２Ｕの電位は、中性点Ｎの電位となる。
The potential of the
同様に、接続点２Ｖの電位は、スイッチング素子Ｓ１Ｖ～Ｓ４Ｖの状態に応じて、高電位端子Ｔ１の電位、中性点Ｎの電位、低電位端子Ｔ２の電位のいずれかをとる。接続点２Ｗの電位は、スイッチング素子Ｓ１Ｗ～Ｓ４Ｗの状態に応じて、高電位端子Ｔ１の電位、中性点Ｎの電位、低電位端子Ｔ２の電位のいずれかをとる。
Similarly, the potential of the
変流器３Ｕ，３Ｖ，３Ｗは、接続点２Ｕ，２Ｖ，２Ｗと負荷５との間にそれぞれ設けられる。変流器３Ｕ，３Ｖ，３Ｗは、接続点２Ｕ，２Ｖ，２Ｗから負荷５に流出する出力電流ｉｕ，ｉｖ，ｉｗの値をそれぞれ測定する。変流器３Ｕ，３Ｖ，３Ｗは、測定した出力電流ｉｕ，ｉｖ，ｉｗの値を制御装置１００に出力する。
制御装置１００は、スイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗの各々をＰＷＭ（Pulse Width Modulation）制御することにより、接続点２Ｕ，２Ｖ，２ＷからＵ相，Ｖ相，Ｗ相の交流電力を出力させる。図１に示されるように、制御装置１００は、補正回路１０と、ＰＷＭ制御回路４０とを備える。
The
補正回路１０は、３レベル電力変換器１の出力電圧指令Ｖｕ，Ｖｖ，Ｖｗを補正する。出力電圧指令Ｖｕは、Ｕ相の出力電圧指令であり、制御装置１００が記憶する位相θの正弦波sinθに同期した信号である。出力電圧指令Ｖｖは、Ｖ相の出力電圧指令であり、出力電圧指令Ｖｕに対して１２０°遅れた信号である。出力電圧指令Ｖｗは、Ｗ相の出力電圧指令であり、出力電圧指令Ｖｕに対して１２０°進んだ信号である。
The
ＰＷＭ制御回路４０は、補正回路１０によって補正された出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに応じてスイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗを制御する。具体的には、ＰＷＭ制御回路４０は、補正された出力電圧指令Ｖｕ，Ｖｖ，Ｖｗと搬送波信号とを比較することにより、スイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗのオン／オフをそれぞれＰＷＭ制御する。
The
＜参考形態に係る制御装置＞
実施の形態１に係る制御装置１００の内部構成を説明する前に、図２を参照して、参考形態に係る制御装置の構成について説明する。
<Control device according to the reference form>
Before explaining the internal configuration of the
図２は、参考形態に係る制御装置９００の構成を示す図である。図２に示されるように、制御装置９００は、演算部９１と、極性判定器９２と、正弦波発生器９３と、減算器９４と、アンプ９５と、乗算器９６と、加算器９７～９９と、ＰＷＭ制御回路４０とを備える。以下、図１に示す３レベル電力変換器１において制御装置１００の代わりに制御装置９００を適用したと仮定したときの、制御装置９００の各構成の動作について説明する。
FIG. 2 is a diagram showing the configuration of the
演算部９１は、出力電圧指令Ｖｕ，Ｖｖ，Ｖｗと出力電流ｉｕ，ｉｖ，ｉｗとに基づいて、３レベル電力変換器１から出力される無効電力を演算し、演算結果を出力する。演算部９１から出力される無効電力は、出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに対して出力電流ｉｕ，ｉｖ，ｉｗの位相が遅れているとき（つまり、誘導負荷に応じて遅れ無効電力を出力しているとき）、正となるように定義されている。演算部９１から出力される無効電力は、出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに対して出力電流ｉｕ，ｉｖ，ｉｗの位相が進んでいるとき（つまり、容量負荷に応じて進み無効電力を出力しているとき）、負となるように定義されている。
The
演算部９１は、たとえば、出力電圧指令と同じ位相の正弦波を用いて、出力電流ｉｕ，ｉｖ，ｉｗをｄｑ変換することにより、無効電力を演算すればよい。
The
極性判定器９２は、演算部９１から出力される無効電力の値の正負の判定結果を出力する。極性判定器９２は、無効電力の値が正であるとき（つまり、誘導負荷に応じて遅れ無効電力を出力しているとき）、判定結果「１」を出力する。極性判定器９２は、無効電力の値が負であるとき（つまり、容量負荷に応じて進み無効電力を出力しているとき）、判定結果「－１」を出力する。
The
正弦波発生器９３は、３レベル電力変換器１の基本波の偶数（２ｎ）倍の周波数を有する偶数次調波（sin（２ｎθ））を発生させる。正弦波発生器９３は、発生させた偶数次調波に対して、極性判定器９２から出力される判定結果を乗算し、判定結果が乗算された偶数次調波を出力する。正弦波発生器９３から出力される偶数次調波の位相は、基本波の位相と同じである。
The
なお、３レベル電力変換器１の基本波は、制御装置１００が記憶する位相θの正弦波ｓｉｎθに同期する。すなわち、基本波は、Ｕ相の出力電圧指令Ｖｕと同期する。
The fundamental wave of the three-
減算器９４は、３レベル電力変換器１における電圧Ｖ１と電圧Ｖ２との偏差（Ｖ１－Ｖ２）を演算する。電圧Ｖ１および電圧Ｖ２の値は、図示しない電圧検出器によって検出され、減算器９４に入力される。減算器９４によって演算された偏差は、電圧Ｖ１と電圧Ｖ２とのアンバランスの度合いを示す。
The
アンプ９５は、減算器９４によって演算された偏差に予め定められたゲインＫを乗算し、乗算結果を出力する。
The
乗算器９６は、正弦波発生器９３から出力される偶数次調波とアンプ９５の出力とを乗算し、偶数次調波の振幅を調整する。
The
乗算器９６は、電圧Ｖ１と電圧Ｖ２との大小関係に応じて、偶数次調波の符号を切り替える。アンプ９５の出力の符号は、電圧Ｖ１と電圧Ｖ２との大小関係に応じて、変化する。具体的には、電圧Ｖ１＞電圧Ｖ２の場合、アンプ９５の出力は正となる。電圧Ｖ１＜電圧Ｖ２の場合、アンプ９５の出力は負となる。そのため、乗算器９６は、電圧Ｖ１＞電圧Ｖ２の場合、正弦波発生器９３から出力される偶数次調波の符号を反転させない。乗算器９６は、電圧Ｖ１＜電圧Ｖ２の場合、正弦波発生器９３から出力される偶数次調波の符号を反転させる。
The
加算器９７～９９は、Ｕ相，Ｖ相，Ｗ相の出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに乗算器９６の出力を加算することにより、出力電圧指令Ｖｕ，Ｖｖ，Ｖｗを補正する。
The
ＰＷＭ制御回路４０は、加算器９７～９９によって補正された出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに応じてスイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗをそれぞれ制御する。
The
３レベル電力変換器１において制御装置１００の代わりに参考形態に係る制御装置９００を適用すると、進み無効電力か遅れ無効電力かに応じて偶数次調波の符号が決定され、当該偶数次調波が出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに加算される。
When the
＜参考形態に係る制御装置を適用したときの問題点＞
次に、図２に示す参考形態に係る制御装置９００を３レベル電力変換器１に適用したときの問題点について説明する。
<Problems when applying the control device according to the reference mode>
Next, problems when the
出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに加算される偶数次調波の振幅（大きさ）をΔｈとし、偶数次調波の次数をｈとし、基本波に対する偶数次調波の位相差をφｈとすると、出力電圧は以下の式で表される。 Let Δh be the amplitude (magnitude) of the even-order harmonics added to the output voltage commands Vu, Vv, Vw, h be the order of the even-order harmonics, and φh be the phase difference of the even-order harmonics with respect to the fundamental wave. , The output voltage is expressed by the following equation.
式（１）は、Ｕ相の出力電圧ｋｕを示す。式（２）は、Ｖ相の出力電圧ｋｖを示す。式（３）は、Ｗ相の出力電圧ｋｗを示す。出力電圧ｋｕ，ｋｖ，ｋｗは、ＰＷＭ制御回路４０に入力される、補正後の出力電圧指令に対応する。
Equation (1) represents the U-phase output voltage ku. Equation (2) shows the output voltage kv of the V phase. Equation (3) shows the output voltage kW of the W phase. The output voltages ku, kv, and kw correspond to the corrected output voltage commands input to the
負荷５の構成および状態に応じて、３レベル電力変換器１から出力される電力のうち無効電力と有効電力との割合が変動し得る。無効電力と有効電力との割合は、出力電圧に対する出力電流の位相に依存する。
The ratio of the reactive power and the active power in the power output from the three-
図３は、Ｕ相の出力電圧波形および出力電流波形の一例を示す図である。出力電圧と出力電流との位相が一致する場合、有効電力のみが出力される。出力電圧に対して出力電流の位相が９０°ずれている場合、無効電力のみが出力される。無効電力および有効電力を出力している場合、無効電力と有効電力との割合に応じて、出力電圧に対する出力電流の位相が変化する。 FIG. 3 is a diagram showing an example of a U-phase output voltage waveform and an output current waveform. If the phase of the output voltage and the output current match, only the active power is output. If the phase of the output current is 90 ° out of phase with the output voltage, only the reactive power is output. When the reactive power and the active power are output, the phase of the output current with respect to the output voltage changes according to the ratio of the reactive power and the active power.
また、３レベル電力変換器１に接続される負荷５の構成によって、出力電流に逆相電流成分（以下、「逆相成分」とも称する。）が生じうる。たとえば、負荷５が一般家庭の電源のように三相から二相を取る結線で構成されている場合、逆相成分が容易に発生する。さらにフリッカ成分が含まれると、逆相フリッカ成分が生じる。
Further, depending on the configuration of the
出力電流に含まれる正相電流成分（以下、「正相成分」とも称する。）の振幅（大きさ）をＩｐ、正相成分の位相をφｐ、出力電流に含まれる逆相成分の振幅（大きさ）をＩｎ、逆相成分の位相をφｎとすると、出力電流は以下の式で表される。 The amplitude (magnitude) of the positive phase current component (hereinafter, also referred to as “positive phase component”) included in the output current is Ip, the phase of the positive phase component is φp, and the amplitude (large) of the negative phase component included in the output current. The output current is expressed by the following equation, where In and the phase of the opposite phase component is φn.
式（４）は、Ｕ相の出力電流ｉｕを示す。式（５）は、Ｖ相の出力電流ｉｖを示す。式（６）は、Ｗ相の出力電流ｉｗを示す。 Equation (4) represents the U-phase output current iu. Equation (5) represents the V-phase output current iv. Equation (6) shows the output current iw of the W phase.
図４は、偶数次調波として２次調波（つまり、ｈ＝２）を出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに加算したときの、図１に示す直流回路２００およびスイッチング回路３００のモデルを用いたシミュレーション結果を示す図である。
FIG. 4 uses the model of the
図４には、出力電流が逆相成分のみであると仮定したときの（つまり、Ｉｐ＝０）、電圧Ｖ１と電圧Ｖ２との偏差の抑制能力が示される。図４に示されるグラフにおいて、横軸は、基本波に対する２次調波の位相差φｈを示し、縦軸は、電圧Ｖ１と電圧Ｖ２との偏差の抑制能力を示す。抑制能力の絶対値が大きいほど、電圧Ｖ１と電圧Ｖ２との偏差がより抑制されている。 FIG. 4 shows the ability to suppress the deviation between the voltage V1 and the voltage V2 when the output current is assumed to be only the reverse phase component (that is, Ip = 0). In the graph shown in FIG. 4, the horizontal axis indicates the phase difference φh of the secondary harmonic with respect to the fundamental wave, and the vertical axis indicates the ability to suppress the deviation between the voltage V1 and the voltage V2. The larger the absolute value of the suppression ability, the more the deviation between the voltage V1 and the voltage V2 is suppressed.
図４には、出力電圧に対する逆相成分の位相φｎ＝－９０°，－６０°，－３０°，０°のときの波形が示される。位相φｎ＝－９０°の波形は、無効電力のみを出力しているときに対応している。位相φｎ＝０°の波形は、有効電力のみを出力しているときに対応している。位相φｎ＝－６０°の波形は、無効電力と有効電力とを出力し、無効電力が有効電力よりも大きいときに対応している。位相φｎ＝－３０°の波形は、無効電力と有効電力とを出力し、有効電力が無効電力よりも大きいときに対応している。 FIG. 4 shows waveforms when the phase of the antiphase component with respect to the output voltage is φn = −90 °, −60 °, −30 °, and 0 °. The waveform with the phase φn = −90 ° corresponds to the case where only the reactive power is output. The waveform with the phase φn = 0 ° corresponds to the case where only the active power is output. The waveform with the phase φn = −60 ° outputs the reactive power and the active power, and corresponds to the case where the reactive power is larger than the active power. The waveform with the phase φn = −30 ° outputs the active power and the active power, and corresponds to the case where the active power is larger than the active power.
図２に示す制御装置９００では、偶数次調波の位相は、基本波の位相と同じである。すなわち、基本波に対する２次調波の位相差φｈは、図４中の破線５０で示されるように、０°に固定される。そのため、位相φｎ＝－９０°のとき、つまり、無効電力のみを出力しているときには、電圧Ｖ１と電圧Ｖ２とのアンバランスを抑制できる。しかしながら、有効電力の割合が増えるにつれて、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が低下する。
In the
したがって、図２に示す制御装置９００を３レベル電力変換器１に適用したとき、有効電力の割合が増えるように出力電圧に対する出力電流の位相が変動すると、電圧Ｖ１と電圧Ｖ２とのアンバランスを十分に抑制できなくなる。
Therefore, when the
＜本実施の形態に係る制御装置の構成＞
図５は、実施の形態１に係る制御装置１００の内部構成を示す図である。図５に示されるように、補正回路１０は、演算部１１と、逆正接算出器１２と、生成器１３～１６と、加算器１７～１９と、減算器２０と、調整器２１と、加算器２３～２５とを含む。
<Configuration of control device according to this embodiment>
FIG. 5 is a diagram showing an internal configuration of the
演算部１１は、変流器３Ｕ，３Ｖ，３Ｗによって測定された出力電流ｉｕ，ｉｖ，ｉｗの値に基づいて、出力電流のうちの無効成分Ｘと有効成分Ｙとを演算する。無効成分Ｘは、無効電力に対応する成分である。有効成分Ｙは、有効電力に対応する成分である。
The
演算部１１は、たとえば三相二相変換などの公知の演算方法を用いて、出力電流ｉｕ，ｉｖ，ｉｗから無効成分Ｘおよび有効成分Ｙを演算すればよい。
The
たとえば、演算部１１は、以下の式（７）に従って、出力電流ｉｕ，ｉｖ，ｉｗを交流電流ｉα，ｉβに三相二相変換する。
For example, the
次に、交流電流ｉα，ｉβを以下の式（８）に従ってｄｑ変換する。ｄｑ変換により得られるｄ軸成分ｉｄおよびｑ軸成分ｉｑは、出力電流の有効成分Ｙおよび出力電流の無効成分Ｘをそれぞれ示す。 Next, the alternating currents iα and iβ are dq-converted according to the following equation (8). The d-axis component id and the q-axis component iq obtained by the dq conversion indicate the active component Y of the output current and the invalid component X of the output current, respectively.
演算部１１は、演算結果である無効成分Ｘおよび有効成分Ｙを逆正接算出器１２に出力する。
The
逆正接算出器１２は、有効成分Ｙを無効成分Ｘで除算した値の逆正接Ｐ（＝arctan（Ｙ／Ｘ））を算出する。
The inverse
生成器１３～１６は、３レベル電力変換器１の基本波の偶数次調波として、２次調波，４次調波，８次調波および６次調波をそれぞれ生成する。生成器１３～１６は、有効成分Ｙを無効成分Ｘで除算した値の逆正接Ｐだけ基本波に対して位相がずれるように、偶数次調波の位相を決定する。
The
生成器１３は、余弦算出器３０と、正弦算出器３１と、正弦波発生器１３ａと、余弦波発生器１３ｂと，加算器１３ｃと、アンプ１３ｄとを有する。
The
余弦算出器３０は、逆正接Ｐに対する余弦（cosＰ）を算出する。正弦算出器３１は、逆正接Ｐに対する正弦（sinＰ）を算出する。
The
正弦波発生器１３ａは、基本波の２倍の周波数を有する正弦波（sin（２θ））を発生させる。正弦波発生器１３ａは、発生させた正弦波に対して、余弦算出器３０から出力されるcosＰを乗算し、cosＰが乗算された正弦波（cosＰ*sin（２θ））を出力する。
The
余弦波発生器１３ｂは、基本波の２倍の周波数を有する余弦波（cos（２θ））を発生させる。余弦波発生器１３ｂは、発生させた余弦波に対して、正弦算出器３１から出力されるsinＰを乗算し、sinＰが乗算された余弦波（sinＰ*cos（２θ））を出力する。
The
加算器１３ｃは、正弦波発生器１３ａから出力される正弦波（cosＰ*sin（２θ））と余弦波発生器１３ｂから出力される余弦波（sinＰ*cos（２θ））とを加算する。加算器１３ｃから出力される波は、以下の式（９）においてｈに２を代入した三角関数で表され、基本波に対して逆正接Ｐだけ位相のずれた２次調波となる。具体的には、加算器１３ｃから出力される波は、基本波に対して逆正接Ｐだけ進んだ２次調波となる。
cosＰ*sin（ｈθ）＋sinＰ*cos（ｈθ）
＝｛sin(Ｐ＋ｈθ)－sin(Ｐ－ｈθ)｝／２＋｛sin(Ｐ＋ｈθ)＋sin(Ｐ－ｈθ)｝／２
＝sin（Ｐ＋ｈθ）
＝sin（ｈθ＋Ｐ） 式（９）。
The
cosP * sin (hθ) + sinP * cos (hθ)
= {Sin (P + hθ) -sin (P-hθ)} / 2 + {sin (P + hθ) + sin (P-hθ)} / 2
= Sin (P + hθ)
= Sin (hθ + P) Equation (9).
アンプ１３ｄは、加算器１３ｃから出力される２次調波（sin（２θ＋Ｐ））に、負荷５の構成に応じて予め定められたゲインＫ２を乗算し、乗算結果を出力する。
The
生成器１４は、生成器１３と比較して、正弦波発生器１３ａ、余弦波発生器１３ｂ，加算器１３ｃおよびアンプ１３ｄの代わりに、正弦波発生器１４ａ、余弦波発生器１４ｂ，減算器１４ｃおよびアンプ１４ｄをそれぞれ有する点で相違する。
Compared with the
正弦波発生器１４ａは、基本波の４倍の周波数を有する正弦波（sin（４θ））を発生させる。正弦波発生器１４ａは、発生させた正弦波に対して、余弦算出器３０から出力されるcosＰを乗算し、cosＰが乗算された正弦波（cosＰ*sin（４θ））を出力する。
The
余弦波発生器１４ｂは、基本波の４倍の周波数を有する余弦波（cos（４θ））を発生させる。余弦波発生器１４ｂは、発生させた余弦波に対して、正弦算出器３１から出力されるsinＰを乗算し、sinＰが乗算された余弦波（sinＰ*cos（４θ））を出力する。
The
減算器１４ｃは、正弦波発生器１４ａから出力される正弦波（cosＰ*sin（４θ））から、余弦波発生器１３ｂから出力される余弦波（sinＰ*cos（４θ））を減算する。減算器１４ｃから出力される波は、以下の式（１０）に示されるように、基本波に対して逆正接Ｐだけ位相のずれた４次調波となる。具体的には、減算器１４ｃから出力される波は、基本波に対して逆正接Ｐだけ遅れた４次調波となる。
cosＰ*sin（４θ）－sinＰ*cos（４θ）
＝｛sin(Ｐ＋４θ)－sin(Ｐ－４θ)｝／２－｛sin(Ｐ＋４θ)＋sin(Ｐ－４θ)｝／２
＝－sin（Ｐ－４θ）
＝sin（４θ－Ｐ） 式（１０）。
The
cosP * sin (4θ) -sinP * cos (4θ)
= {Sin (P + 4θ) -sin (P-4θ)} / 2- {sin (P + 4θ) + sin (P-4θ)} / 2
= -Sin (P-4θ)
= Sin (4θ-P) Equation (10).
アンプ１４ｄは、減算器１４ｃから出力される４次調波（sin（４θ－Ｐ））に、負荷５の構成に応じて予め定められたゲインＫ３を乗算し、乗算結果を出力する。
The
生成器１５は、生成器１３と比較して、正弦波発生器１３ａ、余弦波発生器１３ｂ，加算器１３ｃおよびアンプ１３ｄの代わりに、正弦波発生器１５ａ、余弦波発生器１５ｂ，加算器１５ｃおよびアンプ１５ｄをそれぞれ有する点で相違する。
Compared with the
正弦波発生器１５ａは、基本波の８倍の周波数を有する正弦波（sin（８θ））を発生させる。正弦波発生器１５ａは、発生させた正弦波に対して、余弦算出器３０から出力されるcosＰを乗算し、cosＰが乗算された正弦波（cosＰ*sin（８θ））を出力する。
The
余弦波発生器１５ｂは、基本波の８倍の周波数を有する余弦波（cos（８θ））を発生させる。余弦波発生器１５ｂは、発生させた余弦波に対して、正弦算出器３１から出力されるsinＰを乗算し、sinＰが乗算された余弦波（sinＰ*cos（８θ））を出力する。
The
加算器１５ｃは、正弦波発生器１５ａから出力される正弦波（cosＰ*sin（８θ））と余弦波発生器１５ｂから出力される余弦波（sinＰ*cos（８θ））とを加算する。加算器１５ｃから出力される波は、上記の式（９）においてｈに８を代入した三角関数で表され、基本波に対して逆正接Ｐだけ位相のずれた８次調波となる。具体的には、加算器１５ｃから出力される波は、基本波に対して逆正接Ｐだけ進んだ８次調波（sin（８θ＋Ｐ））となる。
The
アンプ１５ｄは、加算器１５ｃから出力される８次調波（sin（８θ＋Ｐ））に、負荷５の構成に応じて予め定められたゲインＫ４を乗算し、乗算結果を出力する。
The
生成器１６は、生成器１３と比較して、正弦波発生器１３ａ、余弦波発生器１３ｂ，加算器１３ｃおよびアンプ１３ｄの代わりに、正弦波発生器１６ａ、余弦波発生器１６ｂ，加算器１６ｃおよびアンプ１６ｄをそれぞれ有する点で相違する。
Compared with the
正弦波発生器１６ａは、基本波の６倍の周波数を有する正弦波（sin（６θ））を発生させる。正弦波発生器１６ａは、発生させた正弦波に対して、余弦算出器３０から出力されるcosＰを乗算し、cosＰが乗算された正弦波（cosＰ*sin（６θ））を出力する。
The
余弦波発生器１６ｂは、基本波の６倍の周波数を有する余弦波（cos（６θ））を発生させる。余弦波発生器１６ｂは、発生させた余弦波に対して、正弦算出器３１から出力されるsinＰを乗算し、sinＰが乗算された余弦波（sinＰ*cos（６θ））を出力する。
The
加算器１６ｃは、正弦波発生器１６ａから出力される正弦波（cosＰ*sin（６θ））と余弦波発生器１６ｂから出力される余弦波（sinＰ*cos（６θ））とを加算する。加算器１６ｃから出力される波は、上記の式（９）においてｈに６を代入した三角関数で表され、基本波に対して逆正接Ｐだけ位相のずれた６次調波となる。具体的には、加算器１６ｃから出力される波は、基本波に対して逆正接Ｐだけ進んだ６次調波（sin（６θ＋Ｐ））となる。
The
アンプ１６ｄは、加算器１６ｃから出力される６次調波（sin（６θ＋Ｐ））に、負荷５の構成に応じて予め定められたゲインＫ５を乗算し、乗算結果を出力する。
The
加算器１７は、生成器１５から出力される８次調波に生成器１６から出力される６次調波を加算する。加算器１８は、生成器１４から出力される４次調波に加算器１７の出力を加算する。加算器１９は、生成器１３から出力される２次調波に加算器１８の出力を加算する。加算器１９は、生成器１３～１６からそれぞれ出力される２次調波、４次調波、８次調波および６次調波の和を出力する。
The
減算器２０は、３レベル電力変換器１における電圧Ｖ１と電圧Ｖ２との偏差（Ｖ１－Ｖ２）を演算する。電圧Ｖ１および電圧Ｖ２の値は、図示しない電圧検出器によって検出され、減算器２０に入力される。減算器２０によって演算された偏差は、電圧Ｖ１と電圧Ｖ２とのアンバランスの度合いを示す。
The
調整器２１は、減算器２０によって演算された偏差に基づいて、加算器１９から出力される２次調波、４次調波、８次調波および６次調波の振幅を調整する。
The
さらに、調整器２１は、電圧Ｖ１と電圧Ｖ２との大小関係に応じて、加算器１９から出力される２次調波、４次調波、８次調波および６次調波の符号を切り替える。具体的には、調整器２１は、電圧Ｖ１＞電圧Ｖ２の場合、２次調波、４次調波、８次調波および６次調波の符号を反転させない。調整器２１は、電圧Ｖ１＜電圧Ｖ２の場合、２次調波、４次調波、８次調波および６次調波の符号を反転させる。
Further, the
調整器２１は、アンプ２１ａと、乗算器２１ｂとを有する。アンプ２１ａは、減算器２０から出力された偏差に予め定められたゲインＫ１を乗算する。乗算器２１ｂは、アンプ２１ａの出力と加算器１９の出力とを乗算する。このようにして、調整器２１は、電圧Ｖ１と電圧Ｖ２との偏差（Ｖ１－Ｖ２）と予め定められたゲインＫ１との積を２次調波、４次調波、８次調波および６次調波に乗算する。
The
加算器２３～２５は、Ｕ相，Ｖ相，Ｗ相の出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに調整器２１の出力を加算することにより、出力電圧指令Ｖｕ，Ｖｖ，Ｖｗを補正する。
The
ＰＷＭ制御回路４０は、加算器２３～２５によって補正された出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに応じてスイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗを制御する。
The
＜作用・効果＞
以上のように、本実施の形態に係る制御装置１００は、補正回路１０と、ＰＷＭ制御回路４０とを備える。補正回路１０は、３レベル電力変換器１の出力電圧指令Ｖｕ，Ｖｖ，Ｖｗを補正する。ＰＷＭ制御回路４０は、補正回路１０によって補正された出力電圧指令に応じてスイッチング素子Ｓ１Ｕ～Ｓ４Ｕ，Ｓ１Ｖ～Ｓ４Ｖ，Ｓ１Ｗ～Ｓ４Ｗを制御する。
<Action / effect>
As described above, the
補正回路１０は、３レベル電力変換器１の基本波の偶数次調波を生成する生成器１３～１６と、偶数次調波を出力電圧指令に加算する加算器２３～２５とを含む。生成器１３～１６は、３レベル電力変換器１の出力電流ｉｕ，ｉｖ，ｉｗから抽出された有効成分Ｙを出力電流ｉｕ，ｉｖ，ｉｗから抽出された無効成分Ｘで除算した値の逆正接Ｐだけ基本波に対して位相がずれるように、偶数次調波の位相を決定する。
The
図４に示されるように、出力電圧に対する逆相成分（逆相電流成分）の位相φｎが－９０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する２次調波の位相差φｈが０であるときに最大となる。出力電圧に対する逆相成分の位相φｎが－６０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する２次調波の位相差φｈが３０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが－３０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する２次調波の位相差φｈが６０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する２次調波の位相差φｈが９０°であるときに最大となる。 As shown in FIG. 4, when the phase φn of the negative phase component (negative phase current component) with respect to the output voltage is −90 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is secondary to the fundamental wave. It becomes maximum when the phase difference φh of the harmonics is 0. When the phase φn of the opposite phase component with respect to the output voltage is −60 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the secondary harmonic with respect to the fundamental wave is 30 °. Will be. When the phase φn of the opposite phase component with respect to the output voltage is −30 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the secondary harmonic with respect to the fundamental wave is 60 °. Will be. When the phase φn of the opposite phase component with respect to the output voltage is 0 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the second harmonic with respect to the fundamental wave is 90 °. Become.
実施の形態１に係る制御装置１００では、生成器１３は、基本波に対して逆正接Ｐだけ位相のずれた２次調波を生成する。逆正接Ｐは、出力電流ｉｕ，ｉｖ，ｉｗから抽出された有効成分Ｙを出力電流ｉｕ，ｉｖ，ｉｗから抽出された無効成分Ｘで除算した値の逆正接である。そのため、逆正接Ｐは、出力電圧に対する逆相成分の位相φｎが－９０°であるとき、つまり、無効電力のみを出力しているとき、０°となる。逆正接Ｐは、出力電圧に対する逆相成分の位相φｎが－６０°であるとき、３０°となる。逆正接Ｐは、出力電圧に対する逆相成分の位相φｎが－３０°であるとき、６０°となる。逆正接Ｐは、出力電圧に対する逆相成分の位相φｎが－０°であるとき、つまり、有効電力のみを出力しているとき、９０°となる。
In the
このように、生成器１３は、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が最大となるように、基本波に対する２次調波の位相差を決定する。そのため、出力電流の位相が変動した場合であっても、高電位側の電圧Ｖ１と低電位側の電圧Ｖ２とのアンバランスが抑制される。
In this way, the
なお、図４に示されるように、有効電力の割合が増えるほど、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が最大となる位相差φｈは、正側に移動する。そのため、生成器１３は、有効成分Ｙを無効成分Ｘで除算した値（Ｙ／Ｘ）の逆正接（arctan（Ｙ／Ｘ））だけ、基本波に対して進むように２次調波の位相を決定する。
As shown in FIG. 4, as the ratio of active power increases, the phase difference φh, which maximizes the ability to suppress the imbalance between the voltage V1 and the voltage V2, moves to the positive side. Therefore, the
図６は、偶数次調波として４次調波（つまり、ｈ＝４）を出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに加算したときの、図１に示す直流回路２００およびスイッチング回路３００のモデルを用いたシミュレーション結果を示す図である。図６には、出力電流が逆相成分（逆相電流成分）のみであると仮定したときの（つまり、Ｉｐ＝０）、電圧Ｖ１と電圧Ｖ２との偏差の抑制能力が示される。
FIG. 6 uses the model of the
図６に示されるように、出力電圧に対する逆相成分の位相φｎが－９０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する４次調波の位相差φｈが０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが－６０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する４次調波の位相差φｈが－３０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが－３０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する４次調波の位相差φｈが－６０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する４次調波の位相差φｈが－９０°であるときに最大となる。 As shown in FIG. 6, when the phase φn of the negative phase component with respect to the output voltage is −90 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is the phase difference φh of the fourth harmonic with respect to the fundamental wave. Is maximum when is 0 °. When the phase φn of the opposite phase component with respect to the output voltage is -60 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is when the phase difference φh of the fourth harmonic with respect to the fundamental wave is -30 °. It will be the maximum. When the phase φn of the opposite phase component with respect to the output voltage is -30 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is when the phase difference φh of the fourth harmonic with respect to the fundamental wave is -60 °. It will be the maximum. When the phase φn of the opposite phase component with respect to the output voltage is 0 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the fourth harmonic with respect to the fundamental wave is −90 °. Will be.
図６に示されるように、有効電力の割合が増えるほど、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が最大となる位相差φｈは、負側に移動する。そのため、生成器１４は、有効成分Ｙを無効成分Ｘで除算した値（Ｙ／Ｘ）の逆正接（arctan（Ｙ／Ｘ））だけ、基本波に対して遅れるように４次調波の位相を決定する。これにより、４次調波の位相は、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が最大となるように決定される。そのため、出力電流の位相が変動した場合であっても、高電位側の電圧Ｖ１と低電位側の電圧Ｖ２とのアンバランスが抑制される。
As shown in FIG. 6, as the ratio of active power increases, the phase difference φh that maximizes the ability to suppress the imbalance between the voltage V1 and the voltage V2 moves to the negative side. Therefore, the
図７は、偶数次調波として８次調波（つまり、ｈ＝８）を出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに加算したときの、図１に示す直流回路２００およびスイッチング回路３００のモデルを用いたシミュレーション結果を示す図である。図７には、出力電流が逆相成分（逆相電流成分）のみであると仮定したときの（つまり、Ｉｐ＝０）、電圧Ｖ１と電圧Ｖ２との偏差の抑制能力が示される。
FIG. 7 uses the model of the
図７に示されるように、出力電圧に対する逆相成分の位相φｎが－９０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する８次調波の位相差φｈが０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが－６０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する８次調波の位相差φｈが３０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが－３０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する８次調波の位相差φｈが６０°であるときに最大となる。出力電圧に対する逆相成分の位相φｎが０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する８次調波の位相差φｈが９０°であるときに最大となる。 As shown in FIG. 7, when the phase φn of the negative phase component with respect to the output voltage is −90 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is the phase difference φh of the eighth harmonic with respect to the fundamental wave. Is maximum when is 0 °. When the phase φn of the opposite phase component with respect to the output voltage is −60 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the eighth harmonic with respect to the fundamental wave is 30 °. Will be. When the phase φn of the opposite phase component with respect to the output voltage is −30 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the eighth harmonic with respect to the fundamental wave is 60 °. Will be. When the phase φn of the opposite phase component with respect to the output voltage is 0 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the eighth harmonic with respect to the fundamental wave is 90 °. Become.
図７に示されるように、有効電力の割合が増えるほど、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が最大となる位相差φｈは、正側に移動する。そのため、生成器１５は、有効成分Ｙを無効成分Ｘで除算した値（Ｙ／Ｘ）の逆正接（arctan（Ｙ／Ｘ））だけ、基本波に対して進むように８次調波の位相を決定する。これにより、８次調波の位相は、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が最大となるように決定される。そのため、出力電流の位相が変動した場合であっても、高電位側の電圧Ｖ１と低電位側の電圧Ｖ２とのアンバランスが抑制される。
As shown in FIG. 7, as the ratio of active power increases, the phase difference φh that maximizes the ability to suppress the imbalance between the voltage V1 and the voltage V2 moves to the positive side. Therefore, the
２次調波、４次調波および８次調波は、逆相成分を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスを抑制できる。しかしながら、２次調波、４次調波および８次調波は、正相成分（正相電流成分）を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスを抑制できない。これに対し、６次調波は、正相成分を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスを抑制できる。 The second harmonic, the fourth harmonic, and the eighth harmonic can suppress the imbalance between the voltage V1 and the voltage V2 when the reverse phase component is output. However, the second harmonic, the fourth harmonic, and the eighth harmonic cannot suppress the imbalance between the voltage V1 and the voltage V2 when the positive phase component (positive phase current component) is output. On the other hand, the sixth harmonic can suppress the imbalance between the voltage V1 and the voltage V2 when the positive phase component is output.
図８は、偶数次調波として６次調波（つまり、ｈ＝６）を出力電圧指令Ｖｕ，Ｖｖ，Ｖｗに加算したときの、図１に示す直流回路２００およびスイッチング回路３００のモデルを用いたシミュレーション結果を示す図である。図８には、出力電流が正相成分のみであると仮定したときの（つまり、Ｉｎ＝０）、電圧Ｖ１と電圧Ｖ２との偏差の抑制能力が示される。
FIG. 8 uses the model of the
図８に示されるように、出力電圧に対する正相成分の位相φｐが－９０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する６次調波の位相差φｈが０°であるときに最大となる。出力電圧に対する正相成分の位相φｐが０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する６次調波の位相差φｈが９０°であるときに最大となる。 As shown in FIG. 8, when the phase φp of the positive phase component with respect to the output voltage is −90 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is the phase difference φh of the sixth harmonic with respect to the fundamental wave. Is maximum when is 0 °. When the phase φp of the positive phase component with respect to the output voltage is 0 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is maximum when the phase difference φh of the sixth harmonic with respect to the fundamental wave is 90 °. Become.
図８に示されるように、有効電力の割合が増えるほど、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力が最大となる位相差φｈは、正側に移動する。そのため、生成器１６は、有効成分Ｙを無効成分Ｘで除算した値（Ｙ／Ｘ）の逆正接（arctan（Ｙ／Ｘ））だけ、基本波に対して進むように６次調波の位相を決定する。これにより、出力電流の位相が変動した場合であっても、高電位側の電圧Ｖ１と低電位側の電圧Ｖ２とのアンバランスが抑制される。
As shown in FIG. 8, as the ratio of active power increases, the phase difference φh that maximizes the ability to suppress the imbalance between the voltage V1 and the voltage V2 moves to the positive side. Therefore, the
なお、出力電圧に対する正相電流成分の位相φｐが－６０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する６次調波の位相差φｈが約５°であるときに最大となる。出力電圧に対する正相電流成分の位相φｐが－３０°であるとき、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は、基本波に対する６次調波の位相差φｈが約２０°であるときに最大となる。そのため、無効電力と有効電力との両方を出力し、かつ、無効電力の割合が大きいとき、基本波に対してarctan（Ｙ／Ｘ）だけ進むように６次調波の位相を決定しても、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力は向上しない。ただし、有効電力の割合が大きい場合（有効電力のみを出力する場合を含む）、基本波に対してarctan（Ｙ／Ｘ）だけ進むように６次調波の位相を決定することにより、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制能力を高めることができる。 When the phase φp of the positive phase current component with respect to the output voltage is −60 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is such that the phase difference φh of the sixth harmonic with respect to the fundamental wave is about 5 °. It becomes maximum at one time. When the phase φp of the positive phase current component with respect to the output voltage is -30 °, the ability to suppress the imbalance between the voltage V1 and the voltage V2 is when the phase difference φh of the sixth harmonic with respect to the fundamental wave is about 20 °. Will be the maximum. Therefore, even if the phase of the sixth harmonic is determined so that both the reactive power and the active power are output and the ratio of the reactive power is large, the phase of the sixth harmonic is advanced by arctan (Y / X) with respect to the fundamental wave. , The ability to suppress the imbalance between the voltage V1 and the voltage V2 is not improved. However, when the ratio of active power is large (including the case where only active power is output), the voltage V1 is determined by determining the phase of the sixth harmonic so that it advances by arctan (Y / X) with respect to the fundamental wave. And the ability to suppress the imbalance between the voltage V2 and the voltage V2 can be enhanced.
補正回路１０は、電圧Ｖ１と電圧Ｖ２との偏差に基づいて、生成器１３～１６によってそれぞれ生成される２次調波、４次調波、８次調波および６次調波の振幅を調整する調整器２１をさらに含む。これにより、２次調波、４次調波、８次調波および６次調波の振幅は、電圧Ｖ１と電圧Ｖ２とのアンバランスの抑制に適した大きさに調整される。
The
［実施の形態２］
２次調波、４次調波および８次調波は、３レベル電力変換器１が逆相成分を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスを抑制できる。６次調波は、３レベル電力変換器１が正相成分を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスを抑制できる。そのため、生成器１３～１５は、出力電流のうちの逆相成分の有効成分を当該逆相成分の無効成分で除算した値の逆正接だけ、基本波に対して２次調波、４次調波および８次調波の位相をそれぞれずらしてもよい。生成器１６は、出力電流のうちの正相成分の有効成分を当該正相成分の無効成分で除算した値の逆正接だけ、基本波に対して６次調波の位相をずらしてもよい。
[Embodiment 2]
The second harmonic, the fourth harmonic, and the eighth harmonic can suppress the imbalance between the voltage V1 and the voltage V2 when the third
図９は、実施の形態２に係る制御装置１００Ａの内部構成を示す図である。制御装置１００Ａは、図５に示す制御装置１００と比較して、補正回路１０の代わりに補正回路１０Ａを備える点で相違する。補正回路１０Ａは、図５に示す補正回路１０と比較して、演算部１１および逆正接算出器１２の代わりに、演算部１１Ａおよび逆正接算出器１２Ａ，１２Ｂを含む点で相違する。
FIG. 9 is a diagram showing an internal configuration of the
演算部１１Ａは、出力電流ｉｕ，ｉｖ，ｉｗのうちの逆相成分の無効成分Ｘ１および有効成分Ｙ１と、出力電流ｉｕ，ｉｖ，ｉｗのうちの正相成分の無効成分Ｘ２および有効成分Ｙ２とを演算する。
The
演算部１１Ａは、たとえば三相二相変換などの公知の演算方法を用いて、出力電流ｉｕ，ｉｖ，ｉｗから無効成分Ｘ１，Ｘ２および有効成分Ｙ１，Ｙ２を演算すればよい。
The
たとえば、演算部１１Ａは、上記の式（７）に従って、出力電流ｉｕ，ｉｖ，ｉｗを交流電流ｉα，ｉβに三相二相変換する。次に、演算部１１Ａは、交流電流ｉα，ｉβを以下の式（８）に従ってｄｑ変換する。ｄｑ変換において、出力電圧の位相を使用することにより、正相成分の無効成分Ｘ２および有効成分Ｙ２が演算される。ｄｑ変換において、位相－θを使用することにより、逆相成分の無効成分Ｘ１および有効成分Ｙ１が演算される。
For example, the
演算部１１Ａは、逆相成分の無効成分Ｘ１および有効成分Ｙ１を逆正接算出器１２Ａに出力し、正相成分の無効成分Ｘ２および有効成分Ｙ２を逆正接算出器１２Ｂに出力する。
The
逆正接算出器１２Ａは、有効成分Ｙ１を無効成分Ｘ１で除算した値（Ｙ１／Ｘ１）の逆正接Ｐ１（＝arctan（Ｙ１／Ｘ１））を算出する。逆正接算出器１２Ａは、算出した逆正接Ｐ１（＝arctan（Ｙ１／Ｘ１））を生成器１３～１５に出力する。
The inverse
生成器１３～１５は、実施の形態１と比較して、逆正接Ｐの代わりに逆正接Ｐ１を用いる点で相違する。すなわち、生成器１３～１５は、逆正接Ｐ１（＝arctan（Ｙ１／Ｘ１））だけ基本波に対して位相がずれるように、偶数次調波の位相を決定する。具体的には、生成器１３は、基本波に対してarctan（Ｙ１／Ｘ１）だけ進むように２次調波の位相を決定する。生成器１４は、基本波に対してarctan（Ｙ１／Ｘ１）だけ遅れるように４次調波の位相を決定する。生成器１５は、基本波に対してarctan（Ｙ１／Ｘ１）だけ進むように８次調波の位相を決定する。
The
逆正接算出器１２Ｂは、有効成分Ｙ２を無効成分Ｘ２で除算した値（Ｙ２／Ｘ２）の逆正接Ｐ２（＝arctan（Ｙ２／Ｘ２））を算出する。逆正接算出器１２Ａは、算出した逆正接Ｐ２（＝arctan（Ｙ２／Ｘ２））を生成器１６に出力する。
The inverse
生成器１６は、実施の形態１と比較して、逆正接Ｐの代わりに逆正接Ｐ２を用いる点でのみ相違する。すなわち、生成器１６は、逆正接Ｐ２（＝arctan（Ｙ２／Ｘ２））だけ基本波に対して位相がずれるように、６次調波の位相を決定する。具体的には、生成器１６は、基本波に対してarctan（Ｙ２／Ｘ２）だけ進むように６次調波の位相を決定する。
The
実施の形態２によれば、逆相成分における無効成分Ｘ１および有効成分Ｙ１の割合に応じて、２次調波，４次調波および８次調波の位相を決定できる。さらに、正相成分における無効成分Ｘ２および有効成分Ｙ２の割合に応じて、６次調波の位相を決定できる。これにより、電圧Ｖ１と電圧Ｖ２とのアンバランスをより効率的に抑制できる。 According to the second embodiment, the phases of the second harmonic, the fourth harmonic, and the eighth harmonic can be determined according to the ratio of the invalid component X1 and the active component Y1 in the reverse phase component. Further, the phase of the sixth harmonic can be determined according to the ratio of the ineffective component X2 and the active component Y2 in the positive phase component. Thereby, the imbalance between the voltage V1 and the voltage V2 can be suppressed more efficiently.
［変形例］
上記の説明では、補正回路１０，１０Ａは、４つの生成器１３～１６を含む。しかしながら、補正回路１０，１０Ａは、生成器１３～１６のうちの少なくとも１つを含んでもよい。
[Modification example]
In the above description, the
図４、図６および図７に示されるように、２次調波、４次調波および８次調波を出力電圧指令に加算することにより、３レベル電力変換器１が逆相成分（逆相電流成分）を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスが抑制される。逆に、６次調波を出力電圧指令に加算しても、３レベル電力変換器１が逆相成分を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスが抑制されない。
As shown in FIGS. 4, 6 and 7, by adding the second harmonic, the fourth harmonic and the eighth harmonic to the output voltage command, the three-
そのため、負荷５によって主として逆相成分が生み出されることが予めわかっている場合、補正回路１０，１０Ａは、生成器１３～１５のうちの少なくとも１つを含み、生成器１６を含まなくてもよい。
Therefore, if it is known in advance that the
図８に示されるように、６次調波を出力電圧指令に加算することにより、３レベル電力変換器１が正相成分（正相電流成分）を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスが抑制される。逆に、２次調波、４次調波および８次調波を出力電圧指令に加算しても、３レベル電力変換器１が正相成分を出力しているときに、電圧Ｖ１と電圧Ｖ２とのアンバランスが抑制されない。
As shown in FIG. 8, by adding the sixth harmonic to the output voltage command, the voltage V1 and the voltage when the three-
そのため、負荷５によって主として正相成分が生み出されることが予めわかっている場合、補正回路１０，１０Ａは、生成器１６を含み、生成器１３～１５を含まなくてもよい。
Therefore, if it is known in advance that the
３レベル電力変換器１からの出力電流に正相成分および逆相成分の両方が含まれる場合、補正回路１０，１０Ａは、生成器１３～１５のうちの少なくとも１つと、生成器１６とを含むことが好ましい。
When the output current from the three-
上記の説明では、スイッチング回路３００は、Ｔ型ＮＰＣ方式に従った３レベルインバータを構成する。しかしながら、スイッチング回路３００の構成はこれに限定されない。たとえば、スイッチング回路は、ＮＰＣ方式に従った３レベルインバータを構成してもよい。
In the above description, the
図１０は、変形例に係る３レベル電力変換器の全体構成を示す図である。図１０に示す３レベル電力変換器１Ａは、図１に示す３レベル電力変換器１と比較して、スイッチング回路３００の代わりにスイッチング回路３００Ａを備える。
FIG. 10 is a diagram showing the overall configuration of the three-level power converter according to the modified example. The three-
スイッチング回路３００Ａは、スイッチング素子Ｓ５Ｕ～Ｓ８Ｕ，Ｓ５Ｖ～Ｓ８Ｖ，Ｓ５Ｗ～Ｓ８Ｗと、ダイオードＤ１Ｕ，Ｄ２Ｕ，Ｄ１Ｖ，Ｄ２Ｖ，Ｄ１Ｗ，Ｄ２Ｗとを含む。
The
スイッチング素子Ｓ５Ｕ～Ｓ８Ｕ，Ｓ５Ｖ～Ｓ８Ｖ，Ｓ５Ｗ～Ｓ８Ｗは、たとえば、ゲート信号によってオン、オフ可能なＩＧＢＴなどの自己消弧形半導体素子と逆並列接続ダイオードとによって構成されるスイッチングデバイスである。 The switching elements S5U to S8U, S5V to S8V, and S5W to S8W are switching devices composed of, for example, self-extinguishing semiconductor elements such as IGBTs that can be turned on and off by a gate signal and antiparallel connection diodes.
スイッチング素子Ｓ５Ｕ～Ｓ８Ｕは、直流電圧をＵ相の交流電圧に変換する３レベルインバータを構成する。スイッチング素子Ｓ５Ｖ～Ｓ８Ｖは、直流電圧をＶ相の交流電圧に変換する３レベルインバータを構成する。スイッチング素子Ｓ５Ｗ～Ｓ８Ｗは、直流電圧をＷ相の交流電圧に変換する３レベルインバータを構成する。 The switching elements S5U to S8U constitute a three-level inverter that converts a DC voltage into a U-phase AC voltage. The switching elements S5V to S8V constitute a three-level inverter that converts a DC voltage into a V-phase AC voltage. The switching elements S5W to S8W constitute a three-level inverter that converts a DC voltage into a W-phase AC voltage.
図１０には、ＮＰＣ方式に従った３レベルインバータが示される。すなわち、スイッチング素子Ｓ５Ｕ～Ｓ８Ｕは、高電位端子Ｔ１と低電位端子Ｔ２との間に直列に接続される。ダイオードＤ１Ｕのカソードはスイッチング素子Ｓ５Ｕ，Ｓ６Ｕの接続点に接続され、ダイオードＤ１Ｕのアノードは中性点Ｎに接続される。ダイオードＤ２Ｕのアノードはスイッチング素子Ｓ７Ｕ，Ｓ８Ｕの接続点に接続され、ダイオードＤ２Ｕのカソードは中性点Ｎに接続される。 FIG. 10 shows a three-level inverter according to the NPC method. That is, the switching elements S5U to S8U are connected in series between the high potential terminal T1 and the low potential terminal T2. The cathode of the diode D1U is connected to the connection points of the switching elements S5U and S6U, and the anode of the diode D1U is connected to the neutral point N. The anode of the diode D2U is connected to the connection point of the switching elements S7U and S8U, and the cathode of the diode D2U is connected to the neutral point N.
同様に、スイッチング素子Ｓ５Ｖ～Ｓ８Ｖは、高電位端子Ｔ１と低電位端子Ｔ２との間に直列に接続される。ダイオードＤ１Ｖのカソードはスイッチング素子Ｓ５Ｖ，Ｓ６Ｖの接続点に接続され、ダイオードＤ１Ｖのアノードは中性点Ｎに接続される。ダイオードＤ２Ｖのアノードはスイッチング素子Ｓ７Ｖ，Ｓ８Ｖの接続点に接続され、ダイオードＤ２Ｖのカソードは中性点Ｎに接続される。 Similarly, the switching elements S5V to S8V are connected in series between the high potential terminal T1 and the low potential terminal T2. The cathode of the diode D1V is connected to the connection point of the switching elements S5V and S6V, and the anode of the diode D1V is connected to the neutral point N. The anode of the diode D2V is connected to the connection point of the switching elements S7V and S8V, and the cathode of the diode D2V is connected to the neutral point N.
スイッチング素子Ｓ５Ｗ～Ｓ８Ｗは、高電位端子Ｔ１と低電位端子Ｔ２との間に直列に接続される。ダイオードＤ１Ｗのカソードはスイッチング素子Ｓ５Ｗ，Ｓ６Ｗの接続点に接続され、ダイオードＤ１Ｗのアノードは中性点Ｎに接続される。ダイオードＤ２Ｗのアノードはスイッチング素子Ｓ７Ｗ，Ｓ８Ｗの接続点に接続され、ダイオードＤ２Ｗのカソードは中性点Ｎに接続される。 The switching elements S5W to S8W are connected in series between the high potential terminal T1 and the low potential terminal T2. The cathode of the diode D1W is connected to the connection point of the switching elements S5W and S6W, and the anode of the diode D1W is connected to the neutral point N. The anode of the diode D2W is connected to the connection point of the switching elements S7W and S8W, and the cathode of the diode D2W is connected to the neutral point N.
スイッチング素子Ｓ６Ｕ，Ｓ７Ｕの接続点４ＵからＵ相の交流電力が負荷５に出力される。スイッチング素子Ｓ６Ｖ，Ｓ７Ｖの接続点４ＶからＶ相の交流電力が負荷５に出力される。スイッチング素子Ｓ６Ｗ，Ｓ７Ｗの接続点４ＷからＷ相の交流電力が負荷５に出力される。
U-phase AC power is output to the
接続点４Ｕ，４Ｖ，４Ｗの電位は、それぞれスイッチング素子Ｓ５Ｕ～Ｓ８Ｕ，Ｓ５Ｖ～Ｓ８Ｖ，Ｓ５Ｗ～Ｓ８Ｗの状態に応じて、高電位端子Ｔ１の電位、中性点Ｎの電位、低電位端子Ｔ２の電位のいずれかをとる。 The potentials of the connection points 4U, 4V, and 4W of the high potential terminal T1, the potential of the neutral point N, and the potential of the low potential terminal T2 depend on the states of the switching elements S5U to S8U, S5V to S8V, and S5W to S8W, respectively. Take one of the potentials.
制御装置１００，１００Ａは、図１０に示すスイッチング回路３００Ａを備える３レベル電力変換器１Ａにも適用される。これにより、出力電流の位相が変動した場合であっても、電圧Ｖ１と電圧Ｖ２とのアンバランスを抑制できる。
The
今回開示された実施の形態がすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
１，１Ａ ３レベル電力変換器、２Ｕ，２Ｖ，２Ｗ，４Ｕ，４Ｖ，４Ｗ 接続点、３Ｕ，３Ｖ，３Ｗ 変流器、５ 負荷、１０，１０Ａ 補正回路、１１，１１Ａ，９１ 演算部、１２，１２Ａ，１２Ｂ 逆正接算出器、１３～１６ 生成器、１３ａ～１６ａ，９３ 正弦波発生器、１３ｂ～１６ｂ 余弦波発生器、１３ｃ，１５ｃ，１６ｃ，１７～１９，２３～２５，９７～９９ 加算器、１３ｄ～１６ｄ，２１ａ，９５ アンプ、１４ｃ，２０，９４ 減算器、２１ 調整器、２１ｂ，９６ 乗算器、３０ 余弦算出器、３１ 正弦算出器、４０ ＰＷＭ制御回路、９２ 極性判定器、１００，１００Ａ，９００ 制御装置、２００ 直流回路、３００，３００Ａ スイッチング回路、Ｃ１，Ｃ２ コンデンサ、Ｄ１Ｕ，Ｄ１Ｖ，Ｄ１Ｗ，Ｄ２Ｕ，Ｄ２Ｖ，Ｄ２Ｗ ダイオード、Ｎ 中性点、Ｓ１Ｕ～Ｓ８Ｕ，Ｓ１Ｖ～Ｓ８Ｖ，Ｓ１Ｗ～Ｓ８Ｗ スイッチング素子、Ｔ１ 高電位端子、Ｔ２ 低電位端子。 1,1A 3 level power converter, 2U, 2V, 2W, 4U, 4V, 4W connection point, 3U, 3V, 3W diverter, 5 load, 10,10A correction circuit, 11,11A, 91 arithmetic unit, 12 , 12A, 12B Inverse tangent calculator, 13-16 generator, 13a-16a, 93 sine wave generator, 13b-16b chord wave generator, 13c, 15c, 16c, 17-19, 23-25, 97-99 Adder, 13d ~ 16d, 21a, 95 amplifier, 14c, 20,94 subtractor, 21 adjuster, 21b, 96 multiplier, 30 chord calculator, 31 sine calculator, 40 PWM control circuit, 92 polarity judge, 100, 100A, 900 control device, 200 DC circuit, 300, 300A switching circuit, C1, C2 capacitor, D1U, D1V, D1W, D2U, D2V, D2W diode, N neutral point, S1U to S8U, S1V to S8V, S1W ~ S8W switching element, T1 high potential terminal, T2 low potential terminal.
Claims (5)
前記３レベル電力変換器の出力電圧指令を補正する補正回路と、
前記補正回路によって補正された前記出力電圧指令に応じて前記複数のスイッチング素子を制御する制御回路とを備え、
前記補正回路は、
前記３レベル電力変換器の基本波の偶数次調波を生成する少なくとも１つの生成器と、
前記偶数次調波を前記出力電圧指令に加算する加算器とを含み、
前記少なくとも１つの生成器は、前記３レベル電力変換器の出力電流から抽出された有効成分を前記出力電流から抽出された無効成分で除算した値の逆正接だけ前記基本波に対して位相がずれるように、前記偶数次調波の位相を決定する、制御装置。 A control device for a 3-level power converter including a plurality of switching elements that convert a 3-level DC voltage into an AC voltage.
A correction circuit that corrects the output voltage command of the 3-level power converter, and
A control circuit for controlling the plurality of switching elements according to the output voltage command corrected by the correction circuit is provided.
The correction circuit
At least one generator that produces even harmonics of the fundamentals of the three-level power converter,
Including an adder that adds the even-order harmonics to the output voltage command.
The at least one generator is out of phase with respect to the fundamental by the inverse positive tangent of the value obtained by dividing the active component extracted from the output current of the three-level power converter by the invalid component extracted from the output current. As described above, a control device that determines the phase of the even-order harmonics.
前記基本波の２次調波を生成する２次調波生成器と、
前記基本波の４次調波を生成する４次調波生成器と、
前記基本波の８次調波を生成する８次調波生成器との少なくとも１つを含み、
前記２次調波生成器は、前記出力電流の有効成分を前記出力電流の無効成分で除算した値、または、前記出力電流のうちの逆相成分の有効成分を前記逆相成分の無効成分で除算した値をＱ１とするとき、前記基本波に対してarctan（Ｑ１）だけ進むように前記２次調波の位相を決定し、
前記４次調波生成器は、前記基本波に対してarctan（Ｑ１）だけ遅れるように前記４次調波の位相を決定し、
前記８次調波生成器は、前記基本波に対してarctan（Ｑ１）だけ進むように前記８次調波の位相を決定する、請求項１に記載の制御装置。 The at least one generator
A secondary harmonic generator that generates the secondary harmonic of the fundamental wave,
A fourth-order harmonic generator that generates the fourth-order harmonic of the fundamental wave,
Includes at least one with an eighth harmonic generator that produces the eighth harmonic of the fundamental wave.
In the secondary harmonic generator, the active component of the output current is divided by the invalid component of the output current, or the active component of the negative phase component of the output current is the invalid component of the negative phase component. When the divided value is Q1, the phase of the second harmonic is determined so as to advance by arctan (Q1) with respect to the fundamental wave.
The 4th harmonic generator determines the phase of the 4th harmonic so as to lag the fundamental wave by arctan (Q1).
The control device according to claim 1, wherein the eighth harmonic generator determines the phase of the eighth harmonic so as to advance by arctan (Q1) with respect to the fundamental wave.
前記６次調波生成器は、前記出力電流の有効成分を前記出力電流の無効成分で除算した値、または、前記出力電流のうちの正相成分の有効成分を前記正相成分の無効成分で除算した値をＱ２とするとき、前記基本波に対してarctan（Ｑ２）だけ進むように前記６次調波の位相を決定する、請求項１に記載の制御装置。 The at least one generator comprises a sixth harmonic generator that produces the sixth harmonic of the fundamental wave.
In the 6th harmonic generator, the active component of the output current is divided by the invalid component of the output current, or the active component of the positive phase component of the output current is the invalid component of the positive phase component. The control device according to claim 1, wherein when the divided value is Q2, the phase of the sixth harmonic is determined so as to advance by arctan (Q2) with respect to the fundamental wave.
少なくとも１つの第１生成器と、
前記基本波の６次調波を生成する第２生成器とを含み、
前記少なくとも１つの第１生成器は、
前記基本波の２次調波を生成する２次調波生成器と、
前記基本波の４次調波を生成する４次調波生成器と、
前記基本波の８次調波を生成する８次調波生成器との少なくとも１つを含み、
前記２次調波生成器は、前記出力電流のうちの逆相成分の有効成分を前記逆相成分の無効成分で除算した値をＱ１とするとき、前記基本波に対してarctan（Ｑ１）だけ進むように前記２次調波の位相を決定し、
前記４次調波生成器は、前記基本波に対してarctan（Ｑ１）だけ遅れるように前記４次調波の位相を決定し、
前記８次調波生成器は、前記基本波に対してarctan（Ｑ１）だけ進むように前記８次調波の位相を決定し、
前記第２生成器は、前記出力電流のうちの正相成分の有効成分を前記正相成分の無効成分で除算した値をＱ２とするとき、前記基本波に対してarctan（Ｑ２）だけ進むように前記６次調波の位相を決定する、請求項１に記載の制御装置。 The at least one generator
With at least one first generator,
Including a second generator that produces the sixth harmonic of the fundamental wave.
The at least one first generator
A secondary harmonic generator that generates the secondary harmonic of the fundamental wave,
A fourth-order harmonic generator that generates the fourth-order harmonic of the fundamental wave,
Includes at least one with an eighth harmonic generator that produces the eighth harmonic of the fundamental wave.
The secondary harmonic generator has only arctan (Q1) with respect to the fundamental wave when the value obtained by dividing the active component of the negative phase component of the output current by the invalid component of the negative phase component is Q1. The phase of the second harmonic is determined so as to proceed,
The 4th harmonic generator determines the phase of the 4th harmonic so as to lag the fundamental wave by arctan (Q1).
The 8th harmonic generator determines the phase of the 8th harmonic so as to advance by arctan (Q1) with respect to the fundamental wave.
When the value obtained by dividing the active component of the positive phase component of the output current by the invalid component of the positive phase component is Q2, the second generator advances by arctan (Q2) with respect to the fundamental wave. The control device according to claim 1, wherein the phase of the sixth harmonic is determined.
前記補正回路は、
前記第１端子と前記中間電位点との間の電圧と、前記中間電位点と前記第２端子との間の電圧との偏差に基づいて、前記偶数次調波の振幅を調整する調整器をさらに含む、請求項１から４のいずれか１項に記載の制御装置。 The three-level power converter further includes a DC circuit having a first terminal, a second terminal having a lower potential than the first terminal, and an intermediate potential point between the first terminal and the second terminal.
The correction circuit
An adjuster that adjusts the amplitude of the even-order harmonics based on the deviation between the voltage between the first terminal and the intermediate potential point and the voltage between the intermediate potential point and the second terminal. The control device according to any one of claims 1 to 4, further comprising.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020168688A JP7316259B2 (en) | 2020-10-05 | 2020-10-05 | Controller for three-level power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020168688A JP7316259B2 (en) | 2020-10-05 | 2020-10-05 | Controller for three-level power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022060920A true JP2022060920A (en) | 2022-04-15 |
| JP7316259B2 JP7316259B2 (en) | 2023-07-27 |
Family
ID=81125149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020168688A Active JP7316259B2 (en) | 2020-10-05 | 2020-10-05 | Controller for three-level power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7316259B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024055705A1 (en) * | 2022-09-16 | 2024-03-21 | 华为数字能源技术有限公司 | Photovoltaic inverter and control method therefor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779574A (en) * | 1993-09-09 | 1995-03-20 | Fuji Electric Co Ltd | Control circuit for three-level inverter |
| JPH08289565A (en) * | 1995-04-18 | 1996-11-01 | Meidensha Corp | Neutral point clamp type inverter |
| JP2013247725A (en) * | 2012-05-24 | 2013-12-09 | Hitachi Ltd | Electric power conversion system |
| JP2013255317A (en) * | 2012-06-06 | 2013-12-19 | Meidensha Corp | Control device for three-level inverter |
-
2020
- 2020-10-05 JP JP2020168688A patent/JP7316259B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779574A (en) * | 1993-09-09 | 1995-03-20 | Fuji Electric Co Ltd | Control circuit for three-level inverter |
| JPH08289565A (en) * | 1995-04-18 | 1996-11-01 | Meidensha Corp | Neutral point clamp type inverter |
| JP2013247725A (en) * | 2012-05-24 | 2013-12-09 | Hitachi Ltd | Electric power conversion system |
| JP2013255317A (en) * | 2012-06-06 | 2013-12-19 | Meidensha Corp | Control device for three-level inverter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024055705A1 (en) * | 2022-09-16 | 2024-03-21 | 华为数字能源技术有限公司 | Photovoltaic inverter and control method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7316259B2 (en) | 2023-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5016158A (en) | Parallel multi-inverter system and motor drive system using the same | |
| EP3012959B1 (en) | Control device of neutral-point-clamped power converter apparatus, and control method of neutral-point-clamped power converter apparatus | |
| US6594164B2 (en) | PWM controlled power conversion device | |
| WO2007129456A1 (en) | Power converter | |
| JP6957196B2 (en) | Power converter | |
| WO2015102049A1 (en) | Electric power conversion system | |
| JP5374336B2 (en) | Power converter | |
| JP2017118643A (en) | Self-excited reactive power compensator | |
| JP2009201248A (en) | Clamp power conversion apparatus | |
| JP7316259B2 (en) | Controller for three-level power converter | |
| Mohapatra et al. | Design and simulation of hybrid cascaded multilevel inverter | |
| JP6394401B2 (en) | 5-level power converter and control method | |
| JPWO2020105133A1 (en) | Power converter | |
| JP5953881B2 (en) | 3-level rectifier controller | |
| JP2017118635A (en) | Self-excited reactive power compensator | |
| JP2016123160A (en) | Power conversion device and control method for the same | |
| Li et al. | A general SVM algorithm for multilevel converters considering zero-sequence component control | |
| JP7323499B2 (en) | Controller for three-level power converter | |
| JP7367662B2 (en) | Power converter and power converter control method | |
| JP2017153277A (en) | Self-excited reactive power compensation apparatus | |
| JP2019054569A (en) | Three-level power converter | |
| JP6361803B1 (en) | Multilevel inverter control device and control method | |
| JP6516299B2 (en) | Power converter and control method thereof | |
| JP2020114049A (en) | Power conversion device, railway vehicle and power conversion device control method | |
| WO2022208911A1 (en) | Power conversion device and motor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221021 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230714 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7316259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |