JP2022052821A - デバイスチップの製造方法 - Google Patents

デバイスチップの製造方法 Download PDF

Info

Publication number
JP2022052821A
JP2022052821A JP2020159285A JP2020159285A JP2022052821A JP 2022052821 A JP2022052821 A JP 2022052821A JP 2020159285 A JP2020159285 A JP 2020159285A JP 2020159285 A JP2020159285 A JP 2020159285A JP 2022052821 A JP2022052821 A JP 2022052821A
Authority
JP
Japan
Prior art keywords
silicon wafer
resist film
device chip
division line
planned division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020159285A
Other languages
English (en)
Inventor
和樹 東山
Kazuki Higashiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2020159285A priority Critical patent/JP2022052821A/ja
Priority to US17/447,592 priority patent/US11990371B2/en
Publication of JP2022052821A publication Critical patent/JP2022052821A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

【課題】シリコンウエーハをプラズマエッチングにより分割し、縁にチッピングが残らないデバイスチップを形成する。【解決手段】互いに交差する複数の分割予定ラインによって区画された表面の各領域にデバイスが形成されたシリコンウエーハを分割するデバイスチップの製造方法であって、該シリコンウエーハの該表面にレジスト膜を被覆するレジスト膜被覆ステップと、該分割予定ラインに沿った領域で該レジスト膜を除去して該シリコンウエーハを露出させる露出ステップと、等方性エッチングと、該等方性エッチングで露出した領域へのパシベーション膜の被覆と、を交互に繰り返すことによって裏面に至らない深溝を該シリコンウエーハに形成する深溝形成ステップと、該深溝の底部に異方性エッチングを実施して該シリコンウエーハの該裏面に至る分割溝を形成し該シリコンウエーハを個々のデバイスチップに分割する分割ステップと、を含む。【選択図】図５

Description

本発明は、複数のデバイスが表面に形成されたシリコンウエーハをプラズマエッチングにより分割して個々のデバイスチップを製造するデバイスチップの製造方法に関する。
電子機器に組み込まれるデバイスチップの製造工程では、まず、シリコンウエーハの表面に互いに交差する分割予定ラインを設定する。次に、該分割予定ラインで区画される各領域にＩＣ（Integrated Circuit）やＬＳＩ(Large Scale Integration)等のデバイスを形成する。その後、シリコンウエーハを該分割予定ラインに沿って分割して個片化する。
従来、シリコンウエーハの分割は、円環状の砥石部を備える切削ブレードでシリコンウエーハを切削することで実施されていた。しかしながら、近年、デバイスの形成に際して該シリコンウエーハの表面に設けられる積層膜の材質が多用化しており、積層膜を構成する一部の材質が脆い場合がある。そして、切削ブレードで分割予定ラインに沿ってシリコンウエーハを分割すると脆い積層膜が剥離する場合があり、デバイスが形成された領域にまで該積層膜の剥離が進行してデバイスが破壊される場合もあった。
そこで、分割予定ラインに沿った領域でシリコンウエーハをプラズマエッチングしてシリコンウエーハを分割する技術が知られている（例えば、特許文献１及び特許文献２参照）。この技術では、シリコンウエーハの表面又は裏面にレジスト膜を形成し、該レジスト膜を部分的に除去して（パターニングして）分割予定ラインに沿ってシリコンウエーハを露出させる。その後、エッチャントガスをプラズマ化してシリコンウエーハの露出された部分に作用させ、シリコンウエーハに分割溝を形成する。
特開２０１４－１０７２８３号公報 特開２０２０―１０２５８８号公報
プラズマエッチングによりシリコンウエーハを分割する工程は、いわゆるボッシュプロセスにより実施される。すなわち、等方性エッチングにより分割予定ラインに沿った溝を形成し該溝を掘り下げるエッチング工程と、形成された溝の内壁にパシベーション膜（保護膜）を形成する保護膜形成工程と、を繰り返してウエーハの底部に至る分割溝を形成する。
ここで、ボッシュプロセスにより分割溝が形成されたシリコンウエーハの底面では、該分割溝の縁にチッピングと呼ばれる欠けが形成されやすい傾向が確認された。このチッピングは、ボッシュプロセスの最終段階でシリコンウエーハの底面を掘り抜く等方性エッチングにより形成される。このチッピングは、シリコンウエーハが分割されて形成されるデバイスチップの底面の縁に残り、デバイスチップの品質を低下させる要因となる。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、シリコンウエーハをプラズマエッチングにより分割してデバイスチップを形成する際、デバイスチップの縁にチッピングが残らないデバイスチップの製造方法を提供することである。
本発明の一態様によると、互いに交差する複数の分割予定ラインによって区画された表面の各領域にデバイスが形成されたシリコンウエーハを個々のデバイスチップに分割するデバイスチップの製造方法であって、該シリコンウエーハの該表面にレジスト膜を被覆するレジスト膜被覆ステップと、該分割予定ラインに沿った領域で該レジスト膜を除去して該シリコンウエーハを露出させる露出ステップと、プラズマエッチング装置に該シリコンウエーハを搬入するシリコンウエーハ搬入ステップと、ＣＦ４ガスまたはＳＦ６ガスのプラズマを用いた等方性エッチングと、該等方性エッチングで露出した領域へのＣ４Ｆ８ガスのプラズマを用いたパシベーション膜の被覆と、を交互に繰り返すことによって該シリコンウエーハを該分割予定ラインに沿って加工し裏面に至らない深溝を該シリコンウエーハに形成する深溝形成ステップと、ＳＦ６及びＯ２の混合ガスのプラズマを用いて該深溝の底部に異方性エッチングを実施して該シリコンウエーハの該裏面に至る分割溝を形成し該シリコンウエーハを個々のデバイスチップに分割する分割ステップと、を含むことを特徴とするデバイスチップの製造方法が提供される。
好ましくは、該レジスト膜はポリビニールアルコールを含む水溶性樹脂である。
また、好ましくは、該シリコンウエーハの該表面には、該分割予定ラインと重なるＴＥＧ及び絶縁膜が形成されており、該露出ステップでは、レーザビームを照射して該分割予定ラインと重なる領域で該レジスト膜、該ＴＥＧ、及び該絶縁膜を除去する。
または、好ましくは、該シリコンウエーハの該表面には、該分割予定ラインと重なるＴＥＧ及び絶縁膜が形成されており、該露出ステップでは、切削ブレードを用いて該分割予定ラインと重なる領域で該レジスト膜、該ＴＥＧ、及び該絶縁膜を除去する。
本発明の一態様に係るデバイスチップの製造方法では、等方性エッチングと、該等方エッチングで露出した領域へのパシベーション膜の被覆と、を交互に繰り返し裏面に至らない深溝をシリコンウエーハに形成する。その後、該深溝の底部に異方性エッチングを実施して該シリコンウエーハの該裏面に至る分割溝を形成し該シリコンウエーハを個々のデバイスチップに分割する。
この場合、シリコンウエーハの裏面を掘り抜く際に実施されるプラズマエッチングは、等方性エッチングではなく、異方性エッチングとなる。そして、シリコンウエーハの底面における分割溝の縁には、等方性エッチングに由来するチッピングが形成されない。そのため、シリコンウエーハが分割されて形成される個々のデバイスチップの底面の縁にチッピングが残ることはなく、デバイスチップの品質が低下することはない。
したがって、本発明により、シリコンウエーハをプラズマエッチングにより分割してデバイスチップを形成する際、デバイスチップの縁にチッピングが残らないデバイスチップの製造方法が提供される。
レジスト膜被覆ステップを模式的に示す斜視図である。 レジスト膜で被覆されたシリコンウエーハを模式的に示す斜視図である。 露出ステップを模式的に示す斜視図である。 プラズマ処理装置を模式的に示す断面図である。 図５（Ａ）は、深溝が形成されたシリコンウエーハを拡大して模式的に示す断面図であり、図５（Ｂ）は、分割溝が形成されたシリコンウエーハを拡大して模式的に示す断面図である。 実施形態に係るデバイスチップの製造方法の各ステップの流れを説明するフローチャートである。
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係るデバイスチップの製造方法では、表面に複数のデバイスが形成されたシリコンウエーハをプラズマエッチングにより分割することによりデバイスチップを製造する。
図１には、本実施形態に係るデバイスチップの製造方法で加工されるシリコンウエーハ１を含むフレームユニット１１を模式的に示す斜視図が含まれている。まず、被加工物であるシリコンウエーハ１について説明する。シリコンウエーハ１は、例えば、単結晶シリコンからなる略円板状のウエーハである。
シリコンウエーハ１の表面１ａには、互いに交差する複数の分割予定ライン３が設定される。シリコンウエーハ１の表面１ａの分割予定ライン３で区画された各領域にはＩＣ、ＬＳＩ等のデバイス５が形成される。本実施形態に係るデバイスチップの製造方法では、プラズマエッチングにより分割予定ライン３に沿ってシリコンウエーハ１を分割し、デバイス５を搭載した個々のデバイスチップを形成する。
シリコンウエーハ１の表面１ａの互いに隣接するデバイス５の間には、デバイス５に使用される絶縁膜や配線層が形成されていてもよく、ＴＥＧ（Test Element Group）が形成されていてもよい。シリコンウエーハ１を分割する際には、シリコンウエーハ１とともにこれらの構造物を切断する必要がある。
シリコンウエーハ１は、分割される前に予め環状フレーム７の開口７ａを塞ぐシート９に貼着される。シート９は、例えば、シリコンウエーハ１の径よりも大きい径を有する粘着テープであり、該シート９の粘着面がシリコンウエーハ１の裏面１ｂに貼着される。シート９の素材は、後述のプラズマエッチングに耐性を有する素材であれば、特に制限はない。シート９の外周部には、金属等で形成された環状フレーム７が貼着される。
このように、シリコンウエーハ１は、シート９と、環状フレーム７と、と一体化されてフレームユニット１１が形成される。フレームユニット１１を形成すると、以後のステップにおいてシリコンウエーハ１をシート９及び環状フレーム７を介して扱えるため、シリコンウエーハ１の扱いが容易となる。また、シリコンウエーハ１を分割することにより形成される個々のデバイスチップはシート９を介して環状フレーム７に支持されるため、デバイスチップの取り扱いも容易である。
次に、本実施形態に係るデバイスチップの製造方法の各ステップについて説明する。図６は、本実施形態に係るデバイスチップの製造方法の各ステップの流れを示すフローチャートである。
本実施形態に係るデバイスチップの製造方法では、まず、シリコンウエーハ１の表面１ａにレジスト膜を被覆するレジスト膜被覆ステップＳ１０を実施する。図１は、レジスト膜被覆ステップＳ１０を模式的に示す斜視図である。図２は、レジスト膜１３で被覆されたシリコンウエーハ１を含むフレームユニット１１を模式的に示す斜視図である。
レジスト膜被覆ステップＳ１０では、例えば、シリコンウエーハ１の表面１ａにレジスト膜１３の原料となる液状樹脂を塗布する。例えば、レジスト膜被覆ステップＳ１０ではスピンコート装置２が使用され、該液状樹脂はスピンコート法によりシリコンウエーハ１の表面１ａに塗布される。
スピンコート装置２は、シリコンウエーハ１を含むフレームユニット１１を上面に固定できる回転テーブル２ａと、該回転テーブル２ａの上方において該回転テーブル２ａの上面に平行な面内で往復移動しつつ液状樹脂４ａを吐出できる吐出ノズル４と、を備える。
レジスト膜被覆ステップＳ１０では、まず、スピンコート装置２の回転テーブル２ａにフレームユニット１１を固定し、シリコンウエーハ１の表面１ａを上方に露出させる。次に、回転テーブル２ａを回転させてシリコンウエーハ１を回転させ、吐出ノズル４を回転テーブル２ａの上方で往復移動させながら吐出ノズル４からシリコンウエーハ１の表面１ａにレジスト膜１３の材料となる液状樹脂４ａを供給する。こうして、シリコンウエーハ１の表面１ａをレジスト膜１３で被覆できる。
例えば、レジスト膜１３にはポリビニールアルコールを含む水溶性樹脂を使用してもよく、株式会社ディスコ製の“ＨＯＧＯＭＡＸ（登録商標）”シリーズを使用してもよい。ただし、レジスト膜１３はこれに限定されず、フォトリソグラフィ工程に好適に使用される感光性樹脂等でもよい。また、レジスト膜１３の成膜方法はスピンコート法に限定されず、その他の印刷法等によりレジスト膜１３が成膜されてもよい。
レジスト膜被覆ステップＳ１０の次には、分割予定ライン３に沿った領域でレジスト膜１３を除去して該シリコンウエーハ１を露出させる露出ステップＳ２０を実施する。図３は、露出ステップＳ２０を実施する様子を模式的に示す斜視図である。露出ステップＳ２０は、例えば、レーザ加工装置６により実施される。
レーザ加工装置６は、シリコンウエーハ１を含むフレームユニット１１を固定する保持テーブル６ａと、保持テーブル６ａの上方に設けられたレーザ加工ユニット８と、を備える。レーザ加工ユニット８は、例えば、シリコンウエーハ１に吸収される波長のレーザビームを発振でき、シリコンウエーハ１の表面１ａにレーザビーム８ａを集光できる。レーザ加工ユニット８と、保持テーブル６ａと、は水平方向に相対的に移動可能である。
露出ステップＳ２０では、まず、レーザ加工装置６の保持テーブル６ａ上にフレームユニット１１を載せる。そして、レーザ加工ユニット８によりシリコンウエーハ１の表面１ａにレーザビーム８ａを集光させ、シリコンウエーハ１と、レーザビーム８ａと、を水平方向に相対移動させることで分割予定ライン３に沿ってシリコンウエーハ１にレーザビーム８ａを照射する。
シリコンウエーハ１の表面１ａにレーザビーム８ａが到達すると、レーザビーム８ａがシリコンウエーハ１に吸収され該シリコンウエーハ１がアブレーション加工される。すると、レーザビーム８ａによりシリコンウエーハ１の表面１ａ側に分割予定ライン３に沿った浅い加工溝が形成されるとともに、該加工溝と重なる領域においてレジスト膜１３が除去される。すると、分割予定ライン３に沿った露出溝１５がレジスト膜１３に形成され、シリコンウエーハ１の表面１ａが露出溝１５の底に露出される。
なお、シリコンウエーハ１の表面１ａの分割予定ライン３と重なる領域にＴＥＧや絶縁膜等の構造物が形成されている場合、レーザビーム８ａによりＴＥＧや絶縁膜等が破壊されて除去されてもよい。
露出ステップＳ２０を実施すると、除去されたシリコンウエーハ１の一部やレジスト膜１３等がシリコンウエーハ１の表面１ａ上に飛散して、該レジスト膜１３上に付着する。しかしながら、レジスト膜１３は後述の通りデバイスチップが形成された後に除去される。そのため、レジスト膜１３に付着した付着物はレジスト膜１３ごと除去され、形成されるデバイスチップには残らないため、該付着物によるデバイスチップの品質の低下は生じない。
なお、露出ステップＳ２０はこれに限定されず、他の手法により分割予定ライン３に沿ってシリコンウエーハ１の表面１ａが露出されてもよい。例えば、レジスト膜１３が感光性樹脂である場合、分割予定ライン３と重なる領域、または、該領域の外側でレジスト膜１３を露光させて変質させ、現像液等を利用して該領域のレジスト膜１３を除去する。この場合においても、シリコンウエーハ１の表面１ａが分割予定ライン３に沿って露出される。
また、露出ステップＳ２０は、さらに他の手法により実施されてもよい。例えば、円環状の砥石部を備える切削ブレード（不図示）を備える切削装置で実施されてもよい。切削ブレードを回転させながら分割予定ライン３に沿ってシリコンウエーハ１の表面１ａに該砥石部を接触させると、レジスト膜１３が切削されて除去される。さらに、分割予定ライン３と重なる位置にＴＥＧや絶縁膜等の構造物がシリコンウエーハ１の表面１ａに形成されている場合、切削ブレードによりこれらの構造物が除去される。
次に、シリコンウエーハ１にプラズマ処理を実施するプラズマ処理装置にシリコンウエーハ１を搬入するシリコンウエーハ搬入ステップＳ３０を実施する。ここで、本実施形態に係るデバイスチップの製造方法で使用されるプラズマ処理装置について説明する。図４は、プラズマ処理装置（プラズマエッチング装置）１０を模式的に示す断面図である。
プラズマ処理装置１０は、内部に処理空間１２が形成された真空チャンバ１４を備えている。真空チャンバ１４の側壁１４ａには、フレームユニット１１を搬出入するための開口１６が形成されている。
開口１６の外部には、開口１６を開閉するゲート１８が取り付けられている。ゲート１８の下方には、開閉装置２０が設けられており、ゲート１８はこの開閉装置２０で上下に移動する。開閉装置２０でゲート１８を下方に移動させ開口１６を開くと、開口１６を通じてフレームユニット１１（シリコンウエーハ１）を真空チャンバ１４の処理空間１２に搬入可能となり、又は、フレームユニット１１を処理空間１２から搬出可能となる。
真空チャンバ１４の底壁１４ｂには、排気口２２が形成されている。この排気口２２は、真空ポンプ等の排気装置２４と接続されている。真空チャンバ１４の処理空間１２には、下部電極２６と上部電極２８とが対向するように配置されている。
下部電極２６は、導電性の材料で形成されており、円盤状の保持部３０と、保持部３０の下面中央から下方に伸びる円柱状の支持部３２とを含む。支持部３２は、真空チャンバ１４の底壁１４ｂに形成された開口３４に挿通されている。
開口３４内において、底壁１４ｂと支持部３２との間には、絶縁性の軸受け３６が配置されており、真空チャンバ１４と下部電極２６とは絶縁されている。下部電極２６は、真空チャンバ１４の外部において高周波電源３８と接続されている。
保持部３０の上面には、凹部が形成されており、この凹部には、フレームユニット１１を載置するテーブル４０が設置されている。テーブル４０には、吸引路（不図示）が設けられており、この吸引路は、下部電極２６の内部に形成された流路４２等を通じて吸引源４４と接続されている。
また、保持部３０の内部には、冷却流路４６が形成されている。冷却流路４６の一端は、支持部３２に形成された冷媒供給路４８を通じて循環装置５０と接続されており、冷却流路４６の他端は、支持部３２に形成された冷媒排出路５２を通じて循環装置５０と接続されている。この循環装置５０を作動させると、冷媒は、冷媒供給路４８、冷却流路４６、冷媒排出路５２の順に流れ、下部電極２６を冷却する。
上部電極２８は、導電性の材料で形成されており、円盤状のガス噴出部５４と、ガス噴出部５４の上面中央から上方に伸びる円柱状の支持部５６とを含む。支持部５６は、真空チャンバ１４の上壁１４ｃに形成された開口５８に挿通されている。
開口５８内において、上壁１４ｃと支持部５６との間には、絶縁性の軸受け６０が配置されており、真空チャンバ１４と上部電極２８とは絶縁されている。上部電極２８は、真空チャンバ１４の外部において高周波電源３８と接続されている。また、支持部５６の上端部は、昇降機構６４の支持アーム６６に連結されており、上部電極２８は、この昇降機構６４で上下に移動する。
ガス噴出部５４の下面には、複数のガス噴出口６８が形成されている。このガス噴出口６８は、流路７０等を通じて３つのガス供給源７２ａ，７２ｂ，７２ｃに接続されている。これにより、プラズマ処理用の原料ガスを真空チャンバ１４内の処理空間１２に供給できる。
第１のガス供給源７２ａは、ＣＦ４ガスまたはＳＦ６ガスを供給可能であり、第１のバルブ７４ａを介して流路７０に接続されている。第２のガス供給源７２ｂは、Ｃ４Ｆ８ガスを供給可能であり、第２のバルブ７４ｂを介して流路７０に接続されている。第３のガス供給源７２ｃは、ＳＦ６及びＯ２の混合ガスを供給可能であり、第３のバルブ７４ｃを介して流路７０に接続されている。
シリコンウエーハ搬入ステップＳ３０では、まず、開閉装置２０でゲート１８を下降させる。次に、開口１６を通じてフレームユニット１１（シリコンウエーハ１）を真空チャンバ１４の処理空間１２に搬入し、下部電極２６のテーブル４０に載置する。このとき、シリコンウエーハ１は、上部電極２８に向けられる。また、フレームユニット１１の搬入時には、昇降機構６４で上部電極２８を上昇させて、フレームユニット１１の搬入スペースを確保しておく。
その後、吸引源４４の負圧を作用させて、シート９を介してシリコンウエーハ１をテーブル４０上に固定する。また、開閉装置２０でゲート１８を上昇させて、処理空間１２を密閉する。さらに、下部電極２６と上部電極２８とがエッチングに適した所定の位置関係となるように、昇降機構６４で上部電極２８を下降させる。また、排気装置２４を作動させて、処理空間１２を真空（低圧）とする。また、図示しない不活性ガス供給源等からアルゴンガス等の不活性ガスを処理空間１２に供給してもよい。
次に、深溝形成ステップＳ４０を実施する。深溝形成ステップＳ４０では、ＣＦ４ガスまたはＳＦ６ガスのプラズマを用いた等方性エッチングと、等方性エッチングで露出した領域へのＣ４Ｆ８ガスのプラズマを用いたパシベーション膜の被覆と、を交互に繰り返す。これによりシリコンウエーハ１を分割予定ライン３に沿って加工し、裏面１ｂに至らない深溝をシリコンウエーハ１に形成する。すなわち、いわゆるボッシュプロセスにより深溝が形成される。
深溝形成ステップＳ４０で等方性エッチングを実施する際は、第１のバルブ７４ａを制御してガス供給源７２ａからエッチング用の原料ガス（ＣＦ４ガスまたはＳＦ６ガス）を所定の流量で処理空間１２の内部に供給する。このとき、他のバルブ７４ｂ，７４ｃは閉じておく。この状態で、高周波電源３８で下部電極２６及び上部電極２８に所定の高周波電力を供給すると、下部電極２６及び上部電極２８との間にプラズマが発生する。
これにより、シリコンウエーハ１の表面１ａ側が等方性エッチングされ、シリコンウエーハ１の表面１ａに分割予定ライン３に沿った溝が形成される。ここで、一度の等方性エッチングにおけるエッチング深さは、シリコンウエーハ１の厚さと比較して大幅に小さくする。
深溝形成ステップＳ４０において等方性エッチングで露出した領域へのパシベーション膜の被覆を実施する際は、第２のバルブ７４ｂを制御してガス供給源７２ｂからパシベーション膜の原料ガス（Ｃ４Ｆ８ガス）を所定の流量で処理空間１２の内部に供給する。このとき、他のバルブ７４ａ，７４ｃは閉じておく。この状態で、高周波電源３８で下部電極２６及び上部電極２８に所定の高周波電力を供給すると、下部電極２６及び上部電極２８との間にプラズマが発生する。
これにより、プラズマ状態の原料ガスにより等方性エッチングで露出した該溝の側壁や底部にフルオロカーボン重合膜等で形成されるパシベーション膜が形成される。なお、各図ではパシベーション膜を省略している。この次に、再び等方性エッチングを実施するが、該溝の側壁と比べ、底部における該パシベーション膜のエッチングレートは高くなるため、溝の底部でシリコンウエーハ１が再び露出され、エッチングされる。
深溝形成ステップＳ４０では、こうして、等方性エッチングと、パシベーション膜の成膜と、を繰り返すことにより、シリコンウエーハ１の裏面１ｂに至らない深溝をシリコンウエーハ１に形成する。図５（Ａ）は、深溝１７が形成されたシリコンウエーハ１を拡大して模式的に示す断面図である。
例えば、シリコンウエーハ１の厚さが１１０μｍ程度である場合、レジスト膜被覆ステップＳ１０で形成されるレジスト膜１３の厚さは２μｍ程度とするとよい。そして、深溝形成ステップＳ４０で深溝１７の下部に残るシリコンウエーハ１の厚さは、１０μｍ以上５０μｍ以下の範囲とするとよい。
なお、シリコンウエーハ１を分割する際に、ボッシュプロセスを継続して、深溝１７の底部をシリコンウエーハ１の裏面１ｂに到達させ、該深溝１７でシリコンウエーハ１を分断することが考えられる。この場合、等方性エッチングによりシリコンウエーハ１の裏面１ｂを掘り抜くこととなる。
等方性エッチングによりシリコンウエーハ１の裏面１ｂが掘り抜かれると、裏面１ｂ側において深溝１７の縁にチッピングと呼ばれる欠けが形成されやすい。このチッピングは、シリコンウエーハ１が分割されて形成されるデバイスチップの底面の縁に残り、デバイスチップの品質を低下させる要因となる。
そこで、本実施形態に係るデバイスチップの製造方法では、いわゆるボッシュプロセスで形成する深溝１７をシリコンウエーハ１の裏面１ｂに到達させず、他の方法で深溝１７の下方をエッチングし、シリコンウエーハ１の裏面１ｂを掘り抜く。すなわち、本実施形態に係るデバイスチップの製造方法では、深溝形成ステップＳ４０を実施した後に、シリコンウエーハ１に分割溝を形成して分割する分割ステップＳ５０を実施する。
分割ステップＳ５０は、深溝形成ステップＳ４０に引き続き、プラズマ処理装置１０で実施される。分割ステップＳ５０では、ＳＦ６及びＯ２の混合ガスのプラズマを用いて深溝１７の底部に異方性エッチングを実施してシリコンウエーハ１の裏面１ｂに至る分割溝１９を形成し該シリコンウエーハ１を個々のデバイスチップに分割する
分割ステップＳ５０では、第３のバルブ７４ｃを制御してガス供給源７２ｃからエッチング用の原料ガス（ＳＦ６及びＯ２の混合ガス）を所定の流量で処理空間１２の内部に供給する。このとき、他のバルブ７４ａ，７４ｂは閉じておく。この状態で、高周波電源３８で下部電極２６及び上部電極２８に所定の高周波電力を供給すると、下部電極２６及び上部電極２８との間にプラズマが発生する。
これにより、シリコンウエーハ１が表面１ａ側から異方性エッチングされ、シリコンウエーハ１に形成された深溝１７の下方でシリコンウエーハ１が除去される。すなわち、深溝１７がさらに掘り進められ、シリコンウエーハ１の表面１ａから裏面１ｂに至る分割溝１９が形成される。
このように、本実施形態に係るデバイスチップの製造方法では、等方性エッチングではなく異方性エッチングによりシリコンウエーハ１の裏面１ｂ側が掘り抜かれる。異方性エッチングで裏面１ｂが掘り抜かれる場合、シリコンウエーハ１の裏面１ｂにおける分割溝１９の縁にはチッピングが形成されにくい。そのため、シリコンウエーハ１に分割予定ライン３に沿った分割溝１９が形成され個々のデバイスチップが形成された際、該デバイスチップの縁にチッピングが残らないため、デバイスチップの品質の低下が防止される。
分割ステップＳ５０を実施した後、プラズマ処理装置１０からフレームユニット１１が搬出される。シリコンウエーハ１が分割されて形成されたデバイスチップは引き続きシート９の上に固定されるため、デバイスチップが飛散することはない。フレームユニット１１の状態のデバイスチップを搬出する際には、プラズマ処理装置１０の各バルブ７４ａ，７４ｂ，７４ｃを閉じ、排気装置２４の稼働を停止させ、処理空間１２の内部を常圧に戻す。
次に、フレームユニット１１の搬出を容易に実施するために下部電極２６と上部電極２８とを離間させ、開閉装置２０でゲート１８を下降させる。そして、開口１６を通じてフレームユニット１１（シリコンウエーハ１）を真空チャンバ１４の処理空間１２から搬出する。
その後、フレームユニット１１を洗浄装置（不図示）に搬入し、フレームユニット１１を洗浄する。例えば、レジスト膜１３が水溶性樹脂である場合、洗浄装置でシリコンウエーハ１（デバイスチップ）の表面１ａに水を供給してレジスト膜１３を除去する。
洗浄装置は、シート９を介してシリコンウエーハ１から形成された個々のデバイスチップを保持する保持テーブルと、該保持テーブル上に保持されたデバイスチップに洗浄液を吐出する吐出ノズルと、を備える。なお、例えば、該洗浄液は純水であり、または、高圧空気と、純水と、が混合された混合流体でもよい。そして、保持テーブルを上面に垂直な方向に沿った軸の周りに回転させ、吐出ノズルから洗浄液を保持テーブル上に噴射させると、レジスト膜１３が除去されて個々のデバイスチップが得られる。
なお、レジスト膜１３が水溶性樹脂でない場合、他の方法によりデバイスチップからレジスト膜１３が除去されるとよい。例えば、レジスト剥離液をシリコンウエーハ１（デバイスチップ）に供給してレジスト膜１３を除去してもよい。または、フレームユニット１１をプラズマ処理装置１０から搬出する前に、酸素ガスをレジスト膜１３に反応させるアッシングによりレジスト膜１３を除去してもよい。
シート９上に残った個々のデバイスチップは、その後、シート９からピックアップされて所定の対象に実装される。シート９からデバイスチップをピックアップする際、作業を容易にするためにシート９を外周方向に拡張して各デバイスチップ間の距離を広げてもよい。
なお、本発明は上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態では、露出ステップＳ２０でレーザビーム８ａをシリコンウエーハ１の表面１ａに照射してレジスト膜１３に露出溝１５を形成するとともに、シリコンウエーハ１の表面１ａに設けられたＴＥＧ等を除去する場合について説明した。しかしながら、本発明の一態様はこれに限定されない。
例えば、露出ステップＳ２０では、分割予定ライン３に沿って切削ブレードでレジスト膜１３を切削して露出溝１５をレジスト膜１３に形成した後、レーザビーム８ａを露出溝１５に露出したシリコンウエーハ１の表面１ａに照射してもよい。この場合、表面１ａに形成されたＴＥＧ等が該レーザビーム８ａにより除去される。
上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１ シリコンウエーハ
１ａ 表面
１ｂ 裏面
３ 分割予定ライン
５ デバイス
７ 環状フレーム
７ａ 開口
９ シート
１１ フレームユニット
１３ レジスト膜
１５ 露出溝
１７ 深溝
１９ 分割溝
２ スピンコート装置
２ａ 回転テーブル
４ 吐出ノズル
４ａ 液状樹脂
６ レーザ加工装置
６ａ 保持テーブル
８ レーザ加工ユニット
８ａ レーザビーム
１０ プラズマ処理装置
１２ 処理空間
１４ 真空チャンバ
１４ａ 側壁
１４ｂ 底壁
１４ｃ 上壁
１６ 開口
１８ ゲート
２０ 開閉装置
２２ 排気口
２４ 排気装置
２６ 下部電極
２８ 上部電極
３０ 保持部
３２ 支持部
３４ 開口
３６ 軸受け
３８ 高周波電源
４０ テーブル
４２ 流路
４４ 吸引源
４６ 冷却流路
４８ 冷媒供給路
５０ 循環装置
５２ 冷媒排出路
５４ ガス噴出部
５６ 支持部
５８ 開口
６０ 軸受け
６４ 昇降機構
６６ 支持アーム
６８ ガス噴出口
７０ 流路
７２ａ，７２ｂ，７２ｃ ガス供給源
７４ａ，７４ｂ，７４ｃ バルブ

Claims (4)

  1. 互いに交差する複数の分割予定ラインによって区画された表面の各領域にデバイスが形成されたシリコンウエーハを個々のデバイスチップに分割するデバイスチップの製造方法であって、
    該シリコンウエーハの該表面にレジスト膜を被覆するレジスト膜被覆ステップと、
    該分割予定ラインに沿った領域で該レジスト膜を除去して該シリコンウエーハを露出させる露出ステップと、
    プラズマエッチング装置に該シリコンウエーハを搬入するシリコンウエーハ搬入ステップと、
    ＣＦ４ガスまたはＳＦ６ガスのプラズマを用いた等方性エッチングと、該等方性エッチングで露出した領域へのＣ４Ｆ８ガスのプラズマを用いたパシベーション膜の被覆と、を交互に繰り返すことによって該シリコンウエーハを該分割予定ラインに沿って加工し裏面に至らない深溝を該シリコンウエーハに形成する深溝形成ステップと、
    ＳＦ６及びＯ２の混合ガスのプラズマを用いて該深溝の底部に異方性エッチングを実施して該シリコンウエーハの該裏面に至る分割溝を形成し該シリコンウエーハを個々のデバイスチップに分割する分割ステップと、
    を含むことを特徴とするデバイスチップの製造方法。
  2. 該レジスト膜はポリビニールアルコールを含む水溶性樹脂であることを特徴とする請求項１記載のデバイスチップの製造方法。
  3. 該シリコンウエーハの該表面には、該分割予定ラインと重なるＴＥＧ及び絶縁膜が形成されており、
    該露出ステップでは、レーザビームを照射して該分割予定ラインと重なる領域で該レジスト膜、該ＴＥＧ、及び該絶縁膜を除去することを特徴とする請求項１記載のデバイスチップの製造方法。
  4. 該シリコンウエーハの該表面には、該分割予定ラインと重なるＴＥＧ及び絶縁膜が形成されており、
    該露出ステップでは、切削ブレードを用いて該分割予定ラインと重なる領域で該レジスト膜、該ＴＥＧ、及び該絶縁膜を除去することを特徴とする請求項１記載のデバイスチップの製造方法。
JP2020159285A 2020-09-24 2020-09-24 デバイスチップの製造方法 Pending JP2022052821A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020159285A JP2022052821A (ja) 2020-09-24 2020-09-24 デバイスチップの製造方法
US17/447,592 US11990371B2 (en) 2020-09-24 2021-09-14 Device chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020159285A JP2022052821A (ja) 2020-09-24 2020-09-24 デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
JP2022052821A true JP2022052821A (ja) 2022-04-05

Family

ID=80741753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020159285A Pending JP2022052821A (ja) 2020-09-24 2020-09-24 デバイスチップの製造方法

Country Status (2)

Country Link
US (1) US11990371B2 (ja)
JP (1) JP2022052821A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240023478A (ko) 2022-08-15 2024-02-22 가부시기가이샤 디스코 웨이퍼의 가공 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4231349B2 (ja) * 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP6166034B2 (ja) 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
FR3018631B1 (fr) * 2014-03-11 2016-04-29 St Microelectronics Sa Caloduc et son procede de fabrication
US9861710B1 (en) * 2015-01-16 2018-01-09 Verily Life Sciences Llc Composite particles, methods, and in vivo diagnostic system
JP2020102588A (ja) 2018-12-25 2020-07-02 株式会社ディスコ ウェーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240023478A (ko) 2022-08-15 2024-02-22 가부시기가이샤 디스코 웨이퍼의 가공 방법

Also Published As

Publication number Publication date
US20220093464A1 (en) 2022-03-24
US11990371B2 (en) 2024-05-21

Similar Documents

Publication Publication Date Title
US10177004B2 (en) Method of processing wafer
US9379015B2 (en) Wafer processing method
JP4447325B2 (ja) 半導体ウェーハの分割方法
US6406979B2 (en) Method for sectioning a substrate wafer into a plurality of substrate chips
US6803247B2 (en) Method for dividing semiconductor wafer
US20060234512A1 (en) Plasma processing apparatus and plasma processing method
US10354919B2 (en) Wafer dividing method
JP2007019386A (ja) 半導体チップの製造方法
KR20140083870A (ko) 웨이퍼의 가공 방법
JP2018041935A (ja) 分割方法
JP6188587B2 (ja) ウェーハの分割方法
JP2022052821A (ja) デバイスチップの製造方法
US10790193B2 (en) Wafer processing method
KR20180117545A (ko) 디바이스 칩의 제조 방법
JP2008103433A (ja) 半導体装置およびその製造方法
JP6965126B2 (ja) 被加工物の加工方法
US10957542B2 (en) Method of processing wafer
JP2020102588A (ja) ウェーハの加工方法
US11456213B2 (en) Processing method of wafer
JP2024053587A (ja) チップの製造方法
JP6161365B2 (ja) 被加工物のエッチング方法
JP2024035335A (ja) デバイスウェーハの加工方法
JP2022021712A (ja) ウェーハの加工方法
KR20240044325A (ko) 기판의 가공 방법 및 칩의 제조 방법
JP2018190902A (ja) 加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240524