JP2022039105A

JP2022039105A - 半導体モジュール

Info

Publication number: JP2022039105A
Application number: JP2020143956A
Authority: JP
Inventors: 重男高部; Shigeo Takabe
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2020-08-27
Filing date: 2020-08-27
Publication date: 2022-03-10
Also published as: CN114121917A

Abstract

【課題】半導体スイッチの電流センス端子が外部に直接露出しない半導体モジュールを提供する。【解決手段】半導体モジュール３００は、半導体スイッチ３２０ｕ～ｗと、半導体スイッチのセンス端子及び基準電位の間に接続されたセンス抵抗３４０と、外部設定端子３１５に接続可能な外部抵抗３９０の抵抗値に応じたリファレンス電圧を発生するリファレンス電圧発生回路３３２、センス抵抗に流れるセンス電流に応じてセンス抵抗に発生するセンス電圧とリファレンス電圧とを比較する比較回路３３６及び比較回路による比較結果を用いて半導体スイッチを制御する制御回路３３８を有するＬＶＩＣ３３０と、を筐体に内蔵する。【選択図】図３

Description

本発明は、半導体モジュールに関する。

特許文献１には、パワーモジュール内のＩＧＢＴ４～６のセンス電流電極に接続されるＣＩＮ端子に、センス抵抗を有する過電流検出部１２を接続する構成が記載されている（段落００２６、図１）。特許文献２には、「ＩＧＢＴ１は例えば誘導性の負荷４と接続し、電流検出用のセンスＩＧＢＴ２を有し、その補助エミッタ端子３は電流検出用抵抗であるセンス抵抗６と接続する。点線内はＩＧＢＴを制御する集積回路５で、ゲート駆動回路９、電流検出器８、基準電圧回路７およびセンス抵抗６が内蔵されている。」と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］特開２０１５－３３１８６号公報
［特許文献２］特開平９－２６０５９２号公報

パワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）およびＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の半導体スイッチのセンス端子は、他の端子と比較して静電気耐量が低い。このため、特許文献１に記載のように半導体スイッチのセンス端子を半導体モジュールの外部に露出させると、製造時等の扱い方によっては半導体スイッチが静電破壊するおそれがある。また、特許文献２においては、集積回路５にセンス抵抗６を内蔵させるので、過電流の検出レベルを変更するのが難しい。

本発明の第１の態様においては、半導体モジュールを提供する。半導体モジュールは、半導体スイッチを備えてよい。半導体モジュールは、半導体スイッチのセンス端子および基準電位の間に接続されたセンス抵抗を備えてよい。半導体モジュールは、外部設定端子に接続可能な外部抵抗の抵抗値に応じたリファレンス電圧を発生するリファレンス電圧発生回路を備えてよい。半導体モジュールは、センス抵抗に流れるセンス電流に応じてセンス抵抗に発生するセンス電圧とリファレンス電圧とを比較する比較回路を備えてよい。半導体モジュールは、比較回路による比較結果を用いて半導体スイッチを制御する制御回路を備えてよい。半導体モジュールは、半導体スイッチ、センス抵抗、リファレンス電圧発生回路、比較回路、および制御回路を内蔵する筐体を備えてよい。

リファレンス電圧発生回路は、外部抵抗に直列に接続される第１抵抗を有してよい。リファレンス電圧発生回路は、外部抵抗および第１抵抗を用いた抵抗分圧によりリファレンス電圧を発生してよい。

リファレンス電圧発生回路は、第１抵抗と直列かつ外部抵抗と並列に接続される第２抵抗を有してよい。リファレンス電圧発生回路は、外部抵抗および第２抵抗を含む合成抵抗と、第１抵抗とを用いた抵抗分圧によりリファレンス電圧を発生してよい。

第２抵抗は、第１抵抗よりも抵抗値が大きくてよい。

外部抵抗は、外部設定端子および基準電位の間に接続されてよい。

半導体モジュールは、センス端子および比較回路の間に接続されたフィルタ回路を更に備えてよい。

リファレンス電圧発生回路、比較回路、および制御回路は、集積回路に内蔵されてよい。センス抵抗は、集積回路の外に設けられてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１の比較例における半導体モジュール１００の構成を示す。第２の比較例における半導体モジュール２００の構成を示す。本実施形態に係る半導体モジュール３００の構成を示す第１の図である。本実施形態に係る半導体モジュール３００の構成を示す第２の図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１の比較例における半導体モジュール１００の構成を、半導体モジュール１００の外部に接続されるセンス抵抗１４０およびフィルタ回路１５０と共に示す。半導体モジュール１００は、一例として３相モータを駆動するためのインバータに用いられる。半導体モジュール１００は、上アームの半導体スイッチおよび下アームの半導体スイッチが直列に接続され、上下アーム間に出力端子が設けられる１相分のスイッチング回路を３組備えてよい。本図においては、説明の便宜上、半導体モジュール１００の下アームに関する構成のみを説明する。

半導体モジュール１００は、半導体モジュール１００の外部に接続される外部端子として、制御電圧端子１０２と、制御接地端子１０４と、複数の制御入力端子１０６ｕ～ｗと、複数の出力端子１０８ｕ～ｗと、複数のエミッタ端子１１０ｕ～ｗと、センスエミッタ端子１１２と、センス入力端子１１４とを備える。制御電圧端子１０２は、半導体モジュール１００内における制御回路用の電源電圧Ｖｃｃを入力する。制御接地端子１０４は、半導体モジュール１００内における制御回路用のグランドに接続される。

複数の制御入力端子１０６ｕ～ｗ（以下、「制御入力端子１０６」とも示す。）は、ｕ相の下アームの半導体スイッチ１２０ｕをオンまたはオフにすることを指示する制御信号ＬＵｃ、ｖ相の下アームの半導体スイッチ１２０ｖをオンまたはオフにすることを指示する制御信号ＬＶｃ、ｗ相の下アームの半導体スイッチ１２０ｗをオンまたはオフにすることを指示する制御信号ＬＷｃを入力する。複数の出力端子１０８ｕ～ｗ（以下、「出力端子１０８」とも示す。）は、ｕ～ｗ相の電圧を負荷へと出力する。

複数のエミッタ端子１１０ｕ～ｗ（以下、「エミッタ端子１１０」とも示す。）は、負側の直流母線Ｎに接続される。センスエミッタ端子１１２は、センス抵抗１４０に接続される。センス入力端子１１４は、フィルタ回路１５０に接続される。

半導体モジュール１００は、複数の半導体スイッチ１２０ｕ～ｗと、ＬＶＩＣ１３０とを備える。半導体モジュール１００は、複数の半導体スイッチ１２０ｕ～ｗおよびＬＶＩＣ１３０を、一例として樹脂封止したパッケージ等の筐体内に内蔵してよい。

複数の半導体スイッチ１２０ｕ～ｗ（以下、「半導体スイッチ１２０」とも示す。）は、下アームのｕ～ｗ相に設けられる。本実施形態に係る各半導体スイッチ１２０は、主端子としてコレクタおよびエミッタ、制御端子としてゲート、センス端子としてセンスエミッタを有するＩＧＢＴと、このＩＧＢＴと逆並列に接続された還流ダイオードとを有する。これに代えて、各半導体スイッチ１２０は、主端子としてドレインおよびソース、制御端子としてゲート、センス端子としてセンス用のソースを有するパワーＭＯＳＦＥＴを有してよい。この場合、各半導体スイッチ１２０は、ＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして用いてもよい。

半導体スイッチ１２０ｕは、主端子間が出力端子１０８ｕおよびエミッタ端子１１０ｕの間に接続される。半導体スイッチ１２０ｖは、主端子間が出力端子１０８ｖおよびエミッタ端子１１０ｖの間に接続される。半導体スイッチ１２０ｗは、主端子間が出力端子１０８ｗおよびエミッタ端子１１０ｗの間に接続される。各半導体スイッチ１２０のセンス端子は、センスエミッタ端子１１２に接続される。ここで、各半導体スイッチ１２０のセンス端子は、通常、その半導体スイッチ１２０の負側の主端子（エミッタ等）に流れる主電流に比例する、電流検出用のセンス電流を流す。

ここで、センスエミッタ端子１１２および負側の直流母線Ｎの間には、センス抵抗１４０が接続される。センスエミッタ端子１１２から出力されるセンス電流が流れると、センス抵抗１４０は、その抵抗値とセンス電流の電流値の積に相当するセンス電圧を発生させる。この結果、センスエミッタ端子１１２およびセンス抵抗１４０の間の電位は、負側の直流母線Ｎの電位である基準電位よりも、センス電圧分高くなる。

フィルタ回路１５０は、センス抵抗１４０のセンスエミッタ端子１１２側の端部に接続され、センス電圧をフィルタリングしてセンス入力端子１１４へと出力する。本図の例において、フィルタ回路１５０は、ＲＣ積分回路であり、センス電圧を平滑化してセンス入力端子１１４へと出力する。

ＬＶＩＣ１３０は、制御電圧端子１０２および制御接地端子１０４に接続され、制御電圧端子１０２および制御接地端子１０４間の電圧を電源電圧として動作する下アーム側（低電圧側）の集積回路である。ＬＶＩＣ１３０は、複数の制御入力端子１０６ｕ～ｗに接続され、複数の制御入力端子１０６ｕ～ｗを介して入力される制御信号ＬＵｃ、ＬＶｃ、およびＬＷｃによる各半導体スイッチ１２０のオン／オフ指示に応じて、各半導体スイッチ１２０の制御端子に供給する制御電圧を切替える。

また、ＬＶＩＣ１３０は、センス入力端子１１４に接続されて、センス電圧を入力する。ＬＶＩＣ１３０は、センス電圧が閾値よりも高い場合に、複数の半導体スイッチ１２０ｕ～ｗに過電流が流れていることを検出する。ＬＶＩＣ１３０は、過電流を検出したことに応じて、一例として複数の半導体スイッチ１２０ｕ～ｗをオフに切り替える等の保護動作を行ってよい。

以上に示した半導体モジュール１００においては、半導体モジュール１００の外部にセンス抵抗１４０を接続するので、センス抵抗１４０として好適な抵抗値の抵抗を用いることにより、過電流の検出レベルを適切に設定することができる。その一方で、半導体モジュール１００においては、各半導体スイッチ１２０のセンス端子につながるセンスエミッタ端子１１２が半導体モジュール１００の外部に露出するので、各半導体スイッチ１２０が静電破壊しないよう取り扱いに十分注意する必要がある。

図２は、第２の比較例における半導体モジュール２００の構成を、半導体モジュール２００の外部に接続される複数のシャント抵抗２４０ｕ～ｗ、フィルタ回路２５０、比較回路２６０、および検出回路２７０と共に示す。半導体モジュール２００は、半導体モジュール１００と同様に、一例として３相モータを駆動するためのインバータに用いられる。半導体モジュール２００は、上アームの半導体スイッチおよび下アームの半導体スイッチが直列に接続され、上下アーム間に出力端子が設けられる１相分のスイッチング回路を３組備えてよい。本図においては、説明の便宜上、半導体モジュール２００の下アームに関する構成のみを説明する。なお、半導体モジュール２００における、図１の半導体モジュール１００と同様の機能および構成を有する箇所については、以下説明を省略する。

半導体モジュール２００は、半導体モジュール２００の外部に接続される外部端子として、制御電圧端子２０２と、制御接地端子２０４と、複数の制御入力端子２０６ｕ～ｗと、複数の出力端子２０８ｕ～ｗと、複数のエミッタ端子２１０ｕ～ｗと、検出端子２１５とを備える。このうち、制御電圧端子２０２と、制御接地端子２０４と、複数の制御入力端子２０６ｕ～ｗと、複数の出力端子２０８ｕ～ｗと、複数のエミッタ端子２１０ｕ～ｗとは、図１の半導体モジュール１００における、制御電圧端子１０２と、制御接地端子１０４と、複数の制御入力端子１０６ｕ～ｗと、複数の出力端子１０８ｕ～ｗと、複数のエミッタ端子１１０ｕ～ｗと同様である。検出端子２１５は、検出回路２７０に接続され、過電流を検出したか否かを示す過電流検出信号を検出回路２７０から入力する。

半導体モジュール２００は、複数の半導体スイッチ２２０ｕ～ｗと、ＬＶＩＣ２３０とを備える。半導体モジュール２００は、複数の半導体スイッチ２２０ｕ～ｗおよびＬＶＩＣ２３０を、一例として樹脂封止したパッケージ等の筐体内に内蔵してよい。複数の半導体スイッチ２２０ｕ～ｗ（以下、「半導体スイッチ２２０」とも示す。）は、センス端子を有しない他は図１における複数の半導体スイッチ１２０ｕ～ｗと同様である。

ここで、複数のエミッタ端子２１０ｕ～ｗ（以下、「エミッタ端子２１０」とも示す。）のそれぞれと負側の直流母線Ｎの間には、複数のシャント抵抗２４０ｕ～ｗ（以下、「シャント抵抗２４０」とも示す。）のそれぞれが接続される。各相のシャント抵抗２４０は、その相の半導体スイッチ２２０からの主電流が流れたことに応じて、シャント抵抗２４０の抵抗値と主電流の電流値の積に相当するセンス電圧を発生させる。この結果、これらのエミッタ端子２１０およびシャント抵抗２４０の間の電位は、負側の直流母線Ｎにおける基準電位よりも、センス電圧分高くなる。

フィルタ回路２５０は、各シャント抵抗２４０における、対応するエミッタ端子２１０側の端部に接続され、各シャント抵抗２４０からのセンス電圧をフィルタリングして比較回路２６０へと出力する。フィルタ回路２５０は、各シャント抵抗２４０に対応して、図１のフィルタ回路１５０と同様の回路を有してよい。

比較回路２６０は、フィルタ回路２５０に接続される。比較回路２６０は、各シャント抵抗２４０からのセンス電圧をフィルタ回路２５０を介して受け取り、各シャント抵抗２４０からのセンス電圧が閾値を超えるか否かを判定する。検出回路２７０は、各シャント抵抗２４０からのセンス電圧のいずれかが閾値を超えたことに応じて過電流を検出して、論理Ｈ（Ｈｉｇｈ）の過電流検出信号を検出端子２１５へと出力する。

ＬＶＩＣ２３０は、センス入力端子１１４に代えて検出端子２１５に接続される点を除いて、図１のＬＶＩＣ１３０と同様である。ＬＶＩＣ２３０は、過電流を検出したことを示す過電流検出信号（すなわち論理Ｈの過電流検出信号）を受けたことに応じて、一例として複数の半導体スイッチ２２０ｕ～ｗをオフに切り替える等の保護動作を行ってよい。

以上に示した半導体モジュール２００においては、各半導体スイッチ２２０がセンス端子を有しておらず、各半導体スイッチ２２０のセンス端子に直接つながる外部端子が半導体モジュール２００の外部に露出することもない。また、各シャント抵抗２４０として好適な抵抗値の抵抗を用いるか、比較回路２６０の閾値を好適な電圧値とすることにより、過電流の検出レベルを適切に設定することも可能となる。しかし、半導体モジュール２００においては、各出力端子２０８および負側の直流母線Ｎの間で主電流が流れる経路上に各シャント抵抗２４０を設けるので、各シャント抵抗２４０に大電流が流れる。このため、半導体モジュール２００においては、各シャント抵抗２４０として、最大許容電流が大きな抵抗を用いる必要があり、また各シャント抵抗２４０による電力ロスが大きくなるという問題がある。

図３は、本実施形態に係る半導体モジュール３００の構成を示す第１の図である。本図は、半導体モジュール３００における下アーム側に関する構成を、外部抵抗３９０と共に示す。半導体モジュール３００は、一例として３相モータを駆動するためのインバータに用いられる。半導体モジュール３００は、上アームの半導体スイッチおよび下アームの半導体スイッチが直列に接続され、上下アーム間に出力端子が設けられる１相分のスイッチング回路を３組備えるパワーモジュールである。ここで、半導体モジュール３００は、各半導体スイッチを制御する制御回路等を内蔵するインテリジェントパワーモジュール（ＩＰＭ）であってよい。以下、本図において半導体モジュール３００の下アームに関する構成を示し、図４において半導体モジュール３００の上アームに関する構成を示す。なお、半導体モジュール３００における、図１の半導体モジュール１００同様の機能・構成を有する箇所については、以下説明を省略する。

半導体モジュール３００は、下アームに関して、半導体モジュール３００の外部に接続される外部端子として、制御電圧端子３０２と、制御接地端子３０４と、複数の制御入力端子３０６ｕ～ｗと、複数の出力端子３０８ｕ～ｗと、複数のエミッタ端子３１０ｕ～ｗと、外部設定端子３１５とを備える。このうち、制御電圧端子３０２と、制御接地端子３０４と、複数の制御入力端子３０６ｕ～ｗと、複数の出力端子３０８ｕ～ｗと、複数のエミッタ端子３１０ｕ～ｗとは、図１の半導体モジュール１００における、制御電圧端子１０２と、制御接地端子１０４と、複数の制御入力端子１０６ｕ～ｗと、複数の出力端子１０８ｕ～ｗと、複数のエミッタ端子１１０ｕ～ｗと同様である。外部設定端子３１５は、外部抵抗３９０を接続可能とする。ここで、外部抵抗３９０は、外部設定端子３１５および負側の直流母線Ｎによる基準電位の間に接続されてよい。なお、負側の直流母線Ｎは、半導体モジュール３００を含む装置のグランド３８０に接続されてよい。

半導体モジュール３００は、複数の半導体スイッチ３２０ｕ～ｗと、センス抵抗３４０と、フィルタ回路３５０と、ＬＶＩＣ３３０とを備える。半導体モジュール３００は、複数の半導体スイッチ３２０ｕ～ｗと、センス抵抗３４０と、フィルタ回路３５０と、ＬＶＩＣ３３０とを、一例として樹脂封止したパッケージ等の筐体内に内蔵してよい。複数の半導体スイッチ３２０ｕ～ｗ（以下、「半導体スイッチ３２０」とも示す。）は、図１における複数の半導体スイッチ１２０ｕ～ｗと同様である。

センス抵抗３４０は、複数の半導体スイッチ３２０のセンス端子と、制御接地端子３０４との間に接続される。これにより、センス抵抗３４０は、制御接地端子３０４を介して負側の直流母線Ｎからの基準電位に接続される。センス抵抗３４０は、半導体モジュール３００に内蔵される点を除き、図１のセンス抵抗１４０と同様である。

フィルタ回路３５０は、複数の半導体スイッチ３２０のセンス端子および比較回路３３６の間に接続される。フィルタ回路３５０は、半導体モジュール３００に内蔵される点を除き、図１のフィルタ回路１５０と同様である。本図の例において、フィルタ回路３５０はＲＣ積分回路であるが、これに代えて、フィルタ回路３５０は、センス電圧に過渡的に重畳されるノイズを低減できる他のフィルタ回路であってもよい。

ＬＶＩＣ３３０は、制御電圧端子３０２および制御接地端子３０４に接続され、制御電圧端子３０２および制御接地端子３０４間の電圧を電源電圧として動作する下アーム側（低電圧側）の集積回路である。ＬＶＩＣ３３０は、リファレンス電圧発生回路３３２と、比較回路３３６と、制御回路３３８とを有する。

リファレンス電圧発生回路３３２は、ＬＶＩＣ３３０内の基準電位Ｖｒｅｇと、制御接地端子３０４と、外部設定端子３１５とに接続される。ここで、ＬＶＩＣ３３０内の基準電位Ｖｒｅｇは、負側の直流母線Ｎの基準電位よりも高い。リファレンス電圧発生回路３３２は、外部設定端子３１５に接続可能な外部抵抗３９０の抵抗値に応じたリファレンス電圧を発生する。本実施形態において、リファレンス電圧発生回路３３２は、外部抵抗３９０に直列に接続される第１抵抗３３３を含む。これにより、リファレンス電圧発生回路３３２は、外部抵抗３９０および第１抵抗３３３を用いた抵抗分圧によって、リファレンス電圧を外部抵抗３９０および第１抵抗３３３の間の点から発生する。

リファレンス電圧発生回路３３２は、第１抵抗３３３と直列かつ外部抵抗３９０と並列に接続される第２抵抗３３４を含んでもよい。第２抵抗３３４を有する場合、リファレンス電圧発生回路３３２は、外部抵抗３９０および第２抵抗３３４を含む合成抵抗と、第１抵抗３３３とを用いた抵抗分圧によりリファレンス電圧を発生する。ここで、第２抵抗３３４は、外部設定端子３１５に外部抵抗３９０を接続しない場合に、第１抵抗３３３および第２抵抗３３４の抵抗分圧によりデフォルトのリファレンス電圧を発生させるために用いられてよい。また、第２抵抗３３４は、外部設定端子３１５に接続されるＬＶＩＣ３３０の端子および比較回路３３６の負端子をプルダウンするためのものであってもよい。この場合、第２抵抗３３４は、第１抵抗３３３よりも抵抗値が大きくてもよい。

また、リファレンス電圧発生回路３３２は、外部設定端子３１５と、第１抵抗３３３および第２抵抗３３４の中点との間に、第３抵抗３３５を含んでよい。この場合、リファレンス電圧発生回路３３２は、直列に接続された第３抵抗３３５および外部抵抗３９０、並びに第２抵抗３３４の並列接続による合成抵抗と、第１抵抗３３３との間で抵抗分圧によりリファレンス電圧を発生する。第３抵抗３３５は、外部設定端子３１５から静電気が入力された場合に比較回路３３６の負端子の電圧変化を緩和する。第３抵抗３３５は、配線抵抗であってもよい。

なお、本実施形態に係る外部抵抗３９０は、比較回路３３６の負端子の低電位側に接続される。これに代えて、外部抵抗３９０は、比較回路３３６の負端子の高電位側に、例えば第１抵抗３３３と並列に接続されるようにしてもよい。

比較回路３３６は、フィルタ回路３５０およびリファレンス電圧発生回路３３２に接続される。比較回路３３６は、センス抵抗３４０に流れるセンス電流に応じてセンス抵抗３４０に発生するセンス電圧をフィルタ回路３５０を介して受け取って、リファレンス電圧発生回路３３２が発生したリファレンス電圧とを比較する。本実施形態に係る比較回路３３６は、正端子にセンス電圧、負端子にリファレンス電圧を入力し、センス電圧からリファレンス電圧を減じた値が正となったことに応じて過電流を検出して、論理Ｈの過電流検出信号を制御回路３３８へと出力する。

制御回路３３８は、制御電圧端子３０２および制御接地端子３０４に接続され、制御電圧端子３０２および制御接地端子３０４間の電圧を電源電圧として動作する。制御回路３３８は、複数の制御入力端子３０６ｕ～ｗに接続され、複数の制御入力端子３０６ｕ～ｗを介して入力される制御信号ＬＵｃ、ＬＶｃ、およびＬＷｃによる各半導体スイッチ３２０のオン／オフ指示に応じて、各半導体スイッチ３２０の制御端子に供給する制御電圧を切替える。

また、制御回路３３８は、比較回路３３６による比較結果を用いて各半導体スイッチ３２０を制御する。制御回路３３８は、過電流を検出したことを示す過電流検出信号（すなわち論理Ｈの過電流検出信号）を受けたことに応じて、一例として複数の半導体スイッチ３２０ｕ～ｗをオフに切り替える等の保護動作を行ってよい。

以上に示した半導体モジュール３００によれば、半導体モジュール３００の内部でセンス抵抗３４０を接続し、半導体モジュール３００の外部に各半導体スイッチ３２０のセンス端子が直接露出しないようにすることができる。これにより、半導体モジュール３００は、各半導体スイッチ３２０のセンス端子が静電破壊する可能性を減らすことができる。また、半導体モジュール３００によれば、好適な抵抗値の外部抵抗３９０を接続することによってセンス電圧と比較するリファレンス電圧を適切に設定し、これにより過電流の検出レベルを適切に設定することができる。

なお、本実施形態に係る半導体モジュール３００においては、リファレンス電圧発生回路３３２，比較回路３３６、および制御回路３３８は、ＬＶＩＣ３３０に内蔵され、センス抵抗３４０およびフィルタ回路３５０は、ＬＶＩＣ３３０の外に設けられる。これにより、ＬＶＩＣ３３０は、センス抵抗３４０に代えて抵抗値が異なるセンス抵抗を接続し、フィルタ回路３５０に代えてフィルタ特性が異なるフィルタ回路を接続することができ、特性が異なる半導体スイッチを使用する他品種の半導体モジュールにも流用可能となる。これに代えて、ＬＶＩＣ３３０は、小型化等を優先して、センス抵抗３４０またはフィルタ回路３５０の少なくとも一方を内蔵してもよく、自由度を高めるべくリファレンス電圧発生回路３３２および比較回路３３６の少なくとも一方を外部接続するようにしてもよい。

また、本実施形態に係る半導体モジュール３００においては、複数の半導体スイッチ３２０のエミッタ同士を接続し、１つのセンス抵抗３４０を用いてセンス電圧を発生させて過電流検出に用いている。これに代えて、半導体モジュール３００は、図２のシャント抵抗２４０ｕ～ｗおよびフィルタ回路２５０と同様にして、各相に個別のセンス抵抗を用いて相毎のセンス電圧を発生して過電流検出に用いてもよい。この場合、半導体モジュール３００は、図２の比較回路２６０と同様に相毎に比較回路３３６を有してよく、リファレンス電圧発生回路３３２および外部抵抗３９０は全相で共通化して共通のリファレンス電圧を用いるようにしてもよい。

図４は、本実施形態に係る半導体モジュール３００の構成を示す第２の図である。本図は、半導体モジュール３００におけるｕ相の上アームに関する構成を、外部抵抗４９０ｕと共に示す。半導体モジュール３００は、他の相に対しても本図と同様の構成を備えてよい。なお、本図における、図３に示した下アーム側と同様の機能・構成を有する箇所については、以下説明を省略する。

半導体モジュール３００は、ｕ相の上アームに関して、半導体モジュール３００の外部に接続される外部端子として、制御電圧端子３０２と、制御接地端子４０４ｕと、制御入力端子４０６ｕと、出力端子３０８ｕと、コレクタ端子４１０ｕと、外部設定端子４１５ｕとを備える。このうち、制御電圧端子３０２および出力端子３０８ｕは、図３の制御電圧端子３０２および出力端子３０８ｕと共通である。制御接地端子４０４ｕは、半導体モジュール３００内における、ｕ相の上アームの制御回路用のグランドとなる基準電位に接続される。ここで、ｕ相の上アームのグランドは、半導体スイッチ４２０ｕのエミッタおよび半導体スイッチ３２０ｕのコレクタの間の出力端子３０８ｕと同電位とする。

制御入力端子４０６ｕは、ｕ相の上アームの半導体スイッチ４２０ｕをオンまたはオフにすることを指示する制御信号ＨＵｃを入力する。コレクタ端子４１０ｕは、正側の直流母線Ｐに接続される。ここで、正側の直流母線Ｐと負側の直流母線Ｎの間は、一例として数百Ｖの電位差を有する。

外部設定端子４１５ｕは、外部抵抗４９０ｕを接続可能とする。ここで、外部抵抗４９０ｕは、外部設定端子４１５ｕと、制御接地端子４０４ｕに供給される基準電位との間に接続されてよい。

半導体モジュール３００は、ｕ相の上アームに関して、半導体スイッチ４２０ｕと、センス抵抗４４０ｕと、フィルタ回路４５０ｕと、ＨＶＩＣ４３０ｕとを備える。半導体モジュール３００は、半導体スイッチ４２０ｕと、センス抵抗４４０ｕと、フィルタ回路４５０ｕと、ＨＶＩＣ４３０ｕについても、一例として樹脂封止したパッケージ等の筐体内にｖ相およびｗ相の上アーム、並びに各相の下アームに関する回路と共に内蔵してよい。

半導体スイッチ４２０ｕは、主端子間がコレクタ端子４１０ｕおよび出力端子３０８ｕの間に接続される。半導体スイッチ４２０ｕは、上アーム側に位置する他は、半導体スイッチ３２０と同様である。センス抵抗４４０ｕは、半導体スイッチ４２０ｕのセンス端子と、制御接地端子４０４ｕとの間に接続される。これにより、センス抵抗４４０ｕは、制御接地端子４０４ｕを介して出力端子３０８ｕからの基準電位に接続される。フィルタ回路４５０ｕは、半導体スイッチ４２０ｕのセンス端子およびコンパレータ４３６ｕの間に接続される。フィルタ回路４５０ｕは、図３のフィルタ回路３５０と同様である。

ＨＶＩＣ４３０ｕは、制御電圧端子３０２および制御接地端子４０４ｕに接続され、制御電圧端子３０２および制御接地端子４０４ｕ間の電圧を電源電圧として動作する上アーム側（高電圧側）の集積回路である。ＨＶＩＣ４３０ｕは、昇圧回路４３１ｕと、リファレンス電圧発生回路４３２ｕと、コンパレータ４３６ｕと、制御回路４３８ｕとを有する。

昇圧回路４３１ｕは、負側の直流母線Ｎを基準電位とする電源電圧Ｖｃｃを、制御接地端子４０４ｕの電位を基準電位とする電源電圧に昇圧する。一例として、昇圧回路４３１ｕは、上アームの半導体スイッチ４２０ｕがオフ、下アームの半導体スイッチ３２０ｕがオンとなり、出力端子３０８ｕおよび制御接地端子４０４ｕの電位が負側の直流母線Ｎの基準電位と実質的に同一となっている期間において、電源電圧Ｖｃｃをキャパシタに充電する。そして、昇圧回路４３１ｕは、半導体スイッチ４２０ｕがオン、半導体スイッチ３２０がオフとなり、出力端子３０８ｕおよび制御接地端子４０４ｕの電位が正側の直流母線Ｐの電位またはその近くまで上昇した期間において、制御接地端子４０４ｕの電位に対してキャパシタに充電した電源電圧Ｖｃｃを加えた電源電圧をＨＶＩＣ４３０ｕ内に供給してよい。

リファレンス電圧発生回路４３２ｕは、ＨＶＩＣ４３０ｕ内の基準電位Ｖｒｅｇと、制御接地端子４０４ｕと、外部設定端子４１５ｕとに接続される。ここで、ＨＶＩＣ４３０ｕ内の基準電位Ｖｒｅｇは、制御接地端子４０４ｕの基準電位よりも高い。リファレンス電圧発生回路４３２ｕは、図３のリファレンス電圧発生回路３３２と同様であり、図３の第１抵抗３３３に対応する第１抵抗４３３ｕ、第２抵抗３３４に対応する第２抵抗４３４ｕ、第３抵抗３３５に対応する第３抵抗４３５ｕを有するものであるから説明を省略する。

コンパレータ４３６ｕは、フィルタ回路４５０ｕおよびリファレンス電圧発生回路４３２ｕに接続される。コンパレータ４３６ｕは、比較回路３３６と同様である。制御回路４３８ｕは、昇圧回路４３１ｕおよび制御接地端子４０４ｕに接続され、昇圧回路４３１ｕにより昇圧された電圧を電源電圧として動作する。制御回路４３８ｕは、制御入力端子４０６ｕを介して入力される制御信号ＨＵｃに応じて半導体スイッチ４２０ｕの制御端子に供給する制御電圧を切り替える点を除いて制御回路３３８と同様であるから、説明を省略する。

以上において、上アーム側の回路は出力端子３０８の電位を基準電位（グランド電位）として動作するところ、各出力端子３０８の電位は相毎に異なる。したがって、半導体モジュール３００は、上アーム側の回路を相毎に別々に備える。すなわち、半導体モジュール３００は、センス抵抗４４０ｕ等のセンス抵抗４４０、フィルタ回路４５０ｕ等のフィルタ回路４５０、リファレンス電圧発生回路４３２ｕ等のリファレンス電圧発生回路４３２、コンパレータ４３６ｕ等のコンパレータ４３６、および制御回路４３８ｕ等の制御回路４３８を相毎に備えてよい。

以上に示した半導体モジュール３００によれば、上アーム側においても下アーム側と同様に、半導体モジュール３００の外部に半導体スイッチ４２０ｕ等の各半導体スイッチ４２０のセンス端子が直接露出しないようにすることができる。また、半導体モジュール３００によれば、好適な抵抗値の外部抵抗４９０ｕ等を接続することによってセンス電圧と比較するリファレンス電圧を適切に設定し、これにより上アーム側の過電流の検出レベルを適切に設定することができる。

なお、上記の半導体モジュール３００は、３相分の上下アームの半導体スイッチを内蔵する。これに代えて、半導体モジュール３００は、単相、２相、または４相以上等の任意の相数を有してもよい。また、半導体モジュール３００は、上アームまたは下アームのいずれか一方に関する回路のみを有してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００半導体モジュール、１０２制御電圧端子、１０４制御接地端子、１０６ｕ～ｗ制御入力端子、１０８ｕ～ｗ出力端子、１１０ｕ～ｗエミッタ端子、１１２センスエミッタ端子、１１４センス入力端子、１２０ｕ～ｗ半導体スイッチ、１３０ＬＶＩＣ、１４０センス抵抗、１５０フィルタ回路、２００半導体モジュール、２０２制御電圧端子、２０４制御接地端子、２０６ｕ～ｗ制御入力端子、２０８ｕ～ｗ出力端子、２１０ｕ～ｗエミッタ端子、２１５検出端子、２２０ｕ～ｗ半導体スイッチ、２３０ＬＶＩＣ、２４０ｕ～ｗシャント抵抗、２５０フィルタ回路、２６０比較回路、２７０検出回路、３００半導体モジュール、３０２制御電圧端子、３０４制御接地端子、３０６ｕ～ｗ制御入力端子、３０８ｕ～ｗ出力端子、３１０ｕ～ｗエミッタ端子、３１５外部設定端子、３２０ｕ～ｗ半導体スイッチ、３３０ＬＶＩＣ、３３２リファレンス電圧発生回路、３３３第１抵抗、３３４第２抵抗、３３５第３抵抗、３３６比較回路、３３８制御回路、３４０センス抵抗、３５０フィルタ回路、３８０グランド、３９０外部抵抗、４０４ｕ制御接地端子、４０６ｕ制御入力端子、４１０ｕコレクタ端子、４１５ｕ外部設定端子、４２０ｕ半導体スイッチ、４３０ｕＨＶＩＣ、４３１ｕ昇圧回路、４３２ｕリファレンス電圧発生回路、４３３ｕ第１抵抗、４３４ｕ第２抵抗、４３５ｕ第３抵抗、４３６ｕコンパレータ、４３８ｕ制御回路、４４０ｕセンス抵抗、４５０ｕフィルタ回路、４９０ｕ外部抵抗

Claims

半導体スイッチと、
前記半導体スイッチのセンス端子および基準電位の間に接続されたセンス抵抗と、
外部設定端子に接続可能な外部抵抗の抵抗値に応じたリファレンス電圧を発生するリファレンス電圧発生回路と、
前記センス抵抗に流れるセンス電流に応じて前記センス抵抗に発生するセンス電圧と前記リファレンス電圧とを比較する比較回路と、
前記比較回路による比較結果を用いて前記半導体スイッチを制御する制御回路と、
前記半導体スイッチ、前記センス抵抗、前記リファレンス電圧発生回路、前記比較回路、および前記制御回路を内蔵する筐体と
を備える半導体モジュール。
前記リファレンス電圧発生回路は、
前記外部抵抗に直列に接続される第１抵抗を有し、
前記外部抵抗および前記第１抵抗を用いた抵抗分圧により前記リファレンス電圧を発生する
請求項１に記載の半導体モジュール。
前記リファレンス電圧発生回路は、
前記第１抵抗と直列かつ前記外部抵抗と並列に接続される第２抵抗を有し、
前記外部抵抗および前記第２抵抗を含む合成抵抗と、前記第１抵抗とを用いた抵抗分圧により前記リファレンス電圧を発生する
請求項２に記載の半導体モジュール。
前記第２抵抗は、前記第１抵抗よりも抵抗値が大きい請求項３に記載の半導体モジュール。
前記外部抵抗は、前記外部設定端子および前記基準電位の間に接続される請求項１から４のいずれか一項に記載の半導体モジュール。
前記センス端子および前記比較回路の間に接続されたフィルタ回路を更に備える請求項１から５のいずれか一項に記載の半導体モジュール。
前記リファレンス電圧発生回路、前記比較回路、および前記制御回路は、集積回路に内蔵され、
前記センス抵抗は、前記集積回路の外に設けられる請求項１から６のいずれか一項に記載の半導体モジュール。