JP2022039053A - Ａｐｄセンサ及び測距システム - Google Patents

Abstract

【課題】SPADの駆動タイミングの精度を向上する。【解決手段】APDセンサは、第1画素と、第2画素と、位相比較回路と、遅延回路とを備える。第1画素は、受光素子としてAPD(Avalanche Photo Diode)を有し、受光に用いられる。第2画素は、受光素子としてAPDを有し、受光に用いない。位相比較回路は、前記第1画素又は前記第2画素の少なくとも一方の出力と、基準パルス信号が入力され、前記一方の出力と、前記基準パルスとの位相差を出力する。遅延回路は、前記位相比較回路の出力と、イネーブル信号が入力され、遅延されたイネーブル信号を出力する。【選択図】図1

Description

本開示は、APDセンサ及び測距システムに関する。

測距手法として、LiDAR(Light Detection and Ranging)が広く用いられ、このLiDARには、今日、SPAD(Single Photon Avalanche Diode)をはじめとするAPD(Avalanche Photo Diode)が用いられることがある。APDは、強い電界を掛けた受光部に光子が衝突することによりアバランシェ増幅を発生させ、この効果により微弱な入射光であっても大きな電位変化を引き起こすことが可能である。特に、SPADは、1光子単位での検出をすることが可能である。一方で、APDは、光を検出した後にリチャージの時間が必要であり、デッドタイムが存在する。このデッドタイム期間において、APDは、次の光子を検出することができない。LiDARに用いる筐体は、その内部に光源と受光素子の両方が備えられることが多い。このため、光源から射出された光が筐体内で反射し、受光素子に入射する迷光が発生することがある。

APDを受光素子として用いている場合、APDにブレークダウン以上の電圧を印加することにより素子をオンさせて光子が検出できる状態とする。この電圧を印加することにより、光子を検出できる状態とすることができるが、このタイミングが早いと、筐体内で反射した光子がAPDに入射すると、ターゲットからの反射光を受光する前に光子を検出し、ターゲットからの反射光を受光するタイミングでデッドタイム期間に該当することがある。一方で、この電圧を印加するタイミングが遅いと、ターゲットからの反射光を受光するタイミングにおいては、チャージが終了しておらず、やはり適切にターゲットから反射した光を検出することができない。

また、受光センサ内でのAPDのオン／オフを制御するタイミング制御回路を有する場合、制御回路出力では正確なタイミング制御が可能であるが、画素アレイの制御信号を駆動するドライバの遅延、制御信号を画素駆動電圧に変換するレベルシフタの遅延、APDのリチャージ時間等は、素子のばらつき、温度／電源電圧に依存するため、実際にAPDがオン状態となるタイミングを制御することは困難である。

特開2019-211429号公報

そこで、本開示では、APDの駆動タイミングの精度を向上するAPDセンサを実現する。

一実施形態によれば、APDセンサは、受光素子としてAPDを有し、受光に用いられる第1画素と、受光素子としてAPDを有し、受光に用いない第2画素と、前記第1画素又は前記第2画素の少なくとも一方の出力と、基準パルス信号が入力され、前記一方の出力と、前記基準パルスとの位相差を出力する、位相比較回路と、前記位相比較回路の出力と、イネーブル信号が入力され、遅延されたイネーブル信号を出力する、遅延回路と、を備える。

前記遅延回路は、前記イネーブル信号を遅延させて、前記基準パルスと、前記第1画素における受光素子の出力を可能とする電圧がチャージされるタイミングと、を同期させてもよい。

前記遅延回路は、前記APDのアノード又はカソードに、受光状態を駆動するための電圧をチャージする前記イネーブル信号を遅延させてもよい。

前記位相比較回路は、前記第1画素又は前記第2画素の出力がD端子に入力され、前記基準パルス信号がクロック端子に入力され、Q端子から出力をする、D-FFを備えてもよい。

前記遅延回路は、前記位相比較回路の出力がLowである場合には、前記位相比較回路の出力がHighである場合と比較して、より長く前記イネーブル信号をさらに遅延させて出力してもよい。

前記位相比較回路は、前記第1画素又は前記第2画素の少なくとも一方の出力と、前記基準パルス信号との時間差を、多ビットのデジタル信号に変換するTDCであってもよい。

前記第1画素を、第1方向及び前記第1方向に交わる方向である第2方向にアレイ状に備え、前記第2画素を、前記第1方向に沿って備えられる複数の前記第1画素に対して少なくとも1つを備える、画素アレイをさらに備えてもよい。

前記第2画素は、前記画素アレイにおいて、それぞれの前記第1方向に沿った前記第1画素よりも、前記位相比較回路と配線的に近くに備えられてもよく、前記位相比較回路は、前記第2画素の出力と、前記基準パルスとの位相を比較して出力してもよい。

前記APDを備える、第1基板と、前記位相比較回路と、前記遅延回路と、を少なくとも備え、前記第1基板と積層して形成される、第2基板と、を備える半導体基板上に形成されてもよい。

一実施形態によれば、測距システムは、前述のAPDセンサと、発光素子と、を備え、前記発光素子から射出した光が被写体において反射した光を、前記第1画素で受光し、前記発光素子が光を射出したタイミングと、前記第1画素が受光したタイミングに基づいて、前記被写体までの距離を測定する。

一実施形態に係るAPDセンサを模式的に示す回路図。 一実施形態に係るAPDセンサを模式的に示す回路図。 一実施形態に係るAPDセンサのタイミングチャートを模式的に示す図。 一実施形態に係る遅延回路を模式的に示す回路図。 一実施形態に係るAPDセンサを模式的に示す回路図。 一実施形態に係るAPDセンサを模式的に示す回路図。 一実施形態に係る遅延回路を模式的に示す回路図。 一実施形態に係る遅延回路を模式的に示す回路図。 一実施形態に係るTDCを模式的に示す回路図。 一実施形態に係る動作波形を模式的に示す図。 一実施形態に係る動作波形を模式的に示す図。 一実施形態に係るAPDセンサを模式的に示す回路図。 一実施形態に係るAPDセンサを模式的に示す回路図。 一実施形態に係るレイアウトを模式的に示す図。 一実施形態に係る受光画素を模式的に示す回路図。 一実施形態に係る受光画素を模式的に示す回路。 一実施形態に係る受光画素を模式的に示す回路。 一実施形態に係るAPDセンサのタイミングチャートを模式的に示す図。 一実施形態に係る受光画素を模式的に示す回路。 一実施形態に係る受光画素を模式的に示す回路。 一実施形態に係る受光画素を模式的に示す回路。 一実施形態に係る受光画素を模式的に示す回路。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。

以下、図面を参照して本開示における実施形態の説明をする。図面は、説明のために用いるものであり、実際の装置における各部の構成の形状、サイズ、又は、他の構成とのサイズの比等が図に示されている通りである必要はない。また、図面は、簡略化して書かれているため、図に書かれている以外にも実装上必要な構成は、適切に備えるものとする。

(第1実施形態)
図1は、一実施形態に係るAPDセンサを模式的に示す回路図である。APDセンサ1は、例えば、画素アレイ10と、遅延回路12と、位相比較回路14と、パルス発振回路16と、を備える。APDセンサ1は、画素アレイ10に備えられる受光素子に入射した光を信号に変換して出力する回路である。

なお、この図1においては、受光に関しての制御について示されており、信号の出力に関しては示されていないが、適切に出力するための回路を備えるものとする。また、遅延回路12から画素アレイ10の各画素への信号線等は、省略されているが、こちらについても適切に備えられるものとする。例えば、遅延回路12からは、図において水平方向（ライン方向）に信号が順番に与えられてもよい。

画素アレイ10は、有効画素100(第1画素)と、ダミー画素102(第2画素)と、を第1方向及び第2方向に沿ったアレイ状に備える。有効画素100と、ダミー画素102は、それぞれ複数備えられる。図に示すように、画素アレイ10は、例えば、有効画素100よりも位相比較回路14に近い領域にダミー画素102を備える。

有効画素100は、受光を受け付ける画素であり、この有効画素100において受光すると、この光を信号へと変換して出力する。有効画素100は、例えば、SPADを備えて構成される。

ダミー画素102は、受光を受け付けない画素であり、タイミング制御に用いられる画素である。ダミー画素102も基本的には有効画素100と同じSPADを備えて構成されるが、例えば、受光ができない、又は、受光した光を信号に変換しないように配置される。例えば、ダミー画素102は、SPADの受光面を遮光され、又は、SPADのアノードを接地電位に接続されて配置される。

ダミー画素102は、遅延回路12からの制御により開放されたSPADの電子がチャージされたタイミングで位相比較回路14に信号を出力する。ダミー回路102の状態に基づいて遅延回路12の制御信号を遅延させるので、ダミー回路102と位相比較回路14との距離を近くして、遅延を少なくすることが望ましい。例えば、図1のような構造の場合、ダミー回路102は、第1方向に沿って、有効画素100よりも位相比較回路14に近い位置に配置されることが望ましい。

遅延回路12は、画素アレイ10に備えられる有効画素100及びダミー画素102の受光制御をする信号を出力する回路である。例えば、遅延回路12からは、各第2方向に並ぶ有効画素100及びダミー画素102を制御する信号がラインごとに出力される。有効画素100及びダミー画素102は、ラインごとに遅延回路12から出力される制御信号に基づいて、受光を開始し、受光した場合には、SPADにおいて光を信号へと変換し、適切に出力する。

位相比較回路14は、ダミー回路102から出力された信号と、パルス発振回路16から受信した信号との位相差を比較して出力する。

遅延回路12は、位相比較回路14が出力した位相差に基づいて、制御信号を遅延させて画素へと出力する。この遅延された制御信号に基づいて、適切なタイミングで各画素のSPADを受光状態とすることにより、迷光による信号の出力を回避したタイミングで各画素における受光を適切に実現する。

なお、位相比較回路14は、1つの回路として示されているが、それぞれのダミー画素102ごと、又は、それぞれのカラムごとに備えられていてもよい。例えば、1カラムに対して、1つのダミー画素102が備えられ、このダミー画素102に対して、それぞれ位相比較回路14が備えられてもよい。もちろん、この構成には限られず、適切に以下に説明する動作が実行できるものであればよい。

図2は、本実施形態に係るダミー画素102の接続の一例を示す図である。なお、この図2においては、適切に電圧が調整される回路、例えば、バッファ回路等が備えられてもよい。例えば、遅延回路12と有効画素100、ダミー画素102との間には、バッファ回路が備えられてもよい。

ダミー画素102は、チャージが終了すると、当該信号をダミー信号Out_dummyとして出力する。この信号は、位相比較回路14に入力される。

位相比較回路14には、このダミー信号と、パルス発振回路16から出力された基準パルスとが入力される。位相比較回路14は、パルス信号に対するダミー信号の遅延を位相差として出力する。

チャージポンプ18は、この位相差信号に基づいて電圧を増減させて出力する。チャージポンプ18は、例えば、位相比較回路14の出力がHigh(オン)である場合には、Vcontを高くし、逆に、位相比較回路14の出力がLow(オフ)である場合には、Vcontを低くして出力する。この電圧の制御は、例えば、クロック信号が入力されるタイミングにおいて位相比較回路14の出力がHighであるか、Lowであるかにより、実行される。

チャージポンプ18は、位相比較回路14内に備えられてもよく、また、位相比較回路14の出力する信号が、オン／オフのタイミングにおいてVcontに十分な電位差を生じさせる場合には、備えられなくてもよい。

遅延回路12は、位相比較回路14が出力した位相差信号に基づいて、制御信号Xinを遅延した信号Xenをそれぞれの画素へと出力する。出力は、前述したように、例えばラインごとの信号としての制御電圧である。

ダミー画素102は、例えば、SPAD 104と、電流源106と、nMOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor、以下、nMOS 108と記載する)と、シフト回路110と、を備える。この構成は、基本的には有効画素100においても同様である。上述したように、ダミー画素102においては、例えば、SPAD 104の受光面が遮光され、受光による画素信号を出力しないように設定される。

電流源106は、例えば、電源電圧Vddhと接続され、SPAD 104のカソード側のキャリアをチャージする。このチャージにより、放電後のSPAD 104が受光可能な状態へと遷移する。

nMOS 108は、SPAD 104から信号が出力された後に、SPAD 104のカソードを放電するためのスイッチであり、所定のタイミングにおいてオン／オフされ、SPAD 104のカソード側の充放電を制御する。このnMOS 108の制御をする駆動信号を遅延回路12が出力する。

シフト回路110は、遅延回路12が出力した電圧の基準レベルをnMOS 108の電圧の基準レベルへと変化させる回路である。このシフト回路110には、一般的に用いられるレベルシフト回路を適切に用いることができる。

ダミー画素102は、遅延回路12から制御信号がオンされたタイミングでSPAD 104のカソード側の電圧Vcaを基準電圧(例えば、接地電位)まで放電する。そして、遅延回路12からの制御信号がオフされたタイミングで電圧Vcaを所定電圧までチャージする。

ダミー画素102は、バッファにより、電圧Vcaが所定電圧を超えると、信号を出力する。この所定の電圧は、SPAD 104が起動するためにカソード側に印加される電圧である。

位相比較回路14は、ダミー画素102から信号が出力されると、基準パルスとの位相差を出力する。遅延回路12は、この位相差に基づいて制御信号Xenを、例えば、ToF(Time of Flight)センサにおけるレーザーの発光タイミングからの遅延を調整して出力する。

図3は、本実施形態に係るタイミングチャートを模式的に示す図である。最上段の発光トリガは、ToFセンサにおけるレーザーの照射タイミングを示すトリガ信号である。この発光トリガに基づいて、レーザーが被写体へと照射される。

Xenは、画素からの出力を制御する制御信号である。このXenから発光トリガまでの時間をtd_LDとする。

Vcaは、SPAD 104のカソード側の電圧である。制御信号Xenがオフになった後にSPAD 104が受光可能状態になるまでの時間をtd_wakeupとする。制御信号Xenが入力された後に、td_wakeup時間経過すると、SPAD 104が受光可能な状態となる。

図3に示すようなタイミングでSPAD 104がオンすることにより、被写体から反射したフォトンを適切にSPAD 104が受光することが可能となる。

SPADがオンとなるタイミングが早い場合、例えば、td_LDがtd_wakeupと同等の時間である場合には、SPADがオンした後に、筐体内反射によるフォトンをSPAD 104が受光し、その後とのSPADがデッドタイムとなったタイミングで被写体からの反射光を受光する。このようなタイミングであると、筐体内の反射光による信号を出力し、被写体からの反射光を適切に受光することができない。このため、正しい距離を測定することができない。

一方で、SPADがオンとなるタイミングが遅い場合、すなわち、td_wakeupの間に被写体の反射項がSPADに到達してしまう場合、SPADにおける被写体から反射したフォトンの雪崩増幅を適切に発生させることができない。このため、この場合も、被写体との正しい距離を測定することができない。

上記から、図3に示すように、適切なタイミングで制御信号Xenを切り替えて、被写体からの反射光をSPAD 104に受光させる必要がある。そこで、図2において説明したように、ダミー画素102におけるチャージが終わる時間(td_wakeup)に基づいてXenを遅延させる制御を実行する。

位相比較回路14は、上記に示したように制御信号Xenを出力するため、例えば、D-FF(D-Flip Flop)を備える。例えば、D-FFのD端子にダミー画素102の出力を接続し、クロック端子に基準パルスを入力する。

SPADがオンとなるタイミングが基準パルスよりも早い場合、位相比較回路14の出力は、基準パルスが入力されたタイミングでダミー画素102からの出力はオフであるため、Lowとなる。

一方で、SPADがオンとなるタイミングが基準パルスよりも遅い場合、位相比較回路14の出力は、基準パルスが入力されたタイミングでダミー画素102からの出力はオンであるため、Highとなる。

位相比較回路14の出力は、チャージポンプ18に入力され、昇圧される。なお、High、Lowのパルス信号に応じて出力する電圧が適切に制御できる回路であれば、チャージポンプの代わりに用いることができる。位相比較回路14又はチャージポンプ18からは、電圧Vcontが遅延回路12へと出力される。

図4は、本実施形態に係る遅延回路12を模式的に示す回路図である。

遅延回路12は、偶数個のインバータを直列に接続した回路である。インバータの入力には、イネーブル信号であるXinが入力され、最後のインバータからは、遅延されたイネーブル信号であるXenが出力される。このXenが有効画素100及びダミー画素102へと出力される。より詳しくは、図1に示すように、ラインに沿った画素に対する信号として出力される。図は、一例として示すものであり、遅延回路12が備えるインバータの数は、オンオフが反転しない任意の数として構わない。

それぞれのインバータは、電源電圧として、VddとVssに接続される。インバータとVssとの間に、例えば、ゲートに電圧Vcontが接続されるnMOSが接続される。電圧Vcontが高いと、インバータに流れる電流が多くなるため、遅延時間は短くなる。一方で、電圧Vcontが低いと、インバータに流れる電流が少なくなるため、遅延時間が長くなる。

これらをまとめると、ダミー画素102において、SPADの受光可能期間への立ち上がりが発光に対して早い場合には、移動比較回路14の出力がLow、すなわち、電圧Vcontが低くなり、Xinに対するXenの遅延が長くなる。このため、ダミー画素102のSPAD 104の受光可能期間の立ち上がり時間を現状よりも遅らせる。

一方で、ダミー画素102において、SPADの受光可能期間への立ち上がりが発光に対して遅い場合には、移動比較回路14の出力がHigh、すなわち、電圧Vcontが高くなり、Xinに対するXenの遅延が短くなる。このため、ダミー画素102のSPAD 104の受光可能期間の立ち上がり時間を現状よりも早くさせる。

このように、制御回路12、ダミー画素102、位相比較回路14、チャージポンプ18により、DLL(Delay Locked Loop)を形成する。APDセンサ1は、このDLLにより、SPADのオンタイミングを調整する。

各回路素子は、上記のイネーブル信号の出力の遅延が図3の状態となる回路定数となるように適切に選択される。適切に構成されたDLLを用いることにより、基準パルスと同期したタイミングでSPADをオンすることが可能となり、素子のばらつき、温度、電圧に依存しない既知のタイミングでSPADをオンすることができる。

以上のように、本実施形態によれば、画素におけるSPAD 104の受光可能期間を適切に設定することが可能となり、迷光等の影響を回避することが可能となる。図1に示すように、ダミー画素102と位相比較回路14の配線を、有効画素100よりも短くすることにより、ダミー画素102から位相比較回路14への信号の配線における遅延を抑制することが可能である。このため、画素におけるSPADの立ち上げ時間をより正確にイネーブル信号へと反映させることができる。

また、カラムごとにダミー画素102を備えることにより、カラムごとの遅延をダミー画素102において適切に検出することができる。このため、制御回路12から遅延された背イネーブル信号Xenをラインごとに出力した場合に、ラインに沿った画素に対して、配線の遅延を適切に反映することが可能となる。

なお、画素アレイ10に画素が備えられている場合について説明したが、この遅延制御は、画素アレイ10ではなく、さらに細かい一般的な受光画素に用いることが可能である。すなわち、図2の構成は、図1の構成だけではなく、単体として用いることも可能である。また、画素アレイ10を制御するための信号についての詳細は、後述する。

図5は、本実施形態に係るAPDセンサ1の別の態様を示す図である。上記では、位相比較回路14との距離が近いダミー回路102の出力を用いるとしたが、これには限られない。有効画素100のうち、位相比較回路までの配線遅延が必要なタイミング調整の精度に比べて小さい画素がある場合には、この有効画素100の出力を信号遅延に用いてもよい。

図5のAPDセンサ1では、有効画素100の配線遅延が少ない画素の出力を用いている。このように、ダミー画素102ではなく、有効画素100の出力を用いて遅延制御を実行してもよい。このように有効画素100を用いることにより、有効画素100自体のオンタイミングを調整することが可能となる。この場合、ダミー画素102はまた、必須の構成ではなく、利用環境、回路設置面積等の制限によりダミー画素102を配置できない、又は、ダミー画素102の配線をする余裕がない場合等にも、同様の効果を得ることができる。

ダミー画素102を備えない場合には、上述したように配線遅延が発生しづらい有効画素100を選択することが望ましい。このため、出力を遅延制御に用いる有効画素100としては、例えば、図1に示す回路と同様に、画素アレイ10において、他の有効画素100よりも外側に位置し、位相比較回路14と電気的に近くに配置される有効画素100を選択してもよい。以下の各実施形態についても、ダミー画素102を用いる場合について説明するが、本実施形態と同様に、有効画素100を用いることが適宜可能である。

(第2実施形態)
前述の実施形態においては、アナログ回路で設計されていたが、これには限られない。第2実施形態においては、デジタル回路で設計する場合について説明する。

図6は、本実施形態に係るAPDセンサ1を示す回路図である。この図6に示すように、APDセンサ1は、上述の第1実施形態の制御回路12の代わりに、デジタル遅延回路20を備え、チャージポンプ18の代わりに、制御論理回路22を備える。

制御論理回路22は、前述のチャージポンプ18と同様の処理を実行するデジタル回路である。制御論理回路22は、位相比較回路14から出力した信号のHighとLowの電圧をデジタル遅延回路20に用いる電圧へと調整して出力する。チャージポンプ18と同様に、位相比較回路14の構成によっては、省略することも可能である。制御論理回路22は、位相比較回路14の出力に基づいて、遅延させる時間に基づいたデジタルの選択信号Dcontを出力する。

デジタル遅延回路20は、位相比較回路14又は制御論理回路22から出力された信号に基づいて、イネーブル信号を遅延して出力する回路である。前述の実施形態と同様に、デジタル遅延回路20、ダミー画素102、位相比較回路14、(制御論理回路22)により、デジタルDLLを形成する。

図7は、デジタル遅延回路20の一例を模式的に示す回路図である。デジタル遅延回路20は、例えば、直列に接続された偶数個のインバータと、マルチプレクサを備える。

マルチプレクサの入力には、偶数個(例えば2個)ごとのインバータの出力が接続される。

マルチプレクサは、選択信号Dcontに基づいて、いずれの入力を出力するかを選択する。例えば、遅延時間を短くする場合には、図面においてより左側、すなわち、インバータの直列数が少ない信号を出力する。遅延時間を長くする場合には、図面においてより右側、すなわち、インバータの直列数が多い信号を出力する。

このように出力信号を選択することにより、位相比較回路14の出力に基づいて、前述した第1実施形態と同様のイネーブル信号を、デジタル遅延回路20は、出力することが可能となる。図4と同様に、直列に接続されるインバータは、この図7に示すものに限られるものではなく、任意の個数が直列に接続され、入力信号が反転しない、任意の遅延信号を選択して出力することができる。

以上のように、本実施形態によれば、デジタル回路(デジタルDLL)を用いてSPADのオンタイミングを調整することが可能となる。微細プロセスにおいては、デジタル回路で構成した方がアナログ回路で構成するよりも回路面積、消費電力を削減できるという利点がある。もちろん、本実施形態においても、図5に示したように、ダミー画素102ではなく、有効画素100の出力を遅延制御に用いてもよい。

(第3実施形態)
第2実施形態では、遅延制御をする回路としてデジタル回路を用いたが、デジタル回路を用いる例は、他にもある。例えば、位相比較において、TDC(Time to Digital Converter)を用いてもよい。

図8は、本実施形態に係るAPDセンサ1を模式的に示す回路図である。APDセンサ1は、位相比較回路14の代わりに、TDC 24を備える。TDC 24の出力は、例えば、多ビットのデジタル信号であり、基準パルスに対するダミー画素102からの出力信号の遅延をこの多ビットの信号で表す。

制御論理回路22は、この多ビットの信号を適切な基準電圧へと変換して出力する。

デジタル遅延回路20は、TDC 24の出力した多ビットの信号に基づいて、入力されたイネーブル信号を遅延させて出力する。この遅延されたイネーブル信号に基づいて、画素のSPADが基準パルスと同期して受光可能状態へと遷移する。

図9は、TDC 24の一例を示す回路図である。TDC 24は、例えば、複数の遅延素子と、複数のD-FFを備える。複数の遅延素子は、直列に接続され、それぞれの出力は、D-FFのD端子へと入力される。

各D-FFには、遅延素子からの出力がD端子に接続され、クロック端子に基準パルスが入力される。それぞれのD-FFのQ端子からの出力を取得することにより、デジタル化された時間の情報を取得する。この場合、基準パルスと、ダミー画素102からの出力との時間差を、デジタル値として出力する。図においては、例えば、4桁の信号[3 : 0]が出力される。

図10、図11は、TDCの動作波形の一例を示す図である。図10は、基準パルスに対してSPADのオンが早い場合、図11は、基準パルスに対してSPADのオンが遅い場合を示す。これらの図に示すように、多ビットの信号の各値を取得することにより、基準パルスに対して遅いか、早いかを判断することが可能となる。

図10、図11において、基準パルスのタイミング上に記載されている数値は、多ビットの信号である。例えば、図10においては、S0、S1、S2が0であり、S3が1である信号が入力され、図11においては、S0が0であり、S1、S2、S3が1である信号が入力される場合である。

図10では、SPADオンのタイミングよりも基準パルスのタイミングが早く同期がとれていない。一方で、図11では、SPADオンのタイミングよりも基準パルスのタイミングが遅く同期がとれていない。このため、双方ともに、SPADのオンの時間を調整する必要がある。例えば、信号が1100でSPADがオンになる場合、このタイミングが同じタイミングとなるように、デジタル遅延回路20により信号を遅延させる。

デジタル遅延回路20の構成は、前述の実施形態と同様のものであってもよい。例えば、Dcontとして、多値信号を入力すると、適切な遅延を持った信号を出力するマルチプレクサを備え、このマルチプレクサに、多値信号であるDcontを入力する。

以上のように、位相比較回路14の代わりに、TDCを用いることも可能である。前述の各実施形態においては、位相のずれを、早いか、遅いか、の2値で取得しているのに対し、本実施形態では、多値信号で取得することが可能である。このため、例えば受光開始をしたタイミングにおいて時間の制御を行う場合に、本実施形態のTDCを用いる構成によれば、前述の各実施形態よりも高速に基準パルスとの同期を実現することが可能となる。

図12は、本実施形態に係るAPDセンサ1の別形態を示す図である。有効画素100からの出力は、ADC(Analog to Digital Converter)を介してTDC 24へと入力されることがある。これは、測距用に、被写体から反射した光のデータをデジタルデータに変換した後に、反射までの時間を、デジタルデータを用いて取得するために配置される。

図12に示すように、TDC 24が有効画素100の後に配置されている場合は、このTDC 24の出力を遅延制御用の信号として用いてもよい。このように配置すると、ダミー画素102ごとに備えられる、例えば、画素アレイ10のラインごとに備えられるTDC 24を、測距用のTDC 24と置き換えることが可能となる。この結果、TDCの個数を減らすことができるため、回路面積、消費電力を削減することが可能となる。

(第4実施形態)
本実施形態においては、画素アレイ10に上記の構成を適用する場合についてより詳しく説明する。

図13は、図1に示す回路をより詳しく描画したものである。第1方向に沿ったカラム、第2方向に沿ったラインに、アレイ状に有効画素100、ダミー画素102が備えられる。それぞれのダミー画素102は、位相比較回路14と接続される。

位相比較回路14の出力は、マルチプレクサ（以下、MUX 26と記載する。）に入力される。MUX 26は、別に入力されるライン選択信号に基づいて、複数のカラムに対応する位相比較回路14からの入力を選択して出力する。

チャージポンプ18と、遅延回路12の動作については、前述の実施形態と同様である。イネーブル信号Xenによりラインを選択し、カラム選択信号によりカラムを選択して、ターゲットとなる画素のSPADを基準パルスと同期させてオン状態とする。そして、オン状態となったSPADを有する画素において、被写体から反射してきた光を受光して、有効画素100は、適切に信号を出力する。

図14は、図13に示すAPDセンサ1のレイアウトの一例を示す図である。APDセンサ1は、積層型の半導体基板に形成されてもよい。半導体基板は、第1基板30と、第2基板32と、を備える。第1基板30及び第2基板32は、ダイと呼ばれることもある。第1基板30及び第2基板32は、例えば、矩形状であるが、具体的な形状及びサイズについては任意である。また、これらの基板は、同じサイズであってもよいし互いに異なるサイズであってもよい。

第1基板30には、SPAD104が備えられる。また、光学系の少なくとも一部がオンチップとして実装されてもよい。

第2基板32には、画素読出部、遅延回路12、位相比較回路14、パルス発生回路16、チャージポンプ18が備えられる。画素読出部には、例えば、SPAD以外の画素アレイ10の構成要素、例えば、有効画素100、ダミー画素102のSPAD 104以外の構成要素が含まれる。その他、第2基板32には、APDセンサ1の駆動に必要な電源回路、論理回路、記憶回路、ADC、DAC(Digital to Analog Converter)等が適切に備えられる。また、SPADから出力された信号を出力する出力インタフェース等も備えられる。

第1基板30と、第2基板32は、例えば、それぞれがウエハから切り出して個片化された後に上下に重ねて張り合わされるCoC(Chip on Chip)方式により積層されてもよい。また、第1基板30と第2基板32の一方をウエハから切り出して個片化した後に、個片化したものを他方の基板に貼り合わせるCoW(Chip on Wafer)方式により積層されてもよい。あるいは、第1基板30と第2基板32の双方がウエハの状態で張り合わされるWoW(Wafer on Wafer)方式により積層されてもよい。

第1基板30と、第2基板32は、種々の接合方法を用いて接合されてもよい。例えば、プラズマ接合等を用いることができる。

第1基板30と、第2基板32は、マイクロバンプ、マイクロパッド等により電気的に接続されてもよい。また、ビアホール、コンタクト等により、電気的に接続されてもよい。

以上のように、有効画素100及びダミー画素102は、画素アレイ10として電子機器1に備えられてもよい。また、この画素アレイ10等の回路は、積層型の半導体基板に形成されてもよい。

(変形例)
以下、SPAD 104を駆動するための回路例をいくつか説明する。

図15は、有効画素100の構成例を示す図である。ダミー画素102は、SPAD 104のアノードが接地されている例であったが、有効画素においては、SPAD 104のアノードは、負の電位-Vbdに接続される。このように、負の電位としておくことにより、フォトンを受光した場合に、カソード側との電圧の差により雪崩増幅を発生させて、1フォトンであっても適切な強度を有する信号を出力する。

以下、有効画素100及びダミー画素102を併せて受光画素と記載する。なお、図には、SPAD 104のアノードは、負の電位と接続されているものを示すが、これには限られず、例えばダミー画素102である場合には、接地電位としてもよい。

図16は、受光画素の別の構成例を示す図である。受光画素は、nMOS 108に対するpMOS 112をさらに備えてもよい。このようにpMOS 112を備えることにより、リチャージ用の電流源を、SPAD 104がオンの状態では切り離すことが可能となる。

このような構成にすることにより、画素に備えられるインバータの入力がフローティングとなり、貫通電流を出力するのを抑制することができる。

図17は、受光画素の別の構成例を示す図である。受光画素は、図16の構成にさらに、高速リチャージ用のシフト回路114と、pMOS 116と、を備える構成である。例えば、Xen信号に遅れてFast_ChargeからpMOS 116の駆動電圧(HighからLowへ変化)を印加する。pMOS 116がオンされると、Vcaがチャージされる速度を向上させることができる。

図18は、図17の回路のタイミングチャートである。Fast_Chargeを適切なタイミングでHigh → Low → Highと変化させると、Vcaのチャージがブーストされる。点線で示すのが、Fast_Chargeがない場合の電圧遷移であるが、pMOS 116を備え、適切に駆動させることにより、SPAD 104がオンとなるまでの時間を短縮することが可能となる。

このような構成にすることにより、チャージを高速化することが可能となり、この結果、例えば、より近くの被写体における測距精度を、迷光の影響を少なくして向上させることが可能となる。

図19は、受光画素の別の構成例を示す図である。SPAD 104は、カソードがVbd ＋ Vddhに接続され、アノードがVcaとなる構成であってもよい。この場合、nMOS 108は、リチャージ用の電流源106を切り離すことにより、SPAD 104をオフとすることができる。

図20は、受光画素の別の構成例を示す図である。図19のように接続したSPAD 104を、図16と同様に接続されたnMOS 108及びpMOS 112でリチャージするものである。図16と同様に、インバータの入力がフローティングとなり、貫通電流が流れるのを抑制することができる。

図21は、受光画素の別の構成例を示す図である。図19のように接続したSPAD 104を、図17と同様に接続されたnMOS 108、pMOS 112、nMOS 118により高速リチャージする構成である。Xenが入力された後に、Fast_Chageの電圧をLow → High → Logと戦することによりpMOS 112をオンにし、Vcaの電位を高速に接地電位(基準電圧)まで下げることが可能となる。

以上のように種々の変形例があるが、適切に前述の各実施形態の画素として用いることができる。

なお、前述の各形態においては、画素の受光素子として用いられるのは、SPADであるとしたが、これには限られない。例えば、受光素子は、SPAD以外のAPDであってもよい。すなわち、上記においてSPADと記載されている箇所は、全てAPDと読み替えてもよい。

図22は、前述の各実施形態に係るAPDセンサ1の使用例を示す測距システム3を示す図である。測距システム3は、APDセンサ1と、発光素子2と、を備える。

APDセンサ1は、前述の各実施形態で説明した構成を有する回路である。発光トリガ信号は、APDセンサ1が発振してもよいし、外部において発振されてもよい。

発光素子2は、発光トリガ信号に基づいて、発光する素子であり、例えば、LD(Laser Diode)である。発光素子2は、レーザーをターゲットに照射し、APDセンサ1の受光素子がターゲットからの反射光を受光する。

APDセンサ1は、発光トリガ信号を発振した時刻と、受光素子が受光した時刻と、の差に基づいて、測距システム3と、ターゲットの距離を測定する。

本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。

図23は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図23に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。

各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図23では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。

駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。

駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。

ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。

車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。

環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。

ここで、図24は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図24には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。

車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。

図23に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。

また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。

車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。

統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。

記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。

汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long Term Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。

専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。

測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。

ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。

車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。

車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。

統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。

マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。

音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図23の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。

なお、図23に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。

前述した実施形態は、以下のような形態としてもよい。

(１)
受光素子としてAPDを有し、受光に用いられる第1画素と、
受光素子としてAPDを有し、受光に用いない第2画素と、
前記第1画素又は前記第2画素の少なくとも一方の出力と、基準パルス信号が入力され、前記一方の出力と、前記基準パルスとの位相差を出力する、位相比較回路と、
前記位相比較回路の出力と、イネーブル信号が入力され、遅延されたイネーブル信号を出力する、遅延回路と、
を備える、APDセンサ。

(２)
前記遅延回路は、前記イネーブル信号を遅延させて、前記基準パルスと、前記第1画素における受光素子の出力を可能とする電圧がチャージされるタイミングと、を同期させる、
(1)に記載のAPDセンサ。

(３)
前記遅延回路は、前記APDのアノード又はカソードに、受光状態を駆動するための電圧をチャージする前記イネーブル信号を遅延させる、
(2)に記載のAPDセンサ。

(４)
前記位相比較回路は、
前記第1画素又は前記第2画素の出力がD端子に入力され、前記基準パルス信号がクロック端子に入力され、Q端子から出力をする、D-FFを備える、
(1)から(３)のいずれかに記載のAPDセンサ。

(５)
前記遅延回路は、前記位相比較回路の出力がLowである場合には、前記位相比較回路の出力がHighである場合と比較して、より長く前記イネーブル信号をさらに遅延させて出力する、
(4)に記載の電子機器。

(６)
前記位相比較回路は、前記第1画素又は前記第2画素の少なくとも一方の出力と、前記基準パルス信号との時間差を、多ビットのデジタル信号に変換するTDCである、
(1)から(3)のいずれかに記載のAPDセンサ。

(７)
前記第1画素を、第1方向及び前記第1方向に交わる方向である第2方向にアレイ状に備え、前記第2画素を、前記第1方向に沿って備えられる複数の前記第1画素に対して少なくとも1つを備える、画素アレイ、
をさらに備える、(1)から(6)のいずれかに記載のAPDセンサ。

(８)
前記第2画素は、前記画素アレイにおいて、それぞれの前記第1方向に沿った前記第1画素よりも、前記位相比較回路と配線的に近くに備えられ、
前記位相比較回路は、前記第2画素の出力と、前記基準パルスとの位相を比較して出力する、
(7)に記載のAPDセンサ。

(９)
前記APDを備える、第1基板と、
前記位相比較回路と、前記遅延回路と、を少なくとも備え、前記第1基板と積層して形成される、第2基板と、
を備える半導体基板上に形成される、
(1)から(8)のいずれかに記載のAPDセンサ。

(１０)
(1)から(9)のいずれかに記載のAPDセンサと、
発光素子と、
を備え、
前記発光素子から射出した光が被写体において反射した光を、前記第1画素で受光し、前記発光素子が光を射出したタイミングと、前記第1画素が受光したタイミングに基づいて、前記被写体までの距離を測定する、
測距システム。

本開示の態様は、前述した実施形態に限定されるものではなく、想到しうる種々の変形も含むものであり、本開示の効果も前述の内容に限定されるものではない。各実施形態における構成要素は、適切に組み合わされて適用されてもよい。すなわち、特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

1：APDセンサ、
10：画素アレイ、
100：有効画素、102：ダミー画素、
104：SPAD、106：電流源、108：nMOSFET、110：シフト回路、
12：遅延回路、
14：位相比較回路、
16：パルス発振回路、
18：チャージポンプ、
20：デジタル遅延回路、
22：制御論理回路、
24：TDC、
26：MUX、
30：第1基板、
32：第2基板、
2：発光素子、
3：測距システム

Claims (10)

1. 受光素子としてAPD(Avalanche Photo Diode)を有し、受光に用いられる第1画素と、
   受光素子としてAPDを有し、受光に用いない第2画素と、
   前記第1画素又は前記第2画素の少なくとも一方の出力と、基準パルス信号が入力され、前記一方の出力と、前記基準パルスとの位相差を出力する、位相比較回路と、
   前記位相比較回路の出力と、イネーブル信号が入力され、遅延されたイネーブル信号を出力する、遅延回路と、
   を備える、APDセンサ。
2. 前記遅延回路は、前記イネーブル信号を遅延させて、前記基準パルスと、前記第1画素における受光素子の出力を可能とする電圧がチャージされるタイミングと、を同期させる、
   請求項1に記載のAPDセンサ。
3. 前記遅延回路は、前記APDのアノード又はカソードに、受光状態を駆動するための電圧をチャージする前記イネーブル信号を遅延させる、
   請求項2に記載のAPDセンサ。
4. 前記位相比較回路は、
   前記第1画素又は前記第2画素の出力がD端子に入力され、前記基準パルス信号がクロック端子に入力され、Q端子から出力をする、D-FFを備える、
   請求項1に記載のAPDセンサ。
5. 前記遅延回路は、前記位相比較回路の出力がLowである場合には、前記位相比較回路の出力がHighである場合と比較して、より長く前記イネーブル信号をさらに遅延させて出力する、
   請求項4に記載の電子機器。
6. 前記位相比較回路は、前記第1画素又は前記第2画素の少なくとも一方の出力と、前記基準パルス信号との時間差を、多ビットのデジタル信号に変換するTDCである、
   請求項1に記載のAPDセンサ。
7. 前記第1画素を、第1方向及び前記第1方向に交わる方向である第2方向にアレイ状に備え、前記第2画素を、前記第1方向に沿って備えられる複数の前記第1画素に対して少なくとも1つを備える、画素アレイ、
   をさらに備える、請求項1に記載のAPDセンサ。
8. 前記第2画素は、前記画素アレイにおいて、それぞれの前記第1方向に沿った前記第1画素よりも、前記位相比較回路と配線的に近くに備えられ、
   前記位相比較回路は、前記第2画素の出力と、前記基準パルスとの位相を比較して出力する、
   請求項7に記載のAPDセンサ。
9. 前記APDを備える、第1基板と、
   前記位相比較回路と、前記遅延回路と、を少なくとも備え、前記第1基板と積層して形成される、第2基板と、
   を備える半導体基板上に形成される、
   請求項1に記載のAPDセンサ。
10. 請求項1に記載のAPDセンサと、
    発光素子と、
    を備え、
    前記発光素子から射出した光が被写体において反射した光を、前記第1画素で受光し、前記発光素子が光を射出したタイミングと、前記第1画素が受光したタイミングに基づいて、前記被写体までの距離を測定する、
    測距システム。

Images