JP2022037582A - 多層基板および撮像素子ユニット - Google Patents
多層基板および撮像素子ユニット Download PDFInfo
- Publication number
- JP2022037582A JP2022037582A JP2020141794A JP2020141794A JP2022037582A JP 2022037582 A JP2022037582 A JP 2022037582A JP 2020141794 A JP2020141794 A JP 2020141794A JP 2020141794 A JP2020141794 A JP 2020141794A JP 2022037582 A JP2022037582 A JP 2022037582A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- light
- image pickup
- multilayer board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000003384 imaging method Methods 0.000 title abstract 5
- 239000004020 conductor Substances 0.000 claims abstract description 153
- 239000010410 layer Substances 0.000 claims description 184
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 13
- 239000012792 core layer Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 21
- 239000006059 cover glass Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B17/00—Details of cameras or camera bodies; Accessories therefor
- G03B17/02—Bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Camera Bodies And Camera Details Or Accessories (AREA)
- Studio Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】撮像素子を搭載する基板を透過して撮像素子に入射する光を遮光すること。【解決手段】撮像素子101を搭載する、複数の導体層を有する多層基板102は、一直線に積み重ねて接続された複数のビア(ドリルビア300および小径ビア301)と、ビアと他の配線とを絶縁する未配線領域302を透過して撮像素子101に向かう光を遮光する遮光部を備える。遮光部は、少なくとも1つの導体層において、他の導体層の未配線領域302より広い範囲で形成したビアのランド300aである。【選択図】図7
Description
本発明は、多層基板および撮像素子ユニットに関する。
従来、撮像素子ユニットのパッケージングの構成として、セラミックで形成された凹状のキャビティー構造のパッケージ中に撮像素子を実装するのが一般的であった。また、最近では軽量化・小型化が望まれているために、基板上に撮像素子を直接実装する構造いわゆるパッケージレス構造が提案されている。特許文献1は、撮像チップが実装基板にCOB(Chip On Board)実装されている例を開示している。
しかしながら、パッケージレス構造では、基板の信号配線間を絶縁する為の導体を配置しないスペース(以下、未配線領域と呼ぶ)から光が透過してしまい、基板側である撮像素子の背面からの光も撮像してしまう。撮像素子は高感度化が進んでいるため、撮像素子背面からの光を遮光する必要性が高まっている。しかし、撮像素子背面からの光を遮光するために、パッケージレス構造の撮像素子ユニットまたはパッケージレス構造の撮像素子ユニットを搭載する撮像装置に遮光部材を追加するとコストが増加してしまう。
本発明は、撮像素子を搭載する基板を透過して撮像素子に入射する光を遮光することを目的とする。
上記課題を解決するために、本発明の基板は、撮像素子を搭載する、複数の導体層を有する多層基板であって、一直線に積み重ねて接続された複数のビアと、前記ビアと他の配線とを絶縁する未配線領域を透過して前記撮像素子に向かう光を遮光する遮光部を備える。
本発明によれば、撮像素子を搭載する基板を透過して撮像素子に入射する光を遮光することができる。
(第1実施形態)
図1は、本実施形態の撮像素子ユニットを備える撮像装置を示す図である。撮像装置1は、例えば、デジタル一眼レフカメラ、ビデオカメラ、コンパクトデジタルカメラ等の撮像装置である。撮像装置1は、レンズユニット2およびカメラ本体3を備える。なお、撮像装置1はレンズユニット2とカメラ本体3が一体となった撮像装置でもよいし、レンズユニット2がカメラ本体3に対して着脱可能なレンズ交換式の撮像装置であってもよい。また、撮像装置1は、ミラーレスカメラであってもよい。
図1は、本実施形態の撮像素子ユニットを備える撮像装置を示す図である。撮像装置1は、例えば、デジタル一眼レフカメラ、ビデオカメラ、コンパクトデジタルカメラ等の撮像装置である。撮像装置1は、レンズユニット2およびカメラ本体3を備える。なお、撮像装置1はレンズユニット2とカメラ本体3が一体となった撮像装置でもよいし、レンズユニット2がカメラ本体3に対して着脱可能なレンズ交換式の撮像装置であってもよい。また、撮像装置1は、ミラーレスカメラであってもよい。
カメラ本体3は、撮像素子ユニット10を備える。撮像素子ユニット10の詳細は、図2を用いて後述する。光軸4は、撮像装置1の撮像光学系の光軸である。撮像装置1において、光軸4をZ軸とし、被写体(不図示)から撮像装置1に向かう方向をZ軸の正方向とする。撮像装置1の正位置での鉛直方向をY軸とし、天に向かう方向を正の方向とする。Y軸およびZ軸に直交する方向をX軸とする。
図2は、本実施形態の撮像素子ユニットの構成を示す図である。撮像素子ユニット10は、撮像素子101、多層基板102、部品103、カバーガラス104、ワイヤボンディングパッド105、接続導体106、枠107を備える。撮像素子101は、入射した光に応じて画像信号を出力する。撮像素子101は、例えば、CMOS(相補型金属酸化膜半導体)を用いたイメージセンサである。撮像素子101は、光電変換部を有し、光に応じた電気信号を出力する。
多層基板102は、撮像素子101を搭載する。多層基板102の-Z方向の面に撮像素子101の+Z方向の面が、例えば、接着剤を用いて接着される。また、多層基板102の+Z方向の面には、部品103が配置される。以下では、撮像素子101を搭載する多層基板102の-Z方向の面を多層基板102の上面、部品103が配置される多層基板102の+Z方向の面を多層基板102の下面とも呼ぶ。多層基板102は、プリント基板である。多層基板102には、部品103に接続するパターンが、例えば銅などの金属で形成される。
多層基板102は撮像素子101を搭載するためリジッド基板が望ましく、ガラスエポキシなどで生成される。なお、本発明の多層基板102はリジッド基板に限られるものではなく、プラスチック材料を用いたフレキシブル基板でもよい。また、セラミックスと銅配線を用いたLTCC(低温同時焼成セラミックス)基板などでもよい。多層基板102は、特定の材料に、銅などの金属配線でパターンが形成され、部品が搭載される基板であればよい。
部品103は、多層基板102の撮像素子101とは反対の面、すなわち多層基板102の+Z方向の面に配置される様々な部品である。部品103は、例えば、撮像素子101を動作させるのに必要なコンデンサ・抵抗・コイルなどの受動部品や、撮像素子101を動作させるための電圧を生成するリニアレギュレータ・クロックを与える発振器などである。また、部品103は、撮像素子101の状態などを監視する温度計や、撮像素子101の固体情報を記憶するROMなどの撮像素子101を動作させる以外の用途の部品であってもよい。また、部品103には、多層基板102と外部の基板との間で電源や信号のやりとりをするための信号をまとめて接続するコネクタも含まれる。
ワイヤボンディングパッド105は、撮像素子101と多層基板102を電気的に接続するための電極である。複数のワイヤボンディングパッド105が、撮像素子101の周りに配置される。ワイヤボンディングパッド105は、多層基板102上の撮像素子101と同じ面、すなわち多層基板102の-Z方向の面に配置される。ワイヤボンディングパッド105は、多層基板102の表面の層に、例えば金メッキなどの処理で形成される。
接続導体106は、撮像素子101と多層基板102を電気的に接続するための接続導体(ワイヤ)である。接続導体106の端部の一方は撮像素子101に、他方は多層基板102上のワイヤボンディングパッド105に接続する。接続導体106は金属線であり、例えば、金線、アルミ線、銅線等が使用される。接続導体106の接続は、例えば、公知のワイヤーボンダーを使用した超音波熱圧着によるものが一般的であるが、これに限られるものではない。
カバーガラス104は、撮像素子101を封止するためのカバーガラスである。カバーガラス104は、撮像素子101より-Z方向に配置される。カバーガラス104には、反射防止コートなどが形成されている。枠107は、撮像素子101を環囲する枠である。枠107は、ワイヤボンディングパッド105より外周に形勢される。また、枠107の+Z方向の面は多層基板102に接着され、枠107の-Z方向の面はカバーガラス104に接着される。
次に、図3を用いて本実施形態の多層基板102のレイアウトを説明する。図3は、多層基板のレイアウトの概略を説明する図である。図3(A)は、多層基板102を-Z方向から見た図である。多層基板102の上面には、撮像素子101が搭載される。撮像素子領域201は、撮像素子101が配置される領域である。撮像素子101の長手方向はX軸に、短手方向はY軸に平行である。撮像素子領域201の周囲には、複数のワイヤボンディングパッド105が配置される。また、不図示であるが、多層基板102の上面のワイヤボンディングパッド105の周囲には、枠107が接着される領域がある。
図3(B)は、多層基板102を+Z方向から見た図である。多層基板102の下面には、複数の部品103が配置される。部品103は、例えば、受動部品やリニアレギュレータ・クロック、発振器、コネクタなどの部品である。
次に、多層基板102の詳細について説明する。図4は、従来の多層基板102の構成を説明する図である。図4は、図2の撮像素子ユニットの断面図の一部を示している。本実施形態の多層基板102は、例えば、ビルドアップ基板である。ビルドアップ基板は、コア層の両面にビルドアップ層を積層した多層基板である。
まず、コア層について説明する。多層基板102は、コアとなるプリプレグからなる絶縁層310の両面に、導体層321を設けた両面基板を内包する。導体層321はリソグラフィーによって、所望のパターンにパターニングされた後に、ドリルビア300によって両面の導体層321が接続される。本実施形態では、絶縁層310および導体層321をコア層、ドリルビア300を内層ビアもしくはコア層ビアと呼ぶ。
ドリルビア300は、絶縁層310の両面の導体層321を接続する。ドリルビア300の両端は、導体層321にパターン形成されたランド300a内に形成される。ランド300aはドリルビア300の位置ずれを考慮し、ドリルビア300よりも径が大きくパターン形成されている。ランド300aと導体層321とで絶縁が必要な領域には、導体層321のない未配線領域302を設ける。なお、多層基板102がビルドアップ基板である場合には、コア層ビアであるドリルビア300の径は外層ビアである小径ビア301の径より大きい。
次に、ビルドアップ層について説明する。両面基板の上面および下面には、絶縁層311および導体層322がこの順に設けられている。導体層322も、導体層321と同様にリソグラフィーによって、所望のパターンにパターニングされる。そして導体層322は、小径ビア301によって必要箇所が導体層321と接続される。小径ビア301は、レーザーまたはドリルによって穴開け加工される。以下では、小径ビア301を表層ビアもしくは外層ビアともいう。小径ビア301もドリルビア300と同様に、導体層322にパターン形成されたランド301a内に形成される。ランド301aは小径ビア301の位置ずれを考慮し、小径ビア301よりも径が大きくパターン形成されている。ランド301aと導体層322とで絶縁が必要な領域には、導体層322のない未配線領域302を設ける。
絶縁層311および導体層322と同様に、絶縁層312および導体層323と、絶縁層313および導体層324とが形成されている。具体的には、両面基板の上面および下面にそれぞれ、絶縁層311、導体層322、絶縁層312、導体層323、絶縁層313、導体層324がこの順に設けられている。ドリルビア300および全ての小径ビア301は、一直線に積み重ねて接続されている。
絶縁層311、絶縁層312、絶縁層313は、絶縁層310と同様にプリプレグからなる。絶縁層310の厚みは、例えば、0.05~1.5mm、絶縁層311、絶縁層312、絶縁層313の厚みは、例えば、絶縁層310の厚み以下である0.05~0.3mmである。プリプレグは、繊維をクロス上に織ったあるいは編んだものに、樹脂を含侵させたものである。繊維はガラス繊維のものが一般的であるが、絶縁性であれば、これに限定されない。樹脂としては、エポキシやフェノールを主成分とするものが広く使用されている。また樹脂は、多くの場合、紙、ガラス等の絶縁フィラーを含有している。
導体層321、導体層322、導体層323、導体層324の導体は、一般には銅が好適であるが、必要に応じて他の金属を使用しても良い。なお、本実施形態では、多層基板102の一例としてビルドアップ基板の例を示したが、多層基板102はこれに限られるものではない。例えば、絶縁層310に、他の絶縁層311、絶縁層312、絶縁層313と同様の厚みのものを使用するエニーレイヤー基板であっても良い。エニーレイヤー基板では、全層で小径ビア301が使用される。すなわち、多層基板102がエニーレイヤー基板である場合には、ドリルビア300の径と小径ビア301の径は等しくなる。
各導体層324の外面には、ソルダーレジスト330が形成されている。ただし、部品103を実装する端子の位置やワイヤボンディングパッド105は、ソルダーレジスト330を開口している。撮像素子101側のソルダーレジスト330が開口した導体層324には、ワイヤボンディングパッド105が形成されている。一方、部品103側のソルダーレジスト330が開口した導体層324には、半田331を介して部品103が接続される。なお、図4の矢印は、多層基板102を透過して、多層基板102側から撮像素子101に入射する光線Lを示している。
次に、図5を用いて従来の多層基板102の各導体層およびドリルビア300、小径ビア301の配置を説明する。図5は、従来の多層基板102の各導体層の配線およびビアの配置を示す図である。
図5(A)は、撮像素子101側の導体層324の配置を示す図である。配線401およびランド301aは、撮像素子101と接続されるワイヤボンディングパッド105および小径ビア301を接続する導体層324の信号配線である。配線401は、撮像素子101側の導体層323へ接続するため、小径ビア301と接続される。配線402は、配線401およびランド301aとは異なる撮像素子101側の導体層324の配線であり、例えばGND配線である。配線401およびランド301aは、導体が配線されない未配線領域302により配線402と絶縁される。
図5(B)は、撮像素子101側の導体層323および導体層322の配置示す図である。図5(A)に示される導体層324の小径ビア301は、図5(B)に示される導体層323の小径ビア301と接続される。同様に、導体層323の小径ビア301は、導体層322の小径ビア301と接続される。ランド301aは、撮像素子101側の導体層322、導体層323の配線である。配線403は、ランド301aとは異なる撮像素子101側の導体層322、導体層323の配線である。撮像素子101側の導体層322、導体層323のランド301aは、未配線領域302により配線403と絶縁される。
図5(C)は、撮像素子101側の導体層321の配置を示す図である。図5(B)に示される導体層322の小径ビア301は、図5(C)に示される導体層321のドリルビア300と接続される。導体層321において小径ビア301は、ドリルビア300に接続される。ランド300aは、撮像素子101側の導体層321の配線である。配線404は、ランド300aとは異なる撮像素子101側の導体層321の配線である。撮像素子101側の導体層321のランド300aは、未配線領域302により配線404と絶縁される。
図5(D)は、部品103側の導体層321の配置を示す図である。図5(C)に示される撮像素子101側の導体層321の小径ビア301は、図5(D)に示される部品103側の導体層321のドリルビア300に接続される。ランド300aは、部品103側の導体層321の配線である。配線405は、ランド300aとは異なる部品103側の導体層321の配線である。部品103側の導体層321のランド300aは、未配線領域302により配線405と絶縁される。
図5(E)は、部品103側の導体層323および導体層322の配置示す図である。図5(D)に示される導体層321の小径ビア301は、図5(E)に示される導体層322の小径ビア301に接続される。同様に、導体層322の小径ビア301は、導体層323の小径ビア301と接続される。ランド301aは、部品103側の導体層322、導体層323の配線である。配線406は、ランド301aとは異なる部品103側の導体層322、導体層323の配線である。部品103側の導体層322、導体層323のランド301aは、未配線領域302によりその他の配線402と絶縁される。
図5(F)は、部品103側の導体層324の配置を示す図である。図5(E)に示される導体層323の小径ビア301は、図5(F)に示される導体層324の小径ビア301と接続され、配線401と接続される。配線401およびランド301aは、部品103側の導体層324の配線である。配線401は、半田331を介して部品103と接続される。配線407は、配線401およびランド301aとは異なる部品103側の導体層324の配線である。配線401およびランド301aは、導体が配線されない未配線領域302により配線407と絶縁される。なお、図5(A)~図5(F)で説明した各導体層の配線402~配線407は必ずしも同じノードでなくてよい。
図5(G)は、各導体層の導体を重ねた状態を示す図である。多層基板102の各導体層(図5(A)~図5(F))を重ねると、全層で導体の無い未配線領域302aが生じる場合がある。各導体層のビタ(ドリルビア300および小径ビア301)が一直線積み重ねられているため、ビアの周辺に設けられた導体の無い未配線領域302にも全層で重なる領域ができ、全層で導体の無い未配線領域302aが生じる。
未配線領域302は、絶縁層のプリプレグおよびソルダーレジスト330で構成される。プリプレグは、繊維に樹脂を含侵させたもので、遮光性を備えていない。ソルダーレジスト330もプリプレグと同様に遮光性を備えていない。すなわち、プリプレグおよびソルダーレジスト330で構成される未配線領域302は、遮光性を備えていない。そのため、全層で導体の無い未配線領域302aが多層基板102の撮像素子101に対応する領域内に存在すると、多層基板102を透過した光が撮像素子101に入射していまい、撮像素子101は背面(多層基板102側)からの光を撮像してしまう。
そこで、本実施形態では多層基板102の構造によって光を遮光することで、多層基板102側から撮像素子101へ入射した光が撮像されてしまう恐れを低減する。多層基板102側からの光を遮光するために、例えば、多層基板102に光を遮断する遮光層を設けてもよいし、光を透過させる素材である各導体層の未配線領域302が重ならないように配置してもよい。図6を用いて、各導体層の未配線領域302が重ならないように配置する例について説明する。図6は、本実施形態における多層基板102の各導体層の配線およびビアの配置を示す図である。
図6(A)は、撮像素子101側の導体層324の配置を示す図である。図6(B)は、撮像素子101側の導体層323および導体層322の配置示す図である。図6(A)は図5(A)と、図6(B)は図5(B)と同様の図であり、本実施形態における撮像素子101側の導体層324、導体層323、導体層322は従来例と同様の構成であるため、説明を省略する。図6(E)は、部品103側の導体層323および導体層322の配置示す図である。図5(F)は部品103側の導体層324の配置を示す図である。図6(E)は図5(E)と、図6(F)は図5(F)と同様の図であり、本実施形態における部品103側の導体層322、導体層323、導体層324は従来例と同様の構成であるため、説明を省略する。
図6(C)は、撮像素子101側の導体層321の配置を示す図である。図6(D)は、部品103側の導体層321の配置を示す図である。本実施形態では、未配線領域302が重ならないように、導体層321のランド300aが他の導体層(導体層322、導体層323、導体層324)の未配線領域302に重なるよう配置する。そのために、本実施形態における各導体層321のランド300aは、導体層322、導体層323、導体層324の未配線領域302より広い範囲でパターン形成される。ドリルビア300のランド300aが、多層基板102を透過する光を遮光する遮光部となる。これにより、部品103側の導体層322、導体層323、導体層324の未配線領域302から入りこむ光を導体層321のランド300aによって遮光することができる。
図6(G)は、本実施形態における各導体層の導体を重ねた状態を示す図である。従来例では全層で導体の無い未配線領域302a(図5(G))が生じていたが、本実施形態の多層基板102の各導体層(図6(A)~図6(F))を重ねると、全層で導体の無い未配線領域がなくなっていることが分かる。このように、全層で導体の無い未配線領域302aが生じない多層基板102の構造にすることで、多層基板102側から撮像素子101に入射する光を、多層基板102において遮光することができる。
図7は、本実施形態における多層基板102の構造を説明する図である。図7の多層基板102は、図6の多層基板102に対応している。以下では、図4に示した従来の多層基板102と異なる点について説明する。本実施形態の多層基板102と従来の多層基板102では、導体層321のランド300aが異なっている。本実施形態のランド300aは、基板平面方向(XY平面方向)において従来のランド300aより広い範囲でパターン形成される。具体的には、光軸方向(Z方向)から見たときに他の導体層(導体層322~324)の未配線領域302がランド300aにより覆われるよう、本実施形態のランド300aは基板平面方向において該未配線領域302より広い範囲でパターン形成される。そのため、部品103側の導体層324~322の未配線領域302を透過してきた光(光線L)は、部品103側の導体層321のランド300aにより遮光される。
全ての導体層321~324の未配線領域302が重なる場合に光が多層基板102を透過してしまうため、一部の導体層の配線(パターン)が、他の導体層の未配線領域302と重なるようにすればよい。本実施形態では、導体層321のランド300aにより遮光する例を説明したが、これに限られるものではなく、導体層321以外の導体層の小径ビア301や配線で他の導体層の未配線領域302を覆うことによって遮光するようにしてもよい。
本実施形態のドリルビア300および小径ビア301は、例えば、高速伝送配線であり、ドリルビア300および小径ビア301で伝送される信号は高速伝送信号である。高速伝送配線は、例えばLVDS(Low Voltage Differential Signal:低電圧差動信号)等の伝送方式を採用した、2本の信号線を1対とする伝送路である。高速伝送配線を使って撮像素子101と多層基板との間で撮像信号を伝送することで、撮像信号の高速伝送に対応している。高速伝送路のインピーダンスを一定に管理するため、高速伝送路では通常の信号の配線よりも未配線領域302を大きくとることが一般的である。このように、高速伝送配線は未配線領域302が通常より大きくなるため、通常の信号よりも光が透過できる領域が広くなる。そのため、高速伝送配線であるドリルビア300のランド300aによって未配線領域302が光軸方向から見て覆われるよう、基板平面方向に未配線領域302より広い範囲300bでランド300aをパターン形成し、撮像素子101への光を遮光する。なお、本実施形態では導体層321のランド300aによって遮光する例を説明したが、撮像素子101に光線Lが直接入射することを防止する構成であればよく、撮像素子101の下面領域内にあるビアとランドにも適用される。なお、本実施形態ではドリルビア300および小径ビア301で高速伝送信号を伝送する例について説明したが、これに限られるものではなく、通常の信号や電源でもよい。
また、本実施形態では、多層基板102をビルドアップ基板として説明したが、多層基板をエニーレイヤー基板等としても構わない。ビルドアップ基板はコア層ビアであるドリルビア300の径が外層ビアである小径ビア301の径より大きいが、エニーレイヤー基板ではドリルビア300と小径ビア301の径は同じである。そのため、エニーレイヤー基板では、コア基板にあるドリルビア300のランド300aに限らず、ビルドアップ層にある小径ビア301のランド301aを未配線領域302よりも広い範囲でパターン形成して撮像素子101背面からの光を遮光してもよい。
また、多層基板102内だけでなく、撮像素子101と多層基板102との間に多層基板102側からの光を遮光できる遮光部を設けるようにしてもよい。具体的には、多層基板102の撮像素子側のソルダーレジスト330の表面に遮光層となるシルク層を印刷することで、遮光部を設けてもよい。また、撮像素子101と多層基板102の間の撮像素子101側の面に、遮光部として遮光シートまたは遮光性のある接着剤等の遮光層を設けてもよい。また、撮像素子側のソルダーレジスト330を黒色として、ソルダーレジスト330自体が遮光性を有する遮光部となるようにしてもよい。また、上記の遮光のための構成を組み合わせてもよい。
以上のように、本実施形態によれば、多層基板102の内部または撮像素子101と多層基板102との間に光を遮光できる遮光層を設けることにより、撮像素子101の背面からの光を遮光することが可能となる。
(その他の実施形態)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
以上、本発明の好ましい実施形態について説明したが、本発明は、これらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。
10 撮像素子ユニット
101 撮像素子
102 多層基板
103 部品
300 ドリルビア
300a ランド
301 小径ビア
302 未配線領域
101 撮像素子
102 多層基板
103 部品
300 ドリルビア
300a ランド
301 小径ビア
302 未配線領域
Claims (11)
- 撮像素子を搭載する、複数の導体層を有する多層基板であって、
一直線に積み重ねて接続された複数のビアと、
前記ビアと他の配線とを絶縁する未配線領域を透過して前記撮像素子に向かう光を遮光する遮光部を備えることを特徴とする多層基板。 - 前記遮光部は、少なくとも1つの導体層において、他の導体層の前記未配線領域より広い範囲で形成した前記ビアのランドであることを特徴とする請求項1に記載の多層基板。
- 前記ランドは、コア層のビアのランドであることを特徴とする請求項2に記載の多層基板。
- 前記多層基板は、エニーレイヤー基板であることを特徴とする請求項1または2に記載の多層基板。
- 前記多層基板は、ビルドアップ基板であることを特徴とする請求項1乃至3のいずれか1項に記載の多層基板。
- 前記ビアは、高速伝送配線であることを特徴とする請求項1乃至5のいずれか1項に記載の多層基板。
- 前記遮光部は、ソルダーレジストの表面に設けられることを特徴とする請求項1に記載の多層基板。
- 前記遮光部は、印刷されたシルク層、遮光シート、遮光性のある接着剤のいずれかであることを特徴とする請求項7に記載の多層基板。
- 前記遮光部は、黒色のソルダーレジストであることを特徴とする請求項1に記載の多層基板。
- 前記ソルダーレジストは、撮像素子側のソルダーレジストであることを特徴とする請求項7乃至9のいずれか1項に記載の多層基板。
- 請求項1乃至10のいずれか1項に記載の多層基板と、前記多層基板に搭載される撮像素子とを含むことを特徴とする撮像素子ユニット。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020141794A JP2022037582A (ja) | 2020-08-25 | 2020-08-25 | 多層基板および撮像素子ユニット |
CN202180051670.4A CN115917425A (zh) | 2020-08-25 | 2021-08-13 | 多层基板和图像传感器单元 |
PCT/JP2021/029834 WO2022044856A1 (ja) | 2020-08-25 | 2021-08-13 | 多層基板および撮像素子ユニット |
US18/170,639 US20230207593A1 (en) | 2020-08-25 | 2023-02-17 | Multilayer substrate and image sensor unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020141794A JP2022037582A (ja) | 2020-08-25 | 2020-08-25 | 多層基板および撮像素子ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022037582A true JP2022037582A (ja) | 2022-03-09 |
Family
ID=80355129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020141794A Pending JP2022037582A (ja) | 2020-08-25 | 2020-08-25 | 多層基板および撮像素子ユニット |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230207593A1 (ja) |
JP (1) | JP2022037582A (ja) |
CN (1) | CN115917425A (ja) |
WO (1) | WO2022044856A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280737A (ja) * | 2001-03-14 | 2002-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
JP5612390B2 (ja) * | 2010-08-06 | 2014-10-22 | 日本電産サンキョー株式会社 | 光学ユニット |
JP6428038B2 (ja) * | 2014-08-19 | 2018-11-28 | 株式会社デンソー | 回路基板 |
JP2019062092A (ja) * | 2017-09-27 | 2019-04-18 | イビデン株式会社 | プリント配線板 |
-
2020
- 2020-08-25 JP JP2020141794A patent/JP2022037582A/ja active Pending
-
2021
- 2021-08-13 CN CN202180051670.4A patent/CN115917425A/zh active Pending
- 2021-08-13 WO PCT/JP2021/029834 patent/WO2022044856A1/ja active Application Filing
-
2023
- 2023-02-17 US US18/170,639 patent/US20230207593A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022044856A1 (ja) | 2022-03-03 |
CN115917425A (zh) | 2023-04-04 |
US20230207593A1 (en) | 2023-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6344516B2 (ja) | 撮像ユニット、撮像装置、基板、および電子機器 | |
JP6597729B2 (ja) | 撮像ユニットおよび撮像装置 | |
JP4405062B2 (ja) | 固体撮像装置 | |
JPH05268535A (ja) | 視覚センサー | |
JP5515357B2 (ja) | 撮像装置及びこれを用いた撮像モジュール | |
WO2022044856A1 (ja) | 多層基板および撮像素子ユニット | |
US11749697B2 (en) | Image capturing device unit including multilayer substrate, multilayer substrate, and image capturing apparatus | |
JP2000277814A (ja) | 光通信モジュール | |
JP7406314B2 (ja) | 電子モジュール及び機器 | |
JP6645553B2 (ja) | 撮像ユニット、撮像装置及び電子デバイス | |
JP2008166521A (ja) | 固体撮像装置 | |
JP3017780B2 (ja) | 電子内視鏡撮像装置 | |
WO2023243271A1 (ja) | 半導体装置 | |
JP2022141130A (ja) | 撮像ユニットおよび撮像装置 | |
JP2022105818A (ja) | 電子機器 | |
JP2013051222A (ja) | 素子搭載用基板および半導体モジュール | |
JPH01179372A (ja) | 混成集積化光電変換素子アレイ | |
JP2015033101A (ja) | 固体撮像装置及び電子カメラ | |
JP2014060689A (ja) | 撮像装置、該撮像装置を具備する内視鏡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240618 |