JP2022030741A - Print circuit board and manufacturing method thereof, and electronic component mounting device and manufacturing method thereof - Google Patents
Print circuit board and manufacturing method thereof, and electronic component mounting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2022030741A JP2022030741A JP2020134940A JP2020134940A JP2022030741A JP 2022030741 A JP2022030741 A JP 2022030741A JP 2020134940 A JP2020134940 A JP 2020134940A JP 2020134940 A JP2020134940 A JP 2020134940A JP 2022030741 A JP2022030741 A JP 2022030741A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper conductor
- solder
- conductor layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 161
- 239000010949 copper Substances 0.000 claims abstract description 138
- 229910052802 copper Inorganic materials 0.000 claims abstract description 137
- 229910000679 solder Inorganic materials 0.000 claims abstract description 122
- 239000004020 conductor Substances 0.000 claims abstract description 115
- 238000005530 etching Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 36
- 239000011800 void material Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 abstract description 307
- 239000011247 coating layer Substances 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000005260 corrosion Methods 0.000 description 25
- 230000007797 corrosion Effects 0.000 description 25
- 239000011889 copper foil Substances 0.000 description 24
- 238000007747 plating Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 239000007864 aqueous solution Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- 229910017944 Ag—Cu Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910020882 Sn-Cu-Ni Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
Images
Abstract
Description
本発明は、プリント配線板及びその製造方法、並びに、電子部品実装装置及びその製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof, and an electronic component mounting device and a manufacturing method thereof.
プリント配線板に電子部品が実装された電子部品実装装置において、プリント配線板としては、基材上に所定の回路パターンを有する銅導体層を設け、その銅導体層の表面の一部に保護層（ソルダーレジスト）を設けたものが用いられている。また、銅導体層の腐食防止及び予備半田の目的で、保護層で被覆されていない銅導体層の表面に半田コート層を設けたプリント配線板が用いられている（例えば、特許文献１参照）。 In an electronic component mounting device in which electronic components are mounted on a printed wiring board, the printed wiring board is provided with a copper conductor layer having a predetermined circuit pattern on a substrate, and a protective layer is provided on a part of the surface of the copper conductor layer. Those provided with (solder resist) are used. Further, for the purpose of preventing corrosion of the copper conductor layer and pre-soldering, a printed wiring board having a solder coated layer on the surface of the copper conductor layer not covered with the protective layer is used (see, for example, Patent Document 1). ..
しかしながら、銅導体層の表面に半田コート層を設けたプリント配線板であっても、銅導体層の腐食が生じる場合がある。銅導体層が腐食すると、回路が断線して電子部品実装装置の故障を引き起こすこととなる。そのため、銅導体層が腐食し難いプリント配線板が求められている。 However, even in a printed wiring board in which a solder-coated layer is provided on the surface of the copper conductor layer, corrosion of the copper conductor layer may occur. If the copper conductor layer is corroded, the circuit will be broken and the electronic component mounting device will be damaged. Therefore, there is a demand for a printed wiring board in which the copper conductor layer is not easily corroded.
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、銅導体層の腐食を抑制しやすいプリント配線板及びその製造方法、並びに、電子部品実装装置及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above-mentioned problems of the prior art, and provides a printed wiring board and a method for manufacturing the same, and an electronic component mounting device and the method for manufacturing the same, which can easily suppress corrosion of the copper conductor layer. With the goal.
上記目的を達成するために、本発明は、所定のパターン形状の銅導体層を有する基板上に、上記銅導体層の一部を覆うように所定のパターン形状のレジスト層を形成するレジスト層形成工程と、上記レジスト層で覆われていない上記銅導体層の表面を凹形状にエッチングするエッチング工程と、凹形状にエッチングされた上記銅導体層上に半田コート層を形成する半田コート層形成工程と、を有し、上記エッチング工程において、上記レジスト層で覆われていない上記銅導体層近傍の上記レジスト層の底面と接している上記銅導体層の一部を含む領域をエッチングすることで、上記レジスト層の下部に空隙を形成し、上記半田コート層形成工程において、上記空隙を含む領域に上記半田コート層を形成することで、上記レジスト層の底面と上記半田コート層との接触部を形成する、プリント配線板の製造方法を提供する。 In order to achieve the above object, the present invention forms a resist layer in which a resist layer having a predetermined pattern shape is formed on a substrate having a copper conductor layer having a predetermined pattern shape so as to cover a part of the copper conductor layer. A step, an etching step of etching the surface of the copper conductor layer not covered with the resist layer into a concave shape, and a solder coat layer forming step of forming a solder coat layer on the copper conductor layer etched in a concave shape. By etching a region including a part of the copper conductor layer in contact with the bottom surface of the resist layer in the vicinity of the copper conductor layer not covered with the resist layer in the etching step. By forming voids in the lower part of the resist layer and forming the solder coat layer in the region including the voids in the solder coat layer forming step, the contact portion between the bottom surface of the resist layer and the solder coat layer is formed. Provided is a method for manufacturing a printed wiring board to be formed.
従来の製造方法では、レジスト層で覆われていない銅導体層の表面のエッチング工程は、銅導体層表面の汚れ及び酸化被膜を除去する程度のソフトエッチングを行う工程であり、このエッチング工程において、レジスト層の下部に空隙を形成するほどの強いエッチングを行うことはなかった。これに対し、本発明の製造方法によれば、上記エッチング工程においてレジスト層の下部に空隙を形成し、上記半田コート層形成工程において上記空隙内にまで半田コート層を入り込ませて、レジスト層の底面と半田コート層との接触部を形成することにより、半田コート層とレジスト層との間から、銅導体層の腐食の原因となる酸素、水分、切削剤等が入り込んで銅導体層と接触することを十分に抑制することが可能となる。そのため、得られるプリント配線板における銅導体層の腐食を大幅に抑制することができる。また、プリント配線板上に半田ペースト又はフロー半田を用いて電子部品を実装する際、半田コート層上に半田ペースト又はフロー半田からなる半田層が形成されるが、本発明の製造方法で得られた上記接触部を有するプリント配線板を用いた場合、半田層とレジスト層との間に隙間が生じ難くなる。そのため、半田層とレジスト層との間から酸素、水分、切削剤等が入り込むことを抑制することができ、電子部品実装装置における銅導体層の腐食を大幅に抑制することができる。 In the conventional manufacturing method, the etching step of the surface of the copper conductor layer not covered with the resist layer is a step of performing soft etching to the extent that dirt and an oxide film on the surface of the copper conductor layer are removed. The etching was not strong enough to form voids in the lower part of the resist layer. On the other hand, according to the production method of the present invention, a void is formed in the lower part of the resist layer in the etching step, and the solder coat layer is penetrated into the void in the solder coat layer forming step to form a resist layer. By forming a contact portion between the bottom surface and the solder coat layer, oxygen, moisture, cutting agents, etc. that cause corrosion of the copper conductor layer enter from between the solder coat layer and the resist layer and come into contact with the copper conductor layer. It is possible to sufficiently suppress this. Therefore, corrosion of the copper conductor layer in the obtained printed wiring board can be significantly suppressed. Further, when an electronic component is mounted on a printed wiring board using solder paste or flow solder, a solder layer made of solder paste or flow solder is formed on the solder coat layer, which can be obtained by the manufacturing method of the present invention. When a printed wiring board having the above contact portion is used, a gap is less likely to occur between the solder layer and the resist layer. Therefore, it is possible to suppress the entry of oxygen, moisture, cutting agent and the like from between the solder layer and the resist layer, and it is possible to significantly suppress the corrosion of the copper conductor layer in the electronic component mounting device.
上記製造方法の上記エッチング工程において、上記銅導体層の表面を３μｍ以上の最大深さでエッチングしてもよい。これにより、レジスト層の下部に十分な大きさの空隙を形成しやすく、それによって半田コート層形成工程において空隙内に半田を浸透させやすくなり、接触部を形成しやすくなる。その結果、銅導体層の腐食をより抑制することができる。 In the etching step of the manufacturing method, the surface of the copper conductor layer may be etched to a maximum depth of 3 μm or more. As a result, it is easy to form a gap having a sufficient size in the lower part of the resist layer, which makes it easy for the solder to permeate into the gap in the solder coat layer forming step, and it becomes easy to form a contact portion. As a result, corrosion of the copper conductor layer can be further suppressed.
本発明はまた、所定のパターン形状の銅導体層を有する基板と、該基板上に上記銅導体層の一部を覆うように形成された所定のパターン形状のレジスト層と、を備え、上記レジスト層で覆われていない上記銅導体層の表面は凹形状にエッチングされており、凹形状にエッチングされた上記銅導体層上に半田コート層が形成されており、上記半田コート層は、上記レジスト層の下部の空隙を含む領域に形成されており、上記レジスト層の底面と接触した接触部を有する、プリント配線板を提供する。 The present invention also comprises a substrate having a copper conductor layer having a predetermined pattern shape, and a resist layer having a predetermined pattern shape formed on the substrate so as to cover a part of the copper conductor layer. The surface of the copper conductor layer not covered with the layer is etched in a concave shape, a solder coat layer is formed on the copper conductor layer etched in the concave shape, and the solder coat layer is the resist. Provided is a printed wiring board which is formed in a region including a gap at the lower part of the layer and has a contact portion in contact with the bottom surface of the resist layer.
上記プリント配線板によれば、半田コート層が、レジスト層の下部の空隙を含む領域に形成されており、且つ、レジスト層の底面と接触した接触部を有することにより、半田コート層とレジスト層との間から、銅導体層の腐食の原因となる酸素、水分、切削剤等が入り込んで銅導体層と接触することを十分に抑制することが可能となる。そのため、上記プリント配線板は、銅導体層の腐食を大幅に抑制することができる。また、プリント配線板上に半田ペースト又はフロー半田を用いて電子部品を実装する際、半田コート層上に半田層が形成されるが、上記接触部を有する本発明のプリント配線板を用いた場合、半田層とレジスト層との間に隙間が生じ難くなる。そのため、半田層とレジスト層との間から酸素、水分、切削剤等が入り込むことを抑制することができ、電子部品実装装置における銅導体層の腐食を大幅に抑制することができる。 According to the printed wiring board, the solder coat layer and the resist layer are formed in a region including a gap below the resist layer and have a contact portion in contact with the bottom surface of the resist layer. It is possible to sufficiently prevent oxygen, moisture, a cutting agent, etc., which cause corrosion of the copper conductor layer, from entering and coming into contact with the copper conductor layer. Therefore, the printed wiring board can significantly suppress the corrosion of the copper conductor layer. Further, when an electronic component is mounted on a printed wiring board using solder paste or flow solder, a solder layer is formed on the solder coat layer, but when the printed wiring board of the present invention having the above contact portion is used. , It becomes difficult for a gap to occur between the solder layer and the resist layer. Therefore, it is possible to suppress the entry of oxygen, moisture, cutting agent and the like from between the solder layer and the resist layer, and it is possible to significantly suppress the corrosion of the copper conductor layer in the electronic component mounting device.
本発明はまた、上記本発明の製造方法によりプリント配線板を製造した後、該プリント配線板上に電子部品を実装する実装工程を有し、上記実装工程において、上記電子部品の接続端子を、上記プリント配線板の上記半田コート層が形成された上記銅導体層上に、半田ペースト又はフロー半田を用いて接続する、電子部品実装装置の製造方法を提供する。 The present invention also includes a mounting step of mounting an electronic component on the printed wiring board after manufacturing the printed wiring board by the manufacturing method of the present invention. In the mounting step, the connection terminal of the electronic component is connected. Provided is a method for manufacturing an electronic component mounting apparatus, which is connected to the copper conductor layer on which the solder coat layer of the printed wiring board is formed by using solder paste or flow solder.
上記製造方法で得られた電子部品実装装置は、銅導体層の腐食を大幅に抑制することができる。そのため、銅導体層の断線等による電子部品実装装置の故障の発生を抑制することができる。 The electronic component mounting device obtained by the above manufacturing method can significantly suppress corrosion of the copper conductor layer. Therefore, it is possible to suppress the occurrence of failure of the electronic component mounting device due to disconnection of the copper conductor layer or the like.
本発明は更に、上記本発明のプリント配線板と、該プリント配線板上に実装された電子部品とを備え、上記電子部品の接続端子は、上記プリント配線板の上記半田コート層が形成された上記銅導体層上に、半田ペースト又はフロー半田を用いて接続されている、電子部品実装装置を提供する。 The present invention further comprises the printed wiring board of the present invention and an electronic component mounted on the printed wiring board, and the connection terminal of the electronic component is formed with the solder coat layer of the printed wiring board. Provided is an electronic component mounting apparatus connected on the copper conductor layer by using solder paste or flow solder.
上記電子部品実装装置は、銅導体層の腐食を大幅に抑制することができる。そのため、銅導体層の断線等による電子部品実装装置の故障の発生を抑制することができる。 The electronic component mounting device can significantly suppress corrosion of the copper conductor layer. Therefore, it is possible to suppress the occurrence of failure of the electronic component mounting device due to disconnection of the copper conductor layer or the like.
本発明によれば、銅導体層の腐食を抑制しやすいプリント配線板及びその製造方法、並びに、電子部品実装装置及びその製造方法を提供することができる。 INDUSTRIAL APPLICABILITY According to the present invention, it is possible to provide a printed wiring board and a method for manufacturing the same, and an electronic component mounting device and a method for manufacturing the same, which can easily suppress corrosion of the copper conductor layer.
以下、場合により図面を参照しつつ、本発明を実施するための形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings as the case may be. However, the present invention is not limited to the following embodiments.
（プリント配線板の製造方法及びプリント配線板）
本実施形態のプリント配線板の製造方法は、所定のパターン形状の銅導体層を有する基板上に、上記銅導体層の一部を覆うように所定のパターン形状のレジスト層を形成するレジスト層形成工程と、上記レジスト層で覆われていない上記銅導体層の表面を凹形状にエッチングするエッチング工程と、凹形状にエッチングされた上記銅導体層上に半田コート層を形成する半田コート層形成工程と、を有する。また、本実施形態のプリント配線板の製造方法では、上記エッチング工程において、上記レジスト層で覆われていない上記銅導体層近傍の上記レジスト層の底面と接している上記銅導体層の一部を含む領域をエッチングすることで、上記レジスト層の下部に空隙を形成する。また、本実施形態のプリント配線板の製造方法では、上記半田コート層形成工程において、上記空隙を含む領域に上記半田コート層を形成することで、上記レジスト層の底面と上記半田コート層との接触部を形成する。以下、各工程について図１を参照しながら説明する。
(Manufacturing method of printed wiring board and printed wiring board)
In the method for manufacturing a printed wiring board of the present embodiment, a resist layer is formed on a substrate having a copper conductor layer having a predetermined pattern so as to cover a part of the copper conductor layer. A step, an etching step of etching the surface of the copper conductor layer not covered with the resist layer into a concave shape, and a solder coat layer forming step of forming a solder coat layer on the copper conductor layer etched in a concave shape. And have. Further, in the method for manufacturing a printed wiring board of the present embodiment, in the etching step, a part of the copper conductor layer in contact with the bottom surface of the resist layer in the vicinity of the copper conductor layer not covered with the resist layer is partially covered. By etching the contained region, voids are formed in the lower part of the resist layer. Further, in the method for manufacturing a printed wiring board of the present embodiment, in the solder coat layer forming step, the solder coat layer is formed in the region including the voids so that the bottom surface of the resist layer and the solder coat layer can be formed. Form a contact area. Hereinafter, each step will be described with reference to FIG.
＜基板準備工程＞
図１は、プリント配線板の製造方法の一実施形態を示す工程図である。本実施形態の製造方法では、まず図１の（ａ）に示すように、所定のパターン形状の銅導体層７を有する基板２０を用意する。ここで、基板２０は、基材１と、該基材１上に形成された銅導体層７とを備える。銅導体層７は、銅箔４と、該銅箔４上に形成された銅めっき層６とを備える。
<Board preparation process>
FIG. 1 is a process diagram showing an embodiment of a method for manufacturing a printed wiring board. In the manufacturing method of the present embodiment, first, as shown in FIG. 1A, a
基材１としては特に限定されず、一般的なプリント配線板に用いられる絶縁性の基材を用いることができる。基材１としては、例えば、紙又はガラス布等にエポキシ樹脂又はフェノール樹脂等の樹脂を含浸させたものを用いることができる。
The
銅導体層７は、銅箔４上に電解めっき法又は無電解めっき法等により銅めっき層６を形成したものである。基板２０としては、基材１と銅箔４とが張り合わせられた銅張積層板上に銅めっき層６を形成したものを用いてもよい。なお、銅導体層７は、銅箔４のみからなるものであってもよい。
The
銅導体層７の厚さ（銅箔４及び銅めっき層６の合計の厚さ）は特に限定されないが、レジスト層で覆われていない銅導体層７の表面のエッチングの前で、１０μｍ以上であってよい。厚さが１０μｍ以上であると、エッチング工程においてレジスト層の下部に十分な大きさの空隙を形成しやすい。
The thickness of the copper conductor layer 7 (total thickness of the
＜レジスト層形成工程＞
レジスト層形成工程では、図１の（ｂ）に示すように、基板２０の銅導体層７上に、銅導体層７の一部を覆うように（銅導体層７の一部が露出するように）所定のパターン形状のレジスト層８を形成する。レジスト層８は、例えば、現像型ソルダーレジストインク等の公知のレジスト材料を用いて銅導体層７上にレジスト塗膜を形成し、パターン露光、現像及び熱硬化等を行うことで形成することができる。また、レジスト層８を形成する前に、銅導体層７の表面を粗化処理してもよい。
<Resist layer forming process>
In the resist layer forming step, as shown in FIG. 1B, the
なお、露光及び現像を経て形成されたレジスト層８の端部は、図１の（ｂ）に示すように、レジスト層８のボトム部分（銅導体層７と接する部分）に向かって先細りしたテーパー形状となりやすい。レジスト層８がこのようなテーパー形状を有する場合、従来のプリント配線板の製造方法では、銅導体層７の露出部全体を半田コート層で被覆することが難しく、半田コート層とレジスト層８との間に隙間が生じやすい。そのため、この隙間から酸素、水分、切削剤等が入り込んで銅導体層７と接触し、銅導体層７の腐食を生じやすい。これに対し、本実施形態の製造方法によれば、レジスト層８がテーパー形状を有していても、半田コート層とレジスト層８との間に隙間が生じないように半田コート層を形成することができる。そのため、酸素、水分、切削剤等が銅導体層７と接触することを抑制でき、銅導体層７の腐食を抑制することができる。
As shown in FIG. 1B, the end portion of the resist
＜エッチング工程＞
エッチング工程では、図１の（ｃ）に示すように、露出している（レジスト層８で覆われていない）銅導体層７の表面を、凹形状にエッチングする。エッチング工程では、露出している銅導体層７近傍のレジスト層８の底面と接している銅導体層７の一部を含む領域をエッチングする。これにより、銅導体層７の表面に凹部１１を形成する。エッチング工程において、凹部１１を、露出している銅導体層７近傍のレジスト層８の下部に達する領域に形成することで、レジスト層８の下部に空隙１２を形成する。また、凹部１１の断面形状は、半田コート層形成工程において半田が上記空隙１２に流入しやすいように、船底形状であることが好ましい。
<Etching process>
In the etching step, as shown in FIG. 1 (c), the surface of the exposed copper conductor layer 7 (not covered with the resist layer 8) is etched in a concave shape. In the etching step, a region including a part of the
エッチング方法としては、ウェットエッチングが挙げられる。エッチング液としては、硫酸等と過酸化水素水等との混合液を用いることができる。これらの中でも、レジスト層８の下部に空隙１２を形成しやすいことから、硫酸と過酸化水素水との混合液を用いることが好ましい。また、ウェットエッチングの方法としては、浸漬式、パドル式、スプレー式等が挙げられる。これらの中でも、レジスト層８の下部に空隙１２を形成しやすいことから、スプレー式が好ましい。
Examples of the etching method include wet etching. As the etching solution, a mixed solution of sulfuric acid or the like and hydrogen peroxide solution or the like can be used. Among these, it is preferable to use a mixed solution of sulfuric acid and hydrogen peroxide solution because the
エッチング工程において、エッチングの最大深さＤは、３μｍ以上とすることが好ましい。 In the etching step, the maximum etching depth D is preferably 3 μm or more.
＜半田コート層形成工程＞
半田コート層形成工程では、図１の（ｄ）に示すように、凹形状にエッチングされた銅導体層７上（凹部１１の表面上）に半田コート層１０を形成する。半田コート層形成工程では、レジスト層８の下部の空隙１２を含む領域に、半田コート層１０を形成する。これにより、レジスト層８の底面と半田コート層１０とが接している接触部１３を形成する。
<Solder coat layer forming process>
In the solder coat layer forming step, as shown in FIG. 1 (d), the
半田コート層１０の形成は、例えば、ホットエアレベリング（ＨＡＬ）法により行うことができる。
The
使用する半田としては、有鉛、無鉛に限定されない。無鉛であれば、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ－Ｎｉ系等を用いることが好ましい。 The solder used is not limited to leaded and unleaded. If it is lead-free, it is preferable to use Sn—Ag—Cu system, Sn—Cu—Ni system, or the like.
以上の工程を経て、所定のパターン形状の銅導体層７を有する基板２０と、該基板２０上に銅導体層７の一部を覆うように形成された所定のパターン形状のレジスト層８と、を備え、レジスト層８で覆われていない銅導体層７の表面が凹形状にエッチングされており、凹形状にエッチングされた銅導体層７上に半田コート層１０が形成されており、半田コート層１０が、レジスト層８の下部の空隙１２を含む領域に形成されており、レジスト層８の底面と接触した接触部１３を有する、プリント配線板を製造することができる。上記製造方法で製造されたプリント配線板は、上記構造を有することにより、銅導体層７の腐食を大幅に抑制することができる。
Through the above steps, a
ここで、図５は、従来のプリント配線板の製造方法の一例を示す工程図である。図５の（ａ）及び（ｂ）に示した基板準備工程及びレジスト層形成工程は、上述した本実施形態の基板準備工程及びレジスト層形成工程と同様である。従来の方法では、図５の（ｃ）に示すように、エッチング工程において、レジスト層８の下部に空隙１２が形成されない。そのため、図５の（ｄ）に示すように、半田コート層１０はレジスト層８の底面と接触せず、接触部１３が形成されない。このようにして得られたプリント配線板では、半田コート層１０とレジスト層８との間に隙間が生じやすく、この隙間から酸素、水分、切削剤等が入り込んで銅導体層７と接触しやすく、銅導体層７の腐食又は侵食を生じやすい。また、プリント配線板上に半田ペースト又はフロー半田を用いて電子部品を実装する際、半田コート層１０上に半田層が形成されるが、従来の製造方法で得られたプリント配線板を用いた場合、半田層とレジスト層８との間に隙間が生じやすい。そのため、半田層とレジスト層８との間から酸素、水分、切削剤等が入り込んで銅導体層７と接触し、銅導体層７の腐食又は侵食を生じやすい。これに対し、本実施形態の製造方法で得られたプリント配線板では、図１の（ｄ）に示されるように、レジスト層８の下部の空隙１２にまで半田コート層１０が浸透しており、且つ、半田コート層１０とレジスト層８底面との接触部１３が形成されていることで、半田コート層１０とレジスト層８との間に酸素、水分、切削剤等が入り込む隙間が無く、銅導体層７の腐食又は侵食を抑制することができる。また、本実施形態の製造方法で得られたプリント配線板を用いて電子部品実装装置を製造した場合、半田コート層１０上に形成される半田層と、レジスト層８との間に隙間が生じ難いため、銅導体層７の腐食又は侵食を抑制することができる。
Here, FIG. 5 is a process diagram showing an example of a conventional method for manufacturing a printed wiring board. The substrate preparation step and the resist layer forming step shown in FIGS. 5A and 5B are the same as the substrate preparation step and the resist layer forming step of the present embodiment described above. In the conventional method, as shown in FIG. 5 (c), the void 12 is not formed in the lower part of the resist
以上、本発明のプリント配線板及びその製造方法の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。例えば、本発明のプリント配線板及びその製造方法において、基板として積層板を用いてもよい。また、基板には貫通穴（スルーホール）を設けてもよい。更に、プリント配線板のレジスト層８の表面には、印字がなされていてもよい。以下、図２～図４を用いて、本発明のプリント配線板及びその製造方法の他の実施形態について説明する。
Although the preferred embodiment of the printed wiring board and the method for manufacturing the printed wiring board of the present invention has been described above, the present invention is not limited to the above embodiment. For example, in the printed wiring board of the present invention and the manufacturing method thereof, a laminated board may be used as a substrate. Further, the substrate may be provided with through holes (through holes). Further, the surface of the resist
本実施形態のプリント配線板の製造方法では、まず、図２の（ａ）に示すように、基材１の両面に銅箔２が張り合わせられた銅張積層板を用意する。次に、図２の（ｂ）に示すように、銅張積層板の両面の銅箔２をエッチングして回路パターンを形成し、基材１と所定のパターン形状の銅箔２とを備える内層回路板１００を作製する。回路パターンは、例えば、銅箔２上に感光層を形成し、露光及び現像を行って所定のパターン形状のエッチングレジストを形成した後、エッチングレジストのない銅部分をエッチングし、エッチングレジストを除去することで形成することができる。
In the method for manufacturing a printed wiring board of the present embodiment, first, as shown in FIG. 2A, a copper-clad laminate in which
次に、図２の（ｃ）に示すように、２枚の内層回路板１００と、２枚の銅箔４とを、プリプレグ３を介して積層する。これにより、銅箔４／プリプレグ３／内層回路板１００／プリプレグ３／内層回路板１００／プリプレグ３／銅箔４がこの順で積層された構造を有する積層板２００を得ることができる。なお、３枚以上の内層回路板１００を用いて、積層板２００よりも多層の積層板としてもよい。また、積層板は、内層回路板１００を１枚用いた４層板、あるいは銅張積層板を用いた２層板でもよい。
Next, as shown in FIG. 2C, the two inner
次に、図３の（ａ）に示すように、得られた積層板２００に対してドリル加工又はレーザー加工等により貫通穴（スルーホール）５を形成する。貫通穴５の形成後、積層板２００に対してデスミア処理を施すことが好ましい。次に、図３の（ｂ）に示すように、積層板２００両面の銅箔４表面及び貫通穴５内に、銅めっき層６を形成する。銅めっき層６は、化学めっき（無電解めっき）を施した後、更に電気めっき（電解めっき）を施すことで形成してもよい。
Next, as shown in FIG. 3A, a through
銅めっき層６の厚さは、５μｍ以上とすることが好ましく、１０μｍ以上とすることがより好ましい。
The thickness of the
次に、図３の（ｃ）に示すように、積層板２００の両面の銅箔４及び銅めっき層６をエッチングして回路パターンを形成する。これにより、銅箔４及び銅めっき層６からなる所定のパターン形状の銅導体層７を形成する。回路パターンの形成は、内層回路板１００を作製する場合と同様の方法で行うことができる。
Next, as shown in FIG. 3 (c), the
次に、図４の（ａ）に示すように、銅導体層７が形成された積層板２００の両面に、銅導体層７の一部を覆うように（銅導体層７の一部が露出するように）所定のパターン形状のレジスト層８を形成する（レジスト層形成工程）。レジスト層８の形成は、図１を用いて説明したレジスト層形成工程と同様の方法で行うことができる。
Next, as shown in FIG. 4A, both sides of the
次に、図４の（ｂ）に示すように、必要に応じてレジスト層８の表面に所望の文字、模様、図形等を印刷し、インク層９を形成する。
Next, as shown in FIG. 4B, desired characters, patterns, figures and the like are printed on the surface of the resist
次に、図４の（ｃ）に示すように、露出している（レジスト層８で覆われていない）銅導体層７の表面を凹形状にエッチングし（エッチング工程）、凹形状にエッチングされた銅導体層７上に半田コート層１０を形成する（半田コート層形成工程）。上記エッチング工程では、レジスト層８の下部に空隙を形成し、上記半田コート層形成工程では、レジスト層８の底面と半田コート層１０との接触部を形成する。これらの工程は、図１を用いて説明したエッチング工程及び半田コート層形成工程と同様の方法で行うことができる。なお、上記空隙及び接触部は、貫通穴５近傍の銅導体層７及び半田コート層１０にも形成されていてよい。
Next, as shown in FIG. 4 (c), the surface of the exposed copper conductor layer 7 (not covered with the resist layer 8) is etched into a concave shape (etching step), and then etched into a concave shape. A
以上の工程を経て、基板として積層板２００を用いたプリント配線板３００を製造することができる。上記製造方法で製造されたプリント配線板３００は、銅導体層７の腐食を大幅に抑制することができる。
Through the above steps, the printed
（電子部品実装装置の製造方法及び電子部品実装装置）
本実施形態の電子部品実装装置の製造方法は、上述したプリント配線板の製造方法によりプリント配線板を製造した後、該プリント配線板上に電子部品を実装する実装工程を有し、上記実装工程において、上記電子部品の接続端子を、上記プリント配線板の上記半田コート層が形成された上記銅導体層上に、半田ペースト又はフロー半田を用いて接続する。ここで、電子部品としては、ＩＣ、ＬＳＩ、コンデンサ等が挙げられる。
(Manufacturing method of electronic component mounting device and electronic component mounting device)
The method for manufacturing an electronic component mounting device of the present embodiment includes a mounting step of manufacturing a printed wiring board by the method for manufacturing a printed wiring board described above, and then mounting the electronic components on the printed wiring board. In, the connection terminals of the electronic components are connected to the copper conductor layer on which the solder coat layer of the printed wiring board is formed by using solder paste or flow solder. Here, examples of electronic components include ICs, LSIs, capacitors, and the like.
上記製造方法で製造された電子部品実装装置は、銅導体層７の腐食を大幅に抑制することができる。そのため、銅導体層７の断線等による電子部品実装装置の故障の発生を抑制することができる。
The electronic component mounting device manufactured by the above manufacturing method can significantly suppress the corrosion of the
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。 Hereinafter, the present invention will be described in more detail based on Examples and Comparative Examples, but the present invention is not limited to the following Examples.
（実施例１）
ガラス布基材エポキシ樹脂銅張積層板（Ｎａｎｙａ Ｐｌａｓｔｉｃｓ社製、商品名：ＮＰ－１７５ＦＢＨ、銅箔の厚さ：７０μｍ、絶縁樹脂層の厚さ：０．３ｍｍ）の両面に、エッチングレジスト用ドライフィルム（日立化成社製、商品名：ＨＴＣ－４５）をラミネータで仮圧着し、フィルム状のフォトマスクをはり合わせて露光量４０ｍＪ／ｃｍ２の紫外線で両面に回路パターンを焼付けし、１質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。次いで、エッチングレジストのない銅部分を塩化銅水溶液で除去し、３質量％水酸化ナトリウム水溶液でエッチングレジストを剥離除去した。上記方法で、２枚の内層回路板（１）、（２）を作製した（図２の（ｂ）参照）。
(Example 1)
Dry for etching resist on both sides of glass cloth base material epoxy resin copper-clad laminate (manufactured by Nanya Plastics, trade name: NP-175FBH, copper foil thickness: 70 μm, insulating resin layer thickness: 0.3 mm) Temporarily crimp the film (manufactured by Hitachi Kasei Co., Ltd., trade name: HTC-45) with a laminator, attach a film-like photomask, and print the circuit pattern on both sides with ultraviolet rays with an exposure of 40 mJ / cm 2 , 1% by mass. It was developed with an aqueous sodium carbonate solution to form an etching resist. Next, the copper portion without the etching resist was removed with a copper chloride aqueous solution, and the etching resist was peeled off with a 3 mass% sodium hydroxide aqueous solution. Two inner layer circuit boards (1) and (2) were manufactured by the above method (see (b) in FIG. 2).
内層回路板（１）、（２）の回路パターンの表面を粗化処理し、粗化処理した内層回路板（１）、（２）と、厚さ１５μｍの銅箔とを、ガラス布にエポキシ樹脂を含浸させたプリプレグ（Ｎａｎｙａ Ｐｌａｓｔｉｃｓ社製、商品名：ＮＰ－１７５ＦＢＨＢ、厚さ：０．２ｍｍ）を介して、真空プレスにて圧力３０ｋｇｆ／ｃｍ２、温度２００℃、保持時間１時間の条件で積層した。これにより、銅箔／プリプレグ／内層回路板（１）／プリプレグ／内層回路板（２）／プリプレグ／銅箔がこの順で積層された構造を有する積層板を得た（図２の（ｃ）参照）。 The surfaces of the circuit patterns of the inner layer circuit boards (1) and (2) are roughened, and the roughened inner layer circuit boards (1) and (2) and a copper foil having a thickness of 15 μm are epoxyed on a glass cloth. A pressure of 30 kgf / cm 2 , a temperature of 200 ° C., and a holding time of 1 hour in a vacuum press via a resin-impregnated prepreg (manufactured by Nanya Plastics, trade name: NP-175FBHB, thickness: 0.2 mm). Laminated in. As a result, a laminated board having a structure in which copper foil / prepreg / inner layer circuit board (1) / prepreg / inner layer circuit board (2) / prepreg / copper foil was laminated in this order was obtained (FIG. 2 (c)). reference).
次に、得られた積層板にドリル加工にて貫通穴を形成し、銅箔表面及び貫通穴内に過マンガン酸カリウム処理によるスミア除去を施した。次いで、厚さ約０．５μｍの化学銅めっきを施し、更に電解銅めっきを施すことで、銅箔表面及び貫通穴内に厚さ約２５μｍの銅めっき層を形成した（図３の（ｂ）参照）。銅めっき層上にエッチングレジスト用ドライフィルム（日立化成社製、商品名：ＨＴＣ－４５）をラミネータで仮圧着し、フィルム状のフォトマスクマスクをはり合わせて露光量４０ｍＪ／ｃｍ２の紫外線で両面に回路パターンを焼付け、１質量％炭酸ナトリウム水溶液で現像してエッチングレジストを形成した。次いで、エッチングレジストのない銅部分を塩化銅水溶液で除去し、３質量％水酸化ナトリウム水溶液でエッチングレジストを剥離除去し、所定のパターン形状の銅導体層（回路パターン）を有する回路基板（１）を形成した（図３の（ｃ）参照）。 Next, through holes were formed in the obtained laminated board by drilling, and smear was removed by treating the copper foil surface and the through holes with potassium permanganate. Next, chemical copper plating with a thickness of about 0.5 μm was applied, and then electrolytic copper plating was further applied to form a copper plating layer with a thickness of about 25 μm on the surface of the copper foil and in the through holes (see (b) in FIG. 3). ). A dry film for etching resist (manufactured by Hitachi Kasei Co., Ltd., trade name: HTC-45) is temporarily pressure-bonded onto the copper plating layer with a laminator, and a film-shaped photomask mask is attached to both sides with ultraviolet rays with an exposure of 40 mJ / cm 2 . The circuit pattern was baked in 1 and developed with a 1 mass% sodium carbonate aqueous solution to form an etching resist. Next, the copper portion without the etching resist is removed with a copper chloride aqueous solution, the etching resist is peeled off with a 3 mass% sodium hydroxide aqueous solution, and the circuit board has a copper conductor layer (circuit pattern) having a predetermined pattern shape (1). (See (c) in FIG. 3).
次に、回路基板（１）の回路パターンの表面を粗化処理し、現像型ソルダーレジストインク（太陽インキ製造株式会社製、商品名：ＰＳＲ－４０００ＧＦ５）を片面にスクリーン印刷で塗布し、８０℃で１０分程度のプレキュアを行った後、再度同じ面に現像型ソルダーレジストインク（ＰＳＲ－４０００ＧＦ５）をスクリーン印刷で塗布し、８０℃で２０分程度のプレキュアを行うことで、回路基板（２）を形成した。次いで、回路基板（２）のソルダーレジストを塗布していない面に、現像型ソルダーレジストインク（ＰＳＲ－４０００ＧＦ５）をスクリーン印刷で塗布し、８０℃で１０分程度のプレキュアを行った後、再度同じ面に現像型ソルダーレジストインク（ＰＳＲ－４０００ＧＦ５）をスクリーン印刷で塗布し、８０℃で２０分程度のプレキュアを行うことで、回路基板（３）を形成した。回路基板（３）のソルダーレジストインク塗布面に、フィルム状のフォトマスクをはり合わせて露光量６００ｍＪ／ｃｍ２の紫外線でパターン露光し、１質量％炭酸ナトリウム水溶液で現像してソルダーレジストパターンを形成し、１５０℃で６０時間の乾燥を行ってソルダーレジストを熱硬化させ、レジスト層（ソルダーレジスト層）を有する回路基板（４）を形成した（図４の（ａ）参照）。 Next, the surface of the circuit pattern of the circuit board (1) is roughened, and a developing solder resist ink (manufactured by Taiyo Ink Mfg. Co., Ltd., trade name: PSR-4000GF5) is applied to one side by screen printing at 80 ° C. After performing precure for about 10 minutes in, apply the developing solder resist ink (PSR-4000GF5) to the same surface again by screen printing, and precure at 80 ° C. for about 20 minutes to perform the circuit board (2). Was formed. Next, a developing solder resist ink (PSR-4000GF5) was applied by screen printing to the surface of the circuit board (2) not coated with the solder resist, pre-cured at 80 ° C. for about 10 minutes, and then the same was performed again. A circuit board (3) was formed by applying a developing solder resist ink (PSR-4000GF5) to the surface by screen printing and performing precure at 80 ° C. for about 20 minutes. A film-shaped photomask is attached to the solder resist ink coated surface of the circuit board (3), and the pattern is exposed to ultraviolet rays having an exposure amount of 600 mJ / cm 2 and developed with a 1 mass% sodium carbonate aqueous solution to form a solder resist pattern. Then, the solder resist was thermally cured by drying at 150 ° C. for 60 hours to form a circuit board (4) having a resist layer (solder resist layer) (see (a) in FIG. 4).
次に、回路基板（４）の片面に紫外線硬化型文字インク（タムラ製作所製、商品名：ＵＳＩ－２１０Ｗ－２９）をスクリーン印刷で塗布し、紫外線を１４００ｍＪ／ｃｍ２照射して硬化させ、次いで、その裏面に紫外線硬化型文字インク（ＵＳＩ－２１０Ｗ－２９）をスクリーン印刷で塗布し、紫外線を１４００ｍＪ／ｃｍ２照射して硬化させて、回路基板（５）を形成した（図４の（ｂ）参照）。 Next, UV curable character ink (manufactured by Tamura Mfg. Co., Ltd., trade name: USI-210W-29) is applied to one side of the circuit board (4) by screen printing, and is cured by irradiating with ultraviolet rays at 1400 mJ / cm 2 and then cured. , Ultraviolet curable character ink (USI-210W-29) was applied to the back surface by screen printing and cured by irradiating with ultraviolet rays at 1400 mJ / cm 2 to form a circuit board (5) ((b) in FIG. 4). )reference).
次に、回路基板（５）のレジスト層で覆われていない銅導体層表面を、５％硫酸及び６０ｇ／Ｌ過酸化水素水混合水溶液を用いて、４～５μｍの最大深さで凹形状にスプレーエッチングした。このエッチングにより、露出している銅導体層近傍のレジスト層の下部に空隙を形成した（図１の（ｃ）参照）。次いで、エッチングされた銅導体層表面及び上記空隙に、無鉛はんだ（Ｓｎ－Ａｇ－Ｃｕ）で半田温度を２５０℃、エアー温度を３８０℃、エアー圧力を３．２ｋｇｆ／ｃｍ２にてソルダーコート処理を施し、半田コート層を有する回路基板（６）（プリント配線板）を形成した。回路基板（６）において、半田コート層は、レジスト層の下部の上記空隙に入り込んでおり、レジスト層の底面と半田コート層との接触部が形成されていた（図１の（ｄ）参照）。得られた回路基板（６）のレジスト層の端部近傍の断面ＳＥＭ写真を図６に示す。図６から、実施例１の回路基板（６）には、レジスト層８の底面と半田コート層１０との接触部Ａが形成されていることが分かる。
Next, the surface of the copper conductor layer not covered with the resist layer of the circuit board (5) is formed into a concave shape at a maximum depth of 4 to 5 μm using a mixed aqueous solution of 5% sulfuric acid and 60 g / L hydrogen peroxide solution. Spray etched. By this etching, voids were formed in the lower part of the resist layer near the exposed copper conductor layer (see (c) in FIG. 1). Next, the etched copper conductor layer surface and the voids were solder coated with lead-free solder (Sn-Ag-Cu) at a solder temperature of 250 ° C., an air temperature of 380 ° C., and an air pressure of 3.2 kgf / cm 2 . A circuit board (6) (printed wiring board) having a solder-coated layer was formed. In the circuit board (6), the solder coat layer penetrated into the above-mentioned void under the resist layer, and a contact portion between the bottom surface of the resist layer and the solder coat layer was formed (see (d) in FIG. 1). .. FIG. 6 shows a cross-sectional SEM photograph of the obtained circuit board (6) near the end of the resist layer. From FIG. 6, it can be seen that the circuit board (6) of the first embodiment has a contact portion A between the bottom surface of the resist
（比較例１）
実施例１と同様にして、回路基板（５）を作製した。
(Comparative Example 1)
A circuit board (5) was produced in the same manner as in Example 1.
次に、回路基板（５）のレジスト層で覆われていない銅導体層表面を、５％硫酸及び６０ｇ／Ｌ過酸化水素水混合水溶液を用いて、１～２μｍの最大深さで凹形状にスプレーエッチングした。次いで、エッチングされた銅導体層表面に、無鉛はんだ（Ｓｎ－Ａｇ－Ｃｕ）で半田温度を２５０℃、エアー温度を３８０℃、エアー圧力を３．２ｋｇｆ／ｃｍ２にてソルダーコート処理を施し、半田コート層を有する回路基板（６）（プリント配線板）を形成した。回路基板（６）において、レジスト層の底面と半田コート層との接触部は形成されていかった。得られた回路基板（６）のレジスト層の端部近傍の断面ＳＥＭ写真を図７に示す。図７から、比較例１の回路基板（６）では、レジスト層８の底面と半田コート層１０との接触部が形成されていないことが分かる。
Next, the surface of the copper conductor layer not covered with the resist layer of the circuit board (5) is formed into a concave shape at a maximum depth of 1 to 2 μm using a mixed aqueous solution of 5% sulfuric acid and 60 g / L hydrogen peroxide solution. Spray etched. Next, the etched copper conductor layer surface was solder coated with lead-free solder (Sn-Ag-Cu) at a solder temperature of 250 ° C., an air temperature of 380 ° C., and an air pressure of 3.2 kgf / cm 2 . A circuit board (6) (printed wiring board) having a solder coat layer was formed. In the circuit board (6), the contact portion between the bottom surface of the resist layer and the solder coat layer was not formed. FIG. 7 shows a cross-sectional SEM photograph of the obtained circuit board (6) near the end of the resist layer. From FIG. 7, it can be seen that in the circuit board (6) of Comparative Example 1, the contact portion between the bottom surface of the resist
［耐腐食性の評価］
実施例及び比較例で得られた回路基板（６）の半田コート層側表面に対し、アルカリエッチングラインにて、温度５０±３℃のエッチング溶液（Ｃｕ（ＮＨ３）４Ｃｌ２水溶液、比重１．２１±０．０５）を５６秒スプレー噴射した。その後、回路基板（６）の断面をＳＥＭ観察することで、銅導体層の腐食（溶解）の有無を確認した。実施例及び比較例で得られた回路基板（６）の断面ＳＥＭ写真を図８に示す。図８に示されるように、比較例１ではエッチング溶液による銅の浸食が起きていたが、実施例１ではエッチング溶液による銅の浸食が抑制されていることが確認された。
[Evaluation of corrosion resistance]
Etching solution (Cu (NH 3 ) 4 Cl 2 aqueous solution, specific gravity 1) at a temperature of 50 ± 3 ° C. on the solder-coated layer side surface of the circuit board (6) obtained in Examples and Comparative Examples on an alkaline etching line. .21 ± 0.05) was sprayed for 56 seconds. After that, the presence or absence of corrosion (dissolution) of the copper conductor layer was confirmed by SEM observation of the cross section of the circuit board (6). FIG. 8 shows cross-sectional SEM photographs of the circuit boards (6) obtained in Examples and Comparative Examples. As shown in FIG. 8, in Comparative Example 1, copper erosion by the etching solution occurred, but in Example 1, it was confirmed that copper erosion by the etching solution was suppressed.
１…基材、２…銅箔、３…プリプレグ、４…銅箔、５…貫通穴、６…銅めっき層、７…銅導体層、８…レジスト層、９…インク層、１０…半田コート層、１１…凹部、１２…空隙、１３…接触部、２０…基板、１００…内層回路板、２００…積層板、３００…プリント配線板。
1 ... base material, 2 ... copper foil, 3 ... prepreg, 4 ... copper foil, 5 ... through hole, 6 ... copper plating layer, 7 ... copper conductor layer, 8 ... resist layer, 9 ... ink layer, 10 ... solder coat Layers, 11 ... recesses, 12 ... voids, 13 ... contact parts, 20 ... boards, 100 ... inner layer circuit boards, 200 ... laminated boards, 300 ... printed wiring boards.
Claims (5)
前記レジスト層で覆われていない前記銅導体層の表面を凹形状にエッチングするエッチング工程と、
凹形状にエッチングされた前記銅導体層上に半田コート層を形成する半田コート層形成工程と、
を有し、
前記エッチング工程において、前記レジスト層で覆われていない前記銅導体層近傍の前記レジスト層の底面と接している前記銅導体層の一部を含む領域をエッチングすることで、前記レジスト層の下部に空隙を形成し、
前記半田コート層形成工程において、前記空隙を含む領域に前記半田コート層を形成することで、前記レジスト層の底面と前記半田コート層との接触部を形成する、プリント配線板の製造方法。 A resist layer forming step of forming a resist layer having a predetermined pattern on a substrate having a copper conductor layer having a predetermined pattern so as to cover a part of the copper conductor layer.
An etching step of etching the surface of the copper conductor layer not covered with the resist layer into a concave shape, and
A solder coat layer forming step of forming a solder coat layer on the copper conductor layer etched in a concave shape, and
Have,
In the etching step, a region including a part of the copper conductor layer in contact with the bottom surface of the resist layer in the vicinity of the copper conductor layer not covered with the resist layer is etched to form a lower portion of the resist layer. Forming a void,
A method for manufacturing a printed wiring board, which forms a contact portion between the bottom surface of the resist layer and the solder coat layer by forming the solder coat layer in a region including the voids in the solder coat layer forming step.
前記レジスト層で覆われていない前記銅導体層の表面は凹形状にエッチングされており、
凹形状にエッチングされた前記銅導体層上に半田コート層が形成されており、
前記半田コート層は、前記レジスト層の下部の空隙を含む領域に形成されており、前記レジスト層の底面と接触した接触部を有する、プリント配線板。 A substrate having a copper conductor layer having a predetermined pattern shape and a resist layer having a predetermined pattern shape formed on the substrate so as to cover a part of the copper conductor layer are provided.
The surface of the copper conductor layer not covered with the resist layer is etched in a concave shape.
A solder coat layer is formed on the copper conductor layer etched in a concave shape.
The solder coat layer is a printed wiring board formed in a region including a gap below the resist layer and having a contact portion in contact with the bottom surface of the resist layer.
前記実装工程において、前記電子部品の接続端子を、前記プリント配線板の前記半田コート層が形成された前記銅導体層上に、半田ペースト又はフロー半田を用いて接続する、電子部品実装装置の製造方法。 It has a mounting step of mounting an electronic component on the printed wiring board after manufacturing the printed wiring board by the manufacturing method according to claim 1 or 2.
Manufacture of an electronic component mounting device in which the connection terminals of the electronic components are connected to the copper conductor layer on which the solder coat layer of the printed wiring board is formed by using solder paste or flow solder in the mounting step. Method.
前記電子部品の接続端子は、前記プリント配線板の前記半田コート層が形成された前記銅導体層上に、半田ペースト又はフロー半田を用いて接続されている、電子部品実装装置。
The printed wiring board according to claim 3 and an electronic component mounted on the printed wiring board are provided.
An electronic component mounting device in which a connection terminal for an electronic component is connected to a copper conductor layer on which the solder coat layer of the printed wiring board is formed by using solder paste or flow solder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020134940A JP2022030741A (en) | 2020-08-07 | 2020-08-07 | Print circuit board and manufacturing method thereof, and electronic component mounting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020134940A JP2022030741A (en) | 2020-08-07 | 2020-08-07 | Print circuit board and manufacturing method thereof, and electronic component mounting device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022030741A true JP2022030741A (en) | 2022-02-18 |
Family
ID=80324295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020134940A Pending JP2022030741A (en) | 2020-08-07 | 2020-08-07 | Print circuit board and manufacturing method thereof, and electronic component mounting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022030741A (en) |
-
2020
- 2020-08-07 JP JP2020134940A patent/JP2022030741A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3752161B2 (en) | Method for roughening copper surface of printed wiring board, printed wiring board, and manufacturing method thereof | |
| KR101111930B1 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| US7802361B2 (en) | Method for manufacturing the BGA package board | |
| US8419924B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| EP2381748A1 (en) | Printed wiring board and method for manufacturing same | |
| US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
| WO2007097440A1 (en) | Printed wiring board and process for producing the same | |
| JP2007251190A (en) | Multilayer printed wiring board | |
| JPH06318783A (en) | Manufacturing method of multilayered circuit substrate | |
| JPH02159789A (en) | Manufacture of printed wiring board | |
| WO2022039062A1 (en) | Method for manufacturing printed wiring board | |
| US7910156B2 (en) | Method of making circuitized substrate with selected conductors having solder thereon | |
| CN108353510B (en) | Multilayer printed wiring board and method for manufacturing same | |
| JP4129665B2 (en) | Manufacturing method of substrate for semiconductor package | |
| JP3942535B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2022030741A (en) | Print circuit board and manufacturing method thereof, and electronic component mounting device and manufacturing method thereof | |
| US6527963B1 (en) | Method of manufacturing multilayer wiring boards | |
| JP4089198B2 (en) | Manufacturing method of substrate for semiconductor device | |
| JP4370490B2 (en) | Build-up multilayer printed wiring board and manufacturing method thereof | |
| JPH098458A (en) | Printed-wiring board and manufacture thereof | |
| JP3713726B2 (en) | Multilayer printed wiring board | |
| JPH036880A (en) | Printed wiring board and manufacture thereof | |
| JP2713037B2 (en) | Printed wiring board and manufacturing method thereof | |
| JPH11135942A (en) | Manufacture of multilayer printed wiring board | |
| JPH11307936A (en) | Multi-layer printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20211104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211108 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20221109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230529 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240319 |