JP2022024650A - Exposure head and image formation apparatus having exposure head - Google Patents
Exposure head and image formation apparatus having exposure head Download PDFInfo
- Publication number
- JP2022024650A JP2022024650A JP2020127362A JP2020127362A JP2022024650A JP 2022024650 A JP2022024650 A JP 2022024650A JP 2020127362 A JP2020127362 A JP 2020127362A JP 2020127362 A JP2020127362 A JP 2020127362A JP 2022024650 A JP2022024650 A JP 2022024650A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- exposure head
- unit
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
Description
本発明は、感光体を露光する露光ヘッドおよび露光ヘッドを備える電子写真画像形成方式の複写機や電子写真プリンタなどの画像形成装置に関する。 The present invention relates to an image forming apparatus such as an electrophotographic image forming type copier or an electrophotographic printer including an exposure head for exposing a photoconductor and an exposure head.
電子写真方式の画像形成装置では、露光ヘッドを使用して感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。ここで、露光ヘッドには、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）などが用いられる。露光ヘッドは、感光ドラムの長手方向に配列された発光素子列と、発光素子列からの光を感光ドラム上に結像させるレンズアレイと、から構成される。ＬＥＤや有機ＥＬは、発光面からの光の照射方向がレンズアレイの光軸と略同一方向となる面発光形状を有する構成が知られている。ここで、発光素子列の長さは、感光ドラム上における画像領域幅に応じて決まり、プリンタの解像度に応じて発光素子間の間隔が決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔は２１．１６μｍであり、そのため、発光素子間の間隔も２１．１６μｍに対応する間隔となる。このような露光ヘッドを使用したプリンタでは、レーザビームを回転多面鏡によって偏向されたレーザビームによって感光ドラムを走査するレーザ走査方式のプリンタと比べて、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。 In an electrophotographic image forming apparatus, a method of exposing a photosensitive drum using an exposure head to form a latent image is generally known. Here, for the exposure head, for example, an LED (Light Emitting Diode), an organic EL (Organic Electroluminescence), or the like is used. The exposure head is composed of a row of light emitting elements arranged in the longitudinal direction of the photosensitive drum and a lens array for forming an image of light from the row of light emitting elements on the photosensitive drum. It is known that LEDs and organic ELs have a surface emission shape in which the irradiation direction of light from the light emitting surface is substantially the same as the optical axis of the lens array. Here, the length of the light emitting element row is determined according to the width of the image region on the photosensitive drum, and the distance between the light emitting elements is determined according to the resolution of the printer. For example, in the case of a 1200 dpi printer, the pixel spacing is 21.16 μm, and therefore the spacing between the light emitting elements is also the spacing corresponding to 21.16 μm. A printer using such an exposure head uses fewer parts than a laser scanning printer that scans a photosensitive drum with a laser beam deflected by a rotating polymorphic mirror, so the size of the device is reduced. , It is easy to reduce the cost.
一般に、有機ＥＬはレーザやＬＥＤに比べると発光強度が小さい。そのため、露光ヘッドの短手方向にも複数の有機ＥＬの列を設け、感光ドラム上の同一箇所を多重露光することで、必要な光量を確保するものがある。このように、多重露光を行うものの中には、それぞれの有機ＥＬの光量を段階的に調整することで、多重露光した際の総光量を段階的に調整するものがある。これにより、各画素の階調を表現している。 Generally, organic EL has a smaller emission intensity than a laser or LED. Therefore, there is a method in which a plurality of rows of organic ELs are provided in the lateral direction of the exposure head and the same portion on the photosensitive drum is multiple-exposed to secure a required amount of light. As described above, among those that perform multiple exposure, there is one that adjusts the total light amount at the time of multiple exposure stepwise by adjusting the light amount of each organic EL stepwise. This expresses the gradation of each pixel.
特許文献１は、露光ヘッドの短手方向に並んだ有機ＥＬおよびＬＥＤを選択的に点灯もしくは消灯させて、多重露光による階調表現する方法を開示している。つまり、この構成は、多重露光する際の露光回数を異ならせることで、階調表現している。露光ヘッドの短手方向において、有機ＥＬの列をＮ列設け、Ｎ個の有機ＥＬの点灯／非点灯を制御することで、Ｎ＋１の階調を表現できる。さらに、特許文献１では、Ｎ列の有機ＥＬに加えて、ＬＥＤを１列設けることで、多重露光した際の光量不足を改善している。
特許文献１のように、各有機ＥＬの点灯／非点灯を制御することで階調を表現すれば、各有機ＥＬの光量を各画素で表現したい階調に合わせて調整する必要がないため、光量を調整するための回路を削減できる。これにより、回路規模の削減によるコストメリットや露光ヘッドの小型化が見込める。
If the gradation is expressed by controlling the lighting / non-lighting of each organic EL as in
しかしながら、特許文献１が開示する構成では、Ｎ個の有機ＥＬの点灯／非点灯の制御で表現できる階調数は最大でもＮ＋１である。言い換えれば、所望の階調数を表現するためには、最低でも、露光ヘッドの短手方向において、「階調数－１」の列数分だけ、有機ＥＬを配列する必要があった。
However, in the configuration disclosed in
そこで本発明は、限られた列数（例えばＮ列。Ｎは２以上の整数。）の有機ＥＬで多階調（例えば、Ｎ＋１よりも多くの階調数）を表現することができる多重露光方式の露光ヘッドを提供することを目的とする。 Therefore, the present invention has multiple exposures capable of expressing multiple gradations (for example, more gradations than N + 1) with an organic EL having a limited number of columns (for example, N columns; N is an integer of 2 or more). It is an object of the present invention to provide an exposure head of a method.
上記課題を解決するため、本発明に係る感光体を露光する露光ヘッドは、前記露光ヘッドの短手方向にＭ個（Ｍは２以上の整数）以上並び且つ前記露光ヘッドの長手方向にＭ個よりも多く並ぶように二次元配列され、前記感光体を露光する複数の発光部であって、第１の光量で点灯する第１の発光部と第１の光量とは異なる第２の光量で点灯する第２の発光部とが前記短手方向に配列された複数の発光部と、前記短手方向に配列された複数の発光部が前記感光体を多重露光することにより前記感光体に形成される１画素の潜像に対応する画像の階調をＭ＋１よりも多い階調数で表現するために、前記第１の発光部および前記第２の発光部それぞれの点灯もしくは非点灯を制御する点灯制御部と、を備えることを特徴とする。 In order to solve the above problems, the exposure heads for exposing the photoconductor according to the present invention are arranged in an array of M (M is an integer of 2 or more) in the lateral direction of the exposure head and M in the longitudinal direction of the exposure head. A plurality of light emitting parts that are two-dimensionally arranged so as to be arranged in a larger number than each other and expose the photoconductor with a second light amount different from that of the first light emitting part that is lit by the first light amount and the first light amount. A plurality of light emitting parts arranged in the lateral direction and a plurality of light emitting portions arranged in the lateral direction are formed on the photoconductor by multiple exposure of the photoconductor. In order to express the gradation of the image corresponding to the latent image of one pixel with a number of gradations larger than M + 1, the lighting or non-lighting of each of the first light emitting unit and the second light emitting unit is controlled. It is characterized by including a lighting control unit.
本発明によれば、露光ヘッドの短手方向において有機ＥＬがＭ列配列された構成において、Ｍ＋１よりも多くの階調を表現することができる。 According to the present invention, it is possible to express more gradations than M + 1 in a configuration in which organic ELs are arranged in M rows in the lateral direction of the exposure head.
＜画像形成装置＞
以下、本発明に係る画像形成装置Ａの全体構成を画像形成時の動作とともに図面を参照しながら説明する。なお、以下に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
<Image forming device>
Hereinafter, the overall configuration of the image forming apparatus A according to the present invention will be described with reference to the drawings together with the operation at the time of image forming. The dimensions, materials, shapes, relative arrangements, etc. of the components described below are not intended to limit the scope of the present invention to those, unless otherwise specified.
画像形成装置Ａは、イエローＹ、マゼンダＭ、シアンＣ、ブラックＫの４色のトナーをシート（記録用紙の一例）に画像を転写して画像を形成するフルカラー画像形成装置である。なお、以下の説明において、上記各色のトナーを使用する部材には添え字としてＹ、Ｍ、Ｃ、Ｋを付するものの、各部材の構成や動作は使用するトナーの色が異なることを除いて実質的に同じであるため、区別を要する場合以外は添え字を適宜省略する。 The image forming apparatus A is a full-color image forming apparatus that forms an image by transferring an image onto a sheet (an example of recording paper) using four color toners of yellow Y, magenta M, cyan C, and black K. In the following description, Y, M, C, and K are added as subscripts to the members that use the toner of each color, except that the composition and operation of each member are different in the color of the toner used. Since they are substantially the same, the subscripts are omitted as appropriate unless a distinction is required.
図１は、画像形成装置Ａの断面概略図である。図１に示す様に、画像形成装置Ａは、画像を形成する画像形成部を有する。画像形成部は、感光体としての感光ドラム１（１Ｙ、１Ｍ、１Ｃ、１０Ｋ）、帯電装置２（２Ｙ、２Ｍ、２Ｃ、２Ｋ）、露光ヘッド６（６Ｙ、６Ｍ、６Ｃ、６Ｋ）、現像装置４（４Ｙ、４Ｍ、４Ｃ、４Ｋ）、転写装置５（５Ｙ、５Ｍ、５Ｃ、５Ｋ）を有する。ここで、露光ヘッド６は露光ヘッドの一例である。
FIG. 1 is a schematic cross-sectional view of the image forming apparatus A. As shown in FIG. 1, the image forming apparatus A has an image forming portion for forming an image. The image forming unit includes a photosensitive drum 1 (1Y, 1M, 1C, 10K) as a photoconductor, a charging device 2 (2Y, 2M, 2C, 2K), an exposure head 6 (6Y, 6M, 6C, 6K), and a developing device. It has 4 (4Y, 4M, 4C, 4K) and a transfer device 5 (5Y, 5M, 5C, 5K). Here, the
また画像形成装置Ａは、ユーザが操作することによって画像形成に関する各種の設定を行うタッチパネル方式の操作部３００を備える。ユーザは、操作部３００を操作することで画像形成の枚数、画像が形成されるシートのサイズなどを指定することができる。またユーザは、操作部３００を操作することで、シートカセット９９ａ、９９ｂに収納されているシートＳの坪量（例えば厚紙や普通紙、シートの銘柄など）を入力することができる。
Further, the image forming apparatus A includes a touch panel
次に、画像形成装置Ａによる画像形成動作について説明する。画像を形成する場合、まずシートカセット９９ａ又はシートカセット９９ｂに収納されたシートＳが、ピックアップローラ９１ａ、９１ｂ、給送ローラ９２ａ、９２ｂ、搬送ローラ９３ａ～９３ｃによってレジストローラ９６に送られる。その後、シートＳは、レジストローラ９６によって所定のタイミングで搬送ベルト１１に送り込まれる。
Next, the image forming operation by the image forming apparatus A will be described. When forming an image, first, the sheet S housed in the
一方、画像形成部においては、まず帯電装置２Ｙにより感光ドラム１Ｙの表面が帯電させられる。次に、画像読取部９０によって読み取られた画像データ又は不図示の外部機器から送信された画像データに応じて露光ヘッド６Ｙが感光ドラム１Ｙ表面に光を照射し、感光ドラム１Ｙの表面に静電潜像を形成する。その後、現像装置４Ｙにより感光ドラム１Ｙの表面に形成された静電潜像にイエローのトナーを付着させ、感光ドラム１Ｙの表面にイエローのトナー像を形成する。感光ドラム１Ｙの表面に形成されたトナー像は、転写装置５Ｙに転写バイアスが印加されることで、搬送ベルト１１によって搬送されているシートＳに転写される。
On the other hand, in the image forming unit, the surface of the
同様のプロセスにより、感光ドラム１Ｍ、１Ｃ、１Ｋにも、露光ヘッド６Ｍ、６Ｃ、６Ｋから光が照射されて静電潜像が形成され、現像装置４Ｍ、４Ｃ、４Ｋによってマゼンダ、シアン、ブラックのトナー像が形成される。そして転写装置５Ｍ、５Ｃ、５Ｋに転写バイアスが印加されることで、これらのトナー像がシートＳ上のイエローのトナー像に対して重畳的に転写される。これによりシートＳの表面には画像データに応じたフルカラーのトナー像が形成される。
By the same process, the
その後、トナー像を担持するシートＳは、搬送ベルト９７によって定着装置９４に搬送され、定着装置９４において加熱、加圧処理が施される。これによりシートＳ上のトナー像がシートＳに定着される。その後、トナー像が定着されたシートＳは、排出ローラ９８によって排出トレイ９５に排出される。
After that, the sheet S carrying the toner image is conveyed to the fixing
＜露光ヘッド＞
次に、露光ヘッド６の構成について説明する。
<Exposure head>
Next, the configuration of the
図２（ａ）は、感光ドラム１と露光ヘッド６の斜視図である。図２（ｂ）は、感光ドラム１と露光ヘッド６の断面図である。図３（ａ）、図３（ｂ）は、露光ヘッド６が備える長尺の基板であるプリント基板２２の一方側と他方側の実装面を示す図である。図３（ｃ）は、図３（ｂ）に示す領域Ｖの拡大図である。
FIG. 2A is a perspective view of the
図２に示す様に、露光ヘッド６は、感光ドラム１の表面と対向する位置に、不図示の固定部材によって固定されている。露光ヘッド６は、光を出射する長尺のアレイチップ４０と、アレイチップ４０を実装するプリント基板２２を有する。またアレイチップ４０から出射された光を感光ドラム１上に結像（集光）させるレンズアレイ２３と、レンズアレイ２３とプリント基板２２が固定されるハウジング２４を有する。
As shown in FIG. 2, the
また、プリント基板２２におけるアレイチップ４０の実装面と反対側の面にはコネクタ２１が実装されている。コネクタ２１は、画像コントローラ部７００（図９）から送信されるアレイチップ４０の制御信号の伝送や電源ラインを接続するために設けられている。アレイチップ４０は、コネクタ２１を介して駆動される。
Further, the
図３に示す様に、プリント基板２２には、２９個のアレイチップ４０が千鳥状に二列に配列されて実装されている。また各々のアレイチップ４０内には、その長手方向（矢印Ｘ方向）に所定の解像度ピッチで７４８個の発光部６０２が配列されている。また各々のアレイチップ４０内には、その短手方向（矢印Ｙ方向）に所定のピッチで発光部６０２が配列されている。即ち、各々のアレイチップ４０において、発光部６０２は矢印Ｘ方向と矢印Ｙ方向に二次元配列されている。
As shown in FIG. 3, 29
本実施形態において、アレイチップ４０の上記解像度ピッチは１２００ｄｐｉ（約２１．１６μｍ）である。また各々のアレイチップ４０が有する発光部６０２の長手方向の一端部から他端部までの距離は約１５．８ｍｍである。即ち露光ヘッド６は、矢印Ｘ方向に合計で２１６９２個（＝７４８個×２９チップ）の発光部６０２を備えており、これにより約４５８ｍｍ（≒約１５．８ｍｍ×２９チップ）の長手方向の画像幅に対応した露光処理が可能となっている。
In the present embodiment, the resolution pitch of the
アレイチップ４０の長手方向において、隣接するアレイチップ４０の発光部６０２の間隔Ｌ１は約２１．１６μｍとなっている。つまり各々のアレイチップ４０の境界部において発光部６０２の長手方向のピッチは１２００ｄｐｉの解像度のピッチとなっている。またアレイチップ４０の短手方向（矢印Ｙ方向）において、二列に並んだアレイチップ４０の発光部６０２の間隔Ｌ２は約１０５μｍ（１２００ｄｐｉで５画素分、２４００ｄｐｉで１０画素分）となっている。
In the longitudinal direction of the array chips 40, the distance L1 between the light emitting
本実施形態において、アレイチップ４０の長手方向である矢印Ｘ方向は、感光ドラム１の回転軸線方向であり、アレイチップ４０の短手方向である矢印Ｙ方向は、感光ドラム１の回転方向である。また矢印Ｚ方向は、後述する層構造の発光部６０２の各層が重なる積層方向である。なお、アレイチップ４０の長手方向は、感光ドラム１の回転軸線方向に対して±１°程度傾いていても構わない。またアレイチップ４０の短手方向も感光ドラム１の回転方向に対して±１°程度傾いていても構わない。
In the present embodiment, the arrow X direction, which is the longitudinal direction of the
＜レンズアレイ＞
次に、レンズアレイ２３について詳しく説明する。
<Lens array>
Next, the
図４はレンズアレイ２３の構成について説明するための図である。図４（ａ）は、レンズアレイ２３を上方、すなわち感光ドラム１側から見た図である。図４（ｂ）はレンズアレイ２３の概略斜視図である。図４（ｃ）は、レンズアレイ２３と複数のアレイチップ４０との位置関係を説明するための図である。
FIG. 4 is a diagram for explaining the configuration of the
図４（ａ）および図４（ｂ）に示すように、レンズアレイ２３は、複数のレンズの集合体である。複数のレンズは複数の発光部６０２の配列方向（Ｘ方向）に沿って二列に並べられている。各レンズは、一方の列のレンズの配列方向において隣り合うレンズの両方に接するように他方の列のレンズの一つが配置されるよう交互に配置されている。各レンズは、円柱状の硝子製のロッドレンズであって、発光部６０２から出射された光が入射する入射面と、入射面から入射した光が出射する出射面とを有する。なお、レンズの材質は硝子製に限らず、プラスチック製でも構わない。レンズの形状についても円柱状に限らず、例えば六角柱等の多角柱でも構わない。
As shown in FIGS. 4 (a) and 4 (b), the
図４（ｂ）に示す点線Ｚはレンズの光軸を示す。ここで言うレンズの光軸（レンズアレイの光軸とも言う）とは、レンズの光出射面の中心と当該レンズの焦点とを結ぶ線を意味する。 The dotted line Z shown in FIG. 4B indicates the optical axis of the lens. The optical axis of the lens (also referred to as the optical axis of the lens array) referred to here means a line connecting the center of the light emitting surface of the lens and the focal point of the lens.
上で説明した基板２２に設けられた複数の発光部６０２とレンズアレイ２３とが対向するようにハウジング２４によって保持される。これにより、複数の発光部６０２から出射された光がレンズアレイ２３によって感光ドラム１上に集光される。ここで、本実施例では、Ｘ方向およびＹ方向それぞれに並べられた複数の発光部６０２から出射された光は同じ１つのレンズを通過し得る。また、１つの発光部６０２から出射された光であっても、その光は放射状に拡散するため複数のレンズを通過し得る。すなわち、複数の発光部６０２から出射された光がレンズアレイ２３（レンズアレイ２３が有する複数のレンズのうちのいくつか）を通過して感光ドラム１を露光する。
The
図４（ｃ）に示すように、感光ドラム１側からレンズアレイ２３を見た場合、レンズアレイ２３の一部はアレイチップ４０の一部と重なって配置されている。ここで、破線ＬＣはレンズアレイ２３の中心軸線である。中心軸線ＬＣは、Ｘ方向に１列に並べられた各レンズ２３１の光軸を結んで引いた線である破線Ｌ１と、同じくＸ方向に１列に並べられた各レンズ２３２の光軸を結んで引いた線である破線Ｌ１と、を２分するように引いた仮想線である。この仮想線をレンズアレイ２３の中心軸線ＬＣと定義する。
As shown in FIG. 4C, when the
レンズアレイ２３を感光ドラム１側から見たとき、奇数番目のアレイチップ４０－２ｎから中心軸線ＬＣまでの距離と、偶数番目のアレイチップ４０－（２ｎ－１）から中心軸線ＬＣまでの距離と、は等しい。詳細は後述するが、アレイチップ４０上の発光部６０２に予め設定される光量は、レンズアレイ２３の中心軸線ＬＣに近いものが遠いものよりも高光量となるように設定されている。
When the
＜アレイチップ＞
図５はアレイチップ４０について説明するための概略図である。ここで、図５に示すように、アレイチップ４０の長手方向をＸ方向、短手方向をＹ方向とする。ここで、Ｙ方向は感光ドラム１の回転方向、言い換えれば回転する感光ドラム１の感光面（感光体表面）の移動方向である。Ｘ方向は、Ｙ方向すなわち感光ドラム１の回転方向に略直交する方向である。また、感光ドラム１の回転軸線方向に略平行な方向でもある。なお、略直交は角度９０°に対して±１°程度の傾きを許容し、略平行は互いのなす角度が０°を基準に±１°程度の傾きを許容する。すなわち、アレイチップ４０の長手方向は感光ドラム１の回転軸線方向に対して±１°程度傾いていても構わない。また、アレイチップ４０の短手方向も感光ドラム１の回転方向に対して±１°程度傾いていても構わない。アレイチップ４０６はシリコン基板２２の上にワイヤボンディング用パッド（以下、ＷＢパッドという）６０１－１、６０１－２、６０１－３、６０１－４が形成されている。なお、シリコン基板２２には駆動部である回路部４０６（破線）が内蔵されている。回路部４０６としてはアナログ駆動回路、デジタル制御回路、又はその両方を含んだ構成を用いることができる。回路部４０６の電源供給やアレイチップ４０外からの信号等の入出力はＷＢパッド６０１を介して行われる。
<Array chip>
FIG. 5 is a schematic diagram for explaining the
本実施例のアレイチップ４０は、感光ドラム１の回転軸線方向に沿って延びるライン状の発光領域６０４を含む。発光領域６０４は、後述する陽極と陰極と発光層５０６とを含み、陽極と陰極に電位差が生じることによって発光する領域である。
The
シリコン（Ｓｉ）製の基盤であるシリコン基板２２を用いることが好ましい理由としては、次のようなメリットがあるからである。すなわち、シリコン基板については、集積回路形成用のプロセス技術も発達しており、既に様々な集積回路の基板として用いられているため、高速かつ高機能な回路を高密度に形成できるというメリットがある。また、シリコン基板については、大口径のウェハが出回っており、安価に入手することができるというメリットがある。
The reason why it is preferable to use the
本実施例における露光ヘッド６では、回路部４０６に発光領域６０４を駆動する駆動部及び発光領域６０４を発光させるための信号（以下、発光信号という）を生成するためのデータ転送、発光信号生成部を設け、回路部４０６をシリコン基板２２上に形成する。これにより、高速対応が可能な回路を形成する。
In the
図６（ａ）～（ｃ）を用いてアレイチップ４０をさらに詳しく説明する。図６（ａ）～（ｃ）におけるＸ方向は、露光ヘッド６の長手方向を示している。Ｙ方向は、露光ヘッド６の短手方向を示している。Ｚ方向は、後述する層構造の各層が重なる方向（積層方向）である。また、言い換えれば、Ｚ方向は、レンズアレイが有する各レンズの光軸方向と略一致する方向でもある。
The
図６（ｂ）は、図６（ａ）中のＡ－Ａ′断面の概略図の要部拡大図である。また、図６（ｃ）は、図６（ａ）中のＢ－Ｂ′断面の概略図の要部拡大図である。図６（ａ）～（ｃ）に示すように、アレイチップ４０は、シリコン基板２２、下部電極５０４－１１～５０４－ｍｎ（ｍは２以上の整数、ｎはｍよりも大きな整数）、発光層５０６、上部電極５０８を備える。シリコン基板２２は製造プロセスにおいて後述する下部電極５０４－１１～５０４－ｍｎそれぞれに対応する駆動部を含む駆動回路が形成された駆動基板である。また、下部電極５０４－１１～５０４－ｍｎは、１つのアレイチップに対応する位置において、Ｘ方向にｎ列、Ｙ方向にｍ列で二次元的に配列されている。
FIG. 6B is an enlarged view of a main part of a schematic view of a cross section taken along the line AA'in FIG. 6A. Further, FIG. 6 (c) is an enlarged view of a main part of a schematic view of a cross section of BB'in FIG. 6 (a). As shown in FIGS. 6A to 6C, the
図６（ｂ）、図６（ｃ）に示すように、下部電極５０４－１１～５０４－ｍｎ（陰極）は、シリコン基板２２上に層状（第１の電極層）に形成された複数の電極である。各下部電極５０４－１１～５０４－ｍｎは、シリコン基板２２を製造する製造プロセスとともにＳｉ集積回路加工技術を用いてシリコン基板２２に内蔵されている複数の駆動部上に形成される。下部電極５０４－１１～５０４－ｍｎは、後述する発光層５０６の発光波長に対して反射率の高い金属が好ましい。そのため、下部電極５０４－１１～５０４－ｍｎには、銀（Ａｇ）、アルミニウム（Ａｌ）、またはこれらの合金、銀・マグネシウム合金など含有することが好ましい。ここで、発光部６０２は、図６（ｂ）や図６（ｃ）において破線で囲って示すように、下部電極５０４に対応する発光層と上部電極とをまとめた部分を指す。
As shown in FIGS. 6 (b) and 6 (c), the lower electrodes 504-11 to 504-mn (cathodes) are a plurality of electrodes formed in a layer (first electrode layer) on the
図６に示すように、下部電極５０４－１１～５０４－ｍｎは、Ｘ方向およびＹ方向における各画素に対応して設けられた電極である。すなわち、下部電極５０４－１１～５０４－ｍｎはそれぞれ１画素を形成するために設けられた電極である。 As shown in FIG. 6, the lower electrodes 504-11 to 504-mn are electrodes provided corresponding to each pixel in the X direction and the Y direction. That is, the lower electrodes 504-11 to 504-mn are electrodes provided for forming one pixel, respectively.
図６（ｂ）に示すように、本実施例におけるＸ方向における下部電極５０４－１１～５０４－ｍｎの幅Ｗ１は１画素の幅に対応する幅である。間隔ｄ１はＸ方向における下部電極間距離（配列間隔）である。下部電極５０４－１１～５０４－ｍｎはシリコン基板２２上に間隔ｄ１を開けて形成されているため、シリコン基板２２に形成された複数の駆動部はそれぞれ個別に下部電極５０４－１１～５０４－ｍｎの電圧を制御することができる。間隔ｄ１には発光層５０６の有機材料が充填されており、下部電極は有機材料によって仕切られている。
As shown in FIG. 6B, the width W1 of the lower electrodes 504-11 to 504-mn in the X direction in this embodiment is a width corresponding to the width of one pixel. The interval d1 is the distance between the lower electrodes (arrangement interval) in the X direction. Since the lower electrodes 504-11 to 504-mn are formed on the
本実施例におけるアレイチップ４０において、下部電極５０４－１１～５０４－ｍｎの幅Ｗ１は称呼寸法として２０．９０μｍ、間隔ｄ１は称呼寸法として０．２６μｍに設定されている。つまり、本実施例のアレイチップ４０は、Ｘ方向において２１．１６μｍ毎に１つの下部電極５０４を備える。２１．１６μｍは１２００ｄｐｉにおける１画素の大きさであるので、各下部電極５０４のＸ方向における下部電極５０４の幅は本実施例の画像形成装置の出力解像度に対応する１画素相当の大きさを有することになる。なお、本実施例のアレイチップ４０におけるプロセス・ルールは０．２μｍ程度と高精度であり、ｄ１の幅を０．２６μｍの分解能で形成することは可能である。
In the
また、図６（ｃ）に示すように、感光ドラム１の回転方向であるＹ方向における下部電極５０４－１１～５０４－ｍｎの幅Ｗ２も幅Ｗ１と同等の幅である。また、各下部電極間の間隔ｄ２も間隔ｄ１と同等の間隔である。つまり、本実施例の下部電極５０４－１１～５０４－ｍｎは２０．９０μｍ四方の形状をなしており、下部電極５０４の面積は４３６．８１μｍ２の大きさとなる。これは、１画素の面積４４７．７４５６μｍ２に対して約９７．６％を占める。有機発光材料はＬＥＤに比較して光量が少ない。それに対して、上記のように下部電極５０４を正方形として隣接する下部電極間の距離を小さくしてシリコン基板２２上に形成することで、感光ドラム１の電位を変化させ得る程度の光量を得るための発光面積を確保することが可能となる。なお、１画素の占有面積に対して９０％以上の下部電極面積を確保することが望ましい。したがって、１２００ｄｐｉの出力解像度の画像形成装置に対しては下部電極５０４の一辺の幅を約２０．０７μｍ以上で形成することが望ましく、２４００ｄｐｉの出力解像度の画像形成装置に対しては下部電極５０４の一辺の幅を約１０．０４μｍ以上で形成することが望ましい。間隔ｄ１およびｄ２、発光部６０２のＹ方向の列数は、露光ヘッド６の走査速度、露光処理に必要な光量、解像度などに基づいて決定される。
Further, as shown in FIG. 6C, the width W2 of the lower electrodes 504-11 to 504-mn in the Y direction, which is the rotation direction of the
一方で、下部電極５０４の占有面積の上限値は、レンズアレイ２３や後述する上部電極５０８の透過率に基づいて設定されるべきであるが、本実施例では、１画素の占有面積に対して１１０％を上限として設定する。１画素の占有面積に対して１１０％より大きく設計すると、感度の高い感光ドラム１を露光する際に形成される画素のサイズが解像度を大きく超えてしまう可能性があるため、下部電極５０４の占有面積の上限値を１１０％に設定する。したがって、１２００ｄｐｉの出力解像度の画像形成装置に対しては下部電極５０４の一辺の幅を約２２．１９μｍ以下で形成することが望ましく、２４００ｄｐｉの出力解像度の画像形成装置に対しては下部電極５０４の一辺の幅を約１１．１０μｍ以下で形成することが望ましい。すなわち、１画素の占有面積に対する下部電極５０４の占有面積の範囲は９０％以上１１０％以下であることが好ましい。
On the other hand, the upper limit of the occupied area of the
なお、下部電極５０４の形状は正方形に限られず、画像形成装置の出力解像度に対応する露光領域サイズの光を出射し、その光によって出力画像の画質が画像形成装置の設計仕様を満たすレベルであれば四角形以上の多角形、円形、楕円形などの形状でも良い。
The shape of the
次に、発光層５０６について説明する。発光層５０６は下部電極５０４－１１～５０４－ｍｎが形成されたシリコン基板２２に積層されて形成される。すなわち、下部電極５０４－１１～５０４－ｍｎが形成された部分において発光層５０６は下部電極５０４－１１～５０４－ｍｎ上に積層される。下部電極５０４－１１～５０４－ｍｎが形成されていない部分においてシリコン基板２２上に積層される。本実施例では、アレイチップ４０において発光層５０６は、下部電極５０４－１１～５０４－ｍｎすべてに跨るように形成されているが、実施の形態はこれに限られるものではない。例えば、下部電極５０４－１１～５０４－ｍｎと同様に発光層５０６を各下部電極上に分離して積層するように形成しても良いし、下部電極５０４－１１～５０４－ｍｎを複数のグループに分割して、分割したグループ毎にそのグループに属する下部電極上に一つの発光層を積層させても良い。
Next, the
発光層５０６は、例えば有機材料を用いることができる。有機ＥＬ膜である発光層５０６は、電子輸送層、正孔輸送層、電子注入層、正孔注入層、電子ブロック層、正孔ブロック層などの機能層を含む積層構造体である。発光層５０６には、有機材料以外でも無機材料を用いても良い。
For the
発光層５０６には上部電極５０８（陽極）が積層（第２の電極層）とされている。上部電極５０８は、発光層５０６の発光波長の光を透過させることが可能（透過可能）な電極である。そのため、本実施例の上部電極５０８は酸化インジウムスズ（ＩＴＯ）を含有する材料を透明電極として採用している。酸化インジウムスズの電極は、可視光領域の光に関して８０％以上の透過率を有するため、有機ＥＬの電極としては好適である。
The upper electrode 508 (anode) is laminated (second electrode layer) on the
上部電極５０８は、少なくとも発光層５０６を挟んで下部電極５０４－１１～５０４－ｍｎの反対側に形成されている。すなわち、Ｚ方向において、上部電極５０８と下部電極５０４－１１～５０４－ｍｎの間に発光層５０６が配置されており、Ｚ方向において下部電極５０４－１１～５０４－ｍｎを上部電極５０８に投影したときに下部電極５０４－１１～５０４－ｍｎが形成された領域は上部電極５０８が形成された領域に収まる。なお、透明電極は発光層５０６全体に積層されていなくても良いが、発光層５０６で生じた光を効率良く露光ヘッド６の外部に出射するためには、１画素の占有面積に対して上部電極５０８の占有面積が１００％以上であることが好ましく、より好ましくは１２０％以上であることが好ましい。上部電極５０８の占有面積の上限値はシリコン基板２２、発光層５０６の面積によって任意に設計される。上部電極５０８において光を透過させる部分以外は配線を設けても良い。
The
本実施例の上部電極５０８は、各下部電極５０４－１１～５０４－ｍｎに対して共通に設けられた陽極であるが、各下部電極５０４－１１～５０４－ｍｎそれぞれに対して個別に設けても良いし、複数の下部電極毎に一つの上部電極を設けても良い。
The
駆動回路は、上部電極５０８と、下部電極５０４－１１～５０４－ｍｎのうちの任意の下部電極と、に電位差を生じさせるために画像データに基づいて各下部電極５０４－１１～５０４－ｍｎの電位を制御する。
The drive circuit is based on image data to create a potential difference between the
本実施例における露光ヘッド６は所謂トップエミッション型の出射方式のデバイスである。陽極である上部電極５０８と陰極である下部電極５０４それぞれに電圧を印加して両者に電位差が生じると、陰極から電子が発光層５０６に流れ込み、陽極から正孔が発光層５０６に流れ込む。そして、発光層５０６において電子と正孔が再結合することによって発光層５０６が発光する。発光層５０６が発光することによって上部電極５０８に向かう光は上部電極５０８を透過して露光ヘッド６から図６に示す矢印方向に出射される。また、発光層５０６から下部電極５０４に向かう光は下部電極５０４よってそれぞれ上部電極５０８に向けて反射され、その反射光も上部電極５０８を透過して露光ヘッド６から出射される。発光層５０６から直接上部電極５０８に向かって出射される光と、下部電極５０４それぞれによって反射されて上部電極５０８から出射される光と、の上部電極５０８からの出射タイミングに時間差は生じるが、層の厚さは極小さいため、ほぼ同時の出射と見做すことができる。
The
上部電極５０８として酸化インジウムスズなどの透明電極を用いることによって電極の光の透過割合を示す開口率を実質的に上部電極５０８の透過率と同等とすることができる。すなわち、実質的に上部電極５０８以外に光を減衰させる、あるいは光を遮蔽する部分がないため、発光層５０６の発光が極力減衰する、あるいは遮蔽されることなく出射光となる。
By using a transparent electrode such as indium tin oxide as the
また、前述した様に下部電極５０４－１１～５０４－ｍｎを高精度なＳｉ集積回路加工技術を用いて形成することで下部電極５０４－１１～５０４－ｍｎを高密度に配置することができる。そのため、発光領域６０４の面積（ここでは下部電極５０４－１１～５０４－ｍｎの面積と、互いに隣接する下部電極間の領域の面積の合計）のほとんどを下部電極５０４－１１～５０４－ｍｎに割り当てることができる。すなわち、単位面積当たりの発光領域の利用効率が高い露光ヘッドとなる。 Further, as described above, by forming the lower electrodes 504-11 to 504-mn using high-precision Si integrated circuit processing technology, the lower electrodes 504-11 to 504-mn can be arranged at high density. Therefore, most of the area of the light emitting region 604 (here, the total area of the lower electrodes 504-11 to 504-mn and the area between the lower electrodes adjacent to each other) is allocated to the lower electrodes 504-11 to 504-mn. be able to. That is, the exposure head has high utilization efficiency of the light emitting region per unit area.
なお、発光層５０６として有機ＥＬ層や無機ＥＬ層などの水分に弱い発光材料を用いる際は発光領域６０４への水分侵入を阻止するために封止しておくことが望ましい。封止方法としては、例えば、シリコンの酸化物、シリコンの窒化物、アルミの酸化物などの薄膜の単体あるいは積層した封止膜を形成する。封止膜の形成方法としては段差などの構造の被覆性能に優れた方法が好ましく、例えば、原子層堆積法（ＡＬＤ法）などを用いることができる。なお、封止膜の材料、構成、形成方法などは一例であり、上述した例には限定されず、適宜好適なものを選択すればよい。
When a light-emitting material such as an organic EL layer or an inorganic EL layer that is sensitive to water is used as the light-emitting
また下部電極５０４は、発光層５０６の発光波長に対して反射率の高い金属を材料とするのが好ましい。例えばＡｇ、Ａｌ、又はＡｇとＡｌの合金などが用いられる。また下部電極５０４は、回路部４０６の形成と共にＳｉプロセスを用いて形成され、回路部４０６の駆動部に直結される。このように下部電極５４をＳｉプロセスによって形成することで、プロセス・ルールが０．２μｍ程度で高精度となるため、下部電極５０４を精度良く高密度に配置できる。さらに下部電極５０４を高密度に配置できるため、発光領域６０４の殆どを発光させることができ、発光領域６０４の利用効率を高めることができる。
Further, the
＜多重露光＞
本実施例における露光ヘッド６はＹ方向において複数の発光部６０２を有する。そして、これら複数の発光部６０２から出射された光が感光ドラム１上の同一箇所に集光される。本実施例における露光ヘッド６は、発光部一つが１画素に対応している。つまり、感光ドラム１上における１画素に対応する部分を多重に露光することで、その部分の積算光量を稼いでいる。このように、多重に露光することにより、一つあたりの発光部６０２の光量不足を補っている。以下、多重露光について詳しく説明する。
<Multiple exposure>
The
図７は、矢印Ｙ方向に隣接する二つの発光部６０２から出射された光の感光ドラム１上の照射位置を説明するための模式図である。図７（ａ）に示す様に、Ｙ方向に隣接して配置された二つの発光部６０２を同時に点灯させる場合、二つの発光部６０２から出射された光Ｈの感光ドラム１上での照射位置は、二つの発光部６０２の位置関係と同様に感光ドラム１の回転方向（矢印Ｙ方向、副走査方向）にずれる。これに対して図７（ｂ）に示す様に、感光ドラム１の回転速度に応じて二つの発光部６０２の点灯タイミングを変化させる場合、二つの発光部６０２から出射された光Ｈの感光ドラム１上での照射位置を略同一にすることができる。このように矢印Ｙ方向に配列された複数の発光部６０２から感光ドラム１上の略同一の位置に光を照射することを多重露光と称する。多重露光に用いられる矢印Ｙ方向に配列された発光部６０２の数が多い程、多重露光を行った際の感光ドラム１上の一部分の受光量は大きくなる。本実施形態では、一つの発光部６０２につき約１３ｍＷの光量を得ることができるため、多重露光に用いられる発光部６０２の数がｍ個の場合、１３ｍ（ｍＷ）の光量を得ることができる。
FIG. 7 is a schematic diagram for explaining the irradiation position on the
矢印Ｙ方向に隣接する二つの発光部６０２から出射された光の感光ドラム１上での照射位置を一致させるためには、感光ドラム１の回転方向の下流側の発光部６０２の点灯タイミングを、上流側の発光部６０２の点灯タイミングに対して遅延量Ｔの時間分、遅延させる必要がある。ここで遅延量Ｔ（μｓ）は、感光ドラム１の回転速度をＶｄｒ（ｍｍ／ｓ）とし、幅Ｗ２（μｍ）、間隔ｄ２（μｍ）とする場合、次の式１で算出される。
（式１）
Ｔ＝（（Ｗ２＋ｄ２）÷１０００）÷Ｖｄｒ
また本実施形態では、各々の発光部６０２の発光時間の最大値Ｔｗ（μｓ）は、副走査方向の一ライン時間に等しくなるように発光信号が生成され、解像度である１２００ｄｐｉと感光ドラム１の回転速度Ｖｄｒ（ｍｍ／ｓ）から次の式２で表される。
（式２）
Ｔｗ＝（２５．４÷１２００）÷Ｖｄｒ
また矢印Ｙ方向に配列された発光部６０２から出射された光の感光ドラム１上での照射位置が完全に重なることが理想的であるものの、制御上のばらつきにより、遅延量Ｔのタイミングを完全に実現することは難しい。そこで遅延量Ｔは、発光部６０２から出射された光の感光ドラム１上での照射領域の副走査方向の長さであるスポットサイズをＷｓ（μｍ）とする場合、次の式３で算出される許容誤差量ΔＴ（μｓ）に収まるタイミングで制御されることが望ましい。
（式３）
ΔＴ＝（Ｗｓ÷１０００）÷Ｖｄｒ
このように、感光ドラム１上を多重に露光することで、複数の発光部６０２により感光ドラム１上の同一位置での露光が可能となる。つまり、感光ドラム１が受光する光量は、Ｙ方向に配列される発光部６０２の数に比例して大きくすることが可能となる。本実施例では、Ｙ方向に６個の発光部６０２を配列している。
In order to match the irradiation positions of the light emitted from the two light emitting
(Equation 1)
T = ((W2 + d2) ÷ 1000) ÷ Vdr
Further, in the present embodiment, a light emitting signal is generated so that the maximum value Tw (μs) of the light emitting time of each
(Equation 2)
Tw = (25.4 ÷ 1200) ÷ Vdr
In addition, although it is ideal that the irradiation positions of the light emitted from the
(Equation 3)
ΔT = (Ws ÷ 1000) ÷ Vdr
By multiple exposures on the
＜階調表現方法＞
本実施例における階調表現方法について説明する。本実施例では１画素に対応する画像の階調を８階調で表現する。８階調の濃度値０～７を前述したＹ方向に並んだ６個の発光部で表現する。
<Gradation expression method>
The gradation expression method in this embodiment will be described. In this embodiment, the gradation of the image corresponding to one pixel is expressed by eight gradations. The density values 0 to 7 of 8 gradations are represented by the above-mentioned 6 light emitting units arranged in the Y direction.
本実施例における露光ヘッド６では、駆動回路を簡単化するため、各々の発光部６０２は点灯・消灯のみで制御し、Ｙ方向において点灯させる発光部６０２の数を表現したい階調数によって変化させている。感光ドラム１上の同一箇所を露光する回数を変更することによって階調表現を行う。
In the
８階調を表現するために必要なデジタル画像データのｂｉｔ幅は３ｂｉｔである。この３ｂｉｔの画像データをビットパターンと呼ぶことにする。また、ビットパターンの各位のｂｉｔ（ビットデータと呼ぶ）を最下位からｂｉｔ０、ｂｉｔ１、ｂｉｔ２と呼称することにする。ビットデータの重みはｂｉｔ０、ｂｉｔ１、ｂｉｔ２の順に１、２、４である。点灯・消灯する発光部６０２の数を、ビットデータの重みに応じてｂｉｔ０に１つ、ｂｉｔ１に２つ、ｂｉｔ２は３つを割り当てる。つまり、ｂｉｔ０の値が１であれば、Ｙ方向において発光部６０２が１つ点灯し、ｂｉｔ１の値が１であれば、Ｙ方向において発光部６０２が２つ点灯し、ｂｉｔ３の値が１であれば、Ｙ方向において発光部６０２が３つ点灯する。
The bit width of the digital image data required to express 8 gradations is 3 bits. This 3-bit image data is called a bit pattern. Further, the bits (called bit data) of each bit pattern are referred to as bit0, bit1 and bit2 from the lowest level. The weights of the bit data are 1, 2, and 4 in the order of bit0, bit1, and bit2. The number of light emitting
また、ｂｉｔ０に割り当てた発光部６０２の光量の和をＰ０、ｂｉｔ１に割り当てた発光部６０２の光量の和をＰ１、ｂｉｔ２に割り当てた発光部６０２の光量の和をＰ２とする。図８（ａ）に画像データ（ビットパターン）と光量の関係を示す。図示するとおり、画像データ値１の光量はＰ０、画像データ値２の光量はＰ１、画像データ値３の光量はＰ０＋Ｐ１、‥といった具合にビットパターンの値に対する光量はＰ０～Ｐ２の和で表すことができる。
Further, the sum of the light amounts of the
ここで、ｂｉｔ２のデータ値の重みは画像データの最大値７に対して７であるが、ｂｉｔ２に割り当てた発光部の数はＹ方向に並んだ発光部の総数６つに対して６つである。このため、図に示すように画像データ値４を表現する光量Ｐ２が不足し、画像データ値３を表現する光量Ｐ０＋Ｐ１とほぼ同じになるため、画像データ値に対して光量は線形に変化しない。つまり、Ｙ方向における各発光部６０２の光量が同じであると、短手方向に並べられた複数の発光部６０２の中から、例えばどの２つを用いて多重露光した場合でも、感光ドラム１上での積算光量は同じになる。したがって、短手方向にＭ個の発光部６０２を有すると仮定した場合、表現できる階調数は最大でもＭ＋１である。言い換えれば、１画素をＭ段階の階調で表現したい場合、短手方向においてＭ－１個の発光部６０２を設ける必要がある。
Here, the weight of the data value of bit2 is 7 with respect to the
しかしながら、露光ヘッド６の短手方向において、発光部６０２の列を増やすと、露光ヘッド６が大型化してしまう、コストがかかってしまう、といった課題が生じる。そのため、限られた列数の発光部６０２で可能な限り多くの階調を表現したい。表現本実施の形態における露光ヘッド６は、発光部６０２の光量を短手方向において予め異ならせて設定しておき、点灯させる発光部６０２の個数を変えることで階調を表現する。
However, if the number of rows of the
具体的には、画像データに対して光量が線形に変化させるために、ｂｉｔ０およびｂｉｔ１に割り当てられた発光部の光量を調整する。光量Ｐ０にかかる調整係数をＲ０、光量Ｐ１にかかる調整係数をＲ１とする。 Specifically, in order to change the amount of light linearly with respect to the image data, the amount of light of the light emitting unit assigned to bit0 and bit1 is adjusted. The adjustment coefficient related to the light amount P0 is R0, and the adjustment coefficient related to the light amount P1 is R1.
画像データに対して光量が線形に変化するためには、ビットデータそれぞれにかかる重みと補正係数を掛けた光量の比が一致すればよいので、調整係数Ｒ０はＰ２：Ｐ０×Ｒ０＝４：１より、
（式５）
Ｒ０＝Ｐ２／（４×Ｐ０）
となり、Ｒ１はＰ２：Ｐ１×Ｒ１＝４：２より、Ｒ１×Ｐ１×４＝Ｐ２×２となり、
（式６）
Ｒ１＝Ｐ２／（２×Ｐ１）
となる。Ｐ０、Ｐ１、Ｐ２の比は、発光部６０２の感光ドラム１上での光量のバラつきが小さければ、発光部６０２の比と概ね等しいので、Ｐ０：Ｐ１：Ｐ２＝１：２：３とすると、
（式７）
Ｐ１＝２×Ｐ０
（式８）
Ｐ２＝３×Ｐ０
となる。これを、式（５）、式（６）に代入すると、
（式９）
Ｒ０＝（３×Ｐ０）／（４×Ｐ０）＝３／４
（式１０）
Ｒ１＝（３×Ｐ０）／（４×Ｐ０）＝３／４
となる。ｂｉｔ０、ｂｉｔ１に割り当てた発光部６０２の光量を調整した場合の画像データ値と光量の関係を図８（ｂ）に示す。図示するとおり、ｂｉｔ０、ｂｉｔ１に割り当てた発光部６０２の光量は調整係数を乗じることによりＰ０×Ｒ０、Ｐ１×Ｒ１に調整されている。この結果、画像データ値４を表現する光量Ｐ２に合わせて、画像データ値３を表現する光量Ｐ０×Ｒ０＋Ｐ１×Ｒ１は調整され、画像データに対して光量を線形に変化させることができる。このように、画像データに対して光量を線形に変化させるためには、画像データ値１当たりの光量が最小となるｂｉｔに合わせて、他ｂｉｔに割り当てられた発光部６０２の光量を調整する必要がある。したがって、効率を高めるためには、画像データ値１当たりの光量の最小値がなるべく大きくなるように各ｂｉｔへの発光部６０２の割り当てを行えばよい。本実施例では各ｂｉｔへの発光部６０２の割り当てを後述する点灯制御部８０７で、光量の調整を後述するパルス信号生成部８０５で行う。
In order for the amount of light to change linearly with respect to the image data, the ratio of the amount of light multiplied by the weight applied to each bit data and the correction coefficient needs to match, so the adjustment coefficient R0 is P2: P0 × R0 = 4: 1. Than,
(Equation 5)
R0 = P2 / (4 × P0)
Therefore, R1 becomes R1 × P1 × 4 = P2 × 2 from P2: P1 × R1 = 4: 2.
(Equation 6)
R1 = P2 / (2 × P1)
Will be. The ratio of P0, P1 and P2 is almost the same as the ratio of the
(Equation 7)
P1 = 2 × P0
(Equation 8)
P2 = 3 × P0
Will be. Substituting this into equations (5) and (6),
(Equation 9)
R0 = (3 x P0) / (4 x P0) = 3/4
(Equation 10)
R1 = (3 x P0) / (4 x P0) = 3/4
Will be. FIG. 8B shows the relationship between the image data value and the light amount when the light amount of the
各発光部６０２の光量調整、つまり、パルス信号生成部８０５がＰＷＭ制御するパルス信号のパルス幅の設定は、例えば工場出荷前に行う。露光ヘッド６を専用の治具に固定し、発光部６０２をＹ方向において１列ずつ順に点灯させ、光量を計測する。光量の計測は、レンズアレイ２３を介して行っても構わないし、レンズアレイ２３の取り付け前に行っても構わない。図８（ｂ）に示すグラフのように、各発光部６０２の光量が、表現したい階調分になるように、係数Ｒ０およびＲ１を設定する。
The light amount adjustment of each
工場出荷前に設定したパルス幅の値に関する情報は、例えば後述するレジスタ部８０２やヘッド情報格納部７１０に格納される。これら情報を記憶する部分には、例えば不揮発性のメモリ等が用いられる。
Information about the pulse width value set before shipment from the factory is stored in, for example, a
＜発光部の制御方法＞
次に、露光ヘッド６と露光ヘッド６の制御を行う画像コントローラ部７００の構成について説明する。画像コントローラ部７００は、画像形成装置Ａの本体側に設けられている。なお、以下では、一つの画像データ（単色）を処理する際に行う制御について説明するものの、画像形成動作を行う場合は、イエロー、マゼンダ、シアン、ブラックに対応する四つの画像データについて同様の処理を並列処理するものとする。
<Control method of light emitting part>
Next, the configuration of the
図９は、画像コントローラ部７００と露光ヘッド６のシステム構成を示すブロック図である。画像コントローラ部７００は、画像データの処理や画像形成タイミングの処理、露光ヘッド６を制御するための制御信号の送信などを行う。図９に示す様に、画像コントローラ部７００は、画像データ生成部７０１、チップデータ変換部７０２、ＣＰＵ７０３、同期信号生成部７０４を備える。
FIG. 9 is a block diagram showing a system configuration of the
画像データ生成部７０１には、画像読取部９０により読み取られた原稿の画像データや外部機器からネットワークを介して転送された画像データが入力される。画像データ生成部７０１は、入力された画像データに対して、ＣＰＵ７０３によって指定された解像度でディザリング処理を行い、画像を出力するための画像データを生成する。
The image data of the original read by the
同期信号生成部７０４は、画像データの一ライン毎の区切りを表すライン同期信号を生成する。ＣＰＵ７０３は、予め設定された感光ドラム１の回転速度に対し、感光ドラム１表面が回転方向に１２００ｄｐｉの画素サイズ移動する周期を一ライン周期として、同期信号生成部７０４に信号周期の時間間隔を指示する。例えば感光ドラム１が２００ｍｍ／ｓで回転する場合、一ライン周期を１０５．８μｓとして時間間隔を指示する。
The synchronization
チップデータ変換部７０２は、同期信号生成部７０４で生成され、ライン同期信号線７０８を介して入力されたライン同期信号ｌｓｙｎｃに同期して、一ライン分の画像データを各々のアレイチップ４０－１～４０－２９に分割する。そしてチップデータ変換部７０２は、チップセレクト信号線７０５、クロック信号線７０６、画像データ信号線７０７を介して、クロック信号及び画像データの有効範囲を表すチップセレクト信号と共に一ライン分の画像データをアレイチップ４０－１～４０－２９のそれぞれへ送信する。画像データ信号線７０７（信号線の一例）は入力される画像データのビット数分用意される。画像データのビットパターンのビット数としては、一般的に、３～１０ビットである。本実施の例における露光ヘッド６に入力される画像データのビット数をＰビット（Ｐは３以上１０以下の整数）とすると、画像データ信号線７０７の本数もＰ本である。ここで、入力された画像データのビット数をＰと仮定した場合、発光部６０２のＹ方向における列数を表すＭの値は、Ｐ以上で１６以下であることが好ましい。
The chip
露光ヘッド６が備えるヘッド情報格納部７１０は、通信信号線７０９を介してＣＰＵ７０３と接続されている。ヘッド情報格納部７１０は、ヘッド情報として、各々のアレイチップ４０－１～４０－２９の発光量や実装位置情報を格納する。またアレイチップ４０－１～４００－２９は、画像コントローラ部７００から入力された上記の各信号の設定値に基づいて、発光部６０２を発光させる。またアレイチップ４０－１～４０－２９は、チップセレクト信号線７０５を介して接続された他のアレイチップ４０－１～４０－２９で使用されるチップセレクト信号を生成する。
The head
＜アレイチップのシステム構成＞
次に、アレイチップ４０－１～４０－２９のシステム構成について説明する。
<Array chip system configuration>
Next, the system configuration of the array chips 40-1 to 40-29 will be described.
図１０は、ある１つのアレイチップ４０のシステム構成を説明するためのブロック図である。図１０に示す様に、アレイチップ４０の回路部４０６は、デジタル部８００とアナログ部８０６から構成されている。アナログ部８０６は、デジタル部８００で生成されたパルス信号に基づいて、発光部６０２を駆動させるための信号を生成する。
FIG. 10 is a block diagram for explaining a system configuration of one
デジタル部８００は、通信ＩＦ部８０１、レジスタ部８０２、チップセレクト信号生成部８０３、画像データ格納部８０４、パルス信号生成部８０５を備える。デジタル部８００は、これらの部位により、クロック信号に同期して通信信号により予め設定された設定値、チップセレクト信号、画像データ信号、ライン同期信号に基づいて、発光部６０２を発光させるためのパルス信号を生成し、アナログ部８０６へ送信する。
The
チップセレクト信号生成部８０３は、入力されたチップセレクト信号を遅延させ、チップセレクト信号線７０５を介して接続された他のアレイチップ４０で使用されるチップセレクト信号を生成する。
The chip select
レジスタ部８０２は、画像データ格納部８０４で使用される露光タイミング情報、パルス信号生成部８０５で生成されるパルス信号の幅情報及び位相情報（遅延情報）、アナログ部８０６で設定される駆動電流の設定情報などを格納する。通信ＩＦ部８０１は、ＣＰＵ７０３から入力された通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。
The
画像データ格納部８０４は、入力されたチップセレクト信号が有効な間の画像データを保持し、ライン同期信号に同期して画像データをパルス信号生成部８０５に出力する。パルス信号生成部８０５は、画像データ格納部８０４から入力された画像データに応じて、レジスタ部８０２で予め設定されたパルス信号の幅情報及び位相情報に基づいて、発光部６０２をＯＮにするタイミングを制御するパルス信号が生成し、アナログ部８０６に出力する。すなわち、発光部６０２各々の光量はパルス信号生成部８０５が生成するパルス信号のパルス幅によって制御される。
The image
なお、ここで言う「光量」とは、発光部６０２がパルス幅に対応する時間だけ発光した場合の積算光量のことを指す。すなわち、複数の波高部６０２のうち、「ある第１の発光部の光量と他の第２の発光部の光量とが異なる」と言った場合は、１画素を形成するために点灯している時間が両者で異なることを指す。つまり、単位時間あたりの光量の差を表しているのではない。言い換えれば、第１の発光部を第１の光量で点灯させる際のパルス幅と第２の発光部を第２の光量で点灯させる際のパルス幅とが異なる。
The "light amount" referred to here refers to the integrated light amount when the
また、ここで言う光量を測定する場合は、例えば、基板上に配列された発光部６０２から出射される光を各々の発光部６０２に対向する位置で測定する。すなわち、発光部６０２から出射された光は、感光ドラム１上で測定する必要は無く、基板上に配列された発光部６０２の直上で行えばよい。
Further, when measuring the amount of light referred to here, for example, the light emitted from the
次に、画像データ格納部８０４の動作について説明する。以下の説明において、チップセレクト信号をｃｓ＿ｘ、ライン同期信号をｌｓｙｎｃ＿ｘとし、負論理信号とするが、正論理であってもよい。また、クロック信号をｃｌｋ、画像データ信号をｄａｔａとする。以下の説明において、チップセレクト信号ｃｓ、ライン同期信号ｌｓｙｎｃを負論理信号とするものの、これらは正論理信号であってもよい。
Next, the operation of the image
図１１（ａ）は、画像データ格納部８０４の回路構成図である。図１１に示す様に、クロックゲート回路８１０は、チップセレクト信号ｃｓの反転信号とクロック信号ｃｌｋの論理積を出力とし、チップセレクト信号ｃｓ＿ｘが有効な時のみフリップフロップ回路８１１－０～８１１－７４７にクロック信号ｓ＿ｃｌｋを出力する。フリップフロップ回路８１１－０～８１１－７４７は、画像データ格納部８０４へ入力された画像データ信号ｄａｔａを大元の入力とし、アレイチップ４０の長手方向に設けられた発光部６０２の数と同数の７４８個が直列接続されている。
FIG. 11A is a circuit configuration diagram of the image
次に、フリップフロップ回路８１２－０００、８１３－０００、‥、８１７－０００について説明するが、８１２－００１～８１２－７４７、８１３－００１～８１３－７４７、８１４－００１～８１４－７４７、８１５－００１～８１５－７４７、８１６－００１～８１６－７４７、８１７－００１～８１７－７４７についても同様である。 Next, the flip-flop circuits 812-000, 815-000, ..., 817-000 will be described. The same applies to 001 to 815-747, 816-001 to 816-747, and 817-001 to 817-747.
フリップフロップ回路８１２－０００は、フリップフロップ回路８１１－０００の出力（ｄｌｙ＿ｄａｔａ＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１２－０００の出力（ｂｕｆ＿ｄａｔａ＿０＿０００）は点灯制御部８０７とフリップフロップ回路８１３－０００に入力される。
The flip-flop circuit 812-000 receives the output (dry_data_000) of the flip-flop circuit 811-000 as an input, and operates with the line synchronization signal lsync_x. The output (buf_data_0_000) of the flip-flop circuit 812-000 is input to the
フリップフロップ回路８１３－０００は、フリップフロップ回路８１２－０００の出力（ｂｕｆ＿ｄａｔａ＿０＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１３－０００の出力（ｂｕｆ＿ｄａｔａ＿１＿０００）はフリップフロップ回路８１４－０００と点灯制御部８０７に入力される。
The flip-flop circuit 813-000 uses the output (buf_data_0_000) of the flip-flop circuit 812-000 as an input, and operates with the line synchronization signal lsync_x. The output (buf_data_1_000) of the flip-flop circuit 813-000 is input to the flip-flop circuit 814-000 and the
フリップフロップ回路８１４－０００は、フリップフロップ回路８１３－０００の出力（ｂｕｆ＿ｄａｔａ＿１＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１４－０００の出力（ｂｕｆ＿ｄａｔａ＿２＿０００）はフリップフロップ回路８１５－０００と点灯制御部８０７に入力される。
The flip-flop circuit 814-000 receives the output (buf_data_1_000) of the flip-flop circuit 813-000 as an input, and operates with the line synchronization signal lsync_x. The output (buf_data_2_000) of the flip-flop circuit 814-000 is input to the flip-flop circuit 815-000 and the
フリップフロップ回路８１５－０００は、フリップフロップ回路８１４－０００の出力（ｂｕｆ＿ｄａｔａ＿２＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１５－０００の出力（ｂｕｆ＿ｄａｔａ＿３＿０００）はフリップフロップ回路８１６－０００と点灯制御部８０７に入力される。
The flip-flop circuit 815-000 receives the output (buf_data_2_000) of the flip-flop circuit 814-000 as an input, and operates with the line synchronization signal lsync_x. The output (buf_data_3_000) of the flip-flop circuit 815-000 is input to the flip-flop circuit 816-000 and the
フリップフロップ回路８１６－０００は、フリップフロップ回路８１５－０００の出力（ｂｕｆ＿ｄａｔａ＿３＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１６－０００の出力（ｂｕｆ＿ｄａｔａ＿４＿０００）はフリップフロップ回路８１７－０００と点灯制御部８０７に入力される。
The flip-flop circuit 816-000 receives the output (buf_data_3_000) of the flip-flop circuit 815-000 as an input, and operates with the line synchronization signal lsync_x. The output (buf_data_4_000) of the flip-flop circuit 816-000 is input to the flip-flop circuit 817-000 and the
フリップフロップ回路８１７－０００は、フリップフロップ回路８１６－０００の出力（ｂｕｆ＿ｄａｔａ＿４＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１７－０００の出力（ｂｕｆ＿ｄａｔａ＿５＿０００）は点灯制御部８０７に入力される。
The flip-flop circuit 817-000 receives the output (buf_data_4_000) of the flip-flop circuit 816-000 as an input, and operates with the line synchronization signal lsync_x. The output (buf_data_5_000) of the flip-flop circuit 817-000 is input to the
図１１（ｂ）は、画像データ格納部８０４の動作を表すタイミングチャートである。図中の信号名は図１１（ｂ）に示している。ｃｓ＿ｘ＝０をｃｌｋの立ち上りでとらえた時刻Ｔ０からＴ１の間、画像データはｄａｔａ→ｄｌｙ＿ｄａｔａ＿０００→ｄｌｙ＿ｄａｔａ＿００１‥といった具合で順にシフトしていく。ｃｓ＿ｘ＝０は、１つのアレイチップ４０のＸ方向における発光部６０２と同じ数、すなわち７４８クロック分だけ入力される。
FIG. 11B is a timing chart showing the operation of the image
こうすることで、１ライン分の画像データがｄｌｙ＿ｄａｔａ＿０００～ｄｌｙ＿ｄａｔａ＿７４７に保持されることとなる。時刻Ｔ１以降はｃｓ＿ｘ＝１であるためにシフト動作は行われずに保持される。時刻Ｔ２でｌｓｙｎｃ＿ｘ＝０をｃｌｋの立ち上がり領域でとらえると、ｄｌｙ＿ｄａｔａ＿０００→ｂｕｆ＿ｄａｔａ＿０＿０００、ｄｌｙ＿ｄａｔａ＿００１→ｂｕｆ＿ｄａｔａ＿０＿００１、…といった具合に１ライン分の画像データが一斉にｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７としてシフトし、点灯制御部８０７に出力される。 By doing so, the image data for one line is held in dy_data_000 to dy_data_747. Since cs_x = 1 after the time T1, the shift operation is not performed and is held. When lsync_x = 0 is captured in the rising region of clk at time T2, image data for one line is simultaneously generated as buf_data_000 → buf_data_0_000, dry_data_001 → buf_data_0_001, and so on. To.
図１１（ｃ）は、画像データ格納部８０４の動作を表すタイミングチャートである。図中では代表して図１１（ａ）の左端にあるフリップフロップ回路８１２－０００の出力であるｂｕｆ＿ｄａｔａ＿０＿０００、フリップフロップ回路８１３－０００の出力ｂｕｆ＿ｄａｔａ＿１＿０００、フリップフロップ回路８１４－０００の出力ｂｕｆ＿ｄａｔａ＿２＿０００、フリップフロップ回路８１５－０００の出力ｂｕｆ＿ｄａｔａ＿３＿０００、フリップフロップ回路８１６－０００の出力ｂｕｆ＿ｄａｔａ＿４＿０００、フリップフロップ回路８１７－０００の出力ｂｕｆ＿ｄａｔａ＿５＿０００について説明するが、ｂｕｆ＿ｄａｔａ＿０＿００１～ｂｕｆ＿ｄａｔａ＿０＿７４７、ｂｕｆ＿ｄａｔａ＿１＿００１～ｂｕｆ＿ｄａｔａ＿１＿７４７、ｂｕｆ＿ｄａｔａ＿２＿００１～ｂｕｆ＿ｄａｔａ＿２＿７４７、ｂｕｆ＿ｄａｔａ＿３＿００１～ｂｕｆ＿ｄａｔａ＿３＿７４７、ｂｕｆ＿ｄａｔａ＿４＿００１～ｂｕｆ＿ｄａｔａ＿４＿７４７、ｂｕｆ＿ｄａｔａ＿５＿００１～ｂｕｆ＿ｄａｔａ＿５＿７４７の全てにおいて同様である。
FIG. 11C is a timing chart showing the operation of the image
図示する通り、ｌｓｙｎｃ＿ｘ＝０が入力される毎に、ｄｌｙ＿ｄａｔａ＿０００→ｂｕｆ＿ｄａｔａ＿０＿０００、ｂｕｆ＿ｄａｔａ＿０＿０００→ｂｕｆ＿ｄａｔａ＿１＿０００、‥といった具合にシフトする。このため、時刻Ｔ０におけるｄｌｙ＿ｄａｔａ＿０００の値ｂ０００が時刻Ｔ１でｂｕｆ＿ｄａｔａ＿０＿０００、時刻Ｔ２でｂｕｆ＿ｄａｔａ＿１＿０００、時刻Ｔ３でｂｕｆ＿ｄａｔａ＿２＿０００、‥といった具合に点灯制御部８０７に出力される。感光ドラム１上で先に露光される方の発光部６０２から順にｂｕｆ＿ｄａｔａ＿０＿０００、ｂｕｆ＿ｄａｔａ＿１＿０００、ｂｕｆ＿ｄａｔａ＿２＿０００、ｂｕｆ＿ｄａｔａ＿３＿０００、ｂｕｆ＿ｄａｔａ＿４＿０００、ｂｕｆ＿ｄａｔａ＿５＿０００を接続することで、多重露光を実現する。
As shown in the figure, each time lsync_x = 0 is input, the shift is made to dly_data_000 → buf_data_0_000, buf_data_0_000 → buf_data_1_000, and so on. Therefore, the value b000 of dy_data_000 at time T0 is output to the
次に、パルス信号生成部８０５について説明する。パルス信号生成部８０５はＹ方向に配列された発光部６０２の列数と同数だけ存在するが、その構造は全て同じである。そのため、ここではパルス生成部８０５－０を例に挙げて説明する。図１２（ａ）にパルス信号生成部８０５のブロック図、図１２（ｂ）にパルス信号生成部８０５の動作を説明するためのタイミングチャートを示す。
Next, the pulse signal generation unit 805 will be described. There are as many pulse signal generation units 805 as there are columns of light emitting
パルス信号生成部８０５－０は出力決定部９０３およびカウンタ９０４を有する。カウンタ９０４ではクロックをカウントし、ライン同期信号周期ｃごと（図１２（ｂ）中タイミングＣ１、タイミングＣ２）にカウントをリセットする。出力決定部９０３では、カウント、パルス幅ｂおよび遅延時間ａに応じたパルス信号を生成する。カウンタ９０４で生成したカウントがａになるタイミング（図中のタイミングＡ）でパルスをＨＩとし、パルス幅ｂの時間だけ経過したカウント値ａ＋ｂになるタイミング（図中タイミングＢ）で出力をＬＯＷとすることでパルスを生成する。パルス幅ｂ、遅延時間ａはレジスタ部８０２より送信されており、レジスタ部８０２を書き換えることによりそれぞれクロック周期単位で値を変更することが可能である。
The pulse signal generation unit 805-0 has an
パルス幅ｂは、１画素形成時における発光部６０２の点灯時間にあたるものであり、概ね発光部６０２の光量に比例する。そこで、本実施例での前述の階調表現のための光量調整は、パルス幅ｂを調整して行う。
The pulse width b corresponds to the lighting time of the
ここで、ｂｉｔ２のビットデータに対応する発光部６０２の光量を決める、パルス信号生成部８０５のパルス幅ｂをｂ２と設定する、すると、ｂｉｔ０のビットデータに対応する発光部６０２の光量を決める、パルス信号生成部８０５のパルス幅ｂ０は、ｂ０＝ｂ２×Ｒ０に設定される（Ｒ０＜１）。
Here, the light amount of the
また、ｂｉｔ１のビットデータに対応する発光部６０２の光量を決める、パルス信号生成部８０５のパルス幅ｂであるｂ１は、ｂ１＝ｂ２×Ｒ１と設定する（Ｒ１＜１）。
Further, b1 which is the pulse width b of the pulse signal generation unit 805, which determines the amount of light of the
次に、次に点灯制御部８０７について説明する。点灯制御部８０７ではパルス信号生成部８０５－０～８０５－５で生成されたＹ方向における発光部６０２の列毎のパルス信号を、画像データ格納部８０４から入力された画像データに従い、発光部６０２毎にアナログ部８０６にパルス信号を出力するか否かを制御する。この際、前述の階調表現を行うために、画像データのビットパターンの各ビットデータに対して、何個ずつどの発光部６０２を割り当てるかを決定している。本実施例での割り当て表を図１３（ａ）に示す。
Next, the
図１３（ａ）の表中のｄｅｃｉｍａｌ列に画像データ値の１０進数表記を、ｂｉｎａｒｙ列に２進数表記をｂｉｔ毎に示している。発光部６０２の列のＮは１～７４８を表し、ＯＮが点灯、ＯＦＦが消灯を意味する。図示する通り、画像データのｂｉｔ０に発光部６０２－１Ｎを、ｂｉｔ１に発光部６０２－２Ｎと６０２－３Ｎの２つを、ｂｉｔ２に発光部６０２－４Ｎと６０２－５Ｎと６０２－６Ｎの３つをそれぞれ割り当てて制御する。この例では、発光部６０２－４Ｎ（５Ｎ、６Ｎ）が第１の発光部に相当し、発光部６０２－１Ｎまたは発光部６０２－２Ｎ（３Ｎ）が第２の発光部に相当する。また、他の例として、発光部６０２－２Ｎ（３Ｎ）が第１の発光部に相当し、発光部６０２－１Ｎが第２の発光部に相当する。このように、第１の発光部と第２の発光部の組み合わせは、それぞれの発光部の光量が異なる組み合わせであれば、どのような組み合わせでも構わない。
The decimal column of the image data value is shown in the decimal column in the table of FIG. 13A, and the binary notation is shown in the binary column for each bit. N in the column of the
図１３（ｂ）は図１３（ａ）の割り当てを実現する点灯制御部８０７のブロック図である。図中の［Ｎ］はその信号のｂｉｔＮを表すものとする。出力パルス信号は、ｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿０＿７４７は発光部６０２－１１～６０２－１７４８、ｅｌ＿ｐｕｌｓｅ＿１＿０００～ｅｌ＿ｐｕｌｓｅ＿１＿７４７は発光部６０２－２１～６０２－２７４８、ｅｌ＿ｐｕｌｓｅ＿２＿０００～ｅｌ＿ｐｕｌｓｅ＿２＿７４７は発光部６０２－３１～６０２－３７４８、ｅｌ＿ｐｕｌｓｅ＿３＿０００～ｅｌ＿ｐｕｌｓｅ＿３＿７４７は発光部６０２－４１～６０２－４７４８、ｅｌ＿ｐｕｌｓｅ＿４＿０００～ｅｌ＿ｐｕｌｓｅ＿４＿７４７は発光部６０２－５１～６０２－５７４８、ｅｌ＿ｐｕｌｓｅ＿５＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７は発光部６０２－６１～６０２－６７４８に対応している。
13 (b) is a block diagram of a
点灯制御部８０７にはＡＮＤゲート１２００が発光部６０２の数だけ設けられている。なお、本実施例では画像データ格納部８０４からの画像信号ｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿５＿７４７、パルス信号生成部８０５からのパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０～ｌｉｎｅ＿ｐｕｌｓｅ＿５の両者が正論理であり、アナログ部への出力信号ｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７は１のとき点灯を表すものとしたためにＡＮＤゲートを用いたが、入出力のいずれかが負論理の場合はそれに応じた論理ゲートを使用すればよい。
The
ＡＮＤゲート１２００－０－０００～１２００－０－７４７は一方にパルス信号生成部８０５－０で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０が共通に入力され、他方にｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７のｂｉｔ０がそれぞれ入力され、両者の論理積をｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿０＿７４７として出力する。 The AND gates 1200-0-000 to 1200-0-747 are commonly input with the pulse signal line_pulse_0 generated by the pulse signal generation unit 805-0 to one side, and bit0 of buf_data_0_000 to buf_data_0_747 is input to the other side, respectively. The product is output as el_pulse_0_000 to el_pulse_0_747.
ＡＮＤゲート１２００－１－０００～１２００－１－７４７は一方にパルス信号生成部８０５－１で生成したパルス信号Ｌｉｎｅ＿ｐｕｌｓｅ＿１が共通に入力され、他方にｂｕｆ＿ｄａｔａ＿１＿０００～ｂｕｆ＿ｄａｔａ＿１＿７４７のｂｉｔ１がそれぞれ入力され、両者の論理積をｅｌ＿ｐｕｌｓｅ＿１＿０００～ｅｌ＿ｐｕｌｓｅ＿１＿７４７として出力する。 The AND gates 1200-1-000 to 1200-1-747 have a common input of the pulse signal Line_pulse_1 generated by the pulse signal generation unit 805-1 to one of them, and bit1 of buf_data_1_000 to buf_data_1747 is input to the other, respectively. The product is output as el_pulse_1_000 to el_pulse_1_747.
ＡＮＤゲート１２００－２－０００～１２００－２－７４７は一方にパルス信号生成部８０５－２で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿２が共通に入力され、他方にｂｕｆ＿ｄａｔａ＿２＿０００～ｂｕｆ＿ｄａｔａ＿２＿７４７のｂｉｔ１がそれぞれ入力され、両者の論理積をｅｌ＿ｐｕｌｓｅ＿２＿０００～ｅｌ＿ｐｕｌｓｅ＿２＿７４７として出力する。 The AND gates 1200-2-000 to 1200-2-747 have a common input of the pulse signal line_pulse_2 generated by the pulse signal generation unit 805-2 on one side, and bit1 of buf_data_2_000 to buf_data_2_747 is input to the other side, respectively. The product is output as el_pulse_2_000 to el_pulse_2_747.
ＡＮＤゲート１２００－３－０００～１２００－３－７４７は一方にパルス信号生成部８０５－３で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿３が共通に入力され、他方にｂｕｆ＿ｄａｔａ＿３＿０００～ｂｕｆ＿ｄａｔａ＿３＿７４７のｂｉｔ２がそれぞれ入力され、両者の論理積をｅｌ＿ｐｕｌｓｅ＿３＿０００～ｅｌ＿ｐｕｌｓｅ＿３＿７４７として出力する。 The AND gates 1200-3-000 to 1200-3-747 have a common input of the pulse signal line_pulse_3 generated by the pulse signal generation unit 805-3 to one side, and bit2 of buf_data_3_000 to buf_data_3_747 is input to the other side, respectively. The product is output as el_pulse_3_000 to el_pulse_3_747.
ＡＮＤゲート１２００－４－０００～１２００－４－７４７は一方にパルス信号生成部８０５－４で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿４が共通に入力され、他方にｂｕｆ＿ｄａｔａ＿４＿０００～ｂｕｆ＿ｄａｔａ＿４＿７４７のｂｉｔ２がそれぞれ入力され、両者の論理積をｅｌ＿ｐｕｌｓｅ＿４＿０００～ｅｌ＿ｐｕｌｓｅ＿４＿７４７として出力する。 The AND gates 1200-4-000 to 1200-4-747 have a common input of the pulse signal line_pulse_4 generated by the pulse signal generation unit 805-4 to one side, and bit2 of buf_data_4_000 to buf_data_4_747 is input to the other side, respectively. The product is output as el_pulse_4_000 to el_pulse_4_747.
ＡＮＤゲート１２００－５－０００～１２００－５－７４７は一方にパルス信号生成部８０５－５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿５が共通に入力され、他方にｂｕｆ＿ｄａｔａ＿５＿０００～ｂｕｆ＿ｄａｔａ＿５＿７４７のｂｉｔ２がそれぞれ入力され、両者の論理積をｅｌ＿ｐｕｌｓｅ＿５＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７として出力する。 The AND gates 1200-5-000 to 1200-5-747 are commonly input with the pulse signal line_pulse_5 generated by the pulse signal generation unit 805-5 on one side, and bit2 of buf_data_5_000 to buf_data_5_747 is input to the other side, respectively. The product is output as el_pulse_5_000 to el_pulse_5_747.
以上のように、Ｙ方向において配列された発光部８０６毎に生成されたパルス信号をアナログ部８０６に出力するか否かを画像データ信号のｂｉｔの値によって制御する。
As described above, whether or not to output the pulse signal generated for each
次に、アナログ部８０６について説明する。
Next, the
図１４（ａ）に、アナログ部８０６のブロックを示す。本実施例では説明を簡略化するため、２つの発光部（６０２－１１、６０２－２１）を駆動する駆動部１００１－１、１００１－２を図示して説明するが、同様の駆動部が全発光部６０２に対応して形成されているものとする。点灯制御部８０７では、発光部のＯＮタイミングを制御するパルス信号が生成され、信号ライン１００６－１、１００６－２を介して駆動部１００１－１、１００１－２にパルス信号が入力する。ＤＡＣ１００２（デジタルアナログ変換器）は、レジスタ部８０２に設定されたデータに基づき信号線１００３を介して、駆動電流を決定するアナログ電圧を駆動部１００１－１、１００１－２に供給する。駆動部選択部１００７は、レジスタ部８０２に設定されたデータに基づき、駆動部を選択する駆動部セレクト信号を、信号線１００４、１００５を介して、駆動部１００１－１、１００１－２に供給する。駆動部セレクト信号は、選択された駆動部に接続されている信号のみがＨＩとなるように生成される。例えば、駆動部１００１－１が選択される場合、信号線１００４のみにＨＩが供給され、信号線１００５など他の駆動部に接続されている信号線にはＬＯＷが供給される。駆動部１００１－１、１００１－２は、駆動部選択部１００７によって選択されたタイミング（駆動部セレクト信号がＨＩになるタイミング）で、信号線１００３を介して入力される前記アナログ電圧が設定される。
FIG. 14A shows a block of the
ＣＰＵ７０３は、レジスタ部８０２を介して駆動部を順次選択し、選択した駆動部に対応した電圧を設定することで、１つのＤＡＣ１００２で全ての駆動部のアナログ電圧を設定する。前述した動作により駆動部１００１－１、１００１－２には、駆動電流を決定するアナログ電圧とパルス信号が入力され、以降に説明する駆動回路により各発光部（６０２－１１、６０２－２１）が独立して駆動電流と発光時間が制御される。
The
図１４（ｂ）に、駆動部１００１－１の回路について示す。なお、他の発光部６０２に対する駆動部（例えば１００１－２）についても、同様の回路で駆動するものとする。ＭＯＳＦＥＴ１１０２は、ゲート電圧値に応じて発光部６０２－１１に駆動電流を供給し、ゲート電圧がＬＯＷレベル時は、駆動電流がオフ（消灯）するように電流を制御する。ＭＯＳＦＥＴ１１０４のゲートには、パルス信号伝送ライン１００６が接続しており、パルス信号がＨＩの時にコンデンサ１１０６に充電された電圧を、ＭＯＳＦＥＴ１１０２に受け渡す。ＭＯＳＦＥＴ１１０７は、駆動部選択部１００７から送信された駆動部セレクト信号（信号ライン１００４より伝送）がゲートに接続されている。ＭＯＳＦＥＴ１１０７は、受信した駆動部セレクト信号がＨＩの時にオンし、ＤＡＣ１００２から出力されたアナログ電圧（信号ライン１００３より伝送）を、コンデンサ１１０６に充電する。本実施例においては、画像形成前のタイミングで、ＤＡＣ１００２はコンデンサ１１０６にアナログ電圧を設定し、画像形成期間中はＭＯＳＦＥＴ１１０７をオフ状態にすることで、電圧レベルを保持し続けるものとする。
FIG. 14B shows the circuit of the drive unit 1001-1. The drive unit (for example, 1001-2) for the other
上記動作により、設定されたアナログ電圧と、パルス信号に応じてＭＯＳＦＥＴ１１０２は、駆動電流を発光部６０２－１１に供給する。発光部６０２－１１の入力容量が大きく、オフ時の応答速度が遅い場合は、ＭＯＳＦＥＴ１１０３によりオフの速度を速めることが可能である。ＭＯＳＦＥＴ１１０３のゲートには、インバータ１１０５によりパルス信号を論理反転させた信号が入力している。パルス信号がＬＯＷの時に、ＭＯＳＦＥＴ１１０３のゲートはＨＩになり、発光部６０２－１１の入力容量に充電された電荷を強制的に放電する。
By the above operation, the
＜レンズアレイと発光部の光量との関係＞
次に、レンズアレイ２３とＹ方向に配列された発光部６０２それぞれの光量との関係について説明する。
<Relationship between the lens array and the amount of light in the light emitting part>
Next, the relationship between the light intensity of each of the
図１５は、アレイチップ４０が有する複数の発光部６０２から出射された光が感光ドラム１上に集光する様子を説明するための図である。この図では、説明を簡単にするためにアレイチップ４０は、Ｙ方向において、５列の発光部６０２を有する構成を図示している。しかしながら、アレイチップ４０が有する、Ｙ方向における発光部６０２の列の数は５列に限らず、２列以上であれば構わない。Ｙ方向における露光ヘッド６の幅が大型化することを避けるため、発光部６０２の列数は１０列以下が好ましい。
FIG. 15 is a diagram for explaining how the light emitted from the plurality of light emitting
図１５に示すように、アレイチップ４０が備える発光部６０２のうち、発光部６０２－５ｎが最もレンズアレイ２３の中心軸線ＬＣに最も近い位置に設けられている。アレイチップ４０上には、レンズアレイ２３の中心軸線ＬＣに近い順に、発光部６０２－５ｎ、６０２－４ｎ、６０２－３ｎ、６０２－２ｎ、６０２－１ｎが並べられている。
As shown in FIG. 15, among the
図１５中に示す破線Ｈａ、Ｈｂ、Ｈｃ、Ｈｄ、Ｈｅはそれぞれ発光部６０２－５ｎ、６０２－４ｎ、６０２－３ｎ、６０２－２ｎ、６０２－１ｎから出射された光の進行経路を示す。ただし、実際には、それぞれの発光部６０２から出射された光は発光部分を中心に放射状に拡散する。破線Ｈａ、Ｈｂ、Ｈｃ、Ｈｄ、Ｈｅは、レンズアレイ２３の中心軸線を通る光の経路のみを表している。
The broken lines Ha, Hb, Hc, Hd, and He shown in FIG. 15 indicate the traveling paths of the light emitted from the light emitting units 602-5n, 602-4n, 602-3n, 602-2n, and 602-1n, respectively. However, in reality, the light emitted from each
上で説明したように、１つの発光部６０２から出射される光は放射状に拡散するため、レンズアレイ２３に入射する光の量としては、中心軸線ＬＣに近い発光部６０２－５ｎから出射されるものの方が、中心軸線ＬＣから遠い発光部６０２－１ｎから出射されるものよりも多くなる。感光ドラム１上で計測される発光部６０２－５ｎから出射された光の光量を１００％とすると、感光ドラム１上で計測される発光部６０２－１ｎから出射された光の光量は約８０％である。レンズアレイ２３の特性や、それぞれの発光部６０２同士の間隔によっても異なるが、この例では、中心軸線ＬＣから最も遠い発光部６０２から出射され感光ドラム１に到達する光は、中心軸線ＬＣに最も近い発光部６０２から出射され感光ドラム１に到達する光の約８割の光量となる。
As described above, since the light emitted from one
再び、図８（ｂ）に示す表の説明に戻る。先の説明では、画像データ３ｂｉｔのビットパターンのうち、最上位のビット（ｂｉｔ２）に対応する発光部６０２として、発光部６０２－５ｎ、６０２－４ｎ、６０２－３ｎが割り当てられている。つまり、光量Ｐ２は発光部６０２－５ｎ、６０２－４ｎ、６０２－３ｎが点灯した時の総光量である。ここで、係数Ｒ０および係数Ｒ１は、光量Ｐ０および光量Ｐ１に係る係数である。すなわち、画像データのビットパターンの値として７が指定された場合、すべての発光部６０２が点灯し、その総光量は、Ｐ０×Ｒ０＋Ｐ１×Ｒ１＋Ｐ２で表される値となる。この式から明らかなように、光量Ｐ２、すなわち発光部６０２－５ｎ、６０２－４ｎ、６０２－３ｎが点灯したときの光量がベースの光量となる。したがって、発光部６０２－５ｎ、６０２－４ｎ、６０２－３ｎをレンズアレイ２３の中心軸線ＬＣに近い位置に設けた方が、各発光部６０２に設定される光量の値を大きくとることができる。
Returning to the description of the table shown in FIG. 8 (b) again. In the above description, among the bit patterns of the
以上のように、Ｙ方向における各発光部６０２の列に設定する光量は、レンズアレイ２３の中心軸線に近い方が多くなるようにパルス信号生成部８０５が生成するパルス幅の値を設定しておくことが好ましい。
As described above, the amount of light set in the row of each
１ 感光ドラム（感光体）
６ 露光ヘッド
２３ レンズアレイ
２２ 基板
４０６ 回路部
６０２ 発光部
５０４ 下部電極（複数の電極を含む第１電極層）
５０６ 発光層
５０８ 上部電極（第２電極層）
Ａ 画像形成装置
1 Photosensitive drum (photoreceptor)
6
506
A image forming device
Claims (9)
前記露光ヘッドの短手方向にＭ個（Ｍは２以上の整数）以上並び且つ前記露光ヘッドの長手方向にＭ個よりも多く並ぶように二次元配列され、前記感光体を露光する複数の発光部であって、第１の光量で点灯する第１の発光部と第１の光量とは異なる第２の光量で点灯する第２の発光部とが前記短手方向に配列された複数の発光部と、
前記短手方向に配列された複数の発光部が前記感光体を多重露光することにより前記感光体に形成される１画素の潜像に対応する画像の階調をＭ＋１よりも多い階調数で表現するために、前記第１の発光部および前記第２の発光部それぞれの点灯もしくは非点灯を制御する点灯制御部と、を備えることを特徴とする露光ヘッド。 An exposure head that exposes the photoconductor,
A plurality of light sources that are two-dimensionally arranged so that M (M is an integer of 2 or more) or more are arranged in the lateral direction of the exposure head and more than M are arranged in the longitudinal direction of the exposure head to expose the photoconductor. A plurality of light emitting units in which a first light emitting unit that lights up with a first light amount and a second light emitting part that lights up with a second light amount different from the first light amount are arranged in the lateral direction. Department and
The gradation of the image corresponding to the latent image of one pixel formed on the photoconductor by multiple exposure of the photoconductor by the plurality of light emitting portions arranged in the lateral direction is the number of gradations larger than M + 1. An exposure head comprising: a lighting control unit for controlling lighting or non-lighting of each of the first light emitting unit and the second light emitting unit for expression.
前記発光部が、前記短手方向にＭ個並び且つ前記露光ヘッドの長手方向に複数個並ぶように二次元配列されたアレイチップと、
奇数番目のアレイチップが有する発光部と偶数番目のアレイチップが有する発光部とが前記短手方向において前記レンズアレイの中心軸線に対して一方側と他方側とに位置するように設けられた基板と、を備え、
前記第１の発光部は前記第２の発光部よりも前記中心軸線に近い位置に設けられており、前記第１の光量は前記第２の光量よりも多くなるように設定されていることを特徴とする請求項１に記載の露光ヘッド。 A lens array that concentrates the light emitted from the light emitting unit on the photoconductor, and
An array chip in which M light emitting portions are arranged two-dimensionally in the lateral direction and a plurality of light emitting portions are arranged in the longitudinal direction of the exposure head.
A substrate provided so that the light emitting portion of the odd-numbered array chip and the light emitting portion of the even-numbered array chip are located on one side and the other side with respect to the central axis of the lens array in the lateral direction. And with
The first light emitting unit is provided at a position closer to the central axis than the second light emitting unit, and the first light amount is set to be larger than the second light amount. The exposure head according to claim 1.
前記Ｍの値は、Ｐ以上かつ１６以下であることを特徴とする請求項１または請求項２に記載の露光ヘッド。 The number of bits of the input image data is P bits (P is an integer of 3 or more and 10 or less).
The exposure head according to claim 1 or 2, wherein the value of M is P or more and 16 or less.
前記画像データの前記ビットパターンの各位のビットデータに応じた信号を前記点灯制御部に各々伝送するＰ本の信号線を備え、
前記点灯制御部は、前記信号線を介して伝送される信号に応じて前記短手方向に配列されたＭ個の前記発光部の各々の点灯もしくは非点灯を制御することを特徴とする請求項１から請求項３までのいずれか１項に記載の露光ヘッド。 The number of bits of the bit pattern of the input image data is P bit (P is an integer of 3 or more and 10 or less).
It is provided with P signal lines for transmitting signals corresponding to the bit data of each bit pattern of the image data to the lighting control unit.
The claim is characterized in that the lighting control unit controls lighting or non-lighting of each of the M light emitting units arranged in the lateral direction according to a signal transmitted via the signal line. The exposure head according to any one of claims 1 to 3.
前記画像データの前記ビットパターンの各位のビットデータに応じた信号を前記点灯制御部に各々伝送するＰ本の信号線を備え、
前記点灯制御部は、前記信号線を介して伝送される信号に応じて前記短手方向に配列されたＭ個の前記発光部の各々の点灯もしくは非点灯を制御し、
前記ビットパターンの最上位のビットデータに対応する信号線を介して伝送された信号に基づいて制御される発光部の光量の和を基準にして、他の位のビットデータに対応する信号線を介して伝送された信号に基づいて制御される発光部の光量が設定され、
前記短手方向において配列されたＭ個の発光部のうち、前記中心軸線に近い側の発光部は、前記ビットパターンの最上位のビットデータに対応する信号線を介して伝送される信号に基づいて制御される、ことを特徴とする請求項２に記載の露光ヘッド。 The number of bits of the bit pattern of the input image data is P bit (P is an integer of 3 or more and 10 or less).
It is provided with P signal lines for transmitting signals corresponding to the bit data of each bit pattern of the image data to the lighting control unit.
The lighting control unit controls lighting or non-lighting of each of the M light emitting units arranged in the lateral direction according to the signal transmitted via the signal line.
A signal line corresponding to bit data of another order is obtained based on the sum of the amount of light of the light emitting unit controlled based on the signal transmitted via the signal line corresponding to the bit data of the most significant bit of the bit pattern. The amount of light in the light emitting unit, which is controlled based on the signal transmitted via the signal, is set.
Of the M light emitting parts arranged in the lateral direction, the light emitting part on the side closer to the central axis is based on the signal transmitted via the signal line corresponding to the most significant bit data of the bit pattern. 2. The exposure head according to claim 2, wherein the exposure head is controlled.
前記発光部は、
前記短手方向にＭ個（Ｍは２以上の整数）以上並び且つ前記長手方向にＭ個よりも多く並ぶように二次元配列された複数の電極であって、前記基板上に分離して形成された複数の電極を含む第１の電極層と、
前記第１の電極層に積層され、電圧が印加されることによって発光する発光層と、
前記発光層に対して前記基板及び前記第１の電極層が配置されている側とは反対側において前記第１の電極層の前記複数の電極に対して共通に設けられ、光が透過可能な第２の電極層と、を有し、
前記発光層は前記第１の電極層に含まれる各電極に印加される電圧に基づいて発光することを特徴とする露光ヘッド。 It has a long substrate provided with the light emitting portion, and has a long substrate.
The light emitting part is
A plurality of electrodes arranged two-dimensionally so that M (M is an integer of 2 or more) or more are arranged in the lateral direction and more than M are arranged in the longitudinal direction, and the electrodes are separately formed on the substrate. A first electrode layer containing the plurality of electrodes
A light emitting layer laminated on the first electrode layer and emitting light when a voltage is applied,
It is commonly provided for the plurality of electrodes of the first electrode layer on the side opposite to the side where the substrate and the first electrode layer are arranged with respect to the light emitting layer, and light can be transmitted. With a second electrode layer,
The exposure head is characterized in that the light emitting layer emits light based on a voltage applied to each electrode included in the first electrode layer.
前記露光ヘッドにより露光され静電潜像が形成される前記感光体と、
前記静電潜像をトナーにより現像しトナー像を形成する現像手段と、
前記トナー像を記録用紙に転写する転写手段と、を備えることを特徴とする画像形成装置。 The exposure head according to any one of claims 1 to 8.
The photoconductor exposed by the exposure head to form an electrostatic latent image,
A developing means for developing the electrostatic latent image with toner to form a toner image,
An image forming apparatus comprising: a transfer means for transferring the toner image to a recording paper.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020127362A JP2022024650A (en) | 2020-07-28 | 2020-07-28 | Exposure head and image formation apparatus having exposure head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020127362A JP2022024650A (en) | 2020-07-28 | 2020-07-28 | Exposure head and image formation apparatus having exposure head |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022024650A true JP2022024650A (en) | 2022-02-09 |
Family
ID=80265452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020127362A Pending JP2022024650A (en) | 2020-07-28 | 2020-07-28 | Exposure head and image formation apparatus having exposure head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022024650A (en) |
-
2020
- 2020-07-28 JP JP2020127362A patent/JP2022024650A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11409208B2 (en) | Image exposure head and image forming apparatus | |
| JP4912071B2 (en) | Optical scanning apparatus, optical scanning method, image forming apparatus, color image forming apparatus, program, and recording medium | |
| US20220146959A1 (en) | Light emitting device and image forming apparatus including light emitting device | |
| JP2022017642A (en) | Image formation device | |
| JP2024036434A (en) | Image formation device | |
| JP2022096964A (en) | Image formation apparatus | |
| US20230350322A1 (en) | Image forming apparatus | |
| US11687014B2 (en) | Image forming apparatus | |
| US20230324826A1 (en) | Exposure head and image forming apparatus | |
| US20230273544A1 (en) | Image forming apparatus and exposure apparatus for forming image using rod lens array | |
| JP2022024650A (en) | Exposure head and image formation apparatus having exposure head | |
| US11592759B2 (en) | Image forming apparatus | |
| JP2021035765A (en) | Light emitting device and image formation apparatus having the same | |
| US20220179335A1 (en) | Image forming apparatus with top emission light emitting device | |
| JPH06183057A (en) | Device for driving solid scanning head | |
| US11775789B2 (en) | Image forming apparatus | |
| WO2022130688A1 (en) | Image forming apparatus | |
| JP2021030569A (en) | Image formation device | |
| JP6672937B2 (en) | Optical writing device and image forming device | |
| JP2024100948A (en) | Exposure head and image forming apparatus | |
| JP2004330472A (en) | Image forming apparatus and method | |
| JP2000085178A (en) | Exposing apparatus and image forming apparatus | |
| JP2023025382A (en) | image forming device | |
| JP2023124818A (en) | Image forming apparatus | |
| JPH1128834A (en) | Print head and image forming device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20200909 |