JP2021534569A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2021534569A JP2021534569A JP2020568500A JP2020568500A JP2021534569A JP 2021534569 A JP2021534569 A JP 2021534569A JP 2020568500 A JP2020568500 A JP 2020568500A JP 2020568500 A JP2020568500 A JP 2020568500A JP 2021534569 A JP2021534569 A JP 2021534569A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- groove
- blind via
- circuit board
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、前記コアボードの一部を貫通する溝が設けられ、前記溝には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記溝の横断面における第1方向の寸法は、めっき液が溝の任意の場所に接触できるように、第2方向の寸法よりも大きく、めっきにより前記導電性物質を形成する回路基板を提供する。
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板の一方の表面には内部に窪んだ孔が形成され、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記孔の軸方向で開口部に隣接する位置の直径は、前記孔の内部に十分な空間を有するように、前記開口部から遠く離れた位置の直径よりも大きく、めっきにより前記導電性物質を形成する回路基板を提供する。
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、厚さ方向に孔が形成されており、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記導電性物質を形成するために、前記孔の横断面は2つの異なる方向での寸法が異なるか、又は軸方向での空間の大きさが異なり、めっき液を、前記寸法の大きい位置から寸法の小さい位置、又は軸方向空間の大きい位置から軸方向空間の小さい位置に入らせる回路基板を提供する。
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、前記コアボードの一部を貫通する孔が設けられ、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記孔の横断面の第1方向の寸法は第2方向の寸法よりも大きく、前記孔の深さと前記第1方向の寸法の比率は1.2未満であるか、又は、
前記孔の横断面の第1方向の寸法は第2方向の寸法と等しく、前記孔の深さと前記第1方向の寸法又は前記第2方向の寸法の比率は2未満である回路基板を提供する。
表面に回路層が含まれている、積層配置された複数のコアボードを提供することと、
前記回路基板に前記コアボードの一部を貫通する溝を配置することと、
前記溝に導電性物質を形成して前記コアボードにおける少なくとも2つの前記回路層を接続することと、を含み、
前記溝の横断面における第1方向の寸法は第2方向の寸法よりも大きい回路基板の製造方法を提供する。
Claims (34)
- 回路基板であって、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、前記コアボードの一部を貫通する溝が設けられ、前記溝には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記溝の横断面における第1方向の寸法は、めっき液が溝の任意の場所に接触できるように、第2方向の寸法よりも大きく、めっきにより前記導電性物質を形成する回路基板。 - 前記溝の底部は、前記複数のコアボードの中の1つの回路層に位置し、少なくとも部分的に前記回路層と重なる請求項1に記載の回路基板。
- 前記溝は、複数のコアボードの複数の回路層上にそれぞれ位置しているずらした多層底部を含む請求項1に記載の回路基板。
- 前記溝は、ブラインド溝であり、前記溝の底部にはボスがあり、前記ボスの側壁と対向する前記溝の側壁との間にブラインドビアホールが形成され、前記ボスの高さと前記ブラインドビアホールの直径との比率は予めに設定された閾値よりも小さく、前記予めに設定された閾値は、めっき液が溝に入って前記ブラインドビアホールの孔壁を含む溝の任意の位置に接触できるようにする値である請求項2に記載の回路基板。
- 前記溝は、ブラインド溝であり、前記溝の底部にはボスがあり、前記ボスの側壁と対向する前記溝の側壁との間にブラインドビアホールが形成され、前記ボスの高さと前記ブラインドビアホールの直径との比率は予めに設定された閾値よりも小さく、前記予めに設定された閾値は、めっき液が溝に入って前記ブラインドビアホールの孔壁を含む溝の任意の位置に接触できるようにする値である請求項3に記載の回路基板。
- 前記ボスの数は1つであり、前記ボスは前記溝の底部の一方側に位置し前記溝の側壁に接続されて、前記溝の底部の他方側にブラインドビアホールを形成するか、又は、
前記ボスの数は2つであり、前記ボスは前記溝の底部の両側に位置し前記溝の2つの側壁にそれぞれ接続されて、前記溝の底部の中間にブラインドビアホールを形成するか、又は、
前記ボスの数は1つであり、前記ボスは前記溝の底部の中央に位置し、一方向で前記溝の側壁に接続され、他の方向で前記溝の側壁に接続されていないので、前記溝の底部に第1ブラインドビアホール及び第2ブラインドビアホールを形成する請求項5に記載の回路基板。 - 前記導電性物質は、前記ボスを覆い、前記溝の開口端と面一である請求項5に記載の回路基板。
- 前記導電性物質は、前記第1ブラインドビアホール及び第2ブラインドビアホールに位置し、前記ボスの上には、前記第1ブラインドビアホール及び前記第2ブラインドビアホールを電気的に絶縁するための絶縁物質が形成され、
前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は同一層の回路層と接触するか、又は、
前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は異なる層の回路層と接触する請求項6に記載の回路基板。 - 前記溝の深さと前記溝の横断面における第1方向の寸法の比率は1.2未満である請求項1に記載の回路基板。
- 前記ボスの高さと前記ブラインドビアホールの直径との比率は1未満である請求項4に記載の回路基板。
- 回路基板であって、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板の一方の表面には内部に窪んだ孔が形成され、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記孔の軸方向で開口部に隣接する位置の直径は、前記孔の内部に十分な空間を有するように、前記開口部から遠く離れた位置の直径よりも大きく、めっきにより前記導電性物質を形成する回路基板。 - 前記孔の底部にはボスがあり、前記ボスの一方側の側壁は前記孔の壁と接し、前記孔の直径を軸方向において急激に変化させる請求項11に記載の回路基板。
- 前記ボスの側壁と対向する前記孔の側壁との間にブラインドビアホールが形成され、前記ボスの高さと前記ブラインドビアホールの直径との比率は予めに設定された閾値よりも小さく、前記予めに設定された閾値は、めっき液が孔に入って前記ブラインドビアホールの孔壁を含む孔の任意の位置に接触できるようにする値である請求項12に記載の回路基板。
- 前記ボスの数は1つであり、前記ボスは前記孔の底部の一方側に位置し前記孔の側壁に接続されて、前記孔の底部の他方側にブラインドビアホールを形成するか、又は、
前記ボスの数は2つであり、前記ボスは前記孔の底部の両側に位置し前記孔の2つの側壁にそれぞれ接続されて、前記孔の底部の中間にブラインドビアホールを形成するか、又は、
前記ボスの数は1つであり、前記ボスは前記孔の底部の中央に位置し、一方向で前記孔の側壁に接続され、他の方向で前記孔の側壁に接続されていないので、前記孔の底部に第1ブラインドビアホール及び第2ブラインドビアホールを形成する請求項13に記載の回路基板。 - 前記孔の底部は、前記複数のコアボードの中の1つの回路層に位置し、少なくとも部分的に前記回路層と重なる請求項14に記載の回路基板。
- 前記孔は、複数のコアボードの複数の回路層上にそれぞれ位置しているずらした多層底部を含む請求項14に記載の回路基板。
- 前記導電性物質は、前記ボスを覆い、前記溝の開口端と面一である請求項16に記載の回路基板。
- 前記導電性物質は、前記第1ブラインドビアホール及び第2ブラインドビアホールに位置し、前記ボスの上には、前記第1ブラインドビアホール及び前記第2ブラインドビアホールを電気的に絶縁するための絶縁物質が形成され、
前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は同一層の回路層と接触するか、又は、
前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は異なる層の回路層と接触する請求項16に記載の回路基板。 - 前記孔の深さと前記孔の開口部の位置の直径の比率は2未満である請求項11に記載の回路基板。
- 前記ボスの高さと前記ブラインドビアホールの直径との比率は1未満である請求項13に記載の回路基板。
- 回路基板であって、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、厚さ方向に孔が形成されており、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記導電性物質を形成するために、前記孔の横断面は2つの異なる方向での寸法が異なるか、又は軸方向での空間の大きさが異なり、めっき液を、前記寸法の大きい位置から寸法の小さい位置、又は軸方向空間の大きい位置から軸方向空間の小さい位置に入らせる回路基板。 - 前記孔の底部は、前記複数のコアボードの中の1つの回路層に位置し、少なくとも部分的に前記回路層と重なる請求項21に記載の回路基板。
- 前記孔は、複数のコアボードの複数の回路層上にそれぞれ位置しているずらした多層底部を含む請求項21に記載の回路基板。
- 前記孔の底部の少なくとも一部にボスがあり、前記ボスは前記孔の一方側の側壁に接続されるか、又は、
前記ボスは前記孔の両側の側壁に接続され、前記孔の両側壁を接続するボスは互いに接続されず、
前記導電性物質は前記ボスを覆っている請求項22に記載の回路基板。 - 前記孔の底部の少なくとも一部にはボスがあり、前記ボスは、前記孔の底部の中間位置に位置して、前記孔を互いに接続しない第1ブラインドビアホール及び第2ブラインドビアホールに分割し、前記導電性物質は、前記第1ブラインドビアホール及び第2ブラインドビアホールに位置し、前記ボスの上には、前記第1ブラインドビアホール及び第2ブラインドビアホールを電気的に絶縁するための絶縁物質が形成され、
前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は同一層の回路層と接触するか、又は、
前記第1ブラインドビアホール及び前記第2ブラインドビアホールの底面の導電性物質は異なる層の回路層と接触する請求項22に記載の回路基板。 - 前記ボスの高さと、前記ボスの側壁と対向する前記孔の側壁との間の孔の直径との比率は予めに設定された閾値よりも小さく、前記予めに設定された閾値は、めっき液が孔に入って前記ブラインドビアホールの孔壁を含む孔の任意の位置に接触できるようにする値である請求項24に記載の回路基板。
- 前記ボスの高さと、前記ボスの側壁と対向する前記孔の側壁との間の孔の直径との比率は予めに設定された閾値よりも小さく、前記予めに設定された閾値は、めっき液が孔に入って前記ブラインドビアホールの孔壁を含む孔の任意の位置に接触できるようにする値である請求項25に記載の回路基板。
- 前記孔の厚さ方向の寸法と前記孔の横断面で大きい方の寸法との比率は1.2未満である請求項21に記載の回路基板。
- 前記ボスの高さと、前記ボスの側壁と対向する前記孔の側壁との間の孔の直径との比率は1未満である請求項26に記載の回路基板。
- 回路基板であって、
少なくとも一部の表面に回路層が含まれる積層配置された複数のコアボードを備え、
前記回路基板には、前記コアボードの一部を貫通する孔が設けられ、前記孔には、前記コアボードにおける少なくとも2つの前記回路層を接続するための導電性物質が形成され、
前記孔の横断面の第1方向の寸法は第2方向の寸法よりも大きく、前記孔の深さと前記第1方向の寸法の比率は1.2未満であるか、又は、
前記孔の横断面の第1方向の寸法は第2方向の寸法と等しく、前記孔の深さと前記第1方向の寸法又は前記第2方向の寸法の比率は2未満である回路基板。 - 前記孔の軸方向の空間は、上から下に向かって順次減少するか、又は、
前記孔の軸方向の空間は、上から下に向かって同じである請求項30に記載の回路基板。 - 回路基板の製造方法において、
表面に回路層が含まれている、積層配置された複数のコアボードを提供することと、
前記回路基板に前記コアボードの一部を貫通する溝を配置することと、
前記溝に導電性物質を形成して前記コアボードにおける少なくとも2つの前記回路層を接続することと、を含み、
前記溝の横断面における第1方向の寸法は第2方向の寸法よりも大きい回路基板の製造方法。 - 前記回路基板に前記コアボードの一部を貫通する溝を配置することは、具体的に、
前記回路基板に溝を開設し、前記溝の底部と接続する必要がある回路層との間が連通しないようにすることと、
前記溝の底部の一部を前記接続する必要がある回路層に連通させ、他の一部にボスが形成されるように、前記溝の底部を処理することと、を含む請求項32に記載の回路基板の製造方法。 - 前記溝に導電性物質を形成して前記コアボードにおける少なくとも2つの前記回路層を接続するステップの後に、
前記導電性物質の表面に保護層を覆うことと、
前記導電性物質の表面の前記ボスの位置に対応する保護層を除去することと、
前記ボスの上の露出した導電性物質を除去して、前記溝を第1ブラインドビアホール及び第2ブラインドビアホールに分割することと、
前記ボスの上に絶縁物質を形成して、前記第1ブラインドビアホール及び第2ブラインドビアホールが電気的に絶縁するようにすることと、をさらに含む請求項32に記載の回路基板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/098737 WO2021016961A1 (zh) | 2019-07-31 | 2019-07-31 | 线路板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021534569A true JP2021534569A (ja) | 2021-12-09 |
JP7145979B2 JP7145979B2 (ja) | 2022-10-03 |
Family
ID=74228243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020568500A Active JP7145979B2 (ja) | 2019-07-31 | 2019-07-31 | 回路基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11317511B2 (ja) |
JP (1) | JP7145979B2 (ja) |
KR (1) | KR102591926B1 (ja) |
WO (1) | WO2021016961A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148591A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | 多目的ビア |
JPH04162795A (ja) * | 1990-10-26 | 1992-06-08 | Fujitsu Ltd | 薄膜多層基板 |
JP2002064274A (ja) * | 2000-08-21 | 2002-02-28 | Toppan Printing Co Ltd | ビアホール構造とその形成方法およびこれを用いた多層配線基板 |
JP2009124098A (ja) * | 2007-11-12 | 2009-06-04 | Samsung Electro-Mechanics Co Ltd | 電気部材及びそれを用いた印刷回路基板の製造方法 |
JP2012156498A (ja) * | 2011-01-07 | 2012-08-16 | Fujikura Ltd | 配線基板、モールド及び配線基板の製造方法 |
WO2012132325A1 (ja) * | 2011-03-25 | 2012-10-04 | 住友ベークライト株式会社 | プリント配線基板、プリント配線基板の製造方法および半導体装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5227013A (en) * | 1991-07-25 | 1993-07-13 | Microelectronics And Computer Technology Corporation | Forming via holes in a multilevel substrate in a single step |
US5826330A (en) * | 1995-12-28 | 1998-10-27 | Hitachi Aic Inc. | Method of manufacturing multilayer printed wiring board |
JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP4148591B2 (ja) | 1999-01-04 | 2008-09-10 | イビデン株式会社 | パッケージ基板 |
JP4162795B2 (ja) | 1999-03-12 | 2008-10-08 | 大阪瓦斯株式会社 | ガスメータにおける緊急遮断弁の復帰操作用治具 |
US7049526B2 (en) * | 2003-11-03 | 2006-05-23 | Intel Corporation | Microvia structure and fabrication |
TWI287956B (en) * | 2005-04-11 | 2007-10-01 | Phoenix Prec Technology Corp | Conducting bump structure of circuit board and fabricating method thereof |
KR20090057820A (ko) * | 2007-12-03 | 2009-06-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR20090106723A (ko) * | 2008-04-07 | 2009-10-12 | 삼성테크윈 주식회사 | 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법 |
US8445329B2 (en) * | 2009-09-30 | 2013-05-21 | Ati Technologies Ulc | Circuit board with oval micro via |
CN102194703A (zh) * | 2010-03-16 | 2011-09-21 | 旭德科技股份有限公司 | 线路基板及其制作方法 |
JP5580135B2 (ja) * | 2010-08-03 | 2014-08-27 | 三井金属鉱業株式会社 | プリント配線板の製造方法及びプリント配線板 |
KR101273773B1 (ko) * | 2011-12-07 | 2013-06-12 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
CN104519659B (zh) * | 2013-09-30 | 2018-04-13 | 北大方正集团有限公司 | 一种电路板通层盲孔的制作方法及电路板 |
TW201517709A (zh) * | 2013-10-30 | 2015-05-01 | Subtron Technology Co Ltd | 基板結構及其製作方法 |
US9756735B2 (en) * | 2014-10-17 | 2017-09-05 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
JP6536057B2 (ja) * | 2015-02-06 | 2019-07-03 | 日本電気株式会社 | 配線基板およびその製造方法 |
WO2016132424A1 (ja) * | 2015-02-16 | 2016-08-25 | 日本メクトロン株式会社 | フレキシブルプリント配線板の製造方法 |
CN105307423A (zh) * | 2015-10-28 | 2016-02-03 | 安捷利电子科技(苏州)有限公司 | 一种hdi刚挠结合板层间盲孔全铜填充的制备方法 |
-
2019
- 2019-07-31 JP JP2020568500A patent/JP7145979B2/ja active Active
- 2019-07-31 WO PCT/CN2019/098737 patent/WO2021016961A1/zh active Application Filing
- 2019-07-31 KR KR1020207032522A patent/KR102591926B1/ko active IP Right Grant
-
2020
- 2020-11-06 US US17/090,915 patent/US11317511B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148591A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | 多目的ビア |
JPH04162795A (ja) * | 1990-10-26 | 1992-06-08 | Fujitsu Ltd | 薄膜多層基板 |
JP2002064274A (ja) * | 2000-08-21 | 2002-02-28 | Toppan Printing Co Ltd | ビアホール構造とその形成方法およびこれを用いた多層配線基板 |
JP2009124098A (ja) * | 2007-11-12 | 2009-06-04 | Samsung Electro-Mechanics Co Ltd | 電気部材及びそれを用いた印刷回路基板の製造方法 |
JP2012156498A (ja) * | 2011-01-07 | 2012-08-16 | Fujikura Ltd | 配線基板、モールド及び配線基板の製造方法 |
WO2012132325A1 (ja) * | 2011-03-25 | 2012-10-04 | 住友ベークライト株式会社 | プリント配線基板、プリント配線基板の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US11317511B2 (en) | 2022-04-26 |
US20210084761A1 (en) | 2021-03-18 |
WO2021016961A1 (zh) | 2021-02-04 |
JP7145979B2 (ja) | 2022-10-03 |
KR102591926B1 (ko) | 2023-10-19 |
KR20210015775A (ko) | 2021-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101051491B1 (ko) | 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법 | |
US9900978B2 (en) | Printed circuit boards and methods for manufacturing same | |
US6444922B1 (en) | Zero cross-talk signal line design | |
JP5125166B2 (ja) | 多層配線基板及びその製造方法 | |
CN100431394C (zh) | 具有复合介质的基板及其所组成的多层基板 | |
KR101213184B1 (ko) | 전자 기판의 동심 비아 | |
JP2014082493A (ja) | ハイブリッド積層基板及びその製造方法、並びにパッケージ基板 | |
CN103079350A (zh) | 印制板的盲槽内图形的加工方法 | |
KR20190099739A (ko) | 인터포저와 이를 포함하는 인쇄회로기판 | |
WO2014153999A1 (zh) | 一种封装基板单元及其制作方法和基板组件 | |
WO2020241831A1 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
CN211063845U (zh) | 一种机械盲孔hdi电路板 | |
CN104470195A (zh) | 印刷电路板及其制造方法 | |
JP2021534569A (ja) | 回路基板及びその製造方法 | |
JP2018018935A (ja) | プリント配線板及びその製造方法 | |
KR100744994B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
CN107666782A (zh) | 具厚铜线路的电路板及其制作方法 | |
CN211047387U (zh) | 线路板 | |
CN113543465B (zh) | 多层电路板及其制作方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
CN112312648A (zh) | 线路板及其制作方法 | |
WO2022257525A1 (zh) | 一种印刷电路板、印刷电路板制备方法以及电子设备 | |
TWI778356B (zh) | 軟硬結合電路板及其製作方法 | |
CN114585157A (zh) | 埋容线路板的制作方法及埋容线路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7145979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |