JP2021534461A - メトトロジ装置 - Google Patents

メトトロジ装置 Download PDF

Info

Publication number
JP2021534461A
JP2021534461A JP2021509852A JP2021509852A JP2021534461A JP 2021534461 A JP2021534461 A JP 2021534461A JP 2021509852 A JP2021509852 A JP 2021509852A JP 2021509852 A JP2021509852 A JP 2021509852A JP 2021534461 A JP2021534461 A JP 2021534461A
Authority
JP
Japan
Prior art keywords
substrate
regional data
intra
ipd
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021509852A
Other languages
English (en)
Other versions
JP7198912B2 (ja
JPWO2020038642A5 (ja
Inventor
デイク、レオン、パウル ファン
ハレン、リチャード、ヨハネス、フランシスクス ファン
シン、スボード
マラコフスキー、イリヤ
オッテン、ロナルド、ヘンリクス、ヨハネス
シン、アマンデブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2021534461A publication Critical patent/JP2021534461A/ja
Publication of JPWO2020038642A5 publication Critical patent/JPWO2020038642A5/ja
Application granted granted Critical
Publication of JP7198912B2 publication Critical patent/JP7198912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70783Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】複数のパターニングされた領域を含む基板全体の面内ディストーション(IPD)を決定するための方法を提供する。【解決手段】方法は、複数のパターニングされた領域のうちの1つにわたる局所的な応力分布を示す領域内データを取得し、領域内データに基づいて、基板全体の全体的な応力分布を示す領域間データを決定し、領域間データに基づいて、基板全体のIPDを決定する。【選択図】図8

Description

この出願は、2018年8月22日に出願され、参照によりその全体が本明細書に組み込まれるEP出願18190150.5の優先権を主張する。
本発明は、半導体ウェハなどの基板全体の面内歪み(IPD)を決定するためのメトトロジ装置及び関連する方法に関する。
リソグラフィ装置は、基板上に所望のパターンを適用するように構築された機械である。リソグラフィ装置は、例えば、集積回路(IC)の製造に使用することができる。リソグラフィ装置は、例えば、パターニング装置(例えば、マスク)でのパターン(しばしば「設計レイアウト」又は「設計」とも呼ばれる)を、基板(例えば、ウェハ)上に提供される放射線感受性材料(レジスト)の層上に投影することができる。投影されたパターンは、基板上に構造を製造するプロセスの一部を形成する場合がある。
基板上にパターンを投影するために、リソグラフィ装置は電磁放射を使用することができる。この放射の波長は、基板上に形成できるフィーチャの最小サイズを決定する。現在使用されている典型的な波長は、365nm(i−line)、248nm、193nm、及び13.5nmである。4〜20nm、例えば6.7nm又は13.5nmの範囲内の波長を有する極紫外線(EUV)放射を使用するリソグラフィ装置を使用して、例えば、波長193nmの放射を使用するリソグラフィ装置よりも基板上に小さなフィーチャを形成することができる。
Low−k1リソグラフィは、リソグラフィ装置の古典的な解像度の限界よりも小さい寸法のフィーチャを処理するために使用でる。このようなプロセスでは、分解能の式はCD=k1×λ/NAとして表すことができる。ここで、λは使用する放射線の波長、NAはリソグラフィ装置の投影光学系の開口数、CDは「クリティカルディメンション」(一般にプリントされる最小のフィーチャサイズであるが、この場合はハーフピッチ)であり、k1は経験的な解像度係数である。一般に、k1が小さいほど、特定の電気的機能と性能を達成するために回路設計者が計画した形状と寸法に似たパターンを基板上に再現することが難しくなる。これらの困難を克服するために、洗練された微調整ステップがリソグラフィ投影装置及び/又は設計レイアウトに適用され得る。これらには、限定されないが、例えば、NAの最適化、カスタマイズされた照射スキーム、位相シフトパターニングデバイスの使用、光近接効果補正(OPC、「光学及びプロセス補正」とも呼ばれることもある)などの設計レイアウトのさまざまな最適化、又は一般に「解像度向上手法」(RET)として定義されるその他の方法が含まれる。あるいは、リソグラフィ装置の安定性を制御するための厳密な制御ループを使用して、低k1でのパターンの再現を改善することができる。
特定のターゲットを使用したリソグラフィパラメータの全体的な測定品質は、このリソグラフィパラメータの測定に使用される測定レシピによって少なくとも部分的に決定される。「基板測定レシピ」という用語は、測定自体の1つ又は複数のパラメータ、測定された1つ又は複数のパターンの1つ又は複数のパラメータ、あるいはその両方を含み得る。例えば、基板測定レシピで使用される測定が回折ベースの光学測定である場合、測定の1つ又は複数のパラメータは、放射線の波長、放射線の偏光、放射線の入射角、基板、基板上のパターンに対する放射線の方向などを含み得る。測定レシピを選択するための基準の1つは、例えば、処理変動に対する測定パラメータの1つの感度であり得る。より多くの例は、米国特許出願US2016−0161863、及び未公開の米国特許出願第15/181,126号であり、その全体が参照により本明細書に組み込まれる。
基板は、複数のパターニングされた領域を含み得、これは、ダイ又はフィールドとも呼ばれ得る。フィールド内ストレスは、IC、特に3D NAND ICのメーカーにとっての主要なオーバーレイの課題の1つである。高いフィールド内応力レベルは、3D NAND アーキテクチャに起因する可能性がある。これには、たとえば窒化物−酸化物−窒化物−酸化物(NONO)などの多数の2層の堆積が必要である。さらに、パターニングされた領域を露光する場合、フィールド内応力は露光フィールド全体で均一ではない可能性がある。各ダイには、高いストレスレベルを持つメモリアレイと、低いストレスレベルを持つ可能性のある周辺機器(ロジックなど)が含まれる場合がある。これにより、フィールド全体で非常に高次のディストーションパターンが発生する可能性がある。
フィールド内ストレスは重大なフィールド内オーバーレイエラーを引き起こすが、これらのエラーを大幅に修正することは可能である。ただし、フィールド内応力は、現在利用可能なウェーハアライメントモデルでは補正できない高次のフィールド間ディストーションパターン(つまり、複数のダイ間)をもたらす可能性もある。さらに、高次のフィールド間ディストーションパターンは、オーバーレイ測定ターゲットがほとんどスクライブレーンに配置されているのに対し、ほとんどのディストーションは製品領域(スクライブレーン間など)で発生するため、現在のオーバーレイメトトロジでは特徴化するのが非常に困難である。
本発明の一態様によれば、複数のパターニングされた領域を含む基板全体の面内ディストーション(IPD)を決定するための方法であって、複数のパターニングされた領域のうちの1つにわたる局所的な応力分布を示す領域内データを取得し、領域内データに基づいて、基板全体の全体的な応力分布を示す領域間データを決定し、領域間データに基づいて、基板全体のIPDを決定する方法が提供される。
選択的に、基板の1つ又は複数の幾何学的特性の測定に基づいて領域内データを取得することをさらに含む。
選択的に、測定された1つ又は複数の幾何学的特性が、基板の面外形状を含む。
選択的に、領域内データを取得することは、測定された1つ又は複数の幾何学的特性の二次導関数を決定することをさらに含む。
選択的に、測定された1つ又は複数の幾何学的特性の二次導関数を決定することは、特定の平面方向に沿って測定された1つ又は複数の幾何学的特性の二次導関数を決定すること、及び/又は平面方向に平行でない2つの方向に沿った1つ以上の幾何学的特性に沿った測定された混合二次導関数を決定することを含む。
選択的に、領域内データを取得することは、複数のパターニングされた領域にわたって決定された二次導関数を平均化することをさらに含む。
選択的に、パターニングされた領域内のパターンのレイアウトに基づいて領域内データが取得される。
選択的に、パターンのレイアウトが、フィールドレイアウト、ダイレイアウト、チップレイアウト、及びレチクルレイアウトのうちの1つ又は複数に基づいて決定される。
選択的に、領域内データが、基板に関連する材料特性及び/又はパターンのフィーチャに基づいて取得される。
選択的に、パターンの少なくとも一部を形成するフィーチャのスタックに関連するデータに基づいて領域内データが取得される。
選択的に、パターンの少なくとも一部を形成する1つ又は複数のフィーチャの面内変位の測定に基づいて領域内データが取得される。
選択的に、有限要素法を使用して、領域内データに基づいて領域間データが決定される。
選択的に、有限要素法を使用して、領域内データに基づいて面外ディストーション(OPD)及びIPDを決定することをさらに含む。
選択的に、有限要素法の結果に基づいて決定されたOPD及びIPDを、一組の事前定義されたトップフィルム応力に対するIPDに対する複数のOPDを含むライブラリに追加することをさらに含む。
選択的に、さらなる基板の1つ又は複数の幾何学的特性、及びライブラリ内のOPD及びIPDの測定に基づいて、さらなる基板のIPDを決定することをさらに含む。
選択的に、さらなる基板の1つ又は複数の幾何学的特性が、さらなる基板のOPD形状を含み、さらなる基板のIPDを決定することは、さらなる基板のOPD形状をライブラリ内の複数のOPDのうちの1つ以上に適合させること、及び複数のOPDのうちの1つ以上に対応するIPDに基づいてIPDを決定することを含む。
選択的に、さらなる基板のIPDを決定することは、さらなる基板のOPD形状をライブラリ内の複数のOPDに適合させることを含み、複数のOPDのそれぞれは、適合において重み付けされ、IPDを決定することは、複数のOPDの重みに基づいて重み付けされた、フィット内の複数のOPDに対応するIPDを合計することを含む。
選択的に、決定されたIPDに基づいてリソグラフィ装置に補正を適用することと、及び決定されたIPDに基づいてリソグラフィ装置内の基板のアライメントを制御することの1つ又は両方をさらに含む。
選択的に、領域が、半導体ウェハ上に作製されたフィールド又はダイを含む。
本発明の一態様によれば、少なくとも1つのプロセッサ上で実行されると、少なくとも1つのプロセッサに装置を制御させて、請求項1乃至19の何れかよる方法を実行させる命令を含むコンピュータプログラムが提供される。
本発明の一態様によれば、請求項16のコンピュータプログラムが収容されたキャリアであって、キャリアが電子信号、光信号、無線信号、又は非一時的なコンピュータ可読記憶媒体のうちの1つである、キャリアが提供される。
本発明の一態様によれば、複数のパターニングされた領域を含む基板の面内歪み(IPD)を決定するための装置であって、基板上の複数のパターニングされた領域のうちの1つにわたる局所的な応力分布を示す領域内データを取得し、領域内データに基づいて、複数の基板にわたる応力分布を示す領域間データを決定し、領域間データに基づいて、基板全体のIPDを決定する装置が提供される。
本発明の一態様によれば、請求項22による装置を含むリソグラフィ装置が提供される。
本発明の一態様によれば、請求項23によるリソグラフィ装置を含むリソグラフィセルが提供される。
次に、本発明の実施形態を、一例として、添付の概略図を参照して説明する。
リソグラフィ装置の概略概要を示す。 リソグラフィセルの概略概要を示す。 半導体製造を最適化するための3つの主要技術間の協力を表すホリスティックリソグラフィの概略図す。 基板上のパターニングされた領域を露光するための例示的なステップを示す。 基板全体に高次のディストーションパターンを引き起こす局所的なフィールド内応力の例を概略的に示す。 処理されたウェハの高次のフィールド間IPDが、処理されたウェハの測定されたIPDから各フィールドの平均IPDを差し引くことによって決定され得ることを概略的に示す。 IPD及びOPDを決定するためのFEMにおける一定のトップフィルムひずみ及び線形トップフィルムひずみの使用を概略的に示す。 基板全体のIPDを決定するための方法を示すフロー図である。
一般に、本明細書に開示されるのは、基板全体のIPDを決定するための方法及び装置である。例示的な構成では、これは、フィールド全体の局所応力分布を指定するフィールド内(又は領域内)応力データを決定し、そのフィールド内応力データに基づいて、フィールド全体の応力分布を指定する、複数のフィールドのフィールド間応力データを決定することによって達成することができる。次に、フィールド間応力データに基づいてIPDを決定できる。
本明細書では、「放射」及び「ビーム」という用語は、紫外線(たとえば、365、248、193、157、又は126nmの波長)、及びEUV(例えば、約5〜100nmの範囲の波長を有する極紫外線)を含むすべてのタイプの電磁放射を包含するために使用される。
本明細書で使用される「レチクル」、「マスク」又は「パターニングデバイス」という用語は、基板のターゲット部分に作成されるパターンに対応し、入射放射ビームにパターニングされた断面を与えるために使用できる一般的なパターニングデバイスを指すと広く解釈され得る。「ライトバルブ」という用語も、この文脈でも使用される。古典的なマスク(透過型又は反射型、バイナリ、位相シフト、ハイブリッドなど)に加えて、他のそのようなパターニングデバイスの例には、プログラマブルミラーアレイ及びプログラマブルLCDアレイが含まれる。
図1は、リソグラフィ装置LAを概略的に示している。リソグラフィ装置LAは、放射ビームB(例えば、UV放射、DUV放射又はEUV放射)を調整するように構成された照射システム(例えば、照射器とも呼ばれる)ILと、パターニング装置(例えば、マスク)MAを支持するように構築され、特定のパラメータに従ってパターニング装置MAを正確に配置するように構成された第1のポジショナーPMに接続されたマスクサポート(例えば、マスクテーブル)MTと、基板W(例えばレジストコートされたウェハ)を支持すりょうに構成され、特定のパラメータに従って基板支持体を正確に配置するように構成された第2のポジショナーPWに接続された基板サポートWTと、パターニング装置MAによって放射線ビームBに与えられたパターンをターゲット部分Cに投影するように構成された投影システム(例えば、屈折投影レンズシステム)PSとを含む。
動作中、照射システムILは、ビームデリバリーシステムBDを介して放射線源SOから放射線ビームを受け取る。照射システムILは、放射を方向付け、成形、及び/又は制御するために、屈折、反射、磁気、電磁、静電、及び/又は他のタイプの光学コンポーネント、又はそれらの任意の組み合わせなどの様々なタイプの光学コンポーネントを含み得る。照射器ILは、パターン形成装置MAの平面での断面において所望の空間的及び角度的強度分布を有するように放射線ビームBを調整するために使用され得る。
本明細書で使用される「投影システム」PSという用語は、使用されている放射線、及び/又は液浸液の使用や真空の使用などの他の要因のため露光に適切な、屈折、反射、反射屈折、アナモルフォーシス、磁気、電磁及び/又は静電光学システム、又はそれらの任意の組み合わせを含む様々なタイプの投影システムを包含すると広く解釈されるべきである。本明細書における「投影レンズ」という用語の使用は、より一般的な用語「投影システム」PSと同義であると見なされ得る。
リソグラフィ装置LAは、液浸リソグラフィとも呼ばれる、基板の少なくとも一部が投影システムPSと基板Wとの間の空間を満たすように、比較的高い屈折率を有する液体、例えば、水によって覆われ得るタイプのものであり得る。液浸技術の詳細は、US6952253に記載されており、参照により本明細書に組み込まれる。
リソグラフィ装置LAはまた、2つ以上の基板支持体WT(「デュアルステージ」とも呼ばれる)を有するタイプのものであり得る。そのような「多段」機械では、基板サポートWTを並行して使用することができ、及び/又は基板Wのその後の露光の準備におけるステップを、基板支持体WTの一方に配置された基板W上で実行することができる。他の基板サポートWT上の基板Wは、他の基板W上のパターンを露光するために使用されている。
基板サポートWTに加えて、リソグラフィ装置LAは、測定ステージを含み得る。測定ステージは、センサ及び/又は洗浄装置を保持するように構成されている。センサは、投影システムPSの特性又は放射ビームBの特性を測定するように配置することができる。測定ステージは、複数のセンサを保持することができる。洗浄装置は、リソグラフィ装置の一部、例えば、投影システムPSの一部又は液浸液を提供するシステムの一部を洗浄するように構成することができる。測定ステージは、基板サポートWTが投影システムPSから離れているときに、投影システムPSの下に移動することができる。
動作中、放射線ビームBは、パターニング装置(例えばマスクサポートMTで保持されているマスク)に入射し、パターニング装置MA上に存在するパターン(デザインレイアウト)によってパターニングされる。マスクMAを通過した後、放射線ビームBは、投影システムPSを通過し、投影システムPSは、ビームを基板Wのターゲット部分Cに集束させる。基板サポートWTは、第2のポジショナーPW及び位置測定システムIFの助けを借りて、例えば、集束され整列された位置で放射線ビームBの経路内の異なるターゲット部分Cを配置するように、正確に移動するように基板はWTを支持する。同様に、第1のポジショナーPM及び場合によっては別の位置センサー(図1には明示的に示されていない)を使用して、放射線ビームBの経路に対してパターニングデバイスMAを正確に配置することができる。パターニングデバイスMA及び基板Wは、マスクアライメントマークM1、M2及び基板アライメントマークP1、P2を使用して位置合わせされる。図示の基板アライメントマークP1、P2は専用のターゲット部分を占めるが、それらはターゲット部分の間の空間に配置され得る。基板アライメントマークP1、P2は、これらがターゲット部分Cの間に配置されている場合、スクライブレーンアライメントマークとして知られている。
図2に示されるように、リソグラフィ装置LAは、リソグラフィセル又は(リソ)クラスタとも呼ばれるリソグラフィセルLCの一部を形成することができ、基板W上で露光前及び露光後プロセスを実行する装置も含むことが多い。従来、これらには、レジスト層を堆積するためのスピンコーターSC、露光されたレジストを開発するための現像剤DE、チルプレートCH及びベークプレートBK、基板の温度を調整するためのW(例えばレジスト層のコンディショニング溶剤用)が含まれる。基板ハンドラ、又はロボットROは、入力/出力ポートI/O1,I/O2から基板Wをピックアップし、それらを異なるプロセス装置間で移動し、基板Wをリソグラフィ装置LAのローディングベイLBに送る。リソセル内のデバイスは、まとめてトラックとも呼ばれることが多く、通常、トラック制御ユニットTCUの制御下にあり、トラック制御ユニットTCU自体は、例えばリソグラフィ制御ユニットLACU経由でリソグラフィ装置LAを制御する監視制御システムSCSによって制御できる。
リソグラフィ装置LAによって露光された基板Wが正しくかつ一貫して露光されるために、基板を検査して、後続の層間のオーバーレイエラー、線の太さ、クリティカルディメンション(CD)などのパターニングされた構造の特性を測定することが望ましい。この目的のために、検査ツール(図示せず)がリソセルLCに含まれ得る。エラーが検出された場合、特に、同じバッチ又はロットの他の基板Wが検査される前に検査が行われる場合は、後続の露光又は処理されていない基板の露光又は基板Wで実行される他の処理ステップに調整を加えることができる。
メトトロジツールとも呼ばれる検査装置を使用して、基板Wの特性、特に、異なる基板Wの特性がレイヤー毎にどのように変化するか、又は同じ基板Wの異なる層に関連する特性がどのように変化するかを決定する。あるいは、検査装置は、基板W上の欠陥を識別するように構築され、例えば、リソセルLCの一部であり得るか、又はリソグラフィ装置LAに統合され得るか、又はスタンドアロンデバイスでさえあり得る。検査装置は、潜像(露光後のレジスト層の画像)、又は半潜像(露光後のベークステップPEB後のレジスト層の画像)、若しくは現像されたレジスト、又は画像(レジストの露出部分又は非露出部分が除去されている)、又はエッチングされた画像(エッチングなどのパターン転写ステップ後)の特性を測定することができる。
通常、リソグラフィ装置LAにおけるパターニングプロセスは、基板W上の構造の寸法決定及び配置の高精度を必要とする処理における最も重要なステップの1つである。この高精度を確実にするために、3つのシステムを、図3に概略的に示されているようないわゆる「全体的な」制御環境として組み合わせることができる。これらのシステムの1つは、メトトロジツールMT(第2のシステム)及びコンピュータシステムCL(第3のシステム)に(仮想的に)接続されているリソグラフィ装置LAである。このような「全体的な」環境の鍵は、これら3つのシステム間の連携を最適化して、プロセスウィンドウ全体を強化し、厳密な制御ループを提供して、リソグラフィ装置LAによって実行されるパターニングがプロセスウィンドウ内にとどまるようにすることである。プロセスウィンドウは、特定の製造プロセスが定義された結果(機能的な半導体デバイスなど)を生成するプロセスパラメータの範囲(たとえば、線量、フォーカス、オーバーレイ)を定義し、通常、その範囲内で、リソグラフィプロセス又はパターニングプロセスのプロセスパラメータの変化が許可される。
コンピュータシステムCLは、パターニングされる設計レイアウト(の一部)を使用して、使用する解像度向上技術を予測し、計算リソグラフィシミュレーションおよび計算を実行して、どのマスクレイアウト及びリソグラフィ装置設定が、パターニングプロセス(図3では、最初のスケールのSCIの二重矢印で示されてる)の最大の全体的なプロセスウィンドウを達成するかを決定することができる。典型的には、解像度向上技術は、リソグラフィ装置LAのパターニングの可能性に一致するように配置されている。コンピュータシステムCLを使用して、プロセスウィンドウ内のリソグラフィ装置LAが現在動作している場所を検出して(例えば、メトトロジツールMETからの入力を使用して)、例えば、最適ではない処理(図3では、2番目のスケールSC2の「0」を指す矢印で示される)欠陥が存在する可能性があるかどうかを予測することもできる。
メトトロジツールMETは、正確なシミュレーションおよび予測を可能にするためにコンピュータシステムCLに入力を提供し、そして可能性のあるドリフト、例えばリソグラフィ装置LAのキャリブレーションステータス(図3では、3番目のスケールSC3の複数の矢印で示されている)を識別するためにリソグラフィ装置LAにフィードバックを提供することができる。
図4は、図1のデュアルステージ装置において、基板W上のパターニングされた領域(例えば、ダイ)を露光するための例示的なステップを示している。最初に、従来の方法に従ったプロセスについて説明する。本開示は、例示されたタイプのデュアルステージ装置に限定されるものではない。当業者には、同様の操作が他のタイプのリソグラフィ装置、例えば、単一の基板ステージ及びドッキングメトトロジステージを有するもので実行できることが理解できるであろう。
点線のボックス内の左側は、測定ステーションMEAで実行されたステップであり、右側は、露光ステーションEXPで実行されたステップを示している。時々、基板テーブルWTは露光ステーション又は測定ステーションにある。露光ステーションと測定ステーションは同じ場所に配置することができる。例示的な配置では、2つのウェハテーブルがあり、それぞれが基板W及びW’を運ぶ。この説明の目的のために、基板Wがすでに露光ステーションにロードされていると仮定する。
ステップ200で、第2の基板W’が、示されていない機構によって装置にロードされる。これらの2つの基板は、リソグラフィ装置のスループットを向上させるために並行して処理される。
最初に新しくロードされた基板W’を参照すると、これは、装置内での最初の露光のために新しいフォトレジストで準備された、以前に処理されていない基板であり得る。しかしながら、一般に、記載されるリソグラフィプロセスは、一連の露光及び処理ステップのうちの1つのステップにすぎないので、基板W’は、この装置及び/又は他のリソグラフィ装置をすでに数回通過しており、これから実施される処理があるかもしれない。特にオーバーレイ性能を改善する問題の場合、タスクは、パターニングと処理の1つ以上のサイクルがすでに行われている基板上の正確に正しい位置に新しいパターンが適用されることを保証することである。各パターニングステップは、適用されたパターンに位置のずれをもたらす可能性があるが、後続の処理ステップは、満足のいくオーバーレイ性能を達成するために、基板及び/又は基板に適用されたパターンにIPDなどのディストーションを徐々にもたらす。
前の及び/又は後続のパターニングステップは、今述べたように、他のリソグラフィ装置で実行することができ、異なるタイプのリソグラフィ装置でさえ実行することができる。例えば、解像度やオーバーレイなどのパラメータが非常に要求されるデバイス製造プロセスの一部の層は、要求が少ない他の層よりも高度なリソグラフィツールで実行できる。したがって、一部の層は液浸タイプのリソグラフィツールで露光され、他の層は「ドライ」ツールで露光される場合がある。一部の層はDUV波長で動作するツールで露光される場合があり、他の層はEUV波長放射を使用して露光されことがある。いくつかの層は、図示されたリソグラフィ装置での露光の代替又は補足であるステップによってパターニングされ得る。そのような代替の補足的な技術には、例えば、インプリントリソグラフィ、自己整合多重パターニング、及び方向付けられた自己組織化が含まれる。同様に、層ごとに実行される他の処理ステップ(例えば、CMP及びエッチング)は、層ごとに異なる装置で実行され得る。
202において、基板マークP1等及び画像センサ(図示せず)を使用するアライメント測定が、基板テーブルWTに対する基板のアライメント測定及び記録するために使用される。さらに、基板W’全体のいくつかのアライメントマークは、アライメントセンサASを使用して測定される。これらの測定値は、一実施形態では、基板モデル(「ウェハグリッド」と呼ばれることもある)を確立するために使用され、公称長方形グリッドに対する歪みを含む、基板全体のマークの分布を非常に正確にマッピングする。
ステップ204において、X−Y位置に対するウェハ高さ(Z)のマップなどの幾何学的特性が、レベルセンサLSを使用して測定される。主に、高さマップは、露光したパターンの正確な焦点合わせを実現するためにのみ使用される。さらに、他の目的に使用してもよい。
基板W’がロードされると、実行される露光、並びにウェハの特性及び以前に作成された及びその上で作成されるパターンも定義されたレシピデータ206を受信する。基板上にアライメントマークの選択肢があり、アライメントセンサの設定の選択肢がある場合、これらの選択は、レシピデータ206の中のアライメントレシピで定義される。したがって、アライメントレシピは、アライメントマークの位置を測定する方法と、どのマークを測定するかを定義する。
210で、ウェハW’とWが交換され、その結果、測定された基板W’は、露光ステーションEXPに入る基板Wになる。ステップ212において、レチクルのアライメントが、マスクアライメントマークM1、M2を使用して実行される。ステップ214、216、218において、走査運動及び放射パルスは、いくつかのパターンの露光を完了するために、基板Wを横切る連続するターゲット位置に適用される。
露光ステップの実行において測定ステーションで得られたアライメントデータ及び高さマップを使用することにより、これらのパターンは、所望の位置に関して、特に、同じ基板上に以前に配置されたフィーチャに関して正確に位置合わせされる。ここでW”とラベル付けされた露光された基板は、ステップ220で装置からアンロードされ、露光されたパターンに従って、エッチング又は他のプロセスを受ける。
基板のディストーションは、リソグラフィプロセスのオーバーレイ性能に影響を与える可能性がある。基板のディストーションは、基板の熱処理(レーザーアニーリングなど)又は応力がかかった薄膜の堆積から生じる可能性がある。オフラインメトトロジツールで測定できる自由形状の基板形状は、このディストーションの結果として変化する可能性がる。大量生産で観察される可能性のある典型的な形状は、ボウル(凹面)、傘(凸面)、及びサドルの形状である。これらの形状からの逸脱は、より高次の面内ディストーションをもたらす。ほとんどの場合、これらの面内ディストーションは、(例えば)高次ウェーハアライメント(HOWA)モデルなどの既存のアライメントモデルでキャプチャできる、ゆっくりと空間的に変化する関数である。別のアプローチは、自由形式の基板形状測定を使用することである。自由形状の基板形状とクランプ後の面内ディストーションの関係がわかっているか、モデル化できる場合は、オーバーレイのパフォーマンスを向上させるために予測(及び修正)を行うことができる。
応力分布が基板位置の関数として変化する場合、又は応力層が基板の裏側にも堆積する場合、面内ディストーションの予測はより困難になる。特定の例として、(例えば、窒化ケイ素の)不均一な応力が加えられた薄膜層が、基板の表面及び裏面の両方に堆積され得る。これらのフィルムは、自由形状の基板形状が平坦なままであるように十分に類似している可能性がある。このような場合、自由形状の基板形状測定から面内ディストーションを予測することはできない。また、応力分布が高すぎて適切にキャプチャできない、及び/又は鋭い遷移がある可能性があるため、適切なアライメントモデルを使用して面内ディストーションをキャプチャすることも困難である。これは、基板上にパターニングされたフィールドとパターニングされていない(エッジなど)フィールドの両方がある場合に発生する可能性がある。さらに、処理フィンガープリントは、例えば、アライメントマークの変形のために、ストレスフィンガープリントと競合する可能性がある。
本発明者らは、局所的なフィールド内応力が、基板全体に高次のディストーションパターンを引き起こす可能性があることを理解している。具体的には、フィールド内応力により、基板全体で高次のIPDが発生する可能性がある。
加工による自由形状ウェハ形状の変化(面外偏差)を図5に示す。半導体ウェハなどの基板300には、アライメントマークがエッチングされている。ウェハは、ウェハ形状測定ツールで読み取られ、OPDウェハ形状302(グレーレベルは、公称値からのウェハ表面の偏差を示す)を決定する。この場合、ウェハの直径は300mmであるため、X、Y座標は−150〜+150mmの範囲でスケーリングされる(図5を参照)。ウェハ300上にディストーションパターンを作成するために、応力がかかった窒化物層がウェハ上に堆積され、各フィールドから再び部分的にエッチングされて、窒化物で覆われた複数の領域306を含む処理されたウェハ304を生成し、これは局所的な内部応力をもたらす。さらに、ウェハ形状に対する応力層の衝撃310が図5に示されている。処理されたウェハ304は、OPDウェハ形状308を決定するために、ウェハ形状測定ツールで再び読み取られる。処理された誘導ウェハOPD変形310は、未処理のOPDウェハ形状302から処理されたOPDウェハ形状308を差し引くことによって分離することができる。
高次のフィールド間IPDに起因する、処理されたウェハ304の結果として生じるIPD400が図6に示されている。図6に示されるように、処理されたウェハ304のより高次のフィールド間IPD400は、処理されたウェハ400の測定されたIPD404から各フィールドの平均IPD402を差し引くことによって決定され得る。窒化物の堆積及び各フィールドからの部分的な除去に起因する、処理されたウェハ304の測定されたIPD404は、重要なフィールド内成分を含む。平均フィールドのIPD402が測定されたIPD404から削除された場合でも、図6の右側のウェーハプロットに明確に示されているように、かなり高次のフィールド間IPDパターン400が残っている。高次のフィールド間IPDパターンは、主にウェーハエッジに向かって現れる。しかしながら、3時406及び9時408の位置では、より高次のフィールド間IPDもまた、内側のウェハ領域において重要である。シミュレーションにより、高次のフィールド間ディストーションパターンが実際にフィールド内応力パターンによって導入されることが確認されている。有限要素法(FEM)を使用して、ウェハ上部に窒化物の均一なストライプを仮定することにより、高次のフィールド間IPDを計算し、測定と同様のパターンを示した。
既知の配置では、事前定義された多項式トップフィルムひずみのセットについて、OPD(フリーフォーム基板形状)及びチャッキング後のIPDは、有限要素法(FEM)を使用して決定される。例えば、そして図7に示されるように、一定のトップフィルムひずみ500及び線形トップフィルムひずみ502が、必要に応じて、他の事前定義されたトップフィルムひずみと同様に使用され得る。これにより、このような基板形状をチャックするときに、OPD及び対応するIPDのライブラリが作成される。ライブラリの作成は1回だけ行う必要がある。
ライブラリが作成された後、基板のOPD形状が測定され、ライブラリ内の事前定義されたトップフィルム多項式ひずみからOPDに適合される。例示的な構成では、適合は、ライブラリからの複数の重み付けされたOPDを含み得る。適合重みを係数として使用して、上部のフィルムひずみを再構築できる。
トップフィルムひずみがわかっている場合、同じ係数で重み付けされた各多項式の予ひずみに対応するIPDを合計することにより、同じ係数を使用して、チャッキング後に得られるIPDを構築できる。
基板の形状とトップフィルムのひずみの間に独自の関係を持たせるために、トップフィルムのひずみは等方的な熱変形の構造を持っていると仮定する(strain_x=strain_y、せん断なし)。
この方法論は、ウェハ形状からIPDを予測するために使用できる。ただし、フィールド内応力によって引き起こされるフィールド間ディストーションの場合のように、自由形状ウェハ形状の2次残差が非常に高次である場合、この方法は実際には実行可能ではない。
図8に、基板全体のIPDを決定する方法のフロー図を示す。基板は、複数のパターニングされた領域(又はダイ又はフィールド)を含む。
フィールド内応力パターンが最初に決定され、これは、複数のパターニングされた領域のうちの少なくとも1つ内の局所的な応力パターンを指定する。1つの例示的な構成では、フィールド内応力パターンは、基板のOPD形状などの幾何学的特性に基づいて決定することができる。すなわち、測定は、基板の高さプロファイルを決定するために行われ得る600。基板の高さプロファイルの二次導関数は、基板上の応力の分布に比例して決定され得る602。これに続いて、複数のパターニングされた領域のそれぞれにわたる平均二次導関数は、高さプロファイルの二次導関数に基づいて決定され得る604。平均二次導関数は、パターニングされた各領域のフィールド内応力パターンの推定値である。
高さプロファイルの平均二次導関数は、複数のパターニングされた領域のうちの2つ以上に606が割り当てられる。
フィールド内応力を示す、パターニングされた領域に割り当てられた平均二次導関数を使用して、有限要素法を使用して、基板のIPD及びOPDを決定する。決定されたIPDには、フィールド内IPDと上記の高次フィールド間IPDの両方が含まれる。
フィールド内IPD及びより高次のフィールド間IPDの両方を含む基板の決定されたIPD及びOPDは、OPD基板形状に基づくIPDの決定のために上記のライブラリに追加される。
フィールド内応力に関連するIPD及びOPDをライブラリに追加することにより、フィールド内応力によって誘発されるIPD(フィールド間)が非常に高次である場合にも、基板形状ベースのIPD予測を有効にできる。
他の例示的な構成では、フィールド内データは、パターニングされた領域に関連付けられたレイアウトデータから推測することができる。レイアウトデータは、フィールドレイアウト、ダイレイアウト、チップレイアウト、又はレチクルレイアウトの1つ又は複数に基づいて決定できる。あるいは、又はさらに、フィールド内応力データは、基板の材料特性及び/又は基板上に作製され、パターニングされた領域のパターンを形成するフィーチャの材料特性に基づいて決定され得る。あるいは、又はさらに、フィールド内応力データは、パターンの少なくとも一部を形成するフィーチャのスタックに関連するデータに基づいて決定され得る。あるいは、又はさらに、フィールド内応力データは、パターンの少なくとも一部を形成する1つ又は複数のフィーチャの面内変位の測定に基づいて決定され得る。
レイアウト及び/又は材料特性に基づいて、フィールド内応力データは、当業者によって理解されるであろうモデリングに基づいて決定され得る。
本発明のさらなる実施形態は、以下の番号が付けられた実施形態のリストに開示されている。
1.複数のパターニングされた領域を含む基板全体の面内ディストーション(IPD)を決定するための方法であって、
複数のパターニングされた領域のうちの1つにわたる局所的な応力分布を示す領域内データを取得し、
領域内データに基づいて、基板全体の全体的な応力分布を示す領域間データを決定し、
領域間データに基づいて、基板全体のIPDを決定する方法。
2.基板の1つ又は複数の幾何学的特性の測定に基づいて領域内データを取得することをさらに含む、実施形態1に記載の方法。
3.測定された1つ又は複数の幾何学的特性が、基板の面外形状を含む、実施形態2に記載の方法。
4.領域内データを取得することは、測定された1つ又は複数の幾何学的特性の二次導関数を決定することをさらに含む、実施形態2又は3に記載の方法。
5.測定された1つ又は複数の幾何学的特性の二次導関数を決定することは、特定の平面方向に沿って測定された1つ又は複数の幾何学的特性の二次導関数を決定すること、及び/又は平面方向に平行でない2つの方向に沿った1つ以上の幾何学的特性に沿った、測定された混合二次導関数を決定することを含む、実施形態4に記載の方法。
6.領域内データを取得することは、複数のパターニングされた領域にわたって決定された二次導関数を平均化することをさらに含む、実施形態4又は5に記載の方法。
7.パターニングされた領域内のパターンのレイアウトに基づいて領域内データが取得される、任意の先行する実施形態による方法。
8.パターンのレイアウトが、フィールドレイアウト、ダイレイアウト、チップレイアウト、及びレチクルレイアウトのうちの1つ又は複数に基づいて決定される、実施形態7に記載の方法。
9.領域内データが、基板に関連する材料特性及び/又はパターンのフィーチャに基づいて取得される、実施形態7又は8に記載の方法。
10.パターンの少なくとも一部を形成するフィーチャのスタックに関連するデータに基づいて領域内データが取得される、実施形態7から9の何れかに記載の方法。
11.パターンの少なくとも一部を形成する1つ又は複数のフィーチャの面内変位の測定に基づいて領域内データが取得される、実施形態7から10の何れかに記載の方法。
12.有限要素法を使用して、領域内データに基づいて領域間データが決定される、先行する実施形態の何れかに記載の方法。
13.有限要素法を使用して、領域内データに基づいて面外ディストーション(OPD)及びIPDを決定することをさらに含む、実施形態12に記載の方法。
14. 有限要素法の結果に基づいて決定されたOPD及びIPDを、一組の事前定義されたトップフィルム応力に対するIPDに対する複数のOPDを含むライブラリに追加することをさらに含む、実施形態13に記載の方法。
15.さらなる基板の1つ又は複数の幾何学的特性、及びライブラリ内のOPD及びIPDの測定に基づいて、さらなる基板のIPDを決定することをさらに含む、実施形態14による方法。
16.さらなる基板の1つ又は複数の幾何学的特性が、さらなる基板のOPD形状を含み、
さらなる基板のIPDを決定することは、さらなる基板のOPD形状をライブラリ内の複数のOPDのうちの1つ以上に適合させること、及び複数のOPDのうちの1つ以上に対応するIPDに基づいてIPDを決定することを含む、実施形態15に記載の方法。
17.さらなる基板のIPDを決定することは、さらなる基板のOPD形状をライブラリ内の複数のOPDに適合させることを含み、複数のOPDのそれぞれは、適合において重み付けされ、
IPDを決定することは、複数のOPDの重みに基づいて重み付けされた、フィット内の複数のOPDに対応するIPDを合計することを含む、実施形態16に記載の方法。
18.決定されたIPDに基づいてリソグラフィ装置に補正を適用することと、及び決定されたIPDに基づいてリソグラフィ装置内の基板のアライメントを制御することの1つ又は両方をさらに含む、任意の先行する実施形態による方法。 19.領域が、半導体ウェハ上に作製されたフィールド又はダイを含む、先行する実施形態による方法。
20.少なくとも1つのプロセッサ上で実行されると、少なくとも1つのプロセッサに装置を制御させて、実施形態1から19の何れかよる方法を実行させる命令を含むコンピュータプログラム。
21.実施形態20のコンピュータプログラムが収容されたキャリアであって、キャリアが電子信号、光信号、無線信号、又は非一時的なコンピュータ可読記憶媒体のうちの1つである、キャリア。
22.複数のパターニングされた領域を含む基板の面内歪み(IPD)を決定するための装置であって、
基板上の複数のパターニングされた領域のうちの1つにわたる局所的な応力分布を示す領域内データを取得し、
領域内データに基づいて、複数の基板にわたる応力分布を示す領域間データを決定し、
領域間データに基づいて、基板全体のIPDを決定する装置。
23.実施形態22による装置を含むリソグラフィ装置。
24.実施形態23によるリソグラフィ装置を含むリソグラフィセル。
本明細書では、ICの製造におけるリソグラフィ装置の使用について具体的に言及するが、本明細書に記載のリソグラフィ装置は他の用途を有し得ることを理解すべきである。考えられる他のアプリケーションには、統合光学システム、磁区メモリのガイダンス及び検出パターン、フラットパネルディスプレイ、液晶ディスプレイ(LCD)、薄膜磁気ヘッドなどの製造が含まれる。
本明細書では、リソグラフィ装置の文脈で本発明の実施形態を具体的に参照することができるが、本発明の実施形態は、他の装置で使用することができる。本発明の実施形態は、マスク検査装置、メトトロジ装置、若しくはウェハ(若しくは他の基板)又はマスク(若しくは他のパターニング装置)などの物体を測定又は処理する任意の装置の一部を形成することができる。これらの装置は、一般にリソグラフィツールと呼ばれることがある。そのようなリソグラフィツールは、真空条件又は周囲(非真空)条件を使用することができる。
光リソグラフィの文脈における本発明の実施形態の使用について上記で特定の言及がなされたが、文脈が許す場合、本発明は光リソグラフィに限定されず、例えばインプリントリソグラフィのような他の用途で使用され得ることが理解されよう。
当業者は、添付の特許請求の範囲から逸脱することなく、他の実施形態を想定することができるであろう。

Claims (15)

  1. 複数のパターニングされた領域を含む基板全体の面内ディストーション(IPD)を決定するための方法であって、
    複数のパターニングされた領域のうちの1つにわたる局所的な応力分布を示す領域内データを取得し、
    領域内データに基づいて、基板全体の全体的な応力分布を示す領域間データを決定し、
    領域間データに基づいて、基板全体のIPDを決定する方法。
  2. 基板の1つ又は複数の幾何学的特性の測定に基づいて領域内データを取得することをさらに含む、請求項1に記載の方法。
  3. 測定された1つ又は複数の幾何学的特性が、基板の面外形状を含む、請求項2に記載の方法。
  4. 領域内データを取得することは、測定された1つ又は複数の幾何学的特性の二次導関数を決定することをさらに含む、請求項2又は3に記載の方法。
  5. 測定された1つ又は複数の幾何学的特性の二次導関数を決定することは、特定の平面方向に沿って測定された1つ又は複数の幾何学的特性の二次導関数を決定すること、及び/又は測定された、平面方向に平行でない2つの方向に沿った1つ以上の幾何学的特性の混合二次導関数を決定することを含む、請求項4に記載の方法。
  6. 領域内データを取得することは、複数のパターニングされた領域にわたって決定された二次導関数を平均化することをさらに含む、請求項4又は5に記載の方法。
  7. パターニングされた領域内のパターンのレイアウトに基づいて領域内データが取得される、請求項1乃至6の何れか1項に記載の方法。
  8. パターンのレイアウトが、フィールドレイアウト、ダイレイアウト、チップレイアウト、及びレチクルレイアウトのうちの1つ又は複数に基づいて決定される、請求項7に記載の方法。
  9. 領域内データが、基板に関連する材料特性及び/又はパターンのフィーチャに基づいて取得される、請求項7又は8に記載の方法。
  10. パターンの少なくとも一部を形成するフィーチャのスタックに関連するデータに基づいて領域内データが取得される、請求項7乃至9の何れか1項に記載の方法。
  11. パターンの少なくとも一部を形成する1つ又は複数のフィーチャの面内変位の測定に基づいて領域内データが取得される、請求項7乃至10の何れか1項に記載の方法。
  12. 有限要素法を使用して、領域内データに基づいて領域間データが決定される、請求項1乃至11の何れか1項に記載の方法。
  13. 有限要素法を使用して、領域内データに基づいて面外ディストーション(OPD)及びIPDを決定することをさらに含む、請求項12に記載の方法。
  14. 有限要素法の結果に基づいて決定されたOPD及びIPDを、一組の事前定義されたトップフィルム応力に対するIPDに対する複数のOPDを含むライブラリに追加することをさらに含む、請求項13に記載の方法。
  15. 決定されたIPDに基づいてリソグラフィ装置に補正を適用することと、及び決定されたIPDに基づいてリソグラフィ装置内の基板のアライメントを制御することの1つ又は両方をさらに含む、請求項1乃至14のいずれか1項に記載の方法。
JP2021509852A 2018-08-22 2019-07-03 基板全体の面内ディストーション(ipd)を決定する方法、及びコンピュータプログラム Active JP7198912B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18190150.5 2018-08-22
EP18190150 2018-08-22
PCT/EP2019/067885 WO2020038642A1 (en) 2018-08-22 2019-07-03 Metrology apparatus

Publications (3)

Publication Number Publication Date
JP2021534461A true JP2021534461A (ja) 2021-12-09
JPWO2020038642A5 JPWO2020038642A5 (ja) 2022-11-24
JP7198912B2 JP7198912B2 (ja) 2023-01-04

Family

ID=63363924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021509852A Active JP7198912B2 (ja) 2018-08-22 2019-07-03 基板全体の面内ディストーション(ipd)を決定する方法、及びコンピュータプログラム

Country Status (5)

Country Link
US (1) US11300889B2 (ja)
JP (1) JP7198912B2 (ja)
CN (1) CN112585540A (ja)
TW (1) TW202013060A (ja)
WO (1) WO2020038642A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113093485B (zh) * 2021-04-02 2022-06-14 长鑫存储技术有限公司 曝光对准的补偿方法及补偿***
US11815810B2 (en) * 2021-09-22 2023-11-14 Intel Corporation Measurement tool and methods for EUV lithography masks

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046696A (ko) * 2002-11-28 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 응력 측정방법
JP2009529785A (ja) * 2006-03-09 2009-08-20 ウルトラテック インク 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法
JP2013527972A (ja) * 2010-01-08 2013-07-04 ケーエルエー−テンカー・コーポレーション 基板トポグラフィならびにそのリソグラフィ・デフォーカスおよびオーバーレイとの関係についてのサイトに基づく定量化
JP2016538717A (ja) * 2013-10-29 2016-12-08 ケーエルエー−テンカー コーポレイション プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正
WO2016209625A1 (en) * 2015-06-22 2016-12-29 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
JP2017097056A (ja) * 2015-11-19 2017-06-01 株式会社東芝 位置合わせ方法、パターン形成システムおよび露光装置
JP2018512738A (ja) * 2015-04-06 2018-05-17 ケーエルエー−テンカー コーポレイション 基板の面内歪みを検査する方法およびシステム
US20190041758A1 (en) * 2017-08-01 2019-02-07 Asml Netherlands B.V. Methods of determining a mechanical property of a layer applied to a substrate, control system for a lithographic apparatus and lithographic apparatus
JP2019508738A (ja) * 2016-02-18 2019-03-28 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置、デバイス製造方法ならびに関連データ処理装置およびコンピュータプログラム製品
JP2020021076A (ja) * 2018-08-03 2020-02-06 東京エレクトロン株式会社 半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100470367C (zh) 2002-11-12 2009-03-18 Asml荷兰有限公司 光刻装置和器件制造方法
JP2004342850A (ja) 2003-05-15 2004-12-02 Sony Corp 露光方法、マスク、半導体装置の製造方法および半導体装置
CN107111250B (zh) 2014-11-26 2019-10-11 Asml荷兰有限公司 度量方法、计算机产品和***
KR102377411B1 (ko) * 2015-04-10 2022-03-21 에이에스엠엘 네델란즈 비.브이. 검사와 계측을 위한 방법 및 장치
IL256196B (en) 2015-06-17 2022-07-01 Asml Netherlands Bv Prescription selection based on inter-prescription composition
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046696A (ko) * 2002-11-28 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 응력 측정방법
JP2009529785A (ja) * 2006-03-09 2009-08-20 ウルトラテック インク 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法
JP2013527972A (ja) * 2010-01-08 2013-07-04 ケーエルエー−テンカー・コーポレーション 基板トポグラフィならびにそのリソグラフィ・デフォーカスおよびオーバーレイとの関係についてのサイトに基づく定量化
JP2016538717A (ja) * 2013-10-29 2016-12-08 ケーエルエー−テンカー コーポレイション プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正
JP2018512738A (ja) * 2015-04-06 2018-05-17 ケーエルエー−テンカー コーポレイション 基板の面内歪みを検査する方法およびシステム
WO2016209625A1 (en) * 2015-06-22 2016-12-29 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
JP2017097056A (ja) * 2015-11-19 2017-06-01 株式会社東芝 位置合わせ方法、パターン形成システムおよび露光装置
JP2019508738A (ja) * 2016-02-18 2019-03-28 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置、デバイス製造方法ならびに関連データ処理装置およびコンピュータプログラム製品
US20190041758A1 (en) * 2017-08-01 2019-02-07 Asml Netherlands B.V. Methods of determining a mechanical property of a layer applied to a substrate, control system for a lithographic apparatus and lithographic apparatus
JP2020021076A (ja) * 2018-08-03 2020-02-06 東京エレクトロン株式会社 半導体ウエハの局所的歪みの特定に基づく全体的ウエハ歪みの改善

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KEVIN T. TURNER ET AL.: "Relationship between localized wafer shape changes induced by residual stress and overlay errors", JOURNAL OF MICRO/NANOLITHOGRAPHY, MEMS AND MOEMS, vol. Vol. 11 (1), JPN7022002126, 21 March 2012 (2012-03-21), US, pages 013001, ISSN: 0004769155 *

Also Published As

Publication number Publication date
US20210165335A1 (en) 2021-06-03
CN112585540A (zh) 2021-03-30
TW202013060A (zh) 2020-04-01
JP7198912B2 (ja) 2023-01-04
US11300889B2 (en) 2022-04-12
WO2020038642A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
TWI824707B (zh) 判定程序之校正
KR102269301B1 (ko) 리소그래피 방법 및 리소그래피 장치
TWI682473B (zh) 處理參數之間接判定
TWI636334B (zh) 使用圖案化裝置形貌誘導相位之方法及設備
TW201629617A (zh) 用於倍縮光罩最佳化之方法與裝置
TWI654494B (zh) 用以調整一微影裝置中之線寬粗糙度之方法
TW201633003A (zh) 使用圖案化裝置形貌誘導相位之方法及設備
TWI604277B (zh) 使用圖案化裝置形貌誘導相位之方法及設備
TW201632984A (zh) 使用圖案化裝置形貌誘導相位之方法及設備
TWI636317B (zh) 使用圖案化裝置形貌誘導相位之方法、非暫時性電腦程式產品及製造半導體裝置之方法
JP7198912B2 (ja) 基板全体の面内ディストーション(ipd)を決定する方法、及びコンピュータプログラム
CN114207527B (zh) 用于控制半导体制造过程的方法
US11809088B2 (en) Method for controlling a lithographic apparatus
US20220050391A1 (en) Methods and apparatus for estimating substrate shape
JP7152597B2 (ja) 走査中のビームの空間寸法を設定するための方法および装置
TWI788678B (zh) 度量衡中不可校正之誤差
TW202209018A (zh) 使用產品特徵上之在解析度度量衡之晶圓對準方法
WO2023104391A1 (en) Methods of determining a mechanical property of a layer applied to a substrate, and associated devices
CN118159912A (zh) 用于校准掩模版热效应的方法和***

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20220808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R150 Certificate of patent or registration of utility model

Ref document number: 7198912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150