JP2021519004A - 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ - Google Patents
量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ Download PDFInfo
- Publication number
- JP2021519004A JP2021519004A JP2020542942A JP2020542942A JP2021519004A JP 2021519004 A JP2021519004 A JP 2021519004A JP 2020542942 A JP2020542942 A JP 2020542942A JP 2020542942 A JP2020542942 A JP 2020542942A JP 2021519004 A JP2021519004 A JP 2021519004A
- Authority
- JP
- Japan
- Prior art keywords
- precharge
- delta
- adc
- signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 106
- 238000005070 sampling Methods 0.000 claims abstract description 90
- 230000010354 integration Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- KXRZBTAEDBELFD-UHFFFAOYSA-N sulfamethopyrazine Chemical compound COC1=NC=CN=C1NS(=O)(=O)C1=CC=C(N)C=C1 KXRZBTAEDBELFD-UHFFFAOYSA-N 0.000 description 8
- 230000011664 signaling Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
Claims (20)
- アナログデジタルコンバータ(ADC)デバイスであって、
デルタシグマ変調器を含み、
前記デルタシグマ変調器が、
少なくとも1つの積分器、
前記少なくとも1つの積分器の出力を受け取るように構成される量子化器、
各々が前記少なくとも1つの積分器の入力ノードに選択的に結合される、デジタルアナログコンバータ(DAC)コンデンサバンク、サンプリングコンデンサバンク、及びプリチャージコンデンサバンク、及び
前記プリチャージコンデンサバンクに選択的に結合されるプリチャージ信号生成器、
を有し、
前記プリチャージ信号生成器が、前記量子化器の出力コードに少なくとも部分的に基づいて、前記プリチャージコンデンサバンクを充電するためプリチャージ信号を生成するように構成される、
ADCデバイス。 - 請求項1に記載のADCデバイスであって、前記プリチャージ信号生成器が、前記量子化器の前記出力コードを基準電圧と組み合わせることによって前記プリチャージ信号を生成するように構成される、ADCデバイス。
- 請求項1に記載のADCデバイスであって、前記プリチャージ信号生成器が、重み付け係数に基づいて前記プリチャージ信号を生成するように構成される、ADCデバイス。
- 請求項3に記載のADCデバイスであって、前記重み付け係数が事前に定義された値である、デバイス。
- 請求項3に記載のADCデバイスであって、前記重み付け係数が調節可能である、デバイス。
- 請求項3に記載のADCデバイスであって、前記プリチャージ信号が、下記式:
プリチャージ信号=(量子化器出力コード×基準電圧×重み付け係数)/2N
によって与えられ、Nが前記量子化器内のビットの数に依存する、ADCデバイス。 - 請求項1に記載のADCデバイスであって、
前記プリチャージコンデンサバンクが、入力ノードと出力ノードとの間の並列の複数のプリチャージコンデンサを含み、
前記プリチャージコンデンサバンクの前記入力ノードと前記出力ノードとの間に並列に結合される前記複数のプリチャージコンデンサの量が調節可能である、
ADCデバイス。 - 請求項7に記載のADCデバイスであって、前記プリチャージコンデンサバンクの前記入力ノードと前記出力ノードとの間に並列に結合されるプリチャージコンデンサの量が、プログラム可能な利得信号に基づいて調節される、ADCデバイス。
- 請求項1に記載のADCデバイスであって、
前記サンプリングコンデンサバンクが、入力ノードと出力ノードとの間の並列の複数のサンプリングコンデンサを含み、
前記サンプリングコンデンサバンクの前記入力ノードと前記出力ノードとの間に並列に結合されるサンプリングコンデンサの量が調節可能である、
ADCデバイス。 - 請求項1に記載のADCデバイスであって、前記サンプリングコンデンサバンクの前記入力ノードと前記出力ノードとの間に並列に結合されるサンプリングコンデンサの量が、プログラム可能な利得信号に基づいて調節される、ADCデバイス。
- 請求項10に記載のADCデバイスであって、前記プリチャージコンデンサバンクの前記少なくとも1つの積分器の各入力ノードへの選択的結合、及び前記少なくとも1つの積分器の各入力ノードへの前記サンプリングコンデンサバンクの選択的結合を指令するように構成されるクロック位相生成器をさらに含む、ADCデバイス。
- アナログデジタルコンバータ(ADC)デバイスであって、
積分器と、前記積分器の入力に結合されるプリチャージ回路とを有するデルタシグマ変調器を含み、
前記プリチャージ回路が、前記積分器に結合される第1の端子と、スイッチを介してプリチャージ信号ノードに結合される第2の端子とを有するプリチャージコンデンサを含み、
前記デルタシグマ変調器のためのサンプリング位相の第1の部分の間、前記プリチャージ信号ノードが、プリチャージ信号を前記プリチャージコンデンサに搬送するように構成され、前記プリチャージ信号が、前記デルタシグマ変調器に関連する量子化器出力コードに少なくとも部分的に基づいており、
前記デルタシグマ変調器のための前記サンプリング位相の第2の部分の間、前記プリチャージコンデンサが入力信号ノードに結合する、
ADCデバイス。 - 請求項12に記載のADCデバイスであって、
前記積分器が差動積分器であり、前記プリチャージコンデンサが第1のコンデンサであり、前記プリチャージ信号ノードが第1のプリチャージ信号ノードであり、前記プリチャージ信号が第1のプリチャージ信号であり、前記スイッチが第1のスイッチであり、
前記プリチャージ回路がさらに、
前記差動積分器に結合される第1の端子と、第2のスイッチを介して第2のプリチャージ信号ノードに結合される第2の端子とを有する第2のプリチャージコンデンサを含み、
前記第2のプリチャージ信号ノードが、前記量子化器出力コードに少なくとも部分的に基づいて第2のプリチャージ信号を搬送するように構成されており、
前記第2のスイッチが、前記第2のプリチャージ信号を用いて前記第2のプリチャージコンデンサを選択的に充電するように構成される、
ADCデバイス。 - 請求項13に記載のADCデバイスであって、前記プリチャージ回路が、
第1の差動入力信号ノードと第1のコンデンサの前記第2の端子との間に結合される第3のスイッチ、及び
第2の差動入力信号ノードと第2のコンデンサの前記第2の端子との間に結合される第4のスイッチ、
を含み、
前記第1及び第2の差動入力信号ノードが、それぞれの第1及び第2の差動入力信号を搬送するように構成され、
前記第3のスイッチが、前記第1の差動入力信号を用いて前記第1のコンデンサを選択的に充電するように構成され、
前記第4のスイッチが、前記第2の差動入力信号を用いて前記第2のコンデンサを選択的に充電するように構成される、
ADCデバイス。 - 請求項14に記載のADCデバイスであって、
前記第1及び第2のスイッチが、前記デルタシグマ変調器の積分位相の間開いており、前記デルタシグマ変調器のサンプリング位相の第1の部分の間閉じており、
前記第3及び第4のスイッチが、前記デルタシグマ変調器の前記積分位相の間開いており、前記デルタシグマ変調器の前記サンプリング位相の第2の部分の間閉じている、
ADCデバイス。 - 請求項14に記載のADCデバイスであって、前記プリチャージ回路が、
前記第1及び第2のコンデンサの前記第2の端子に結合される第5のスイッチ、
前記第1のコンデンサの前記第1の端子と前記差動積分器との間に結合される第6のスイッチ、
前記第2コンデンサの前記第1の端子と前記差動積分器との間に結合される7のスイッチ、
をさらに含み、前記第5、第6、及び第7のスイッチが、前記デルタシグマ変調器のサンプリング位相の間開いており、前記デルタシグマ変調器の積分位相の間閉じている、
ADCデバイス。 - 請求項16に記載のADCデバイスであって、
前記プリチャージ回路が、前記第1コンデンサと前記第2コンデンサの前記第1の端子間の第8のスイッチをさらに含み、
前記デルタシグマ変調器の積分位相の間、前記第8のスイッチが開かれ、前記デルタシグマ変調器のサンプリング位相の間、前記第8のスイッチが閉じられる、
ADCデバイス。 - アナログデジタルコンバータ(ADC)方法であって、
アナログ入力信号を受け取ること、
デルタシグマ変調器サンプリング位相及び積分位相に基づいて、前記アナログ入力信号に関する出力コードをつくること、
前記出力コードに基づいてプリチャージ信号を生成すること、及び
前記生成されたプリチャージ信号に基づいて、後続のデルタシグマ変調器サンプリング位相のためのプリチャージオペレーションを行うこと、
を含む、ADC方法。 - 請求項18に記載のADC方法であって、前記プリチャージ信号を生成することが、前記出力コードを基準電圧電源信号及び重み付け係数で乗算することを含む、ADC方法。
- 請求項18に記載のADC方法であって、前記プリチャージオペレーションを行うことが、
前記プリチャージ信号に基づいて前記プリチャージコンデンサバンクを充電するために、前記サンプリング位相の第1の部分の間、プリチャージコンデンサバンクに関連する第1のセットのスイッチを閉じること、
前記サンプリング位相の第2の部分の間、前記第1のセットのスイッチを開くこと、及び
前記プリチャージコンデンサバンクをアナログ入力信号ノードに放電するため、前記サンプリング位相の前記第2の部分の間、前記プリチャージコンデンサバンクに関連する第2のセットのスイッチを閉じること、
を含む、ADC方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862628305P | 2018-02-09 | 2018-02-09 | |
US62/628,305 | 2018-02-09 | ||
US16/121,906 US10284222B1 (en) | 2018-02-09 | 2018-09-05 | Delta-sigma converter with pre-charging based on quantizer output code |
US16/121,906 | 2018-09-05 | ||
PCT/US2019/017412 WO2019157414A1 (en) | 2018-02-09 | 2019-02-11 | Delta-sigma converter with pre-charging based on quantizer output code |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021519004A true JP2021519004A (ja) | 2021-08-05 |
JPWO2019157414A5 JPWO2019157414A5 (ja) | 2022-02-16 |
JP7376017B2 JP7376017B2 (ja) | 2023-11-08 |
Family
ID=66333913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020542942A Active JP7376017B2 (ja) | 2018-02-09 | 2019-02-11 | 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ |
Country Status (5)
Country | Link |
---|---|
US (1) | US10284222B1 (ja) |
EP (1) | EP3750245A4 (ja) |
JP (1) | JP7376017B2 (ja) |
CN (1) | CN111684724B (ja) |
WO (1) | WO2019157414A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10720939B2 (en) * | 2018-06-12 | 2020-07-21 | Asahi Kasei Microdevices Corporation | Delta-sigma ad converter and delta-sigma ad converting method |
US11264959B2 (en) * | 2020-06-16 | 2022-03-01 | Texas Instruments Incorporated | Reference precharge system |
CN116961671B (zh) * | 2023-09-21 | 2023-12-08 | 苏州领慧立芯科技有限公司 | 低失真预充电采样电路及σδ调制器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005210182A (ja) * | 2004-01-20 | 2005-08-04 | Toshiba Corp | アナログ/デジタルコンバータおよびそれを搭載したマイクロコンピュータ |
US20060082481A1 (en) * | 2004-10-18 | 2006-04-20 | Linear Technology Corp. | Analog signal sampling system and method having reduced average differential input current |
US7489263B1 (en) * | 2007-09-28 | 2009-02-10 | Cirrus Logic, Inc. | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application |
US8907829B1 (en) * | 2013-05-17 | 2014-12-09 | Cirrus Logic, Inc. | Systems and methods for sampling in an input network of a delta-sigma modulator |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE58906716D1 (de) * | 1989-05-08 | 1994-02-24 | Siemens Ag | Integrierbarer Sigma-Delta-Modulator in Switched-Capacitor-Technik. |
US5727023A (en) * | 1992-10-27 | 1998-03-10 | Ericsson Inc. | Apparatus for and method of speech digitizing |
US5870048A (en) * | 1997-08-13 | 1999-02-09 | National Science Council | Oversampling sigma-delta modulator |
JP3074301B2 (ja) * | 1999-01-14 | 2000-08-07 | 行政院國家科學委員會 | 向上したオ―バサンプリングシグマ―デルタ変調器 |
EP1855384B1 (en) * | 2003-09-26 | 2010-08-25 | Med-El Elektromedizinische Geräte GmbH | Accumulator for adaptive sigma-delta modulation |
DE102004009611B4 (de) * | 2004-02-27 | 2010-01-14 | Infineon Technologies Ag | Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler |
EP1837996B1 (en) * | 2006-03-20 | 2010-10-20 | Dialog Semiconductor GmbH | Sigma-Delta modulator |
US8994564B2 (en) * | 2012-09-07 | 2015-03-31 | Analog Devices Technology | Analog to digital converter including a pre-charge circuit |
US9054733B2 (en) * | 2013-06-12 | 2015-06-09 | Microchip Technology Incorporated | Quantization noise coupling delta sigma ADC with a delay in the main DAC feedback |
US9641192B1 (en) * | 2016-06-14 | 2017-05-02 | Semiconductor Components Industries, Llc | Methods and apparatus for a delta sigma ADC with parallel-connected integrators |
-
2018
- 2018-09-05 US US16/121,906 patent/US10284222B1/en active Active
-
2019
- 2019-02-11 CN CN201980011370.6A patent/CN111684724B/zh active Active
- 2019-02-11 JP JP2020542942A patent/JP7376017B2/ja active Active
- 2019-02-11 EP EP19752059.6A patent/EP3750245A4/en active Pending
- 2019-02-11 WO PCT/US2019/017412 patent/WO2019157414A1/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005210182A (ja) * | 2004-01-20 | 2005-08-04 | Toshiba Corp | アナログ/デジタルコンバータおよびそれを搭載したマイクロコンピュータ |
US20060082481A1 (en) * | 2004-10-18 | 2006-04-20 | Linear Technology Corp. | Analog signal sampling system and method having reduced average differential input current |
KR20070065403A (ko) * | 2004-10-18 | 2007-06-22 | 리니어 테크놀러지 코포레이션 | 평균 차동 입력 전류가 감소된 아날로그 신호 샘플링시스템 및 방법 |
US7489263B1 (en) * | 2007-09-28 | 2009-02-10 | Cirrus Logic, Inc. | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application |
US8907829B1 (en) * | 2013-05-17 | 2014-12-09 | Cirrus Logic, Inc. | Systems and methods for sampling in an input network of a delta-sigma modulator |
Also Published As
Publication number | Publication date |
---|---|
US10284222B1 (en) | 2019-05-07 |
WO2019157414A1 (en) | 2019-08-15 |
JP7376017B2 (ja) | 2023-11-08 |
EP3750245A4 (en) | 2021-04-07 |
CN111684724A (zh) | 2020-09-18 |
EP3750245A1 (en) | 2020-12-16 |
CN111684724B (zh) | 2024-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200412373A1 (en) | Method and circuit for noise shaping sar analog-to-digital converter | |
US8907829B1 (en) | Systems and methods for sampling in an input network of a delta-sigma modulator | |
US5870048A (en) | Oversampling sigma-delta modulator | |
US6670902B1 (en) | Delta-sigma modulators with improved noise performance | |
US7446686B2 (en) | Incremental delta-sigma data converters with improved stability over wide input voltage ranges | |
US7167119B1 (en) | Delta-sigma modulators with double sampling input networks and systems using the same | |
US6956514B1 (en) | Delta-sigma modulators with improved noise performance | |
JP5358829B2 (ja) | Δς型a/d変換器 | |
US6570519B1 (en) | Switched-capacitor summer circuits and methods and systems using the same | |
US7405687B2 (en) | Continuous-time delta-sigma analog digital converter | |
US20100103014A1 (en) | Multi-Level Feed-Back Digital-To-Analog Converter Using A Chopper Voltage Reference For A Switched Capacitor Sigma-Delta Analog-To-Digital Converter | |
US8970416B2 (en) | 4N+1 level capacitive DAC using N capacitors | |
JP4331188B2 (ja) | デジタル/アナログ変換器および信号のデジタル/アナログ変換方法 | |
JP7376017B2 (ja) | 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ | |
JPH10511233A (ja) | 演算増幅器のオフセット電圧に低感度のスイッチド・コンデンサ、1ビット・ディジタル/アナログ・コンバータ | |
US9407282B2 (en) | Analog-to-digital converter | |
EP3297169A1 (en) | Continuous-time cascaded sigma-delta analog-to-digital | |
US9859916B1 (en) | Multistage noise shaping sigma-delta modulator | |
US9692444B1 (en) | Neutralizing voltage kickback in a switched capacitor based data converter | |
JP2005117431A (ja) | アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器 | |
US9118344B2 (en) | Analog-to-digital converter | |
JP2018133630A (ja) | インクリメンタル型デルタシグマad変換器 | |
TWI437826B (zh) | 共享之交換電容式積分器及三角積分調變器及其運作方法 | |
JP3074301B2 (ja) | 向上したオ―バサンプリングシグマ―デルタ変調器 | |
KR101200153B1 (ko) | 한 주기의 전체시간 동안 충/방전하는 연속시간 시그마-델타 변조기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220207 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20220207 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7376017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |