JP2021511540A - Ｒｅ系集積光および電子層状構造 - Google Patents

Ｒｅ系集積光および電子層状構造 Download PDF

Info

Publication number
JP2021511540A
JP2021511540A JP2020539781A JP2020539781A JP2021511540A JP 2021511540 A JP2021511540 A JP 2021511540A JP 2020539781 A JP2020539781 A JP 2020539781A JP 2020539781 A JP2020539781 A JP 2020539781A JP 2021511540 A JP2021511540 A JP 2021511540A
Authority
JP
Japan
Prior art keywords
layer
substrate
layered structure
rare earth
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020539781A
Other languages
English (en)
Inventor
アンドリュー クラーク，
アンドリュー クラーク，
リッチ ハモンド，
リッチ ハモンド，
ライティス ダルギス，
ライティス ダルギス，
マイケル レビー，
マイケル レビー，
ロドニー ペルゼル，
ロドニー ペルゼル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of JP2021511540A publication Critical patent/JP2021511540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12047—Barium titanate (BaTiO3)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/1208—Rare earths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/1213—Constructional arrangements comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

システムおよび方法は、ＲＥ系集積光および電子層状構造を単一基板上に成長させるステップを説明する。層状構造は、基板と、基板の第１の領域にわたるエピツイスト希土類酸化物層と、基板の第２の領域にわたる希土類プニクタイド層とを備え、第１の領域および第２の領域は、重複しない。いくつかの実施形態では、基板は、（１００）の結晶配向を有する、シリコン基板であって、エピツイスト希土類酸化物層は、（１１０）の結晶配向を有し、希土類プニクタイド層は、（１００）の結晶配向を有する。いくつかの実施形態では、層状構造はさらに、基板の第３の領域にわたる界面層であって、第３の領域は、第１の領域および第２の領域と別個であって、界面層は、二酸化ケイ素またはウエハ接合材料から成る、界面層と、界面層にわたるシリコン層とを備える。

Description

（関連出願の相互参照）
本願は、３５Ｕ．Ｓ．Ｃ．§１１９（ｅ）下、２０１８年１月１９日に出願された、米国仮出願第６２／６１９，５２２号、および２０１８年１月２９日に出願された、米国仮出願第６２／６２３，３５４号の利点を主張するものであり、これらは両方とも、参照することによってその全体として本明細書に組み込まれる。
光素子は、光を作成、操作、および／または検出するための構成要素である。光素子は、レーザダイオード、発光ダイオード、太陽および光起電電池、ディスプレイ、および／または光学増幅器を含むことができる。従来、光素子および電子素子は、別個に形成され、必要に応じて、回路の中に組み合わせられ得る。別個の個々の製造プロセスは、コストがかかり、結果として生じる光素子および電子素子はそれぞれ、別個の回路面積を消費し得る。
加えて、半導体製造のために、層間の格子不整合が、時として、層状構造間の歪み増加につながり得るため、異なる材料の異なる層間の格子整合が、多くの場合、問題となり得る。従来、＜１００＞の配向のＳｒＴｉＯ３緩衝Ｓｉが、バリウム（Ｂａ）系ペロブスカイト材料のための開始テンプレートとして従来的に使用されるが、格子不整合が、多くの場合、生じ、これは、半導体層の性能を損なわせる。最近、＜１１０＞の結晶配向の希土類酸化物（ＲＥＯ）バルク基板が、ＲＥＯ基板が、通常、Ｂａ系ペロブスカイト材料と格子整合されるため、Ｂａ系ペロブスカイト材料のエピタキシのための良好な選択肢として使用されている。しかしながら、バルク単結晶格子整合ＲＥＯ基板は、通常、限定されたサイズ、例えば、最大３２ｍｍの直径を有し、これは、格子整合ＲＥＯ基板にわたって堆積され得る、ペロブスカイトのサイズも同様に非常に制限する。
システムおよび方法は、ＲＥ系の集積された光および電子層状構造を単一基板上に成長させるステップを説明する。層状構造は、基板と、基板の第１の領域にわたるエピツイスト希土類酸化物層と、基板の第２の領域にわたる希土類プニクタイド層とを備え、第１の領域および第２の領域は、重複しない。
いくつかの実施形態では、基板は、（１００）の結晶配向を有する、シリコン基板であって、エピツイスト希土類酸化物層は、（１１０）の結晶配向を有し、希土類プニクタイド層は、（１００）の結晶配向を有する。いくつかの実施形態では、層状構造はさらに、基板の第３の領域にわたる界面層であって、第３の領域は、第１の領域および第２の領域と別個であって、界面層は、二酸化ケイ素またはウエハ接合材料から成る、界面層と、界面層にわたるシリコン層とを備える。
いくつかの実施形態では、シリコン層は、（１１１）の結晶配向を有し、層状構造はさらに、シリコン層にわたる、（１１１）の結晶配向を有する、希土類酸化物層を備える。
いくつかの実施形態では、シリコン層は、（１００）の結晶配向を有し、層状構造はさらに、シリコン層にわたる、（１００）の結晶配向を有する、別の希土類プニクタイドを備える。いくつかの実施形態では、基板は、（１１１）の結晶配向を有する、シリコン基板であって、層状構造はさらに、界面層にわたる、（１００）の結晶配向を有する、界面層およびシリコン層のスタックであって、第１の領域および第２の領域を被覆し、基板とエピツイスト希土類酸化物層および希土類プニクタイド層との間にある、スタックと、第１の領域または第２の領域と別個である、基板の第３の領域にわたる、（１１１）の結晶配向を有する、希土類酸化物層とを備える。
いくつかの実施形態では、基板およびシリコン層のいずれかは、多孔性シリコン部分を含む。いくつかの実施形態では、基板およびシリコン層のいずれかは、第１の電気ドーピングタイプの第１の部分と、第２の電気ドーピングタイプの第２の部分とを備え、異なる電気ドーピングタイプの第１の部分および第２の部分は、付加的シリコンエピタキシャル層を基板またはシリコン層に追加し、基板またはシリコン層の電気ドーピングを変化させることによって生成される。
いくつかの実施形態では、基板は、（１００）の結晶配向を有する、ゲルマニウム基板である。いくつかの実施形態では、基板は、（１００）の結晶配向を有する、シリコン基板であって、層状構造はさらに、基板の第３の領域にわたる界面層であって、第３の領域は、第１の領域および第２の領域と別個である、界面層と、界面層にわたる、（１００）の結晶配向を有する、ゲルマニウム層とを備える。いくつかの実施形態では、エピツイスト希土類酸化物層、希土類プニクタイド層、および希土類酸化物層の場所は、相互交換可能である。いくつかの実施形態では、別の界面層および別のシリコン層の別のスタックであって、直接、シリコン層にわたり、第１の領域および第２の領域のうちの１つと整合する、別のスタックがあって、エピツイスト希土類酸化物層、希土類プニクタイド層、および希土類酸化物層のうちの１つは、他のシリコン層にわたって存在する。
いくつかの実施形態では、層状構造はさらに、エピツイスト希土類酸化物層、希土類プニクタイド層、および希土類酸化物層のうちの１つ以上のものの上側表面にわたる、ＩＩＩ−Ｖ素子、ＩＩＩ−Ｎ素子、酸化物光素子、電子素子、および無線周波数素子から成る群から選択される、素子の組み合わせを備える。いくつかの実施形態では、素子の組み合わせはさらに、ペロブスカイト酸化物、ＢａＴｉＯ３系変調器、ＩｎＰ系エミッタ、ＩＩＩ−Ｎ高電子移動度トランジスタ、極性、非極性、または半極性ＩＩＩ−Ｎ素子、エピタキシャル金属、およびＳｃｘＡｌ１−ｘＮフィルタのうちの１つ以上のものを備える。いくつかの実施形態では、基板は、基板の上側表面における第１の領域と整合する、ｎ型シリコンの一部を有する、ｐ型シリコン基板であって、層状構造はさらに、希土類プニクタイド層にわたるＩｎＰ系エミッタを備え、エピツイスト希土類酸化物層は、Ｇｄ１−ｙＥｒｙＯ３から成り、エピツイスト希土類酸化物層におけるＥｒ原子は、ＩｎＰ系エミッタから放出される光波の第１の波長をｎ型シリコンの部分によって検出可能な第２の波長に変換するように構成される。
いくつかの実施形態では、基板は、ｎ型シリコン部分の真下にあって、それと整合する、第１の多孔性部分であって、第２の波長を通過させる、第１の分布Ｂｒａｇｇ反射器を形成する、第１の多孔性部分と、第１の多孔性部分の真下にあって、それと整合する、第２の多孔性部分であって、第１の波長を通過させる、第２の分布Ｂｒａｇｇ反射器を形成する、第２の多孔性部分とを備える。
いくつかの実施形態では、層状構造はさらに、エピツイスト希土類酸化物層にわたる光素子と、希土類プニクタイド層にわたる電子素子とを備える。いくつかの実施形態では、光素子は、第１のエピタキシャル金属、変調器、および変調器にわたる第２のエピタキシャル金属のスタックであって、電子素子は、ＩＩＩ−Ｖ電界効果トランジスタである。
いくつかの側面では、層状構造は、基板と、基板にわたるエピツイスト希土類酸化物層と、第１のエピタキシャル金属、変調された光学経路を形成する層、および層にわたる第２のエピタキシャル金属のスタックであって、エピツイスト希土類酸化物層上の第１の領域にわたる、スタックと、エピツイスト希土類酸化物層上の第２の領域にわたる導波管とを備える。
いくつかの実施形態では、層状構造はさらに、エピツイスト希土類酸化物層、スタック、および導波管の少なくとも１つの側を巻装する、クラッディング材料を備え、変調された光学経路を形成する層または導波管に対応する、第１の屈折率は、クラッディング材料に対応する、第２の屈折率を上回る。
本開示のさらなる特徴、その性質、および種々の利点が、付随の図面と併せた以下の詳細な説明の考察の結果、明白となるであろう。
図１は、本明細書に説明される例示的実施形態による、共通エピタキシャルプラットフォームを共有する、混合された光および電子構造を図示する、層状構造の実施例を提供する。
図２は、本明細書に説明される例示的実施形態による、図１に説明される基板上の別の非重複素子層を図示する、層状構造２００の実施例を提供する。
図３は、本明細書に説明される例示的実施形態による、図１に説明される基板上の非重複素子層を図示する、層状構造の実施例を提供する。
図４は、本明細書に説明される例示的実施形態による、図１に説明される基板上の非重複素子層を図示する、層状構造４００の実施例を提供する。
図５は、本明細書に説明される例示的実施形態による、図１に説明される基板上の非重複素子層を図示する、層状構造の実施例を提供する。
図６は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造の実施例を提供する。
図７は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造の実施例を提供する。
図８は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造の実施例を提供する。
図９は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造の実施例を提供する。
図１０Ａ−Ｂは、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上にペロブスカイト材料および光素子を含む、空間的に分離されたスタックを成長させる異なる実施例を図示する、例示的略図を提供する。 図１０Ａ−Ｂは、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上にペロブスカイト材料および光素子を含む、空間的に分離されたスタックを成長させる異なる実施例を図示する、例示的略図を提供する。
図１１は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上に光素子を含む、空間的に分離されたスタックを成長させる異なる実施例を図示する、例示的略図１１００を提供する。
図１２は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上の異なる光素子の空間的に分離されたスタックを成長させる異なる実施例を図示する、例示的略図１２００を提供する。
図１３は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上の異なる素子の分離されたスタック上にエピタキシャル金属層を成長させる異なる実施例を図示する、例示的略図を提供する。
図１４は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上の図１３に説明される構造の中にＩＩＩ−Ｎ素子層を集積させる異なる実施例を図示する、例示的ブロック図１４００を提供する。
図１５Ａ−Ｂは、本明細書に説明されるある実施形態による、シリコン基板上の構造の中にエピタキシャル金属電極を集積させる異なる実施例を図示する、例示的ブロック図を提供する。 図１５Ａ−Ｂは、本明細書に説明されるある実施形態による、シリコン基板上の構造の中にエピタキシャル金属電極を集積させる異なる実施例を図示する、例示的ブロック図を提供する。
図１６は、本明細書に説明されるある実施形態による、シリコン基板に基づく空間的に集積された構造の光学性質を図示する、例示的ブロック図を提供する。
図１７は、本明細書に説明されるある実施形態による、ペロブスカイトのためのエピツイストｃＲＥＯ層を成長させるための基板としての多孔性シリコンを図示する、例示的ブロック図を提供する。
図１８Ａ−Ｃは、本明細書に説明されるある実施形態による、ＲＥＯ緩衝材の中への変調器および１つ以上の導波管の集積を図示する、例示的ブロック図を提供する。 図１８Ａ−Ｃは、本明細書に説明されるある実施形態による、ＲＥＯ緩衝材の中への変調器および１つ以上の導波管の集積を図示する、例示的ブロック図を提供する。 図１８Ａ−Ｃは、本明細書に説明されるある実施形態による、ＲＥＯ緩衝材の中への変調器および１つ以上の導波管の集積を図示する、例示的ブロック図を提供する。
図１９は、本明細書に説明されるある実施形態による、シリコン基板上への電子および光素子の集積を図示する、例示的ブロック図を提供する。
図２０は、ある実施形態による、エピタキシャル金属層を伴う混合された電子／ＲＦ構造を示す、例示的略図を提供する。
図２１は、ある実施形態による、図２０に図示されるものに類似する層状構造におけるシリコン基板上の２つの領域内の２つのスタック間に形成される光学相互作用を示す、例示的略図を提供する。
図２２−２４は、ある実施形態による、層状構造の異なる用途を示す、例示的レイアウト略図を提供する。 図２２−２４は、ある実施形態による、層状構造の異なる用途を示す、例示的レイアウト略図を提供する。 図２２−２４は、ある実施形態による、層状構造の異なる用途を示す、例示的レイアウト略図を提供する。
図２５−２６は、ある実施形態による、図１０Ａ−Ｂに示される例示的構造を形成するための例示的プロセスを提供する。 図２５−２６は、ある実施形態による、図１０Ａ−Ｂに示される例示的構造を形成するための例示的プロセスを提供する。
図２７は、ある実施形態による、図２５−２６に図示されるプロセスの間のシリコン基板を操作するための異なる方法を示す、例示的略図を提供する。
本明細書に説明される実施形態は、混合された光および電子素子が同一プラットフォーム上で集積されることを可能にする、層状構造を提供する。例えば、層状構造は、＜１００＞の別のシリコン層にわたる＜１１１＞のシリコン層によって形成される、シリコン・オン・インシュレータ（ＳＯＩ）上で希土類酸化物（ＲＥＯ）と希土類プニクタイドの混合物を使用し、２つの配向を含有する、ＳＯＩウエハが、ウエハ上に空間的に分離される、離散光／電子構造を生成するために使用される。このように、混合された光および電子素子が、共通エピタキシャルプラットフォームを共有する構造の中に集積されることができる。
本明細書に説明される実施形態はまた、ペロブスカイトを成長させるために、シリコンウエハ上に成長されたエピツイスト結晶希土類酸化物（ｃＲＥＯ）系テンプレートを提供する。従来、ペロブスカイトは、ＳｒＴｉＯ３緩衝材とともにシリコン＜１００＞基板上に成長され得るが、ＳＴＯ緩衝材は、ペロブスカイトと格子整合されない場合がある。または、ペロブスカイトは、＜１１０＞配向に切り込まれた（Ｍ１Ｍ２）２Ｏ３の形態においてＲＥＯ基板上に成長され得、式中、Ｍ１、Ｍ２は、具体的ペロブスカイト酸化物に格子整合するように選定された希土類であるが、ＲＥＯ基板は、通常、サイズが制限される。シリコン基板上でのペロブスカイト成長のための安定し、構成整合された緩衝材を提供するために、エピツイスト技術が、ｃＲＥＯ層を＜１００＞のＳｉ基板上にもたらすために使用されることができ、ｃＲＥＯ層は、＜１１０＞方向に成長される。＜１１０＞方向におけるＳｉ＜１００＞上でのｃＲＥＯ層の使用は、ペロブスカイト成長のための不整合問題を低減させることができる。
図１は、本明細書に説明される例示的実施形態による、共通エピタキシャルプラットフォームを共有する、混合された光および電子構造を図示する、層状構造１００の実施例を提供する。構造１００は、＜１００＞の配向のシリコン基板１０２を含み、それにわたって、２つの非重複層状スタックが、異なる領域に成長される。例えば、第１の領域では、エピツイスト希土類酸化物（ＲＥＯ）＜１００＞層１０４が、Ｓｉ基板１０２にわたって成長される。
シリコン基板１０２上の第１の領域と重複しない、第２の領域では、希土類（ＲＥ）プニクタイド層＜１００＞１０６が、成長され得る。エピツイストＲＥＯ１０４およびＲＥ−プニクタイド層１０６は、それぞれ、上位重複領域上に種々の素子を構築するための基礎として使用されてもよい。いくつかの実施形態では、第２の領域は、第１の領域から空間的に分離されてもよい。または代替として、第２の領域は、第１の領域を境界し得る。
図２は、本明細書に説明される例示的実施形態による、図１に説明される基板上の別の非重複素子層を図示する、層状構造２００の実施例を提供する。図２に描写される層状構造２００は、図１の層状構造１００と類似するが、層状構造２００は、付加的非重複層状スタックをシリコン基板１０２の第３の領域に有する。いくつかの実施形態では、基板１０２の第３の領域において、ＳＯＩ基板が、シリコン基板１０２上に形成される。いくつかの実施形態では、ＳＯＩ基板は、絶縁体層２０２にわたって成長される。そのような実施形態では、絶縁体層２０２は、酸化ケイ素（ＳｉＯ２）から成ってもよい。配向＜１１１＞を有する、シリコン層２０４は、層２０２にわたって成長されてもよい。いくつかの実施形態では、絶縁体層２０２は、ｐ型Ｓｉであってもよく、これは、光学／導波管として使用され得る。いくつかの実施形態では、シリコン基板１０２および／またはシリコン層２０４の一部は、多孔性シリコン部分に変換されてもよく、したがって、多孔性−Ｓｉ／多孔性−Ｓｉ接合を形成してもよい。いくつかの実施形態では、＜１００＞のシリコン層１０２および＜１１１＞のシリコン層２０４からの多孔性部分は、単一多孔性シリコンウエハ２０２を形成することに寄与し得る。このように、Ｓｉ＜１１１＞−多孔性Ｓｉ−Ｓｉ＜１００＞から成るシリコンウエハが、形成されることができる。本シリコンウエハは、本願全体を通して議論されるエピタキシャル層を成長させるために使用されてもよい。ｃＲＥＯ層２０６は、シリコン層２０４にわたって成長される。シリコン基板１０２の異なる領域における３つの非重複素子層の成長は、例示的目的のためだけのものである。いくつかの実装では、いくつかの非重複領域における任意の数の非重複層が、シリコン基板１０２にわたって成長されてもよい。例えば、いくつかの実施形態では、３つ未満の非重複層状構造が、シリコン基板１０２にわたって成長されてもよく、いくつかの他の実施形態では、３つを上回る非重複層状構造が、シリコン基板１０２にわたって成長されてもよい。
図３は、本明細書に説明される例示的実施形態による、図１に説明される基板上の非重複素子層を図示する、層状構造３００の実施例を提供する。層状構造３００は、層状構造２００に類似するが、層状構造３００では、絶縁体層２０２にわたって成長されるシリコン層３０４は、図２に描写されるような＜１１１＞の代わりに、＜１００＞の配向を有してもよい。第２のＲＥ−プニクタイド層３０４は、シリコン層３０２にわたって成長されてもよい。第２のＲＥ−プニクタイド層３０４は、シリコン基板１０２上に元々存在するＲＥ−プニクタイド層１０６と類似する、または異なってもよい。
図４は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造４００の実施例を提供する。構造４００は、図１−３に描写されるような＜１００＞配向の代わりに、＜１１１＞の配向のシリコン基板１０２を含む。層状構造４００では、シリコン基板４０２にわたって、２つの非重複層状スタックが、異なる領域に成長される。例えば、第１の領域では、＜１１１＞の配向を有するｃＲＥＯ層４０６が、基板４０２にわたって成長される。
シリコン基板１０２上の第１の領域と重複しない、第２の領域では、絶縁体層２０２（図２−３に説明されるように）が、基板４０２にわたって成長される。図３に説明されるように、＜１００＞の配向を有するシリコン層３０２が、絶縁体層２０２にわたって成長されてもよい。シリコン層３０２の表面はさらに、複数の非重複領域に分割されてもよい。シリコン層３０２の第１の非重複層では、ＲＥ−プニクタイド層３０４が、シリコン層３０２にわたって成長されてもよい。同様に、シリコン層３０２の第２の非重複領域では、エピツイストＲＥＯ層４０４が、成長されてもよい。層３０２、３０４、および４０６の組み合わせは、１０６に説明されるような層状構造１００に類似する。
図５は、本明細書に説明される例示的実施形態による、図１に説明される基板上の非重複素子層を図示する、層状構造５００の実施例を提供する。層状構造５００は、図２に説明される層状構造２００に類似するが、シリコン層２０４は、多孔性シリコンプロセスを使用して修正され、素子の電気または音響用途を向上させる。図５では、シリコン層２０４の一部の修正は、シリコン層２０４とｃＲＥＯ層２０６との間の多孔性シリコン層５０２をもたらす。シリコン層２０４の修正は、実施される絶縁体層２０２の修正と類似する、または異なってもよい。絶縁体層２０２は、図２においてさらに詳細に説明される。
図５の層状構造５００のシリコン基板１０２はまた、シリコン基板１０２内のシリコンおよび多孔性シリコン層５０４の交互層を含んでもよい。これらの層５０４は、基板内にあるが、それにわたって３層状構造のいずれかが成長される、３つの非重複領域のいずれかと整合されてもよい。
図６は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造６００の実施例を提供する。層状構造６００は、層状構造５００に類似するが、層構造６００は、交互シリコンおよび多孔性シリコン層５０４を含まない。層状構造６００では、シリコン層１０２および２０４のそれぞれの電気ドーピング濃度が、付加的シリコンを使用して修正されてもよい。いくつかの実施形態では、付加的シリコンは、シリコン基板１０２の電気ドーピングをｐ型基板に修正するために使用されてもよい。配向＜１１１＞を有するｎ型シリコン層６０４が、基板１０２内に挿入されてもよい。いくつかの実施形態では、シリコン基板１０２およびｎ型シリコン層６０４の電気濃度は、逆転されてもよい。シリコン基板１０２と同様に、シリコン層２００は、付加的シリコンを使用して、ｐ型層に変換されてもよい。ｎ型シリコン層６０２は、修正されたｐ型シリコン層２０４にわたって成長されてもよい。いくつかの実施形態では、シリコン層２０４および６０２の電気ドーピングは、逆転されてもよく、ｐ型シリコン層は、ｎ型シリコン層にわたって成長されてもよい。
図７は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造の実施例を提供する。図７における層状構造７０２は、図３の層状構造３００に類似するが、層状構造７００では、図３のシリコン基板１０２は、＜１００＞の配向を有する、ゲルマニウム基板７０６と置換される。基板の変化は、ゲルマニウム基板７０６の第１の領域内に成長される絶縁体層２０２の組成物の変化につながり得る。いくつかの実施形態では、絶縁体層２０２は、多孔性Ｓｉ、またはＧｅ、または多孔性ＳｉおよびＧｅの組み合わせから成ってもよい。いくつかの実施形態では、絶縁体層２０２は、図２に説明されるように、ＳｉＯ２から成ってもよい。配向＜１００＞を有するシリコン層３０２が、絶縁体層２０２にわたって成長されてもよい。シリコン層３０２は、それにわたってエピツイストＲＥＯ層４０４がシリコン層３０２にわたって成長される、基部として作用し得る。層状構造７０２は、シリコン層３０２がゲルマニウム基板７０６にわたって成長されることを可能にする。ゲルマニウム基板７０６の第２の非重複領域では、ＲＥ−プニクタイド層１０６は、図１に示されるように、成長されてもよい。
層状構造７０４はまた、図３の層状構造３００に類似するが、層状構造３００内のシリコン層３０２は、＜１００＞の配向を伴うゲルマニウム層７０８と置換される。本実施形態では、ゲルマニウム層は、シリコン基板にわたって成長されてもよく、これは、種々の基板が電子および音響素子を成長させることを可能にする。
図８は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造の実施例を提供する。図８は、基板層にわたって２つの基板層（異なる配向のシリコンまたはゲルマニウム）の成長を可能にする。いくつかの実施形態では、Ｓｉ＜１００＞、Ｓｉ＜１１１＞、またはＧｅ＜１００＞のいずれか上への離散エピタキシャル集積のために利用可能なＲＥ合金が存在する。図に説明される層状構造８００は、図２の層状構造２００に類似するが、層状構造８００は、第２の絶縁体層８０２が成長されるシリコン層２０４上に、付加的非重複領域を含む。絶縁体層８０２を成長させるプロセスは、図２において詳細に説明される。シリコン層８０４は、絶縁体層８０２にわたって成長され、エピツイストＲＥＯ層８０６は、シリコン層８０４にわたってエピタキシャルに成長される。
図９は、本明細書に説明される例示的実施形態による、基板上の非重複素子層を図示する、層状構造の実施例を提供する。図９は、図２の層状構造２００上に構築される。層状構造２００の表面層ｃＲＥＯ２０６、エピツイストＲＥＯ層１０４、およびＲＥ−プニクタイド層１０６は、ＩＩＩ−Ｖ合金、ＩＩＩ−Ｎ合金、および種々の他の酸化物から成る異なる光または電子素子層９０２を成長させるための基部として使用されてもよい。いくつかの実施形態では、異なる素子層９０２は、層状構造９００の異なる非重複構造にわたって成長されてもよい。そのような実施形態では、複数の電子および光素子が、同時に、シリコン基板１０２にわたって成長されてもよい。
図１０Ａ−Ｂは、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上にペロブスカイト材料および光素子を含む、空間的に分離されたスタックを成長させる異なる実施例を図示する、例示的略図１０００ａ−ｂを提供する。例えば、図１０Ａに示されるように、＜１００＞のシリコン基板１０２にわたって、＜１１０＞のエピツイストＲＥＯ層１０１０およびペロブスカイト層１０１２の第１のスタック１００２が、シリコン基板１０２上の第１の領域に成長されることができる。いくつかの実施形態では、エピツイストｃＲＥＯ層１０１０は、Ｓｍ１−ｙＳｃｙＯ３（０≦ｙ≦１）から成ってもよい。いくつかの実施形態では、ペロブスカイト材料１０１２は、ＢａＴｉＯ３系変調器を含んでもよい。
いくつかの実施形態では、基板１０２、エピツイストＲＥＯ層１０１０、およびペロブスカイト層１０１２のスタックが、独立層状構造として形成されてもよい。このように、ペロブスカイト層１０１２は、格子整合されたＲＥＯ層１０１０にわたって成長されてもよい。
いくつかの実施形態では、希土類プニクタイド層１０１４の上部に集積された希土類プニクタイド層１０１４および光素子１０１６の第２のスタック１００４が、シリコン基板１０２上の第２の領域に成長されることができる。いくつかの実施形態では、希土類プニクタイド層１０１４は、ＧｄＮ１−ｘＡｓｘ（０≦×≦１）から成ってもよい。いくつかの実施形態では、光素子は、第ＩＩＩ−Ｖ族層、例えば、ＩｎＰ系エミッタ１０１６を含んでもよい。いくつかの実施形態では、第ＩＶ族層、例えば、ＳｉＧｅＳｎ２１０が、第２のスタック内の希土類プニクタイド層２０６にわたって成長されてもよい。
略図１０００に示される構造は、他の層および／または素子の集積のための二重配向希土類系緩衝材（例えば、１０１０および１０１４）を図示する。希土類緩衝材の上方の両材料は、個別の希土類緩衝材に格子整合され、例えば、ＢａＴｉＯ３系変調器１０１２は、エピツイストｃＲＥＯ層１０１０と格子整合され、ＩｎＰ系エミッタ１０１６は、ＲＥ−プニクタイド１０１４と格子整合される。
図１０Ｂは、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上の図１０Ａに説明される構造の中にエピタキシャル金属電極を集積する異なる実施例を図示する、例示的ブロック図１０００ｂを提供する。図１０Ａにおける層１００２の第１のスタックに類似する、１０１１に示されるように、第１のエピタキシャル金属（例えば、＜２２１＞の配向を有する）１０３２が、エピツイストｃＲＥＯ層１０１０とＢａＴｉＯ３系変調器１０１２との間に成長される。第２のエピタキシャル金属層１０３４が、第１のスタック１０１１内のＢａＴｉＯ３系変調器１０１２にわたって成長されることができる。第１のスタック３１１における垂直変調器が、ＢａＴｉＯ３系変調器１０１２内の電子光学効果が金属電極１０３２および１０３４を整合させるように強力に指向性であり得るように形成され得る。下側エピタキシャル金属１０３２の実施例は、Ｍｏであってもよい。いくつかの実施形態では、上部金属層１０３４は、金属層１０３２と異なる金属であってもよく、（例えば、１０３６における）エピタキシャルではなくてもよい。
図１１は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上に光素子を含む、空間的に分離されたスタックを成長させる異なる実施例を図示する、例示的略図１１００を提供する。図１１の層状構造１１１０は、図２の層状構造２００上に構築される。層状構造１１１０は、層状構造２００のｃＲＥＯ層２０６にわたって極性ＩＩＩ−Ｎ層１１０２を成長させる。いくつかの実施形態では、極性ＩＩＩ−Ｎ層１１０２は、ＩＩＩ−Ｎ ＨＥＭＴ１１０６であってもよい。加えて、図１１の層状構造１１１０は、エピツイストＲＥＯ層１０４にわたって非極性または半極性ＩＩＩ−Ｎ構造を成長させる。いくつかの実施形態では、非極性または半極性ＩＩＩ−Ｎ層は、シリコン基板１０２上に構築されたＩＩＩ−Ｎ光素子１１０８であってもよい。
いくつかの実施形態では、層１１０２は、１１１の結晶配向を有する、ＳｉＧｅＳｎから成ってもよい。
いくつかの実施形態では、エピツイストＲＥＯを１０４に、およびＩＩＩ−Ｎ光素子１１０４／１１０８をエピツイストＲＥＯの上部に成長させる代わりに、ＲＥ−プニクタイド層およびＲＥ−プニクタイド層にわたるＩＩＩ−Ｖ層のスタックが、１０４の領域においてシリコン基板１０２にわたって成長されてもよい。
図１２は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上の異なる光素子の空間的に分離されたスタックを成長させる異なる実施例を図示する、例示的略図１２００を提供する。層状構造１２００は、図１の層状構造１００上に構築される。層状構造１００は、ＲＥ−プニクタイド層１０６をシリコン基板１０２の第１の領域に、エピツイストＲＥＯ層１０４をシリコン基板１０２の第２の非重複領域に有していた。ＩＩＩ−Ｖ光素子層１２０２は、ＲＥ−プニクタイド層１０６にわたって成長され、第１の光素子１２０６をシリコン基板１０２上に作成する。ＩＩＩ−Ｎ光素子層１２０４は、エピツイストＲＥＯ層１０４にわたって成長され、シリコン基板１０２にわたって第２の光素子を生成させる。
図１３は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上に異なる素子の分離されたスタック上にエピタキシャル金属層を成長させる異なる実施例を図示する、例示的略図を提供する。図１３の層状構造１３０２は、図２の層状構造２００上に構築される。エピタキシャル金属層１３０６は、図２の層状構造２００のｃＲＥＯ層２０６にわたって成長される。層状構造１３０４では、エピタキシャル金属層１３０８は、図２の層状構造２００のエピツイストＲＥＯ層１０４にわたって成長される。
図１４は、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上の図１３に説明される構造の中にＩＩＩ−Ｎ素子層を集積する異なる実施例を図示する、例示的ブロック図１４００を提供する。図１３における層の第１のスタックに類似する、層状構造１４００に示されるように、形態ＳｃｘＡｌ１−ｘＮのＩＩＩ−Ｎ層が、図１４の層状構造１４００から隔たってエピタキシャル金属層１３０６にわたって成長される。
図１５Ａは、本明細書に説明されるある実施形態による、それぞれ、シリコン基板上の図１０Ａに説明される構造の中にエピタキシャル金属電極を集積する異なる実施例を図示する、例示的ブロック図１５００ａを提供する。図１０における層１００２の第１のスタックに類似する、１５００ａに示されるように、第１のエピタキシャル金属（例えば、＜２２１＞の配向を有する）１５０２が、エピツイストｃＲＥＯ層１０１０とＢａＴｉＯ３系変調器１０１２との間に成長される。
図１５Ｂは、本明細書に説明されるある実施形態による、エピタキシを使用して、種々の光および／または電子素子の空間集積を生産するためのシリコンウエハ上の選択的処理を図示する、例示的ブロック図１５００ｂを提供する。略図１５００ｂに示されるように、エピタキシを使用した光工学および電子工学の種々の組み合わせが、格子整合された異なるエピツイストｃＲＥＯ層上に成長されることができる。例えば、シリコンウエハ１０２上に、エピツイストｃＲＥＯおよびＢａＴｉＯ３系変調器を含有する、第１のスタック１５１１と、希土類プニクタイド層およびＩｎＰ系エミッタを含有する、第２のスタック１５１２とが、空間的に分離された領域に成長されることができる。加えて、希土類プニクタイド層が、エミッタ、検出器、および／または同等物等の異なる光工学、およびＦＥＴ、バイポーラ素子、および／または同等物等の異なる電子工学の集積のための異なる領域に成長されることができる。例えば、スタック１５０２は、Ｓｉ基板１０２上の第３の領域に成長される希土類プニクタイド層と、希土類プニクタイド層にわたって成長されるＩＩＩ−Ｖ光素子１５０６とを示す。別の実施例に関して、スタック１５０４は、Ｓｉ基板１０２上の第４の領域に成長される希土類プニクタイド層と、希土類プニクタイド層にわたって成長されるＩＩＩ−Ｖ電子素子１５０８とを示す。
図１６は、本明細書に説明されるある実施形態による、図１０に説明されるものに類似する、シリコン基板に基づく空間的に集積された構造の光学性質を図示する、例示的ブロック図１６００を提供する。いくつかの実施形態では、多孔性シリコン基板１６０２の第１の領域において、ＲＥ−プニクタイド層１０６が、多孔性シリコン基板１６０２にわたって成長される。いくつかの実施形態では、ＲＥ−プニクタイド層は、ＧｄＮ１−ｘ１Ａｓｘ１から成ってもよい。ＩｎＰ系エミッタ１２０２の層が、ＲＥ−プニクタイド層１０６にわたって成長される。多孔性シリコン基板１６０２の第２の領域では、＜１１０＞１６１４の付加的エピツイストｃＲＥＯ層が、成長されてもよい。例えば、エピツイストｃＲＥＯ１６１４は、Ｇｄ１−ｙＥｒｙＯ３（０≦ｙ≦１）から成ってもよい。多孔性シリコン基板１６０２は、＜１００＞の配向を有するｐ型シリコン部分およびｎ型シリコン１６１８部分が、ｃＲＥＯ層１６１４と整合され得るように、ＰＩＮダイオードを追加されてもよい。
Ｅｒを組み込む、ｃＲＥＯ層１６１４が、ＩｎＰ系エミッタから放出される光の上方変換のために使用されてもよい。例えば、１５５０ｎｍの第１の波長１６０６における光１６０４は、エピツイストｃＲＥＯ層１６１４内のＥｒ原子１６１０によって、可視波長１６１２に変換されてもよい。このように、第２の波長１６１２における光は、シリコンダイオードによって検出されることができる。
図１７は、本明細書に説明されるある実施形態による、ペロブスカイトのためのエピツイストｃＲＥＯ層を成長させるための基板としての多孔性シリコンの使用を図示する、例示的ブロック図１７００を提供する。略図１７００は、＜１００＞の多孔性シリコン基板１０２を示す一方、基板の一部は、多孔性であるように修正される。多孔性シリコン部分は、異なる多孔率を有するように選択されてもよい。例えば、多孔性部分１７０４の第１の多孔率は、第１の波長を通過させるように選択されてもよく、多孔性部分１７０２の第２の多孔率は、第２の波長を通過させるように選択されてもよい。したがって、第１の波長における光が、例えば、図１６に図示されるように、エピツイストｃＲＥＯ１６１４における上方変換を介して、第２の波長に変換されると、第２の波長における変換された光は、多孔性部分１７０２を通して通過し得るが、多孔性部分９０４において反射され得る。第１の波長または第２の波長における光は、２つの波長がｃＲＥＯ１６１４またはＰＩＮダイオード（例えば、ｎ型シリコン１６１８）の中に戻るように反射され得るため、ｃＲＥＯ層１６１４において回収されることができる。
Ｓｉ系多孔性部分１７０２および１７０４は、シリコンウエハ内のｎ型シリコン４１４と整合され得る。多孔性部分１７０２および１７０４は、分布Ｂｒａｇｇ反射器（ＤＢＲ）を形成してもよい。種々の実施形態では、多孔性シリコン部分１７０２および１７０４の領域は、基板上に成長される任意の元素の真下に設置されてもよい。多孔性Ｓｉ ＤＢＲのさらなる集積および実装は、２０１８年１月１８日に出願された共同所有および同時係属中の米国仮出願第６２／６１８，９８５号（参照することによって明示的に全体として本明細書に組み込まれる）に見出されることができる。
図１８Ａ−Ｃは、本明細書に説明されるある実施形態による、ＲＥＯ緩衝材の中への変調器および１つ以上の導波管の集積を図示する、例示的ブロック図を提供する。図１８Ａでは、略図１８００ａは、断面「Ｘ」における平面図１８０４の断面図を示す。略図１８２０では、第１のエピタキシャル金属１８０６、変調された光学経路１８０８、および第２の金属層１８１０の第１のスタックが、シリコン基板１０２にわたって成長される、ＲＥＯ層１０４の上部の第１の領域に成長されてもよい。導波管１８１２は、ＲＥＯ層１０４の上部の空間的に分離された第２の領域に成長されてもよい。クラッディング材料１８０２が、第１のスタックと第２のスタックとの間の空間の周囲に巻装し、その中を充填するために使用されてもよい。具体的には、第１のスタックまたは第２のスタックのいずれかの屈折率が、クラッディング材料１８０２のクラッディング屈折率を上回るように選択される。ＲＥＯ（１１０）１０４の屈折率は、導波管１８１２のコア屈折率より小さくてもよい。１８２０に示される構造は、＜１００＞のシリコン基板上に形成され、これは、Ｓｉ電子機器との集積を可能にする。
層状構造１８００の平面図を図示する、略図１８０４では、光は、導波管１８１２を通して通過し得る一方、光は、２つのビームに***され、変調された光学経路１８０８を通して通過する。光の第１のビームは、変調された光学経路１８０８に進入し、光１８１４の第１の変調されたビームに変調され得る。光の第２のビームは、光学経路１８１６に進入し得る。いくつかの実施形態では、光１８１６の第２の変調されたビームに変調される。光１８１４および１８１６の２つの変調されたビームは、混合され、光１８１８の組み合わせられたビームを形成し得る。略図１８０４の「Ｘ」における断面図は、略図１８２０に類似し得る。
図１８Ｂにおける略図１８００ｂは、複数の導波管１８１２ａ、１８１２ｂ、および１８１２ｃが、ＲＥＯ層１０４上に集積され得ることを示す。例えば、複数の導波管は、受動的光機能、例えば、スプリッタ、コンバイナ、マルチプレクサ、デマルチプレクサ、スポットサイズコンバータ、および／または同等物の役割を果たし得る。
図１８Ｃにおける略図１８００ｃは、単一ウエハ上のＲＥＯ層１０４上の光および電子素子の集積の別の実施例を示す。例えば、ＲＥＯ層１０４の単一ウエハ上の選択的面積は、電子工学および光工学素子エピタキシのために使用されることができる。変調器、検出器、導波管、スプリッタ等の光素子は、１８０６、１８０８、および１８１０のスタックの中に集積されてもよい。電子ＦＥＴ１８２２等の電子素子は、同一ＲＥＯ層１０４の中に集積されてもよい。
図１９は、本明細書に説明されるある実施形態による、シリコン基板上への電子および光素子の集積を図示する、例示的ブロック図を提供する。図１８Ａに示されるように、光素子１９０２は、シリコン基板１０２の第１の領域に成長されてもよい。同様に、電子素子１９０４は、シリコン基板１０２の第２の領域に成長されてもよい。光素子は、エピツイストＲＥＯ層１０４、エピツイストＲＥＯ層１０４にわたるエピタキシャル金属層１８０６、エピタキシャル金属層１８０６にわたる変調された光学経路１８０８、および変調された光学経路１８０８にわたる金属層１８１０から成ってもよい。同様に、シリコン基板１０２の第２の非重複領域では、ＲＥ−プニクタイド層１０６は、シリコン基板１０２にわたって成長されてもよい。ＲＥ−プニクタイド層１０６は、基部として使用され、ＩＩＩ−Ｖ電子素子１９０６を成長させてもよい。このように、シリコン基板１０２は、光素子１９０２および電子素子１９０４の両方を同時に成長させることが可能である。
図２０は、ある実施形態による、エピタキシャル金属層を伴う、混合された電子／ＲＦ構造を示す、例示的略図２０００を提供する。構造２０００では、例えば、Ａｌ（Ｓｃ）Ｎ系無線周波数フィルタとしてのＡｌｘＳｃ１−ｘＮ（０≦ｘ≦１）から成る層２００４が、第１のスタック内のＲＥＯ層にわたって成長され、ＧａＡｓ２００６が、第２のスタック内の希土類プニクタイド層にわたって成長される。第１のスタック内では、＜１１１＞の配向を有するＲＥＯ層は、緩衝材として作用し、そこでは、付加的エピタキシャル金属層２００２およびＡｌｘＳｃ１−ｘＮ層２００４が、ＳＯＩ基板の＜１１１＞シリコン部分にわたって成長されることができる。第２のスタック内では、希土類プニクタイドは、ＧａＡｓ層２００６およびＧａＡｓ層２００６にわたってエピタキシャルに成長される任意の後続ＩＩＩ−Ｖ電力増幅器のための緩衝材として作用し得る。
図２１は、ある実施形態による、図２０に図示されるものに類似する層状構造内のシリコン基板上の２つの領域内の２つのスタック間に形成される、光学相互作用を示す、例示的略図２１００を提供する。具体的には、図２１に示されるように、第２のスタック内のＩＩＩ−Ｖ層から放出される光２１０３は、第１のスタック内のＲＥＯ層に到達し得、これは、ひいては、光を＜１１１＞の配向を有するシリコン層に通過させる。ＲＥＯ層２１２０では、上方変換が、光をＳＯＩ基板におけるＳｉダイオードのための検出可能波長に変換するために使用されてもよい。例えば、ＲＥＯ層２１０２では、希土類元素が、具体的波長における光２１０３を吸収し、光２１０６をより短い波長で再放出し得る。希土類元素の例示的オプションは、Ｅｒであってもよく、これは、１，５５０ｎｍの波長における光と相互作用し、次いで、光を９８０〜５３０ｎｍに及ぶ波長で生産する。Ｓｉ＜１１１＞層（例えば、図１における１０６に類似する）は、ダイオードとして作用し、より短い波長における再放出された光２１０６に応答し得る、ｐ−ｎ接合２１０４−２１０５を含有する。
図２２−２４は、ある実施形態による、図１−２１および２３−２７に図示されるものに類似する層状構造の異なる用途を示す、例示的レイアウト略図を提供する。図２２における略図２２００は、送受信機におけるＰＩＣチップレイアウトを示す。例えば、レーザ２２０８等の光素子、タップモニタ２２１０、電子吸収変調器（ＥＡＭ）２２１２、マルチモードインターフェース（ＭＭＩ）２２１３等の電子素子、および／または同等物が、図１−２１に示されるものと類似方法において、同一エピタキシャルプラットフォームの中に集積されてもよい。光素子および電子素子が、同一エピタキシャルプラットフォームを共有するため、回路チップのサイズまたは寸法は、小さくなり得、例えば、１つのファイバの中に多重化された４つのレーザのための１．５×２．５ｍｍチップ面積を伴う。
図２３における略図２３００および図２４における略図２４００は、図１に示されるものに類似する構造の反復を含む、図２２に示される回路レイアウト２２００を構築するための断面レイアウトの代替実施形態を示す。例えば、略図２３００は、位置「Ｘ」２２０２における回路チップ２２００の断面図を示し、（４つの）レーザ２２０８が、ＩＩＩ−Ｖ合金２３０４、２３０８、２３１２、および２３１６の（４つの）領域の中に集積され得る。表面用搭載部分２３１８（例えば、図２２における２２１３に対応する）は、成分がＰＩＣ上に設置されることを可能にする、酸化物の島状部であってもよく、近隣元素から電気的に隔離されてもよい。例えば、表面用搭載部分２３１８は、接続のためのエピ金属の層を含んでもよい。ＳＯＩ部分２３２０（例えば、図２２における２２０１に対応する）は、例えば、多孔性プロセスを使用した上流処理のために設計され、Ｓｉをｐ型Ｓｉに変換することによって、隣接するレーザを光学的に隔離／誘導するための領域であってもよい。
別の実施例に関して、略図２４００は、位置「Ｚ」２２０６における回路チップ２２００の断面図を示し、それぞれ、レーザ（例えば、２２０８）が、ＩＩＩ−Ｖ領域２４０４の中に集積され得、ＥＡＭ（例えば、２２１２）が、ＳｉＧｅＳｎ層２４０６の中に集積され得る。導波管（図２２には図示せず）が、＜１１１＞のシリコン層を使用して、２４０８に挿入されることができる。
図２５−２６は、ある実施形態による、図１０Ａに示される例示的構造１０００ａを形成するための例示的プロセス２５００−２６００を提供する。プロセス２５００は、ＳＯＩ基板を用いて、ステップ２５０２において開始し得る。例えば、ＳＯＩ基板は、図２において議論されるように、＜１００＞の第１のシリコン基板１０２と、ＳｉＯ２から成る絶縁体層２０２と、＜１１１＞の第２のシリコン層２０４とを含んでもよい。ステップ２５０４では、マスク２５１２が、ＳＯＩ基板の上部の領域に形成される。ステップ２５０６では、ＲＥＯ層２５１４が、マスク２５１２によってマスクされない領域において、ＳＯＩ基板上に成長されることができる。ステップ２５０８では、光素子（例えば、ＳｉＧｅＳｎ）が、ＲＥＯ層２５１４にわたって成長させることによって、構造の中に集積されてもよい。ステップ２５１０では、マスク２５１２は、除去され、ＳＯＩ基板上の以前にマスクされた利用可能な領域を暴露させてもよい。
図２６においてプロセス２６００を継続すると、ステップ２６０２では、ステップ２５１０の光素子を含む形成された第１のスタックを付加的処理ステップから保護し、第１のスタックを第２のスタックから分離させるために使用される、別のマスク２６１０が、ＳＯＩ基板上に形成される。ステップ２６０４では、ＳＯＩ基板は、絶縁体層および絶縁体層の上部の第２のシリコン層が、ウェルエッチング技法によって、除去され、マスク２６１０によって画定された領域と整合するように修正される。このように、元のシリコン基板１０２上の利用可能な領域は、暴露される。ステップ２６０６では、絶縁体層および第２のシリコン層は、マスク２６１０が、絶縁体層、第２のシリコン層、ＲＥＯ層、および光素子の形成された第１のスタックを、マスク２６１０の他側上の他の層の成長から分離する、遮蔽体を形成するように延在されるように、さらにサイズ調整される。したがって、元のシリコン基板１０２上でマスク２６１０によって分離される、暴露された利用可能な領域では、希土類プニクタイド層２６１４が、成長され、ＩＩＩ−Ｖ層２６１２が、希土類プニクタイド層２６１４にわたって成長される。ステップ２６０８では、マスク２６１０は、除去され、図１０Ａに図示されるものに類似する層状構造の２つのスタックが、シリコン基板１０２上に形成される。
図２５−２６では、層の２つのスタックが、シリコン基板１０２および／または１０２、１０４、および１０６を含む、ＳＯＩ基板から形成されることは、着目に値する。しかしながら、複数のスタックまたは層のスタックの複数の反復が、例えば、図２２−２３における回路レイアウトの断面図９００−１０００に示されるように、類似方法（例えば、プロセス２５００−２６００を繰り返すことによって）において形成され、光素子および電子素子のための共通エピタキシャルプラットフォームを形成することができる。
図２７は、ある実施形態による、図２５−２６に図示されるプロセスの間の異なる層をシリコン基板上に成長させるための異なる方法を示す、例示的略図２７０２および２７０６を提供する。いくつかの実施形態では、図２５におけるステップ２５０２でのＳＯＩウエハの製造に先立って、図２５における第１のシリコン基板１０２の一部は、多孔性部分２７０４が、基板上に成長される素子、例えば、多孔性部分２７０４の上部の希土類プニクタイドおよびＩｎＰと整合し、相互作用するように、多孔性シリコンプロセスを介して、多孔性部分２７０４を形成するように修正されてもよい。別の実施例では、図２５におけるステップ２５０６での任意の希土類系材料の堆積に先立って、第２のシリコンウエハ２０４の一部は、多孔性部分２７０８が、シリコン層上に成長される素子、例えば、ＲＥＯ層および光素子と整合し、相互作用するように、多孔性シリコンプロセスを介して、多孔性部分２７０８を形成するように修正されてもよい。
本明細書に説明されるように、「層」は、表面を被覆する、実質的に均一な材料の厚さを意味する。層は、連続的または不連続的（すなわち、材料の領域間に間隙を有する）のいずれかであることができる。例えば、層は、表面を完全または部分的に被覆する、または集合的に層を画定する、離散領域（すなわち、選択領域エピタキシを使用して形成される領域）に区画化されることができる。
「モノリシックに集積される」は、典型的には、表面上に配置される層を堆積させることによって、基板の表面上に形成されることを意味する。
「〜上に配置される」は、下層の材料または層の「上に存在する」を意味する。本層は、好適な表面を確保するために必要である、転位層等の中間層を含んでもよい。例えば、材料が、「基板上に配置される」ように説明される場合、これは、（１）材料が、基板と密着している、または（２）材料が、基板上に常駐する、１つ以上の転位層と接触していることのいずれかを意味し得る。
「単結晶」は、単位胞の実質的に１つのタイプのみを含む、結晶構造を意味する。しかしながら、単結晶層は、積層欠陥、転位、または他の一般的に発生する結晶欠陥等のいくつかの結晶欠陥を示し得る。
「単一ドメイン」は、単位胞の実質的に１つの構造のみと、その単位胞の実質的に１つの配向のみとを含む結晶構造を意味する。言い換えると、単一ドメイン結晶は、双ドメインまたは反位相ドメインを呈さない。
「単相」は、単結晶および単一ドメインの両方である、結晶構造を意味する。
「基板」は、その上に堆積層が形成される材料を意味する。例示的な基板は、限定ではないが、ウエハが均質な厚さの単結晶シリコンを含む、バルクシリコンウエハ、バルクシリコンハンドルウエハ上に配置される二酸化ケイ素の層上に配置されるシリコンの層を含む、シリコン・オン・インシュレータウエハ等の複合ウエハ、またはその上またはその中に素子が形成される基部層としての役割を果たす、任意の他の材料を含む。基板層およびバルク基板としての使用のための用途の機能として好適である、そのような他の材料の実施例は、限定ではないが、ゲルマニウム、アルミナ、ガリウム砒素、リン化インジウム、シリカ、二酸化ケイ素、ホウケイ酸ガラス、パイレックス（登録商標）ガラス、およびサファイアを含む。基板は、単一のバルクウエハまたは複数の副層を有してもよい。具体的には、シリコン基板は、複数の非連続的な多孔性部分を含んでもよい。複数の非連続的な多孔性部分は、異なる密度を有してもよく、水平に分散または垂直に層状にされてもよい。
「ミスカット基板」は、基板の結晶構造と関連付けられるものに対してある角度で配向される、表面結晶構造を含む、基板を意味する。例えば、６°のミスカットされた＜１００＞シリコンウエハは、＜１１０＞等の別の主結晶配向に向かって６°だけ＜１００＞の結晶配向に対して角度付けて切断されている、＜１００＞シリコンウエハを含む。典型的には、必ずしも全てではないが、ミスカットは、最大約２０°であるだろう。具体的に記載されない限り、語句「ミスカット基板」は、任意の主結晶配向を有する、ミスカットウエハを含む。すなわち、＜１１１＞ウエハは、＜０１１＞方向に向かってミスカットされ、＜１００＞ウエハは、＜１１０＞方向に向かってミスカットされ、＜０１１＞ウエハは、＜００１＞方向に向かってミスカットされる。
「半導体」は、絶縁体の伝導性と大部分の金属の伝導性との間の伝導性を有する、任意の固体物質を指す。例示的半導体層は、シリコンから構成される。半導体層は、単一のバルクウエハまたは複数の副層を含んでもよい。具体的には、シリコン半導体層は、複数の非連続的な多孔性部分を含んでもよい。複数の非連続的な多孔性部分は、異なる密度を有してもよく、水平に分散または垂直に層状にされてもよい。
「セミコンダクタ・オン・インシュレータ」は、単結晶半導体層と、単相誘電層と、基板とを含む、組成物を意味し、誘電層は、半導体層と基板との間に挿入される。本構造は、典型的には、単結晶シリコン基板と、非単相誘電層（例えば、アモルファス二酸化ケイ素等）と、単結晶シリコン半導体層とを含む、先行技術によるシリコン・オン・インシュレータ（「ＳＯＩ」）組成物を連想させる。先行技術によるＳＯＩウエハと本発明のセミコンダクタ・オン・インシュレータ組成物との間のいくつかの重要な差異は、以下である。
セミコンダクタ・オン・インシュレータ組成物は、単相形態を有する、誘電層を含む一方、ＳＯＩウエハは、含まない。事実上、典型的なＳＯＩウエハの絶縁体層は、均一な単結晶ではない。
セミコンダクタ・オン・インシュレータ組成物は、シリコン、ゲルマニウム、またはシリコンゲルマニウムの「活性」層を含む一方、先行技術によるＳＯＩウエハは、シリコン活性層を使用する。言い換えると、例示的セミコンダクタ・オン・インシュレータ組成物は、限定ではないが、シリコン・オン・インシュレータ、ゲルマニウム・オン・インシュレータ、およびシリコンゲルマニウム・オン・インシュレータを含む。
本明細書において第２の層「上に構成される」、「上に存在する」、またはそれ「にわたる」ものとして説明および／または描写される、第１の層は、第２の層に直接隣接することができる、または１つまたはそれを上回る介在層が、第１の層と第２の層との間に存在することができる。本明細書において「直接的に」第２の層または基板「上に存在する」またはそれ「にわたる」ものとして説明および／または描写される、第１の層は、可能性として第１の層の、第２の層または基板との混合に起因して形成し得る介在合金層以外の、存在する介在層を伴わない第２の層または基板に直接隣接する。加えて、本明細書において第２の層または基板「上に」、それ「にわたって」、「直接的にその上に」、または「直接的にそれにわたって」存在するものとして説明および／または描写される、第１の層は、第２の層または基板全体、または第２の層または基板の一部を被覆し得る。
基板は、層成長の間に基板ホルダ上に設置され、そのため、上面または上側表面は、基板ホルダから最も遠い基板または層の表面である一方、底部表面または下側表面は、基板ホルダに最も近い基板または層の表面である。本明細書に描写および説明される構造のうちのいずれかは、描写されるものの上方および／または下方に付加層を伴うより大きな構造の一部であることができる。明確化のために、本明細書における図は、これらの付加層を省略し得るが、これらの付加層は、開示された構造の一部であることができる。加えて、描写される構造は、本繰り返しが図内に描写されていない場合でも、その単位で繰り返されることができる。
上記の説明から、種々の手法が、本開示の範囲から逸脱することなく、本明細書に説明される概念の実装のために使用され得ることが明白である。説明される実施形態は、全ての点で、例証的であり、かつ制限的ではないと見なされるべきである。本明細書に説明される技法および構造は、本明細書に説明される特定の実施例に限定されるものではないが、本開示の範囲から逸脱することなく、他の実施例において実装され得ることもまた、理解されたい。同様に、動作は、図面内に特定の順序に描写されるが、これは、望ましい結果を達成するために、そのような動作が示される特定の順序または順次順序で実施されること、または図示される動作の全てが実施されることを要求するものではないことを理解されたい。

Claims (21)

  1. 層状構造であって、
    基板と、
    前記基板の第１の領域にわたるエピツイスト希土類酸化物層と、
    前記基板の第２の領域にわたる希土類プニクタイド層と
    を備え、
    前記第１の領域および前記第２の領域は、重複しない、層状構造。
  2. 前記基板は、（１００）の結晶配向を有するシリコン基板であり、
    前記エピツイスト希土類酸化物層は、（１１０）の結晶配向を有し、
    前記希土類プニクタイド層は、（１００）の結晶配向を有する、請求項１に記載の層状構造。
  3. 前記基板の第３の領域にわたる界面層であって、前記第３の領域は、前記第１の領域および前記第２の領域と別個であり、前記界面層は、二酸化ケイ素またはウエハ接合材料から成る、界面層と、
    前記界面層にわたるシリコン層と
    をさらに備える、請求項２に記載の層状構造。
  4. 前記シリコン層は、（１１１）の結晶配向を有し、前記層状構造はさらに、
    前記シリコン層にわたる（１１１）の結晶配向を有する希土類酸化物層
    を備える、請求項３に記載の層状構造。
  5. 前記シリコン層は、（１００）の結晶配向を有し、前記層状構造はさらに、
    前記シリコン層にわたる（１００）の結晶配向を有する別の希土類プニクタイド
    を備える、請求項３に記載の層状構造。
  6. 前記基板は、（１１１）の結晶配向を有するシリコン基板であり、前記層状構造はさらに、
    界面層にわたる（１００）の結晶配向を有する界面層およびシリコン層のスタックであって、前記スタックは、前記第１の領域および前記第２の領域を被覆し、前記基板と前記エピツイスト希土類酸化物層および前記希土類プニクタイド層との間にある、スタックと、
    希土類酸化物層であって、前記希土類酸化物層は、前記第１の領域または前記第２の領域と別個である前記基板の第３の領域にわたる（１１１）の結晶配向を有する、希土類酸化物層と
    を備える、請求項１に記載の層状構造。
  7. 前記基板および前記シリコン層のいずれかは、多孔性シリコン部分を含む、請求項２に記載の層状構造。
  8. 前記基板および前記シリコン層のいずれかは、第１の電気ドーピングタイプの第１の部分と、第２の電気ドーピングタイプの第２の部分とを備え、
    異なる電気ドーピングタイプの前記第１の部分および前記第２の部分は、付加的シリコンエピタキシャル層を前記基板または前記シリコン層に追加し、前記基板または前記シリコン層の電気ドーピングを変化させることによって生成される、請求項２に記載の層状構造。
  9. 前記基板は、（１００）の結晶配向を有するゲルマニウム基板である、請求項１に記載の層状構造。
  10. 前記基板は、（１００）の結晶配向を有するシリコン基板であり、前記層状構造はさらに、
    前記基板の第３の領域にわたる界面層であって、前記第３の領域は、前記第１の領域および前記第２の領域と別個である、界面層と、
    前記界面層にわたる（１００）の結晶配向を有するゲルマニウム層と
    を備える、請求項１に記載の層状構造。
  11. 前記エピツイスト希土類酸化物層、前記希土類プニクタイド層、および前記希土類酸化物層の場所は、相互交換可能である、請求項６に記載の層状構造。
  12. 別の界面層および別のシリコン層の別のスタックであって、直接、前記シリコン層にわたり、前記第１の領域および前記第２の領域のうちの１つと整合する、別のスタック
    をさらに備え、
    前記エピツイスト希土類酸化物層、前記希土類プニクタイド層、および前記希土類酸化物層のうちの１つは、他のシリコン層にわたって存在する、請求項１１に記載の層状構造。
  13. 前記エピツイスト希土類酸化物層、前記希土類プニクタイド層、および前記希土類酸化物層のうちの１つ以上のものの上側表面にわたるＩＩＩ−Ｖ素子、ＩＩＩ−Ｎ素子、酸化物光素子、電子素子、および無線周波数素子から成る群から選択される素子の組み合わせをさらに備える、請求項４に記載の層状構造。
  14. 前記素子の組み合わせはさらに、
    ペロブスカイト酸化物、ＢａＴｉＯ３系変調器、ＩｎＰ系エミッタ、ＩＩＩ−Ｎ高電子移動度トランジスタ、極性、非極性、または半極性ＩＩＩ−Ｎ素子、エピタキシャル金属、およびＳｃＳｃｘＡｌ１−ｘＮフィルタのうちの１つ以上のものを備える、請求項１３に記載の層状構造。
  15. 前記第１の領域と整合する前記エピツイスト希土類酸化物層にわたる、または、前記第３の領域と整合する前記希土類酸化物層にわたる、エピタキシャル金属層をさらに備える、請求項４に記載の層状構造。
  16. 前記基板は、前記基板の上側表面における前記第１の領域と整合するｎ型シリコンの一部を有するｐ型シリコン基板であり、前記層状構造はさらに、
    前記希土類プニクタイド層にわたるＩｎＰ系エミッタ
    を備え、
    前記エピツイスト希土類酸化物層は、Ｇｄ１−ｙＥｒｙＯ３から成り、前記エピツイスト希土類酸化物層におけるＥｒ原子は、前記ＩｎＰ系エミッタから放出される光波の第１の波長を前記ｎ型シリコンの部分によって検出可能な第２の波長に変換するように構成される、請求項２に記載の層状構造。
  17. 前記基板は、
    前記ｎ型シリコン部分の真下にあり、それと整合する第１の多孔性部分であって、前記第１の多孔性部分は、前記第２の波長を通過させる第１の分布Ｂｒａｇｇ反射器を形成する、第１の多孔性部分と、
    前記第１の多孔性部分の真下にあり、それと整合する第２の多孔性部分であって、前記第２の多孔性部分は、前記第１の波長を通過させる第２の分布Ｂｒａｇｇ反射器を形成する、第２の多孔性部分と
    を備える、請求項１６に記載の層状構造。
  18. 前記エピツイスト希土類酸化物層にわたる光素子と、
    前記希土類プニクタイド層にわたる電子素子と
    をさらに備える、請求項１に記載の層状構造。
  19. 前記光素子は、第１のエピタキシャル金属、変調器、および前記変調器にわたる第２のエピタキシャル金属のスタックであり、
    前記電子素子は、ＩＩＩ−Ｖ電界効果トランジスタである、請求項１８に記載の層状構造。
  20. 層状構造であって、
    基板と、
    前記基板にわたるエピツイスト希土類酸化物層と、
    第１のエピタキシャル金属、変調された光学経路を形成する層、および前記層にわたる第２のエピタキシャル金属のスタックであって、前記スタックは、前記エピツイスト希土類酸化物層上の第１の領域にわたる、スタックと、
    前記エピツイスト希土類酸化物層上の第２の領域にわたる導波管と
    を備える、層状構造。
  21. 前記エピツイスト希土類酸化物層、前記スタック、および前記導波管の少なくとも１つの側を巻装するクラッディング材料
    をさらに備え、
    前記変調された光学経路を形成する層または前記導波管に対応する第１の屈折率は、前記クラッディング材料に対応する第２の屈折率を上回る、請求項１９に記載の層状構造。
JP2020539781A 2018-01-19 2019-01-18 Ｒｅ系集積光および電子層状構造 Pending JP2021511540A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862619522P 2018-01-19 2018-01-19
US62/619,522 2018-01-19
US201862623354P 2018-01-29 2018-01-29
US62/623,354 2018-01-29
PCT/US2019/014201 WO2019143942A1 (en) 2018-01-19 2019-01-18 Re-based integrated photonic and electronic layered structures

Publications (1)

Publication Number Publication Date
JP2021511540A true JP2021511540A (ja) 2021-05-06

Family

ID=65324649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020539781A Pending JP2021511540A (ja) 2018-01-19 2019-01-18 Ｒｅ系集積光および電子層状構造

Country Status (6)

Country Link
US (1) US10605987B2 (ja)
EP (1) EP3718182A1 (ja)
JP (1) JP2021511540A (ja)
CN (1) CN111656627A (ja)
TW (1) TW201943072A (ja)
WO (1) WO2019143942A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11428962B2 (en) * 2017-08-22 2022-08-30 Rockley Photonics Limited Optical modulator and method of fabricating an optical modulator using rare earth oxide
US11054673B2 (en) 2018-05-11 2021-07-06 Raytheon Bbn Technologies Corp. Photonic devices
US10890712B2 (en) 2018-05-11 2021-01-12 Raytheon Bbn Technologies Corp. Photonic and electric devices on a common layer
US11378750B2 (en) * 2020-01-17 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium photodetector embedded in a multi-mode interferometer
EP3896850A1 (en) * 2020-04-14 2021-10-20 IQE plc Layered structure with regions of localized strain in crystalline rare earth oxides
WO2022180730A1 (ja) * 2021-02-25 2022-09-01 日本電信電話株式会社 光導波路
GB2606356A (en) * 2021-05-04 2022-11-09 Iqe Plc A layered structure
GB2622272A (en) * 2022-09-12 2024-03-13 Iqe Plc A semiconductor structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199451B2 (en) 2004-09-30 2007-04-03 Intel Corporation Growing [110] silicon on [001]-oriented substrate with rare-earth oxide buffer film
US8106381B2 (en) 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US20080217695A1 (en) 2007-03-05 2008-09-11 Translucent Photonics, Inc. Heterogeneous Semiconductor Substrate
US8846504B1 (en) 2013-11-08 2014-09-30 Translucent, Inc. GaN on Si(100) substrate using epi-twist
US9595805B2 (en) * 2014-09-22 2017-03-14 International Business Machines Corporation III-V photonic integrated circuits on silicon substrate
CN109690737A (zh) 2016-04-13 2019-04-26 Iqe公开有限公司 经由单晶ren和reo缓冲层在硅上形成的iii族半导体外延
EP3465744A1 (en) 2016-06-02 2019-04-10 IQE Plc. Rare earth pnictides for strain management

Also Published As

Publication number Publication date
EP3718182A1 (en) 2020-10-07
US20190227233A1 (en) 2019-07-25
US10605987B2 (en) 2020-03-31
CN111656627A (zh) 2020-09-11
TW201943072A (zh) 2019-11-01
WO2019143942A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
JP2021511540A (ja) Ｒｅ系集積光および電子層状構造
US11600532B2 (en) Integrated structure and manufacturing method thereof
US7135699B1 (en) Method and apparatus for growth of single-crystal rare-earth oxides, nitrides, and phosphides
US7418166B1 (en) Device and approach for integration of optical devices and waveguides therefor
JP6300240B2 (ja) 半導体デバイス
US9368579B2 (en) Selective area growth of germanium and silicon-germanium in silicon waveguides for on-chip optical interconnect applications
JP2000022128A (ja) 半導体発光素子、および光電子集積回路素子
US11201451B2 (en) Porous distributed Bragg reflectors for laser applications
US20160301192A1 (en) Iii-v lasers with integrated silicon photonic circuits
US11075498B2 (en) Method of fabricating an optoelectronic component
CN111883524B (zh) 一种基于硅基量子点光子器件单片集成的方法
Geng et al. High-speed InGaAs photodetectors by selective-area MOCVD toward optoelectronic integrated circuits
CN112290385A (zh) 多波长硅基iii-v族混合集成激光器阵列单元及制作方法
US11075307B2 (en) Compact electro-optical devices with laterally grown contact layers
CN111987585B (zh) 一种硅波导输出激光器
CN114188823A (zh) 无制冷抗反射InP基量子点/量子阱耦合EML外延片的制备方法
JP3406376B2 (ja) 化合物半導体装置の製造方法
Sabnis et al. Intimate monolithic integration of chip-scale photonic circuits
GB2507513A (en) Semiconductor device with epitaxially grown active layer adjacent an optically passive region
CN111630735B (zh) 用于激光器应用的多孔分布式布拉格反射器
US20230318263A1 (en) Optoelectronic device comprising a iii-v semiconductor membrane laser source forming a lateral p-i-n junction
EP3758046A1 (en) Method for combining silicon material and iii-v material, and associated device
WO2020237423A1 (zh) 硅波导输出激光器
Louderback et al. Three-dimensional integration of VCSEL-based optoelectronics
GB2586444A (en) An optoelectronic semiconductor device