JP2021197548A - Edge ring and plasma processing device - Google Patents

Abstract

To suppress the adhesion of a reaction product to the peripheral edge of the mounting surface on a mounting table of an object to be processed.SOLUTION: An edge ring provided on a stand so as to surround an object to be processed mounted on a mount surface of the stand includes a first ring portion having a surface lower than the mounting surface, and a second ring portion provided on the radial outer side of the first ring portion and having a surface at a position higher than the mounting surface, and the surface of the first ring portion has an uneven shape.SELECTED DRAWING: Figure 6

Description

本開示は、エッジリング及びプラズマ処理装置に関する。 The present disclosure relates to edge rings and plasma processing equipment.

特許文献１には、基板を静電吸着する静電チャックと、静電チャックの外周部に配置され、基板の周縁部を囲うように設けられるフォーカスリングと有する基板処理装置が開示されている。基板処理装置では、ウェハにプラズマ処理が行われる。 Patent Document 1 discloses a substrate processing apparatus having an electrostatic chuck that electrostatically attracts a substrate, a focus ring that is arranged on the outer peripheral portion of the electrostatic chuck and is provided so as to surround the peripheral portion of the substrate. In the substrate processing apparatus, plasma processing is performed on the wafer.

特開２０１７−５０５０９号公報Japanese Unexamined Patent Publication No. 2017-50509

本開示にかかる技術は、処理対象体の載置台において載置面の周縁部に反応生成物が付着するのを抑制する。 The technique according to the present disclosure suppresses the adhesion of reaction products to the peripheral edge of the mounting surface on the mounting table of the object to be treated.

本開示の一態様は、載置台の載置面に載置された処理対象体を囲むように前記載置台に設けられるエッジリングであって、前記載置面よりも低い位置に表面を有する第１のリング部と、前記第１のリング部の径方向外側に設けられ、且つ前記載置面よりも高い位置に表面を有する第２のリング部と、を備え、前記第１のリング部の表面は凹凸形状を有する。 One aspect of the present disclosure is an edge ring provided on the above-mentioned pedestal so as to surround the processing object placed on the pedestal on the pedestal, and has a surface at a position lower than the above-mentioned pedestal. The first ring portion includes a ring portion 1 and a second ring portion provided on the radial outer side of the first ring portion and having a surface at a position higher than the above-mentioned mounting surface. The surface has an uneven shape.

本開示によれば、処理対象体の載置台において載置面の周縁部に反応生成物が付着するのを抑制することができる。 According to the present disclosure, it is possible to prevent the reaction product from adhering to the peripheral portion of the mounting surface on the mounting table of the object to be treated.

従来のプラズマ処理装置において静電チャックとエッジリングに反応生成物（デポ）が付着する様子を示す説明図である。It is explanatory drawing which shows how the reaction product (depot) adheres to an electrostatic chuck and an edge ring in a conventional plasma processing apparatus. 本実施形態にかかるプラズマ処理装置の構成の概略を示す縦断面図である。It is a vertical sectional view which shows the outline of the structure of the plasma processing apparatus which concerns on this embodiment. 本実施形態にかかる静電チャック及びエッジリングの一部の構成の概略を示す縦断面図である。It is a vertical sectional view which shows the outline of the structure of a part of the electrostatic chuck and the edge ring which concerns on this embodiment. 本実施形態にかかる静電チャック及びエッジリングの構成の概略を示す平明図である。It is a plain view which shows the outline of the structure of the electrostatic chuck and the edge ring which concerns on this embodiment. 従来の比較例におけるデポの流れを示す説明図である。It is explanatory drawing which shows the flow of the depot in the conventional comparative example. 本実施形態におけるデポの流れを示す説明図である。It is explanatory drawing which shows the flow of the depot in this embodiment. 他の実施形態にかかる静電チャック及びエッジリングの一部の構成の概略を示す縦断面図である。It is a vertical sectional view which shows the outline of the structure of a part of the electrostatic chuck and the edge ring which concerns on other embodiment. 他の実施形態にかかる静電チャック及びエッジリングの構成の概略を示す平明図である。It is a plain drawing which shows the outline of the structure of the electrostatic chuck and the edge ring which concerns on other embodiment. 他の実施形態にかかる静電チャック及びエッジリングの一部の構成の概略を示す縦断面図である。It is a vertical sectional view which shows the outline of the structure of a part of the electrostatic chuck and the edge ring which concerns on other embodiment.

半導体デバイスの製造工程では、半導体ウェハ（以下、「ウェハ」という。）にプラズマ処理が行われる。プラズマ処理では、処理ガスを励起させることによりプラズマを生成し、当該プラズマによってウェハを処理する。 In the semiconductor device manufacturing process, a semiconductor wafer (hereinafter referred to as “wafer”) is subjected to plasma processing. In plasma processing, plasma is generated by exciting a processing gas, and the wafer is processed by the plasma.

プラズマ処理は、プラズマ処理装置で行われる。プラズマ処理装置は、一般的に、チャンバ、載置台、高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源を備える。一例では、高周波電源は、第１の高周波電源と第２の高周波電源を備える。第１の高周波電源は、チャンバ内のガスのプラズマを生成するために、第１の高周波電力を供給する。第２の高周波電源は、ウェハにイオンを引き組むために、バイアス用の第２の高周波電力を下部電極に供給する。チャンバはその内部空間を、プラズマが生成される処理空間として画成する。載置台は、チャンバ内に設けられている。載置台は、下部電極及び静電チャックを有する。静電チャックは下部電極上に設けられている。静電チャック上には、当該静電チャック上に載置されたウェハを囲むようにエッジリングが配置される。エッジリングは、ウェハに対するプラズマ処理の均一性を向上させるために設けられる。 The plasma processing is performed by the plasma processing apparatus. Plasma processing equipment generally includes a chamber, a mounting table, and a radio frequency (RF) power supply. In one example, the high frequency power supply comprises a first high frequency power supply and a second high frequency power supply. The first high frequency power supply supplies the first high frequency power to generate a plasma of gas in the chamber. The second high frequency power supply supplies a second high frequency power for bias to the lower electrode in order to attract ions to the wafer. The chamber defines its interior space as a processing space where plasma is generated. The mounting table is provided in the chamber. The mounting table has a lower electrode and an electrostatic chuck. The electrostatic chuck is provided on the lower electrode. An edge ring is arranged on the electrostatic chuck so as to surround the wafer placed on the electrostatic chuck. Edge rings are provided to improve the uniformity of plasma processing on the wafer.

具体的に、静電チャックと、静電チャックに載置されたウェハと、エッジリングとの位置関係は、例えば特許文献１に開示されているとおりである。すなわち、例えば図１に示すように静電チャック５００の中央部５０１は、ウェハＷの直径よりも小径に形成されており、ウェハＷが静電チャック５００のウェハ載置面５０１ａに載置されたときに、ウェハＷの周縁部が静電チャック５００の中央部５０１から張り出すようになっている。エッジリング５１０は、ウェハ載置面５０１ａに載置されたウェハＷを囲むように設けられる。エッジリング５１０には、段部が形成されており、内周側の第１のリング部５１１の表面５１１ａはウェハ載置面５０１ａより低く、外周側の第２のリング部５１２の表面５１２ａはウェハ載置面５０１ａより高く形成されている。すなわち、第１のリング部５１１は、静電チャック５００の中央部５０１から張り出したウェハＷの周縁部の下方側にもぐり込むように形成されている。 Specifically, the positional relationship between the electrostatic chuck, the wafer mounted on the electrostatic chuck, and the edge ring is as disclosed in, for example, Patent Document 1. That is, for example, as shown in FIG. 1, the central portion 501 of the electrostatic chuck 500 is formed to have a diameter smaller than the diameter of the wafer W, and the wafer W is placed on the wafer mounting surface 501a of the electrostatic chuck 500. Occasionally, the peripheral edge of the wafer W projects from the central portion 501 of the electrostatic chuck 500. The edge ring 510 is provided so as to surround the wafer W mounted on the wafer mounting surface 501a. A step portion is formed on the edge ring 510, the surface 511a of the first ring portion 511 on the inner peripheral side is lower than the wafer mounting surface 501a, and the surface 512a of the second ring portion 512 on the outer peripheral side is a wafer. It is formed higher than the mounting surface 501a. That is, the first ring portion 511 is formed so as to go under the peripheral portion of the wafer W protruding from the central portion 501 of the electrostatic chuck 500.

プラズマ処理においては、図１（ａ）に示すようにウェハＷ、静電チャック５００、及びエッジリング５１０で囲まれた隙間Ｇに、反応生成物Ｄ（デポＤ）が回り込み、静電チャック５００やエッジリング５１０に付着する場合がある。この際、静電チャック５００では、中央部５０１の上端において面取りされた上端周縁部５０１ｂにデポＤが付着する。また、エッジリング５１０では、第１のリング部５１１の表面５１１ａにデポＤが付着する。 In the plasma processing, as shown in FIG. 1A, the reaction product D (depot D) wraps around the gap G surrounded by the wafer W, the electrostatic chuck 500, and the edge ring 510, and the electrostatic chuck 500 or the like. It may adhere to the edge ring 510. At this time, in the electrostatic chuck 500, the depot D adheres to the upper end peripheral edge portion 501b chamfered at the upper end portion of the central portion 501. Further, in the edge ring 510, the depot D adheres to the surface 511a of the first ring portion 511.

例えば静電チャック５００とエッジリング５１０の温度が同じであれば、デポＤの付着量は、ウェハＷの周縁部からの水平距離で決まる。すなわち、かかる場合、隙間Ｇに進入したデポＤは、先ず第１のリング部５１１の表面５１１ａに付着し、上端周縁部５０１ｂへの付着量は少なくなる。 For example, if the temperatures of the electrostatic chuck 500 and the edge ring 510 are the same, the amount of adhesion of the depot D is determined by the horizontal distance from the peripheral edge of the wafer W. That is, in such a case, the depot D that has entered the gap G first adheres to the surface 511a of the first ring portion 511, and the amount of adhesion to the upper end peripheral portion 501b is reduced.

しかしながら、静電チャック５００は後述するように冷媒によって冷却されており、その温度が低い。一方、エッジリング５１０はプラズマに曝されるため、静電チャック５００よりも温度が高い。そうすると、デポＤは温度が低い方に付着しやすい性質を有するため、上端周縁部５０１ｂに多く付着する。しかも、上端周縁部５０１ｂに付着したデポＤは、除去されにくい。 However, the electrostatic chuck 500 is cooled by the refrigerant as described later, and its temperature is low. On the other hand, since the edge ring 510 is exposed to plasma, the temperature is higher than that of the electrostatic chuck 500. Then, since the depot D has a property of easily adhering to the lower temperature side, a large amount of the depot D adheres to the upper end peripheral portion 501b. Moreover, the depot D adhering to the upper end peripheral portion 501b is difficult to remove.

その後、プラズマ処理が終了し、図１（ｂ）に示すようにウェハＷを静電チャック５００から上昇させて搬出する際、上端周縁部５０１ｂに付着したデポＤが、応力等によって剥離する場合がある。剥離したデポＤが静電チャック５００のウェハ載置面５０１ａに付着すると、静電チャック５００によるウェハＷの吸着不良を引き起こしてしまう。 After that, when the plasma treatment is completed and the wafer W is lifted from the electrostatic chuck 500 and carried out as shown in FIG. 1 (b), the depot D adhering to the upper end peripheral portion 501b may be peeled off due to stress or the like. be. If the peeled depot D adheres to the wafer mounting surface 501a of the electrostatic chuck 500, it causes poor adsorption of the wafer W by the electrostatic chuck 500.

ここで、所望数のウェハＷに対するプラズマ処理が終了すると、載置台にウェハＷが載置されていない状態で、静電チャック５００やエッジリング５１０に対してドライクリーニングが行われ、デポＤが除去される。例えば、このドライクリーニングでは、酸素ガスを励起させてプラズマを生成することにより、デポＤを除去する。しかしながら、エッジリング５１０は温度が高いため、当該エッジリング５１０に付着したデポＤはドライクリーニングで除去できるが、静電チャック５００は温度が低いため、上端周縁部５０１ｂに付着したデポＤはドライクリーニングでも除去しきれない場合がある。そうすると、上述したように上端周縁部５０１ｂに付着したデポＤがウェハＷの搬出時に剥離してしまう。 Here, when the plasma treatment for the desired number of wafers W is completed, the electrostatic chuck 500 and the edge ring 510 are dry-cleaned with the wafers W not mounted on the mounting table, and the depot D is removed. Will be done. For example, in this dry cleaning, the depot D is removed by exciting oxygen gas to generate plasma. However, since the temperature of the edge ring 510 is high, the depot D adhering to the edge ring 510 can be removed by dry cleaning, but since the temperature of the electrostatic chuck 500 is low, the depot D adhering to the upper end peripheral portion 501b is dry-cleaned. However, it may not be completely removed. Then, as described above, the depot D adhering to the upper end peripheral portion 501b will be peeled off when the wafer W is carried out.

また近年、プラズマ処理装置に関するクリーニング間平均時間（ＭＴＢＣ：Ｍｅａｎ Ｔｉｍｅ Ｂｅｔｗｅｅｎ Ｃｌｅａｎｉｎｇ）、すなわち、あるクリーニングから次回のクリーニングまでの平均時間の改善が課題となっている。このＭＴＢＣを改善するにあたっては、特に上述した、静電チャック５００の上端周縁部５０１ｂに付着したデポＤのクリーニングが大きな要因を占める。このクリーニング時間を短縮することができれば、スループットを向上させるだけでなく、プラズマ処理装置のパーツの消耗を低減させることができ、その結果、さらなるＭＴＢＣの延長につながる。 Further, in recent years, improvement of the mean time between cleanings (MTBC: Mean Time Between Cleaning), that is, the average time from one cleaning to the next cleaning has become an issue. In improving this MTBC, cleaning of the depot D adhering to the upper end peripheral edge portion 501b of the electrostatic chuck 500, which has been described above, is a major factor. If this cleaning time can be shortened, not only the throughput can be improved, but also the consumption of parts of the plasma processing apparatus can be reduced, and as a result, the MTBC can be further extended.

本開示にかかる技術は、処理対象体の載置台において載置面の周縁部（静電チャックの上端周縁部）に反応生成物（デポ）が付着するのを抑制する。以下、本実施形態にかかるプラズマ処理装置及びエッジリングについて、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。 The technique according to the present disclosure suppresses the adhesion of reaction products (depots) to the peripheral edge of the mounting surface (the peripheral edge of the upper end of the electrostatic chuck) on the mounting table of the object to be processed. Hereinafter, the plasma processing apparatus and the edge ring according to the present embodiment will be described with reference to the drawings. In the present specification and the drawings, the elements having substantially the same functional configuration are designated by the same reference numerals, so that duplicate description will be omitted.

＜プラズマ処理装置＞
先ず、本実施形態にかかるプラズマ処理装置について説明する。図２は、プラズマ処理装置１の構成の概略を示す縦断面図である。プラズマ処理装置１は、容量結合型のプラズマ処理装置である。プラズマ処理装置１では、処理対象体としてのウェハＷに対してプラズマ処理を行う。プラズマ処理は特に限定されるものではないが、例えばエッチング処理、成膜処理、拡散処理等が行われる。 <Plasma processing equipment>
First, the plasma processing apparatus according to the present embodiment will be described. FIG. 2 is a vertical sectional view showing an outline of the configuration of the plasma processing apparatus 1. The plasma processing device 1 is a capacitive coupling type plasma processing device. In the plasma processing apparatus 1, plasma processing is performed on the wafer W as a processing target. The plasma treatment is not particularly limited, but for example, an etching treatment, a film forming treatment, a diffusion treatment and the like are performed.

図２に示すようにプラズマ処理装置１は、略円筒形状のチャンバ１０を有している。チャンバ１０は、その内部においてプラズマが生成される処理空間Ｓを画成する。チャンバ１０は、例えばアルミニウムから構成されている。チャンバ１０は接地電位に接続されている。チャンバ１０の内壁面、すなわち、処理空間Ｓを画成する壁面には、耐プラズマ性を有する膜が形成されている。この膜は、陽極酸化処理によって形成された膜、又は、酸化イットリウムから形成された膜といったセラミック製の膜であり得る。 As shown in FIG. 2, the plasma processing apparatus 1 has a chamber 10 having a substantially cylindrical shape. The chamber 10 defines a processing space S in which plasma is generated. The chamber 10 is made of, for example, aluminum. Chamber 10 is connected to the ground potential. A plasma-resistant film is formed on the inner wall surface of the chamber 10, that is, the wall surface defining the processing space S. This film may be a ceramic film such as a film formed by anodizing or a film formed from yttrium oxide.

チャンバ１０の内部には、ウェハＷを載置する載置台１１が収容されている。載置台１１は、下部電極１２及び静電チャック１３を有している。また、載置台１１には、当該載置台１１に載置されたウェハＷを囲むようにエッジリング１４が設けられている。なお、下部電極１２の下面側には、例えばアルミニウムから構成される電極プレート（図示せず）が設けられていてもよい。 A mounting table 11 on which the wafer W is mounted is housed inside the chamber 10. The mounting table 11 has a lower electrode 12 and an electrostatic chuck 13. Further, the mounting table 11 is provided with an edge ring 14 so as to surround the wafer W mounted on the mounting table 11. An electrode plate (not shown) made of, for example, aluminum may be provided on the lower surface side of the lower electrode 12.

下部電極１２は、導電性の金属、例えばアルミニウム等で構成されており、略円板形状を有している。 The lower electrode 12 is made of a conductive metal such as aluminum and has a substantially disk shape.

下部電極１２の内部には、冷媒流路１５ａが形成されている。冷媒流路１５ａには、チャンバ１０の外部に設けられたチラーユニット（図示せず）から冷媒入口配管１５ｂを介して冷媒が供給される。冷媒流路１５ａに供給された冷媒は、冷媒出口流路１５ｃを介してチラーユニットに戻るようになっている。冷媒流路１５ａの中に冷媒、例えば冷却水等を循環させることにより、静電チャック１３、エッジリング１４、及びウェハＷを所望の温度に冷却することができる。 A refrigerant flow path 15a is formed inside the lower electrode 12. Refrigerant is supplied to the refrigerant flow path 15a from a chiller unit (not shown) provided outside the chamber 10 via the refrigerant inlet pipe 15b. The refrigerant supplied to the refrigerant flow path 15a returns to the chiller unit via the refrigerant outlet flow path 15c. By circulating a refrigerant such as cooling water in the refrigerant flow path 15a, the electrostatic chuck 13, the edge ring 14, and the wafer W can be cooled to a desired temperature.

静電チャック１３は、下部電極１２上に設けられている。静電チャック１３は、ウェハＷとエッジリング１４の両方を静電力により吸着保持可能に構成された部材である。静電チャック１３は、外周部の上面に比べて中央部の上面が高く形成されている。静電チャック１３の中央部の上面は、ウェハＷが載置されるウェハ載置面となり、静電チャック１３の外周部の上面は、エッジリング１４が載置されるエッジリング載置面となる。なお、静電チャック１３の構成の詳細については後述する。 The electrostatic chuck 13 is provided on the lower electrode 12. The electrostatic chuck 13 is a member configured to be able to attract and hold both the wafer W and the edge ring 14 by electrostatic force. The electrostatic chuck 13 is formed so that the upper surface of the central portion is higher than the upper surface of the outer peripheral portion. The upper surface of the central portion of the electrostatic chuck 13 is the wafer mounting surface on which the wafer W is mounted, and the upper surface of the outer peripheral portion of the electrostatic chuck 13 is the edge ring mounting surface on which the edge ring 14 is mounted. .. The details of the configuration of the electrostatic chuck 13 will be described later.

静電チャック１３の内部において中央部には、ウェハＷを吸着保持するための第１の電極１６ａが設けられている。静電チャック１３の内部において外周部には、エッジリング１４を吸着保持するための第２の電極１６ｂが設けられている。静電チャック１３は、絶縁材料からなる絶縁材の間に電極１６ａ、１６ｂを挟んだ構成を有する。 A first electrode 16a for sucking and holding the wafer W is provided at the center of the inside of the electrostatic chuck 13. Inside the electrostatic chuck 13, a second electrode 16b for sucking and holding the edge ring 14 is provided on the outer peripheral portion. The electrostatic chuck 13 has a configuration in which electrodes 16a and 16b are sandwiched between insulating materials made of an insulating material.

第１の電極１６ａには、直流電源（図示せず）からの直流電圧が印加される。これにより生じる静電力により、静電チャック１３の中央部の上面にウェハＷが吸着保持される。同様に、第２の電極１６ｂには、直流電源（図示せず）からの直流電圧が印加される。これにより生じる静電力により、静電チャック１３の外周部の上面にエッジリング１４が吸着保持される。 A DC voltage from a DC power source (not shown) is applied to the first electrode 16a. Due to the electrostatic force generated by this, the wafer W is adsorbed and held on the upper surface of the central portion of the electrostatic chuck 13. Similarly, a DC voltage from a DC power source (not shown) is applied to the second electrode 16b. Due to the electrostatic force generated by this, the edge ring 14 is attracted and held on the upper surface of the outer peripheral portion of the electrostatic chuck 13.

エッジリング１４は、静電チャック１３の中央部のウェハ載置面に載置されたウェハＷを囲むように配置される、環状部材である。エッジリング１４は、プラズマ処理の均一性を向上させるために設けられる。このため、エッジリング１４は、プラズマ処理に応じて適宜選択される材料から構成されており、例えば石英やＳｉ、ＳｉＣ等から構成され得る。なお、このエッジリング１４の構成の詳細については後述する。 The edge ring 14 is an annular member arranged so as to surround the wafer W mounted on the wafer mounting surface at the center of the electrostatic chuck 13. The edge ring 14 is provided to improve the uniformity of plasma processing. Therefore, the edge ring 14 is made of a material appropriately selected according to the plasma treatment, and may be made of, for example, quartz, Si, SiC, or the like. The details of the configuration of the edge ring 14 will be described later.

以上のように構成された載置台１１は、チャンバ１０の底部に設けられた略円筒形状の支持部材１７に締結される。支持部材１７は、例えばセラミックや石英等の絶縁体により構成される。 The mounting table 11 configured as described above is fastened to a substantially cylindrical support member 17 provided at the bottom of the chamber 10. The support member 17 is made of an insulator such as ceramic or quartz.

なお、図示は省略するが、載置台１１は、静電チャック１３、エッジリング１４、及びウェハＷのうち少なくとも１つを所望の温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、流路、又はこれらの組み合わせを含んでもよい。流路には、冷媒、伝熱ガスのような温調流体が流れる。 Although not shown, the mounting table 11 may include a temperature control module configured to adjust at least one of the electrostatic chuck 13, the edge ring 14, and the wafer W to a desired temperature. The temperature control module may include a heater, a flow path, or a combination thereof. A temperature control fluid such as a refrigerant or a heat transfer gas flows through the flow path.

プラズマ処理装置１は、第１の高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源２０、第２の高周波電源２１、第１の整合器２２、及び第２の整合器２３をさらに有している。第１の高周波電源２０と第２の高周波電源２１はそれぞれ、第１の整合器２２及び第２の整合器２３を介して、下部電極１２に接続されている。 The plasma processing apparatus 1 further includes a first high frequency (RF: Radio Frequency) power supply 20, a second high frequency power supply 21, a first matching unit 22, and a second matching unit 23. The first high frequency power supply 20 and the second high frequency power supply 21 are connected to the lower electrode 12 via the first matching unit 22 and the second matching unit 23, respectively.

第１の高周波電源２０は、プラズマ発生用の高周波電力を発生する電源である。第１の高周波電源２０からは２７ＭＨｚ〜１００ＭＨｚの周波数であってよく、一例においては４０ＭＨｚの高周波電力ＨＦが下部電極１２に供給される。第１の整合器２２は、第１の高周波電源２０の出力インピーダンスと負荷側（下部電極１２側）の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源２０は、下部電極１２に電気的に接続されていなくてもよく、第１の整合器２２を介して上部電極であるシャワーヘッド３０に接続されていてもよい。 The first high frequency power source 20 is a power source that generates high frequency power for plasma generation. The frequency may be 27 MHz to 100 MHz from the first high frequency power supply 20, and in one example, a high frequency power HF of 40 MHz is supplied to the lower electrode 12. The first matching unit 22 has a circuit for matching the output impedance of the first high frequency power supply 20 with the input impedance on the load side (lower electrode 12 side). The first high frequency power supply 20 may not be electrically connected to the lower electrode 12, but may be connected to the shower head 30 which is the upper electrode via the first matching unit 22.

第２の高周波電源２１は、ウェハＷにイオンを引き込むための高周波電力（高周波バイアス電力）ＬＦを発生して、当該高周波電力ＬＦを下部電極１２に供給する。高周波電力ＬＦの周波数は、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数であってよく、一例においては４００ｋＨｚである。第２の整合器２３は、第２の高周波電源２１の出力インピーダンスと負荷側（下部電極１２側）の入力インピーダンスを整合させるための回路である。なお、第２の高周波電源２１に代えて、ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）パルス生成部を用いてもよい。 The second high-frequency power supply 21 generates high-frequency power (high-frequency bias power) LF for drawing ions into the wafer W, and supplies the high-frequency power LF to the lower electrode 12. The frequency of the high frequency power LF may be a frequency in the range of 400 kHz to 13.56 MHz, and in one example, it is 400 kHz. The second matching unit 23 is a circuit for matching the output impedance of the second high-frequency power supply 21 with the input impedance on the load side (lower electrode 12 side). A DC (Direct Current) pulse generation unit may be used instead of the second high frequency power supply 21.

載置台１１の上方には、載置台１１と対向するように、シャワーヘッド３０が設けられている。シャワーヘッド３０は、処理空間Ｓに面して配置される電極板３１、及び電極板３１の上方に設けられる電極支持体３２を有している。電極板３１は、下部電極１２と一対の上部電極として機能する。後述するように第１の高周波電源２０が下部電極１２に電気的に接続されている場合には、シャワーヘッド３０は、接地電位に接続される。なお、シャワーヘッド３０は、絶縁性遮蔽部材３３を介して、チャンバ１０の上部（天井面）に支持されている。 A shower head 30 is provided above the mounting table 11 so as to face the mounting table 11. The shower head 30 has an electrode plate 31 arranged facing the processing space S, and an electrode support 32 provided above the electrode plate 31. The electrode plate 31 functions as a pair of upper electrodes with the lower electrode 12. When the first high frequency power supply 20 is electrically connected to the lower electrode 12 as described later, the shower head 30 is connected to the ground potential. The shower head 30 is supported on the upper part (ceiling surface) of the chamber 10 via the insulating shielding member 33.

電極板３１には、後述のガス拡散室３２ａから送られる処理ガスを処理空間Ｓに供給するための複数のガス噴出口３１ａが形成されている。電極板３１は、例えば、発生するジュール熱の少ない低い電気抵抗率を有する導電体又は半導体から構成される。 The electrode plate 31 is formed with a plurality of gas outlets 31a for supplying the processing gas sent from the gas diffusion chamber 32a, which will be described later, to the processing space S. The electrode plate 31 is made of, for example, a conductor or a semiconductor having a low electrical resistivity with little Joule heat generated.

電極支持体３２は、電極板３１を着脱自在に支持するものである。電極支持体３２は、例えばアルミニウム等の導電性材料の表面に耐プラズマ性を有する膜が形成された構成を有している。この膜は、陽極酸化処理によって形成された膜、又は、酸化イットリウムから形成された膜といったセラミック製の膜であり得る。電極支持体３２の内部には、ガス拡散室３２ａが形成されている。ガス拡散室３２ａからは、ガス噴出口３１ａに連通する複数のガス流通孔３２ｂが形成されている。また、ガス拡散室３２ａには、後述するガス供給管４３に接続されるガス導入孔３２ｃが形成されている。 The electrode support 32 supports the electrode plate 31 in a detachable manner. The electrode support 32 has a structure in which a plasma-resistant film is formed on the surface of a conductive material such as aluminum. This film may be a ceramic film such as a film formed by anodizing or a film formed from yttrium oxide. A gas diffusion chamber 32a is formed inside the electrode support 32. From the gas diffusion chamber 32a, a plurality of gas flow holes 32b communicating with the gas outlet 31a are formed. Further, the gas diffusion chamber 32a is formed with a gas introduction hole 32c connected to a gas supply pipe 43 described later.

また、電極支持体３２には、ガス拡散室３２ａに処理ガスを供給するガス供給源群４０が、流量制御機器群４１、バルブ群４２、ガス供給管４３、ガス導入孔３２ｃを介して接続されている。 Further, a gas supply source group 40 for supplying the processing gas to the gas diffusion chamber 32a is connected to the electrode support 32 via a flow rate control device group 41, a valve group 42, a gas supply pipe 43, and a gas introduction hole 32c. ing.

ガス供給源群４０は、プラズマ処理に必要な複数種のガス供給源を有している。流量制御機器群４１は複数の流量制御器を含み、バルブ群４２は複数のバルブを含んでいる。流量制御機器群４１の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。プラズマ処理装置１においては、ガス供給源群４０から選択された一以上のガス供給源からの処理ガスが、流量制御機器群４１、バルブ群４２、ガス供給管４３、ガス導入孔３２ｃを介してガス拡散室３２ａに供給される。そして、ガス拡散室３２ａに供給された処理ガスは、ガス流通孔３２ｂ、ガス噴出口３１ａを介して、処理空間Ｓ内にシャワー状に分散されて供給される。 The gas supply source group 40 has a plurality of types of gas supply sources necessary for plasma treatment. The flow rate control device group 41 includes a plurality of flow rate controllers, and the valve group 42 includes a plurality of valves. Each of the plurality of flow rate controllers in the flow rate control device group 41 is a mass flow controller or a pressure control type flow rate controller. In the plasma processing apparatus 1, the processing gas from one or more gas supply sources selected from the gas supply source group 40 passes through the flow rate control device group 41, the valve group 42, the gas supply pipe 43, and the gas introduction hole 32c. It is supplied to the gas diffusion chamber 32a. Then, the processing gas supplied to the gas diffusion chamber 32a is dispersed and supplied in a shower shape in the processing space S via the gas flow hole 32b and the gas ejection port 31a.

プラズマ処理装置１には、チャンバ１０の内壁に沿ってデポシールド５０が着脱自在に設けられている。デポシールド５０は、チャンバ１０の内壁にデポが付着することを抑制するものであり、例えばアルミニウム材に酸化イットリウム等のセラミックスを被覆することにより構成される。また同様に、デポシールド５０に対向する面であって、支持部材１７の外周面には、デポシールド５１が、着脱自在に設けられている。 The plasma processing apparatus 1 is provided with a depot shield 50 detachably provided along the inner wall of the chamber 10. The depot shield 50 suppresses the adhesion of the depot to the inner wall of the chamber 10, and is configured by, for example, coating an aluminum material with ceramics such as yttrium oxide. Similarly, a depot shield 51 is detachably provided on the outer peripheral surface of the support member 17, which is a surface facing the depot shield 50.

チャンバ１０の底部であって、チャンバ１０の内壁と支持部材１７との間には、バッフルプレート５２が設けられている。バッフルプレート５２は、例えばアルミニウム材に酸化イットリウム等のセラミックスを被覆することにより構成される。バッフルプレート５２には、複数の貫通孔が形成されている。処理空間Ｓは当該バッフルプレート５２を介して排気口５３に連通されている。排気口５３には例えば真空ポンプ等の排気装置５４が接続され、当該排気装置５４により処理空間Ｓ内を減圧可能に構成されている。 A baffle plate 52 is provided at the bottom of the chamber 10 between the inner wall of the chamber 10 and the support member 17. The baffle plate 52 is configured by, for example, coating an aluminum material with ceramics such as yttrium oxide. A plurality of through holes are formed in the baffle plate 52. The processing space S communicates with the exhaust port 53 via the baffle plate 52. An exhaust device 54 such as a vacuum pump is connected to the exhaust port 53, and the exhaust device 54 is configured to be able to reduce the pressure in the processing space S.

また、チャンバ１０の側壁にはウェハＷの搬入出口５５が形成され、当該搬入出口５５はゲートバルブ５６により開閉可能となっている。 Further, a wafer W carry-in outlet 55 is formed on the side wall of the chamber 10, and the carry-in outlet 55 can be opened and closed by a gate valve 56.

以上のプラズマ処理装置１には、制御部６０が設けられている。制御部６０は、例えばＣＰＵやメモリ等を備えたコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、プラズマ処理装置１におけるプラズマ処理を制御するプログラムが格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から制御部６０にインストールされたものであってもよい。 The plasma processing apparatus 1 described above is provided with a control unit 60. The control unit 60 is, for example, a computer equipped with a CPU, a memory, or the like, and has a program storage unit (not shown). A program for controlling plasma processing in the plasma processing device 1 is stored in the program storage unit. The program may be recorded on a storage medium readable by a computer and may be installed on the control unit 60 from the storage medium.

＜プラズマ処理方法＞
次に、以上のように構成されたプラズマ処理装置１を用いて行われるプラズマ処理について説明する。 <Plasma processing method>
Next, the plasma processing performed by using the plasma processing apparatus 1 configured as described above will be described.

先ず、チャンバ１０の内部にウェハＷを搬入し、静電チャック１３上にウェハＷを載置する。その後、静電チャック１３の第１の電極１６ａに直流電圧を印加することにより、ウェハＷはクーロン力によって静電チャック１３に静電吸着され、保持される。また、ウェハＷの搬入後、排気装置５４によってチャンバ１０の内部を所望の真空度まで減圧する。 First, the wafer W is carried into the chamber 10 and the wafer W is placed on the electrostatic chuck 13. After that, by applying a DC voltage to the first electrode 16a of the electrostatic chuck 13, the wafer W is electrostatically attracted to and held by the electrostatic chuck 13 by Coulomb force. Further, after the wafer W is carried in, the inside of the chamber 10 is depressurized to a desired degree of vacuum by the exhaust device 54.

次に、ガス供給源群４０からシャワーヘッド３０を介して処理空間Ｓに処理ガスを供給する。また、第１の高周波電源２０によりプラズマ生成用の高周波電力ＨＦを下部電極１２に供給し、処理ガスを励起させて、プラズマを生成する。この際、第２の高周波電源２１によりイオン引き込み用の高周波電力ＬＦを供給してもよい。そして、生成されたプラズマの作用によって、ウェハＷにプラズマ処理が施される。 Next, the processing gas is supplied from the gas supply source group 40 to the processing space S via the shower head 30. Further, the high frequency power HF for plasma generation is supplied to the lower electrode 12 by the first high frequency power source 20, and the processing gas is excited to generate plasma. At this time, the high frequency power LF for ion attraction may be supplied by the second high frequency power supply 21. Then, the wafer W is subjected to plasma treatment by the action of the generated plasma.

プラズマ処理を終了する際には、先ず、第１の高周波電源２０からの高周波電力ＨＦの供給及びガス供給源群４０による処理ガスの供給を停止する。また、プラズマ処理中に高周波電力ＬＦを供給していた場合には、当該高周波電力ＬＦの供給も停止する。次いで、ウェハＷの裏面への伝熱ガスの供給を停止し、静電チャック１３によるウェハＷの吸着保持を停止する。 When the plasma processing is terminated, first, the supply of the high-frequency power HF from the first high-frequency power source 20 and the supply of the processing gas by the gas supply source group 40 are stopped. Further, when the high frequency power LF is supplied during the plasma processing, the supply of the high frequency power LF is also stopped. Next, the supply of the heat transfer gas to the back surface of the wafer W is stopped, and the adsorption and holding of the wafer W by the electrostatic chuck 13 is stopped.

その後、チャンバ１０からウェハＷを搬出して、ウェハＷに対する一連のプラズマ処理が終了する。 After that, the wafer W is carried out from the chamber 10, and a series of plasma treatments on the wafer W are completed.

なお、プラズマ処理においては、第１の高周波電源２０からの高周波電力ＨＦを使用せず、第２の高周波電源２１からの高周波電力ＬＦのみを用いて、プラズマを生成する場合もある。 In the plasma processing, the high frequency power HF from the first high frequency power supply 20 may not be used, and only the high frequency power LF from the second high frequency power supply 21 may be used to generate plasma.

＜静電チャック及びエッジリング＞
次に、上述した静電チャック１３及びエッジリング１４の主たる構成について説明する。図３は、静電チャック１３及びエッジリング１４の一部の構成の概略を示す縦断面図である。図４は、静電チャック１３及びエッジリング１４の構成の概略を示す平明図である。 <Electrostatic chuck and edge ring>
Next, the main configurations of the electrostatic chuck 13 and the edge ring 14 described above will be described. FIG. 3 is a vertical cross-sectional view showing an outline of the configuration of a part of the electrostatic chuck 13 and the edge ring 14. FIG. 4 is a plain view showing an outline of the configuration of the electrostatic chuck 13 and the edge ring 14.

静電チャック１３は、ウェハＷを載置するウェハ載置面１００ａを備えた中央部１００と、エッジリング１４を載置するエッジリング載置面１０１ａを備えた外周部１０１とが一体になって構成されている。中央部１００は外周部１０１から突起するように設けられ、中央部１００のウェハ載置面１００ａは外周部１０１のエッジリング載置面１０１ａより高い。中央部１００において、ウェハ載置面１００ａの外側は環状に面取りされ、上端周縁部１００ｂを形成している。 The electrostatic chuck 13 has a central portion 100 having a wafer mounting surface 100a on which the wafer W is mounted and an outer peripheral portion 101 having an edge ring mounting surface 101a on which the edge ring 14 is mounted. It is configured. The central portion 100 is provided so as to project from the outer peripheral portion 101, and the wafer mounting surface 100a of the central portion 100 is higher than the edge ring mounting surface 101a of the outer peripheral portion 101. In the central portion 100, the outer side of the wafer mounting surface 100a is chamfered in an annular shape to form the upper end peripheral portion 100b.

静電チャック１３の中央部１００は、例えばウェハＷの直径よりも小径に形成されており、ウェハＷがウェハ載置面１００ａに載置されたときに、ウェハＷの周縁部が静電チャック１３の中央部１００から張り出すようになっている。 The central portion 100 of the electrostatic chuck 13 is formed to have a diameter smaller than the diameter of the wafer W, for example, and when the wafer W is mounted on the wafer mounting surface 100a, the peripheral portion of the wafer W is formed on the electrostatic chuck 13. It is designed to overhang from the central part 100 of the.

なお、本実施形態の静電チャック１３は中央部１００と外周部１０１が一体に構成されているが、これら中央部１００と外周部１０１は別体であってもよい。 In the electrostatic chuck 13 of the present embodiment, the central portion 100 and the outer peripheral portion 101 are integrally configured, but the central portion 100 and the outer peripheral portion 101 may be separate bodies.

エッジリング１４は、ウェハ載置面１００ａに載置されたウェハＷを囲むように配置される。エッジリング１４は、環状形状を備えた第１のリング部１１０と、環状形状を備えた第２のリング部１１１とが一体に構成されている。第１のリング部１１０と第２のリング部１１１はそれぞれ同心円上に設けられ、第２のリング部１１１が第１のリング部１１０の径方向外側に設けられている。 The edge ring 14 is arranged so as to surround the wafer W mounted on the wafer mounting surface 100a. The edge ring 14 is integrally composed of a first ring portion 110 having an annular shape and a second ring portion 111 having an annular shape. The first ring portion 110 and the second ring portion 111 are provided on concentric circles, respectively, and the second ring portion 111 is provided on the radial outer side of the first ring portion 110.

第１のリング部１１０の表面１１０ａは、ウェハ載置面１００ａよりも低い。第２のリング部１１１の表面１１１ａは、ウェハ載置面１００ａよりも高く、例えばウェハ載置面１００ａに載置されたウェハＷの表面Ｗａと同じ高さであるか、或いはウェハＷの表面Ｗａよりも高い。第２のリング１１１の内周端は大きく面取りされている。すなわち、第２のリング１１１には、テーパ状の上端内周部１１１ｂが形成されている。上端内周部１１１ｂの割合（第２のリング１１１の内周端から外周端までの長さｘと、第２のリング１１１の内周端から上端内周部１１１ｂのテーパ端１１１ｃまでの長さｙとの比率）は、例えば約１０％である。また、第１のリング部１１０の内径は、中央部１００の直径より大きく、且つウェハＷの直径より小さい。第２のリング部１１１の内径は、ウェハＷの直径より大きい。そして、第１のリング部１１０は、静電チャック１３の中央部１００から張り出したウェハＷの周縁部の下方側にもぐり込むように配置される。 The surface 110a of the first ring portion 110 is lower than the wafer mounting surface 100a. The surface 111a of the second ring portion 111 is higher than the wafer mounting surface 100a, and is, for example, the same height as the surface Wa of the wafer W mounted on the wafer mounting surface 100a, or the surface Wa of the wafer W. Higher than. The inner peripheral end of the second ring 111 is largely chamfered. That is, the second ring 111 is formed with a tapered upper end inner peripheral portion 111b. Ratio of upper end inner peripheral portion 111b (length x from the inner peripheral end to the outer peripheral end of the second ring 111 and the length from the inner peripheral end of the second ring 111 to the tapered end 111c of the upper end inner peripheral portion 111b. The ratio with y) is, for example, about 10%. Further, the inner diameter of the first ring portion 110 is larger than the diameter of the central portion 100 and smaller than the diameter of the wafer W. The inner diameter of the second ring portion 111 is larger than the diameter of the wafer W. Then, the first ring portion 110 is arranged so as to go under the peripheral portion of the wafer W protruding from the central portion 100 of the electrostatic chuck 13.

第１のリング部１１０の表面１１０ａは凹凸形状を有する。すなわち、表面１１０ａには、溝１１２が設けられている。溝１１２は、第１のリング部１１０と同心円上に全周に亘って環状に設けられている。溝１１２は、ウェハ載置面１００ａに載置されたウェハＷの下方に設けられており、すなわち、平面視においてウェハＷとオーバーラップする位置に設けられている。 The surface 110a of the first ring portion 110 has an uneven shape. That is, the surface 110a is provided with a groove 112. The groove 112 is provided in an annular shape on the concentric circle with the first ring portion 110 over the entire circumference. The groove 112 is provided below the wafer W mounted on the wafer mounting surface 100a, that is, is provided at a position overlapping with the wafer W in a plan view.

溝１１２は、プラズマ処理で生成された反応生成物Ｄ（デポＤ）の付着対処を制御するために設けられる。すなわち、溝１１２によって、第１のリング部１１０の表面１１０ａにデポＤを付着させて、静電チャック１３の上端周縁部１００ｂにデポＤが付着するのを抑制する。以下、この溝１１２の作用について説明する。図５は、従来の比較例におけるデポＤの流れを示す説明図である。図６は、本実施形態におけるデポＤの流れを示す説明図である。なお、図５及び図６において、矢印はデポＤの流れを示す。 The groove 112 is provided to control the adhesion coping of the reaction product D (depot D) generated by the plasma treatment. That is, the groove 112 causes the depot D to adhere to the surface 110a of the first ring portion 110, and suppresses the depot D from adhering to the upper end peripheral edge portion 100b of the electrostatic chuck 13. Hereinafter, the operation of the groove 112 will be described. FIG. 5 is an explanatory diagram showing the flow of the depot D in the conventional comparative example. FIG. 6 is an explanatory diagram showing the flow of the depot D in the present embodiment. In FIGS. 5 and 6, the arrow indicates the flow of the depot D.

先ず、従来のエッジリング５１０を用いた場合である比較例について説明する。図５に示すように比較例においては、第１のリング部５１１の表面５１１ａは平坦であり、本実施形態のように溝１１２が形成されていない。プラズマ処理では、ウェハＷの周縁部と第２のリング部５１２の間から、ウェハＷ、静電チャック５００、及びエッジリング５１０で囲まれた隙間Ｇに、デポＤが進入する。そして、一部のデポＤは第１のリング部５１１の表面５１１ａに付着し、残りのデポＤは静電チャック５００に到達して、上端周縁部５０１ｂに付着する。 First, a comparative example in which the conventional edge ring 510 is used will be described. As shown in FIG. 5, in the comparative example, the surface 511a of the first ring portion 511 is flat, and the groove 112 is not formed as in the present embodiment. In the plasma processing, the depot D enters the gap G surrounded by the wafer W, the electrostatic chuck 500, and the edge ring 510 from between the peripheral edge portion of the wafer W and the second ring portion 512. Then, a part of the depot D adheres to the surface 511a of the first ring portion 511, and the remaining depot D reaches the electrostatic chuck 500 and adheres to the upper end peripheral portion 501b.

また、静電チャック５００は冷媒流路を流れる冷媒によって冷却されており、その温度が低い。静電チャック５００の温度は、プロセス条件によって異なるが、例えば９０℃以下である。一方、エッジリング５１０も冷媒によって冷却されているが、プラズマに曝されるため、静電チャック５００よりも温度が高い。エッジリング５１０の温度も、プロセス条件によって異なるが、例えば１７０℃以上である。そうすると、デポＤは温度が低い方に付着しやすい性質を有するため、静電チャック５００の上端周縁部５０１ｂに多く付着する。しかも、上端周縁部５０１ｂに付着したデポＤは、除去されにくい。 Further, the electrostatic chuck 500 is cooled by the refrigerant flowing through the refrigerant flow path, and its temperature is low. The temperature of the electrostatic chuck 500 varies depending on the process conditions, but is, for example, 90 ° C. or lower. On the other hand, although the edge ring 510 is also cooled by the refrigerant, the temperature is higher than that of the electrostatic chuck 500 because it is exposed to plasma. The temperature of the edge ring 510 also varies depending on the process conditions, but is, for example, 170 ° C. or higher. Then, since the depot D has a property of easily adhering to the lower temperature side, a large amount of the depot D adheres to the upper end peripheral portion 501b of the electrostatic chuck 500. Moreover, the depot D adhering to the upper end peripheral portion 501b is difficult to remove.

これに対して、本実施形態のエッジリング１４の第１のリング部１１０の表面１１０ａには、溝１１２が設けられている。そして、図６に示すように、隙間Ｇに進入したデポＤは、溝１１２の内周面にも付着する。そうすると、図５に示した比較例と比べて、表面１１０ａにデポＤがより多く付着する。すなわち、溝１１２は表面１１０ａから窪んでおり、第１のリング部１１０の表面積が大きくなるので、この表面積が大きくなる分、静電チャック１３の上端周縁部１００ｂにデポＤが付着する前に、表面１１０ａにデポＤが多く付着する。例えば、比較例と本実施形態において、隙間Ｇに進入するデポＤの総量が同じである場合、比較例に比べて本実施形態の方が、第１のリング部１１０の表面１１０ａに付着するデポＤの付着量が多くなり、静電チャック１３の上端周縁部１００ｂに付着するデポＤの付着量を少なくすることができる。 On the other hand, a groove 112 is provided on the surface 110a of the first ring portion 110 of the edge ring 14 of the present embodiment. Then, as shown in FIG. 6, the depot D that has entered the gap G also adheres to the inner peripheral surface of the groove 112. Then, more depot D adheres to the surface 110a as compared with the comparative example shown in FIG. That is, since the groove 112 is recessed from the surface 110a and the surface area of the first ring portion 110 becomes large, the surface area of the first ring portion 110 becomes large, and therefore, before the depot D adheres to the upper end peripheral portion 100b of the electrostatic chuck 13. A large amount of depot D adheres to the surface 110a. For example, when the total amount of depot D entering the gap G is the same in the comparative example and the present embodiment, the depot in the present embodiment adheres to the surface 110a of the first ring portion 110 as compared with the comparative example. The amount of adhesion of D is increased, and the amount of adhesion of depot D attached to the upper end peripheral edge portion 100b of the electrostatic chuck 13 can be reduced.

また、第１のリング部１１０において、溝１１２が設けられた部分は、他の部分に比べて厚みが小さい。そうすると、当該溝１１２が設けられて厚みが小さくなった第１のリング部１１０は、冷媒流路１５ａの冷媒によって、冷却されやすくなる。その結果、溝１１２にはデポＤが付着しやすくなり、かかる観点からも、表面１１０ａに付着するデポＤの付着量を多くし、上端周縁部１００ｂに付着するデポＤの付着量を少なくすることができる。 Further, in the first ring portion 110, the portion provided with the groove 112 is smaller in thickness than the other portions. Then, the first ring portion 110 having the groove 112 and having a reduced thickness is easily cooled by the refrigerant in the refrigerant flow path 15a. As a result, the depot D is likely to adhere to the groove 112, and from this viewpoint as well, the amount of the depot D adhering to the surface 110a should be increased and the amount of the depot D adhering to the upper end peripheral portion 100b should be decreased. Can be done.

以上のように本実施形態によれば、第１のリング部１１０の表面１１０ａに溝１１２が設けられているので、プラズマ処理中に、表面１１０ａに付着するデポＤの付着量を増加させ、静電チャック１３の上端周縁部１００ｂに付着するデポＤの付着量を減少させることができる。その結果、上端周縁部１００ｂからデポＤが剥離してウェハ載置面１００ａに付着するのを抑え、静電チャック１３によるウェハＷの吸着不良を抑制することができる。 As described above, according to the present embodiment, since the groove 112 is provided on the surface 110a of the first ring portion 110, the amount of depot D adhering to the surface 110a is increased during the plasma treatment, and static electricity is generated. The amount of depot D adhering to the upper end peripheral edge portion 100b of the electric chuck 13 can be reduced. As a result, it is possible to prevent the depot D from peeling off from the upper end peripheral edge portion 100b and adhering to the wafer mounting surface 100a, and to suppress the adsorption failure of the wafer W by the electrostatic chuck 13.

また、上端周縁部１００ｂに付着するデポＤの付着量を減少させることができるので、静電チャック１３のクリーニング（洗浄）の頻度を低減することができる。そうすると、ウェハ処理のスループットを向上させることができる。また、溝１１２はプラズマに曝されないので、当該溝１１２が摩耗してエッジリング１４が消耗するのを抑制することができ、その結果、クリーニング間平均時間ＭＴＢＣを延長させることもできる。 Further, since the amount of the depot D adhering to the upper end peripheral portion 100b can be reduced, the frequency of cleaning (cleaning) of the electrostatic chuck 13 can be reduced. Then, the throughput of wafer processing can be improved. Further, since the groove 112 is not exposed to plasma, it is possible to prevent the groove 112 from being worn and the edge ring 14 from being worn, and as a result, the average time MTBC between cleanings can be extended.

ここで、このような上端周縁部１００ｂへのデポＤの付着対策として、静電チャック１３の形状を変更することや、エッジリング１４の温度を下げること等が考えられる。例えば静電チャック１３の形状を変更する場合、静電チャック１３の中央部１００の径を小さくし、デポＤが上端周縁部１００ｂまで到達し難くすることが考えられる。しかしながら、このように静電チャック１３の形状を変更すると、プラズマ処理（プロセス）への影響が大きい。例えば、ウェハＷの冷却に与える影響も大きいし、或いは高周波電力の供給に与える影響も大きい。また、例えばエッジリング１４の温度を下げる場合も、ウェハＷの周縁部のプラズマ処理に及すおそれがある。 Here, as a countermeasure against the adhesion of the depot D to the upper end peripheral edge portion 100b, it is conceivable to change the shape of the electrostatic chuck 13 or lower the temperature of the edge ring 14. For example, when changing the shape of the electrostatic chuck 13, it is conceivable to reduce the diameter of the central portion 100 of the electrostatic chuck 13 so that the depot D does not easily reach the upper end peripheral portion 100b. However, changing the shape of the electrostatic chuck 13 in this way has a large effect on the plasma processing (process). For example, the influence on the cooling of the wafer W is large, or the influence on the supply of high frequency power is also large. Further, for example, when the temperature of the edge ring 14 is lowered, it may affect the plasma treatment of the peripheral portion of the wafer W.

この点、本実施形態によれば、第１のリング部１１０の表面１１０ａに溝１１２を形成しているだけであり、溝１１２はウェハＷの下方に設けられてプラズマに曝されないため、プラズマ処理（プロセス）への影響を抑えることができる。しかも、エッジリング１４の温度を任意に設定することができ、やはりプラズマ処理への影響を抑えることができる。 In this regard, according to the present embodiment, only the groove 112 is formed on the surface 110a of the first ring portion 110, and the groove 112 is provided below the wafer W and is not exposed to plasma, so that plasma treatment is performed. The influence on (process) can be suppressed. Moreover, the temperature of the edge ring 14 can be arbitrarily set, and the influence on the plasma processing can also be suppressed.

以上のように本実施形態の効果を享受するため、すなわち静電チャック１３の上端周縁部１００ｂに付着するデポＤを抑制するためには、第１のリング部１１０の表面積を大きくすればよい。したがって、かかる観点からは、溝１１２は深く設けられているのが好ましい。但し、第１のリング部１１０の構造上の制限から、例えば図３に示すように、第１のリング部１１０の厚みＴ１が１．５ｍｍであるのに対し、溝１１２が設けられた位置における第１のリング部１１０の厚みＴ２は０．７ｍｍ〜０．８ｍｍである。 As described above, in order to enjoy the effect of the present embodiment, that is, to suppress the depot D adhering to the upper end peripheral edge portion 100b of the electrostatic chuck 13, the surface area of the first ring portion 110 may be increased. Therefore, from this point of view, it is preferable that the groove 112 is deeply provided. However, due to the structural limitation of the first ring portion 110, for example, as shown in FIG. 3, the thickness T1 of the first ring portion 110 is 1.5 mm, whereas the thickness T1 is 1.5 mm at the position where the groove 112 is provided. The thickness T2 of the first ring portion 110 is 0.7 mm to 0.8 mm.

なお、図３に示すように、静電チャック１３の中央部１００の外側の垂直面と第２のリング部１１１の内側の垂直面との距離Ｌ１は、例えば２．０ｍｍ〜２．５ｍｍである。ウェハＷの周縁部と第２のリング部１１１の内側の垂直面との隙間の距離Ｌ２は、例えば０．５ｍｍである。中央部１００のウェハ載置面１００ａ（ウェハＷの裏面Ｗｂ）と第１のリング部１１０の表面１１０ａとの距離Ｌ３、すなわち隙間Ｇの高さは、例えば０．１ｍｍである。 As shown in FIG. 3, the distance L1 between the outer vertical surface of the central portion 100 of the electrostatic chuck 13 and the inner vertical surface of the second ring portion 111 is, for example, 2.0 mm to 2.5 mm. .. The distance L2 between the peripheral edge portion of the wafer W and the vertical surface inside the second ring portion 111 is, for example, 0.5 mm. The distance L3 between the wafer mounting surface 100a of the central portion 100 (the back surface Wb of the wafer W) and the surface 110a of the first ring portion 110, that is, the height of the gap G is, for example, 0.1 mm.

また、第１のリング部１１０の表面積を大きくするため、図７に示すように、表面１１０ａには溝１１２が径方向に複数の環状に設けられていてもよい。なお、図示の例では、溝１１２は２つ設けられているが、溝１１２の数はこれに限定されず、３つ以上であってもよい。 Further, in order to increase the surface area of the first ring portion 110, as shown in FIG. 7, the surface 110a may be provided with a plurality of annular grooves 112 in the radial direction. In the illustrated example, two grooves 112 are provided, but the number of grooves 112 is not limited to this, and may be three or more.

なお、本実施形態では、溝１１２の断面形状は略台形状であったが、これに限定されない。例えば、溝１１２の断面形状は矩形状であってもよい。但し、表面１１０ａに溝１１２を設ける際の加工の容易性を鑑みると、略台形状が好ましい。 In the present embodiment, the cross-sectional shape of the groove 112 is substantially trapezoidal, but the cross-sectional shape is not limited to this. For example, the cross-sectional shape of the groove 112 may be rectangular. However, in view of the ease of processing when the groove 112 is provided on the surface 110a, a substantially trapezoidal shape is preferable.

また、本実施形態では、表面１１０ａに溝１１２が全周に設けられていたが、部分的に設けられていてもよい。 Further, in the present embodiment, the groove 112 is provided on the entire circumference of the surface 110a, but it may be partially provided.

また、本実施形態では、溝１１２がウェハ載置面１００ａに載置されたウェハＷの下方に設けられていたが、表面１１０ａにおける溝１１２の設置位置は特に限定されない。溝１１２はウェハＷの下方において、第２のリング部１１１側に設けられていてもよいし、静電チャック１３側に設けられていてもよい。但し、プラズマ処理で生成されるプラズマのウェハＷに対する影響を鑑みると、溝１１２は第２のリング部１１１側に設けられるのが好ましい。 Further, in the present embodiment, the groove 112 is provided below the wafer W mounted on the wafer mounting surface 100a, but the mounting position of the groove 112 on the surface 110a is not particularly limited. The groove 112 may be provided below the wafer W on the side of the second ring portion 111, or may be provided on the side of the electrostatic chuck 13. However, in consideration of the influence of the plasma generated by the plasma treatment on the wafer W, it is preferable that the groove 112 is provided on the second ring portion 111 side.

また、溝１１２は、ウェハ載置面１００ａに載置されたウェハＷの外側、すなわち平面視において、ウェハＷの周縁部と第２のリング部１１１の内側面との隙間に露出するように設けられていてもよい。但し、かかる場合、溝１１２にプラズマが入るおそれがあるため、プラズマ処理への影響を鑑みると、上述したように溝１１２はウェハＷの下方に設けられるのが好ましい。 Further, the groove 112 is provided so as to be exposed on the outside of the wafer W mounted on the wafer mounting surface 100a, that is, in the gap between the peripheral edge portion of the wafer W and the inner side surface of the second ring portion 111 in a plan view. It may have been. However, in such a case, plasma may enter the groove 112. Therefore, in consideration of the influence on the plasma processing, it is preferable that the groove 112 is provided below the wafer W as described above.

また、本実施形態では、表面１１０ａに溝１１２を設けることで、当該表面１１０ａには凹凸形状が形成されたが、凹凸形状の形成方法はこれに限定されない。例えば、表面１１０ａを粗面化してもよい。また、図８に示すように表面１１０ａに複数のドット１２０（複数の突起）を設けてもよいし、あるいは表面１１０ａに複数のディンプル１２１（複数の窪み）を設けてもよい。さらに、図８の例では、これらドット１２０又はディンプル１２１は平面視において略円形状を有しているが、ドット１２０又はディンプル１２１の形状も限定されない。 Further, in the present embodiment, the uneven shape is formed on the surface 110a by providing the groove 112 on the surface 110a, but the method for forming the uneven shape is not limited to this. For example, the surface 110a may be roughened. Further, as shown in FIG. 8, a plurality of dots 120 (a plurality of protrusions) may be provided on the surface 110a, or a plurality of dimples 121 (a plurality of depressions) may be provided on the surface 110a. Further, in the example of FIG. 8, these dots 120 or dimples 121 have a substantially circular shape in a plan view, but the shape of the dots 120 or dimples 121 is also not limited.

また、本実施形態では、図３に示したようにエッジリング１４の第２のリング部１１１において、表面１１１ａの内周側は環状に大きく面取りされ、テーパ状の上端内周部１１１ｂを形成したが、この上端内周部１１１ｂは省略してもよい。すなわち、図９に示すように第２のリング部１１１の表面１１１ａにおいて、内周側は面取りされていなくてもよい。このようにテーパ状の上端内周部１１１ｂを形成しない方が、ウェハＷの周縁部と第２のリング部１１１の内周部の間から隙間ＧにデポＤが進入し難くなるので、静電チャック１３の上端周縁部１００ｂに付着するデポＤの付着量をさらに減少させることができる。ただし、図９に示す例において、加工上必要となる面取りは許容される。ここでいう加工上必要となる面取りとは、第２のリング１１１の幅（第２のリング１１１の内周端から外周端までの長さ）に対して１％〜２％程度のテーパ部を設けることを言う。すなわち、第２のリング１１１の内周面と上面とが直角になるように形成する（面取りを行わない）もしくはテーパ状の上端内周部１１１ｂのサイズを第２のリング１１１の幅に対して２％以下とするのが望ましい。 Further, in the present embodiment, as shown in FIG. 3, in the second ring portion 111 of the edge ring 14, the inner peripheral side of the surface 111a is largely chamfered in an annular shape to form a tapered upper end inner peripheral portion 111b. However, the upper end inner peripheral portion 111b may be omitted. That is, as shown in FIG. 9, on the surface 111a of the second ring portion 111, the inner peripheral side may not be chamfered. If the tapered upper end inner peripheral portion 111b is not formed in this way, it is difficult for the depot D to enter the gap G from between the peripheral edge portion of the wafer W and the inner peripheral portion of the second ring portion 111, so that static electricity is not required. The amount of depot D adhering to the upper end peripheral edge portion 100b of the chuck 13 can be further reduced. However, in the example shown in FIG. 9, chamfering required for processing is permitted. The chamfer required for processing here is a tapered portion of about 1% to 2% with respect to the width of the second ring 111 (the length from the inner peripheral end to the outer peripheral end of the second ring 111). Say to provide. That is, it is formed so that the inner peripheral surface and the upper surface of the second ring 111 are at right angles (without chamfering), or the size of the tapered upper end inner peripheral portion 111b is set with respect to the width of the second ring 111. It is desirable to be 2% or less.

なお、本実施形態の効果、すなわち上端周縁部１００ｂへのデポＤの付着抑制という効果を享受するためには、エッジリング１４の材質は特に限定されない。上述したように、エッジリング１４には、例えば石英やＳｉ、ＳｉＣ等が用いられる。 The material of the edge ring 14 is not particularly limited in order to enjoy the effect of the present embodiment, that is, the effect of suppressing the adhesion of the depot D to the upper end peripheral portion 100b. As described above, for the edge ring 14, for example, quartz, Si, SiC, or the like is used.

＜エッジリングのクリーニング＞
以上のように本実施形態では、第１のリング部１１０の表面１１０ａに溝１１２を形成する。これにより、プラズマ処理中、隙間Ｇに進入したデポＤに対し、表面１１０ａへの付着量を増加させ、静電チャック１３の上端周縁部１００ｂへの付着量を減少させる。そこで次に、このデポＤが付着した表面１１０ａのクリーニングについて説明する。 <Cleaning the edge ring>
As described above, in the present embodiment, the groove 112 is formed on the surface 110a of the first ring portion 110. As a result, the amount of adhesion to the surface 110a is increased with respect to the depot D that has entered the gap G during the plasma treatment, and the amount of adhesion to the upper end peripheral edge portion 100b of the electrostatic chuck 13 is reduced. Therefore, next, cleaning of the surface 110a to which the depot D is attached will be described.

エッジリング１４のクリーニングは、ウェハＷに対するプラズマ処理が行われていない、すなわち載置台１１にウェハＷが載置されていない状態で行われる。具体的には、ウェハＷのプラズマ処理が終了した後、先ず、排気装置５４によってチャンバ１０の内部を所望の真空度まで減圧する。 The cleaning of the edge ring 14 is performed in a state where the plasma treatment for the wafer W is not performed, that is, the wafer W is not mounted on the mounting table 11. Specifically, after the plasma treatment of the wafer W is completed, first, the inside of the chamber 10 is depressurized to a desired degree of vacuum by the exhaust device 54.

次に、ガス供給源群４０からシャワーヘッド３０を介して処理空間Ｓに洗浄ガス、例えば酸素ガスを供給する。また、第１の高周波電源２０によりプラズマ生成用の高周波電力ＨＦを下部電極１２に供給し、酸素ガスを励起させて、酸素プラズマを生成する。静電チャック１３は、例えばセラミックから構成されるため、酸素プラズマに耐性を有する。そうすると、酸素プラズマによって、表面１１０ａに付着したデポＤのみがエッチングされて除去される。 Next, the cleaning gas, for example, oxygen gas is supplied from the gas supply source group 40 to the processing space S via the shower head 30. Further, the high frequency power HF for plasma generation is supplied to the lower electrode 12 by the first high frequency power source 20, and oxygen gas is excited to generate oxygen plasma. Since the electrostatic chuck 13 is made of, for example, ceramic, it is resistant to oxygen plasma. Then, only the depot D adhering to the surface 110a is etched and removed by the oxygen plasma.

かかる場合、エッジリング１４の温度は静電チャック１３の温度よりも高いため、表面１１０ａにおけるデポＤの付着力が弱く、上述した酸素プラズマによるクリーニングでも、表面１１０ａのデポＤを十分に除去することができる。そして、このようにエッジリング１４をプラズマ処理装置１の内部で洗浄することができるので、ウェハ処理のスループットを向上させることができ、クリーニング間平均時間ＭＴＢＣを延長させることもできる。 In such a case, since the temperature of the edge ring 14 is higher than the temperature of the electrostatic chuck 13, the adhesive force of the depot D on the surface 110a is weak, and the depot D on the surface 110a can be sufficiently removed even by cleaning with the oxygen plasma described above. Can be done. Since the edge ring 14 can be cleaned inside the plasma processing apparatus 1 in this way, the throughput of wafer processing can be improved, and the average time MTBC between cleanings can be extended.

なお、本実施形態では第１の高周波電源２０とガス供給源群４０が、本開示における洗浄部を構成している。 In the present embodiment, the first high frequency power supply 20 and the gas supply source group 40 constitute the cleaning unit in the present disclosure.

以上の実施形態のプラズマ処理装置１は容量結合型のプラズマ処理装置であったが、本開示が適用されるプラズマ処理装置はこれに限定されない。例えばプラズマ処理装置は、誘導結合型のプラズマ処理装置であってもよい。プラズマ処理装置がどのような装置構成を有していても、本実施形態のエッジリング１４を用いれば、上述した効果を享受することができる。 The plasma processing apparatus 1 of the above embodiment is a capacitively coupled plasma processing apparatus, but the plasma processing apparatus to which the present disclosure is applied is not limited to this. For example, the plasma processing apparatus may be an inductively coupled plasma processing apparatus. Regardless of the device configuration of the plasma processing device, the above-mentioned effect can be enjoyed by using the edge ring 14 of the present embodiment.

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。 The embodiments disclosed this time should be considered to be exemplary and not restrictive in all respects. The above embodiments may be omitted, replaced or modified in various forms without departing from the scope of the appended claims and their gist.

１ プラズマ処理装置
１０ チャンバ
１１ 載置台
１４ エッジリング
１００ａ ウェハ載置面
１１０ 第１のリング部
１１０ａ 表面
１１１ 第２のリング部
１１１ａ 表面
１１２ 溝
Ｗ ウェハ 1 Plasma processing device 10 Chamber 11 Mounting table 14 Edge ring 100a Wafer mounting surface 110 First ring part 110a Surface 111 Second ring part 111a Surface 112 Groove W wafer

Claims (15)

載置台の載置面に載置された処理対象体を囲むように前記載置台に設けられるエッジリングであって、
前記載置面よりも低い位置に表面を有する第１のリング部と、
前記第１のリング部の径方向外側に設けられ、且つ前記載置面よりも高い位置に表面を有する第２のリング部と、
を備え、
前記第１のリング部の表面は凹凸形状を有する、エッジリング。 An edge ring provided on the above-mentioned stand so as to surround the processing target placed on the mount surface of the stand.
A first ring portion having a surface lower than the above-mentioned mounting surface,
A second ring portion provided on the radial outer side of the first ring portion and having a surface at a position higher than the above-mentioned mounting surface, and a second ring portion.
Equipped with
An edge ring having an uneven shape on the surface of the first ring portion. 前記凹凸形状は、前記第１のリング部の表面に溝を設けることで形成される、請求項１に記載のエッジリング。 The edge ring according to claim 1, wherein the uneven shape is formed by providing a groove on the surface of the first ring portion. 前記溝は、前記第１のリング部の表面に環状に設けられている、請求項２に記載のエッジリング。 The edge ring according to claim 2, wherein the groove is provided in an annular shape on the surface of the first ring portion. 前記溝は、前記第１のリング部の径方向に複数設けられている、請求項２又は３に記載のエッジリング。 The edge ring according to claim 2 or 3, wherein a plurality of the grooves are provided in the radial direction of the first ring portion. 前記溝が設けられた位置における前記第１のリング部の厚みは、０．７ｍｍ以上である、請求項２〜４のいずれか一項に記載のエッジリング。 The edge ring according to any one of claims 2 to 4, wherein the thickness of the first ring portion at the position where the groove is provided is 0.7 mm or more. 前記溝が設けられた位置における前記第１のリング部の厚みは、０．８ｍｍ以下である、請求項５に記載のエッジリング。 The edge ring according to claim 5, wherein the thickness of the first ring portion at the position where the groove is provided is 0.8 mm or less. 前記凹凸形状は、前記載置台に載置される前記処理対象体の下方位置に形成されている、請求項１〜６のいずれか一項に記載のエッジリング。 The edge ring according to any one of claims 1 to 6, wherein the uneven shape is formed at a position below the processing object to be placed on the above-mentioned table. 処理対象体にプラズマ処理を行う装置であって、
プラズマが生成される処理空間を画成するチャンバと、
前記チャンバの内部に設けられ、前記処理対象体を載置する載置台と、
前記載置台の載置面に載置された前記処理対象体を囲むように当該載置台に設けられるエッジリングと、
を備え、
前記エッジリングは、
前記載置面よりも低い位置に表面を有する第１のリング部と、
前記第１のリング部の径方向外側に設けられ、且つ前記載置面よりも高い位置に表面を有する第２のリング部と
を備え、
前記第１のリング部の表面は凹凸形状を有する、プラズマ処理装置。 A device that performs plasma processing on the object to be processed.
A chamber that defines the processing space where plasma is generated,
A mounting table provided inside the chamber on which the processing object is placed, and
An edge ring provided on the mounting table so as to surround the processing target placed on the mounting surface of the mounting table described above, and
Equipped with
The edge ring is
A first ring portion having a surface lower than the above-mentioned mounting surface,
It is provided with a second ring portion provided on the radial outer side of the first ring portion and having a surface at a position higher than the above-mentioned mounting surface.
A plasma processing apparatus in which the surface of the first ring portion has an uneven shape. 前記凹凸形状は、前記第１のリング部の表面に溝を設けることで形成される、請求項８に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 8, wherein the uneven shape is formed by providing a groove on the surface of the first ring portion. 前記溝は、前記第１のリング部の表面に環状に設けられている、請求項９に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 9, wherein the groove is provided in an annular shape on the surface of the first ring portion. 前記溝は、前記第１のリング部の径方向に複数設けられている、請求項９又は１０に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 9, wherein a plurality of the grooves are provided in the radial direction of the first ring portion. 前記溝が設けられた位置における前記第１のリング部の厚みは、０．７ｍｍ〜０．８ｍｍである、請求項９〜１１のいずれか一項に記載のプラズマ処理装置。 The plasma processing apparatus according to any one of claims 9 to 11, wherein the thickness of the first ring portion at the position where the groove is provided is 0.7 mm to 0.8 mm. 前記凹凸形状は、前記載置台に載置される前記処理対象体の下方位置に形成されている、請求項８〜１２のいずれか一項に記載のプラズマ処理装置。 The plasma processing apparatus according to any one of claims 8 to 12, wherein the uneven shape is formed at a position below the processing target body placed on the above-mentioned table. 前記エッジリングを洗浄する洗浄部と、
前記載置台に前記処理対象体が載置されていない状態で、前記エッジリングを洗浄するように、前記洗浄部を制御する制御部と、
をさらに備える、請求項８〜１３のいずれか一項に記載のプラズマ処理装置。 A cleaning unit for cleaning the edge ring and
A control unit that controls the cleaning unit so as to clean the edge ring in a state where the processing target is not placed on the above-mentioned table.
The plasma processing apparatus according to any one of claims 8 to 13, further comprising. 前記洗浄部は、プラズマを用いて前記エッジリングを洗浄する、請求項１４に記載のプラズマ処理装置。 The plasma processing apparatus according to claim 14, wherein the cleaning unit cleans the edge ring using plasma.

Images