JP2021189864A

JP2021189864A - Vehicle electronic controller and vehicle control method

Info

Publication number: JP2021189864A
Application number: JP2020095787A
Authority: JP
Inventors: 航今泉; Ko Imaizumi; 洋一小川; Yoichi Ogawa; 茂樹添田; Shigeki Soeda; 征一川崎; Seiichi Kawasaki; 勇人関谷; Yuto Sekiya
Original assignee: Hitachi Astemo Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2020-06-01
Filing date: 2020-06-01
Publication date: 2021-12-13

Abstract

To provide a vehicle electronic controller that facilitates identification of a reset factor generated in a problem of software.SOLUTION: A vehicle electronic controller ECU includes a main microcomputer 201 for executing vehicle control processing and a monitoring microcomputer 202 for monitoring the main microcomputer. Operation normal determination processing 312 of the main microcomputer monitors an execution state of a program (vehicle control processing 311) and determines whether or not abnormality has occurred in execution of the program to notify a monitoring microcomputer of abnormality determination results 322. Abnormality detection processing 314 of the monitoring microcomputer outputs a reset request 324 for outputting a reset signal 325 to an in-microcomputer in reset request processing 315 based on the abnormality determination results. In data processing 313 of the main microcomputer, data indicating processing in execution by the main microcomputer is stored in a non-initialization region in which stored content is held by a reset before a reset signal is input based on the abnormality determination results.SELECTED DRAWING: Figure 4

Description

本発明は、自己の異常を検出する電子制御装置に関する。 The present invention relates to an electronic control device that detects a self-abnormality.

近年の車両用電子制御装置（ＥＣＵ）は、車両制御を実現するメインのマイクロコンピュータ（以下、メインマイコンと称する）と、メインマイコンが正常に動作していることを監視するマイクロコンピュータ（以下、監視マイコンと称する）を搭載している。 In recent years, electronic control devices for vehicles (ECUs) include a main microcomputer that realizes vehicle control (hereinafter referred to as a main microcomputer) and a microcomputer that monitors that the main microcomputer is operating normally (hereinafter referred to as monitoring). It is equipped with a microcomputer).

監視マイコンは、メインマイコンに異常が発生していると検知すると、メインマイコンの異常を解消するために、メインマイコンをリセットする機能を有している。すなわち、マイコンのハードウェア異常（例えば、ＣＰＵやメモリの動作異常）や、ソフトウェア異常（例えば、無限ループ発生）を検知した時にマイコンの復帰を促すために、メインマイコンをリセットする。 When the monitoring microcomputer detects that an abnormality has occurred in the main microcomputer, it has a function of resetting the main microcomputer in order to eliminate the abnormality in the main microcomputer. That is, the main microcomputer is reset in order to prompt the microcomputer to recover when a hardware abnormality (for example, CPU or memory operation abnormality) or a software abnormality (for example, an infinite loop occurrence) of the microcomputer is detected.

リセットが発生した場合は、要因を特定し、問題を取り除く必要がある。要因を特定するためには、異常発生時のデータを解析する必要がある。 If a reset occurs, you need to identify the cause and eliminate the problem. In order to identify the cause, it is necessary to analyze the data at the time of the occurrence of the abnormality.

特開２００７−９２６２１号公報Japanese Unexamined Patent Publication No. 2007-92621

ハードウェア異常時は、マイコンが出力するエラーステータス等のデータを分析して異常要因を特定することが可能であるが、ソフトウェア異常時は、ソフトウェアが算出しているデータが異常の原因分析に有効ではないため、ソフトウェアが原因で発生したリセット要因の特定が困難となっている。また、車両用電子制御装置に使用されるマイクロコンピュータは、搭載されているメモリの容量が小さいので、リセット要因の特定のために多くのデータの格納は困難である。 When a hardware error occurs, it is possible to identify the cause of the error by analyzing the data such as the error status output by the microcomputer, but when the software error occurs, the data calculated by the software is effective for analyzing the cause of the error. Therefore, it is difficult to identify the reset factor caused by the software. Further, since the microprocessor used for the electronic control device for a vehicle has a small capacity of the installed memory, it is difficult to store a large amount of data in order to identify the reset factor.

そこで、本発明は、ソフトウェアの問題で発生したリセット要因の特定を容易にするためのデータを作成し記憶する車両用電子制御装置の提供を目的とする。 Therefore, an object of the present invention is to provide an electronic control device for a vehicle that creates and stores data for facilitating the identification of a reset factor caused by a software problem.

本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、車両用電子制御装置であって、車両制御処理を実行する第１のマイクロコンピュータと、前記第１のマイクロコンピュータを監視する第２のマイクロコンピュータとを備え、前記第１のマイクロコンピュータは、プログラムを実行する第１のプロセッサと、前記プログラムを格納する第１の記憶部と、リセット信号が入力されるリセット端子とを有し、前記第１の記憶部は、前記第１のマイクロコンピュータのリセットによって、記憶内容が初期化される初期化領域と、記憶内容が保持される非初期化領域を含み、前記第２のマイクロコンピュータは、プログラムを実行する第２のプロセッサと、前記プログラムを格納する第２の記憶部とを有し、前記第１のマイクロコンピュータは、プログラムの実行状態を監視し、プログラムの実行に異常が発生していないかを判定して、当該異常判定結果を前記第２のマイクロコンピュータに通知し、前記第２のマイクロコンピュータは、前記異常判定結果に基づいて、前記第１のマイクロコンピュータにリセット信号を出力し、前記第１のマイクロコンピュータは、前記異常判定結果に基づいて、前記リセット信号が入力される前に、前記第１のプロセッサで実行中の処理を示すデータを前記非初期化領域に格納することを特徴とする。 A typical example of the invention disclosed in the present application is as follows. That is, it is an electronic control device for a vehicle and includes a first microcomputer that executes a vehicle control process and a second microcomputer that monitors the first microcomputer. It has a first processor that executes a program, a first storage unit that stores the program, and a reset terminal into which a reset signal is input. The first storage unit is of the first microcomputer. The second microcomputer stores a second processor for executing a program and the program, including an initialization area in which the stored contents are initialized by resetting and a non-initialized area in which the stored contents are held. The first microcomputer monitors the execution state of the program, determines whether or not an abnormality has occurred in the execution of the program, and determines the abnormality determination result as the first. Notifying the second microcomputer, the second microcomputer outputs a reset signal to the first microcomputer based on the abnormality determination result, and the first microcomputer outputs the reset signal to the abnormality determination result. Based on this, before the reset signal is input, data indicating the processing being executed by the first processor is stored in the non-initialization area.

本発明の一態様によれば、リセットを発生させた要因を容易に特定できる。前述した以外の課題、構成及び効果は、以下の実施例の説明によって明らかにされる。 According to one aspect of the present invention, the factor that caused the reset can be easily identified. Issues, configurations and effects other than those mentioned above will be clarified by the description of the following examples.

本発明の実施例の非初期化領域に記憶される実行タイミングＮｏと実行処理Ｎｏの作成方法のフローチャートである。It is a flowchart of the method of making the execution timing No. and the execution process No. stored in the non-initialization area of the Example of this invention. 本発明の実施例のメインマイコンで実行される処理の実行タイミングを特定するために番号を記録したテーブルを示す図である。It is a figure which shows the table which recorded the number in order to specify the execution timing of the process which is executed by the main microcomputer of the Example of this invention. 本発明の実施例のメインマイコンで実行される処理を特定するために番号を記録したテーブルを示す図である。It is a figure which shows the table which recorded the number in order to specify the process executed by the main microcomputer of the Example of this invention. 本発明の実施例に係るＥＣＵの構成を示すブロック図である。It is a block diagram which shows the structure of the ECU which concerns on embodiment of this invention. 本発明の実施例のＥＣＵ内の処理の関係を示すブロック図である。It is a block diagram which shows the relationship of the processing in the ECU of the Example of this invention.

以下、本発明の実施例について図面を参照して説明する。 Hereinafter, examples of the present invention will be described with reference to the drawings.

＜実施例１＞
図３は、本発明の実施例のＥＣＵの構成を示すブロック図であり、図４は、本実施例のＥＣＵ内の処理の関係を示すブロック図である。 <Example 1>
FIG. 3 is a block diagram showing the configuration of the ECU of the embodiment of the present invention, and FIG. 4 is a block diagram showing the relationship of processing in the ECU of the present embodiment.

図３に示すＥＣＵは、メインマイコン２０１と監視マイコン２０２を備える。メインマイコン２０１は、プロセッサ（ＣＰＵ）２１１、記憶部として不揮発性メモリであるコードフラッシュメモリ２１２と不揮発性メモリであるデータフラッシュメモリ２１３と揮発性メモリであるＲＡＭ２１４、及びリセット端子２１５を有する。メインマイコン２０１のＲＡＭ２１４は、初期化領域２１４１と非初期化領域２１４２を有しており、初期化領域２１４１は、制御に使用するデータを記憶する領域であり、リセット後に領域内のデータが初期化される。非初期化領域２１４２は、制御に使用するデータを記憶する領域であり、リセット後にも領域内のデータが保持される。メインマイコン２０１の動作中は、非初期化領域２１４２に格納されたデータは、所定のタイミングでデータフラッシュメモリ２１３へ複製される。監視マイコン２０２は、ＣＰＵ２１６、記憶部として不揮発性メモリであるコードフラッシュメモリ２１７、及び揮発性メモリであるＲＡＭ（２１８）を有する。 The ECU shown in FIG. 3 includes a main microcomputer 201 and a monitoring microcomputer 202. The main microcomputer 201 has a processor (CPU) 211, a code flash memory 212 as a storage unit, a data flash memory 213 which is a non-volatile memory, a RAM 214 which is a volatile memory, and a reset terminal 215. The RAM 214 of the main microcomputer 201 has an initialization area 2141 and a non-initialization area 2142, and the initialization area 2141 is an area for storing data used for control, and the data in the area is initialized after reset. Will be done. The non-initialization area 2142 is an area for storing data used for control, and the data in the area is retained even after resetting. During the operation of the main microcomputer 201, the data stored in the non-initialization area 2142 is duplicated in the data flash memory 213 at a predetermined timing. The monitoring microcomputer 202 has a CPU 216, a code flash memory 217 which is a non-volatile memory as a storage unit, and a RAM (218) which is a volatile memory.

メインマイコン２０１のプロセッサ２１１は、コードフラッシュメモリ２１２に格納されたプログラムを実行する。このプログラムには、通常実行される車両制御処理３１１と、車両制御処理３１１が正常に動作しているか判定する動作正常判定処理３１２と、正常に動作していないことの検知時にデータを記憶するデータ記憶処理３１３と、リセット処理３１６とを含む。 The processor 211 of the main microcomputer 201 executes the program stored in the code flash memory 212. This program includes a vehicle control process 311 that is normally executed, an operation normality determination process 312 that determines whether the vehicle control process 311 is operating normally, and data that stores data when it is detected that the vehicle is not operating normally. The storage process 313 and the reset process 316 are included.

監視マイコン２０２のプロセッサ（ＣＰＵ）２１６も同様に、コードフラッシュメモリ２１７に格納されたプログラムを実行する。このプログラムには、メインマイコン２０１の異常を検知する異常検知処理３１４と、メインマイコン２０１をリセットする処理３１５とを含む。 Similarly, the processor (CPU) 216 of the monitoring microcomputer 202 also executes the program stored in the code flash memory 217. This program includes an abnormality detection process 314 for detecting an abnormality in the main microcomputer 201 and a process 315 for resetting the main microcomputer 201.

次に、リセット発生時の動作について説明する。 Next, the operation when a reset occurs will be described.

イグニッションスイッチＯＮによってＥＣＵに電源が投入されると、メインマイコン２０１のプロセッサ２１１が動作を開始し、コードフラッシュメモリ２１４に格納されたプログラムを実行する。監視マイコン２０２のプロセッサ２１１も同様のタイミングで動作を開始し、コードフラッシュメモリ２１２に格納されたプログラムを実行する。 When the power is turned on to the ECU by turning on the ignition switch, the processor 211 of the main microcomputer 201 starts operating and executes the program stored in the code flash memory 214. The processor 211 of the monitoring microcomputer 202 also starts the operation at the same timing, and executes the program stored in the code flash memory 212.

メインマイコン２０１は、車両制御処理３１１を実行しながら、自己の処理が正常に動作しているかを判定する動作正常判定処理３１２を実行する。例えば、車両制御処理３１１は所定の時間間隔で加算する定期更新データを出力している。動作正常判定処理３１２は、このデータを監視しており、車両制御処理３１１が正常に動作しているかの判定結果３２３をデータ記憶処理３１３に出力する。例えば、データの加算が停止すると、車両制御処理３１１が停止して、異常が発生したと判定される。データ記憶処理３１３は、判定結果３２３が異常を示す場合、その時点におけるＲＡＭ２１４の初期化領域２１４１の所定の領域に格納されたデータをＲＡＭ２１４の非初期化領域２１４２に記憶する。また、データ記憶処理３１３は、メインマイコン２０１の終了処理時にＲＡＭ２１４の非初期化領域２１４２の所定の領域に格納されたデータをデータフラッシュメモリ２１３に記憶する。 The main microcomputer 201 executes the operation normality determination process 312 for determining whether or not its own process is operating normally while executing the vehicle control process 311. For example, the vehicle control process 311 outputs periodic update data to be added at predetermined time intervals. The operation normality determination process 312 monitors this data, and outputs the determination result 323 as to whether the vehicle control process 311 is operating normally to the data storage process 313. For example, when the data addition is stopped, the vehicle control process 311 is stopped, and it is determined that an abnormality has occurred. When the determination result 323 indicates an abnormality, the data storage process 313 stores the data stored in the predetermined area of the initialization area 2141 of the RAM 214 at that time in the non-initialization area 2142 of the RAM 214. Further, the data storage process 313 stores the data stored in the predetermined area of the non-initialization area 2142 of the RAM 214 in the data flash memory 213 at the time of the termination process of the main microcomputer 201.

また、メインマイコン２０１は、判定結果を、監視マイコン２０２に出力する３２２。監視マイコン２０２の異常検知処理３１４では、異常の判定結果３２２が所定時間継続した場合に、メインマイコン２０１の異常と判定し、リセット要求処理３１５にリセット要求（３２４）を出す。リセット要求処理３１５では、異常検知処理３１４からのリセット要求を受け取ると、メインマイコン２０１のリセット端子２１５にリセット信号（３２５）を出力する。メインマイコン２０１は、リセット信号を受けると、リセットして、コードフラッシュメモリ２１４の所定の番地からプログラムを実行する。 Further, the main microcomputer 201 outputs the determination result to the monitoring microcomputer 202 322. In the abnormality detection process 314 of the monitoring microcomputer 202, when the abnormality determination result 322 continues for a predetermined time, it is determined that the abnormality is in the main microcomputer 201, and a reset request (324) is issued to the reset request process 315. When the reset request process 315 receives the reset request from the abnormality detection process 314, the reset request process 315 outputs a reset signal (325) to the reset terminal 215 of the main microcomputer 201. Upon receiving the reset signal, the main microcomputer 201 resets and executes the program from the predetermined address of the code flash memory 214.

次に、メインマイコン２０１が異常判定結果に基づいて記憶するデータについて説明する。 Next, the data stored by the main microcomputer 201 based on the abnormality determination result will be described.

図２Ａ及び図２Ｂは、メインマイコン２０１で実行される処理を実行タイミングと処理の組み合わせで、処理を一意に特定するために番号を付した例を示す図である。本実施例のプログラムには、所定の周期で定期的に実行される処理と、割り込み等を契機として実行されるイベント駆動型処理が存在しており、これらの処理を実行するタイミングが実行タイミングである。実行タイミングは、一つ以上存在しており、メインマイコン２０１は、実行タイミングの一覧を図２Ａに示す実行タイミングテーブル１１１に格納している。さらに、各実行タイミングで実行される処理の一覧を図２Ｂに示す実行処理テーブル１１２に格納している。実行タイミングテーブル１１１には、実行タイミングを一意に特定するための実行タイミングＮｏが記録されており、実行処理テーブル１１２には、処理を一意に特定するための実行処理Ｎｏが記録されている。実行タイミングＮｏと実行処理Ｎｏが非初期化領域２１４２に記憶されるデータである。 2A and 2B are diagrams showing an example in which the processes executed by the main microcomputer 201 are numbered in order to uniquely identify the processes by the combination of the execution timing and the processes. The program of this embodiment includes a process that is periodically executed at a predetermined cycle and an event-driven process that is executed triggered by an interrupt or the like, and the timing of executing these processes is the execution timing. be. There are one or more execution timings, and the main microcomputer 201 stores a list of execution timings in the execution timing table 111 shown in FIG. 2A. Further, a list of processes executed at each execution timing is stored in the execution process table 112 shown in FIG. 2B. The execution timing table 111 records the execution timing No. for uniquely specifying the execution timing, and the execution processing table 112 records the execution processing No. for uniquely specifying the processing. The execution timing No. and the execution process No. are data stored in the non-initialization area 2142.

図１及び図２を参照して、非初期化領域２１４２に記憶される実行タイミングＮｏと実行処理Ｎｏの作成方法について、図２の１ｍｓ周期実行処理Ｆｕｎｃ＿ｂ（１１２４）に異常が発生した場合を例にして説明する。 With reference to FIGS. 1 and 2, the method of creating the execution timing No. and the execution process No. stored in the non-initialization area 2142 is an example in which an abnormality occurs in the 1 ms periodic execution process Func_b (1124) of FIG. I will explain.

メインマイコン２０１の車両制御処理３１１が、実行タイミングＮｏと実行処理Ｎｏを作成する。本実施例では、まず、１ｍｓ周期実行処理が実行され、２ｍｓ周期実行処理が実行された後、周期間隔が短いタイミングの順に処理を実行する。また、これらの周期実行処理の実行中に割り込みが発生し、割り込み処理が実行される。 The vehicle control process 311 of the main microcomputer 201 creates an execution timing No. and an execution process No. In this embodiment, first, the 1 ms cycle execution process is executed, the 2 ms cycle execution process is executed, and then the processes are executed in the order of the timing in which the cycle interval is short. In addition, an interrupt is generated during the execution of these periodic execution processes, and the interrupt process is executed.

１ｍｓ実行タイミングになると、まず、Ｆｕｎｃ＿ａ（１１２３）を実行する準備として、Ｆｕｎｃ＿ａ（１１２３）を示す情報を取得する。具体的には、実行タイミングテーブル１１１から実行タイミングＮｏを取得し（Ｓ１０１）、取得した実行タイミングＮｏをＲＡＭ２１４の初期化領域２１４１に記憶する（Ｓ１０２）。すなわち「１」（１１１１）を記憶する。次に、実行処理テーブル１１２から実行処理Ｎｏを取得し（Ｓ１０３）、取得した実行処理ＮｏをＲＡＭ２１４の初期化領域２１４１に記憶する（Ｓ１０４）。すなわち「１」（１１２１）を記憶する。その後、Ｆｕｎｃ＿ａ（１１２３）を実行する（Ｓ１０５）。処理が正常に完了した場合、当該処理ではリセットを発生させる異常が発生しなかったので、記憶された実行タイミングＮｏ「１」と実行Ｎｏ「１」を消去する（Ｓ１０６）。 At the 1 ms execution timing, first, information indicating Func_a (1123) is acquired in preparation for executing Func_a (1123). Specifically, the execution timing No. is acquired from the execution timing table 111 (S101), and the acquired execution timing No. is stored in the initialization area 2141 of the RAM 214 (S102). That is, "1" (1111) is stored. Next, the execution process No. is acquired from the execution process table 112 (S103), and the acquired execution process No. is stored in the initialization area 2141 of the RAM 214 (S104). That is, "1" (1121) is stored. After that, Func_a (1123) is executed (S105). When the process is completed normally, since the abnormality that causes the reset did not occur in the process, the stored execution timing No. "1" and the execution No. "1" are deleted (S106).

次に、Ｆｕｎｃ＿ｂ（１１２４）を実行する準備として、Ｆｕｎｃ＿ａ（１１２３）と同様、Ｆｕｎｃ＿ｂ（１１２４）を示す情報を取得する。具体的には、実行タイミングテーブル１１１から実行タイミングＮｏを取得し（Ｓ１０１）、取得した実行タイミングＮｏをＲＡＭ２１４の初期化領域２１４１に記憶する（Ｓ１０２）。すなわち「１」（１１１２）を記憶する。次に、実行処理テーブル１１２から実行処理Ｎｏを取得し（Ｓ１０３）、取得した実行処理ＮｏをＲＡＭ２１４の初期化領域２１４１に記憶する（Ｓ１０４）。すなわち「２」（１１２２）を記憶する。その後、Ｆｕｎｃ＿ｂ（１１２４）を実行する（Ｓ１０５）。Ｆｕｎｃ＿ｂ（１１２４）を実行中に異常が発生した場合、メインマイコン２０１（動作正常判定処理３１２）が異常を検知して、データ記憶処理３１３が初期化領域２１４１に記憶している実行タイミングＮｏと実行処理Ｎｏを非初期化領域２１４２に記憶する。 Next, in preparation for executing Func_b (1124), information indicating Func_b (1124) is acquired as in Func_a (1123). Specifically, the execution timing No. is acquired from the execution timing table 111 (S101), and the acquired execution timing No. is stored in the initialization area 2141 of the RAM 214 (S102). That is, "1" (1112) is stored. Next, the execution process No. is acquired from the execution process table 112 (S103), and the acquired execution process No. is stored in the initialization area 2141 of the RAM 214 (S104). That is, "2" (1122) is stored. Then, Func_b (1124) is executed (S105). When an abnormality occurs during execution of Func_b (1124), the main microcomputer 201 (operation normality determination process 312) detects the abnormality, and the data storage process 313 stores the execution timing No. and the execution in the initialization area 2141. The process No. is stored in the non-initialization area 2142.

その結果、実行タイミングＮｏ「１」と実行処理Ｎｏ「２」が非初期化領域２１４２に記憶されるので、１ｍｓ周期実行処理であるＦｕｎｃ＿ｂの実行中に異常が発生し、リセットが発生したことが分かる。このように、非初期化領域２１４２の記憶内容に基づいて、コードフラッシュメモリ２１３に格納したプログラムを解析することにより、リセット発生要因を容易に特定できる。 As a result, the execution timing No. "1" and the execution process No. "2" are stored in the non-initialization area 2142. I understand. As described above, by analyzing the program stored in the code flash memory 213 based on the stored contents of the non-initialization area 2142, the cause of the reset can be easily identified.

以上に説明したように、本実施例によれば、ソフトウェアが原因で発生したリセット要因を容易に特定できる。 As described above, according to the present embodiment, the reset factor caused by the software can be easily identified.

また、異常発生判定時に初期化領域２１４１の所定のデータをＲＡＭ２１４の非初期化領域２１４２に記憶し、メインマイコン２０１の終了処理時に非初期化領域２１４２の所定の領域に格納されたデータをデータフラッシュメモリ２１３に記憶する。すなわち、異常判定前は実行中の処理を示すデータを非初期化領域２１４２に記憶せず、異常判定後に実行中の処理を示すデータを非初期化領域２１４２に記憶するので、データフラッシュメモリ２１３への記憶が不要なデータのコピーを抑制できる。 Further, the predetermined data in the initialization area 2141 is stored in the non-initialization area 2142 of the RAM 214 at the time of determining the occurrence of an abnormality, and the data stored in the predetermined area of the non-initialization area 2142 at the time of termination processing of the main microcomputer 201 is stored in the data flash. It is stored in the memory 213. That is, the data indicating the processing being executed is not stored in the non-initialization area 2142 before the abnormality determination, and the data indicating the processing being executed after the abnormality determination is stored in the non-initialization area 2142. It is possible to suppress copying of data that does not need to be stored.

また、処理を実行するタイミングを示す実行タイミングＮｏと、各実行タイミングで実行される処理を示す実行処理Ｎｏとの組み合わせを非初期化領域２１４２に記憶するので、リセット要因の特定のためのデータ量を低減でき、搭載されているメモリの容量が小さい車両用電子制御装置でもリセット要因の特定のためのデータを記憶できる。 Further, since the combination of the execution timing No. indicating the timing of executing the process and the execution process No. indicating the process executed at each execution timing is stored in the non-initialization area 2142, the amount of data for identifying the reset factor is stored. And even a vehicle electronic control device with a small installed memory capacity can store data for identifying the reset factor.

なお、本発明は前述した実施例に限定されるものではなく、添付した特許請求の範囲の趣旨内における様々な変形例及び同等の構成が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに本発明は限定されない。また、ある実施例の構成の一部を他の実施例の構成に置き換えてもよい。また、ある実施例の構成に他の実施例の構成を加えてもよい。また、各実施例の構成の一部について、他の構成の追加・削除・置換をしてもよい。 It should be noted that the present invention is not limited to the above-mentioned examples, but includes various modifications and equivalent configurations within the scope of the attached claims. For example, the above-described examples have been described in detail in order to explain the present invention in an easy-to-understand manner, and the present invention is not necessarily limited to those having all the described configurations. Further, a part of the configuration of one embodiment may be replaced with the configuration of another embodiment. Further, the configuration of another embodiment may be added to the configuration of one embodiment. In addition, other configurations may be added / deleted / replaced with respect to a part of the configurations of each embodiment.

また、前述した各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等により、ハードウェアで実現してもよく、プロセッサがそれぞれの機能を実現するプログラムを解釈し実行することにより、ソフトウェアで実現してもよい。 Further, each configuration, function, processing unit, processing means, etc. described above may be realized by hardware by designing a part or all of them by, for example, an integrated circuit, and the processor realizes each function. It may be realized by software by interpreting and executing the program to be executed.

各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリ、ハードディスク、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）等の記憶装置、又は、ＩＣカード、ＳＤカード、ＤＶＤ等の記録媒体に格納することができる。 Information such as programs, tables, and files that realize each function can be stored in a memory, a hard disk, a storage device such as an SSD (Solid State Drive), or a recording medium such as an IC card, an SD card, or a DVD.

また、制御線や情報線は説明上必要と考えられるものを示しており、実装上必要な全ての制御線や情報線を示しているとは限らない。実際には、ほとんど全ての構成が相互に接続されていると考えてよい。 In addition, the control lines and information lines show what is considered necessary for explanation, and do not necessarily show all the control lines and information lines necessary for mounting. In practice, it can be considered that almost all configurations are interconnected.

２０１メインマイコン
２０２監視マイコン
２１１メインマイコンに搭載のプロセッサ
２１２メインマイコンに搭載のコードフラッシュメモリ
２１３メインマイコンに搭載のデータフラッシュメモリ
２１４メインマイコンに搭載のＲＡＭ
２１４１ＲＡＭの初期化領域
２１４２ＲＡＭの非初期化領域
２１５メインマイコンに搭載のリセット端子
２１６監視マイコンに搭載のプロセッサ
２１７監視マイコンに搭載のコードフラッシュメモリ
２１８監視マイコンに搭載のＲＡＭ
３１１メインマイコンで実行される車両制御処理
３１２メインマイコンで実行される車両制御処理の動作正常判定処理
３１３メインマイコンで実行される異常検知時データ記憶処理
３１４監視マイコンで実行されるメインマイコンの異常検知処理
３１５監視マイコンで実行されるメインマイコンのリセット要求処理
３１６メインマイコンで実行されるリセット処理 201 Main microcomputer 202 Monitoring microcomputer 211 Processor installed in the main microcomputer 212 Code flash memory installed in the main microcomputer 213 Data flash memory installed in the main microcomputer 214 RAM installed in the main microcomputer
2141 RAM initialization area 2142 RAM non-initialization area 215 Reset terminal installed in the main microcomputer 216 Processor installed in the monitoring microcomputer 217 Code flash memory installed in the monitoring microcomputer 218 RAM installed in the monitoring microcomputer
311 Vehicle control processing executed by the main microcomputer 312 Operation of vehicle control processing executed by the main microcomputer Normal judgment processing 313 Data storage processing at the time of abnormality detection executed by the main microcomputer 314 Abnormality detection of the main microcomputer executed by the monitoring microcomputer Process 315 Reset request processing of the main microcomputer executed by the monitoring microcomputer 316 Reset processing executed by the main microcomputer

Claims

車両用電子制御装置であって、
車両制御処理を実行する第１のマイクロコンピュータと、
前記第１のマイクロコンピュータを監視する第２のマイクロコンピュータとを備え、
前記第１のマイクロコンピュータは、プログラムを実行する第１のプロセッサと、前記プログラムを格納する第１の記憶部と、リセット信号が入力されるリセット端子とを有し、
前記第１の記憶部は、前記第１のマイクロコンピュータのリセットによって、記憶内容が初期化される初期化領域と、記憶内容が保持される非初期化領域を含み、
前記第２のマイクロコンピュータは、プログラムを実行する第２のプロセッサと、前記プログラムを格納する第２の記憶部とを有し、
前記第１のマイクロコンピュータは、プログラムの実行状態を監視し、プログラムの実行に異常が発生していないかを判定して、当該異常判定結果を前記第２のマイクロコンピュータに通知し、
前記第２のマイクロコンピュータは、前記異常判定結果に基づいて、前記第１のマイクロコンピュータにリセット信号を出力し、
前記第１のマイクロコンピュータは、前記異常判定結果に基づいて、前記リセット信号が入力される前に、前記第１のプロセッサで実行中の処理を示すデータを前記非初期化領域に格納することを特徴とする車両用電子制御装置。 It is an electronic control device for vehicles.
A first microcomputer that performs vehicle control processing,
A second microcomputer for monitoring the first microcomputer is provided.
The first microcomputer has a first processor for executing a program, a first storage unit for storing the program, and a reset terminal to which a reset signal is input.
The first storage unit includes an initialization area in which the storage contents are initialized by resetting the first microcomputer, and a non-initialization area in which the storage contents are held.
The second microcomputer has a second processor for executing a program and a second storage unit for storing the program.
The first microcomputer monitors the execution state of the program, determines whether or not an abnormality has occurred in the execution of the program, and notifies the second microcomputer of the abnormality determination result.
The second microcomputer outputs a reset signal to the first microcomputer based on the abnormality determination result.
Based on the abnormality determination result, the first microcomputer stores data indicating the processing being executed by the first processor in the non-initialization area before the reset signal is input. An electronic control device for vehicles as a feature.

請求項１に記載の車両用電子制御装置であって、
前記第１のマイクロコンピュータは、
前記処理の実行開始時に、当該実行される処理を示すデータを前記初期化領域に格納し、
前記異常判定後、前記リセット信号が入力される前に、前記第１のプロセッサで実行中の処理を示すデータを前記初期化領域から前記非初期化領域に複製することを特徴とする車両用電子制御装置。 The vehicle electronic control device according to claim 1.
The first microcomputer is
At the start of execution of the process, data indicating the process to be executed is stored in the initialization area.
A vehicle electron characterized by replicating data indicating a process being executed by the first processor from the initialization region to the non-initialization region after the abnormality determination and before the reset signal is input. Control device.

請求項１に記載の車両電子制御装置であって、
前記第１のマイクロコンピュータは、前記第１のプロセッサで実行中の処理を示すデータとして、実行タイミングを示す実行タイミング番号と、実行される処理を示す実行処理番号とを前記非初期化領域に格納することを特徴とする車両用電子制御装置。 The vehicle electronic control device according to claim 1.
The first microcomputer stores, as data indicating the processing being executed by the first processor, an execution timing number indicating an execution timing and an execution processing number indicating an execution process in the non-initialization area. An electronic control device for a vehicle, characterized in that it does.

車両用電子制御装置が実行する車両制御方法であって、
前記車両用電子制御装置は、車両制御処理を実行する第１のマイクロコンピュータと、前記第１のマイクロコンピュータを監視する第２のマイクロコンピュータとを有し、
前記第１のマイクロコンピュータは、プログラムを実行する第１のプロセッサと、前記プログラムを格納する第１の記憶部と、リセット信号が入力されるリセット端子とを有し、
前記第１の記憶部は、前記第１のマイクロコンピュータのリセットによって、記憶内容が初期化される初期化領域と、記憶内容が保持される非初期化領域を含み、
前記第２のマイクロコンピュータは、プログラムを実行する第２のプロセッサと、前記プログラムを格納する第２の記憶部とを有し、
全記車両制御方法は、
前記第１のマイクロコンピュータは、プログラムの実行状態を監視し、プログラムの実行に異常が発生していないかを判定して、当該異常判定結果を前記第２のマイクロコンピュータに通知し、
前記第２のマイクロコンピュータは、前記異常判定結果に基づいて、前記第１のマイクロコンピュータにリセット信号を出力し、
前記第１のマイクロコンピュータは、前記異常判定後、前記リセット信号が入力される前に、前記第１のプロセッサで実行中の処理を示すデータを前記非初期化領域に格納することを特徴とする車両制御方法。 A vehicle control method executed by an electronic control device for a vehicle.
The vehicle electronic control device includes a first microcomputer that executes vehicle control processing and a second microcomputer that monitors the first microcomputer.
The first microcomputer has a first processor for executing a program, a first storage unit for storing the program, and a reset terminal to which a reset signal is input.
The first storage unit includes an initialization area in which the storage contents are initialized by resetting the first microcomputer, and a non-initialization area in which the storage contents are held.
The second microcomputer has a second processor for executing a program and a second storage unit for storing the program.
The vehicle control method is
The first microcomputer monitors the execution state of the program, determines whether or not an abnormality has occurred in the execution of the program, and notifies the second microcomputer of the abnormality determination result.
The second microcomputer outputs a reset signal to the first microcomputer based on the abnormality determination result.
The first microcomputer is characterized in that after the abnormality determination and before the reset signal is input, data indicating the processing being executed by the first processor is stored in the non-initialization region. Vehicle control method.