JP2021185741A - Power conversion device - Google Patents

Power conversion device Download PDF

Info

Publication number
JP2021185741A
JP2021185741A JP2021145935A JP2021145935A JP2021185741A JP 2021185741 A JP2021185741 A JP 2021185741A JP 2021145935 A JP2021145935 A JP 2021145935A JP 2021145935 A JP2021145935 A JP 2021145935A JP 2021185741 A JP2021185741 A JP 2021185741A
Authority
JP
Japan
Prior art keywords
switching element
electrode side
transistor
power supply
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021145935A
Other languages
Japanese (ja)
Other versions
JP7201045B2 (en
Inventor
拡 田久保
Hiroshi Takubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021145935A priority Critical patent/JP7201045B2/en
Publication of JP2021185741A publication Critical patent/JP2021185741A/en
Application granted granted Critical
Publication of JP7201045B2 publication Critical patent/JP7201045B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Abstract

To reduce power loss by suppressing deterioration of a body diode.SOLUTION: A power conversion device 1-2 includes an orthogonal transformer 10a and a control circuit 20a. The orthogonal transformer 10a includes switching elements T1 to T4, a switch circuit SW, diodes D1, D2, a positive electrode side power source V1, and a negative electrode side power source V2. The switching element T1 includes a NMOS transistor M1 and a body diode Dp1. The switching element T2 includes a NMOS transistor M2 and a body diode Dp2. The control circuit 20a performs switching control of the switching elements T1 to T4 by inputting gate drive signals g1 to g4 to the respective gates of the switching elements T1 to T4. In addition, the control circuit 20a keeps an on-state of the switch circuit SW during a prescribed time period within a time period from a turn-off operation to a turn-on operation of the switching element T2.SELECTED DRAWING: Figure 10

Description

本技術は、電力変換装置に関する。 The present technology relates to a power converter.

直交変換器（ＤＣ（Direct Current）／ＡＣ（Alternate Current）変換器）として、３レベルインバータに代表されるマルチレベルインバータは、従前の２レベルインバータに比べて、システムの小型化や高効率化を実現する電力変換器として注目されている。 Multi-level inverters such as 3-level inverters as orthogonal converters (DC (Direct Current) / AC (Alternate Current) converters) are smaller and more efficient than conventional 2-level inverters. It is attracting attention as a power converter that can be realized.

３レベルインバータの従来技術としては、例えば、正極端子と負極端子との間に直列接続される少なくとも２つのスイッチング素子におのおの逆並列に接続される還流ダイオードの電圧降下特性を、中性点端子と交流端子との間に接続されるスイッチング素子に逆並列に接続される還流ダイオードの電圧降下特性より大きくして、電力損失を低減した技術が提案されている（特許文献１）。 As a conventional technique of a three-level inverter, for example, the voltage drop characteristic of a freewheeling diode connected in antiparallel to at least two switching elements connected in series between a positive electrode terminal and a negative electrode terminal is defined as a neutral point terminal. A technique has been proposed in which the voltage drop characteristic of a freewheeling diode connected in antiparallel to a switching element connected to an AC terminal is made larger than the voltage drop characteristic to reduce power loss (Patent Document 1).

特開２０１３−１１６０２０号公報Japanese Unexamined Patent Publication No. 2013-116020

しかし、３レベルインバータに含まれるスイッチング素子のスイッチング動作によってモータ等の誘導性負荷を駆動する場合に、スイッチング素子内のボディダイオードに負荷電流が還流すると、ボディダイオードが劣化して、電力損失が増大するという問題がある。 However, when an inductive load such as a motor is driven by the switching operation of the switching element included in the 3-level inverter, if the load current returns to the body diode in the switching element, the body diode deteriorates and the power loss increases. There is a problem of doing.

本発明はこのような点に鑑みてなされたものであり、ボディダイオードの劣化を抑制し、電力損失の低減化を図った電力変換装置を提供することを目的とする。 The present invention has been made in view of such a point, and an object of the present invention is to provide a power conversion device capable of suppressing deterioration of a body diode and reducing power loss.

上記課題を解決するために、電力変換装置が提供される。この電力変換装置は、第１のボディダイオードを含む正極側の第１のスイッチング素子と、第１のスイッチング素子に直列接続する負極側の第２のスイッチング素子と、第１のスイッチング素子に並列接続するスイッチ回路とを含む直交変換部と、第２のスイッチング素子がターンオフ動作後、ターンオン動作するまでの期間中に、スイッチ回路を所定期間オン状態にする制御回路とを備える。 In order to solve the above problems, a power conversion device is provided. This power conversion device is connected in parallel to the first switching element on the positive side including the first body diode, the second switching element on the negative side connected in series to the first switching element, and the first switching element. It is provided with a quadrature conversion unit including a switch circuit to be turned on, and a control circuit for turning on the switch circuit for a predetermined period during the period from the turn-off operation to the turn-on operation of the second switching element.

ボディダイオードの劣化を抑制し、電力損失の低減化を図ることが可能になる。 It is possible to suppress the deterioration of the body diode and reduce the power loss.

本発明の電力変換装置の構成例を示す図である。It is a figure which shows the structural example of the power conversion apparatus of this invention. ３レベルインバータの構成例を示す図である。It is a figure which shows the configuration example of a 3-level inverter. ３レベルインバータのスイッチングパターンの一例を示す図である。It is a figure which shows an example of the switching pattern of a 3-level inverter. ３レベルインバータの出力波形を示す図である。It is a figure which shows the output waveform of a 3 level inverter. 負荷電流が流れる経路を示す図である。It is a figure which shows the path through which a load current flows. 負極側のスイッチング素子の両端電圧が閾値レベルを超えたときに負荷電流が流れる経路を示す図である。It is a figure which shows the path through which a load current flows when the voltage across a switching element on a negative electrode side exceeds a threshold level. ボディダイオードの導通時の状態を説明するための図である。It is a figure for demonstrating the state at the time of conduction of a body diode. 電力変換装置の構成例を示す図である。It is a figure which shows the configuration example of the power conversion apparatus. 電力変換装置の動作を説明するための図である。It is a figure for demonstrating operation of a power conversion apparatus. 変形例の電力変換装置の構成例を示す図である。It is a figure which shows the configuration example of the power conversion apparatus of a modification. 変形例の電力変換装置の動作を説明するための図である。It is a figure for demonstrating operation of the power conversion apparatus of a modification.

以下、実施の形態について図面を参照して説明する。
図１は本発明の電力変換装置の構成例を示す図である。電力変換装置１は、直交変換器１ａと制御回路１ｂを備える。直交変換器１ａは、スイッチング素子Ｔ１〜Ｔ４、ダイオードＤ１、Ｄ２（第１、第２のダイオード）、直流電源として正極側電源Ｖ１および負極側電源Ｖ２を備える。 Hereinafter, embodiments will be described with reference to the drawings.
FIG. 1 is a diagram showing a configuration example of the power conversion device of the present invention. The power conversion device 1 includes an orthogonal converter 1a and a control circuit 1b. The orthogonal converter 1a includes switching elements T1 to T4, diodes D1 and D2 (first and second diodes), and a positive electrode side power supply V1 and a negative electrode side power supply V2 as DC power supplies.

正極側のスイッチング素子Ｔ１（第１のスイッチング素子）は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としてＮチャネルのＮＭＯＳトランジスタＭ１（第１のトランジスタ）を含み、さらに寄生ダイオードであるボディダイオードＤｐ１（第１のボディダイオード）を含む。負極側のスイッチング素子Ｔ２（第２のスイッチング素子）は、スイッチング素子Ｔ１と直列接続する。 The switching element T1 (first switching element) on the positive electrode side includes an N-channel polymerase transistor M1 (first transistor) as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and further includes a body diode Dp1 (first transistor) which is a parasitic diode. 1 body diode) is included. The switching element T2 (second switching element) on the negative electrode side is connected in series with the switching element T1.

直交変換器１ａ内の接続関係を記すと、正極側電源Ｖ１の正極側端子は、ＮＭＯＳトランジスタＭ１のドレインと、ボディダイオードＤｐ１のカソードに接続し、負極側電源Ｖ２の負極側端子は、スイッチング素子Ｔ２の一端に接続する。 The connection relationship in the orthogonal converter 1a is described. The positive electrode side terminal of the positive electrode side power supply V1 is connected to the drain of the nanotube transistor M1 and the cathode of the body diode Dp1, and the negative electrode side terminal of the negative electrode side power supply V2 is a switching element. Connect to one end of T2.

正極側電源Ｖ１の負極側端子は、負極側電源Ｖ２の正極側端子、スイッチング素子Ｔ３の一端、ダイオードＤ１のアノードに接続する。スイッチング素子Ｔ３の他端は、ダイオードＤ１のカソード、ダイオードＤ２のカソードおよびスイッチング素子Ｔ４の一端に接続する。 The negative electrode side terminal of the positive electrode side power supply V1 is connected to the positive electrode side terminal of the negative electrode side power supply V2, one end of the switching element T3, and the anode of the diode D1. The other end of the switching element T3 is connected to the cathode of the diode D1, the cathode of the diode D2, and one end of the switching element T4.

スイッチング素子Ｔ４の他端は、ダイオードＤ２のアノード、ＮＭＯＳトランジスタＭ１のソース、ボディダイオードＤｐ１のアノード、スイッチング素子Ｔ２の他端および中間点Ｕに接続する。また、中間点Ｕには、図示しないフィルタを介して負荷３が接続される。 The other end of the switching element T4 is connected to the anode of the diode D2, the source of the NOTE transistor M1, the anode of the body diode Dp1, the other end of the switching element T2, and the intermediate point U. Further, the load 3 is connected to the intermediate point U via a filter (not shown).

制御回路１ｂは、スイッチング素子Ｔ１〜Ｔ４のスイッチング駆動制御を行う。この場合、制御回路１ｂは、スイッチング素子Ｔ２のスイッチング動作時にターンオフしてターンオンするまでのオフ期間中に、スイッチング素子Ｔ２がスイッチング動作中にはオフ状態になっているスイッチング素子Ｔ１を所定期間オンにする。 The control circuit 1b performs switching drive control of the switching elements T1 to T4. In this case, the control circuit 1b turns on the switching element T1 which is in the off state during the switching operation for a predetermined period during the off period until the switching element T2 is turned off and turned on during the switching operation. do.

このようなスイッチング制御を行うことで、制御回路１ｂは、負荷３からスイッチング素子Ｔ１に向かう負荷電流（第１の負荷電流）を、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１側に流して、スイッチング素子Ｔ１内のボディダイオードＤｐ１に対して負荷電流を非導通にする（ボディダイオードＤｐ１に向かう負荷電流の流れを抑制する）。 By performing such switching control, the control circuit 1b causes the load current (first load current) from the load 3 toward the switching element T1 to flow to the NOTE transistor M1 side in the switching element T1 to cause the switching element T1. The load current is made non-conducting to the body diode Dp1 inside (suppresses the flow of the load current toward the body diode Dp1).

これにより、スイッチング素子Ｔ１内のボディダイオードＤｐ１への負荷電流の還流を抑止することができるので、ボディダイオードＤｐ１の劣化を抑制することができ、電力損失の低減化を図ることが可能になる。 As a result, the return of the load current to the body diode Dp1 in the switching element T1 can be suppressed, so that deterioration of the body diode Dp1 can be suppressed and power loss can be reduced.

次に本発明の詳細を説明する前に、本発明の適用例である３レベルインバータについて図２〜図４を用いて説明する。まず、３レベルインバータの構成について説明する。図２は３レベルインバータの構成例を示す図である。３レベルインバータ１００は、スイッチング素子Ｔ１〜Ｔ４、ダイオードＤ１、Ｄ２および正極側電源Ｖ１および負極側電源Ｖ２を備える。 Next, before explaining the details of the present invention, the three-level inverter which is an application example of the present invention will be described with reference to FIGS. 2 to 4. First, the configuration of the three-level inverter will be described. FIG. 2 is a diagram showing a configuration example of a three-level inverter. The three-level inverter 100 includes switching elements T1 to T4, diodes D1 and D2, a positive electrode side power supply V1, and a negative electrode side power supply V2.

スイッチング素子Ｔ１、Ｔ２には、例えば、ＮＭＯＳトランジスタＭ１、Ｍ２が使用される。この場合、例えば、ＳｉＣ（シリコンカーバイド）製のＭＯＳＦＥＴが使用される。ＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ（シリコン）製のＭＯＳＦＥＴと比べ、スイッチング損失が小さく、高温領域においても良好な電気的特性を有している。 For the switching elements T1 and T2, for example, IGMP transistors M1 and M2 are used. In this case, for example, a MOSFET made of SiC (silicon carbide) is used. Compared to MOSFETs made of Si (silicon), SiC- MOSFETs have a small switching loss and have good electrical characteristics even in a high temperature region.

また、ＮＭＯＳトランジスタＭ１、Ｍ２には寄生ダイオードが接続されており、ＮＭＯＳトランジスタＭ１の寄生ダイオードをボディダイオードＤｐ１、ＮＭＯＳトランジスタＭ２の寄生ダイオードをボディダイオードＤｐ２とする。 Further, a parasitic diode is connected to the nanotube transistors M1 and M2, and the parasitic diode of the nanotube transistor M1 is referred to as a body diode Dp1 and the parasitic diode of the nanotube transistor M2 is referred to as a body diode Dp2.

さらに、スイッチング素子Ｔ３、Ｔ４には、例えば、Ｓｉ製のＩＧＢＴ（Insulated Gate Bipolar Transistor）が使用される。
一方、３レベルインバータ１００の配線には、配線インダクタ（浮遊インダクタ）が存在するので、図２には配線インダクタを明示している。 Further, for the switching elements T3 and T4, for example, an IGBT (Insulated Gate Bipolar Transistor) made of Si is used.
On the other hand, since a wiring inductor (floating inductor) exists in the wiring of the 3-level inverter 100, the wiring inductor is clearly shown in FIG.

具体的には、正極側電源Ｖ１の正極側端子と、正極点Ｐとの間の正極側配線には、配線インダクタＬｐがある。また、負極側電源Ｖ２の負極側端子と、負極点Ｎとの間の負極側配線には、配線インダクタＬｎがある。 Specifically, the positive electrode side wiring between the positive electrode side terminal of the positive electrode side power supply V1 and the positive electrode point P has a wiring inductor Lp. Further, the negative electrode side wiring between the negative electrode side terminal of the negative electrode side power supply V2 and the negative electrode point N has a wiring inductor Ln.

さらに、正極側電源Ｖ１と負極側電源Ｖ２の中間電位になる中間点Ｃと、スイッチング素子Ｔ３のエミッタおよびダイオードＤ１のアノードとの間の中間極側配線には、配線インダクタＬｍがある。 Further, there is a wiring inductor Lm in the intermediate pole side wiring between the intermediate point C which becomes an intermediate potential between the positive electrode side power supply V1 and the negative electrode side power supply V2 and the emitter of the switching element T3 and the anode of the diode D1.

３レベルインバータ１００の構成素子の接続関係について記すと、正極側電源Ｖ１の正極側端子は、配線インダクタＬｐを通じて、ＮＭＯＳトランジスタＭ１のドレインおよびボディダイオードＤｐ１のカソードに接続する。 Regarding the connection relationship of the constituent elements of the three-level inverter 100, the positive electrode side terminal of the positive electrode side power supply V1 is connected to the drain of the MIMO transistor M1 and the cathode of the body diode Dp1 through the wiring inductor Lp.

負極側電源Ｖ２の負極側端子は、配線インダクタＬｎを通じて、ＮＭＯＳトランジスタＭ２のソースおよびボディダイオードＤｐ２のアノードに接続する。
正極側電源Ｖ１の負極側端子は、負極側電源Ｖ２の正極側端子に接続し、さらに配線インダクタＬｍを通じて、スイッチング素子Ｔ３のエミッタおよびダイオードＤ１のアノードに接続する。 The negative electrode side terminal of the negative electrode side power supply V2 is connected to the source of the MIMO transistor M2 and the anode of the body diode Dp2 through the wiring inductor Ln.
The negative electrode side terminal of the positive electrode side power supply V1 is connected to the positive electrode side terminal of the negative electrode side power supply V2, and further connected to the emitter of the switching element T3 and the anode of the diode D1 through the wiring inductor Lm.

スイッチング素子Ｔ３のコレクタは、ダイオードＤ１のカソード、ダイオードＤ２のカソードおよびスイッチング素子Ｔ４のコレクタに接続する。
スイッチング素子Ｔ４のエミッタは、ダイオードＤ２のアノード、ＮＭＯＳトランジスタＭ１のソース、ボディダイオードＤｐ１のアノード、ＮＭＯＳトランジスタＭ２のドレインおよびボディダイオードＤｐ２のカソードに接続する。 The collector of the switching element T3 is connected to the cathode of the diode D1, the cathode of the diode D2, and the collector of the switching element T4.
The emitter of the switching element T4 is connected to the anode of the diode D2, the source of the nanotube transistor M1, the anode of the body diode Dp1, the drain of the nanotube transistor M2, and the cathode of the body diode Dp2.

中間点（交流出力点）Ｕには、フィルタ１０１（例えば、ＬＣフィルタ）が接続され、フィルタ１０１の出力段には負荷が接続される。また、スイッチング素子Ｔ１〜Ｔ４のゲートには、図示しない制御回路が接続される。なお、スイッチング素子Ｔ３、Ｔ４とダイオードＤ１、Ｄ２の箇所には、ＲＢ（Reverse Blocking）−ＩＧＢＴの構成を適用してもよい。 A filter 101 (for example, an LC filter) is connected to the intermediate point (AC output point) U, and a load is connected to the output stage of the filter 101. Further, a control circuit (not shown) is connected to the gates of the switching elements T1 to T4. The configuration of RB (Reverse Blocking) -IGBT may be applied to the switching elements T3 and T4 and the diodes D1 and D2.

次に３レベルインバータ１００のスイッチングパターンについて説明する。図３は３レベルインバータのスイッチングパターンの一例を示す図である。
〔期間ｔ（＋）〕基準正弦波（インバータの出力電圧指令）Ｓ０が正の期間にある期間ｔ（＋）において、基準正弦波Ｓ０の振幅が、正電位側三角波信号であるキャリア信号Ｓ１の振幅より大きい場合は、スイッチング素子Ｔ１のゲート駆動信号ｇ１は高電位レベルになり、スイッチング素子Ｔ１はオンする。 Next, the switching pattern of the 3-level inverter 100 will be described. FIG. 3 is a diagram showing an example of a switching pattern of a three-level inverter.
[Period t (+)] In the period t (+) in which the reference sine wave (output voltage command of the inverter) S0 is in the positive period, the amplitude of the reference sine wave S0 is the carrier signal S1 which is the positive potential side triangular wave signal. When it is larger than the amplitude, the gate drive signal g1 of the switching element T1 becomes a high potential level, and the switching element T1 is turned on.

また、基準正弦波Ｓ０の振幅がキャリア信号Ｓ１の振幅より小さい場合は、ゲート駆動信号ｇ１は低電位レベルになり、スイッチング素子Ｔ１はオフする。
一方、スイッチング素子Ｔ３のゲート駆動信号ｇ３は、ゲート駆動信号ｇ１のレベルを反転した信号になる。よって、スイッチング素子Ｔ１がオンのときにはスイッチング素子Ｔ３はオフ、スイッチング素子Ｔ１がオフのときにはスイッチング素子Ｔ３はオンする。 When the amplitude of the reference sine wave S0 is smaller than the amplitude of the carrier signal S1, the gate drive signal g1 becomes a low potential level and the switching element T1 is turned off.
On the other hand, the gate drive signal g3 of the switching element T3 is a signal in which the level of the gate drive signal g1 is inverted. Therefore, when the switching element T1 is on, the switching element T3 is turned off, and when the switching element T1 is off, the switching element T3 is turned on.

さらに、スイッチング素子Ｔ１、Ｔ３がスイッチング動作中（期間ｔ（＋））は、スイッチング素子Ｔ２のゲート駆動信号ｇ２は低電位レベルを維持して、スイッチング素子Ｔ２はオフ状態になる。 Further, while the switching elements T1 and T3 are in the switching operation (period t (+)), the gate drive signal g2 of the switching element T2 maintains a low potential level, and the switching element T2 is turned off.

さらにまた、スイッチング素子Ｔ１、Ｔ３がスイッチング動作中（期間ｔ（＋））は、スイッチング素子Ｔ４のゲート駆動信号ｇ４は高電位レベルを維持して、スイッチング素子Ｔ４はオン状態になる。 Furthermore, while the switching elements T1 and T3 are in the switching operation (period t (+)), the gate drive signal g4 of the switching element T4 maintains a high potential level, and the switching element T4 is turned on.

〔期間ｔ（−）〕基準正弦波Ｓ０が負の期間にある期間ｔ（−）において、基準正弦波Ｓ０の振幅が、負電位側三角波信号であるキャリア信号Ｓ２の振幅より小さい場合は、スイッチング素子Ｔ２のゲート駆動信号ｇ２は高電位レベルになり、スイッチング素子Ｔ２はオンする。 [Period t (−)] In the period t (−) in which the reference sine wave S0 is in the negative period, switching is performed when the amplitude of the reference sine wave S0 is smaller than the amplitude of the carrier signal S2 which is the negative potential side triangular wave signal. The gate drive signal g2 of the element T2 becomes a high potential level, and the switching element T2 is turned on.

また、基準正弦波Ｓ０の振幅がキャリア信号Ｓ２の振幅より大きい場合は、ゲート駆動信号ｇ２は低電位レベルになり、スイッチング素子Ｔ２はオフする。
一方、スイッチング素子Ｔ４のゲート駆動信号ｇ４は、ゲート駆動信号ｇ２のレベルを反転した信号になる。よって、スイッチング素子Ｔ２がオンのときにはスイッチング素子Ｔ４はオフ、スイッチング素子Ｔ２がオフのときにはスイッチング素子Ｔ４はオンする。 When the amplitude of the reference sine wave S0 is larger than the amplitude of the carrier signal S2, the gate drive signal g2 becomes a low potential level and the switching element T2 is turned off.
On the other hand, the gate drive signal g4 of the switching element T4 is a signal in which the level of the gate drive signal g2 is inverted. Therefore, when the switching element T2 is on, the switching element T4 is off, and when the switching element T2 is off, the switching element T4 is on.

さらに、スイッチング素子Ｔ２、Ｔ４がスイッチング動作中（期間ｔ（−））は、スイッチング素子Ｔ１のゲート駆動信号ｇ１は低電位レベルを維持して、スイッチング素子Ｔ１はオフ状態になる。 Further, while the switching elements T2 and T4 are in the switching operation (period t (−)), the gate drive signal g1 of the switching element T1 maintains a low potential level, and the switching element T1 is turned off.

さらにまた、スイッチング素子Ｔ２、Ｔ４がスイッチング動作中（期間ｔ（−））は、スイッチング素子Ｔ３のゲート駆動信号ｇ３は高電位レベルを維持して、スイッチング素子Ｔ３はオン状態になる。 Furthermore, while the switching elements T2 and T4 are in the switching operation (period t (−)), the gate drive signal g3 of the switching element T3 maintains a high potential level, and the switching element T3 is turned on.

上記のように、基準正弦波Ｓ０が正の期間は、スイッチング素子Ｔ１、Ｔ３が交互にスイッチングする。このときスイッチング素子Ｔ２はオフ状態が保持され、スイッチング素子Ｔ４はオン状態が保持される。 As described above, the switching elements T1 and T3 switch alternately during the period when the reference sine wave S0 is positive. At this time, the switching element T2 is held in the off state, and the switching element T4 is held in the on state.

逆に、基準正弦波Ｓ０が負の期間は、スイッチング素子Ｔ２、Ｔ４が交互にスイッチングする。このときスイッチング素子Ｔ１はオフ状態が保持され、スイッチング素子Ｔ３はオン状態が保持される。 On the contrary, during the period when the reference sine wave S0 is negative, the switching elements T2 and T4 switch alternately. At this time, the switching element T1 is held in the off state, and the switching element T3 is held in the on state.

スイッチング素子Ｔ１〜Ｔ４がこのようなスイッチング動作を行うことにより負荷に対する給電が実施される。なお、上記に示したゲート駆動信号ｇ１〜ｇ４は、スイッチング素子Ｔ１〜Ｔ４の駆動制御を行う制御回路内において生成される。 When the switching elements T1 to T4 perform such a switching operation, power is supplied to the load. The gate drive signals g1 to g4 shown above are generated in the control circuit that controls the drive of the switching elements T1 to T4.

図４は３レベルインバータの出力波形を示す図である。３レベルインバータ１００のトータル電源電圧をＥｄとすれば、３レベルインバータ１００の中間点Ｕの出力は、ゼロを中心として±Ｅｄ／２と、±ＥｄとのＰＷＭ（Pulse Width Modulation）パルス波形となる。 FIG. 4 is a diagram showing an output waveform of a 3-level inverter. Assuming that the total power supply voltage of the 3-level inverter 100 is Ed, the output of the midpoint U of the 3-level inverter 100 becomes a PWM (Pulse Width Modulation) pulse waveform with ± Ed / 2 and ± Ed centered on zero. ..

このように、３レベルインバータ１００は、出力波形がより正弦波に近くなることから、出力波形を正弦波化するためのフィルタ１０１を小型化することができる。また、１回のスイッチング動作当たりの電圧変動幅が２レベルインバータの半分となるため、スイッチング素子に発生するスイッチング損失がおおむね半減し、装置から発生するノイズも低減するなどの利点を有している。 As described above, since the output waveform of the three-level inverter 100 is closer to a sine wave, the filter 101 for converting the output waveform into a sine wave can be miniaturized. In addition, since the voltage fluctuation width per switching operation is half that of a two-level inverter, the switching loss generated in the switching element is roughly halved, and the noise generated from the device is also reduced. ..

次に本発明が解決すべき課題について図５〜図７を用いて説明する。図５は負荷電流が流れる経路を示す図である。負極側のスイッチング素子Ｔ２のスイッチング動作中（期間ｔ（−））に、スイッチング素子Ｔ２がターンオンしてからターンオフすると、モータ等の誘導性負荷からは逆起電圧が発生するので、３レベルインバータ１００内に負荷電流が流れる。 Next, the problems to be solved by the present invention will be described with reference to FIGS. 5 to 7. FIG. 5 is a diagram showing a path through which a load current flows. If the switching element T2 is turned on and then turned off during the switching operation of the switching element T2 on the negative electrode side (period t (-)), a counter electromotive voltage is generated from an inductive load such as a motor, so that the 3-level inverter 100 Load current flows inside.

なお、スイッチング素子Ｔ２のスイッチング動作中において、スイッチング素子Ｔ２がオフのとき、図３に示したように、スイッチング素子Ｔ１はオフ、スイッチング素子Ｔ３はオン、スイッチング素子Ｔ４はオンの状態である。 During the switching operation of the switching element T2, when the switching element T2 is off, the switching element T1 is off, the switching element T3 is on, and the switching element T4 is on, as shown in FIG.

スイッチング素子Ｔ２のターンオフ時、負荷電流の流れは経路ｒ１、ｒ２になる。経路ｒ１は、中間点Ｕから負極点Ｎへ流れる経路であり、経路ｒ２は、中間点Ｕから中間点Ｃへ流れる経路である。 At the time of turn-off of the switching element T2, the flow of the load current becomes the paths r1 and r2. The path r1 is a path flowing from the intermediate point U to the negative electrode point N, and the path r2 is a path flowing from the intermediate point U to the intermediate point C.

経路ｒ１を流れる負荷電流は、時間経過に伴って減少する（−ｄｉ／ｄｔで減少する）。また、配線インダクタＬｎの電圧極性を見ると、配線インダクタＬｎは、当初の電流を流し続けようと働くので、配線インダクタＬｎの電源側が正極性となり、配線インダクタＬｎのスイッチング素子Ｔ２側は負極性となる。 The load current flowing through the path r1 decreases with the passage of time (decreases with −di / dt). Looking at the voltage polarity of the wiring inductor Ln, since the wiring inductor Ln works to keep the initial current flowing, the power supply side of the wiring inductor Ln has a positive property, and the switching element T2 side of the wiring inductor Ln has a negative voltage property. Become.

一方、経路ｒ２を流れる負荷電流は、時間経過に伴って増加する（ｄｉ／ｄｔで増加する）。また、配線インダクタＬｍの電圧極性を見ると、配線インダクタＬｍのスイッチング素子Ｔ３側が正極性となり、配線インダクタＬｍの電源側は負極性となる。 On the other hand, the load current flowing through the path r2 increases with the passage of time (increases with di / dt). Looking at the voltage polarity of the wiring inductor Lm, the switching element T3 side of the wiring inductor Lm has a positive electrode property, and the power supply side of the wiring inductor Lm has a negative electrode property.

図６は負極側のスイッチング素子の両端電圧が閾値レベルを超えたときに負荷電流が流れる経路を示す図である。
ここで、正極側電源Ｖ１および負極側電源Ｖ２の電源電圧を共にＥｄｃとし、負荷電流をｄｉ／ｄｔとし、配線インダクタＬｍ、Ｌｎのインダクタンスを同じ符号Ｌｍ、Ｌｎでそれぞれ表す。この場合、スイッチング素子Ｔ２の両端電圧ＶＴ２は、以下の式（１）で算出される。 FIG. 6 is a diagram showing a path through which a load current flows when the voltage across the switching element on the negative electrode side exceeds the threshold level.
Here, the power supply voltages of the positive electrode side power supply V1 and the negative electrode side power supply V2 are both Edc, the load current is di / dt, and the inductances of the wiring inductors Lm and Ln are represented by the same reference numerals Lm and Ln, respectively. In this case, the voltage across the switching element T2 VT2 is calculated by the following equation (1).

ＶＴ２＝Ｅｄｃ＋（Ｌｍ＋Ｌｎ）×ｄｉ／ｄｔ・・・（１）
また、電源電圧Ｅｄｃの２倍の電圧（２×Ｅｄｃ）を閾値レベルとする。負極側のスイッチング素子Ｔ２がターンオフしてから、スイッチング素子Ｔ２の両端電圧ＶＴ２が上昇し、両端電圧ＶＴ２が閾値レベルを超えると、スイッチング素子Ｔ１のボディダイオードＤｐ１が順バイアスされて導通する。したがって、図６に示すように、中間点Ｕから正極点Ｐへの経路ｒ３にも負荷電流が流れることになる。 VT2 = Edc + (Lm + Ln) x di / dt ... (1)
Further, a voltage (2 × Edc) twice the power supply voltage Edc is set as the threshold level. After the switching element T2 on the negative electrode side is turned off, the voltage VT2 across the switching element T2 rises, and when the voltage VT2 across the ends exceeds the threshold level, the body diode Dp1 of the switching element T1 is forward biased and conducts. Therefore, as shown in FIG. 6, the load current also flows in the path r3 from the intermediate point U to the positive electrode point P.

図７はボディダイオードの導通時の状態を説明するための図である。配線インダクタＬｍ、Ｌｎのインダクタンスが大きく、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２の電流減少率が大きいと、上記の式（１）から両端電圧ＶＴ２が増大する。 FIG. 7 is a diagram for explaining a state when the body diode is conducting. When the inductances of the wiring inductors Lm and Ln are large and the current reduction rate of the load current IT2 flowing through the switching element T2 is large, the voltage across the circuit VT2 increases from the above equation (1).

このとき、スイッチング素子Ｔ２の両端電圧ＶＴ２が、電源電圧Ｅｄｃの２倍（２×Ｅｄｃ）を超える期間ｔａでは、スイッチング素子Ｔ１のボディダイオードＤｐ１が順バイアスされて導通する。 At this time, during the period ta in which the voltage VT2 across the switching element T2 exceeds twice the power supply voltage Edc (2 × Edc), the body diode Dp1 of the switching element T1 is forward-biased and conducts.

すると、ボディダイオードＤｐ１に負荷電流Ｉ１が流れる。このように負荷から還流してきた負荷電流Ｉ１がボディダイオードＤｐ１を流れると、ボディダイオードＤｐ１の故障率が上がり、ボディダイオードＤｐ１が劣化してしまう可能性がある。また、ボディダイオードＤｐ１のオン電圧は高いため、ボディダイオードＤｐ１に負荷電流Ｉ１が流れると、電力損失が増大してしまう。 Then, the load current I1 flows through the body diode Dp1. When the load current I1 recirculated from the load flows through the body diode Dp1, the failure rate of the body diode Dp1 increases and the body diode Dp1 may deteriorate. Further, since the on voltage of the body diode Dp1 is high, if the load current I1 flows through the body diode Dp1, the power loss increases.

本発明は上記のような点に鑑み、ボディダイオードへの負荷電流を非導通にして、ボディダイオードの劣化を抑制し、電力損失の低減化を図った電力変換装置を提供するものである。 In view of the above points, the present invention provides a power conversion device in which the load current to the body diode is made non-conducting, deterioration of the body diode is suppressed, and power loss is reduced.

次に３レベルインバータに適用可能な本発明の電力変換装置について図８、図９を用いて説明する。図８は電力変換装置の構成例を示す図である。電力変換装置１−１は、直交変換器１０と制御回路２０を備えており、直交変換器１０の中間点Ｕには、図示しないフィルタを介して負荷３が接続される。 Next, the power conversion device of the present invention applicable to the three-level inverter will be described with reference to FIGS. 8 and 9. FIG. 8 is a diagram showing a configuration example of the power conversion device. The power converter 1-1 includes an orthogonal converter 10 and a control circuit 20, and a load 3 is connected to an intermediate point U of the orthogonal converter 10 via a filter (not shown).

直交変換器１０は、スイッチング素子Ｔ１〜Ｔ４、ダイオードＤ１、Ｄ２および正極側電源Ｖ１および負極側電源Ｖ２を備える。スイッチング素子Ｔ１は、ＮＭＯＳトランジスタＭ１とボディダイオードＤｐ１を含み、スイッチング素子Ｔ２は、ＮＭＯＳトランジスタＭ２（第２のトランジスタ）とボディダイオードＤｐ２（第２のボディダイオード）を含む。なお、直交変換器１０の基本的な回路構成は図２に示した３レベルインバータ１００と同じなので回路構成の説明は省略する。 The orthogonal converter 10 includes switching elements T1 to T4, diodes D1 and D2, a positive electrode side power supply V1, and a negative electrode side power supply V2. The switching element T1 includes an IGMP transistor M1 and a body diode Dp1, and the switching element T2 includes an IGMP transistor M2 (second transistor) and a body diode Dp2 (second body diode). Since the basic circuit configuration of the orthogonal converter 10 is the same as that of the three-level inverter 100 shown in FIG. 2, the description of the circuit configuration will be omitted.

制御回路２０は、スイッチング素子Ｔ１〜Ｔ４の各ゲートにゲート駆動信号ｇ１〜ｇ４を入力して、スイッチング素子Ｔ１〜Ｔ４のスイッチング制御を行う。
ここで、図２に示した３レベルインバータ１００は、スイッチング素子Ｔ２のスイッチング動作中であって、スイッチング素子Ｔ２がターンオフしてからターンオンするまでのオフ期間中、スイッチング素子Ｔ１は連続オフ状態であった。 The control circuit 20 inputs gate drive signals g1 to g4 to each gate of the switching elements T1 to T4 to perform switching control of the switching elements T1 to T4.
Here, in the three-level inverter 100 shown in FIG. 2, the switching element T1 is in a continuous off state during the switching operation of the switching element T2 and during the off period from the turn-off of the switching element T2 to the turn-on. rice field.

これに対し、電力変換装置１−１は、このオフ期間中において、通常は連続オフ状態であるスイッチング素子Ｔ１に対して、スイッチング素子Ｔ１に高電位レベルのゲート駆動信号を印加して所定期間オンする制御を行う。より具体的には、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１のゲートに高電位レベルのゲート駆動信号を印加して、ＮＭＯＳトランジスタＭ１を所定期間オンする。 On the other hand, the power conversion device 1-1 applies a high potential level gate drive signal to the switching element T1 to the switching element T1 which is normally in a continuous off state during this off period, and turns it on for a predetermined period. Control to do. More specifically, a gate drive signal having a high potential level is applied to the gate of the nanotube transistor M1 in the switching element T1 to turn on the Now's transistor M1 for a predetermined period of time.

図９は電力変換装置の動作を説明するための図である。
〔期間ｔ０〕制御回路２０は、スイッチング素子Ｔ２のゲートに高電位レベルのゲート駆動信号ｇ２を印加する。このとき、スイッチング素子Ｔ２はオン状態になる。また、制御回路２０は、ＮＭＯＳトランジスタＭ１のゲートに低電位レベルのゲート駆動信号ｇ１を印加する。このとき、ＮＭＯＳトランジスタＭ１（スイッチング素子Ｔ１）はオフ状態になる。 FIG. 9 is a diagram for explaining the operation of the power conversion device.
[Period t0] The control circuit 20 applies a high potential level gate drive signal g2 to the gate of the switching element T2. At this time, the switching element T2 is turned on. Further, the control circuit 20 applies a low potential level gate drive signal g1 to the gate of the Now's transistor M1. At this time, the HCl transistor M1 (switching element T1) is turned off.

なお、スイッチング素子Ｔ３、Ｔ４に関しても、制御回路２０から出力されるゲート駆動信号ｇ３、ｇ４にもとづいてスイッチングされる。この場合、スイッチング素子Ｔ３はオン、スイッチング素子Ｔ４はオフの状態である。 The switching elements T3 and T4 are also switched based on the gate drive signals g3 and g4 output from the control circuit 20. In this case, the switching element T3 is on and the switching element T4 is off.

一方、スイッチング素子Ｔ１がオフ、スイッチング素子Ｔ２がオン状態の期間ｔ０では、両端電圧ＶＴ２（中間点Ｕと負極点Ｎ間のスイッチング素子Ｔ２の両端電圧）は０Ｖである。また、このときにスイッチング素子Ｔ２を流れる負荷電流ＩＴ２は、電流値Ｉｍａｘであるとする。さらに、スイッチング素子Ｔ１へは負荷電流は流れない。 On the other hand, during the period t0 in which the switching element T1 is off and the switching element T2 is on, the voltage across the voltage VT2 (voltage across the switching element T2 between the intermediate point U and the negative electrode point N) is 0V. Further, it is assumed that the load current IT2 flowing through the switching element T2 at this time has a current value Imax. Further, no load current flows through the switching element T1.

〔時刻ｔ１〕制御回路２０は、スイッチング素子Ｔ２のゲートに低電位レベルのゲート駆動信号ｇ２を印加して、スイッチング素子Ｔ２をターンオフする。
〔期間ｔ２〕両端電圧ＶＴ２は、上昇し始める。 [Time t1] The control circuit 20 applies a low potential level gate drive signal g2 to the gate of the switching element T2 to turn off the switching element T2.
[Period t2] The voltage across VT2 begins to rise.

〔時刻ｔ３〕両端電圧ＶＴ２が上昇しているときに、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が電流値Ｉｍａｘから下降し始める。このタイミングで、制御回路２０は、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１のゲートに高電位レベルのゲート駆動信号ｇ１を印加する。 [Time t3] When the voltage across VT2 is rising, the load current IT2 flowing through the switching element T2 starts to fall from the current value Imax. At this timing, the control circuit 20 applies a high potential level gate drive signal g1 to the gate of the nanotube transistor M1 in the switching element T1.

〔期間ｔ４〕両端電圧ＶＴ２が上昇しており、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が下降している。また、ＮＭＯＳトランジスタＭ１はオン状態になる（ゲート駆動信号ｇ１が高電位レベルを維持）。 [Period t4] The voltage across the ends VT2 is increasing, and the load current IT2 flowing through the switching element T2 is decreasing. Further, the nanotube transistor M1 is turned on (the gate drive signal g1 maintains a high potential level).

〔時刻ｔ５〕両端電圧ＶＴ２が、正極側電源Ｖ１の電源電圧と負極側電源Ｖ２の電源電圧のトータルの電圧である２×Ｅｄｃ（閾値レベル）に達する。また、ＮＭＯＳトランジスタＭ１はオン状態を維持している。 [Time t5] The voltage across VT2 reaches 2 × Edc (threshold level), which is the total voltage of the power supply voltage of the positive electrode side power supply V1 and the power supply voltage of the negative electrode side power supply V2. Further, the MIMO transistor M1 is maintained in the ON state.

この場合、経路ｒ３を流れる負荷電流Ｉ１は、スイッチング素子Ｔ１内のボディダイオードＤｐ１には流れず、スイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１を流れる。なお、ＮＭＯＳトランジスタＭ１がオンしても、すでにスイッチング素子Ｔ２はターンオフ動作に入っているので、電源が短絡されることはない。 In this case, the load current I1 flowing through the path r3 does not flow through the body diode Dp1 in the switching element T1 but flows through the µtransistor M1 in the switching element T1. Even if the HCl transistor M1 is turned on, the switching element T2 is already in the turn-off operation, so that the power supply is not short-circuited.

〔時刻ｔ６〕両端電圧ＶＴ２は、ピークから下降し始めて電圧（２×Ｅｄｃ）に達し、両端電圧ＶＴ２が電圧（２×Ｅｄｃ）以上になる時間帯が終了する。このタイミングで、制御回路２０は、ＮＭＯＳトランジスタＭ１のゲートに低電位レベルのゲート駆動信号ｇ１を印加して、ＮＭＯＳトランジスタＭ１をターンオフする。 [Time t6] The voltage across the ends VT2 begins to fall from the peak and reaches the voltage (2 × Edc), and the time zone in which the voltage across the ends VT2 becomes equal to or higher than the voltage (2 × Edc) ends. At this timing, the control circuit 20 applies a low potential level gate drive signal g1 to the gate of the nanotube transistor M1 to turn off the nanotube transistor M1.

以上説明したように、本発明の電力変換装置１−１によれば、制御回路２０は、スイッチング素子Ｔ２がターンオフしてターンオンするまでのオフ期間中に、スイッチング素子Ｔ１（ＮＭＯＳトランジスタＭ１）を所定期間オンにする。 As described above, according to the power conversion device 1-1 of the present invention, the control circuit 20 determines the switching element T1 (NMOS transistor M1) during the off period until the switching element T2 turns off and turns on. Turn on the period.

そして、制御回路２０は、スイッチング素子Ｔ１に向かう負荷電流をスイッチング素子Ｔ１内のＮＭＯＳトランジスタＭ１に流して、スイッチング素子Ｔ１内のボディダイオードＤｐ１に対して負荷電流を非導通にする。これにより、ボディダイオードＤｐ１の劣化を抑制し、電力損失の低減化を図ることが可能になる。 Then, the control circuit 20 causes the load current toward the switching element T1 to flow through the NOTE transistor M1 in the switching element T1 to make the load current non-conducting to the body diode Dp1 in the switching element T1. This makes it possible to suppress deterioration of the body diode Dp1 and reduce power loss.

なお、上記では、負極側スイッチング素子がターンオフしている期間中に、正極側スイッチング素子を所定期間オンする構成としたが、逆に正極側スイッチング素子がターンオフしている期間中に、負極側スイッチング素子を所定期間オンする構成にすることもできる。 In the above, the positive electrode side switching element is turned on for a predetermined period during the period when the negative electrode side switching element is turned off, but conversely, the negative electrode side switching is performed during the period when the positive electrode side switching element is turned off. The element may be turned on for a predetermined period of time.

次に電力変換装置の変形例について図１０、図１１を用いて説明する。図１０は変形例の電力変換装置の構成例を示す図である。変形例の電力変換装置１−２は、直交変換器１０ａと制御回路２０ａを備える。 Next, a modification of the power conversion device will be described with reference to FIGS. 10 and 11. FIG. 10 is a diagram showing a configuration example of a power conversion device of a modified example. The power conversion device 1-2 of the modified example includes an orthogonal converter 10a and a control circuit 20a.

直交変換器１０ａは、スイッチング素子Ｔ１〜Ｔ４、スイッチ回路ＳＷ、ダイオードＤ１、Ｄ２および正極側電源Ｖ１および負極側電源Ｖ２を備える。スイッチング素子Ｔ１は、ＮＭＯＳトランジスタＭ１とボディダイオードＤｐ１を含み、スイッチング素子Ｔ２は、ＮＭＯＳトランジスタＭ２とボディダイオードＤｐ２を含む。 The orthogonal converter 10a includes switching elements T1 to T4, a switch circuit SW, diodes D1 and D2, a positive electrode side power supply V1, and a negative electrode side power supply V2. The switching element T1 includes an IGMP transistor M1 and a body diode Dp1, and the switching element T2 includes an IGMP transistor M2 and a body diode Dp2.

また、スイッチ回路ＳＷは、ＮＭＯＳトランジスタＭｓ（第３のトランジスタ）とダイオードＤ３（第３のダイオード）を含み、スイッチング素子Ｔ１に並列接続する。
スイッチ回路ＳＷ周辺の接続関係を記すと、ダイオードＤ３のアノードは、ＮＭＯＳトランジスタＭ１のソース、ボディダイオードＤｐ１のアノード、ダイオードＤ２のアノード、スイッチング素子Ｔ４のエミッタ、ＮＭＯＳトランジスタＭ２のドレインおよびボディダイオードＤｐ２のカソードに接続する。 Further, the switch circuit SW includes an NaCl transistor Ms (third transistor) and a diode D3 (third diode), and is connected in parallel to the switching element T1.
To describe the connection relationship around the switch circuit SW, the anode of the diode D3 is the source of the nanotube transistor M1, the anode of the body diode Dp1, the anode of the diode D2, the emitter of the switching element T4, the drain of the nanotube transistor M2, and the body diode Dp2. Connect to the cathode.

ダイオードＤ３のカソードは、ＮＭＯＳトランジスタＭｓのドレインに接続する。ＮＭＯＳトランジスタＭｓのソースは、正極側電源Ｖ１の正極側端子、ＮＭＯＳトランジスタＭ１のドレインおよびボディダイオードＤｐ１のカソードに接続する。なお、その他の回路構成は図８で示した電力変換装置１−１の直交変換器１０と同じなので説明は省略する。 The cathode of the diode D3 is connected to the drain of the NaCl transistor Ms. The source of the MIMO transistor Ms is connected to the positive electrode side terminal of the positive electrode side power supply V1, the drain of the nanotube transistor M1, and the cathode of the body diode Dp1. Since the other circuit configurations are the same as those of the orthogonal converter 10 of the power converter 1-1 shown in FIG. 8, the description thereof will be omitted.

制御回路２０ａは、スイッチング素子Ｔ１〜Ｔ４の各ゲートにゲート駆動信号ｇ１〜ｇ４を入力して、スイッチング素子Ｔ１〜Ｔ４のスイッチング制御を行う。また、制御回路２０ａは、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓのゲートにゲート駆動信号ｇｓを入力して、スイッチ回路ＳＷのスイッチング（ＮＭＯＳトランジスタＭｓのスイッチング）を行う。 The control circuit 20a inputs gate drive signals g1 to g4 to each gate of the switching elements T1 to T4 to perform switching control of the switching elements T1 to T4. Further, the control circuit 20a inputs a gate drive signal gs to the gate of the Now's transistor Ms in the switch circuit SW to switch the switch circuit SW (switching of the nanotube transistor Ms).

ここで、電力変換装置１−２は、スイッチング素子Ｔ２のスイッチング動作時の、ターンオフしてからターンオンするまでのオフ期間中において、スイッチング素子Ｔ１は連続オフした状態のままで、スイッチ回路ＳＷを所定期間オンする制御を行う。すなわち、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓのゲートに高電位レベルのゲート駆動信号ｇｓを印加して、スイッチ回路ＳＷを所定期間オンする。 Here, the power conversion device 1-2 determines the switch circuit SW while the switching element T1 remains continuously turned off during the off period from the turn-off to the turn-on during the switching operation of the switching element T2. Control to turn on for a period. That is, a high potential level gate drive signal gs is applied to the gate of the nanotube transistor Ms in the switch circuit SW to turn on the switch circuit SW for a predetermined period.

図１１は変形例の電力変換装置の動作を説明するための図である。
〔期間ｔ１０〕制御回路２０ａは、スイッチング素子Ｔ２のゲートに高電位レベルのゲート駆動信号ｇ２を印加する。このとき、スイッチング素子Ｔ２はオン状態になる。また、制御回路２０ａは、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓのゲートに低電位レベルのゲート駆動信号ｇｓを印加する。このとき、ＮＭＯＳトランジスタＭｓはオフ状態になる。 FIG. 11 is a diagram for explaining the operation of the power conversion device of the modified example.
[Period t10] The control circuit 20a applies a high potential level gate drive signal g2 to the gate of the switching element T2. At this time, the switching element T2 is turned on. Further, the control circuit 20a applies a low-potential level gate drive signal gs to the gate of the nanotube transistor Ms in the switch circuit SW. At this time, the nanotube transistor Ms is turned off.

なお、スイッチング素子Ｔ１、Ｔ３、Ｔ４に関しても、制御回路２０ａから出力されるゲート駆動信号ｇ１、ｇ３、ｇ４にもとづいてスイッチングされる。この場合、スイッチング素子Ｔ１はオフ、スイッチング素子Ｔ３はオン、スイッチング素子Ｔ４はオフの状態である。 The switching elements T1, T3, and T4 are also switched based on the gate drive signals g1, g3, and g4 output from the control circuit 20a. In this case, the switching element T1 is off, the switching element T3 is on, and the switching element T4 is off.

一方、スイッチング素子Ｔ１がオフ、スイッチング素子Ｔ２がオン状態の期間ｔ１０では、両端電圧ＶＴ２は０Ｖである。また、このときにスイッチング素子Ｔ２を流れる負荷電流ＩＴ２は、電流値Ｉｍａｘであるとする。さらに、スイッチング素子Ｔ１へは負荷電流は流れない。 On the other hand, during the period t10 in which the switching element T1 is off and the switching element T2 is on, the voltage across the ends VT2 is 0V. Further, it is assumed that the load current IT2 flowing through the switching element T2 at this time has a current value Imax. Further, no load current flows through the switching element T1.

〔時刻ｔ１１〕制御回路２０ａは、スイッチング素子Ｔ２のゲートに低電位レベルのゲート駆動信号ｇ２を印加して、スイッチング素子Ｔ２をターンオフする。
〔期間ｔ１２〕両端電圧ＶＴ２は、上昇し始める。 [Time t11] The control circuit 20a applies a low potential level gate drive signal g2 to the gate of the switching element T2 to turn off the switching element T2.
[Period t12] The voltage across VT2 begins to rise.

〔時刻ｔ１３〕両端電圧ＶＴ２が上昇しているときに、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が電流値Ｉｍａｘから下降し始める。このタイミングで、制御回路２０ａは、ＮＭＯＳトランジスタＭｓのゲートに高電位レベルのゲート駆動信号ｇｓを印加して、ＮＭＯＳトランジスタＭｓをターンオンする。 [Time t13] When the voltage across VT2 is rising, the load current IT2 flowing through the switching element T2 starts to fall from the current value Imax. At this timing, the control circuit 20a applies a high potential level gate drive signal gs to the gate of the nanotube transistor Ms to turn on the nanotube transistor Ms.

〔期間ｔ１４〕両端電圧ＶＴ２が上昇しており、スイッチング素子Ｔ２を流れる負荷電流ＩＴ２が下降している。また、ＮＭＯＳトランジスタＭｓはオン状態になっている（ゲート駆動信号ｇｓが高電位レベルを維持）。 [Period t14] The voltage across the ends VT2 is increasing, and the load current IT2 flowing through the switching element T2 is decreasing. Further, the nanotube transistor Ms is in the ON state (the gate drive signal gs maintains a high potential level).

〔時刻ｔ１５〕両端電圧ＶＴ２が、正極側電源Ｖ１の電源電圧と負極側電源Ｖ２の電源電圧のトータルの電圧である２×Ｅｄｃ（閾値レベル）に達する。また、ＮＭＯＳトランジスタＭｓはオン状態を維持している。 [Time t15] The voltage across VT2 reaches 2 × Edc (threshold level), which is the total voltage of the power supply voltage of the positive electrode side power supply V1 and the power supply voltage of the negative electrode side power supply V2. Further, the nanotube transistor Ms is maintained in the ON state.

この場合、経路ｒ３を流れる負荷電流Ｉ１は、スイッチング素子Ｔ１内のボディダイオードＤｐ１には流れず、スイッチ回路ＳＷ内のＮＭＯＳトランジスタＭｓを流れる。なお、スイッチ回路ＳＷがオンしても、すでにスイッチング素子Ｔ２はターンオフ動作に入っているので、電源が短絡されることはない。 In this case, the load current I1 flowing through the path r3 does not flow through the body diode Dp1 in the switching element T1 but flows through the nanotube transistor Ms in the switch circuit SW. Even if the switch circuit SW is turned on, the switching element T2 is already in the turn-off operation, so that the power supply is not short-circuited.

〔時刻ｔ１６〕両端電圧ＶＴ２は、ピークから下降し始めて電圧（２×Ｅｄｃ）に達し、両端電圧ＶＴ２が電圧（２×Ｅｄｃ）以上になる時間帯が終了する。このタイミングで、制御回路２０ａは、ＮＭＯＳトランジスタＭｓのゲートに低電位レベルのゲート駆動信号ｇｓを印加して、ＮＭＯＳトランジスタＭｓをターンオフする。 [Time t16] The voltage across the ends VT2 begins to fall from the peak and reaches the voltage (2 × Edc), and the time zone in which the voltage across the ends VT2 becomes equal to or higher than the voltage (2 × Edc) ends. At this timing, the control circuit 20a applies a low potential level gate drive signal gs to the gate of the nanotube transistor Ms to turn off the nanotube transistor Ms.

以上説明したように、本発明の変形例の電力変換装置１−２によれば、制御回路２０ａは、スイッチング素子Ｔ２がターンオフしてターンオンするまでのオフ期間中に、スイッチング素子Ｔ１に並列接続されたスイッチ回路ＳＷを所定期間オンにする。 As described above, according to the power conversion device 1-2 of the modification of the present invention, the control circuit 20a is connected in parallel to the switching element T1 during the off period until the switching element T2 turns off and turns on. The switch circuit SW is turned on for a predetermined period.

そして、制御回路２０ａは、スイッチング素子Ｔ１に向かう負荷電流をスイッチ回路ＳＷに転流して、スイッチング素子Ｔ１内のボディダイオードＤｐ１に対して負荷電流を非導通にする。これにより、ボディダイオードＤｐ１の劣化を抑制し、電力損失の低減化を図ることが可能になる。 Then, the control circuit 20a commutates the load current toward the switching element T1 to the switch circuit SW, and makes the load current non-conducting to the body diode Dp1 in the switching element T1. This makes it possible to suppress deterioration of the body diode Dp1 and reduce power loss.

なお、図８、図１０には示していないが、電力変換装置１−１、１−２は、スイッチング素子Ｔ１とスイッチング素子Ｔ２とが接続する中間点Ｕを介して接続される負荷３からスイッチング素子Ｔ２に流れる負荷電流をモニタする電流モニタ回路と、スイッチング素子Ｔ２の両端にかかる両端電圧をモニタする電圧モニタ回路とを備える。 Although not shown in FIGS. 8 and 10, the power conversion devices 1-1 and 1-2 are switched from the load 3 connected via the intermediate point U where the switching element T1 and the switching element T2 are connected. A current monitor circuit that monitors the load current flowing through the element T2 and a voltage monitor circuit that monitors the voltage across the switching element T2 are provided.

電流モニタ回路としては例えば、カレントトランスが使用できる（カレントトランスは中間点Ｕから負荷３へつながる配線上に設置される）。また、電圧モニタ回路としては、オペアンプを利用したコンパレータなどが使用できる。電圧モニタ回路は、中間点Ｕと負極点Ｎ間の電圧をモニタする。 For example, a current transformer can be used as the current monitor circuit (the current transformer is installed on the wiring connected from the intermediate point U to the load 3). Further, as the voltage monitor circuit, a comparator using an operational amplifier or the like can be used. The voltage monitor circuit monitors the voltage between the midpoint U and the negative electrode point N.

制御回路２０、２０ａは、これらのモニタ回路から送信されるモニタ結果にもとづき、スイッチング素子Ｔ２に流れる負荷電流が減少し始めるタイミングを認識し、両端電圧が閾値レベル以上になっているか否かを認識することができる。 The control circuits 20 and 20a recognize the timing at which the load current flowing through the switching element T2 starts to decrease based on the monitor results transmitted from these monitor circuits, and recognize whether the voltage across the ends is equal to or higher than the threshold level. can do.

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。 Although the embodiment has been illustrated above, the configuration of each part shown in the embodiment can be replaced with another having the same function. Further, any other components or processes may be added.

１ 電力変換装置
１ａ 直交変換器
１ｂ 制御回路
３ 負荷
Ｔ１〜Ｔ４ スイッチング素子
Ｍ１ ＮＭＯＳトランジスタ
Ｄｐ１ ボディダイオード
Ｄ１、Ｄ２ ダイオード
Ｖ１ 正極側電源
Ｖ２ 負極側電源
Ｕ 中間点 1 Power converter 1a Orthogonal converter 1b Control circuit 3 Load T1 to T4 Switching element M1 µtransistor Dp1 Body diode D1, D2 Diode V1 Positive side power supply V2 Negative side power supply U Midpoint

Claims (5)

第１のボディダイオードを含む正極側の第１のスイッチング素子と、前記第１のスイッチング素子に直列接続する負極側の第２のスイッチング素子と、前記第１のスイッチング素子に並列接続するスイッチ回路とを含む直交変換部と、
前記第２のスイッチング素子がターンオフ動作後、ターンオン動作するまでの期間中に、前記スイッチ回路を所定期間オン状態にする制御回路と、
を有する電力変換装置。 A first switching element on the positive electrode side including the first body diode, a second switching element on the negative electrode side connected in series to the first switching element, and a switch circuit connected in parallel to the first switching element. Orthogonal converter including
A control circuit that turns on the switch circuit for a predetermined period during the period from the turn-off operation to the turn-on operation of the second switching element.
Power converter with. 前記制御回路は、前記第２のスイッチング素子の両端にかかる両端電圧が閾値以上になる期間中に、前記スイッチ回路をオン状態にし、前記スイッチ回路をオン状態にしてから前記期間が終了するまで、前記スイッチ回路のオン状態を維持する請求項１記載の電力変換装置。 The control circuit turns on the switch circuit during a period in which the voltage across the second switching element is equal to or greater than a threshold value, and turns on the switch circuit until the end of the period. The power conversion device according to claim 1, wherein the switch circuit is maintained in an on state. 前記直交変換部は、電源として正極側電源と負極側電源とをさらに含み、前記制御回路は、前記正極側電源の電源電圧と、前記負極側電源の電源電圧との総和の電圧を前記閾値とする請求項２記載の電力変換装置。 The orthogonal conversion unit further includes a positive electrode side power supply and a negative electrode side power supply as a power source, and the control circuit uses the sum of the power supply voltage of the positive electrode side power supply and the power supply voltage of the negative electrode side power supply as the threshold voltage. The power conversion device according to claim 2. 前記直交変換部は、第１のトランジスタと前記第１のボディダイオードを含む前記第１のスイッチング素子、第２のトランジスタと第２のボディダイオードを含む前記第２のスイッチング素子、第３、第４のスイッチング素子、第１、第２のダイオード、正極側電源、負極側電源、および第３のトランジスタと第３のダイオードを含む前記スイッチ回路を備え、
前記正極側電源の正極側端子は、前記第１のトランジスタのドレイン、前記第１のボディダイオードのカソードおよび前記第３のトランジスタのソースに接続し、
前記負極側電源の負極側端子は、前記第２のトランジスタのソースと、前記第２のボディダイオードのアノードに接続し、
前記正極側電源の負極側端子は、前記負極側電源の正極側端子、前記第３のスイッチング素子のエミッタおよび前記第１のダイオードのアノードに接続し、
前記第３のスイッチング素子のコレクタは、前記第１のダイオードのカソード、前記第２のダイオードのカソードおよび前記第４のスイッチング素子のコレクタに接続し、
前記第４のスイッチング素子のエミッタは、前記第２のダイオードのアノード、前記第１のトランジスタのソース、前記第１のボディダイオードのアノード、前記第３のダイオードのアノード、前記第２のトランジスタのドレイン、前記第２のボディダイオードのカソードおよび中間点に接続し、
前記第３のダイオードのカソードは、前記第３のトランジスタのドレインに接続する、
請求項１記載の電力変換装置。 The orthogonal conversion unit includes the first switching element including the first transistor and the first body diode, the second switching element including the second transistor and the second body diode, and the third and fourth parts. The switch circuit comprising the switching element, the first and second diodes, the positive side power supply, the negative side power supply, and the third transistor and the third diode.
The positive electrode side terminal of the positive electrode side power supply is connected to the drain of the first transistor, the cathode of the first body diode, and the source of the third transistor.
The negative electrode side terminal of the negative electrode side power supply is connected to the source of the second transistor and the anode of the second body diode.
The negative electrode side terminal of the positive electrode side power supply is connected to the positive electrode side terminal of the negative electrode side power supply, the emitter of the third switching element, and the anode of the first diode.
The collector of the third switching element is connected to the cathode of the first diode, the cathode of the second diode, and the collector of the fourth switching element.
The emitter of the fourth switching element is the anode of the second diode, the source of the first transistor, the anode of the first body diode, the anode of the third diode, and the drain of the second transistor. , Connected to the cathode and midpoint of the second body diode,
The cathode of the third diode is connected to the drain of the third transistor.
The power conversion device according to claim 1. 第１のトランジスタおよび第１のボディダイオードを含む正極側の第１のスイッチング素子と、前記第１のスイッチング素子に直列接続する負極側の第２のスイッチング素子とを含む直交変換部と、
前記第２のスイッチング素子のスイッチング動作時におけるターンオフしてターンオンするまでのターンオフ期間中に、前記第２のスイッチング素子がスイッチング動作中にはターンオフ状態になっている前記第１のスイッチング素子を所定期間ターンオンにして、前記第１のスイッチング素子と前記第２のスイッチング素子とが直列接続する中間点を介して接続される負荷から前記第１のスイッチング素子に向かう第１の負荷電流を前記第１のトランジスタに流して、前記第１のボディダイオードに対して前記第１の負荷電流を非導通にする制御回路と、
を備え、
前記制御回路は、前記第２のスイッチング素子の両端にかかる両端電圧が閾値レベル以上になる時間帯がある前記ターンオフ期間中に、前記負荷から前記第２のスイッチング素子に流れる第２の負荷電流の減少開始時に前記第１のトランジスタをターンオンさせ、前記第１のトランジスタをターンオンしてから前記時間帯が終了するまで、前記第１のトランジスタのオン状態を維持する、
電力変換装置。 An orthogonal transform unit including a first switching element on the positive electrode side including a first transistor and a first body diode, and a second switching element on the negative electrode side connected in series with the first switching element.
During the turn-off period from turn-off to turn-on during the switching operation of the second switching element, the first switching element in which the second switching element is in the turn-off state during the switching operation is used for a predetermined period. The first load current from the load connected via the intermediate point where the first switching element and the second switching element are connected in series to the first switching element by turning on the turn-on is the first load current. A control circuit that flows through a transistor to make the first load current non-conducting to the first body diode, and
Equipped with
The control circuit receives a second load current flowing from the load to the second switching element during the turn-off period in which there is a time zone in which the voltage across the second switching element becomes equal to or higher than the threshold level. The first transistor is turned on at the start of reduction, and the on state of the first transistor is maintained from the time when the first transistor is turned on until the end of the time zone.
Power converter.
JP2021145935A 2017-04-18 2021-09-08 power converter Active JP7201045B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021145935A JP7201045B2 (en) 2017-04-18 2021-09-08 power converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017081740A JP2018182944A (en) 2017-04-18 2017-04-18 Electric power conversion apparatus
JP2021145935A JP7201045B2 (en) 2017-04-18 2021-09-08 power converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017081740A Division JP2018182944A (en) 2017-04-18 2017-04-18 Electric power conversion apparatus

Publications (2)

Publication Number Publication Date
JP2021185741A true JP2021185741A (en) 2021-12-09
JP7201045B2 JP7201045B2 (en) 2023-01-10

Family

ID=64276418

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017081740A Pending JP2018182944A (en) 2017-04-18 2017-04-18 Electric power conversion apparatus
JP2021145935A Active JP7201045B2 (en) 2017-04-18 2021-09-08 power converter

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017081740A Pending JP2018182944A (en) 2017-04-18 2017-04-18 Electric power conversion apparatus

Country Status (1)

Country Link
JP (2) JP2018182944A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5717915B2 (en) * 2012-02-24 2015-05-13 三菱電機株式会社 Power switching circuit
WO2016031037A1 (en) * 2014-08-29 2016-03-03 東芝三菱電機産業システム株式会社 Inverter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006304530A (en) * 2005-04-22 2006-11-02 Hitachi Ltd Operation method of power converter
JP5428480B2 (en) * 2009-04-13 2014-02-26 富士電機株式会社 Power converter
JP2014050214A (en) 2012-08-31 2014-03-17 Renesas Electronics Corp Semiconductor device
US9077255B2 (en) * 2013-01-11 2015-07-07 Futurewei Technologies, Inc. Resonant converters and methods
JP6070258B2 (en) * 2013-02-22 2017-02-01 株式会社明電舎 3-level inverter snubber circuit
JP6086157B2 (en) * 2013-10-02 2017-03-01 富士電機株式会社 3-level inverter
CN103944148A (en) * 2014-04-17 2014-07-23 华为技术有限公司 T-type three-level inverter protecting method and device and inverter circuit
WO2017094488A1 (en) 2015-12-04 2017-06-08 株式会社村田製作所 Power conversion device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5717915B2 (en) * 2012-02-24 2015-05-13 三菱電機株式会社 Power switching circuit
WO2016031037A1 (en) * 2014-08-29 2016-03-03 東芝三菱電機産業システム株式会社 Inverter

Also Published As

Publication number Publication date
JP7201045B2 (en) 2023-01-10
JP2018182944A (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP4380726B2 (en) Method for controlling vertical MOSFET in bridge circuit
JP5629386B2 (en) Semiconductor drive circuit and power converter using the same
US9461547B2 (en) Converter circuitry
JP5260957B2 (en) Power converter
US8766711B2 (en) Switching circuit with controlled driver circuit
JP5746954B2 (en) Inverter device
US9948289B2 (en) System and method for a gate driver
US20220321116A1 (en) Gate drive circuit of switching circuit
WO2019207977A1 (en) Gate drive circuit and gate drive method
JP2009011013A (en) Power conversion equipment
US7248093B2 (en) Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
KR20190032996A (en) Electric power conversion circuit
JP2022553339A (en) Inverter circuit and method, e.g. for use in power factor correction
JP2019004656A (en) Bidirectional switch and driving method of the same
JP6758486B2 (en) Semiconductor element drive and power converter
JP7201045B2 (en) power converter
US11677396B2 (en) Hybrid power stage and gate driver circuit
US20220140748A1 (en) Semiconductor device and inverter device
US10461662B1 (en) AC/DC converter
JP4894009B2 (en) Semiconductor device
JP6004988B2 (en) Gate control device for power semiconductor device
US11264985B1 (en) Bipolar pulsed-voltage gate driver
WO2022259780A1 (en) Bridge circuit drive circuit, motor drive device using same, and electronic apparatus
JP2019024289A (en) Driving method of electric power conversion system
WO2019039064A1 (en) Semiconductor power conversion circuit, and semiconductor device and motor drive device using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221205

R150 Certificate of patent or registration of utility model

Ref document number: 7201045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150