JP2021158394A - Reception device and reception method - Google Patents

Reception device and reception method Download PDF

Info

Publication number
JP2021158394A
JP2021158394A JP2018121847A JP2018121847A JP2021158394A JP 2021158394 A JP2021158394 A JP 2021158394A JP 2018121847 A JP2018121847 A JP 2018121847A JP 2018121847 A JP2018121847 A JP 2018121847A JP 2021158394 A JP2021158394 A JP 2021158394A
Authority
JP
Japan
Prior art keywords
data
header
tlv
receiving device
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018121847A
Other languages
Japanese (ja)
Inventor
雄一 平山
Yuichi Hirayama
雄一 平山
知也 小島
Tomoya Kojima
知也 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018121847A priority Critical patent/JP2021158394A/en
Priority to PCT/JP2019/023411 priority patent/WO2020004050A1/en
Priority to CN201980041192.1A priority patent/CN112313905B/en
Priority to KR1020207036124A priority patent/KR20210023853A/en
Publication of JP2021158394A publication Critical patent/JP2021158394A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1623—Plesiochronous digital hierarchy [PDH]
    • H04J3/1647—Subrate or multislot multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

To enable a reduction in jitters when a stream is processed.SOLUTION: Provided is a reception device including a control unit that controls, when divided variable-length packets which are divided fragments of a variable-length packet are included as a transmission stream in which each of a plurality of carriers are sequentially transmitted, a clock for reading data written to a memory on the basis of an amount of data written to a section of predetermined frames and the time of the section of the predetermined frames upon sequentially writing data in a payload portion, the payload portion and the header portion constituting the divided variable-length packets. The present technique is applicable to a receiver supporting digital cable television broadcasting, for example.SELECTED DRAWING: Figure 10

Description

本技術は、受信装置、及び受信方法に関し、特に、ストリームを処理する際のジッタを低減することができるようにした受信装置、及び受信方法に関する。 The present technology relates to a receiving device and a receiving method, and more particularly to a receiving device and a receiving method capable of reducing jitter when processing a stream.

１チャネルで伝送することができない大容量の信号を伝送するために、既存の伝送方式を拡張し、大容量の信号を分割して複数の搬送波で伝送する方式である複数搬送波伝送方式が知られている（例えば、特許文献１参照）。 In order to transmit a large-capacity signal that cannot be transmitted on one channel, a multi-carrier transmission method is known, which is a method of extending an existing transmission method and dividing a large-capacity signal and transmitting it on a plurality of carrier waves. (See, for example, Patent Document 1).

国際公開第2016/117283号International Publication No. 2016/117283

ところで、複数搬送波伝送方式に対応した受信装置では、複数の搬送波ごとのストリームを合成して出力するが、ストリームを処理する際のジッタを低減することが求められている。 By the way, in a receiving device corresponding to a plurality of carrier wave transmission method, streams for each of a plurality of carrier waves are combined and output, but it is required to reduce jitter when processing the streams.

本技術はこのような状況に鑑みてなされたものであり、ストリームを処理する際のジッタを低減することができるようにするものである。 The present technology has been made in view of such a situation, and makes it possible to reduce jitter when processing a stream.

本技術の一側面の受信装置は、複数の搬送波ごとに伝送される伝送ストリームとして、可変長パケットを分割した分割可変長パケットが含まれる場合に、前記分割可変長パケットを構成するヘッダ部とペイロード部のうち、前記ペイロード部のデータを順次メモリに書き込むに際して、所定のフレームの区間に書き込まれたデータ量及び前記所定のフレームの区間の時間に基づいて、前記メモリに書き込まれた前記データを読み出すためのクロックを制御する制御部を備える受信装置である。 When the receiving device of one aspect of the present technology includes a divided variable-length packet obtained by dividing a variable-length packet as a transmission stream transmitted for each of a plurality of carriers, a header portion and a payload constituting the divided variable-length packet. Among the units, when sequentially writing the data of the payload unit to the memory, the data written in the memory is read out based on the amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame. It is a receiving device provided with a control unit that controls a packet for the purpose.

本技術の一側面の受信方法は、受信装置が、複数の搬送波ごとに伝送される伝送ストリームとして、可変長パケットを分割した分割可変長パケットが含まれる場合に、前記分割可変長パケットを構成するヘッダ部とペイロード部のうち、前記ペイロード部のデータを順次メモリに書き込むに際して、所定のフレームの区間に書き込まれたデータ量及び前記所定のフレームの区間の時間に基づいて、前記メモリに書き込まれた前記データを読み出すためのクロックを制御する受信方法である。 The receiving method of one aspect of the present technology constitutes the divided variable length packet when the receiving device includes a divided variable length packet obtained by dividing the variable length packet as a transmission stream transmitted for each of a plurality of carriers. Of the header part and the payload part, when the data of the payload part is sequentially written to the memory, the data is written to the memory based on the amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame. This is a receiving method that controls a clock for reading the data.

本技術の一側面の受信装置、及び受信方法においては、複数の搬送波ごとに伝送される伝送ストリームとして、可変長パケットを分割した分割可変長パケットが含まれる場合に、前記分割可変長パケットを構成するヘッダ部とペイロード部のうち、前記ペイロード部のデータを順次メモリに書き込むに際して、所定のフレームの区間に書き込まれたデータ量及び前記所定のフレームの区間の時間に基づいて、前記メモリに書き込まれた前記データを読み出すためのクロックが制御される。 In the receiving device and the receiving method of one aspect of the present technology, when the divided variable length packet obtained by dividing the variable length packet is included as the transmission stream transmitted for each of a plurality of carriers, the divided variable length packet is configured. Of the header section and the payload section, when the data of the payload section is sequentially written to the memory, the data is written to the memory based on the amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame. The clock for reading the data is controlled.

本技術の一側面の受信装置は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。 The receiving device on one aspect of the present technology may be an independent device or an internal block constituting one device.

本技術の一側面によれば、ストリームを処理する際のジッタを低減することができる。 According to one aspect of the present technology, it is possible to reduce jitter when processing a stream.

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。 The effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.

本技術を適用した伝送システムの一実施の形態の構成を示す図である。It is a figure which shows the structure of one Embodiment of the transmission system to which this technique is applied. 多重フレームの構成の例を示す図である。It is a figure which shows the example of the structure of a multi-frame. 多重フレームヘッダのシンタックスの概要を示す図である。It is a figure which shows the outline of the syntax of a multi-frame header. TLVパケットと分割TLVパケットの構成の例を示す図である。It is a figure which shows the example of the structure of the TLV packet and the split TLV packet. 分割TLVパケットのヘッダ部とペイロード部の構成の例を示す図である。It is a figure which shows the example of the structure of the header part and the payload part of the divided TLV packet. スーパーフレームの構成の例を示す図である。It is a figure which shows the example of the structure of a super frame. 現状の機能を有する受信装置の復調ICの構成の例を示すブロック図である。It is a block diagram which shows the example of the structure of the demodulation IC of the receiving apparatus which has the present function. 現状の機能でストリームを処理する際にジッタが含まれる原理を模式的に示す図である。It is a figure which shows typically the principle that jitter is included when processing a stream with the current function. 搬送波間の遅延を模式的に示す図である。It is a figure which shows typically the delay between the carrier waves. 新機能を有する受信装置の構成の例を示すブロック図である。It is a block diagram which shows the example of the structure of the receiving device which has a new function. ヘッダ除去・スムージング機能に対応した復調ICにおける各部の動作とその信号の流れを示す図である。It is a figure which shows the operation of each part in the demodulation IC corresponding to a header removal / smoothing function, and the signal flow thereof. 搬送波対応処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of the carrier wave correspondence processing. TLV変換処理の詳細を説明するフローチャートである。It is a flowchart explaining the detail of the TLV conversion process. データ読み出しクロック制御処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of a data read-out clock control process. 遅延対応機能によるデータ読み出し開始タイミングの設定の例を示す図である。It is a figure which shows the example of setting of the data read start timing by a delay correspondence function. データ読み出し開始タイミング制御処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of data read start timing control processing. 遅延対応機能に対応した復調ICの他の構成の例を示すブロック図である。It is a block diagram which shows the example of another configuration of the demodulation IC corresponding to the delay correspondence function. コンピュータの構成例を示す図である。It is a figure which shows the configuration example of a computer.

以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。 Hereinafter, embodiments of the present technology will be described with reference to the drawings. The explanations will be given in the following order.

１．本技術の実施の形態
２．変形例
３．コンピュータの構成 1. 1. Embodiment of this technology 2. Modification example 3. Computer configuration

＜１．本技術の実施の形態＞ <1. Embodiment of this technology>

（伝送システムの構成例）
図１は、本技術を適用した伝送システムの一実施の形態の構成を示す図である。なお、システムとは、複数の装置が論理的に集合したものをいう。 (Example of transmission system configuration)
FIG. 1 is a diagram showing a configuration of an embodiment of a transmission system to which the present technology is applied. The system is a logical collection of a plurality of devices.

図１において、伝送システム１は、例えば、ISDB-C(Integrated Services Digital Broadcasting for Cable)等のデジタル有線テレビジョン放送の放送方式に対応したシステムである。 In FIG. 1, the transmission system 1 is a system corresponding to a broadcasting system of digital cable television broadcasting such as ISDB-C (Integrated Services Digital Broadcasting for Cable).

このデジタル有線テレビジョン放送（ケーブルテレビ）では、複数搬送波伝送方式が採用され、送信側で１搬送波の伝送容量を超えるストリームを複数の搬送波を用いて分割伝送することで、受信側で複数の搬送波により分割伝送されたストリームが合成される。なお、複数搬送波伝送方式では、複数の搬送波ごとに、例えば、64QAM(Quadrature Amplitude Modulation)や256QAM等の変調方式が用いられる。 In this digital wired television broadcasting (cable television), a multi-carrier transmission method is adopted, and a stream exceeding the transmission capacity of one carrier on the transmitting side is divided and transmitted using a plurality of carriers, so that the receiving side has a plurality of carriers. The stream divided and transmitted by is synthesized by. In the multi-carrier transmission method, for each of the plurality of carriers, for example, a modulation method such as 64QAM (Quadrature Amplitude Modulation) or 256QAM is used.

伝送システム１は、送信装置１０、受信装置２０、及びCATV伝送路３０から構成される。なお、図１においては、説明を簡略化するために、１台の受信装置２０を図示しているが、実際には、ケーブルテレビの加入者宅ごとに受信装置２０が設置されている。 The transmission system 1 includes a transmission device 10, a reception device 20, and a CATV transmission line 30. In FIG. 1, one receiving device 20 is illustrated for the sake of simplification of the description, but in reality, the receiving device 20 is installed at each cable TV subscriber's house.

送信装置１０は、ケーブルテレビ局に設置されるヘッドエンドである。 The transmission device 10 is a head end installed in a cable television station.

送信装置１０は、地上波放送や衛星放送の放送信号を受信してその番組等のコンテンツのストリームを処理し、CATV伝送路３０を介して受信装置２０に送信（再送信）する。また、送信装置１０は、再送信のほか、例えば、ケーブルテレビ局が自主制作した番組や、インターネット等の通信回線を介して受信した番組などのコンテンツのストリームを、CATV伝送路３０を介して受信装置２０に送信することができる。 The transmission device 10 receives a broadcast signal of terrestrial broadcasting or satellite broadcasting, processes a stream of contents such as the program, and transmits (retransmits) to the receiving device 20 via the CATV transmission line 30. Further, in addition to retransmission, the transmission device 10 receives a stream of contents such as a program independently produced by a cable television station or a program received via a communication line such as the Internet via a CATV transmission line 30. It can be transmitted to 20.

CATV伝送路３０は、例えば、同軸ケーブルや光ファイバ等の伝送媒体から構成され、ケーブルテレビ局のヘッドエンドとケーブルテレビの加入者宅との間を有線により接続している。 The CATV transmission line 30 is composed of, for example, a transmission medium such as a coaxial cable or an optical fiber, and connects the head end of the cable TV station and the subscriber's house of the cable TV by wire.

受信装置２０は、例えば、ケーブルテレビの加入者宅に設置されるテレビ受像機やセットトップボックス（STB：Set Top Box）などの固定受信機である。 The receiver 20 is, for example, a fixed receiver such as a television receiver or a set top box (STB) installed in a cable television subscriber's house.

受信装置２０は、送信装置１０からCATV伝送路３０を介して送信されてくる放送信号を受信してコンテンツのストリームを処理することで、その番組等の映像をディスプレイに表示するとともに、スピーカから映像に同期した音声を出力する。これにより、ケーブルテレビの加入者は、番組等のコンテンツを視聴することができる。 The receiving device 20 receives a broadcast signal transmitted from the transmitting device 10 via the CATV transmission line 30 and processes a stream of contents, thereby displaying an image of the program or the like on a display and an image from a speaker. Outputs audio synchronized with. As a result, cable TV subscribers can watch contents such as programs.

ここで、受信装置２０（の受信システム）で処理されるストリームとしては、例えば、単一TS多重化方式に準拠した単一トランスポートストリーム（単一TS）、複数TS多重化方式に準拠した複数トランスポートストリーム（複数TS）、及び複数搬送波伝送方式に準拠したトランスポートストリームなどが含まれる。 Here, as the stream processed by the receiving device 20 (the receiving system), for example, a single transport stream (single TS) compliant with the single TS multiplexing method, and a plurality of streams compliant with the plurality of TS multiplexing methods. Transport streams (multiple TS) and transport streams compliant with the multiple carrier transmission method are included.

単一TSは、例えば、通常の放送向けに利用される。一方で、複数TSと複数搬送波伝送方式のトランスポートストリームは、例えば、衛星放送のコンテンツをケーブルテレビで再送信する場合に利用される。 A single TS is used, for example, for regular broadcasting. On the other hand, the transport stream of the multiple TS and the multiple carrier transmission method is used, for example, when the content of satellite broadcasting is retransmitted by cable television.

なお、衛星放送（BS放送）としては、高度広帯域衛星デジタル放送（高度BS放送）の運用が開始されるが、例えば、複数TSを、通常のBS放送の再送信に利用する一方で、複数搬送波伝送方式のトランスポートストリームを、4K・8Kの超高精細度テレビジョン放送のサービスを提供する高度BS放送の再送信に利用することができる。 As satellite broadcasting (BS broadcasting), operation of advanced broadband satellite digital broadcasting (advanced BS broadcasting) will be started. For example, while using multiple TSs for retransmission of normal BS broadcasting, multiple carriers will be used. The transport stream of the transmission method can be used for retransmission of advanced BS broadcasting that provides 4K / 8K ultra-high-definition television broadcasting services.

（多重フレームの構成）
図２は、多重フレームの構成の例を示す図である。 (Multiple frame configuration)
FIG. 2 is a diagram showing an example of a multi-frame configuration.

図２において、複数TS等の多重フレームは、多重フレームヘッダに割り当てられる１スロットと、番組Ａや番組Ｂ、番組Ｃ等の各番組のデータに割り当てられる52スロットとの合計53スロットで１フレームが構成される。この多重フレームは、TSMF(Transport Streams Multiplexing Frame)と称され、多重フレームヘッダは、TSMFヘッダと称される。なお、番組Ａや番組Ｂ、番組Ｃ等の各番組は、異なる放送局のチャネルの番組とされる。 In FIG. 2, a multiple frame such as a plurality of TSs has a total of 53 slots, one slot assigned to the multiple frame header and 52 slots assigned to the data of each program such as program A, program B, and program C. It is composed. This multiplex frame is called TSMF (Transport Streams Multiplexing Frame), and the multiplex frame header is called TSMF header. It should be noted that each program such as program A, program B, and program C is a program of a channel of a different broadcasting station.

（TSMFヘッダの概要）
図３は、多重フレームヘッダ（TSMFヘッダ）のシンタックスの概要を示す図である。 (Overview of TSMF header)
FIG. 3 is a diagram showing an outline of the syntax of the multiple frame header (TSMF header).

TSMFヘッダは、ヘッダ情報として、パケットヘッダ、frame_sync，version_number，relative_stream_number_mode，frame_type，stream_status，stream_id/original_network_id，receive_status，reserved_for_future_use，emergency_indicator，relative_stream_number，拡張情報、CRCのフィールドを含む。これらのフィールドによって、ヘッダ情報のパラメータが指定される。 The TSMF header includes packet header, frame_sync, version_number, relative_stream_number_mode, frame_type, stream_status, stream_id / original_network_id, receive_status, reserved_for_future_use, emergency_indicator, relative_stream_number, extended information, and CRC fields as header information. These fields specify the parameters of the header information.

パケットヘッダは、同期バイト、frame_PID、及び連続性指標を含む。frame_syncは、TSMFの同期信号のフィールドである。version_numberは、TSMFヘッダの変更を指示するためのフィールドである。 The packet header contains synchronization bytes, frame_PID, and continuity index. frame_sync is a field for TSMF sync signals. version_number is a field for instructing to change the TSMF header.

relative_stream_number_modeは、スロット配置法を区別するためのフィールドである。frame_typeは、TSMFの形式を区別するためのフィールドである。stream_statusは、相対ストリーム番号に対する有効、無効を指示するためのフィールドである。 relative_stream_number_mode is a field for distinguishing the slot arrangement method. frame_type is a field for distinguishing the TSMF format. stream_status is a field for instructing valid / invalid for the relative stream number.

stream_id/original_network_idは、識別子／相対ストリーム番号対応情報のためのフィールドである。なお、以下、stream_idを、ストリーム識別子とも称し、original_network_idを、ネットワーク識別子とも称する。また、ストリーム識別子（stream_id）とネットワーク識別子（original_network_id）をまとめて、識別情報とも称する。 stream_id / original_network_id is a field for identifier / relative stream number correspondence information. Hereinafter, stream_id is also referred to as a stream identifier, and original_network_id is also referred to as a network identifier. In addition, the stream identifier (stream_id) and the network identifier (original_network_id) are collectively referred to as identification information.

receive_statusは、ヘッドエンドでの受信情報を示すフィールドである。reserved_for_future_useは、将来の拡張のためのフィールド（未定義）である。emergency_indicatorは、緊急警報を指示するためのフィールドである。relative_stream_numberは、相対ストリーム番号対スロット対応情報のためのフィールドである。 receive_status is a field that indicates the received information at the headend. reserved_for_future_use is a field (undefined) for future extensions. The emergency_indicator is a field for instructing an emergency alert. relative_stream_number is a field for relative stream number vs. slot correspondence information.

拡張情報は、TSMFヘッダのヘッダ情報を拡張する場合に、private_dataを用いて領域を拡張することで配置される。CRCは、誤り検出用のCRC(Cyclic Redundancy Check)値のフィールドである。 The extended information is arranged by expanding the area using private_data when expanding the header information of the TSMF header. CRC is a field of CRC (Cyclic Redundancy Check) value for error detection.

ここで、拡張情報には、例えば合成用の情報が定義される。拡張情報は、earthquake_early_warning，stream_type，group_id，number_of_carriers，carrier_sequence，number_of_frames，frame_position，field_for_extensionのフィールドを含む。 Here, for the extended information, for example, information for synthesis is defined. The extension information includes the fields of earthquake_early_warning, stream_type, group_id, number_of_carriers, carrier_sequence, number_of_frames, frame_position, field_for_extension.

earthquake_early_warningは、地上波デジタル放送の地震動警報情報のためのフィールドである。 earthquake_early_warning is a field for earthquake warning information of terrestrial digital broadcasting.

stream_typeは、ストリーム種別を指示するためのフィールドである。stream_typeとしては、"TS"又は"TLV"が指定される。すなわち、TSパケットを含む伝送ストリーム（TS）に対しては、"TS"が指定され、TLVパケット（分割TLVパケット）を含む伝送ストリーム（TLV）に対しては、"TLV"が指定される。 stream_type is a field for indicating the stream type. "TS" or "TLV" is specified as stream_type. That is, "TS" is specified for the transmission stream (TS) including the TS packet, and "TLV" is specified for the transmission stream (TLV) including the TLV packet (divided TLV packet).

なお、以下、stream_typeを、種別情報とも称する。また、TSパケットは、固定長（例えば188バイト）のパケットであるため、固定長パケットとも称する。一方で、TLVパケットは、可変長のパケットであるため、可変長パケットとも称する。 Hereinafter, stream_type is also referred to as type information. Further, since the TS packet is a packet having a fixed length (for example, 188 bytes), it is also referred to as a fixed length packet. On the other hand, since the TLV packet is a variable length packet, it is also referred to as a variable length packet.

group_idは、搬送波群を識別するためのフィールドである。number_of_carriersは、搬送波群を構成する搬送波の総数を指示するためのフィールドである。carrier_sequenceは、搬送波の復調出力の合成順を指示するためのフィールドである。 group_id is a field for identifying a carrier wave group. number_of_carriers is a field for indicating the total number of carriers that make up the carrier group. The carrier_sequence is a field for indicating the synthesis order of the demodulated output of the carrier wave.

number_of_framesは、スーパーフレームに含まれるフレーム数を指示するためのフィールドである。frame_positionは、フレーム位置情報のためのフィールドである。field_for_extensionは、将来の拡張のためのフィールド（未定義）である。 number_of_frames is a field for indicating the number of frames included in the super frame. frame_position is a field for frame position information. field_for_extension is a field (undefined) for future extensions.

（TLVと分割TLVの構成）
図４は、TLVパケットと分割TLVパケットの構成の例を示す図である。 (Structure of TLV and split TLV)
FIG. 4 is a diagram showing an example of the configuration of the TLV packet and the divided TLV packet.

ここで、デジタル有線テレビジョン放送の放送方式（例えば、ISDB-C等）において、復調して出力されるのが、TS形式の信号（TS信号）であるのに対し、高度BS放送等の放送方式では、TLV(Type Length Value)形式の信号（TLV信号）となる。そのため、高度BS放送等の放送方式でのTLV信号を、ISDB-C等の放送方式で搬送（伝送）するためには、TS形式の信号に変換する必要がある。 Here, in the broadcasting system of digital cable television broadcasting (for example, ISDB-C), the TS format signal (TS signal) is demodulated and output, whereas the broadcasting of advanced BS broadcasting or the like is performed. In the method, it becomes a TLV (Type Length Value) format signal (TLV signal). Therefore, in order to convey (transmit) a TLV signal in a broadcasting system such as advanced BS broadcasting by a broadcasting system such as ISDB-C, it is necessary to convert it into a TS format signal.

すなわち、TLVパケットを分割し、その分割TLVパケットとして、可変のTLVベクタを188バイトの固定長形式に変換する。なお、TSパケットは、188バイトであり、多重フレーム（TSMF）のスロットもTSパケットと同じ大きさの188バイトで構成される。 That is, the TLV packet is divided and the variable TLV vector is converted into the fixed length format of 188 bytes as the divided TLV packet. The TS packet is 188 bytes, and the multi-frame (TSMF) slot is also composed of 188 bytes, which is the same size as the TS packet.

具体的には、図４において、例えば、TLVパケットP1とTLVパケットP2が連続している場合に、TLVパケットP1を185バイト単位で３分割して、分割TLVパケットDP1，DP2，DP3のペイロード部にそれぞれ格納する。分割TLVパケットDPは、ペイロード部が185バイトとされ、3バイトの分割TLVパケットヘッダが付加される。すなわち、分割TLVパケットは、ヘッダ部の3バイトと、ペイロード部の185バイトで、合計188バイトになる。 Specifically, in FIG. 4, for example, when the TLV packet P1 and the TLV packet P2 are continuous, the TLV packet P1 is divided into three in units of 185 bytes, and the payload part of the divided TLV packets DP1, DP2, and DP3 is divided. Store in each. The payload portion of the split TLV packet DP is 185 bytes, and a 3-byte split TLV packet header is added. That is, the split TLV packet has 3 bytes in the header part and 185 bytes in the payload part, for a total of 188 bytes.

図４の例では、TLVパケットP1の一部（185バイト分の信号）を順次、分割TLVパケットDP1，DP2のペイロード部にそれぞれ格納し、その残りの一部（185バイト未満の信号）を分割TLVパケットDP3のペイロード部に格納している。すなわち、分割TLVパケットDP3のペイロード部には、TLVパケットP1の残りの一部（185バイト未満の信号）と、それに続くTLVパケットP2の一部（185バイト未満の信号）が格納され、合計で185バイトとなる。 In the example of FIG. 4, a part of the TLV packet P1 (signal for 185 bytes) is sequentially stored in the payload part of the divided TLV packets DP1 and DP2, and the remaining part (signal less than 185 bytes) is divided. It is stored in the payload part of the TLV packet DP3. That is, the payload part of the split TLV packet DP3 stores the remaining part of the TLV packet P1 (signal less than 185 bytes) and the subsequent part of the TLV packet P2 (signal less than 185 bytes), in total. It will be 185 bytes.

また、図５は、分割TLVパケットのヘッダ部とペイロード部の構成の例を示している。分割TLVパケットにおいて、3バイトの分割TLVパケットヘッダは、同期バイト、トランスポートエラーインジケータ、TLVパケット開始インジケータ、及びPIDを含む。 Further, FIG. 5 shows an example of the configuration of the header portion and the payload portion of the divided TLV packet. In a split TLV packet, the 3-byte split TLV packet header contains a sync byte, a transport error indicator, a TLV packet start indicator, and a PID.

同期バイトは、"0x47"とされる。トランスポートエラーインジケータは、分割TLVパケット内のビットエラーの有無を示すフラグが指定される。 The synchronization byte is set to "0x47". The transport error indicator is flagged with a bit error in the split TLV packet.

TLVパケット開始インジケータは、分割TLVパケットのペイロード部にTLVパケットの先頭が含まれるかどうかを示すフラグが指定される。例えば、分割TLVパケットにおいて、分割TLVパケットヘッダのTLVパケット開始インジケータが"1"となるとき、そのペイロード部にTLVパケットの先頭が含まれていることを示す。 The TLV packet start indicator is specified with a flag indicating whether the payload part of the split TLV packet includes the beginning of the TLV packet. For example, in a split TLV packet, when the TLV packet start indicator of the split TLV packet header becomes "1", it indicates that the head of the TLV packet is included in the payload portion.

また、このTLVパケット開始インジケータが"1"となるとき、図５のＡに示すように、そのペイロード部の先頭1バイトに、先頭TLV指示が設定される。例えば、先頭TLV指示の値に1を加えた値が、先頭TLV指示に続く分割TLVパケットのペイロードにおける先頭のTLVパケットの開始位置までのバイト数を示す。なお、TLVパケット開始インジケータが"0"となるときには、図５のＢに示すように、先頭TLV指示を挿入しないことになる。 Further, when the TLV packet start indicator becomes "1", as shown in A of FIG. 5, the head TLV instruction is set in the head 1 byte of the payload portion. For example, the value obtained by adding 1 to the value of the first TLV instruction indicates the number of bytes up to the start position of the first TLV packet in the payload of the split TLV packet following the first TLV instruction. When the TLV packet start indicator becomes "0", the head TLV instruction is not inserted as shown in B of FIG.

このように、分割TLVパケットヘッダのTLVパケット開始インジケータが"1"となるとき、その分割TLVパケットのペイロード部に、TLVパケットの先頭が含まれ、1バイトの先頭TLV指示が挿入されるため、そこに格納されるデータは、184バイトとなる（図５のＡ）。一方で、分割TLVパケットヘッダのTLVパケット開始インジケータが"0"となるとき、その分割TLVパケットのペイロード部に、TLVパケットの先頭は含まれず、先頭TLV指示が挿入されないため、そこに格納されるデータは、185バイトとなる（図５のＢ）。 In this way, when the TLV packet start indicator of the split TLV packet header becomes "1", the beginning of the TLV packet is included in the payload part of the split TLV packet, and the 1-byte start TLV instruction is inserted. The data stored there is 184 bytes (A in FIG. 5). On the other hand, when the TLV packet start indicator of the split TLV packet header becomes "0", the payload part of the split TLV packet does not include the beginning of the TLV packet and the beginning TLV instruction is not inserted, so it is stored there. The data is 185 bytes (B in FIG. 5).

PIDは、ペイロード部のデータが、TLVデータであることを識別するために使用される。その値は、"0x002D"と定められる。 The PID is used to identify that the data in the payload section is TLV data. Its value is defined as "0x002D".

複数搬送波伝送方式においては、図２のような多重フレーム（TSMFヘッダ）を用いる形式と、図４に示した分割TLVパケットを用いて合成が行われる。その際に、分割TLVパケット化されたTLV信号（TLVストリーム）に対してTSMFヘッダ（図３）を付加することで、多重フレーム構成のトランスポートストリームとして処理することが可能となる。 In the multi-carrier transmission method, synthesis is performed using a format using a multiple frame (TSMF header) as shown in FIG. 2 and a divided TLV packet shown in FIG. At that time, by adding the TSMF header (FIG. 3) to the divided TLV packetized TLV signal (TLV stream), it becomes possible to process it as a transport stream having a multi-frame configuration.

また、複数搬送波伝送方式では、複数の多重フレーム（TSMF）で構成されるフレームとして、スーパーフレームが定義される。ここで、複数搬送波伝送方式において、例えば64QAMと256QAMである変調方式を使用した場合には、その伝送速度は、64QAMで31.644Mbps，256QAMで42.192Mbpsであり、64QAMと256QAMとは、３：４の関係となる。 Further, in the multi-carrier transmission method, a super frame is defined as a frame composed of a plurality of multiple frames (TSMF). Here, in the multicarrier transmission method, for example, when a modulation method of 64QAM and 256QAM is used, the transmission speed is 31.644 Mbps for 64QAM and 42.192 Mbps for 256QAM, and 64QAM and 256QAM are 3: 4. It becomes the relationship of.

この関係から、図６に示すように、64QAMの搬送波では、多重フレームの53スロットを３セットで、１スーパーフレームとする一方で、256QAMの搬送波では、多重フレームの53スロットを４セットで、１スーパーフレームとする。また、図６に示すように、サブフレームとして、64QAMの搬送波では、３スロットで１サブフレームとする一方で、256QAMの搬送波では、４スロットで１サブフレームとする。 From this relationship, as shown in FIG. 6, in the carrier wave of 64QAM, 53 slots of multiple frames are set to 1 super frame, while in the carrier wave of 256QAM, 53 slots of multiple frames are set to 1 set. Use a super frame. Further, as shown in FIG. 6, as a subframe, the carrier wave of 64QAM has 3 slots and 1 subframe, while the carrier wave of 256QAM has 4 slots and 1 subframe.

なお、受信装置２０において、合成はサブフレーム単位で行われ、搬送波順序の番号が小さいものから順に合成される（図６の「合成後」）。ただし、１サブフレームの４回目だけは、256QAMの搬送波のみでの合成が行われる。 In the receiving device 20, the composition is performed in units of subframes, and the carriers are combined in ascending order from the smallest carrier order number (“after composition” in FIG. 6). However, only the 4th time of one subframe is synthesized only with the carrier wave of 256QAM.

（現状の機能の例）
ここで、本技術を適用した新機能との比較のために、図７乃至図９を参照して、現状の機能を有する受信装置２０（の復調IC９０２）の構成と動作を説明する。 (Example of current function)
Here, for comparison with the new function to which the present technology is applied, the configuration and operation of the receiving device 20 (demodulation IC 902) having the current function will be described with reference to FIGS. 7 to 9.

図７は、現状の機能を有する受信装置２０の復調IC９０２の構成の例を示すブロック図である。 FIG. 7 is a block diagram showing an example of the configuration of the demodulation IC 902 of the receiving device 20 having the current function.

図７において、現状の機能を有する受信装置２０の復調IC９０２は、制御部９１０、TSMF処理部９１１−１乃至９１１−４、合成部９１２、メモリ９１３、TLV変換部９１４、及びメモリ９１５を含む。 In FIG. 7, the demodulation IC 902 of the receiving device 20 having the current function includes a control unit 910, TSMF processing units 911-1 to 911-4, a synthesis unit 912, a memory 913, a TLV conversion unit 914, and a memory 915.

制御部９１０は、復調IC９０２の各部の動作を制御する。 The control unit 910 controls the operation of each unit of the demodulation IC 902.

TSMF処理部９１１−１乃至９１１−４は、内部の復調部又は外部の復調ICからの伝送ストリームに対するTSMF処理を行い、対象の伝送ストリームを、合成部９１２にそれぞれ供給する。また、TSMF処理部９１１−１乃至９１１−４は、TSMFヘッダのヘッダ情報を、制御部９１０に供給する。 The TSMF processing units 911-1 to 911-4 perform TSMF processing on the transmission stream from the internal demodulation unit or the external demodulation IC, and supply the target transmission stream to the synthesis unit 912, respectively. Further, the TSMF processing units 911-1 to 911-4 supply the header information of the TSMF header to the control unit 910.

合成部９１２は、TSMF処理部９１１−１乃至９１１−４からの伝送ストリームを合成する合成処理を行い、その結果得られるデータをメモリ９１３に書き込む。 The compositing unit 912 performs a compositing process for synthesizing the transmission streams from the TSMF processing units 911-1 to 911-4, and writes the data obtained as a result to the memory 913.

TLV変換部９１４は、メモリ９１３からデータを読み出してTLV変換処理を行い、その結果得られるデータをメモリ９１５に書き込む。メモリ９１５に書き込まれたデータは読み出され、後段の処理部（例えばシステムオンチップ）に出力される。 The TLV conversion unit 914 reads data from the memory 913, performs a TLV conversion process, and writes the data obtained as a result to the memory 915. The data written in the memory 915 is read out and output to a subsequent processing unit (for example, a system on chip).

（ジッタの問題）
ここで、図８は、現状の機能でストリームを処理する際にジッタが含まれる原理を模式的に示している。 (Jitter problem)
Here, FIG. 8 schematically shows the principle that jitter is included when processing a stream with the current function.

なお、図８の各データ（信号）に対して付された「Ａ」乃至「Ｅ」の記号は、上述した図７の復調IC９０２におけるデータ（信号）の流れを示す矢印に付された「Ａ」乃至「Ｅ」の記号に対応しており、図８の説明では、これらのデータ（信号）とその流れを関連付けながら説明する。 The symbols "A" to "E" attached to each data (signal) in FIG. 8 are attached to the arrow indicating the flow of data (signal) in the demodulation IC 902 of FIG. 7 described above. "" To "E", and in the description of FIG. 8, these data (signals) and their flows will be described in association with each other.

図８のＡは、64QAMの搬送波の信号を表しており、この伝送ストリームがTSMF処理部９１１−１に入力される（図７の矢印Ａ）。また、図８のＢは、64QAMの搬送波の信号を表しており、この伝送ストリームがTSMF処理部９１１−２に入力される（図７の矢印Ｂ）。これらの伝送ストリームには、分割TLVパケットが含まれる。 A in FIG. 8 represents a signal of a carrier wave of 64QAM, and this transmission stream is input to the TSMF processing unit 911-1 (arrow A in FIG. 7). Further, B in FIG. 8 represents a signal of a carrier wave of 64QAM, and this transmission stream is input to the TSMF processing unit 911-2 (arrow B in FIG. 7). These transmission streams contain split TLV packets.

TSMF処理部９１１−１及びTSMF処理部９１１−２にそれぞれ入力された伝送ストリームは、合成部９１２によって合成され、メモリ９１３に書き込まれる（Ｓ１）。そして、メモリ９１３に書き込まれたデータは、TLV変換部９１４により読み出されるが、その際に、所定のクロックに従い、データの読み出しが行われることで、スムージングが実現される（Ｓ１）。ここで、スムージングとは、メモリに書き込まれたデータを一定のレートで読み出して連続して出力する機能である。 The transmission streams input to the TSMF processing unit 911-1 and the TSMF processing unit 911-2 are synthesized by the synthesis unit 912 and written to the memory 913 (S1). Then, the data written in the memory 913 is read by the TLV conversion unit 914, and at that time, the data is read according to a predetermined clock, so that smoothing is realized (S1). Here, smoothing is a function of reading data written in a memory at a constant rate and continuously outputting the data.

図８のＣは、メモリ９１３から読み出されるデータ（DATA）を表しており、この分割TLVパケット（のデータ）がTLV変換部９１４に入力される（図７の矢印Ｃ）。そして、分割TLVパケットのヘッダ部のデータ（DATA）のVALID信号がLowレベルとされ、ヘッダ部が無効になる（Ｓ２）。 C in FIG. 8 represents data (DATA) read from the memory 913, and the divided TLV packet (data) is input to the TLV conversion unit 914 (arrow C in FIG. 7). Then, the VALID signal of the data (DATA) in the header portion of the divided TLV packet is set to the Low level, and the header portion becomes invalid (S2).

図８のＤは、TLV変換部９１４から出力されるデータ（DATA）を表しており、この分割TLVパケット（ヘッダ部が無効となった分割TLVパケットのデータ）が、メモリ９１５に書き込まれる（図７の矢印Ｄ）。 D in FIG. 8 represents the data (DATA) output from the TLV conversion unit 914, and the divided TLV packet (data of the divided TLV packet in which the header unit is invalid) is written in the memory 915 (FIG. 8). Arrow D of 7).

そして、メモリ９１５に書き込まれたデータは読み出され、後段の処理部（例えばシステムオンチップ）に出力されるが、その際に、所定のクロックに従い、データの読み出しが行われることで、スムージングが実現される（Ｓ３）。図８のＥは、メモリ９１５から読み出されるデータ（DATA）を表している（図７の矢印Ｅ）。 Then, the data written in the memory 915 is read out and output to a processing unit (for example, a system on chip) in the subsequent stage. At that time, the data is read out according to a predetermined clock, so that smoothing is performed. It will be realized (S3). E in FIG. 8 represents data (DATA) read from the memory 915 (arrow E in FIG. 7).

このように、現状の機能によって、分割TLVパケットを合成してスムージングを行うと、TLV変換を行う際にさらにスムージングを行う必要がある。具体的には、図８の例では、Ｓ１の「合成＆スムージング」とＳ３の「スムージング」で、２回のスムージングを行っているが、本来のTLVパケットに比べてジッタが含まれてしまうという問題がある。 In this way, if the split TLV packets are synthesized and smoothed by the current function, it is necessary to further smooth the TLV conversion. Specifically, in the example of FIG. 8, the smoothing is performed twice in the "synthesis & smoothing" of S1 and the "smoothing" of S3, but it is said that jitter is included as compared with the original TLV packet. There's a problem.

すなわち、図８のＤに示したVALID信号の区間において、そのデータ（DATA）が常に184バイト又は常に185バイトである場合には、現状の機能でも出力レートを計算できるためにスムージングを行うことが可能となるが、上述したように、分割TLVパケットのペイロード部に格納されたデータをメモリに書き込む際には、そのデータが184バイトとなる場合（図５のＡ）と、185バイトとなる場合（図５のＢ）とが存在する。 That is, in the section of the VALID signal shown in D of FIG. 8, if the data (DATA) is always 184 bytes or always 185 bytes, smoothing can be performed because the output rate can be calculated even with the current function. However, as described above, when writing the data stored in the payload part of the divided TLV packet to the memory, the data is 184 bytes (A in FIG. 5) and 185 bytes. (B in FIG. 5) exists.

そして、このような184バイトと185バイトのバイト数が異なるデータがランダム混じることで、ジッタが起こることになるが、その場合に現状の機能では対処することができない。そのため、メモリに書き込むペイロード部のデータとして、184バイトと185バイトのデータが混じった場合におけるジッタの問題に対して、どのような構成にすれば、最低量のメモリでスムージングを行うことができるかが求められる。 Then, such data having different numbers of bytes of 184 bytes and 185 bytes are randomly mixed to cause jitter, but in that case, the current function cannot deal with it. Therefore, for the problem of jitter when 184 bytes and 185 bytes of data are mixed as the data of the payload part to be written to the memory, what kind of configuration can be used for smoothing with the minimum amount of memory? Is required.

（遅延対応の問題）
また、複数搬送波伝送方式では、搬送波の順序（carrier_sequence）と、フレーム位置情報（frame_position）により、多重フレーム（TSMF）の配置順を指定するため、送信側の処理と受信側の処理において搬送波間のフレームの位相がそろっていることが前提とされる。そのため、伝送において搬送波ごとに伝送遅延時間が異なる場合には、受信側の処理で搬送波間の位相をそろえる必要がある。 (Problem of delay handling)
Further, in the multi-carrier transmission method, since the arrangement order of multiple frames (TSMF) is specified by the carrier order (carrier_sequence) and the frame position information (frame_position), the intercarriers are processed in the transmission side processing and the reception side processing. It is assumed that the frames are in phase. Therefore, when the transmission delay time differs for each carrier wave in transmission, it is necessary to align the phases between the carrier waves in the processing on the receiving side.

ここで、搬送波間の伝搬遅延時間差が大きい場合には、受信側の処理で送出時に意図したスーパーフレームの先頭位置を検索することが困難となる。そのため、例えば、一般社団法人日本ケーブルラボにより策定されたトランスモジュレーション運用仕様（JLabs SPEC-034）では、受信時におけるスーパーフレームの位相差範囲を定めて、受信装置２０までの伝送区間においてこの範囲を満足するように伝搬遅延差を吸収又は制御することとしている。 Here, when the propagation delay time difference between the carrier waves is large, it becomes difficult to search for the head position of the super frame intended at the time of transmission by the processing on the receiving side. Therefore, for example, in the transmodulation operation specification (JLabs SPEC-034) formulated by Japan Cable Laboratories, the phase difference range of the super frame at the time of reception is defined, and this range is set in the transmission section up to the receiving device 20. The propagation delay difference is absorbed or controlled to be satisfactory.

ここでは、ある時間のスーパーフレームの位相合わせにおいて、当該スーパーフレームの前後のスーパーフレームと他の搬送波のスーパーフレームとの到達時間差で同一位相であるかどうかを判断する。そのため、到着時間差は、１スーパーフレームの1/2未満であることが必要である。この1/2未満の区間にスーパーフレームの先頭のフレームが含まれている必要があるため、例えば、上述の運用仕様（JLabs SPEC-034）では、図９に示すように、64QAMの1/3スーパーフレーム分を差し引いた1/6未満を、位相差範囲としている。 Here, in the phase matching of a super frame at a certain time, it is determined whether or not the super frames are in phase by the arrival time difference between the super frames before and after the super frame and the super frames of other carrier waves. Therefore, the arrival time difference needs to be less than 1/2 of one super frame. Since the first frame of the super frame must be included in this section less than 1/2, for example, in the above-mentioned operational specification (JLabs SPEC-034), as shown in FIG. 9, 1/3 of 64QAM. The phase difference range is less than 1/6 after deducting the super frame.

すなわち、図９において、各搬送波#1〜#3が異なる伝送路を経由する場合などに、搬送波間の遅延が大きくなる可能性があり、各搬送波#1〜#3が1/2スーパーフレーム以上ずれてしまうと、フレームの先頭を検出することができなくなって、合成することができない。そこで、例えば、上述の運用仕様（JLabs SPEC-034）で規定されるように、受信側で、1/6スーパーフレーム遅延まで対応する必要がある。 That is, in FIG. 9, when each carrier wave # 1 to # 3 goes through different transmission lines, the delay between the carrier waves may become large, and each carrier wave # 1 to # 3 is 1/2 superframe or more. If it shifts, the beginning of the frame cannot be detected and it cannot be combined. Therefore, for example, as specified in the above-mentioned operational specifications (JLabs SPEC-034), it is necessary for the receiving side to support up to 1/6 super frame delay.

以上のように、現状の機能であると、第１に、分割TLVパケットを合成しスムージングをすることでTLVパケットの変換の際に再度スムージングが必要となってジッタが増加するという問題と、第２に、各搬送波は遅延する場合があって各搬送波を同期する必要があり、受信側で所定の遅延に対応（例えば、運用仕様によって受信側で1/6スーパーフレーム遅延まで対応）する必要があるが、そのような遅延に十分に対応していないという問題がある。 As described above, the current functions include, firstly, the problem that by synthesizing and smoothing split TLV packets, smoothing is required again when converting TLV packets, and jitter increases. Second, each carrier may be delayed, and each carrier needs to be synchronized, and the receiving side needs to deal with a predetermined delay (for example, depending on the operational specifications, the receiving side needs to deal with a 1/6 superframe delay). However, there is a problem that it does not adequately cope with such delays.

このような問題に鑑み、本技術を適用した新機能では、複数搬送波に対応したストリームを処理する際のジッタを低減することができるようにする。また、本技術を適用した新機能では、各搬送波は遅延する場合に受信側で所定の遅延に対応（例えば運用仕様によって受信側で要求される遅延に対応）することができるようにする。以下、新機能を有する受信装置２０の構成と動作を説明する。 In view of these problems, the new function to which this technology is applied makes it possible to reduce jitter when processing streams corresponding to multiple carrier waves. In addition, a new function to which this technology is applied enables each carrier wave to cope with a predetermined delay on the receiving side (for example, corresponding to the delay required on the receiving side according to the operational specifications) when the carrier wave is delayed. Hereinafter, the configuration and operation of the receiving device 20 having new functions will be described.

（新機能の受信装置の構成）
図１０は、新機能を有する受信装置２０の構成の例を示すブロック図である。 (Configuration of new receiving device)
FIG. 10 is a block diagram showing an example of the configuration of the receiving device 20 having a new function.

図１０において、新機能を有する受信装置２０は、チューナ２０１−１乃至２０１−４、復調IC２０２−１乃至２０２−４、及びシステムオンチップ２０３を含んで構成される。 In FIG. 10, the receiving device 20 having a new function includes tuners 201-1 to 201-4, demodulation ICs 202-1 to 202-4, and a system-on-chip 203.

チューナ２０１−１は、送信装置１０から送信されてくる放送信号を受信して必要な処理を施し、その結果得られる受信信号（搬送波#1の信号）を、復調IC２０２−１に供給する。チューナ２０１−２乃至２０１−４は、チューナ２０１−１と同様に、放送信号に対して必要な処理を施し、その結果得られる受信信号（搬送波#2〜#4の信号）を、復調IC２０２−２乃至２０２−４にそれぞれ供給する。 The tuner 201-1 receives the broadcast signal transmitted from the transmission device 10 and performs necessary processing, and supplies the received signal (carrier # 1 signal) obtained as a result to the demodulation IC 202-1. Like the tuners 201-1, the tuners 201-2 to 201-4 perform necessary processing on the broadcast signal, and the received signals (carrier waves # 2 to # 4 signals) obtained as a result are demodulated by the demodulated IC202-. Supply to 2 to 202-4, respectively.

復調IC２０２−２は、チューナ２０１−２から供給される受信信号（搬送波#2の信号）に対して復調処理（例えば64QAMや256QAM等の復調）を施し、その結果得られる伝送ストリームを、復調IC２０２−１に供給する。復調IC２０２−３及び復調IC２０２−４は、復調IC２０２−２と同様に、受信信号（搬送波#3，#4の信号）に対して復調処理を施し、その結果得られる伝送ストリームを、復調IC２０２−１に供給する。 The demodulation IC202-2 performs demodulation processing (for example, demodulation of 64QAM, 256QAM, etc.) on the received signal (carrier # 2 signal) supplied from the tuner 201-2, and demodulates the transmission stream obtained as a result of the demodulation IC202. Supply to -1. Similar to the demodulation IC202-2, the demodulation IC202-3 and the demodulation IC202-4 perform demodulation processing on the received signals (carrier wave # 3 and # 4 signals), and the resulting transmission stream is demodulated IC202-. Supply to 1.

復調IC２０２−１は、制御部２１０、復調部２１１、TSMF処理部２１２−１乃至２１２−４、TLV変換部２１３−１乃至２１３−４、メモリ２１４−１乃至２１４−４、及びセレクタ２１５から構成される。復調IC２０２−１には、チューナ２０１−１からの受信信号と、復調IC２０２−２乃至２０２−４からの伝送ストリームが入力される。 The demodulation IC 202-1 is composed of a control unit 210, a demodulation unit 211, a TSMF processing unit 212-1 to 212-4, a TLV conversion unit 213-1 to 213-4, memories 214-1 to 214-4, and a selector 215. Will be done. The reception signal from the tuner 211-1 and the transmission stream from the demodulation ICs 202-2 to 202-4 are input to the demodulation IC 202-1.

制御部２１０は、復調IC２０２−１の各部の動作を制御する。例えば、制御部２１０は、マイクロコントローラ等のプロセッサなどから構成される。 The control unit 210 controls the operation of each unit of the demodulation IC 202-1. For example, the control unit 210 is composed of a processor such as a microcontroller.

復調部２１１は、チューナ２０１−１からの受信信号（搬送波#1の信号）に対して復調処理（例えば64QAMや256QAM等の復調）を施し、その結果得られる伝送ストリームを、TSMF処理部２１２−１に供給する。 The demodulation unit 211 performs demodulation processing (for example, demodulation of 64QAM, 256QAM, etc.) on the received signal (signal of carrier wave # 1) from the tuner 211-1, and the transmission stream obtained as a result is subjected to the TSMF processing unit 212-. Supply to 1.

TSMF処理部２１２−１は、復調部２１１から供給される伝送ストリームに対し、TSMFパケットに関するTSMF処理を行う。このTSMF処理では、例えば、受信信号（搬送波#1の信号）から抽出された伝送ストリームからTSMFパケット（のTSMFヘッダ）を検出したり、又はTSMFヘッダのヘッダ情報（拡張情報）を抽出したりする処理などが行われる。 The TSMF processing unit 212-1 performs TSMF processing related to TSMF packets on the transmission stream supplied from the demodulation unit 211. In this TSMF processing, for example, a TSMF packet (TSMF header) is detected from a transmission stream extracted from a received signal (carrier # 1 signal), or header information (extended information) of the TSMF header is extracted. Processing etc. are performed.

TSMF処理部２１２−１は、抽出したTSMFヘッダのヘッダ情報（拡張情報）を、制御部２１０に供給する。また、TSMF処理部２１２−１は、復調部２１１から供給される伝送ストリームを、TLV変換部２１３−１に供給する。 The TSMF processing unit 212-1 supplies the header information (extended information) of the extracted TSMF header to the control unit 210. Further, the TSMF processing unit 212-1 supplies the transmission stream supplied from the demodulation unit 211 to the TLV conversion unit 213-1.

TSMF処理部２１２−２乃至２１２−４は、TSMF処理部２１２−１と同様に、外部の復調IC２０２−２乃至２０２−４からの伝送ストリームに対するTSMF処理をそれぞれ行い、TSMFヘッダのヘッダ情報（拡張情報）を、制御部２１０にそれぞれ供給する。また、TSMF処理部２１２−２乃至２１２−４は、外部の復調IC２０２−２乃至２０２−４からの伝送ストリームを、TLV変換部２１３−２乃至２１３−４にそれぞれ供給する。 Similar to the TSMF processing unit 212-1, the TSMF processing units 212-2 to 212-4 perform TSMF processing on the transmission stream from the external demodulation ICs 202-2 to 202-4, respectively, and perform the header information (extension) of the TSMF header. Information) is supplied to the control unit 210, respectively. Further, the TSMF processing units 212-2 to 212-4 supply transmission streams from the external demodulation ICs 202-2 to 202-4 to the TLV conversion units 213-2 to 213-4, respectively.

TLV変換部２１３−１は、TSMF処理部２１２−１から供給される伝送ストリームに含まれる分割TLVパケット（のペイロード部）のデータを、メモリ２１４−１に書き込む。また、TLV変換部２１３−１は、メモリ２１４−１に書き込んだデータ量を示す情報を、制御部２１０に供給する。 The TLV conversion unit 213-1 writes the data of the divided TLV packet (payload unit) included in the transmission stream supplied from the TSMF processing unit 212-1 to the memory 214-1. Further, the TLV conversion unit 213-1 supplies information indicating the amount of data written in the memory 214-1 to the control unit 210.

TLV変換部２１３−２乃至２１３−４は、TLV変換部２１３−１と同様に、TSMF処理部２１２−２乃至２１２−２からの分割TLVパケット（のペイロード部）のデータを、メモリ２１４−２乃至２１４−４にそれぞれ書き込む。また、TLV変換部２１３−２乃至２１３−４は、メモリ２１４−２乃至２１４−４に書き込んだデータ量を示す情報を、制御部２１０にそれぞれ供給する。 Similar to the TLV conversion unit 213-1, the TLV conversion units 213-2 to 213-4 store the data of the divided TLV packets (payload unit) from the TSMF processing units 212-2 to 212-2 in the memory 214-2. Write to 214-4, respectively. Further, the TLV conversion units 213-2 to 213-4 supply information indicating the amount of data written in the memories 214-2 to 214-4 to the control unit 210, respectively.

なお、メモリ２１４−１乃至２１４−４は、所定の容量からなるバッファメモリ（例えば、RAM(Random Access Memory)等の半導体記憶装置）である。 The memories 214-1 to 214-4 are buffer memories having a predetermined capacity (for example, a semiconductor storage device such as RAM (Random Access Memory)).

制御部２１０には、TSMF処理部２１２−１乃至２１２−４からのTSMFヘッダのヘッダ情報（拡張情報）と、TLV変換部２１３−１乃至２１３−４からの書き込みデータ量を示す情報が供給される。 The control unit 210 is supplied with header information (extended information) of the TSMF header from the TSMF processing units 212-1 to 212-4 and information indicating the amount of write data from the TLV conversion units 213-1 to 213-4. NS.

制御部２１０は、書き込みデータ量及びヘッダ情報（拡張情報）に基づいて、所定のフレーム区間に書き込まれた全データ量及び所定のフレーム区間の時間を計算し、その計算結果に応じて、スムージングに対応したデータ読み出し用のクロックを生成する。制御部２１０は、生成したクロックに基づいて、セレクタ２１５を制御することで、メモリ２１４−１乃至２１４−４に書き込まれたデータを所定の順番で読み出す。 The control unit 210 calculates the total amount of data written in the predetermined frame section and the time of the predetermined frame section based on the write data amount and the header information (extended information), and smoothes according to the calculation result. Generate the corresponding data read clock. The control unit 210 controls the selector 215 based on the generated clock to read the data written in the memories 214-1 to 214-4 in a predetermined order.

また、制御部２１０は、ヘッダ情報（拡張情報）などの情報に基づいて、メモリ２１４−１乃至２１４−４に書き込まれたデータの読み出し開始のタイミングを決定する。制御部２１０は、決定した読み出し開始のタイミングに基づいて、データの読み出し開始（のタイミング）を制御する。 Further, the control unit 210 determines the timing of starting reading of the data written in the memories 214-1 to 214-4 based on the information such as the header information (extended information). The control unit 210 controls the data read start (timing) based on the determined read start timing.

メモリ２１４−１乃至２１４−４から読み出されるデータ（合成後のデータ）は、一定のレートで連続して出力され、出力ストリームとして、システムオンチップ２０３に出力される。 The data (data after synthesis) read from the memories 214-1 to 214-4 is continuously output at a constant rate, and is output to the system-on-chip 203 as an output stream.

システムオンチップ２０３は、復調IC２０２−１（のセレクタ２１５）から入力される出力ストリームに対し、例えばデコード等の所定の処理を行い、その結果得られる映像データ（又は画像データ）を、後段のディスプレイ（不図示）に出力するとともに、音声データを後段の音声出力デバイス（不図示）に出力する。 The system-on-chip 203 performs a predetermined process such as decoding on the output stream input from the demodulation IC 202-1 (selector 215), and displays the video data (or image data) obtained as a result on the display in the subsequent stage. In addition to outputting to (not shown), audio data is output to a subsequent audio output device (not shown).

ディスプレイは、例えば、液晶ディスプレイ（LCD：Liquid Crystal Display）や、有機ELディスプレイ（OLED：Organic Light Emitting Diode）等の表示デバイス（表示装置）である。ディスプレイは、システムオンチップ２０３から入力される映像データ（又は画像データ）に応じた映像（又は画像）を表示する。 The display is, for example, a display device (display device) such as a liquid crystal display (LCD) or an organic EL display (OLED: Organic Light Emitting Diode). The display displays a video (or image) according to the video data (or image data) input from the system-on-chip 203.

音声出力デバイスは、例えば、スピーカである。音声出力デバイスは、システムオンチップ２０３で処理された音声データに応じた音声（音）を出力する。 The audio output device is, for example, a speaker. The audio output device outputs audio (sound) according to the audio data processed by the system-on-chip 203.

新機能を有する受信装置２０は、以上のように構成される。 The receiving device 20 having a new function is configured as described above.

ここで、新機能としては、主に、上述したジッタの問題を解決するためのヘッダ除去・スムージング機能と、上述した遅延対応の問題を解決するための遅延対応機能がある。そこで、以下、ヘッダ除去・スムージング機能と、遅延対応機能の詳細を順に説明する。 Here, the new functions mainly include a header removal / smoothing function for solving the above-mentioned jitter problem and a delay handling function for solving the above-mentioned delay handling problem. Therefore, the details of the header removal / smoothing function and the delay handling function will be described in order below.

（ヘッダ除去・スムージング機能の例）
まず、図１１乃至図１４を参照しながら、新機能のうち、ヘッダ除去・スムージング機能の例について説明する。 (Example of header removal / smoothing function)
First, among the new functions, an example of the header removal / smoothing function will be described with reference to FIGS. 11 to 14.

図１１は、ヘッダ除去・スムージング機能に対応した復調IC２０２−１における各部の動作とその信号の流れを示している。また、図１２乃至図１４は、ヘッダ除去・スムージング機能に対応した処理の流れを説明するフローチャートである。 FIG. 11 shows the operation of each part in the demodulation IC 202-1 corresponding to the header removal / smoothing function and the signal flow thereof. Further, FIGS. 12 to 14 are flowcharts for explaining the flow of processing corresponding to the header removal / smoothing function.

なお、図１１において、「Ｓ１ＸＸ」の表記は、図１２乃至図１４の各ステップＳ１ＸＸに対応しており、図１２乃至図１４の説明の際には、図１１に示した各部の動作や信号の流れを適宜参照するものとする。また、この例では、図１１に示すように、搬送波#1〜#4の４波が、受信装置２０により受信されるものとする。 In addition, in FIG. 11, the notation of "S1XX" corresponds to each step S1XX of FIGS. 12 to 14, and in the explanation of FIGS. 12 to 14, the operation and signal of each part shown in FIG. 11 The flow of is referred to as appropriate. Further, in this example, as shown in FIG. 11, it is assumed that the four waves of the carrier waves # 1 to # 4 are received by the receiving device 20.

（搬送波対応処理の流れ）
図１２のフローチャートを参照して、復調IC２０２−１における復調部２１１、TSMF処理部２１２−１乃至２１２−４、及びTLV変換部２１３−１乃至２１３−４により実行される搬送波対応処理の流れを説明する。 (Flow of carrier-wave compatible processing)
With reference to the flowchart of FIG. 12, the flow of carrier wave correspondence processing executed by the demodulation unit 211, the TSMF processing units 212-1 to 212-4, and the TLV conversion units 213-1 to 213-4 in the demodulation IC 202-1 is described. explain.

ステップＳ１１１において、復調部２１１は、そこに入力される受信信号（１波目の搬送波#1の信号）に対する復調処理を行う。 In step S111, the demodulation unit 211 performs demodulation processing on the received signal (the signal of the carrier wave # 1 of the first wave) input therein.

この復調処理の結果得られる伝送ストリームは、TSMF処理部２１２−１に供給される。また、TSMF処理部２１２−２乃至２１２−４には、外部の復調IC２０２−２乃至２０２−４からの伝送ストリームがそれぞれ入力される。これらの伝送ストリームは、２波目乃至４波目の搬送波#2〜#4から抽出されたものとなる。 The transmission stream obtained as a result of this demodulation processing is supplied to the TSMF processing unit 212-1. Further, transmission streams from the external demodulation ICs 202-2 to 202-4 are input to the TSMF processing units 212-2 to 212-4, respectively. These transmission streams are extracted from the carrier waves # 2 to # 4 of the second to fourth waves.

次に、TSMF処理部２１２−１乃至２１２−４によるTSMF処理（Ｓ１１３）と、TLV変換部２１３−１乃至２１３−４によるTLV変換処理（Ｓ１１４）が順次実行される。 Next, the TSMF processing (S113) by the TSMF processing units 212-1 to 212-4 and the TLV conversion processing (S114) by the TLV conversion units 213-1 to 213-4 are sequentially executed.

ここでは、TSMF処理部２１２−Ｎと、TLV変換部２１３−Ｎの初期値として、Ｎ＝１が設定され（Ｓ１１２）、Ｎ＞４となるまで（Ｓ１１６の「YES」）、Ｎの値をインクリメントしながら（Ｓ１１５）、ステップＳ１１３乃至Ｓ１１６のループを繰り返すことで、各TSMF処理部２１２により実行されるTSMF処理（Ｓ１１３）と、各TLV変換部２１３により実行されるTLV変換処理（Ｓ１１４）を表現している。 Here, N = 1 is set as the initial value of the TSMF processing unit 212-N and the TLV conversion unit 213-N (S112), and the value of N is set until N> 4 (“YES” in S116). By repeating the loop of steps S113 to S116 while incrementing (S115), the TSMF process (S113) executed by each TSMF processing unit 212 and the TLV conversion process (S114) executed by each TLV conversion unit 213 are performed. expressing.

TSMF処理部２１２−１は、TSMF処理（Ｓ１１３）を行い、例えば識別情報（stream_id，original_network_id）により識別されるTSMFパケットを含む伝送ストリームを、TLV変換部２１３−１に供給する。また、このTSMF処理（Ｓ１１３）では、伝送ストリームからTSMFパケット（のTSMFヘッダ）が検出された場合に、そのヘッダ情報（拡張情報）が、制御部２１０に通知される。 The TSMF processing unit 212-1 performs TSMF processing (S113), and supplies a transmission stream including a TSMF packet identified by, for example, identification information (stream_id, original_network_id) to the TLV conversion unit 213-1. Further, in this TSMF process (S113), when a TSMF packet (TSMF header) is detected from the transmission stream, the header information (extended information) is notified to the control unit 210.

また、TSMF処理部２１２−２乃至２１２−４においても、TSMF処理部２１２−１と同様に、TSMF処理（Ｓ１１３）がそれぞれ行われる。 Further, the TSMF processing units 212-2 to 212-4 also perform the TSMF processing (S113) in the same manner as the TSMF processing unit 212-1.

TLV変換部２１３−１は、TSMF処理部２１２−１からの伝送ストリームに分割TLVパケットが含まれる場合に、分割TLVパケットをTLVパケットに変換するためのTLV変換処理を行う（Ｓ１１４）。 When the transmission stream from the TSMF processing unit 212-1 includes a divided TLV packet, the TLV conversion unit 213-1 performs a TLV conversion process for converting the divided TLV packet into a TLV packet (S114).

ここで、図１３は、図１２のステップＳ１１４に対応するTLV変換処理の詳細を説明するフローチャートである。 Here, FIG. 13 is a flowchart illustrating the details of the TLV conversion process corresponding to step S114 of FIG.

ステップＳ１３１において、TLV変換部２１３−１は、分割TLVパケットに付加される分割TLVパケットヘッダに含まれるTLVパケット開始インジケータを確認する。 In step S131, the TLV conversion unit 213-1 confirms the TLV packet start indicator included in the split TLV packet header added to the split TLV packet.

ステップＳ１３２において、TLV変換部２１３−１は、ヘッダ部の確認の結果に基づいて、TLVパケット開始インジケータが"1"であるかどうかを判定する。 In step S132, the TLV conversion unit 213-1 determines whether or not the TLV packet start indicator is "1" based on the confirmation result of the header unit.

ステップＳ１３２において、TLVパケット開始インジケータに"1"が指定されていると判定された場合、処理は、ステップＳ１３３に進められる。ステップＳ１３３において、TLV変換部２１３−１は、その分割TLVパケットのペイロード部の184バイトのデータを、メモリ２１４−１に書き込む。 If it is determined in step S132 that "1" is specified for the TLV packet start indicator, the process proceeds to step S133. In step S133, the TLV conversion unit 213-1 writes 184 bytes of data in the payload unit of the divided TLV packet to the memory 214-1.

すなわち、3バイトの分割TLVパケットヘッダ（ヘッダ部）に格納されるTLVパケット開始インジケータが"1"となる場合、そのペイロード部に1バイトの先頭TLV指示が挿入され、3バイトのヘッダ部のほかに1バイトの先頭TLV指示の領域が確保されるため、188バイトからなる分割TLVパケットにおいて、ペイロード部のデータは、残りの184バイトとされる（図５のＡ）。 That is, when the TLV packet start indicator stored in the 3-byte split TLV packet header (header part) is "1", the 1-byte start TLV instruction is inserted in the payload part, and in addition to the 3-byte header part. Since the area of the head TLV instruction of 1 byte is secured, the data of the payload part is the remaining 184 bytes in the divided TLV packet consisting of 188 bytes (A in FIG. 5).

一方で、ステップＳ１３２において、TLVパケット開始インジケータに"0"が指定されていると判定された場合、処理は、ステップＳ１３４に進められる。ステップＳ１３４において、TLV変換部２１３−１は、その分割TLVパケットのペイロード部の185バイトのデータを、メモリ２１４−１に書き込む。 On the other hand, if it is determined in step S132 that "0" is specified for the TLV packet start indicator, the process proceeds to step S134. In step S134, the TLV conversion unit 213-1 writes 185 bytes of data in the payload unit of the divided TLV packet to the memory 214-1.

すなわち、3バイトの分割TLVパケットヘッダ（ヘッダ部）に格納されるTLVパケット開始インジケータが"0"となる場合、そのペイロード部に先頭TLV指示が挿入されず、3バイトのヘッダ部のほかに1バイトの先頭TLV指示の領域を確保する必要がないため、188バイトからなる分割TLVパケットにおいて、ペイロード部のデータは、残りの185バイトとされる（図５のＢ）。 That is, when the TLV packet start indicator stored in the 3-byte divided TLV packet header (header part) becomes "0", the head TLV instruction is not inserted in the payload part, and 1 in addition to the 3-byte header part. Since it is not necessary to secure the area of the TLV instruction at the beginning of the byte, the data of the payload portion is the remaining 185 bytes in the divided TLV packet consisting of 188 bytes (B in FIG. 5).

ステップＳ１３３又はＳ１３４の処理で、184バイト又は185バイトのデータが、メモリ２１４−１に書き込まれると、処理は、ステップＳ１３５に進められる。 When 184 bytes or 185 bytes of data are written to the memory 214-1 in the process of step S133 or S134, the process proceeds to step S135.

ステップＳ１３５において、TLV変換部２１３−１は、メモリ２１４−１に書き込んだデータ量（例えばバイト数）を、制御部２１０に通知する。 In step S135, the TLV conversion unit 213-1 notifies the control unit 210 of the amount of data (for example, the number of bytes) written in the memory 214-1.

ステップＳ１３５の処理が終了すると、処理は、図１２のステップＳ１１４に戻り、それ以降の処理が繰り返される。 When the process of step S135 is completed, the process returns to step S114 of FIG. 12, and the subsequent processes are repeated.

すなわち、TLV変換部２１３−２乃至２１３−４においても、TLV変換部２１３−１と同様に、TLV変換処理（Ｓ１１４）がそれぞれ行われ、メモリ２１４−２乃至２１４−４に対し、分割TLVパケットのペイロード部の184バイト又は185バイトのデータがそれぞれ書き込まれる（図１３のＳ１３３又はＳ１３４）。また、TLV変換部２１３−２乃至２１３−４では、メモリ２１４−２乃至２１４−４への書き込みデータ量が、制御部２１０にそれぞれ通知される（Ｓ１３５）。 That is, the TLV conversion units 213-2 to 213-4 also perform the TLV conversion process (S114) in the same manner as the TLV conversion unit 213-1, respectively, and divide the TLV packets into the memories 214-2 to 214-4. 184 bytes or 185 bytes of data in the payload portion of the above are written (S133 or S134 in FIG. 13). Further, in the TLV conversion units 213-2 to 213-4, the amount of data written to the memories 214-2 to 214-4 is notified to the control unit 210, respectively (S135).

ステップＳ１１３乃至Ｓ１１６のループが終了すると、処理は、ステップＳ１１７に進められる。ステップＳ１１７においては、処理を終了するかどうかが判定される。 When the loop of steps S113 to S116 is completed, the process proceeds to step S117. In step S117, it is determined whether or not to end the process.

ステップＳ１１７において、処理を終了しないと判定された場合、処理はステップＳ１１１に戻り、上述した処理が繰り返される。また、ステップＳ１１７において、処理を終了すると判定された場合、図１２の搬送波対応処理は終了される。 If it is determined in step S117 that the process is not completed, the process returns to step S111, and the above-described process is repeated. If it is determined in step S117 that the process is to be completed, the carrier wave correspondence process of FIG. 12 is terminated.

以上、搬送波対応処理の流れを説明した。この搬送波対応処理では、TLV変換部２１３−１乃至２１３−４によって、分割TLVパケットのデータをメモリ２１４−１乃至２１４−４にそれぞれ書き込む際に、分割TLVパケットヘッダを除去して、ペイロード部のデータ（184バイト又は185バイトのデータ）のみが書き込まれるようにしている（図１３のＳ１３３又はＳ１３４）。 The flow of carrier wave correspondence processing has been described above. In this carrier correspondence processing, when the data of the divided TLV packet is written to the memories 214-1 to 214-4 by the TLV conversion units 213-1 to 213-4, the divided TLV packet header is removed to remove the divided TLV packet header of the payload unit. Only the data (184 bytes or 185 bytes of data) is written (S133 or S134 in FIG. 13).

なお、図１２及び図１３の説明では、説明の都合上、TSMF処理部２１２−１乃至２１２−４によるTSMF処理（Ｓ１１３）が搬送波ごとに順番に実行され、さらにTLV変換部２１３−１乃至２１３−４によるTLV変換処理（Ｓ１１４）が搬送波ごとに順番に実行されるとしているが、実際には、図１１に示すように、TSMF処理（Ｓ１１３）やTLV変換処理（Ｓ１１４）は、搬送波ごとに並列に実行される。 In the description of FIGS. 12 and 13, for convenience of explanation, the TSMF processing (S113) by the TSMF processing units 212-1 to 212-4 is executed in order for each carrier wave, and further, the TLV conversion units 213-1 to 213 are executed. It is assumed that the TLV conversion process (S114) according to -4 is executed in order for each carrier wave, but in reality, as shown in FIG. 11, the TSMF process (S113) and the TLV conversion process (S114) are performed for each carrier wave. Executed in parallel.

（データ読み出しクロック制御処理の流れ）
次に、図１４のフローチャートを参照して、復調IC２０２−１の制御部２１０により実行される、データ読み出しクロック制御処理の流れを説明する。なお、このデータ読み出しクロック制御処理は、上述した搬送波対応処理（図１２，図１３）と並列に実行される。 (Flow of data read clock control process)
Next, the flow of the data read-out clock control process executed by the control unit 210 of the demodulation IC 202-1 will be described with reference to the flowchart of FIG. The data read-out clock control process is executed in parallel with the carrier wave correspondence process (FIGS. 12 and 13) described above.

ステップＳ１５１において、制御部２１０は、TSMF処理部２１２−１乃至２１２−４からそれぞれ通知されるTSMFヘッダのヘッダ情報（拡張情報）を取得する。 In step S151, the control unit 210 acquires the header information (extended information) of the TSMF header notified from the TSMF processing units 212-1 to 212-4, respectively.

ステップＳ１５２において、制御部２１０は、TLV変換部２１３−１乃至２１３−４からそれぞれ通知される書き込みデータ量を取得する。 In step S152, the control unit 210 acquires the amount of write data notified from the TLV conversion units 213-1 to 213-4, respectively.

ステップＳ１５３において、制御部２１０は、通知された書き込みデータ量（例えばバイト数）に基づいて、１スーパーフレーム区間に、メモリ２１４−１乃至２１４−４に書き込んだ全データ量（例えばバイト数の総数）を計算する。 In step S153, the control unit 210 writes the total amount of data (for example, the total number of bytes) written to the memories 214-1 to 214-4 in one superframe section based on the notified write data amount (for example, the number of bytes). ) Is calculated.

ステップＳ１５４において、制御部２１０は、通知されたTSMFヘッダのヘッダ情報（拡張情報）に基づいて、１スーパーフレーム区間の時間を計算する。ここでは、例えば、ヘッダ情報の拡張情報に含まれるフレーム位置情報（frame_position）を用いることで、１スーパーフレーム区間の時間を計算することができる。 In step S154, the control unit 210 calculates the time of one super frame section based on the header information (extended information) of the notified TSMF header. Here, for example, the time of one super frame section can be calculated by using the frame position information (frame_position) included in the extended information of the header information.

ステップＳ１５５において、制御部２１０は、計算した１スーパーフレーム区間に書き込まれた全データ量、及び１スーパーフレーム区間の時間に基づいて、スムージングに対応したデータ読み出し用のクロックを生成する。 In step S155, the control unit 210 generates a clock for reading data corresponding to smoothing based on the calculated total amount of data written in one superframe section and the time in one superframe section.

ここでは、データ読み出し用のクロックとして、例えば、１スーパーフレーム区間に書き込まれた全データ量（例えばバイト数の総数）と、１スーパーフレーム区間の時間との関係から得られる一定のレート（例えばビットレート（単位：Mbps）等）に対応したクロックが生成される。なお、スムージングに関する技術としては、例えば、特開2012-205266号に開示されている技術が知られており、ここでは、同様の技術を用いることができる。 Here, as a clock for reading data, for example, a constant rate (for example, bits) obtained from the relationship between the total amount of data written in one superframe interval (for example, the total number of bytes) and the time in one superframe interval. A clock corresponding to the rate (unit: Mbps), etc. is generated. As a technique related to smoothing, for example, a technique disclosed in Japanese Patent Application Laid-Open No. 2012-205266 is known, and the same technique can be used here.

ステップＳ１５６において、制御部２１０は、生成したデータ読み出し用のクロックに基づいて、セレクタ２１５を制御することで、メモリ２１４−１乃至２１４−４に書き込まれたデータを読み出す。 In step S156, the control unit 210 reads the data written in the memories 214-1 to 214-4 by controlling the selector 215 based on the generated data reading clock.

ここで、制御部２１０では、データ読み出し用のクロックに従い、データの読み出しを制御するに際して、メモリ２１４−１乃至２１４−４の読み出しの順番を、例えば、次のように決定することができる。 Here, the control unit 210 can determine the reading order of the memories 214-1 to 214-4, for example, as follows when controlling the reading of data according to the clock for reading data.

すなわち、例えば、一般社団法人日本CATV技術協会により策定されたデジタル有線テレビジョン放送の標準規格（JCTEA STD-002-6.1）には、各搬送波のスーパーフレームのスロットの配列順が定義されており、制御部２１０では、このスロットの配列順に基づき、各搬送波（搬送波#1〜#4）の信号から得られるデータが書き込まれたメモリ２１４−１乃至２１４−４の読み出しの順番を決定することができる。ただし、このメモリ２１４の読み出しの順番の制御を行う際にして、TSMFヘッダのヘッダ情報（拡張情報）等の情報を用いるようにしてもよい。 That is, for example, the digital wired television broadcasting standard (JCTEA STD-002-6.1) established by the Japan CATV Technology Association defines the arrangement order of the slots of the super frame of each carrier wave. The control unit 210 can determine the reading order of the memories 214-1 to 214-4 in which the data obtained from the signals of each carrier wave (carrier waves # 1 to # 4) is written, based on the arrangement order of the slots. .. However, information such as header information (extended information) of the TSMF header may be used when controlling the reading order of the memory 214.

ステップＳ１５７においては、処理を終了するかどうかが判定される。 In step S157, it is determined whether or not to end the process.

ステップＳ１５７において、処理を終了しないと判定された場合、処理はステップＳ１５１に戻り、上述した処理が繰り返される。また、ステップＳ１５７において、処理を終了すると判定された場合、図１４のデータ読み出しクロック制御処理は終了される。 If it is determined in step S157 that the process is not completed, the process returns to step S151, and the above-described process is repeated. If it is determined in step S157 that the process is to be completed, the data read clock control process of FIG. 14 is terminated.

以上、データ読み出しクロック制御処理の流れを説明した。 The flow of the data read-out clock control process has been described above.

このデータ読み出しクロック制御処理では、並列に実行される搬送波対応処理（図１２，図１３）によって、TSMF処理部２１２−１乃至２１２−４からのTSMFヘッダのヘッダ情報（拡張情報）と、TLV変換部２１３−１乃至２１３−４からの書き込みデータ量が順次通知されてくるので（図１１のＳ１５１，Ｓ１５２）、制御部２１０によって、これらのヘッダ情報（拡張情報）及び書き込みデータ量に基づき、スムージングに対応したデータ読み出し用のクロックを生成して（図１１のＳ１５３乃至Ｓ１５５）、データの読み出しを制御する（図１１のＳ１５６）ことで、スムージングが実現されるようにしている。 In this data read clock control process, the header information (extended information) of the TSMF header from the TSMF processing units 212-1 to 212-4 and the TLV conversion are performed by the carrier correspondence process (FIGS. 12 and 13) executed in parallel. Since the amount of write data from units 213-1 to 213-4 is sequentially notified (S151 and S152 in FIG. 11), the control unit 210 smoothes based on these header information (extended information) and the amount of write data. By generating a data reading clock corresponding to (S153 to S155 in FIG. 11) and controlling data reading (S156 in FIG. 11), smoothing is realized.

以上のように、新機能としてのヘッダ除去・スムージング機能によって、上述したジッタの問題を解決することができる。 As described above, the header removal / smoothing function as a new function can solve the above-mentioned jitter problem.

すなわち、このヘッダ除去・スムージング機能では、分割TLVパケットのデータをメモリ２１４−１乃至２１４−４にそれぞれ書き込むに際して、分割TLVパケットヘッダを除去して、ペイロード部のデータが書き込まれるようにするとともに（図１２，図１３に示した処理）、メモリ２１４−１乃至２１４−４からデータを読み出す際には、その書き込みデータ量などに基づき、スムージングを行っているため（図１４に示した処理）、例えばデータをメモリ２１４−１乃至２１４−４に書き込むに際して184バイトと185バイトのバイト数が異なるデータがランダムに混じる場合でも、より完全なスムージングを行うことが可能となる。 That is, in this header removal / smoothing function, when the data of the divided TLV packet is written to the memories 214-1 to 214-4, the divided TLV packet header is removed so that the data of the payload part is written ( (Processes shown in FIGS. 12 and 13), when reading data from the memories 214-1 to 214-4, smoothing is performed based on the amount of written data and the like (processes shown in FIG. 14). For example, when writing data to the memories 214-1 to 214-4, even when data having different numbers of bytes of 184 bytes and 185 bytes are randomly mixed, more complete smoothing can be performed.

その結果として、データを書き込むに際してバイト数が異なるデータがランダムに混じる場合に、ジッタを低減する（減少させる）ことができるため、上述したジッタの問題を解決することが可能となる（最低量のメモリでスムージングを行う構成が提供可能とされる）。また、新機能を有する受信装置２０の復調IC２０２−１（図１０）の構成を、現状の機能を有する受信装置２０の復調IC９０２（図７）の構成と比べれば、現状の機能の復調IC９０２（図７）では、２回のスムージングを行う必要があるが、新機能の復調IC２０２−１（図１０）では１回のスムージングで済むため、例えばメモリや回路などを削減することが可能となる。 As a result, when data with a different number of bytes is randomly mixed when writing data, the jitter can be reduced (reduced), so that the above-mentioned jitter problem can be solved (minimum amount). A configuration that smoothes with memory can be provided). Further, comparing the configuration of the demodulation IC202-1 (FIG. 10) of the receiving device 20 having the new function with the configuration of the demodulation IC902 (FIG. 7) of the receiving device 20 having the current function, the demodulation IC902 (FIG. 7) having the current function is compared. In FIG. 7), it is necessary to perform the smoothing twice, but in the demodulation IC202-1 (FIG. 10) of the new function, only one smoothing is required, so that it is possible to reduce the memory and the circuit, for example.

（遅延対応機能の例）
次に、図１５乃至図１７を参照しながら、新機能のうち、遅延対応機能の例について説明する。 (Example of delay support function)
Next, among the new functions, an example of the delay handling function will be described with reference to FIGS. 15 to 17.

図１５は、遅延対応機能によるデータ読み出し開始タイミングの設定の例を示している。 FIG. 15 shows an example of setting the data read start timing by the delay handling function.

図１５においては、４つの搬送波#1〜#4が受信装置２０により受信されている。復調IC２０２−１では、搬送波#1〜#4の信号に対応した伝送ストリームが、TSMF処理部２１２−１乃至２１２−４にそれぞれ入力されるが、ここでは、各搬送波は、遅延しているものとする。 In FIG. 15, four carrier waves # 1 to # 4 are received by the receiving device 20. In the demodulation IC202-1, transmission streams corresponding to the signals of carrier waves # 1 to # 4 are input to the TSMF processing units 212-1 to 212-4, respectively, but here, each carrier wave is delayed. And.

すなわち、搬送波#1に注目すれば、基準となる搬送波#1に対して、搬送波#2，搬送波#3，搬送波#4の順により遅延が大きくなる。ただし、この例では、搬送波#2，搬送波#3，及び搬送波#4における搬送波#1に対する遅延量（遅延時間）は、1/2スーパーフレーム区間未満（１スーパーフレームの長さに応じた時間の1/2未満）とされる。 That is, focusing on carrier wave # 1, the delay increases in the order of carrier wave # 2, carrier wave # 3, and carrier wave # 4 with respect to the reference carrier wave # 1. However, in this example, the delay amount (delay time) with respect to carrier # 1 in carrier # 2, carrier # 3, and carrier # 4 is less than 1/2 superframe interval (time corresponding to the length of 1 superframe). Less than 1/2).

なお、復調IC２０２−１において、メモリ２１４−１乃至２１４−４は、3/2スーパーフレーム区間（１スーパーフレーム区間＋1/2スーパーフレーム区間）分のデータに対応した容量がそれぞれ用意されているものとする。 In the demodulation IC 202-1, the memories 214-1 to 214-4 are provided with capacities corresponding to the data for the 3/2 super frame section (1 super frame section + 1/2 super frame section). And.

復調IC２０２−１においては、TSMF処理部２１２−１乃至２１２−４によるTSMF処理がそれぞれ行われ、TLV変換部２１３−１乃至２１３−４によるTLV変換処理がそれぞれ行われることで、メモリ２１４−１乃至２１４−４には、４つの搬送波#1〜#4の信号から得られるデータがそれぞれ順次書き込まれる。 In the demodulation IC 202-1, the TSMF processing by the TSMF processing units 212-1 to 212-4 is performed respectively, and the TLV conversion processing by the TLV conversion units 213-1 to 213-4 is performed, respectively, so that the memory 214-1 Data obtained from the signals of the four carrier waves # 1 to # 4 are sequentially written in the to 214-4.

ここで、制御部２１０は、TSMF処理部２１２−１乃至２１２−４からそれぞれ通知されるTSMFヘッダのヘッダ情報（拡張情報）に基づき、フレーム位置情報（frame_position）に応じた合成対象の各搬送波の先頭位置を識別する。図１５の例では、搬送波#1〜#4のうち、搬送波#1（基準の搬送波）の先頭位置が識別されている。 Here, the control unit 210 determines each carrier wave to be synthesized according to the frame position information (frame_position) based on the header information (extended information) of the TSMF header notified from the TSMF processing units 212-1 to 212-4, respectively. Identify the start position. In the example of FIG. 15, among the carrier waves # 1 to # 4, the head position of the carrier wave # 1 (reference carrier wave) is identified.

また、制御部２１０は、メモリ２１４−１乃至２１４−４にそれぞれ書き込まれたデータの読み出しを開始するタイミングとして、読み出し開始時間Tsを計算する。ここでは、例えば、４つの搬送波#1〜#4のうち、基準となる搬送波#1（最も進んでいる搬送波#1）の先頭を基準としたときの読み出し開始時間Tsが、１スーパーフレームの長さに応じた時間Tsfに対して、下記の式（１）に示すような関係を満たすようにする。 Further, the control unit 210 calculates the read start time Ts as the timing to start reading the data written in the memories 214-1 to 214-4, respectively. Here, for example, among the four carrier waves # 1 to # 4, the read start time Ts when the head of the reference carrier wave # 1 (the most advanced carrier wave # 1) is used as a reference is the length of one superframe. For the corresponding time Tsf, the relationship as shown in the following equation (1) is satisfied.

Ts ＜ 1/2 × Tsf ・・・（１） Ts <1/2 x Tsf ・ ・ ・ (1)

ただし、読み出し開始時間Tsは、例えば、図１５に示すように、４つの搬送波#1〜#4のうち、最も進んでいる搬送波#1の先頭を基準としたときに、最も遅れている搬送波#4の先頭よりも時間的に後のタイミングになるようにする。 However, the read start time Ts is, for example, as shown in FIG. 15, the carrier wave # which is the most lagging when the head of the most advanced carrier wave # 1 among the four carrier waves # 1 to # 4 is used as a reference. Make sure that the timing is later than the beginning of 4.

そして、制御部２１０は、セレクタ２１５を制御して、読み出し開始時間Tsのタイミングで、メモリ２１４−１乃至２１４−４に書き込まれたデータの読み出しが開始されるようにする。 Then, the control unit 210 controls the selector 215 so that the reading of the data written in the memories 214-1 to 214-4 is started at the timing of the reading start time Ts.

このようなタイミングでデータの読み出しを開始することで、出力ストリームとして、合成ストリームが得られるが、図１５に示すように、読み出し開始時間Tsが、最も遅延している搬送波#4の先頭よりも後であれば、搬送波#1に対する搬送波#2，搬送波#3，及び搬送波#4の各搬送波の遅延を吸収することができる。 By starting the reading of data at such a timing, a composite stream can be obtained as an output stream, but as shown in FIG. 15, the reading start time Ts is larger than the beginning of the carrier wave # 4, which is the most delayed. Later, it is possible to absorb the delay of each carrier wave # 2, carrier wave # 3, and carrier wave # 4 with respect to carrier wave # 1.

（データ読み出し開始タイミング制御処理の流れ）
次に、図１６のフローチャートを参照して、復調IC２０２−１の制御部２１０により実行される、データ読み出し開始タイミング制御処理の流れを説明する。なお、このデータ読み出し開始タイミング制御処理は、上述した搬送波対応処理（図１２，図１３）及びデータ読み出しクロック制御処理（図１４）と並列に実行することができる。 (Flow of data read start timing control process)
Next, the flow of the data read start timing control process executed by the control unit 210 of the demodulation IC 202-1 will be described with reference to the flowchart of FIG. The data read start timing control process can be executed in parallel with the carrier wave correspondence process (FIGS. 12 and 13) and the data read clock control process (FIG. 14) described above.

ステップＳ１７１において、制御部２１０は、TSMF処理部２１２−１乃至２１２−４からそれぞれ通知されるTSMFヘッダのヘッダ情報（拡張情報）を取得する。 In step S171, the control unit 210 acquires the header information (extended information) of the TSMF header notified from the TSMF processing units 212-1 to 212-4, respectively.

ステップＳ１７２において、制御部２１０は、通知されたヘッダ情報（拡張情報）に含まれるフレーム位置情報（frame_position）に基づいて、合成対象の各搬送波の先頭位置を識別する。ここでは、例えば、搬送波#1に対して、搬送波#2，搬送波#3，及び搬送波#4が遅延している場合に、搬送波#1〜#4のうち、搬送波#1（基準の搬送波）の先頭位置が識別される。 In step S172, the control unit 210 identifies the start position of each carrier wave to be synthesized based on the frame position information (frame_position) included in the notified header information (extended information). Here, for example, when carrier wave # 2, carrier wave # 3, and carrier wave # 4 are delayed with respect to carrier wave # 1, of carrier wave # 1 to # 4, carrier wave # 1 (reference carrier wave) is used. The start position is identified.

ステップＳ１７３において、制御部２１０は、メモリ２１４−１乃至２１４−４に書き込まれたデータの読み出し開始のタイミングを決定する。ここでは、識別された搬送波#1の先頭位置から、読み出しを開始するまでの時間として、上述した式（１）の関係を満たす読み出し開始時間Tsが決定される。 In step S173, the control unit 210 determines the timing of starting reading of the data written in the memories 214-1 to 214-4. Here, the read start time Ts that satisfies the relationship of the above equation (1) is determined as the time from the start position of the identified carrier wave # 1 to the start of read.

ステップＳ１７４において、制御部２１０は、決定した読み出し開始のタイミングに基づいて、読み出し開始時間Tsとなったときに、メモリ２１４−１乃至２１４−４に書き込まれたデータの読み出しが開始されるように制御する。 In step S174, the control unit 210 starts reading the data written in the memories 214-1 to 214-4 when the read start time Ts is reached, based on the determined read start timing. Control.

以上、データ読み出し開始タイミング制御処理の流れを説明した。 The flow of the data read start timing control process has been described above.

以上のように、新機能としての遅延対応機能によって、上述した遅延対応の問題を解決することができる。 As described above, the delay handling function as a new function can solve the above-mentioned delay handling problem.

すなわち、この遅延対応機能では、複数の搬送波（例えば搬送波#1〜#4）ごとにメモリ２１４−１乃至２１４−４を設けて、上述した式（１）の関係を満たす読み出し開始時間Tsのタイミングで、メモリ２１４−１乃至２１４−４に書き込まれたデータの読み出しが開始されるようにして、各搬送波の遅延を吸収しているため、受信側で所定の遅延に対応（例えば、運用仕様によって受信側で要求される遅延に対応）することができる（遅延が生じている各搬送波を同期させることができる）。 That is, in this delay support function, memories 214-1 to 214-4 are provided for each of a plurality of carrier waves (for example, carrier waves # 1 to # 4), and the timing of the read start time Ts satisfying the relationship of the above equation (1). Since the delay of each carrier wave is absorbed by starting the reading of the data written in the memories 214-1 to 214-4, the receiving side corresponds to a predetermined delay (for example, depending on the operational specifications). It can handle the delay required on the receiving side (can synchronize each carrier with a delay).

また、新機能を有する受信装置２０の復調IC２０２−１（図１０）では、図１０に示した構成によって、受信側で所定の遅延に対応することができることから、例えば、遅延合わせの回路などの回路が不要になるため、回路を削減することが可能となる。 Further, in the demodulation IC202-1 (FIG. 10) of the receiving device 20 having a new function, since the receiving side can cope with a predetermined delay by the configuration shown in FIG. 10, for example, a delay matching circuit or the like can be used. Since the circuit is not required, it is possible to reduce the number of circuits.

（復調ICの他の構成の例）
図１７は、遅延対応機能に対応した復調ICの他の構成の例を示すブロック図である。 (Example of other configurations of demodulation IC)
FIG. 17 is a block diagram showing an example of another configuration of the demodulation IC corresponding to the delay support function.

図１７において、復調IC２０２−１は、復調部２１１、TSMF処理部２１２−１乃至２１２−４、メモリ２１４−１乃至２１４−４、及びセレクタ２１５から構成される。すなわち、図１７の復調IC２０２−１は、図１０の復調IC２０２−１と比べて、TLV変換部２１３−１乃至２１３−４が除かれている点が異なっている。 In FIG. 17, the demodulation IC 202-1 is composed of a demodulation unit 211, a TSMF processing unit 212-1 to 212-4, memories 214-1 to 214-4, and a selector 215. That is, the demodulation IC202-1 of FIG. 17 is different from the demodulation IC202-1 of FIG. 10 in that the TLV conversion units 213-1 to 213-4 are removed.

TSMF処理部２１２−１は、復調部２１１からの伝送ストリームに対するTSMF処理を行い、その結果得られるデータを、メモリ２１４−１に書き込む。 The TSMF processing unit 212-1 performs TSMF processing on the transmission stream from the demodulation unit 211, and writes the data obtained as a result to the memory 214-1.

TSMF処理部２１２−２乃至２１２−４は、TSMF処理部２１２−１と同様に、外部の復調IC２０２−２乃至２０２−４からの伝送ストリームに対するTSMF処理をそれぞれ行い、その結果得られるデータを、メモリ２１４−２乃至２１４−４にそれぞれ書き込む。 Similar to the TSMF processing unit 212-1, the TSMF processing units 212-2 to 212-4 perform TSMF processing on the transmission stream from the external demodulation ICs 202-2 to 202-4, respectively, and obtain the data obtained as a result. Write to memories 214-2 to 214-4, respectively.

制御部２１０には、TSMF処理部２１２−１乃至２１２−４からのTSMFヘッダのヘッダ情報（拡張情報）が通知される。制御部２１０は、通知されるTSMFヘッダのヘッダ情報（拡張情報）に基づき、メモリ２１４−１乃至２１４−４にそれぞれ書き込まれたデータの読み出しを開始するタイミングとして、上述した式（１）の関係を満たす読み出し開始時間Tsを計算する。 The control unit 210 is notified of the header information (extended information) of the TSMF header from the TSMF processing units 212-1 to 212-4. Based on the header information (extended information) of the TSMF header to be notified, the control unit 210 sets the timing of starting reading of the data written in the memories 214-1 to 214-4, respectively, in relation to the above equation (1). Calculate the read start time Ts that satisfies.

そして、制御部２１０は、セレクタ２１５を制御して、読み出し開始時間Tsのタイミングで、メモリ２１４−１乃至２１４−４に書き込まれたデータの読み出しが開始されるようにする。 Then, the control unit 210 controls the selector 215 so that the reading of the data written in the memories 214-1 to 214-4 is started at the timing of the reading start time Ts.

このように、図１７に示した構成では、TLV変換部２１３−１乃至２１３−４が除かれているが、可変長パケットとしてのTLVパケットではなく、固定長パケットとしてのTSパケット（188バイトの固定長のパケット）を合成する場合には、TLV変換部２１３−１乃至２１３−４を経由せずに、そのデータを直接、メモリ２１４−１乃至２１４−４に書き込むことが可能となるので、そのような場合にも、遅延対応機能が適用されるようにしている。 As described above, in the configuration shown in FIG. 17, the TLV conversion units 213-1 to 213-4 are excluded, but the TS packet (188 bytes) as a fixed-length packet is not a TLV packet as a variable-length packet. When synthesizing a fixed-length packet), the data can be directly written to the memories 214-1 to 214-4 without going through the TLV conversion units 213-1 to 213-4. Even in such a case, the delay handling function is applied.

すなわち、複数搬送波伝送方式を採用した場合において、受信側の復調IC２０２−１で、TSパケット等の固定長のパケットを処理（合成）するときには、上述した新機能のうち、遅延対応機能のみを適用することができる。 That is, when the multi-carrier transmission method is adopted, when the demodulation IC202-1 on the receiving side processes (synthesizes) a fixed-length packet such as a TS packet, only the delay support function among the above-mentioned new functions is applied. can do.

＜２．変形例＞ <2. Modification example>

（受信装置の他の構成）
また、上述した説明では、受信装置２０（図１）は、テレビ受像機やセットトップボックス（STB）などの固定受信機として構成されるとして説明したが、固定受信機には、例えば、録画機、ゲーム機、パーソナルコンピュータ、ネットワークストレージなどを含めるようにしてもよい。さらに、受信装置２０としては、固定受信機に限らず、例えば、スマートフォンや携帯電話機、タブレット型コンピュータ等のモバイル受信機、車載テレビ等の車両に搭載される車載機器、ヘッドマウントディスプレイ（HMD：Head Mounted Display）等のウェアラブルコンピュータなどの電子機器を含めるようにしてもよい。 (Other configurations of receiver)
Further, in the above description, the receiving device 20 (FIG. 1) is described as being configured as a fixed receiver such as a television receiver or a set-top box (STB). , Game consoles, personal computers, network storage, etc. may be included. Further, the receiving device 20 is not limited to a fixed receiver, for example, a mobile receiver such as a smartphone, a mobile phone, or a tablet computer, an in-vehicle device mounted on a vehicle such as an in-vehicle television, or a head mount display (HMD: Head). Electronic devices such as wearable computers such as Mounted Display) may be included.

さらに、受信装置２０（図１）を構成する復調IC２０２−１（復調デバイス）を、本技術を適用した受信装置又は復調装置として捉えるようにしてもよい。また、上述した説明では、複数搬送波の数が２乃至４であるとして説明したが、搬送波の数は２以上であれば、いくつでもよい（例えば、５以上であってもよい）。 Further, the demodulation IC202-1 (demodulation device) constituting the reception device 20 (FIG. 1) may be regarded as a reception device or a demodulation device to which the present technology is applied. Further, in the above description, the number of the plurality of carrier waves has been described as 2 to 4, but the number of carrier waves may be any number as long as it is 2 or more (for example, it may be 5 or more).

このとき、受信装置２０（図１０）では、Ｎ個（Ｎは２以上の整数）の搬送波の数に応じてチューナ２０１−１乃至２０１−Ｎと、復調IC２０２−１乃至２０２−Ｎが設けられる。また、復調IC２０２−１（図１０）においては、１つの復調部２１１と、Ｎ個のTSMF処理部２１２−１乃至２１２−Ｎと、Ｎ個のTLV変換部２１３−１乃至２１３−Ｎと、Ｎ個のメモリ２１４−１乃至２１４−Ｎがそれぞれ設けられる。なお、チューナ２０１、復調IC２０２、TSMF処理部２１２、TLV変換部２１３、及びメモリ２１４は、搬送波の数と同一の数に限らず、搬送波の数よりも多い数を設けるようにしてもよい。 At this time, in the receiving device 20 (FIG. 10), tuners 201-1 to 201-N and demodulation ICs 202-1 to 202-N are provided according to the number of N carrier waves (N is an integer of 2 or more). .. Further, in the demodulation IC 202-1 (FIG. 10), one demodulation unit 211, N TSMF processing units 212-1 to 212-N, and N TLV conversion units 213-1 to 213-N are included. N memories 214-1 to 214-N are provided, respectively. The number of the tuner 201, the demodulation IC 202, the TSMF processing unit 212, the TLV conversion unit 213, and the memory 214 is not limited to the same number as the number of carrier waves, and may be provided in a number larger than the number of carrier waves.

（通信回線を含む構成）
また、伝送システム１（図１）においては、図示していないが、インターネット等の通信回線に対し、各種のサーバが接続されるようにして、通信機能を有する受信装置２０（図１）が、インターネット等の通信回線を介して、各種のサーバにアクセスして双方向の通信を行うことで、コンテンツやアプリケーション等の各種のデータを受信できるようにしてもよい。 (Configuration including communication line)
Further, in the transmission system 1 (FIG. 1), although not shown, the receiving device 20 (FIG. 1) having a communication function by connecting various servers to a communication line such as the Internet is provided. By accessing various servers via a communication line such as the Internet and performing bidirectional communication, various data such as contents and applications may be received.

（その他）
なお、本明細書において記述されている用語は、一例であって、他の用語が用いられるのを意図的に排除するものではない。例えば、上述した説明において、フレームは、例えば、パケットなどの他の用語で置き換えられる場合がある。 (others)
The terms described in the present specification are examples, and do not intentionally exclude the use of other terms. For example, in the above description, frames may be replaced by other terms such as packets.

＜３．コンピュータの構成＞ <3. Computer configuration>

上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、コンピュータにインストールされる。図１８は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示す図である。 The series of processes described above can be executed by hardware or software. When a series of processes are executed by software, the programs that make up the software are installed on the computer. FIG. 18 is a diagram showing a configuration example of hardware of a computer that executes the above-mentioned series of processes programmatically.

コンピュータ１０００において、CPU(Central Processing Unit)１００１、ROM(Read Only Memory)１００２、RAM(Random Access Memory)１００３は、バス１００４により相互に接続されている。バス１００４には、さらに、入出力インターフェース１００５が接続されている。入出力インターフェース１００５には、入力部１００６、出力部１００７、記録部１００８、通信部１００９、及び、ドライブ１０１０が接続されている。 In the computer 1000, the CPU (Central Processing Unit) 1001, the ROM (Read Only Memory) 1002, and the RAM (Random Access Memory) 1003 are connected to each other by the bus 1004. An input / output interface 1005 is further connected to the bus 1004. An input unit 1006, an output unit 1007, a recording unit 1008, a communication unit 1009, and a drive 1010 are connected to the input / output interface 1005.

入力部１００６は、キーボード、マウス、マイクロフォンなどよりなる。出力部１００７は、ディスプレイ、スピーカなどよりなる。記録部１００８は、ハードディスクや不揮発性のメモリなどよりなる。通信部１００９は、ネットワークインターフェースなどよりなる。ドライブ１０１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブル記録媒体１０１１を駆動する。 The input unit 1006 includes a keyboard, a mouse, a microphone, and the like. The output unit 1007 includes a display, a speaker, and the like. The recording unit 1008 includes a hard disk, a non-volatile memory, and the like. The communication unit 1009 includes a network interface and the like. The drive 1010 drives a removable recording medium 1011 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory.

以上のように構成されるコンピュータ１０００では、CPU１００１が、ROM１００２や記録部１００８に記録されているプログラムを、入出力インターフェース１００５及びバス１００４を介して、RAM１００３にロードして実行することにより、上述した一連の処理が行われる。 In the computer 1000 configured as described above, the CPU 1001 loads the program recorded in the ROM 1002 and the recording unit 1008 into the RAM 1003 via the input / output interface 1005 and the bus 1004 and executes the program as described above. A series of processing is performed.

コンピュータ１０００（CPU１００１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブル記録媒体１０１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線又は無線の伝送媒体を介して提供することができる。 The program executed by the computer 1000 (CPU1001) can be recorded and provided on the removable recording medium 1011 as a package medium or the like, for example. Programs can also be provided via wired or wireless transmission media such as local area networks, the Internet, and digital satellite broadcasts.

コンピュータ１０００では、プログラムは、リムーバブル記録媒体１０１１をドライブ１０１０に装着することにより、入出力インターフェース１００５を介して、記録部１００８にインストールすることができる。また、プログラムは、有線又は無線の伝送媒体を介して、通信部１００９で受信し、記録部１００８にインストールすることができる。その他、プログラムは、ROM１００２や記録部１００８に、あらかじめインストールしておくことができる。 In the computer 1000, the program can be installed in the recording unit 1008 via the input / output interface 1005 by mounting the removable recording medium 1011 in the drive 1010. Further, the program can be received by the communication unit 1009 via a wired or wireless transmission medium and installed in the recording unit 1008. In addition, the program can be installed in advance in the ROM 1002 or the recording unit 1008.

ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含む。また、プログラムは、１のコンピュータ（プロセッサ）により処理されるものであってもよいし、複数のコンピュータによって分散処理されるものであってもよい。 Here, in the present specification, the processing performed by the computer according to the program does not necessarily have to be performed in chronological order in the order described as the flowchart. That is, the processing performed by the computer according to the program also includes processing executed in parallel or individually (for example, parallel processing or processing by an object). Further, the program may be processed by one computer (processor) or may be distributed processed by a plurality of computers.

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。 The embodiment of the present technology is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present technology.

また、本技術は、以下のような構成をとることができる。 In addition, the present technology can have the following configurations.

（１）
複数の搬送波ごとに伝送される伝送ストリームとして、可変長パケットを分割した分割可変長パケットが含まれる場合に、前記分割可変長パケットを構成するヘッダ部とペイロード部のうち、前記ペイロード部のデータを順次メモリに書き込むに際して、所定のフレームの区間に書き込まれたデータ量及び前記所定のフレームの区間の時間に基づいて、前記メモリに書き込まれた前記データを読み出すためのクロックを制御する制御部を備える
受信装置。
（２）
前記搬送波の数に応じて複数設けられる変換部と、
複数の前記変換部に対応して複数設けられる前記メモリと
をさらに備え、
前記変換部のそれぞれは、入力される前記分割可変長パケットから前記ヘッダ部を除去して前記ペイロード部のデータを、対応する前記メモリに書き込む
前記（１）に記載の受信装置。
（３）
前記制御部は、
前記変換部のそれぞれから通知される書き込みデータ量に基づいて、前記所定のフレームの区間に複数の前記メモリに書き込まれた全データ量を計算し、
前記所定のフレームに含まれる多重フレームヘッダのヘッダ情報に基づいて、前記所定のフレームの区間の時間を計算し、
それらの計算の結果に基づいて、複数の前記メモリにそれぞれ書き込まれた前記データを読み出すための前記クロックを制御する
前記（２）に記載の受信装置。
（４）
前記クロックは、前記所定のフレームの区間に書き込まれた全データ量と、前記所定のフレームの区間の時間との関係から得られる一定のレートに対応したクロックである
前記（１）乃至（３）のいずれかに記載の受信装置。
（５）
前記制御部は、前記搬送波ごとに所定の単位で割り当てられるスロットの配列順に基づいて、複数の前記メモリから前記データを読み出す順番を制御する
前記（３）又は（４）に記載の受信装置。
（６）
前記制御部は、前記搬送波に遅延が生じている場合に、複数の前記搬送波のうち基準の搬送波の先頭を基準とした読み出し開始時間をTsとし、前記所定のフレームの長さに応じた時間をTsfとしたとき、前記読み出し開始時間Ts（ただし、Ts ＜ 1/2 × Tsf）のタイミングで、複数の前記メモリにそれぞれ書き込まれた前記データの読み出しを開始するように制御する
前記（３）に記載の受信装置。
（７）
前記遅延は、複数の前記搬送波のそれぞれの間で、前記所定のフレームの長さに応じた時間の1/2未満の遅延であり、
前記読み出し開始時間Tsは、複数の前記搬送波のうち最も進んでいる搬送波を基準の搬送波としたときに、最も遅れている搬送波の先頭よりも時間的に後のタイミングとなる
前記（６）に記載の受信装置。
（８）
前記制御部は、前記多重フレームヘッダのヘッダ情報に含まれる前記搬送波のフレーム位置情報に基づいて、複数の前記搬送波の先頭を識別する
前記（６）又は（７）に記載の受信装置。
（９）
前記所定のフレームは、複数の多重フレームで構成されるフレームを含む
前記（１）乃至（８）のいずれかに記載の受信装置。
（１０）
前記変換部のそれぞれは、前記分割可変長パケットの前記ペイロード部に、前記可変長パケットの先頭が含まれる場合と、前記可変長パケットの先頭が含まれない場合とで、対応する前記メモリに書き込む前記ペイロード部のデータ量が異なる
前記（２）又は（３）に記載の受信装置。
（１１）
復調装置として構成される
前記（１）乃至（１０）のいずれかに記載の受信装置。
（１２）
受信装置が、
複数の搬送波ごとに伝送される伝送ストリームとして、可変長パケットを分割した分割可変長パケットが含まれる場合に、前記分割可変長パケットを構成するヘッダ部とペイロード部のうち、前記ペイロード部のデータを順次メモリに書き込むに際して、所定のフレームの区間に書き込まれたデータ量及び前記所定のフレームの区間の時間に基づいて、前記メモリに書き込まれた前記データを読み出すためのクロックを制御する
受信方法。 (1)
When a divided variable length packet obtained by dividing a variable length packet is included as a transmission stream transmitted for each of a plurality of carriers, the data of the payload part among the header part and the payload part constituting the divided variable length packet is used. A control unit that controls a clock for reading the data written in the memory based on the amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame when sequentially writing to the memory is provided. Receiver.
(2)
A plurality of conversion units provided according to the number of carrier waves, and
Further provided with the above-mentioned memory provided corresponding to the plurality of the above-mentioned conversion units,
The receiving device according to (1), wherein each of the conversion units removes the header unit from the input variable-length divided packet and writes the data of the payload unit to the corresponding memory.
(3)
The control unit
Based on the amount of write data notified from each of the conversion units, the total amount of data written to the plurality of memories in the predetermined frame section is calculated.
Based on the header information of the multiple frame header included in the predetermined frame, the time of the interval of the predetermined frame is calculated.
The receiving device according to (2), wherein the clock for reading the data written in the plurality of memories is controlled based on the result of the calculation.
(4)
The clock is a clock corresponding to a constant rate obtained from the relationship between the total amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame (1) to (3). The receiving device according to any one of.
(5)
The receiving device according to (3) or (4), wherein the control unit controls the order of reading the data from the plurality of memories based on the arrangement order of slots assigned in a predetermined unit for each carrier wave.
(6)
When the carrier wave is delayed, the control unit sets Ts as the read start time based on the head of the reference carrier wave among the plurality of the carrier waves, and sets the time according to the length of the predetermined frame as Ts. When Tsf is set, the read start time Ts (however, Ts <1/2 × Tsf) is used to control the reading of the data written in the plurality of memories to be started in (3). The receiver described.
(7)
The delay is less than half the time between each of the plurality of carriers, depending on the length of the predetermined frame.
The read start time Ts is described in (6) above, wherein the read start time Ts is a timing later than the beginning of the most lagging carrier wave when the most advanced carrier wave among the plurality of the carrier waves is used as the reference carrier wave. Receiver.
(8)
The receiving device according to (6) or (7), wherein the control unit identifies the heads of a plurality of the carrier waves based on the frame position information of the carrier waves included in the header information of the multiple frame header.
(9)
The receiving device according to any one of (1) to (8) above, wherein the predetermined frame includes a frame composed of a plurality of multiple frames.
(10)
Each of the conversion units writes to the corresponding memory depending on whether the payload portion of the divided variable-length packet includes the head of the variable-length packet or does not include the head of the variable-length packet. The receiving device according to (2) or (3), wherein the amount of data in the payload unit is different.
(11)
The receiving device according to any one of (1) to (10) above, which is configured as a demodulation device.
(12)
The receiving device
When a divided variable length packet obtained by dividing a variable length packet is included as a transmission stream transmitted for each of a plurality of carriers, the data of the payload part among the header part and the payload part constituting the divided variable length packet is used. A receiving method that controls a clock for reading the data written in the memory based on the amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame when writing to the memory sequentially.

１ 伝送システム， １０ 送信装置， ２０ 受信装置， ３０ CATV伝送路， ２０１，２０１−１乃至２０１−４ チューナ， ２０２，２０２−１乃至２０２−４ 復調IC， ２０３ システムオンチップ（SoC）， ２１０ 制御部， ２１１ 復調部， ２１２，２１２−１乃至２１２−４ TSMF処理部， ２１３，２１３−１乃至２１３−４ TLV変換部， ２１４，２１４−１乃至２１４−４ メモリ， ２１５ セレクタ， １０００ コンピュータ， １００１ CPU 1 Transmission system, 10 Transmitter, 20 Receiver, 30 CATV transmission line, 201, 201-1 to 201-4 Tuner, 202, 202-1 to 202-4 Demodulation IC, 203 System on Chip (SoC), 210 Control Unit, 211 Demodulation unit, 212, 212-1 to 212-4 TSMF processing unit, 213, 213-1 to 213-4 TLV conversion unit, 214, 214-1 to 214-4 Memory, 215 selector, 1000 computer, 1001 CPU

Claims (12)

複数の搬送波ごとに伝送される伝送ストリームとして、可変長パケットを分割した分割可変長パケットが含まれる場合に、前記分割可変長パケットを構成するヘッダ部とペイロード部のうち、前記ペイロード部のデータを順次メモリに書き込むに際して、所定のフレームの区間に書き込まれたデータ量及び前記所定のフレームの区間の時間に基づいて、前記メモリに書き込まれた前記データを読み出すためのクロックを制御する制御部を備える
受信装置。 When a divided variable length packet obtained by dividing a variable length packet is included as a transmission stream transmitted for each of a plurality of carriers, the data of the payload part among the header part and the payload part constituting the divided variable length packet is used. A control unit that controls a clock for reading the data written in the memory based on the amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame when sequentially writing to the memory is provided. Receiver. 前記搬送波の数に応じて複数設けられる変換部と、
複数の前記変換部に対応して複数設けられる前記メモリと
をさらに備え、
前記変換部のそれぞれは、入力される前記分割可変長パケットから前記ヘッダ部を除去して前記ペイロード部のデータを、対応する前記メモリに書き込む
請求項１に記載の受信装置。 A plurality of conversion units provided according to the number of carrier waves, and
Further provided with the above-mentioned memory provided corresponding to the plurality of the above-mentioned conversion units,
The receiving device according to claim 1, wherein each of the conversion units removes the header unit from the input variable-length divided packet and writes the data of the payload unit to the corresponding memory. 前記制御部は、
前記変換部のそれぞれから通知される書き込みデータ量に基づいて、前記所定のフレームの区間に複数の前記メモリに書き込まれた全データ量を計算し、
前記所定のフレームに含まれる多重フレームヘッダのヘッダ情報に基づいて、前記所定のフレームの区間の時間を計算し、
それらの計算の結果に基づいて、複数の前記メモリにそれぞれ書き込まれた前記データを読み出すための前記クロックを制御する
請求項２に記載の受信装置。 The control unit
Based on the amount of write data notified from each of the conversion units, the total amount of data written to the plurality of memories in the predetermined frame section is calculated.
Based on the header information of the multiple frame header included in the predetermined frame, the time of the interval of the predetermined frame is calculated.
The receiving device according to claim 2, wherein the receiving device controls the clock for reading the data written in the plurality of memories based on the result of the calculation. 前記クロックは、前記所定のフレームの区間に書き込まれた全データ量と、前記所定のフレームの区間の時間との関係から得られる一定のレートに対応したクロックである
請求項３に記載の受信装置。 The receiving device according to claim 3, wherein the clock is a clock corresponding to a constant rate obtained from the relationship between the total amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame. .. 前記制御部は、前記搬送波ごとに所定の単位で割り当てられるスロットの配列順に基づいて、複数の前記メモリから前記データを読み出す順番を制御する
請求項３に記載の受信装置。 The receiving device according to claim 3, wherein the control unit controls the order of reading the data from the plurality of memories based on the arrangement order of slots assigned in a predetermined unit for each carrier wave. 前記制御部は、前記搬送波に遅延が生じている場合に、複数の前記搬送波のうち基準の搬送波の先頭を基準とした読み出し開始時間をTsとし、前記所定のフレームの長さに応じた時間をTsfとしたとき、前記読み出し開始時間Ts（ただし、Ts ＜ 1/2 × Tsf）のタイミングで、複数の前記メモリにそれぞれ書き込まれた前記データの読み出しを開始するように制御する
請求項３に記載の受信装置。 When the carrier wave is delayed, the control unit sets Ts as the read start time based on the head of the reference carrier wave among the plurality of the carrier waves, and sets the time according to the length of the predetermined frame as Ts. The third aspect of claim 3, wherein when Tsf is set, the reading of the data written in the plurality of memories is controlled to be started at the timing of the reading start time Ts (however, Ts <1/2 × Tsf). Receiver. 前記遅延は、複数の前記搬送波のそれぞれの間で、前記所定のフレームの長さに応じた時間の1/2未満の遅延であり、
前記読み出し開始時間Tsは、複数の前記搬送波のうち最も進んでいる搬送波を基準の搬送波としたときに、最も遅れている搬送波の先頭よりも時間的に後のタイミングとなる
請求項６に記載の受信装置。 The delay is less than half the time between each of the plurality of carriers, depending on the length of the predetermined frame.
The sixth aspect of claim 6, wherein the read start time Ts is a timing later than the beginning of the most lagging carrier wave when the most advanced carrier wave among the plurality of the carrier waves is used as a reference carrier wave. Receiver. 前記制御部は、前記多重フレームヘッダのヘッダ情報に含まれる前記搬送波のフレーム位置情報に基づいて、複数の前記搬送波の先頭を識別する
請求項７に記載の受信装置。 The receiving device according to claim 7, wherein the control unit identifies the heads of a plurality of the carrier waves based on the frame position information of the carrier waves included in the header information of the multiple frame header. 前記所定のフレームは、複数の多重フレームで構成されるフレームを含む
請求項１に記載の受信装置。 The receiving device according to claim 1, wherein the predetermined frame includes a frame composed of a plurality of multiple frames. 前記変換部のそれぞれは、前記分割可変長パケットの前記ペイロード部に、前記可変長パケットの先頭が含まれる場合と、前記可変長パケットの先頭が含まれない場合とで、対応する前記メモリに書き込む前記ペイロード部のデータ量が異なる
請求項２に記載の受信装置。 Each of the conversion units writes to the corresponding memory depending on whether the payload portion of the divided variable-length packet includes the head of the variable-length packet or does not include the head of the variable-length packet. The receiving device according to claim 2, wherein the amount of data in the payload unit is different. 復調装置として構成される
請求項１に記載の受信装置。 The receiving device according to claim 1, which is configured as a demodulation device. 受信装置が、
複数の搬送波ごとに伝送される伝送ストリームとして、可変長パケットを分割した分割可変長パケットが含まれる場合に、前記分割可変長パケットを構成するヘッダ部とペイロード部のうち、前記ペイロード部のデータを順次メモリに書き込むに際して、所定のフレームの区間に書き込まれたデータ量及び前記所定のフレームの区間の時間に基づいて、前記メモリに書き込まれた前記データを読み出すためのクロックを制御する
受信方法。 The receiving device
When a divided variable length packet obtained by dividing a variable length packet is included as a transmission stream transmitted for each of a plurality of carriers, the data of the payload part among the header part and the payload part constituting the divided variable length packet is used. A receiving method that controls a clock for reading the data written in the memory based on the amount of data written in the section of the predetermined frame and the time of the section of the predetermined frame when writing to the memory sequentially.
JP2018121847A 2018-06-27 2018-06-27 Reception device and reception method Pending JP2021158394A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018121847A JP2021158394A (en) 2018-06-27 2018-06-27 Reception device and reception method
PCT/JP2019/023411 WO2020004050A1 (en) 2018-06-27 2019-06-13 Reception device and reception method
CN201980041192.1A CN112313905B (en) 2018-06-27 2019-06-13 Receiving apparatus and receiving method
KR1020207036124A KR20210023853A (en) 2018-06-27 2019-06-13 Receiving device, and receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018121847A JP2021158394A (en) 2018-06-27 2018-06-27 Reception device and reception method

Publications (1)

Publication Number Publication Date
JP2021158394A true JP2021158394A (en) 2021-10-07

Family

ID=68985624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018121847A Pending JP2021158394A (en) 2018-06-27 2018-06-27 Reception device and reception method

Country Status (4)

Country Link
JP (1) JP2021158394A (en)
KR (1) KR20210023853A (en)
CN (1) CN112313905B (en)
WO (1) WO2020004050A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802518B (en) * 2021-03-25 2021-07-02 深圳市汇顶科技股份有限公司 Data writing method, system-on-chip and computer readable storage medium
CN113452680B (en) * 2021-06-08 2022-11-11 广州海格通信集团股份有限公司 Method, system, device and storage medium for converting data packet into stream data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114840A (en) * 2005-10-18 2007-05-10 Nec Electronics Corp Data-synchronizing device and its data-synchronizing method
JP5973746B2 (en) * 2012-02-24 2016-08-23 日本放送協会 Transmitting apparatus and receiving apparatus
JP6298757B2 (en) * 2014-01-15 2018-03-20 日本放送協会 Transmitting apparatus and receiving apparatus
JP6635050B2 (en) * 2015-01-22 2020-01-22 株式会社ソシオネクスト Divided data receiving system
JP6290127B2 (en) * 2015-03-17 2018-03-07 株式会社東芝 Transmission system, transmission slotting device, receiving device, and transmission slot creation method
WO2016199603A1 (en) * 2015-06-11 2016-12-15 ソニー株式会社 Signal processing device, signal processing method, and program

Also Published As

Publication number Publication date
WO2020004050A1 (en) 2020-01-02
KR20210023853A (en) 2021-03-04
CN112313905B (en) 2024-05-17
CN112313905A (en) 2021-02-02

Similar Documents

Publication Publication Date Title
RU2461128C2 (en) Receiving device and receiving method, program and receiving system
US8855192B2 (en) Device, method and system for transmitting video data between a video source and a video sink
JP2021122143A (en) Receiving system and stream generation method
JP6504406B2 (en) Data processing apparatus and data processing method
JPWO2016199603A1 (en) Signal processing apparatus, signal processing method, and program
WO2016199604A1 (en) Signal processing device, signal processing method, and program
EP2696580B1 (en) Data retrieval device, data retrieval method, and program
WO2020004050A1 (en) Reception device and reception method
JP2014116662A (en) Decoding apparatus and program
JP2019149812A (en) Transmitter, transmission method, receiver, and reception method
KR102417673B1 (en) Demodulation device, processing device, receiving device and data processing method
WO2017082059A1 (en) Information processing device, information processing method, and program
WO2015087703A1 (en) Data processing device and data processing method
US20170187767A1 (en) Method for detecting data stream synchronization
WO2020174851A1 (en) Demodulation circuit, demodulation method, and transmission device
US20170257468A1 (en) Apparatus and method for transmitting moving picture experts group (mpeg)-2 transport stream (ts) broadcasting data
JP6063281B2 (en) Transmission device, reception device, and programs thereof
KR102663341B1 (en) Receiving device and receiving method
JP6985888B2 (en) Remultiplexing equipment, transmitters, chips, and programs
WO2015083540A1 (en) Data processing device and data processing method
JP6259850B2 (en) Data reading apparatus, data reading method, and program
JP2012205266A (en) Data readout device, data readout method, and program thereof