JP2021120971A - 光検出器 - Google Patents

光検出器 Download PDF

Info

Publication number
JP2021120971A
JP2021120971A JP2020013607A JP2020013607A JP2021120971A JP 2021120971 A JP2021120971 A JP 2021120971A JP 2020013607 A JP2020013607 A JP 2020013607A JP 2020013607 A JP2020013607 A JP 2020013607A JP 2021120971 A JP2021120971 A JP 2021120971A
Authority
JP
Japan
Prior art keywords
electrode
photodetector
package
light receiving
land pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020013607A
Other languages
English (en)
Other versions
JP7496541B2 (ja
Inventor
達也 可部
Tatsuya Kabe
達也 可部
学 薄田
Manabu Usuda
学 薄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020013607A priority Critical patent/JP7496541B2/ja
Publication of JP2021120971A publication Critical patent/JP2021120971A/ja
Application granted granted Critical
Publication of JP7496541B2 publication Critical patent/JP7496541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】1以上のAPDを有する光検出素子の変形を抑制し、かつAPDに確実に逆バイアス電圧を印加可能な光検出器を提供する。【解決手段】光検出器100は、固体撮像素子10とパッケージ30とで構成されている固体撮像素子10は、半導体基板12と、1以上のAPDを有する受光部11と、半導体基板12の裏面に形成された裏面電極14と、を有している。パッケージ30は中空パッケージであり、パッケージ30の底壁32の内面32aには裏面電極14と対面してランドパッド電極35が、パッケージ30の底面33には複数の外部電極40がそれぞれ設けられている。さらに、ランドパッド電極35に一端が接続され、パッケージ30の底壁32の内部をパッケージ30の底面33に向けて延びる複数の第1ビア36が設けられている。【選択図】図1

Description

本開示は、光検出器、特にアバランシェフォトダイオードを含む光検出器に関する。
近年、医療、通信、バイオ、化学、監視、車載、放射線検出等多岐に渡る分野において、高感度な光検出器が利用されている。高感度化のための手段の一つとして、アバランシェフォトダイオード(Avalanche Photo Diode; 以下、APDという)が用いられている。APDは、光電変換層に入射された光が光電変換されることで発生した信号電荷を、アバランシェ降伏を用いて増倍することで光の検出感度を高めたフォトダイオードである。APDを用いることで、わずかなフォトンの数でも検出可能となる。
特許文献1には、ダイナミックレンジの向上を目的として、APDに印加する電圧を低くすることでアバランシェ増幅を抑制し、通常のフォトダイオードのように使う構成が提案されている。
特許文献2には、APDが形成された半導体基板の裏面からAPDに電圧を印加する構成について言及されている。
特許第6573186号公報 国際公開第2019/189700号
通常、APD等の光検出素子が設けられた光検出器は、中空パッケージの内部に収容されており、パッケージに設けられた複数の電極と光検出素子の複数の電極とが電気的に接続される。光検出器の駆動電圧がパッケージの電極を介して光検出素子に供給され、また、光検出素子で検出された信号が、パッケージの電極を介して外部に伝送される。
一方、APDを駆動する場合、アバランシェ降伏電圧以上の逆バイアス電圧をAPDに印加することがあり、パッケージの電極も含めて光検出素子の裏面電極に至る導電経路を低抵抗化する必要がある。しかし、このような工夫は、特許文献1,2には何ら開示されていない。このため、APDの面積が広い場合、例えば、複数のAPDがアレイ状に配列されている場合等は、裏面電極内で電圧伝搬の遅延が起こり、すべてのAPDに対して逆バイアス電圧を確実に印加できないおそれがあった。
また、パッケージに大面積のランドパッド電極を設けて、これと光検出素子の裏面電極を接合することも考えられるが、パッケージの構成材料とランドパッド電極との熱膨張係数の違いにより、パッケージに反りを生じることがある。この場合、光検出素子が変形して、入射した光を正確に検出できないおそれがあった。
本開示はかかる点に鑑みてなされたもので、その目的は、1以上のAPDを有する光検出器において、光検出素子の変形を抑制し、かつ光検出素子のAPDに確実に逆バイアス電圧を印加可能な光検出器を提供することにある。
上記目的を達成するために、本開示に係る光検出器は、光検出素子と前記光検出素子を格納するパッケージとで構成された光検出器であって、前記光検出素子は、半導体基板と、前記半導体基板の表面に形成され、1以上のアバランシェフォトダイオードを有する受光部と、前記半導体基板の裏面に形成され、前記受光部に所定の電圧を印加するための裏面電極と、を少なくとも有し、前記パッケージは中空パッケージであり、前記パッケージの底壁の内面には前記裏面電極と対面してランドパッド電極が、前記パッケージの底面には複数の外部電極がそれぞれ設けられており、さらに、前記ランドパッド電極に一端が接続され、前記パッケージの底壁の内部を前記パッケージの底面に向けて延びる複数の第1ビアが設けられていることを特徴とする。
本開示の光検出器によれば、受光部のAPDに対して逆バイアス電圧を確実に印加することができる。また、光検出素子の変形を抑制でき、光検出器に入射した光を正確に検出することができる。
実施形態1に係る光検出器の断面模式図である。 光検出器の上面図である。 ランドパッド電極の下面図である。 第1ビアの下面図である。 第1内部配線の下面図である。 第2ビアの下面図である。 別の第1内部配線の下面図である。 光検出器の下面図である。 実施形態2に係る光検出器の断面模式図である。 実施形態3に係る光検出器の断面模式図である。 実施形態3に係る光検出器の下面図である。 変形例に係る光検出器の断面模式図である。 実施形態4に係る光検出装置の断面模式図である。
以下、本開示の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本開示、その適用物或いはその用途を制限することを意図するものでは全くない。
(実施形態1)
[光検出器の構成]
図1は、本実施形態に係る光検出器の断面模式図を示し、図2は、上面図を示す。また、図3Aは、ランドパッド電極の下面図を、図3Bは、第1ビアの下面図を、図3Cは、第1内部配線の下面図を、図3Dは、第2ビアの下面図をそれぞれ示す。図4は、別の第1内部配線の下面図を示す。
なお、説明の便宜上、半導体基板12の表面側に形成される金属配線やトランジスタなどの構成要素の図示は省略している。また、図2において、導体ワイヤ50の図示を省略している。また、パッケージ30のガラスカバー20が設けられた側を上側と呼び、パッケージ30の底面33側を下側と呼ぶことがある。パッケージ30の底壁32の厚さ方向を上下方向と呼ぶことがある。また、半導体基板12の上面を表面と、半導体基板12の下面を裏面とそれぞれ呼ぶことがある。
図1に示すように、光検出器100は、光検出素子である固体撮像素子10とパッケージ30とを有しており、固体撮像素子10は、半導体基板12と受光部11と表面電極13と裏面電極14とを有している。
半導体基板12は、p型単結晶シリコンからなる。ただし、p型単結晶シリコン基板の表面にp型のエピタキシャル層が形成されていてもよい。本願明細書において、p型単結晶シリコン基板にp型のエピタキシャル層が積層された構造も半導体基板12と呼ぶこととする。なお、半導体基板12の導電型は、光検出時に使用する信号電荷の選択によっては、n型であってもよい。
受光部11は、半導体基板12の表面に複数のAPDが行列状に形成された、いわゆる画素アレイ構造を有している。ただし、1つのAPDで受光部11が構成されてもよい。受光部11には、入射光によりAPDで発生した信号電荷を読み出す読み出し回路(図示せず)や読み出された信号電荷に基づいた出力信号を転送する転送回路(図示せず)等が設けられている。図1に示すように、固体撮像素子10及び受光部11の外形は略四角形である。
図1,2に示すように、表面電極13は、半導体基板12の表面に設けられており、受光部11の周囲に複数配置されている。表面電極13は、受光部11やその周辺回路と図示しない金属配線によって接続されている。複数の表面電極13のそれぞれは、導体ワイヤ50を介して、パッケージ30の内部電極34に接続され、各種信号の授受が行われる。例えば、固体撮像素子10の出力信号は、所定の表面電極13から導体ワイヤ50を介して対応する内部電極34に送られる。また、固体撮像素子10に設けられた各種回路(図示せず)を駆動する駆動電圧は、対応する内部電極34から導体ワイヤ50と別の表面電極13を介して供給される。固体撮像素子10のグランド電位は、対応する内部電極34から導体ワイヤ50とさらなる別の表面電極13とを介して供給される。
裏面電極14は、半導体基板12の裏面全体に設けられている。後で述べるように、裏面電極14は、受光部11のAPDに所定の電圧を印加するために設けられている。また、裏面電極14は、パッケージ30に設けられたランドパッド電極35に接触しており、両者が電気的に接続されている。
裏面電極14の低抵抗化を図るためには、裏面電極14と半導体基板12との接触抵抗を低減させるのが好ましい。よって、裏面電極14は、半導体基板12の構成材料であるシリコンとオーミック接合する材料であることが好ましい。このような材料として、例えば、p型シリコンの場合は、金(Au)や白金(Pt)、またニッケル(Ni)等が挙げられる。ただし、特にこれに限定されず、p型シリコンに対する仕事関数が高い金属であればよい。n型シリコンの場合は、アルミニウム(Al)やチタン(Ti)が挙げられる。ただし、特にこれに限定されず、n型シリコンに対する仕事関数が低い金属であればよい。また、半導体基板12の構成材料が、他の材料、例えば、化合物半導体である場合は、裏面電極14の材質が上記と異なってくることは言うまでもない。
なお、裏面電極14は積層構造であってもよい。その場合、半導体基板12の裏面に接触する層が、半導体基板12の構成材料とオーミック接合する材料であることが好ましい。
パッケージ30は、上部が開放された箱型形状であり、内部に固体撮像素子10が格納される。パッケージ30の側壁31の上面とガラスカバー20とが封止材60を介して接着されることで、パッケージ30は、いわゆる中空パッケージとして構成され、また、パッケージ30内部の気密が保たれる。
パッケージ30は、樹脂にアルミナやガラス等のセラミック粉末を混合し、シート状に形成したもの(以下、グリーンシートという)を複数枚準備し、これらを積層後に焼成して得られる、積層セラミックパッケージである。後で述べる第1内部配線37及び第2内部配線39の一部は、グリーンシートの表面に金属等の導電物質を含有する導体パターンをスクリーン印刷することで形成される。また、第1ビア36及び第2ビア38は、1枚または複数枚のグリーンシートを積層した後に所定の位置に穴あけ加工を施し、内部に導電物質を埋め込むことで形成される。この埋め込み工程は、導体パターンの印刷工程と同時に行われてもよい。第2内部配線39のうち、上下方向に沿って延びる部分も同様の方法で形成される。
図1に示すように、パッケージ30の内面に前述の内部電極34が設けられている。具体的には、パッケージ30の側壁31に設けられた段差部31aの上面に内部電極34が設けられている。内部電極34は、導体ワイヤ50を介して固体撮像素子10の表面電極13と接続されている。また、内部電極34は、パッケージ30の内部に設けられた第2内部配線39を介して、パッケージ30の底面33に設けられた第2外部電極42と電気的に接続されている。
また、パッケージ30の底壁32の内面32aには、固体撮像素子10の裏面電極14と対面してランドパッド電極35が設けられ、裏面電極14とランドパッド電極35とが電気的に接続されている。また、ランドパッド電極35の下面には、複数の第1ビア36の一端が接続されている。
ランドパッド電極35及び内部電極34は、第1内部配線37等と同様に導体パターンを印刷することでそれぞれ形成される。ただし、内部電極34には導体ワイヤ50をボンディングする際の衝撃が、ランドパッド電極35には裏面電極14を接続する際の衝撃がそれぞれ加わるため、ランドパッド電極35及び内部電極34は、例えば、第1内部配線37よりも厚く形成されている。また、導体ワイヤ50や裏面電極14との電気的接続を良好にするために、ランドパッド電極35及び内部電極34のそれぞれの表面には、所定の厚さのAu層が設けられているのが好ましい。
また、図2及び図3Aに示すように、ランドパッド電極35の外形は、受光部11の外形よりも大きくなっており、ランドパッド電極35の外周縁は、受光部11の外周縁の外側に位置している。
図1に示すように、第1ビア36及び第2ビア38と第1内部配線37とは、パッケージ30の底壁32の内部にそれぞれ設けられている。図3A〜3Cに示すように、第1ビア36は、パッケージ30の底壁32の内面32aと平行な方向に所定の間隔をあけて複数設けられており、上端部がランドパッド電極35の下面に、下端部が第1内部配線37の第1ビア接続部37aの上面にそれぞれ接続されている。このことにより、ランドパッド電極35が第1内部配線37と電気的に接続される。
第1内部配線37は、ランドパッド電極35の下方に設けられており、図3Cに示すように、外形が四角形の第1ビア接続部37aの四隅から配線が延びて、その先端に第2ビア接続部37bが設けられている。第1ビア接続部37aの外形は、ランドパッド電極35の外形よりも大きくなっており、第1ビア接続部37aの外周縁は、ランドパッド電極35の外周縁の外側に位置している。
また、図3A〜3Cから明らかなように、複数の第1ビア36は、第1内部配線37の第1ビア接続部37aとランドパッド電極35のそれぞれに対して、それぞれの面内で一定の間隔をあけて接続されている。このため、第1ビア接続部37aから複数の第1ビア36を介してランドパッド電極35の面内に一様に電圧を印加することができる。
また、図1に示すように、ランドパッド電極35の上面と裏面電極14の下面とが接続されている。このため、ランドパッド電極35を介して裏面電極14の面内に一様に電圧を印加することができる。
図1及び図3C,3Dに示すように、第2ビア38は、上端部が第1内部配線37の第2ビア接続部37bの下面に、下端部が第1外部電極41の上面にそれぞれ接続されている。このことにより、第1外部電極41が第1内部配線37と第1ビア36及び第2ビア38とを介してランドパッド電極35と電気的に接続される。このことにより、第1外部電極41が固体撮像素子10の裏面電極14と電気的に接続される。また、図3Dに示すように、第2ビア38は、第1内部配線37の4つの第2ビア接続部37bに対応して、それぞれ所定の個数だけ設けられている。
なお、第1内部配線37の形状は、図3Cに示したものに特に限定されない。例えば、図4に示すように、第1内部配線37の第1ビア接続部37a1がメッシュ状であってもよい。さらに別の例として、図3Cにおいて、第1ビア接続部37aの4隅を第2ビア接続部37bとしてレイアウトしてもよい。なお、図示しないが、図4に示す第1内部配線37をパッケージ30の内部に設ける場合、第1ビア36の配置が、図3Bに示す配置と異なってくることは言うまでもない。
図5は、光検出器の下面図を示し、図5に示すように、外部電極40は、パッケージ30の底面33に接して複数設けられている。複数の外部電極40のうち、第1外部電極41が固体撮像素子10の裏面電極14と電気的に接続され、第2外部電極42が固体撮像素子10の表面電極13と電気的に接続されていることは前述した通りである。なお、第1外部電極41、第2外部電極42ともに複数設けられている。
図1,図3D及び図5に示すように、第1外部電極41は、第2ビア38の下方に設けられており、第2外部電極42を含めて、外部電極40は、平面視で固体撮像素子10を囲むようにその周囲に設けられている。
外部電極40は、パッケージ30の底面33と面一であってもよいし、あるいは、パッケージ30の底面33から下方に突出していてもよいし、上方に窪んでいてもよい。外部電極40を介して、光検出器100の外部と固体撮像素子10との間で各種信号の授受が行われる。
次に、光検出器100の動作について説明する。外部電極40を介して、固体撮像素子10の所定の表面電極13及び裏面電極14にそれぞれ駆動電圧が印加される。ガラスカバー20を透過して受光部11に光が入射すると、受光部11のAPDで光電変換により信号電荷が発生し、図示しない読み出し回路や転送回路等により、信号電荷に基づいた出力信号が所定の表面電極13に送られる。出力信号は第2内部配線39を介して第2外部電極42のうちの所定の電極に送られ、外部機器(図示せず)に入力され、例えば、画像としてモニター(図示せず)に表示される。
本実施形態の光検出器100において、光検出動作時に裏面電極14に印加される逆バイアス電圧は、変更可能に構成されている。このため、裏面電極14に印加される逆バイアス電圧の値に応じてAPDの動作モードを変更することができる。
例えば、裏面電極14に印加される逆バイアス電圧がAPDのアバランシェ降伏電圧を超える場合、APDは、ガイガー増倍モードで動作する。このとき、APDでは、発生した電荷の衝突イオン化によってアバランシェ増倍が起こるため、1フォトンの入射により、数十〜数百個以上の信号電荷が発生する。つまり、信号の増幅率が非常に高くなる。一方、裏面電極14に印加される逆バイアス電圧がAPDのアバランシェ降伏電圧以下である場合、APDは、リニア増倍モードで動作する。このとき、APDでは、発生した電荷の衝突イオン化によって電荷増倍が起こるが、1フォトンの入射により発生する信号電荷は、数〜十数個程度である。つまり、ガイガー増倍モードに比べて、信号の増幅率は低くなる。また、裏面電極14に印加される逆バイアス電圧がゼロである場合、APDは、フォトダイオードモードで動作する。この場合、電荷の衝突イオン化は起こらず、APDでの信号増幅は起こらない。つまり、APDは、通常のフォトダイオードとして動作する。
また、光検出器100の温度変化に起因して変動するアバランシェ降伏電圧に逆バイアス電圧を追従させることができる。結果として、ガイガー増倍モードのみを使用する場合においても、光検出器100を安定に動作させることが可能となる。
[効果等]
以上説明したように、本実施形態に係る光検出器100は、光検出素子である固体撮像素子10と固体撮像素子10を格納するパッケージ30とで構成されている。
固体撮像素子10は、半導体基板12と、半導体基板12の表面に形成され、1以上のアバランシェフォトダイオードを有する受光部11と、半導体基板12の裏面に形成され、受光部11に所定の電圧を印加するための裏面電極14と、を少なくとも有している。
パッケージ30は中空パッケージであり、パッケージ30の底壁32の内面32aには裏面電極14と対面してランドパッド電極35が、パッケージ30の底面33には複数の外部電極40がそれぞれ設けられている。
さらに、ランドパッド電極35に一端が接続され、パッケージ30の底壁32の内部をパッケージ30の底面33に向けて延びる複数の第1ビア36が設けられている。
また、複数の第1ビア36は、パッケージ30の内部に設けられた第1内部配線37にそれぞれ接続され、複数の外部電極40のうちの第1外部電極41は、第1内部配線37と電気的に接続されている。具体的には、第1外部電極41は、複数の第2ビア38を介して第1内部配線37と接続されている。
本実施形態によれば、第1外部電極41から固体撮像素子10の裏面電極14に至る導電経路を低抵抗化できる。このことにより、受光部11のAPDに対して逆バイアス電圧を確実に印加することができる。また、裏面電極14における面内での電圧伝搬の遅延を小さくできる。
前述したように、本実施形態のAPDは、裏面電極14に印加される逆バイアス電圧に応じて異なるモードで動作する。例えば、光検出器100が昼夜を問わず外光を検出するように構成されている場合、受光部11に入射される光の強度は、時間帯によって変化する。光検出器100が車両等の移動体に搭載されている場合は、この変化の度合いはより大きくなる。このような場合に、外光の強度に応じて、逆バイアス電圧を切り替えてAPDの動作モードを変更することで、対象物体の鮮明な画像を取得できる。例えば、対象物体が近距離にあり、かつ外界が明るい場合は、APDをフォトダイオードモードで動作させることで、ハレーション等を起こさずに鮮明な画像を取得できる。一方、対象物体を含めた外界が暗い場合は、APDをガイガー増倍モードあるいはリニア増倍モードで動作させることで、対象物体からの微弱光を確実に検知して鮮明な画像を取得できる。
しかし、第1外部電極41から固体撮像素子10の裏面電極14に至る導電経路の抵抗が高いと、逆バイアス電圧の印加時間に遅延を生じ、外光の強度変化に応じてAPDの動作モードを適切に切り替えられないおそれがあった。このことに起因して、取得した画像がぼやけたり、あるいは照度不足により鮮明な画像を得られなかったりするおそれがあった。
一方、本実施形態によれば、当該導電経路を低抵抗化して、裏面電極14における電圧伝搬の遅延を小さくできるため、外光の強度変化に応じてAPDの動作モードを適切に切り替えられる。このことにより、対象物体の鮮明な画像を取得できる。
また、本実施形態の光検出器100を、例えば、対象物体との測距用に用いる場合、対象物体の鮮明な画像を取得でき、このことにより、対象物体との距離を正確に測定できる。特に、光検出器100が車両等の移動体に搭載されている場合は、当該効果が顕著に発揮される。
また、本実施形態によれば、パッケージ30、特にパッケージ30の底壁32の反りを抑制できる。このことにより、パッケージ30に固体撮像素子10を実装した場合の、受光部11の変形を抑制でき、光検出器100に入射した光を正確に検出することができる。このことについてさらに説明する。
前述したように、パッケージ30の主たる構成材料はセラミックである。一方、これとランドパッド電極35との熱膨張係数は大きく異なる。また、固体撮像素子10の主たる構成部材である半導体基板12とセラミックやランドパッド電極35との熱膨張係数も大きく異なる。
例えば、第1ビア36及び第2ビア38や第1内部配線37を省略し、ランドパッド電極35をパッケージ30の底壁32と同じ厚さとした場合も、固体撮像素子10の裏面電極14に至る導電経路を低抵抗化することができる。
しかし、この場合、パッケージ30を構成するセラミックに対して、より大きな熱膨張係数を有するランドパッド電極35が厚さ方向に大きく反ってしまい、ランドパッド電極35に実装された固体撮像素子10もこれに応じて変形してしまう。特に、受光部11の表面が反ってしまうことにより、受光部11内に配置されたAPDへの光の入射角度が変化してしまい、入射した光を正確に検出できないおそれがあった。
一方、本実施形態によれば、ランドパッド電極35に一端が接続され、パッケージ30の底壁32の内部をパッケージ30の底面33に向けて延びる複数の第1ビア36を設けることで、第1外部電極41から固体撮像素子10の裏面電極14に至る導電経路の抵抗上昇を抑えつつ、ランドパッド電極35の厚さを薄くすることができる。このことにより、ランドパッド電極35を含むパッケージ30の底壁32の反り、ひいては、受光部11の変形を抑制でき、光検出器100に入射した光を正確に検出することができる。
特に、第1ビア36の下方に、これと接続する第1内部配線37を設けることで、第1外部電極41から固体撮像素子10の裏面電極14に至る導電経路の抵抗上昇を確実に抑えることができる。また、第1内部配線37をランドパッド電極35よりも薄くすることで、パッケージ30の底壁32の反り、ひいては、受光部11の変形を確実に抑制でき、光検出器100に入射した光を正確に検出することができる。
裏面電極14は、半導体基板12とオーミック接合する金属で構成されていることが好ましく、このようにすることで、第1外部電極41から固体撮像素子10の裏面電極14に至る導電経路を確実に低抵抗化することができる。
また、図示しないが、受光部11の各APDに確実に光を入射させるため、APDのそれぞれに集光レンズ(マイクロレンズ)が設けられることが多い。この集光レンズは、通常、樹脂製であるため、集光レンズの形成後に固体撮像素子10を高温で熱処理することができない。このため、裏面電極14の形成後に固体撮像素子10を熱処理して、裏面電極14と半導体基板12との界面を低抵抗化することができない。
一方、本実施形態によれば、裏面電極14の材質を上記のように規定することで、裏面電極14と半導体基板12との界面での抵抗上昇を抑えることができる。
なお、半導体基板12の裏面に予め所定量のドーパントを導入し、活性化させておくことで、半導体基板12の裏面側を低抵抗化でき、ひいては、裏面電極14と半導体基板12との界面を低抵抗化できることは言うまでもない。さらに、裏面電極14の形成前に半導体基板12の裏面に生成されるシリコンの自然酸化膜をクリーニングすることによっても、界面の抵抗上昇を抑えることができる。
平面視で、ランドパッド電極35の外周縁は、受光部11の外周縁の外側に位置することが好ましく、このようにすることで、逆バイアス電圧を受光部11全体に確実に印加することができる。なお、ランドパッド電極35の外周縁が、受光部11の外周縁と同じ位置であっても構わない。
また、同様の理由から、平面視で、第1内部配線37の第1ビア接続部37aの外周縁は、ランドパッド電極35の外周縁の外側に位置することが好ましく、また、複数の第1ビア36は、ランドパッド電極35の全体に一様に電圧が印加されるように第1内部配線37の第1ビア接続部37aに接続されているのがより好ましい。このようにすることで、逆バイアス電圧を裏面電極14、ひいては受光部11全体に偏りなく印加することができる。このことにより、裏面電極14における面内での電圧伝搬の遅延を小さくでき、外光の強度変化に応じてAPDの動作モードを適切に切り替えられるため、対象物体の鮮明な画像を取得できる。なお、第1内部配線37の第1ビア接続部37aの外周縁が、ランドパッド電極35の外周縁と同じ位置であっても構わない。
また、図3Cに示すように、第1ビア接続部37aの外形は、四角形であってもよいが、図4に示すように、第1ビア接続部37a1がメッシュ状の配線であってもよい。
第1外部電極41から固体撮像素子10の裏面電極14に至る導電経路において、抵抗値を律速するのは、主に、上下方向に延びる部分の長さである。このため、第1ビア接続部37aが、第1ビア36が配置される領域に一様に設けられている必要はなく、図4に示す形状であってもよいし、別の形状であってもよい。
また、第1ビア接続部37a1に部分的に導体部分を設けないことで、図3Cに示す第1内部配線37よりも反りを抑制できる。このことにより、パッケージ30の底壁32の反り、ひいては、受光部11の変形を抑制でき、光検出器100に入射した光を正確に検出することができる。
光検出器100は、受光部11の周囲に設けられ、受光部11の出力用電極を含む複数の表面電極13をさらに有している。複数の表面電極13のそれぞれは、パッケージ30の内面に設けられた複数の内部電極34に電気的に接続され、複数の内部電極34のそれぞれは、パッケージ30の内部に設けられた第2内部配線39を介して第2外部電極42に接続されている。
このようにすることで、受光部11で検出された出力信号を第2外部電極42から取り出すことができる。また、受光部11を含む固体撮像素子10の内部回路の駆動電圧を第2外部電極42から供給することができる。また、第2内部配線39を用いることで、内部電極34と第2外部電極42との間の導電経路を短くでき、当該導電経路を低抵抗化できる。このことにより、出力信号や駆動電圧の波形なまりを抑制でき、ひいては、対象物体の画像を鮮明に取得できる。
(実施形態2)
図6は、本実施形態に係る光検出器の断面模式図を示す。なお、図6及び以降に示す各図面において、実施形態1と同様の箇所については同一の符号を付して詳細な説明を省略する。
図6に示す本実施形態の光検出器100は、固体撮像素子10の裏面電極14とランドパッド電極35との間に金や銀等の導電粒子が樹脂に所定量添加された導電性ペースト70が設けられている点で、図1に示す光検出器100と異なる。
前述したように、固体撮像素子10の表面に樹脂製の集光レンズ(図示せず)が設けられていると、裏面電極14の形成後に、固体撮像素子10に高温、例えば、200度を超えるような温度での熱処理を加えることが困難な場合がある。よって、裏面電極14とランドパッド電極35との接合には熱的制約が加わる。
本実施形態によれば、導電性ペースト70を設けることで、高い温度を加えずに裏面電極14とランドパッド電極35とを確実に電気的に接続できる。
なお、導電性ペースト70以外の導電性材料が用いられてもよい。例えば、200度未満で接合可能な低融点はんだが裏面電極14とランドパッド電極35との間に設けられていてもよい。
(実施形態3)
図7は、本実施形態に係る光検出器の断面模式図を示し、図8は、光検出器の下面図を示す。
本実施形態の光検出器100は、以下の点で図1に示す実施形態1の光検出器100と異なる。まず、図7に示すように、第1内部配線37及び第2ビア38が省略されている。また、第1ビア36が、パッケージ30の底壁32の内部を上下方向に延びて、第1外部電極41に直接に接続している。さらに、図8に示すように、平面視で、ランドパッド電極35の外周縁の内側に第1外部電極41が位置している。なお、第1外部電極41との接続を確実にするため、1個の第1外部電極41あたりに複数の第1ビア36が接続されている。また、第1外部電極41がパッケージ30の底面33から外側に突出している場合、第1ビア36は、パッケージ30の底壁32を貫通している。
本実施形態によれば、実施形態1が示す構成と同様の効果を奏することができる。つまり、第1外部電極41から固体撮像素子10の裏面電極14に至る導電経路を低抵抗化できる。このことにより、受光部11のAPDに対して逆バイアス電圧を確実に印加することができる。また、裏面電極14における電圧伝搬の遅延を小さくできる。
また、第1内部配線37を省略できるため、実施形態1に示す構成よりもパッケージ30の底壁32の反り、ひいては、受光部11の変形を抑制でき、光検出器100に入射した光を正確に検出することができる。
なお、実施形態1,2に示すように、ランドパッド電極35直下のパッケージ30の底面33に第1外部電極41を設けないことで、この領域を別の用途に利用できる。例えば、この領域にヒートシンクを配置することで、固体撮像素子10の動作時に発生した熱を外部に速やかに排出することができる。このことにより、固体撮像素子10の光検出性能を安定化できる。また、ヒートシンクを設ける代わりに、この領域に光検出器100の個体番号を示すマーキングを施してもよい。
<変形例>
図9は、本変形例に係る光検出器の断面模式図を示し、本変形例の光検出器100は、第1ビア36に接続される第1外部電極41が省略され、代わりに第1内部配線37の第1ビア接続部37a2がパッケージ30の底面33と面一となるように設けられ、複数の第1ビア36のそれぞれが第1ビア接続部37a2に接続されている点で、図7に示す実施形態3の光検出器100と異なる。なお、図9に示す第1ビア接続部37a2は、図3Cに示す第1ビア接続部37aと同様の形状である。また、本変形例において、第1内部配線37の第2ビア接続部37b及び第1ビア接続部37a2と第2ビア接続部37bを接続する配線は省略されている。
光検出器100をこのように構成してもよく、実施形態1が示す構成と同様の効果を奏することができる。つまり、第1ビア接続部37a2から固体撮像素子10の裏面電極14に至る導電経路を低抵抗化できる。このことにより、受光部11のAPDに対して逆バイアス電圧を確実に印加することができる。また、裏面電極14における電圧伝搬の遅延を小さくできる。
なお、第2外部電極42がパッケージ30の底面33と面一となるように形成される場合、第1内部配線37の第1ビア接続部37a2と第2外部電極42とを同時に形成してもよい。そのようにすることで、光検出器100の製造工程を省略でき、コストの上昇を抑制できる。ただし、第2外部電極42は、回路基板(図10参照)等に接合されるため、接合時の衝撃に耐えうるように、また、要求される抵抗値を満足するように、その厚みが規定される。一方、第1ビア接続部37a2を厚くしすぎると、パッケージ30の反りを抑制するのが難しくなるため、第1ビア接続部37a2と第2外部電極42とを同時に形成する場合は、これらの条件の兼ね合いを考慮する必要がある。
また、第1ビア接続部37a2の代わりに、ランドパッド電極35の下方に大面積の第1外部電極を設け、ランドパッド電極35に接続された複数の第1ビア36と第1外部電極41とが直接に接続されるようにしてもよい。この場合は、第1外部電極がパッケージ30の底面33から突出して設けられてもよい。
(実施形態4)
図10は、本実施形態に係る光検出装置の断面模式図を示す。
光検出装置200は、回路基板300と、回路基板300に実装された光検出器100と電子部品400とで構成されている。なお、回路基板300の表面には配線パターン(図示せず)と配線パターンに接続され、光検出器100の外部電極40等と接続するためのパッド電極パターン320が形成されている。また、光検出器100の外部電極40や電子部品400の電極とパッド電極パターン320とは、導電性ペーストや低融点はんだ等の接合材310により接合されている。また、配線パターンを介して光検出器100と電子部品400とが電気的に接続されている。
電子部品400は、例えば、所定の電圧を裏面電極14に印加するための電圧レギュレータであってもよい。その場合、裏面電極14への印加電圧の切り替えは、固体撮像素子10の内部に設けられたスイッチ素子で行ってもよいし、回路基板300に別のスイッチ素子を設けてもよい。
また、電子部品400は、これに限られず、例えば、固体撮像素子10の出力信号を信号処理する集積回路(IC)チップであってもよい。また、図示しないが、複数の電子部品400が回路基板300に実装されていてもよい。
本実施形態によれば、固体撮像素子10を所望のモードで動作させることができる。あるいは、固体撮像素子10の出力信号を適切に処理して、所望の画像を取得できる。また、回路基板300に実装される電子部品400の種類や数に応じて、光検出装置200は、上記以外の機能を奏することができる。電子部品400の種類によっては、例えば、対象物体との距離をリアルタイムで測定するとともに、測定値を有線または無線で外部機器に送信することも可能である。
(その他の実施形態)
なお、変形例を含む各実施形態に示す各構成要素を適宜組み合わせて、新たな実施形態とすることもできる。例えば、実施形態4に示す光検出装置200に、実施形態3や変形例に示す光検出器100を組み込んでもよい。
また、パッケージ30の一例として、積層セラミックパッケージを例にとって説明したが、本開示の光検出器100に含まれるパッケージ30は、特にこれに限定されない。例えば、セラミック粉末を粉体プレス法により成形することで、実施形態3や変形例に示すパッケージ30を形成してもよい。その場合、第1ビア36や第2内部配線39や内部電極34や外部電極40をメッキ法により形成してもよい。
また、パッケージ30の構成材料として樹脂を用いてもよい。
なお、本願明細書では、光検出素子の一例として、固体撮像素子10を例にとって説明したが、光検出素子は、画像を撮像しない光センサであってもよい。このような場合は、前述したように、受光部11に含まれるAPDが1つであってもよい。
本開示の光検出器は、裏面電極における電圧伝搬の遅延を小さくでき、また、受光部の変形を抑制できるため、高感度で光検出が可能な光検出器に適用する上で有用である。
10 固体撮像素子(光検出素子)
11 受光部
12 半導体基板
13 表面電極
14 裏面電極
20 ガラスカバー
30 パッケージ
31 側壁
31a 段差部
32 底壁
32a 底壁の上面
33 底面
34 内部電極
35 ランドパッド電極
36 第1ビア
37 第1内部配線
37a,37a1,37a2 第1ビア接続部
37b 第2ビア接続部
38 第2ビア
39 第2内部配線
40 外部電極
41 第1外部電極
42 第2外部電極
50 導体ワイヤ
60 封止材
70 導電性ペースト(導電性材料)
100 光検出器
200 光検出装置
300 回路基板
310 接合材
320 パッド電極パターン
400 電子部品

Claims (7)

  1. 光検出素子と前記光検出素子を格納するパッケージとで構成された光検出器であって、
    前記光検出素子は、
    半導体基板と、
    前記半導体基板の表面に形成され、1以上のアバランシェフォトダイオードを有する受光部と、
    前記半導体基板の裏面に形成され、前記受光部に所定の電圧を印加するための裏面電極と、を少なくとも有し、
    前記パッケージは中空パッケージであり、前記パッケージの底壁の内面には前記裏面電極と対面してランドパッド電極が、前記パッケージの底面には複数の外部電極がそれぞれ設けられており、
    さらに、前記ランドパッド電極に一端が接続され、前記パッケージの底壁の内部を前記パッケージの底面に向けて延びる複数の第1ビアが設けられていることを特徴とする光検出器。
  2. 請求項1に記載の光検出器において、
    平面視で、前記ランドパッド電極の外周縁は、前記受光部の外周縁と同じ位置であるか、または前記受光部の外周縁の外側に位置することを特徴とする光検出器。
  3. 請求項1または2に記載の光検出器において、
    前記裏面電極と前記ランドパッド電極の間には導電性材料が設けられていることを特徴とする光検出器。
  4. 請求項1ないし3のいずれか1項に記載の光検出器において、
    前記裏面電極は、前記半導体基板とオーミック接合する金属で構成されていることを特徴とする光検出器。
  5. 請求項1ないし4のいずれか1項に記載の光検出器において、
    前記複数の第1ビアは、前記パッケージの内部に設けられた第1内部配線にそれぞれ接続され、
    前記複数の外部電極のうちの第1外部電極は、前記第1内部配線と電気的に接続されていることを特徴とする光検出器。
  6. 請求項1ないし4のいずれか1項に記載の光検出器において、
    前記第1ビアは、前記パッケージの底壁の厚さ方向に延びて、前記複数の外部電極のうちの第1外部電極と直接に接続しており、
    前記第1外部電極は、平面視で、前記ランドパッド電極の外周縁の内側に位置していることを特徴とする光検出器。
  7. 請求項1ないし6のいずれか1項に記載の光検出器において、
    前記光検出素子は、前記受光部の周囲に設けられ、前記受光部の出力用電極を含む複数の表面電極をさらに有しており、
    前記複数の表面電極のそれぞれは、前記パッケージの内面に設けられた複数の内部電極に電気的に接続され、
    前記複数の内部電極のそれぞれは、前記パッケージの内部に設けられた第2内部配線を介して、前記複数の外部電極のうちの第2外部電極に接続されていることを特徴とする光検出器。
JP2020013607A 2020-01-30 2020-01-30 光検出器 Active JP7496541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020013607A JP7496541B2 (ja) 2020-01-30 2020-01-30 光検出器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020013607A JP7496541B2 (ja) 2020-01-30 2020-01-30 光検出器

Publications (2)

Publication Number Publication Date
JP2021120971A true JP2021120971A (ja) 2021-08-19
JP7496541B2 JP7496541B2 (ja) 2024-06-07

Family

ID=77270257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020013607A Active JP7496541B2 (ja) 2020-01-30 2020-01-30 光検出器

Country Status (1)

Country Link
JP (1) JP7496541B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073742A1 (en) * 2006-09-26 2008-03-27 Adkisson James W Stacked image package
US20090039527A1 (en) * 2007-08-06 2009-02-12 Siliconware Precision Industries Co., Ltd. Sensor-type package and method for fabricating the same
JP2017152530A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 撮像素子用パッケージ、撮像装置および撮像モジュール
WO2018088479A1 (ja) * 2016-11-11 2018-05-17 浜松ホトニクス株式会社 光検出装置
US20180182801A1 (en) * 2016-12-22 2018-06-28 UTAC Headquarters Pte. Ltd. Image sensor with processor package
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックIpマネジメント株式会社 光検出器
US20190355706A1 (en) * 2018-05-15 2019-11-21 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080073742A1 (en) * 2006-09-26 2008-03-27 Adkisson James W Stacked image package
US20090039527A1 (en) * 2007-08-06 2009-02-12 Siliconware Precision Industries Co., Ltd. Sensor-type package and method for fabricating the same
JP2017152530A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 撮像素子用パッケージ、撮像装置および撮像モジュール
WO2018088479A1 (ja) * 2016-11-11 2018-05-17 浜松ホトニクス株式会社 光検出装置
US20180182801A1 (en) * 2016-12-22 2018-06-28 UTAC Headquarters Pte. Ltd. Image sensor with processor package
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックIpマネジメント株式会社 光検出器
US20190355706A1 (en) * 2018-05-15 2019-11-21 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication

Also Published As

Publication number Publication date
JP7496541B2 (ja) 2024-06-07

Similar Documents

Publication Publication Date Title
US7429724B1 (en) Low profile wire bond for an electron sensing device in an image intensifier tube
KR100969123B1 (ko) 검출기
TWI400761B (zh) 少數載子擴散長度判定技術
US20220244413A1 (en) Bonding materials of dissimilar coefficients of thermal expansion
KR101343733B1 (ko) 광 검출 시스템, 와이드 밴드갭 반도체 초점판 어레이 모듈및 실리콘 탄화물 픽셀 어레이 제조방법
GB2451447A (en) Light sensor
KR20030022724A (ko) 고밀도 인터다이 인터커넥트 구조
JP2021192452A (ja) 光検出器
CN109414231B (zh) 用于确定x射线检测器错位的方法
WO2021132184A1 (ja) センサ装置
TW202044572A (zh) 崩潰光二極體感測器及感測裝置
KR20140107175A (ko) 센서 유니트 및 고체 촬상 장치
WO2021131833A1 (ja) センサ装置
JP2014241376A (ja) イメージセンサ
EP2739993A1 (en) X-ray image sensor
JP7496541B2 (ja) 光検出器
JP2007508689A (ja) 画素検出器及びその製造方法並びに検出器アセンブリ
JP2009289876A (ja) 受光素子、受光素子アレイおよび撮像装置
WO2021132006A1 (ja) センサ装置
WO2022202451A1 (ja) 光検出器および距離測定システム
US20240048867A1 (en) Image sensor and processes of implementing an image sensor
US7045761B2 (en) Self-pixelating focal plane array with electronic output
JP2009026807A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240517