JP2021117056A - 電流検出装置および電源装置 - Google Patents
電流検出装置および電源装置 Download PDFInfo
- Publication number
- JP2021117056A JP2021117056A JP2020009445A JP2020009445A JP2021117056A JP 2021117056 A JP2021117056 A JP 2021117056A JP 2020009445 A JP2020009445 A JP 2020009445A JP 2020009445 A JP2020009445 A JP 2020009445A JP 2021117056 A JP2021117056 A JP 2021117056A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- operational amplifier
- inverting input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/005—Circuits for altering the indicating characteristic, e.g. making it non-linear
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0023—Measuring currents or voltages from sources with high internal resistance by means of measuring circuits with high input impedance, e.g. OP-amplifiers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/261—Amplifier which being suitable for instrumentation applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】電流検出装置の電流検出精度を向上すること。【解決手段】シャント抵抗は負荷に対して直列に接続される。増幅回路はシャント抵抗の一端に生じる第一電圧と、シャント抵抗の他端に生じる第二電圧とが入力され、負荷電流に相関した電圧を出力する。変換回路は増幅回路から出力される電圧のレベルを変換する。増幅回路は、第一電圧と第二電圧とを差動増幅して得られる電圧と基準電圧との和に相当する電圧を出力する。変換回路は、和に相当する電圧から基準電圧を低減することで、第一電圧と第二電圧とを差動増幅して得られる電圧であって、負荷に流れる負荷電流に比例した電圧を出力する。【選択図】 図3
Description
本発明は負荷に流れる電流を検出する電流検出装置および電源装置に関する。
特許文献1によれば、シャント抵抗を用いて負荷に流れる電流を検出する回路が提案されている。具体的には、シャント抵抗の一端に生じる電圧を分圧回路で分圧し、分圧回路の出力電圧をインピーダンス変換回路で変換する。同様にシャント抵抗の他端に生じる電圧をもう一つの分圧回路で分圧し、この分圧回路の出力電圧をインピーダンス変換回路で変換する。二つのインピーダンス変換回路からそれぞれ出力される電圧を差動増幅回路で増幅することで、負荷電流に比例した電圧が得られる。なお、インピーダンス変換回路はオペアンプを有している。オペアンプには入力可能電圧の上限値(耐圧)が規定されている。そこで、オペアンプの耐圧を超えないように、分圧回路は、シャント抵抗の電圧を低減してオペアンプへの入力電圧を生成する。
分圧回路は複数の抵抗により形成されるが、これらの抵抗は製造上の誤差(個体差)を有している。特許文献1に記載された電流検出回路による電流の検出精度は、分圧回路を構成する抵抗の誤差の影響を受けやすい。そこで、本発明は、電流検出装置の電流検出精度を向上することを目的とする。
本発明は、たとえば、
負荷に対して直列に接続されたシャント抵抗と、
前記シャント抵抗の一端に生じる第一電圧と、前記シャント抵抗の他端に生じる第二電圧とが入力され、前記第一電圧と前記第二電圧とを差動増幅して前記負荷に流れる負荷電流に相関した電圧を出力する差動増幅回路と、
基準電圧を生成する基準電圧源と、
前記差動増幅回路の後段に接続され、前記差動増幅回路から出力される電圧のレベルを変換する変換回路と、を有し、
前記差動増幅回路は、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧と前記基準電圧との和に相当する電圧を出力するように構成されており、
前記変換回路は、前記和に相当する電圧から前記基準電圧を低減することで、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧であって、前記負荷に流れる負荷電流に比例した電圧を出力するように構成されていることを特徴とする電流検出装置を提供する。
負荷に対して直列に接続されたシャント抵抗と、
前記シャント抵抗の一端に生じる第一電圧と、前記シャント抵抗の他端に生じる第二電圧とが入力され、前記第一電圧と前記第二電圧とを差動増幅して前記負荷に流れる負荷電流に相関した電圧を出力する差動増幅回路と、
基準電圧を生成する基準電圧源と、
前記差動増幅回路の後段に接続され、前記差動増幅回路から出力される電圧のレベルを変換する変換回路と、を有し、
前記差動増幅回路は、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧と前記基準電圧との和に相当する電圧を出力するように構成されており、
前記変換回路は、前記和に相当する電圧から前記基準電圧を低減することで、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧であって、前記負荷に流れる負荷電流に比例した電圧を出力するように構成されていることを特徴とする電流検出装置を提供する。
本発明によれば、電流検出装置の電流検出精度が向上する。
以下、添付図面を参照して実施形態が詳しく説明される。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一または同様の構成に同一の参照番号が付され、重複した説明は省略される。
図1が示すように。商用電源101は、電源装置102に対して交流電力を供給する交流電源である。電源装置102は、商用電源101から供給された交流電力を直流電力に変換して負荷103に供給する。負荷103は、たとえば、画像形成装置においてシートを搬送するローラを駆動するDCモータなどである。電源装置102は、AC/DCコンバータ104と電流検出装置105を有している。AC/DCコンバータ104は交流を直流に変換する電源回路である。電流検出装置105は負荷103に流れる負荷電流を検出する。電流検出装置105の一端はAC/DCコンバータ104に接続されている。電流検出装置105の他端は負荷103に接続されている。
●比較例
図2は比較例としての電流検出装置105を示す回路図である。AC/DCコンバータ104から負荷103に対して負荷電流が流れるラインにシャント抵抗R0が設けられている。つまり、シャント抵抗R0は負荷103に対して直列に接続されている。
図2は比較例としての電流検出装置105を示す回路図である。AC/DCコンバータ104から負荷103に対して負荷電流が流れるラインにシャント抵抗R0が設けられている。つまり、シャント抵抗R0は負荷103に対して直列に接続されている。
分圧回路220は、シャント抵抗R0の一端(前段)の電位(電圧V1)を抵抗R21、R22により分圧して電圧V3を生成する。分圧回路230は、シャント抵抗R0の他端(後段)の電位(電圧V2)を抵抗R31、R32により分圧して電圧V4を生成する。図2から明らかなように、電圧V1は電圧V2よりも高い。インピーダンス変換回路240は、分圧回路220の出力インピーダンスと分圧回路230の出力インピーダンスを差動増幅回路250の入力インピーダンスに対してより高いインピーダンスに変換する。インピーダンス変換回路240は、ボルテージフォロワとして機能するオペアンプOP3とオペアンプOP4を有している。差動増幅回路250は、オペアンプOP3から出力される電圧V5と、オペアンプOP4から出力される電圧V6との差となる電圧を増幅して出力電圧VOUT2を生成する回路である。差動増幅回路250は、抵抗R52、R53、R54、R55およびオペアンプOP5を有している。
汎用オペアンプの耐圧は、一般的には、32Vである。そのため、AC/DCコンバータ104から出力される電圧V1が32Vより大きい場合、分圧回路220、230が必要となる。分圧回路220は、オペアンプOP3の非反転入力端子に入力される電圧V3が耐圧以下となるように、電圧V1を分圧して電圧V3を生成する。同様に、分圧回路230は、オペアンプOP4の非反転入力端子に入力される電圧V4が耐圧以下となるように、電圧V2を分圧して電圧V4を生成する。
たとえば、電圧V1が40Vであり、抵抗R21、抵抗R22、抵抗R31、および抵抗R32の各抵抗値が1kΩであり、シャント抵抗R0に電流が流れることによる電圧降下(V1−V2)が0.5Vであると仮定される。この仮定の下では、電圧V3は20Vであり、電圧V4は19.75Vである。よって、電圧V3、V4はいずれもオペアンプの耐圧である32V以下となる。
差動増幅回路250内のオペアンプOP5の非反転入力端子に入力される電圧と反転入力端子に入力される電圧はオペアンプOP3から出力される電圧V5を抵抗R54および抵抗R55で分圧した電圧となるため、オペアンプOP3の非反転入力端子の電圧V3より低い。そのため、オペアンプOP5として、32Vを耐圧とする汎用オペアンプが採用可能となる。オペアンプOP3、OP4、OP5として高耐圧のオペアンプを採用すれば、分圧回路220、分圧回路230およびインピーダンス変換回路240が省略可能となる。しかし、高耐圧のオペアンプは高価である。
図2に示された比較例の電流検出装置105では、抵抗R21、抵抗R22、抵抗R31および抵抗R32の各抵抗誤差が大きくなると、電流検出の精度が大きく低下する。したがって、比較例の電流検出装置105は負荷電流を正確に検出することができない。
●比較例の電流検出精度
一例として、電圧V1が40Vであり、電圧降下(V1−V2)が0.5Vであると仮定される。分圧回路220、分圧回路230および差動増幅回路250に使用される各抵抗の抵抗誤差が0.5%であると仮定される。シャント抵抗R0による電圧降下である0.5Vを10倍することで、出力電圧VOUT2が5Vになるように、分圧回路220、分圧回路230および差動増幅回路250内の各抵抗の抵抗値が設定される。具体的には、抵抗R21、抵抗R22、抵抗R31および抵抗R32の各抵抗値はいずれも1kΩに設定される。抵抗R52の抵抗値および抵抗R54の抵抗値はそれぞれ1kΩである。抵抗R53の抵抗値および抵抗R55の抵抗値はそれぞれ20kΩである。シャント抵抗R0は比較例と実施例とで共通に採用されているため、シャント抵抗R0の抵抗誤差は無視される。
一例として、電圧V1が40Vであり、電圧降下(V1−V2)が0.5Vであると仮定される。分圧回路220、分圧回路230および差動増幅回路250に使用される各抵抗の抵抗誤差が0.5%であると仮定される。シャント抵抗R0による電圧降下である0.5Vを10倍することで、出力電圧VOUT2が5Vになるように、分圧回路220、分圧回路230および差動増幅回路250内の各抵抗の抵抗値が設定される。具体的には、抵抗R21、抵抗R22、抵抗R31および抵抗R32の各抵抗値はいずれも1kΩに設定される。抵抗R52の抵抗値および抵抗R54の抵抗値はそれぞれ1kΩである。抵抗R53の抵抗値および抵抗R55の抵抗値はそれぞれ20kΩである。シャント抵抗R0は比較例と実施例とで共通に採用されているため、シャント抵抗R0の抵抗誤差は無視される。
この前提の下では、オペアンプOP3の非反転入力端子の電圧V3とオペアンプOP4の非反転入力端子の電圧V4との電圧差(V3−V4)は0.25Vとなる。上述されたようにインピーダンス変換回路240はボルテージフォロワとして機能する。よく知られているように、ボルテージフォロワの入力端子の電圧とボルテージフォロワの出力端子の電圧は等しくなる。したがって、オペアンプOP3の出力端子の電圧V5は、電圧V3(=20V)に等しい。同様に、オペアンプOP4の出力端子の電圧V6は電圧V4(=19.75V)に等しくなる。
オペアンプOP3の出力端子に生じる電圧V5およびオペアンプOP4の出力端子に生じる電圧V6はそれぞれ差動増幅回路250の入力となる。差動増幅回路250の出力電圧VOUT2は、次式から求められる。
VOUT2={(R52+R53)/R52}・{R55/(R54+R55)}・V5−(R53/R52)・V6 ・・・・・(1)
ここでR52は抵抗R52の抵抗値を示す。R53は抵抗R53の抵抗値を示す。R54は抵抗R54の抵抗値を示す。R55は抵抗R55の抵抗値を示す。(1)式に各抵抗値を代入すると、差動増幅回路250の出力電圧VOUT2として5Vが算出される。
ここでR52は抵抗R52の抵抗値を示す。R53は抵抗R53の抵抗値を示す。R54は抵抗R54の抵抗値を示す。R55は抵抗R55の抵抗値を示す。(1)式に各抵抗値を代入すると、差動増幅回路250の出力電圧VOUT2として5Vが算出される。
ここで、分圧回路220、分圧回路230および差動増幅回路250内の各抵抗誤差を考慮することで、出力電圧VOUT2が再計算される。電圧V3と電圧V4との電圧差(V3−V4)が最大になる場合、抵抗R21および抵抗R32はそれぞれが0.995kΩであり、抵抗R22および抵抗R31はそれぞれ1.005kΩである。このとき、電圧差(V3−V4)は0.449Vである。
一方、電圧V3と電圧V4との電圧差(V3−V4)が最小になる場合、抵抗R21および抵抗R32がそれぞれ1.005kΩであり、抵抗R22および抵抗R31は0.995kΩである。このとき、電圧差(V3−V4)は0.052Vである。
出力電圧VOUT2が最大になる場合、抵抗R52は1.005kΩであり、抵抗R53は19.90kΩであり、抵抗R54は0.995kΩであり、抵抗R55は20.10kΩであり、電圧差(V3−V4)が最大値0.449Vである。この場合、出力電圧VOUT2は9.26Vとなる。
一方、出力電圧VOUT2が最小になる場合、抵抗R52が0.995kΩであり、抵抗R53が20.10kΩであり、抵抗R54が1.005kΩであり、抵抗R55が19.90kΩであり、電圧差(V3−V4)が最小値0.052Vである。このとき、出力電圧VOUT2は0.65Vとなる。
上述されたように、比較例の電流検出装置105では、出力電圧VOUT2の真値が5Vである。よって、電流検出の誤差率は−86.95%〜85.30%である。このように、比較例の電流検出装置105の電流検出の精度は悪く、負荷電流を正確に検出することができない。電圧差(V3−V4)の真値は0.25Vであるから、電圧差(V3−V4)の誤差率は−79.5%〜79.5%である。比較例の電流検出装置105の電流検出の精度が低下する主な原因は、分圧回路220および分圧回路230を構成している各抵抗の抵抗誤差であることがわかる。
●実施例
図3が示すように、実施例の電流検出装置105は、シャント抵抗R0、基準電圧源320、差動増幅回路330およびレベル変換回路340を有している。図3において図2と共通する事項には同一の参照符号が付与されており、その説明は省略される。基準電圧源320は、差動増幅回路330とレベル変換回路340とに基準電圧VAを供給する。差動増幅回路330は、差分電圧(V1−V2)を増幅して電圧VBを生成し、レベル変換回路340に出力する。レベル変換回路340は、電圧VBのレベルを変換して出力電圧VOUTを生成して出力する。
図3が示すように、実施例の電流検出装置105は、シャント抵抗R0、基準電圧源320、差動増幅回路330およびレベル変換回路340を有している。図3において図2と共通する事項には同一の参照符号が付与されており、その説明は省略される。基準電圧源320は、差動増幅回路330とレベル変換回路340とに基準電圧VAを供給する。差動増幅回路330は、差分電圧(V1−V2)を増幅して電圧VBを生成し、レベル変換回路340に出力する。レベル変換回路340は、電圧VBのレベルを変換して出力電圧VOUTを生成して出力する。
差動増幅回路330は、抵抗R1、R2、R3、R4およびオペアンプOP1を有している。抵抗R1の一端はシャント抵抗R0の他端に接続されている。抵抗R1の他端は抵抗R2の一端とオペアンプOP1の反転入力端子とに接続されている。抵抗R2の一端はオペアンプOP1の反転入力端子に接続されている。抵抗R2の他端はオペアンプOP1の出力端子に接続されている。抵抗R3の一端はシャント抵抗R0の一端に接続されている。抵抗R3の他端はオペアンプOP1の非反転入力端子と抵抗R4の他端とに接続されている。抵抗R4の一端は基準電圧源320に接続されている。
レベル変換回路340は抵抗R5、R6、R7、R8およびオペアンプOP2を有している。抵抗R5の一端は基準電圧源320に接続されている。抵抗R5の他端は抵抗R6の一端とオペアンプOP2の反転入力端子とに接続されている。抵抗R6の一端はオペアンプOP2の反転入力端子に接続されている。抵抗R6の他端はオペアンプOP2の出力端子に接続されている。抵抗R7の一端はオペアンプOP1の出力端子に接続されている。抵抗R7の他端は抵抗R8の他端とオペアンプOP2の非反転入力端子とに接続されている。抵抗R8の一端は接地されている。オペアンプOP2のマイナス電源端子は接地されている。
シャント抵抗R0の抵抗値をR0、負荷電流をIOUTとすると(2)式が成り立つ:
V1−V2=R0・IOUT・・・・・(2)
基準電圧源320の一端はGND(接地電位)に接続されている。基準電圧源320の他端は差動増幅回路330内に設けられたオペアンプOP1のマイナス電源端子に接続されている。基準電圧源320は、たとえば、ツェナーダイオードやシャントレギュレータ等の定電圧素子により構成されてもよい。基準電圧VAは基準電圧源320の出力電圧である。基準電圧源320は、オペアンプOP1の反転入力端子に入力される電圧と非反転入力端子に入力される電圧がオペアンプOP1の耐圧を超える場合に必要となる。これは、オペアンプOP1の耐圧よりも高い電圧をオペアンプOP1の反転入力端子および非反転入力端子に印加することはできないからである。そこで、オペアンプOP1のマイナス電源端子に基準電圧VAを印加することで、オペアンプOP1の基準電位がVAだけオフセットされる。なお、VAは正の値である。また、オペアンプOP1のプラス電源端子にはAC/DCコンバータ104から得られるVcc電圧が入力されている。その結果、差動増幅回路330は、電圧V1と電圧V2とを差動増幅して得られる電圧と基準電圧VAとの和に相当する電圧を出力する。即ち、差動増幅して得られる電圧が電圧VAだけオフセットされた値に相当する電圧が電圧VBとして出力される。その結果、オペアンプOP1の基準電位とオペアンプOP1の反転入力端子に入力される電圧との差が縮まる。同様に、基準電位と非反転入力端子に入力される電圧との差が縮まる。よって、オペアンプOP1の耐圧を超える電圧をオペアンプOP1の反転入力端子と非反転入力端子とにそれぞれ入力することが可能となる。
V1−V2=R0・IOUT・・・・・(2)
基準電圧源320の一端はGND(接地電位)に接続されている。基準電圧源320の他端は差動増幅回路330内に設けられたオペアンプOP1のマイナス電源端子に接続されている。基準電圧源320は、たとえば、ツェナーダイオードやシャントレギュレータ等の定電圧素子により構成されてもよい。基準電圧VAは基準電圧源320の出力電圧である。基準電圧源320は、オペアンプOP1の反転入力端子に入力される電圧と非反転入力端子に入力される電圧がオペアンプOP1の耐圧を超える場合に必要となる。これは、オペアンプOP1の耐圧よりも高い電圧をオペアンプOP1の反転入力端子および非反転入力端子に印加することはできないからである。そこで、オペアンプOP1のマイナス電源端子に基準電圧VAを印加することで、オペアンプOP1の基準電位がVAだけオフセットされる。なお、VAは正の値である。また、オペアンプOP1のプラス電源端子にはAC/DCコンバータ104から得られるVcc電圧が入力されている。その結果、差動増幅回路330は、電圧V1と電圧V2とを差動増幅して得られる電圧と基準電圧VAとの和に相当する電圧を出力する。即ち、差動増幅して得られる電圧が電圧VAだけオフセットされた値に相当する電圧が電圧VBとして出力される。その結果、オペアンプOP1の基準電位とオペアンプOP1の反転入力端子に入力される電圧との差が縮まる。同様に、基準電位と非反転入力端子に入力される電圧との差が縮まる。よって、オペアンプOP1の耐圧を超える電圧をオペアンプOP1の反転入力端子と非反転入力端子とにそれぞれ入力することが可能となる。
一例として、電圧V1が40Vであり、オペアンプOP1の耐圧が32Vであり、抵抗R3の抵抗値R3が1kΩであり、抵抗R4の抵抗値R4が10kΩであり、基準電圧VAが20Vであると仮定される。この場合、オペアンプOP1の基準電位からみたオペアンプOP1の非反転入力端子に入力される電圧は18.18Vとなる。これは、オペアンプOP1の耐圧よりも低くなる。同様に、オペアンプOP1の反転入力端子に印加される電圧もオペアンプOP1の耐圧より低くなる。
オペアンプOP1の出力電圧VBは、下記(3)式で表される:
VB={(R1+R2)/R1}・{R4/(R3+R4)}・V1−(R2/R1)・V2+VA ・・・・・(3)
抵抗Riの抵抗値はRiと表記されている(iは1ないし4)。ここで、抵抗値R1および抵抗値R3が同一抵抗値Raに設定され、抵抗値R2および抵抗値R4も同一抵抗値Rbに設定されたと仮定される。この場合、オペアンプOP1の出力電圧VBは、(4)式で表される。
VB={(R1+R2)/R1}・{R4/(R3+R4)}・V1−(R2/R1)・V2+VA ・・・・・(3)
抵抗Riの抵抗値はRiと表記されている(iは1ないし4)。ここで、抵抗値R1および抵抗値R3が同一抵抗値Raに設定され、抵抗値R2および抵抗値R4も同一抵抗値Rbに設定されたと仮定される。この場合、オペアンプOP1の出力電圧VBは、(4)式で表される。
VB= (Rb/Ra)・(V1−V2)+VA ・・・・・(4)
抵抗値Rbが抵抗値Raより大きい場合、電圧VBは、シャント抵抗R0にかかる差分電圧(V1−V2)を増幅して得られる電圧を基準電圧VAだけオフセットすることで得られる電圧となる。ここで、負荷電流IOUTに比例した電圧は、差分電圧(V1−V2)を増幅して得られる電圧であるため、電圧VBから基準電圧VAを除去する必要がある。そのため、レベル変換回路340が必要となる。オペアンプOP2の出力電圧VOUTは(5)式で表される。
抵抗値Rbが抵抗値Raより大きい場合、電圧VBは、シャント抵抗R0にかかる差分電圧(V1−V2)を増幅して得られる電圧を基準電圧VAだけオフセットすることで得られる電圧となる。ここで、負荷電流IOUTに比例した電圧は、差分電圧(V1−V2)を増幅して得られる電圧であるため、電圧VBから基準電圧VAを除去する必要がある。そのため、レベル変換回路340が必要となる。オペアンプOP2の出力電圧VOUTは(5)式で表される。
VOUT={(R5+R6)/R5}・{R8/(R7+R8)}・VB−(R6/R5)・VA ・・・・・(5)
抵抗Riの抵抗値はRiと表記されている(iは5ないし8)。ここで、抵抗値R5および抵抗値R7が同一抵抗値Rcに設定され、抵抗値R6およびの抵抗値R8が同一抵抗値Rdに設定されたと仮定される。この場合、出力電圧VOUTは(6)式で表される。
抵抗Riの抵抗値はRiと表記されている(iは5ないし8)。ここで、抵抗値R5および抵抗値R7が同一抵抗値Rcに設定され、抵抗値R6およびの抵抗値R8が同一抵抗値Rdに設定されたと仮定される。この場合、出力電圧VOUTは(6)式で表される。
VOUT= (Rd/Rc)・(VB−VA) ・・・・・(6)
(4)式を用いて(6)式を変形すると、(7)式が得られる。
(4)式を用いて(6)式を変形すると、(7)式が得られる。
VOUT= (Rd/Rc)・(Rb/Ra)・(V1−V2) ・・・・・(7)
(7)式は、レベル変換回路340を設けることで、電圧VBから電圧VAを除去されて、出力電圧VOUTが得られることを示している。
(7)式は、レベル変換回路340を設けることで、電圧VBから電圧VAを除去されて、出力電圧VOUTが得られることを示している。
さらに、(2)式を用いて(7)式を変形すると(8)式が得られる:
VOUT=(Rd/Rc)・(Rb/Ra)・R0・IOUT ・・・・・(8)
(8)式は、レベル変換回路340の出力電圧VOUTが負荷電流IOUTに比例していることを示している。よって、実施例の電流検出装置105も負荷電流IOUTを検出できることがわかる。
VOUT=(Rd/Rc)・(Rb/Ra)・R0・IOUT ・・・・・(8)
(8)式は、レベル変換回路340の出力電圧VOUTが負荷電流IOUTに比例していることを示している。よって、実施例の電流検出装置105も負荷電流IOUTを検出できることがわかる。
●実施例の電流検出精度
一例として、電圧V1が40Vであり、電圧VAが20Vであり、差分電圧(V1−V2)が0.5Vであると仮定される。差動増幅回路330およびレベル変換回路340内に設けられた各抵抗の抵抗誤差は0.5%であると仮定される。さらに、シャント抵抗R0での電圧降下成分である0.5Vを10倍することで、出力電圧VOUTが5Vになるように差動増幅回路330およびレベル変換回路340内の各抵抗の抵抗値が設定されたと仮定される。一例として、抵抗R1および抵抗R3の抵抗値は1kΩであり、抵抗R2および抵抗R4の抵抗値は10kΩであり、抵抗R5−R8の各抵抗値を1kΩであると仮定された。上述されたように、シャント抵抗R0の抵抗誤差は無視される。
一例として、電圧V1が40Vであり、電圧VAが20Vであり、差分電圧(V1−V2)が0.5Vであると仮定される。差動増幅回路330およびレベル変換回路340内に設けられた各抵抗の抵抗誤差は0.5%であると仮定される。さらに、シャント抵抗R0での電圧降下成分である0.5Vを10倍することで、出力電圧VOUTが5Vになるように差動増幅回路330およびレベル変換回路340内の各抵抗の抵抗値が設定されたと仮定される。一例として、抵抗R1および抵抗R3の抵抗値は1kΩであり、抵抗R2および抵抗R4の抵抗値は10kΩであり、抵抗R5−R8の各抵抗値を1kΩであると仮定された。上述されたように、シャント抵抗R0の抵抗誤差は無視される。
電圧VBは(3)式より25Vと求められる。出力電圧VOUTは(5)式より5Vと求められる。ここで、差動増幅回路330およびレベル変換回路340内に設けられた各抵抗の抵抗誤差を考慮して、出力電圧VOUTが再計算された。電圧VBがばらつき範囲の最大になる場合、抵抗R1が1.005kΩであり、抵抗R2が9.95kΩであり、抵抗R3が0.995kΩであり、抵抗R4が10.05kΩである。この場合、電圧VBは(3)式より25.67Vと算出される。一方、電圧VBがばらつき範囲の最小になる場合、抵抗R1が0.995kΩであり、抵抗R2が10.05kΩであり、抵抗R3が1.005kΩであり、抵抗R4が9.95kΩである。この場合、電圧VBは(3)式より25.32Vと算出される。
出力電圧VOUTがばらつき範囲の最大になる場合、抵抗R5および抵抗R8がそれぞれ1.005kΩであり、抵抗R6および抵抗R7がそれぞれ0.995kΩであり、電圧VBが最大値25.67Vである。この場合、出力電圧VOUTは(5)式より5.87Vと算出される。一方、出力電圧VOUTがばらつき範囲の最小になる場合、抵抗R5および抵抗R8がそれぞれ0.995kΩであり、抵抗R6および抵抗R7がそれぞれ1.005kΩであり、電圧VBが最小値25.32Vである。この場合、出力電圧VOUTは(5)式より4.12Vと算出される。
出力電圧VOUTの真値は5Vであるから、実施例の電流検出の誤差率は、−17.69%〜17.40%と算出される。比較例の電流検出の誤差率は−86.95%〜85.30%であった。よって、実施例の電流検出精度は、比較例の電流検出精度に対して、大幅に向上している。
●画像形成装置
図4は電子写真方式の画像形成装置1を示している。給紙カセット2は記録材Pを収納する収納手段である。給紙ローラ4は記録材Pを搬送路へ送り出して画像形成部17に供給する供給手段である。搬送路には記録材Pを搬送する搬送ローラ対5やレジストローラ対6が設けられている。画像形成部17には静電潜像やトナー画像を担持する感光ドラム11が設けられている。帯電ローラ12は感光ドラム11の表面を一様に帯電させる。露光部13は入力画像に対応した画像信号でレーザ光を変調し、レーザ光を偏向する。これによりレーザ光は感光ドラム11の表面を走査し、静電潜像が形成される。現像ローラ15はトナーを用いて静電潜像を現像し、トナー画像を形成する。転写ローラ16は感光ドラム11により搬送されてきたトナー画像を記録材Pに転写する。定着器20は記録材Pを搬送しながら、記録材Pに転写されたトナー画像に熱と圧力を加え、記録材Pにトナー画像を定着させる。加圧ローラ22は定着フィルム24と当接するように付勢されている。ヒータ23は円筒状の定着フィルム24の内周面に当接しており、定着フィルム24の定着温度を目標温度まで加熱する。排紙ローラ29は、定着器20によってトナー画像を定着された記録材Pを排紙する。ここでは、負荷103はDCモータであり、搬送ローラ対5、レジストローラ対6および排紙ローラ29などを駆動する。このようなDCモータは、たとえば、48Vの電圧を電源装置102から供給される。電流検出装置105はDCモータに流れる駆動電流を検出する。
図4は電子写真方式の画像形成装置1を示している。給紙カセット2は記録材Pを収納する収納手段である。給紙ローラ4は記録材Pを搬送路へ送り出して画像形成部17に供給する供給手段である。搬送路には記録材Pを搬送する搬送ローラ対5やレジストローラ対6が設けられている。画像形成部17には静電潜像やトナー画像を担持する感光ドラム11が設けられている。帯電ローラ12は感光ドラム11の表面を一様に帯電させる。露光部13は入力画像に対応した画像信号でレーザ光を変調し、レーザ光を偏向する。これによりレーザ光は感光ドラム11の表面を走査し、静電潜像が形成される。現像ローラ15はトナーを用いて静電潜像を現像し、トナー画像を形成する。転写ローラ16は感光ドラム11により搬送されてきたトナー画像を記録材Pに転写する。定着器20は記録材Pを搬送しながら、記録材Pに転写されたトナー画像に熱と圧力を加え、記録材Pにトナー画像を定着させる。加圧ローラ22は定着フィルム24と当接するように付勢されている。ヒータ23は円筒状の定着フィルム24の内周面に当接しており、定着フィルム24の定着温度を目標温度まで加熱する。排紙ローラ29は、定着器20によってトナー画像を定着された記録材Pを排紙する。ここでは、負荷103はDCモータであり、搬送ローラ対5、レジストローラ対6および排紙ローラ29などを駆動する。このようなDCモータは、たとえば、48Vの電圧を電源装置102から供給される。電流検出装置105はDCモータに流れる駆動電流を検出する。
<実施例から導き出される技術思想>
[観点1]
図3が示すように、シャント抵抗R0は負荷103に対して直列に接続されたシャント抵抗の一例である。差動増幅回路330は増幅回路として機能する。増幅回路は、たとえば、シャント抵抗の一端に生じる第一電圧(例:V1)と、シャント抵抗の他端に生じる第二電圧(例:V2)とが入力され、第一電圧と第二電圧とを差動増幅して負荷に流れる負荷電流(例:IOUT)に相関した電圧を出力する。基準電圧源320は基準電圧VAを生成する電圧源として機能する。レベル変換回路340は、差動増幅回路の後段に接続され、差動増幅回路から出力される電圧のレベルを変換する変換回路として機能する。差動増幅回路330は、第一電圧と第二電圧とを差動増幅して得られる電圧と基準電圧(例:VA)との和に相当する電圧を出力するように構成されていてもよい。レベル変換回路340は、和に相当する電圧から基準電圧を低減することで、第一電圧と第二電圧とを差動増幅して得られる電圧であって、負荷に流れる負荷電流に比例した電圧を出力するように構成されていてもよい。これにより、電流検出装置105の電流検出精度が向上する。
[観点1]
図3が示すように、シャント抵抗R0は負荷103に対して直列に接続されたシャント抵抗の一例である。差動増幅回路330は増幅回路として機能する。増幅回路は、たとえば、シャント抵抗の一端に生じる第一電圧(例:V1)と、シャント抵抗の他端に生じる第二電圧(例:V2)とが入力され、第一電圧と第二電圧とを差動増幅して負荷に流れる負荷電流(例:IOUT)に相関した電圧を出力する。基準電圧源320は基準電圧VAを生成する電圧源として機能する。レベル変換回路340は、差動増幅回路の後段に接続され、差動増幅回路から出力される電圧のレベルを変換する変換回路として機能する。差動増幅回路330は、第一電圧と第二電圧とを差動増幅して得られる電圧と基準電圧(例:VA)との和に相当する電圧を出力するように構成されていてもよい。レベル変換回路340は、和に相当する電圧から基準電圧を低減することで、第一電圧と第二電圧とを差動増幅して得られる電圧であって、負荷に流れる負荷電流に比例した電圧を出力するように構成されていてもよい。これにより、電流検出装置105の電流検出精度が向上する。
[観点2]
図3が示すように、差動増幅回路は、第一抵抗、第二抵抗、第三抵抗、第四抵抗(例:R1〜R4)および第一オペアンプ(例:OP1)を有してもよい。第一オペアンプは、反転入力端子、非反転入力端子およびマイナス電源端子を有している。第一抵抗(例:R1)は、第一オペアンプの反転入力端子とシャント抵抗の他端との間に接続されている。第二抵抗(例:R2)は、第一オペアンプの反転入力端子と第一オペアンプの出力端子との間に接続されている。第三抵抗(例:R3)は、第一オペアンプの非反転入力端子とシャント抵抗の一端との間に接続されている。第四抵抗(例:R4)は、第三抵抗と第一オペアンプの非反転入力端子とを接続する接続点と、電圧源(例:基準電圧源320)との間に接続されている。基準電圧源は基準電圧(例:VA)を第一オペアンプのマイナス電源端子に印加するように構成されている。これにより、第一オペアンプの基準電位がオフセットされることになり、第一オペアンプの反転入力端子と非反転入力端子とそれぞれ高い電圧を印加することが可能となる。
図3が示すように、差動増幅回路は、第一抵抗、第二抵抗、第三抵抗、第四抵抗(例:R1〜R4)および第一オペアンプ(例:OP1)を有してもよい。第一オペアンプは、反転入力端子、非反転入力端子およびマイナス電源端子を有している。第一抵抗(例:R1)は、第一オペアンプの反転入力端子とシャント抵抗の他端との間に接続されている。第二抵抗(例:R2)は、第一オペアンプの反転入力端子と第一オペアンプの出力端子との間に接続されている。第三抵抗(例:R3)は、第一オペアンプの非反転入力端子とシャント抵抗の一端との間に接続されている。第四抵抗(例:R4)は、第三抵抗と第一オペアンプの非反転入力端子とを接続する接続点と、電圧源(例:基準電圧源320)との間に接続されている。基準電圧源は基準電圧(例:VA)を第一オペアンプのマイナス電源端子に印加するように構成されている。これにより、第一オペアンプの基準電位がオフセットされることになり、第一オペアンプの反転入力端子と非反転入力端子とそれぞれ高い電圧を印加することが可能となる。
[観点3]
変換回路(例:レベル変換回路340)は、差動増幅回路から出力される電圧から基準電圧を低減するように構成されていてもよい。基準電圧をマイナス電源端子に印加すると、第一オペアンプの出力電圧も同様にオフセットされてしまう。そこで、レベル変換回路を用いて、第一オペアンプの出力電圧から基準電圧を低減することで、より正確に負荷電流を検出することが可能となる。
変換回路(例:レベル変換回路340)は、差動増幅回路から出力される電圧から基準電圧を低減するように構成されていてもよい。基準電圧をマイナス電源端子に印加すると、第一オペアンプの出力電圧も同様にオフセットされてしまう。そこで、レベル変換回路を用いて、第一オペアンプの出力電圧から基準電圧を低減することで、より正確に負荷電流を検出することが可能となる。
[観点4]
変換回路(例:レベル変換回路340)は、第五抵抗、第六抵抗、第七抵抗、第八抵抗(例:R5〜R8)および第二オペアンプ(例:OP2)を有してもよい。第五抵抗(例:R5)は、基準電圧源と第二オペアンプの反転入力端子との間に接続されている。第六抵抗(例:R6)は、第二オペアンプの反転入力端子と第二オペアンプの出力端子との間に接続されている。第七抵抗(例:R7)は、第一オペアンプの出力端子と第二オペアンプの非反転入力端子との間に接続されている。第八抵抗(例:R8)は、第二オペアンプの非反転入力端子と接地電位との間に接続されている。第五抵抗の抵抗値、第六抵抗の抵抗値、第七抵抗の抵抗値、および第八抵抗の抵抗値は、差動増幅回路から出力される電圧から基準電圧が相殺されるように、設定される。基準電圧が相殺されるため、より正確に負荷電流を検出することが可能となる。
変換回路(例:レベル変換回路340)は、第五抵抗、第六抵抗、第七抵抗、第八抵抗(例:R5〜R8)および第二オペアンプ(例:OP2)を有してもよい。第五抵抗(例:R5)は、基準電圧源と第二オペアンプの反転入力端子との間に接続されている。第六抵抗(例:R6)は、第二オペアンプの反転入力端子と第二オペアンプの出力端子との間に接続されている。第七抵抗(例:R7)は、第一オペアンプの出力端子と第二オペアンプの非反転入力端子との間に接続されている。第八抵抗(例:R8)は、第二オペアンプの非反転入力端子と接地電位との間に接続されている。第五抵抗の抵抗値、第六抵抗の抵抗値、第七抵抗の抵抗値、および第八抵抗の抵抗値は、差動増幅回路から出力される電圧から基準電圧が相殺されるように、設定される。基準電圧が相殺されるため、より正確に負荷電流を検出することが可能となる。
[観点5]
差動増幅回路は、第一電圧と第二電圧とを差動増幅して得られる電圧と基準電圧(例:VA)との和に相当する電圧(例:VB)を出力するように構成されていてもよい。変換回路は、和に相当する電圧から基準電圧を低減することで、第一電圧と第二電圧とを差動増幅して得られる電圧(負荷電流IOUTに比例した電圧)を出力するように構成されていてもよい。
差動増幅回路は、第一電圧と第二電圧とを差動増幅して得られる電圧と基準電圧(例:VA)との和に相当する電圧(例:VB)を出力するように構成されていてもよい。変換回路は、和に相当する電圧から基準電圧を低減することで、第一電圧と第二電圧とを差動増幅して得られる電圧(負荷電流IOUTに比例した電圧)を出力するように構成されていてもよい。
[観点6]
電流検出装置105は、シャント抵抗と、差動増幅回路と、基準電圧源を有していてもよい。この場合、差動増幅回路は、第一抵抗、第二抵抗、第三抵抗、第四抵抗および第一オペアンプを有しうる。第一オペアンプは、反転入力端子、非反転入力端子およびマイナス電源端子を有しうる。第一抵抗は、第一オペアンプの反転入力端子とシャント抵抗の他端との間に接続されている。第二抵抗は、第一オペアンプの反転入力端子と第一オペアンプの出力端子との間に接続されている。第三抵抗は、第一オペアンプの非反転入力端子とシャント抵抗の一端との間に接続されている。第四抵抗は、第三抵抗と第一オペアンプの非反転入力端子とを接続する接続点と、基準電圧源との間に接続されている。基準電圧源は基準電圧を第一オペアンプのマイナス電源端子に印加するように構成されている。これにより、第一オペアンプの基準電位がオフセットされることになり、第一オペアンプの反転入力端子と非反転入力端子とそれぞれ高い電圧を印加することが可能となる。なお、基準電圧VAが十分に低いケースでは、レベル変換回路340は省略されてもよい。
電流検出装置105は、シャント抵抗と、差動増幅回路と、基準電圧源を有していてもよい。この場合、差動増幅回路は、第一抵抗、第二抵抗、第三抵抗、第四抵抗および第一オペアンプを有しうる。第一オペアンプは、反転入力端子、非反転入力端子およびマイナス電源端子を有しうる。第一抵抗は、第一オペアンプの反転入力端子とシャント抵抗の他端との間に接続されている。第二抵抗は、第一オペアンプの反転入力端子と第一オペアンプの出力端子との間に接続されている。第三抵抗は、第一オペアンプの非反転入力端子とシャント抵抗の一端との間に接続されている。第四抵抗は、第三抵抗と第一オペアンプの非反転入力端子とを接続する接続点と、基準電圧源との間に接続されている。基準電圧源は基準電圧を第一オペアンプのマイナス電源端子に印加するように構成されている。これにより、第一オペアンプの基準電位がオフセットされることになり、第一オペアンプの反転入力端子と非反転入力端子とそれぞれ高い電圧を印加することが可能となる。なお、基準電圧VAが十分に低いケースでは、レベル変換回路340は省略されてもよい。
[観点7]
図3が示すように、電流検出装置105は、シャント抵抗、差動増幅回路、基準電圧源および変換回路を有してもよい。基準電圧源は基準電圧を第一オペアンプのマイナス電源端子に印加するように構成されていてもよい。第五抵抗の抵抗値、第六抵抗の抵抗値、第七抵抗の抵抗値、および第八抵抗の抵抗値は、差動増幅回路から出力される電圧から基準電圧が相殺されるように、設定されていてもよい。これにより、第一オペアンプの反転入力端子と非反転入力端子とそれぞれ高い電圧を印加することが可能となり、かつ、電流検出精度も向上する。
図3が示すように、電流検出装置105は、シャント抵抗、差動増幅回路、基準電圧源および変換回路を有してもよい。基準電圧源は基準電圧を第一オペアンプのマイナス電源端子に印加するように構成されていてもよい。第五抵抗の抵抗値、第六抵抗の抵抗値、第七抵抗の抵抗値、および第八抵抗の抵抗値は、差動増幅回路から出力される電圧から基準電圧が相殺されるように、設定されていてもよい。これにより、第一オペアンプの反転入力端子と非反転入力端子とそれぞれ高い電圧を印加することが可能となり、かつ、電流検出精度も向上する。
[観点8、9]
第一オペアンプの反転入力端子の耐圧は、第一電圧よりも低い。このようなケースでは、基準電圧源320が必要となる。第一オペアンプのマイナス電源端子に基準電圧源から基準電圧を印加することで、第一電圧が基準電圧によりオフセットされ、第一オペアンプの非反転入力端子に印加される電圧が非反転入力端子の耐圧以下となる。
第一オペアンプの反転入力端子の耐圧は、第一電圧よりも低い。このようなケースでは、基準電圧源320が必要となる。第一オペアンプのマイナス電源端子に基準電圧源から基準電圧を印加することで、第一電圧が基準電圧によりオフセットされ、第一オペアンプの非反転入力端子に印加される電圧が非反転入力端子の耐圧以下となる。
[観点10、11]
第一オペアンプの非反転入力端子の耐圧は、第二電圧よりも低い。このようなケースでは、基準電圧源320が必要となる。第一オペアンプのマイナス電源端子に基準電圧源から基準電圧を印加することで、第二電圧が基準電圧によりオフセットされ、第一オペアンプの反転入力端子に印加される電圧が反転入力端子の耐圧以下となる。
第一オペアンプの非反転入力端子の耐圧は、第二電圧よりも低い。このようなケースでは、基準電圧源320が必要となる。第一オペアンプのマイナス電源端子に基準電圧源から基準電圧を印加することで、第二電圧が基準電圧によりオフセットされ、第一オペアンプの反転入力端子に印加される電圧が反転入力端子の耐圧以下となる。
発明は上記実施形態に制限されるものではなく、発明の精神および範囲から離脱することなく、様々な変更および変形が可能である。従って、発明の範囲を公にするために請求項が添付される。
220、230:分圧回路、240:インピーダンス変換回路、250、330:差動増幅回路、320:基準電圧源、340:レベル変換回路
Claims (12)
- 負荷に対して直列に接続されたシャント抵抗と、
前記シャント抵抗の一端に生じる第一電圧と、前記シャント抵抗の他端に生じる第二電圧とが入力され、前記第一電圧と前記第二電圧とを差動増幅して前記負荷に流れる負荷電流に相関した電圧を出力する差動増幅回路と、
基準電圧を生成する基準電圧源と、
前記差動増幅回路の後段に接続され、前記差動増幅回路から出力される電圧のレベルを変換する変換回路と、を有し、
前記差動増幅回路は、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧と前記基準電圧との和に相当する電圧を出力するように構成されており、
前記変換回路は、前記和に相当する電圧から前記基準電圧を低減することで、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧であって、前記負荷電流に比例した電圧を出力するように構成されていることを特徴とする電流検出装置。 - 前記差動増幅回路は、第一抵抗、第二抵抗、第三抵抗、第四抵抗および第一オペアンプを有し、
前記第一オペアンプは、反転入力端子、非反転入力端子およびマイナス電源端子を有し、
前記第一抵抗は、前記第一オペアンプの前記反転入力端子と前記シャント抵抗の前記他端との間に接続されており、
前記第二抵抗は、前記第一オペアンプの前記反転入力端子と前記第一オペアンプの出力端子との間に接続されており、
前記第三抵抗は、前記第一オペアンプの前記非反転入力端子と前記シャント抵抗の前記一端との間に接続されており、
前記第四抵抗は、前記第三抵抗と前記第一オペアンプの前記非反転入力端子とを接続する接続点と、前記基準電圧源との間に接続されており、
前記基準電圧源は前記基準電圧を前記第一オペアンプの前記マイナス電源端子に印加するように構成されていることを特徴とする請求項1に記載の電流検出装置。 - 前記変換回路は、前記差動増幅回路から出力される電圧から前記基準電圧を低減するように構成されていることを特徴とする請求項2に記載の電流検出装置。
- 前記変換回路は、第五抵抗、第六抵抗、第七抵抗、第八抵抗および第二オペアンプを有し、
前記第五抵抗は、前記基準電圧源と前記第二オペアンプの反転入力端子との間に接続されており、
前記第六抵抗は、前記第二オペアンプの前記反転入力端子と前記第二オペアンプの出力端子との間に接続されており、
前記第七抵抗は、前記第一オペアンプの前記出力端子と前記第二オペアンプの非反転入力端子との間に接続されており、
前記第八抵抗は、前記第二オペアンプの前記非反転入力端子と接地電位との間に接続されており、
前記第五抵抗の抵抗値、前記第六抵抗の抵抗値、前記第七抵抗の抵抗値、および前記第八抵抗の抵抗値は、前記差動増幅回路から出力される電圧から前記基準電圧が相殺されるように、設定されていることを特徴とする請求項3に記載の電流検出装置。 - 前記変換回路は、前記和に相当する電圧から前記基準電圧を低減することで、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧を出力するように構成されていることを特徴とする請求項3または4に記載の電流検出装置。
- 負荷に対して直列に接続されたシャント抵抗と、
前記シャント抵抗の一端に生じる第一電圧と、前記シャント抵抗の他端に生じる第二電圧とが入力され、前記第一電圧と前記第二電圧とを差動増幅して前記負荷に流れる負荷電流に相関した電圧を出力する差動増幅回路と、
基準電圧を生成する基準電圧源と、を有し、
前記差動増幅回路は、第一抵抗、第二抵抗、第三抵抗、第四抵抗および第一オペアンプを有し、
前記第一オペアンプは、反転入力端子、非反転入力端子およびマイナス電源端子を有し、
前記第一抵抗は、前記第一オペアンプの前記反転入力端子と前記シャント抵抗の前記他端との間に接続されており、
前記第二抵抗は、前記第一オペアンプの前記反転入力端子と前記第一オペアンプの出力端子との間に接続されており、
前記第三抵抗は、前記第一オペアンプの前記非反転入力端子と前記シャント抵抗の前記一端との間に接続されており、
前記第四抵抗は、前記第三抵抗と前記第一オペアンプの前記非反転入力端子とを接続する接続点と、前記基準電圧源との間に接続されており、
前記基準電圧源は前記基準電圧を前記第一オペアンプの前記マイナス電源端子に印加するように構成されている電流検出装置。 - 負荷に対して直列に接続されたシャント抵抗と、
前記シャント抵抗の一端に生じる第一電圧と、前記シャント抵抗の他端に生じる第二電圧とが入力され、前記第一電圧と前記第二電圧とを差動増幅して前記負荷に流れる負荷電流に相関した電圧を出力する差動増幅回路と、
基準電圧を生成する基準電圧源と、
前記差動増幅回路の後段に接続され、前記差動増幅回路から出力される電圧のレベルを変換する変換回路と、を有し、
前記差動増幅回路は、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧と前記基準電圧との和に相当する電圧を出力するように構成されており、
前記変換回路は、前記和に相当する電圧から前記基準電圧を低減することで、前記第一電圧と前記第二電圧とを差動増幅して得られる電圧であって、前記負荷に流れる負荷電流に比例した電圧を出力するように構成されており、
前記差動増幅回路は、第一抵抗、第二抵抗、第三抵抗、第四抵抗および第一オペアンプを有し、
前記第一オペアンプは、反転入力端子、非反転入力端子およびマイナス電源端子を有し、
前記第一抵抗は、前記第一オペアンプの前記反転入力端子と前記シャント抵抗の前記他端との間に接続されており、
前記第二抵抗は、前記第一オペアンプの前記反転入力端子と前記第一オペアンプの出力端子との間に接続されており、
前記第三抵抗は、前記第一オペアンプの前記非反転入力端子と前記シャント抵抗の前記一端との間に接続されており、
前記第四抵抗は、前記第三抵抗と前記第一オペアンプの前記非反転入力端子とを接続する接続点と、前記基準電圧源との間に接続されており、
前記基準電圧源は前記基準電圧を前記第一オペアンプの前記マイナス電源端子に印加するように構成されており、
前記変換回路は、第五抵抗、第六抵抗、第七抵抗、第八抵抗および第二オペアンプを有し、
前記第五抵抗は、前記基準電圧源と前記第二オペアンプの反転入力端子との間に接続されており、
前記第六抵抗は、前記第二オペアンプの前記反転入力端子と前記第二オペアンプの出力端子との間に接続されており、
前記第七抵抗は、前記第一オペアンプの前記出力端子と前記第二オペアンプの非反転入力端子との間に接続されており、
前記第八抵抗は、前記第二オペアンプの前記非反転入力端子と接地電位との間に接続されており、
前記第五抵抗の抵抗値、前記第六抵抗の抵抗値、前記第七抵抗の抵抗値、および前記第八抵抗の抵抗値は、前記差動増幅回路から出力される電圧から前記基準電圧が相殺されるように、設定されていることを特徴とする電流検出装置。 - 前記第一オペアンプの前記反転入力端子の耐圧は、前記第一電圧よりも低いことを特徴とする請求項2ないし7のいずれか一項に記載の電流検出装置。
- 前記第一オペアンプの前記マイナス電源端子に前記基準電圧源から前記基準電圧を印加することで、前記第一電圧が前記基準電圧によりオフセットされ、前記第一オペアンプの前記非反転入力端子に印加される電圧が前記非反転入力端子の耐圧以下となることを特徴とする請求項8に記載の電流検出装置。
- 前記第一オペアンプの前記非反転入力端子の耐圧は、前記第二電圧よりも低いことを特徴とする請求項2ないし9のいずれか一項に記載の電流検出装置。
- 前記第一オペアンプの前記マイナス電源端子に前記基準電圧源から前記基準電圧を印加することで、前記第二電圧が前記基準電圧によりオフセットされ、前記第一オペアンプの前記反転入力端子に印加される電圧が前記反転入力端子の耐圧以下となることを特徴とする請求項10に記載の電流検出装置。
- 負荷に電流を供給する電源回路と、
前記負荷に流れる電流を検出する、請求項1ないし11のいずれか一項に記載の電流検出装置と、を有することを特徴とする電源装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020009445A JP2021117056A (ja) | 2020-01-23 | 2020-01-23 | 電流検出装置および電源装置 |
US17/155,255 US11415603B2 (en) | 2020-01-23 | 2021-01-22 | Circuit for detecting current flowing to load, using shunt resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020009445A JP2021117056A (ja) | 2020-01-23 | 2020-01-23 | 電流検出装置および電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021117056A true JP2021117056A (ja) | 2021-08-10 |
Family
ID=76969936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020009445A Pending JP2021117056A (ja) | 2020-01-23 | 2020-01-23 | 電流検出装置および電源装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11415603B2 (ja) |
JP (1) | JP2021117056A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20240146265A1 (en) * | 2022-10-31 | 2024-05-02 | Texas Instruments Incorporated | Methods and apparatus to improve difference amplifiers |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3393203B2 (ja) | 1999-09-13 | 2003-04-07 | 株式会社ホンダエレシス | 電流検出回路の検査方法 |
US7570114B2 (en) * | 2007-07-24 | 2009-08-04 | Analog Devices, Inc. | Common mode rejection calibration method for difference amplifiers |
US20110089931A1 (en) * | 2009-10-19 | 2011-04-21 | Nemic-Lambda Ltd. | Temperature-compensated shunt current measurement |
WO2012005042A1 (ja) * | 2010-07-07 | 2012-01-12 | アルプス・グリーンデバイス株式会社 | 電流センサ |
JP6112835B2 (ja) * | 2012-11-26 | 2017-04-12 | キヤノン株式会社 | 振動型アクチュエータの駆動装置及び駆動制御方法 |
US9983233B2 (en) * | 2014-02-06 | 2018-05-29 | Texas Instruments Incorporated | Current sensor |
JP7368959B2 (ja) | 2019-07-04 | 2023-10-25 | キヤノン株式会社 | 電源装置および電子機器 |
JP2021035124A (ja) | 2019-08-21 | 2021-03-01 | キヤノン株式会社 | 電源装置、画像形成装置および制御方法 |
-
2020
- 2020-01-23 JP JP2020009445A patent/JP2021117056A/ja active Pending
-
2021
- 2021-01-22 US US17/155,255 patent/US11415603B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11415603B2 (en) | 2022-08-16 |
US20210231708A1 (en) | 2021-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5903072B2 (ja) | 高圧電源システム及び画像形成装置 | |
US10036974B2 (en) | Image forming apparatus, image forming method, and recording medium | |
JP2021117056A (ja) | 電流検出装置および電源装置 | |
KR0174700B1 (ko) | 전사전압 조정장치 | |
JPS6253779B2 (ja) | ||
CN110770590B (zh) | 射频功率检测器和功率放大器电路 | |
US20050111869A1 (en) | Charge voltage control circuit and image forming apparatus | |
US10747158B2 (en) | Distinction of causes of errors in image forming apparatus | |
US9342030B1 (en) | Power supply apparatus for superimposing direct current voltage on alternating current voltage and outputting resulting voltage | |
SE422506B (sv) | Spenningsmetanordning for hogspenningar | |
JP2018087719A (ja) | 電圧検知装置、電力検知装置及び画像形成装置 | |
JP2017041842A (ja) | 電流検出回路 | |
JP2019012232A (ja) | 画像形成装置 | |
JP6671879B2 (ja) | 高圧電源装置及び画像形成装置 | |
TW310387B (ja) | ||
JP4480682B2 (ja) | 高圧発生回路 | |
JP6765906B2 (ja) | 高圧発生装置及び画像形成装置 | |
JP2007133038A (ja) | 画像形成装置とその制御方法、及びカートリッジ、カートリッジに搭載される記憶装置 | |
JP6652465B2 (ja) | 光検出装置及び画像形成装置 | |
WO2013129214A1 (ja) | 磁気検出装置 | |
US10031436B2 (en) | High voltage generation apparatus and image forming apparatus | |
JP5839387B2 (ja) | 磁界検出装置 | |
JP2608279B2 (ja) | 帯電器 | |
JPH0622849Y2 (ja) | 複写機における帯電器のコロナ放電電流モニタ回路 | |
JPS5932216Y2 (ja) | 直流高電圧発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |