以下、添付した図面を参照して、本発明の実施の形態に係るパワーサイクル試験等のパワー半導体試験装置及びパワー半導体素子の試験方法を説明する。
明細書で記載する実施形態では、パワー半導体素子のうち、IGBTを例にとって説明する。本発明はIGBTに限定されるものではなく、SiC、MOSFET、JFET、トランジスタ等の各種のパワー半導体素子に適用することができる。
本発明はトランジスタだけに適用されるものではなく、ダイオード等の2端子素子にも本発明は適用できる。また、サイリスタ、トライアック等の他のパワー半導体素子にも適用できる。
本発明はパワー半導体素子に限定されるものではなく、低電力用の半導体素子、小信号制御用の半導体素子にも本発明は適用できることは言うまでもない。
本発明は素子あるいは部品に電流あるいは電圧等を印加して試験を行うものである。したがって、試験対象はパワー半導体素子に限定されるものではない。たとえば、電力用抵抗素子、サーミスタ、ポジスタ、ZNR、ホトトランジスタ、ホトダイオード、ショットキーダイオード、高速ダイオード、スピーカー、モーター、メカニカルリレー等にも適用できることは言うまでもない。
発明を実施するための形態を説明するための各図面において、同一の機能を有する要素には同一の符号を付し、説明を省略する場合がある。また、本明細書に記載する実施例は、それぞれの実施例と組み合わせることができる。
図1は試験をする半導体素子117の説明図及び等価回路図である。図1(a)は、一例としての試験をする半導体素子117を裏面から見た状態を模式的に図示した説明図である。図1(b)は半導体素子の等価回路図である。
図1(a)において、半導体素子等の形状として、SOP (Small Outline Package) が例示される。SOPの裏面に、電極端子226a、電極端子226bが形成されている。SOPでは信号端子227がパッケージの裏面(電極端子226が形成されている面)と側面部に形成または配置されている。
半導体素子117としてトランジスタを例示している。トランジスタ117は大電流を印加するP端子(トランジスタ117のコレクタ端子)と大電流を印加するN端子(トランジスタ117のエミッタ端子)を有する。
電極端子226上には、めっき膜524(図示せず)が形成される。めっき膜524は、Ni−P膜として説明するが、他に、NiあるいはNi−Bで薄膜を形成してもよい。めっき膜524(図示せず)は電極パターンと密着良く接合できる材料であれば、いずれの材料物であってもよい。ニッケル(Ni)以外に、たとえば、錫、銀、金、銅、鉛、亜鉛、あるいはこれらの合金等が例示される。
めっき膜524(図示せず)の膜厚は、1μm以上20μm以下の膜厚とすることが好ましい。特に、2μm以上6μm以下の膜厚にすることが好ましい。めっき膜524上には、金めっき膜525(図示せず)を形成することが好ましい。
電極端子226上に形成するめっき524膜は、端子227上に形成するめっき膜524よりのも厚くする。または、電極端子226上にめっき膜524を形成し、端子227上はめっき膜524を形成しない。または、信号端子227上に形成するめっき524膜は、電極端子226上に形成するめっき膜524よりも薄くする。
めっき膜524(図示せず)の膜厚と金めっき膜525(図示せず)を加算した膜厚は、1μm以上10μm以下の膜厚にすることが好ましい。特に、2μm以上6μm以下の膜厚にすることが好ましい。
めっき膜524上には、金めっき525(図示せず)を形成することが好ましい。めっき膜524を電極端子226または信号端子227部に形成しない場合は、金めっき膜525を電極端子226または信号端子227部上に形成することが好ましい。
金めっき膜525(図示せず)の膜厚は0.01μm以上とする。金めっき膜525(図示せず)はめっき膜524の表面の酸化あるいは汚染を防止あるいは抑制する機能を有する。
図2は、図1における半導体素子117の断面図である。図2(b)は、図2(a)のAA’線における断面図である。図2(c)は、図2(a)のBB’線における断面図である。半導体素子117のパッケージの表面には電極端子226が配置され、半導体素子117のパッケージの側面には信号線端子が配置される。
図3は、半導体素子117の電極端子226と接続部507の接続状態、及び信号端子227とコネクタ202の接続ピン502との接続状態を示す説明図である。
電極端子226aと接続部507aとが接続配線503で電気的に接続されている。電極端子226bと接続部507bとが接続配線503で電気的に接続されている。コネクタ202内には、8本の接続ピン502が配置されている。
接続ピン502aと半導体素子117の信号端子227dとが信号配線で電気的に接続されている。接続ピン502bと半導体素子117の信号端子227cとが信号配線508で電気的に接続されている。接続ピン502cと半導体素子117の信号端子227bとが信号配線508で電気的に接続されている。接続ピン502dと半導体素子117の信号端子227aとが信号配線508で電気的に接続されている。接続ピン502eと半導体素子117の信号端子227hとが信号配線508で電気的に接続されている。接続ピン502fと半導体素子117の信号端子227fとが信号配線508で電気的に接続されている。接続ピン502gと半導体素子117の信号端子227gとが信号配線508で電気的に接続されている。接続ピン502hと半導体素子117の信号端子227eとが信号配線508で電気的に接続されている。
図4は試験をする半導体素子117の説明図及び等価回路図である。図4(a)は半導体素子117を裏面から見た状態を模式的に図示した説明図である。図4(b)は半導体素子の等価回路図である。
図4(a)において、半導体素子等の形状として、QFN(Quad Flat No leaded package)が例示される。QFNの裏面に、電極端子226a、電極端子226bが形成されている。QFNでは信号端子227がパッケージの裏面(電極端子226が形成されている面)に形成または配置されている。
半導体素子117としてトランジスタを例示している。トランジスタ117は大電流を印加するP端子(トランジスタ117のコレクタ端子)と大電流を印加するN端子(トランジスタ117のエミッタ端子)を有する。
電極端子226上には、めっき膜524(図示せず)が形成される。めっき膜524は、Ni−P膜として説明するが、他に、NiあるいはNi−Bで薄膜を形成してもよい。めっき膜524(図示せず)は電極パターンと密着良く接合できる材料であれば、いずれの材料物であってもよい。ニッケル(Ni)以外に、たとえば、錫、銀、金、銅、鉛、亜鉛、あるいはこれらの合金等が例示される。
めっき膜524(図示せず)の膜厚は、1μm以上20μm以下の膜厚が好ましい。特に、2μm以上6μm以下の膜厚にすることが好ましい。めっき膜524上には、金めっき膜525(図示せず)を形成することが好ましい。
電極端子226上に形成するめっき524膜は、信号端子227上に形成するめっき膜524よりのも厚くする。または、電極端子226上にめっき膜524を形成し、信号端子227上はめっき膜524を形成しない。または、信号端子227上に形成するめっき524膜は、電極端子226上に形成するめっき膜524よりも薄くする。
めっき膜524(図示せず)の膜厚と金めっき膜525(図示せず)を加算した膜厚は、1μm以上10μm以下の膜厚が好ましい。特に、2μm以上6μm以下の膜厚にすることが好ましい。
なお、SOP、QFNのいずれかのパッケージ形状において、電極端子226部を信号端子227部よりも高くする(厚みを厚く)ことも好ましい。電極端子226部を信号端子227部よりも10μ〜0.5mm程度、高くすることが例示される。
図1等のSOPの場合と同様に、めっき膜524上には、金めっき525(図示せず)を形成することが好ましい。めっき膜524を電極端子226または信号端子227部に形成しない場合は、金めっき膜525を電極端子226または信号端子227部上に形成することが好ましい。
また、図1のSOPと同様に、金めっき膜525(図示せず)の膜厚は0.01μm以上とする。金めっき膜525(図示せず)はめっき膜524の表面の酸化あるいは汚染を防止あるいは抑制する機能を有する。
図5は、図4における半導体素子117の断面図である。図4(b)は、図4(a)のAA’線における断面図である。図4(c)は、図4(a)のBB’線における断面図である。半導体素子117のパッケージの表面には電極端子226が配置され、半導体素子117のパッケージの側面には信号線端子が配置される。
図4の例では、図4(b)に図示するように、QFN内に2個のトランジスタ117(トランジスタ117m、トランジスタ117s)が配置または形成されている。図4(a)に図示するように、QFNの裏面には、トランジスタ117sのP端子の電極端子226a、トランジスタ117sのP端子の電極端子226a、トランジスタ117mのO端子の電極端子226c、トランジスタ117mのN端子の電極端子226bが形成または配置されている。
トランジスタ117mには、コレクタ端子cm、ゲート端子gm、エミッタ端子emが配置されている。トランジスタ117sには、コレクタ端子cs、ゲート端子gs、エミッタ端子esが配置されている。
図4の例での半導体素子(トランジスタ)117sは、温度測定用のダイオードDsが形成されている。ダイオードDsは、トランジスタ117と同一プロセスで形成される。ダイオードDsは、トランジスタ117sの温度情報Tjを測定するために使用する。ダイオードDsは、アノード端子as及びカソード端子ksに接続されている。アノード端子asは信号端子227a、カソード端子kmは信号端子227bである。
半導体素子(トランジスタ)117mは、温度測定用のダイオードDmが形成されている。ダイオードDmは、トランジスタ117と同一プロセスで形成される。ダイオードDmは、トランジスタ117mの温度情報Tjを測定するために使用する。ダイオードDmは、アノード端子am及びカソード端子kmに接続されている。アノード端子amは信号端子227e、カソード端子kmは信号端子227gである。
トランジスタ117mには、コレクタ端子cm、ゲート端子gm、エミッタ端子emが配置されている。ゲート端子gmには、トランジスタ117をオンオフさせる信号Vgsを印加する。アノード端子am、カソード端子kmには定電流回路118からダイオードDmに定電流Icmを流す。
トランジスタ117sには、コレクタ端子cs、ゲート端子gs、エミッタ端子esが配置されている。ゲート端子gsは、エミッタ端子esと短絡され、ダイオード接続状態にして半導体素子の試験が実施される。
図5は、図4における半導体素子117の断面図である。図5(b)は、図4(a)のAA’線における断面図である。図5(c)は、図4(a)のBB’線における断面図である。半導体素子117のパッケージの表面には電極端子226が配置され、半導体素子117のパッケージの側面には信号線端子が配置される。
図6は、半導体素子117の電極端子226と接続部507の接続状態、及び信号端子227とコネクタ202の接続ピン502との接続状態を示す説明図である。
電極端子226aと接続部507aとが接続配線503で電気的に接続されている。電極端子226bと接続部507bとが接続配線503で電気的に接続されている。電極端子226cと接続部507cとが接続配線503で電気的に接続されている。
コネクタ202内には、8本の接続ピン502が配置され、接続ピン502aと半導体素子117の信号端子227dとが信号配線で電気的に接続されている。接続ピン502bと半導体素子117の信号端子227cとが信号配線508で電気的に接続されている。接続ピン502cと半導体素子117の信号端子227bとが信号配線508で電気的に接続されている。接続ピン502dと半導体素子117の信号端子227aとが信号配線508で電気的に接続されている。接続ピン502eと半導体素子117の信号端子227hとが信号配線508で電気的に接続されている。接続ピン502fと半導体素子117の信号端子227fとが信号配線508で電気的に接続されている。接続ピン502gと半導体素子117の信号端子227gとが信号配線508で電気的に接続されている。接続ピン502hと半導体素子117の信号端子227eとが信号配線508で電気的に接続されている。
なお、本発明の実施例において、半導体素子等の形状として、SOP、QFNを例示して説明するがこれに限定するものではない。異方性導電ゴム504などの略平面上の接続部を用いて、電極端子226、信号端子227と、接続基板514の電極バターン505、電極パターン506と接続できるものであれば、いずれの形状であってもよい。たとえば、BGA(Ball Grid Array)、COG(Chip On Glass)、フリップチップボンディングIC、ピン グリッド アレイ(Pin grid array)等であっても良いことは言うまでもない。
なお、異方性導電ゴム504は、異方性導電ペースト、異方性導電接着剤、導電ペースト、異方性導電フィルム(anisotropic conductive film)、導電性接合材の置き換えても良い。以上の事項は、他の実施例のも適用できることは言うまでもない。
P端子は電極端子226aと接続されている。N端子は電極端子226bと接続されている。電極端子226は、SOP、QFNの裏面に平面状に形成されている。電極端子226の表面は必要に応じてニッケル(Ni)めっき膜が形成される。
電極端子226は、接続基板514の電極パターン505と異方向性導電ゴム504を介して、電気的に接続される。
図1の例での半導体素子(トランジスタ)117は、温度測定用のダイオードDmが形成されている。ダイオードDmは、トランジスタ117と同一プロセスで形成される。ダイオードDmは、トランジスタ117の温度情報Tjを測定するために使用する。
ダイオードDmは、アノード端子am及びカソード端子kmに接続されている。アノード端子amは信号端子227e、カソード端子kmは信号端子227gである。
また、トランジスタ117のコレクタ端子cmは信号端子227dと接続され、トランジスタ117のエミッタ端子emは信号端子227hと接続されている。トランジスタ117のゲート端子gmは信号端子227fと接続されている。信号端子227はSOPの側面に形成または配置されている。また、SOPの裏面には、接続基板514の電極パターン506と電気的接続できるように構成されている。
図1の例ではSOPの側面に、図4の例ではQFNの裏面に、8つの信号端子227が配置されている。信号端子227は接続基板514の電極パターン506と異方性導電ゴム504を介して電気的に接続される。信号端子227と電極端子226と接続基板514の電極パターン505、電極パターン506は、1枚の異方性導電ゴム504で同時に電気的に接続される。もしくは、信号端子227と電極パターン506のみが異方性導電ゴム504を介して電気的に接続される。
異方性導電ゴム504は、シリコーンゴムに金めっき金属ワイヤーを狭ピッチに配列した低荷重圧縮タイプが例示される。金属ワイヤーの線径は、0.02mm以上0.04mm以下が例示される。厚みは、0.2mm以上2mm以下が例示される。金属ワイヤーは、金または金合金で形成してもよい。
金めっき金属ワイヤーは、非磁性タイプが望ましい。非磁性タイプとすることにより、試験する半導体素子117を高周波対応で試験、評価が可能になる。
シリコーンゴム等のシートに配列する金属ワイヤーは、厚み方向に平行(シートの平面に対して垂直方向)に配置する構成が例示される。中でも、金属ワイヤーシートの平面に垂直な軸に対して、金属ワイヤーを10°(DEG.)から35°(DEG.)傾けた配置とすることが好ましい。
金属ワイヤーを垂直軸に対して傾けることにより、シートが厚み方向に柔軟性が良好になる。また、電極パターン505と電極端子226、電極パターン506と信号端子227に金属ワイヤーが斜め方向に突き刺さる状態となり、電気的接触(電気的接続)が良好となる。低接触荷重にて高精度なコンタクト性を実現できる。また、メンテナンスサイクルの改善が計れ、繰り返し長期間の間で使用できる。
なお、シリコーンゴムの他、ブチルゴム、エチレンプロピレンゴム、エチレン酢酸ビニル共重合体材料、エピクロロヒドリンゴム、アクリルゴム等も使用することができる。
異方性導電ゴム504は、異方性導電ゴムに限定されるものではない。たとえば、異方性導電フィルム(ACF)、異方導電性接着剤等に置き換えることができる。本明細書では説明を容易にするため、504は異方性導電ゴム504として説明をする。
異方性導電フィルムは熱硬化性樹脂あるいは熱可塑性樹脂に微細な金属粒子を混ぜ合わせたものを、膜状に成型した導電性フィルムである。本半導体装置では、試験する半導体素子117は脱着可能なようにすることが好ましいため、熱可塑性樹脂のACFを使用することが好ましい。
導電性粒子の構造は、主に内側からニッケル層、金めっき層、最も外側に絶縁層を重ねた直径3〜5μmの球体である。電極部分と部品の電極部分の間にACFを挟み、ヒーターなどで熱圧着する。
異方導電性接着剤は、一括して相対する電極を電気的に 接続、固定化することができる。また、ハンダ付けでは接合できない材質や、ハンダ付け時の高温に耐えられない材料にも使用できる。異方導電性接着剤の材料は、電極間を固定するための接着剤(バインダー)とこのバインダー中に、均一に分散された導電粒子から構成されている。
バインダー成分として接着力はもちろん、隣の電極と導通しない絶縁性を保持し、各信頼性を有する材料でなければならない。これらの基本特性を満足すれば、仕様により合成ゴム、熱可塑性樹脂、熱硬化性樹脂などあらゆる樹脂がバインダーとして可能である。
この導電材料には、金属(ニッケルやニッケルに金コートした複合材)、プラスチックやレジンのコアに金属めっきしたもの、あるいは、それらの上に熱や圧力などによって破壊する絶縁皮膜を有した材料等が例示される。
また、形状は、球形に近いものが選択され、その粒子径には各仕様、特に電極間の距離などから数μmから数十μmまでの粒径の材料が選択される。
トランジスタ117には、コレクタ端子cm、ゲート端子gm、エミッタ端子emが配置されている。ゲート端子gmには、トランジスタ117をオンオフさせる信号Vgsを印加する。アノード端子am、カソード端子kmには定電流回路118からダイオードDmに定電流Icmを流す。
図7は他の例における試験をする半導体素子117の説明図及び等価回路図である。図7(a)は半導体素子117を裏面から見た状態を模式的に図示した説明図である。図7(b)は半導体素子の等価回路図である。図7においてはSOPのパッケージを例示している。
半導体素子117としてトランジスタを例示している。なお、他の例でも同様であるが、半導体素子117としてトランジスタに限定されるものではない。
たとえば、図55の半導体素子、電力用抵抗、ポジスタ、サーミスタなど多種多様なデバイスが適応できる。また、抵抗素子とトランジスタなどの複数の素子が1つのSOP、QFN内に形成されたものなども適応できることは言うまでもない。
図7(b)において、トランジスタ117は大電流を印加するP端子(トランジスタ117のコレクタ端子)と大電流を印加するN端子(トランジスタ117のエミッタ端子)を有する。トランジスタQmのエミッタ端子emとトランジスタQmのコレクタ端子cm間にダイオードDmが形成または配置されている。ダイオードDmのカソード端子はトランジスタQmのコレクタ端子cmに接続され、ダイオードDmのアノード端子はトランジスタQmのエミッタ端子emに接続されている。
図7(a)において、SOPの裏面に、電極端子226a、電極端子226bが形成されている。P端子は電極端子226aと接続されている。N端子は電極端子226bと接続されている。電極端子226は、SOPの裏面に平面状に形成されている。電極端子226の表面は必要に応じてニッケル(Ni)めっき膜が形成される。また、電極端子226の表面は酸化防止のため、金めっきが形成される。
電極端子226は、接続基板514の電極パターン505と異方向性導電ゴム504を介して、電気的に接続される。
図7の例での半導体素子(トランジスタ)117は、温度測定用のダイオードDmが形成されている。ダイオードDmは、トランジスタ117と同一プロセスで形成される。ダイオードDmは、トランジスタ117の温度情報Tjを測定するために使用する。
なお、ダイオードDmは、トランジスタの寄生ダイオードを使用してもよい。寄生ダイオードDmを使用して温度情報Tj等を得ることは、本発明の他の実施例においても適用できることは言うまでもない。
トランジスタ117のコレクタ端子cmは信号端子227dと接続され、トランジスタ117のエミッタ端子emは信号端子227hと接続されている。トランジスタ117のゲート端子gmは信号端子227fと接続されている。信号端子227はQFNの側面に形成または配置されている。また、信号端子227は、QFNの裏面に接続基板514の電極パターン506と電気的接続できるように構成されている。
図7の例も他の例と同様に、SOPの側面及び裏面に電極パターン506と接続が取れるように、8つの信号端子227が配置されている。信号端子227は接続基板514の電極パターン506と異方性導電ゴム504を介して電気的に接続される。信号端子227と電極端子226と接続基板514の電極パターン505、電極パターン506は、1枚の異方性導電ゴム504等で同時に電気的に接続される。
なお、信号端子227と電極端子226と接続基板514の電極パターン505、電極パターン506は、1枚の異方性導電ゴム504等で同時に電気的に接続することに限定されるものではない。信号端子227と接続基板514の電極パターン506とを接続する異方性導電ゴム504等と、電極端子226とを接続基板514の電極パターン505とを接続する異方性導電ゴム504等と別個の異方性導電ゴム504としても良いことは言うまでもない。
以上の事項は他の本発明の実施例においても同様である。
トランジスタ117には、コレクタ端子cm、ゲート端子gm、エミッタ端子emが配置されている。ゲート端子gmには、トランジスタ117をオンオフさせる信号Vgsを印加する。エミッタ端子em、コレクタ端子cmには、外部に設けられた定電流回路118からダイオードDmに定電流Icmを流すことができるように構成されている。
図8は他の例における試験をする半導体素子117の説明図及び等価回路図である。図8の例は、図7(b)の半導体素子117を1つのQFN内に2個、配置または形成して構成である。以上のように、半導体素子117は、1つのQFN等のパッケージ内に2個以上を配置または形成しても良いことは言うまでもない。
QFN内に複数の半導体素子117を配置し、半導体素子117の個数に適応してQFN等に信号端子227、電極端子226を形成または配置する。
図8(a)は半導体素子117を裏面から見た状態を模式的に図示した説明図である。図8(b)は半導体素子の等価回路図である。
図8の例では、図8(b)に図示するように、QFN内に図7(b)で説明したトランジスタ117が2個(トランジスタ117m、トランジスタ117s)が配置または形成されている。
図8(a)に図示するように、QFNの裏面には、トランジスタ117sのP端子の電極端子226a、トランジスタ117sのP端子の電極端子226a、トランジスタ117mのO端子の電極端子226c、トランジスタ117mのN端子の電極端子226bが形成または配置されている。
ダイオードDsはトランジスタ117sのエミッタ端子esとコレクタ端子cs間に接続されている。ダイオードDmはトランジスタ117mのエミッタ端子emとコレクタ端子cm間に接続されている。
トランジスタ117mには、コレクタ端子cm、ゲート端子gm、エミッタ端子emが配置されている。トランジスタ117sには、コレクタ端子cs、ゲート端子gs、エミッタ端子esが配置されている。
図8の例での半導体素子(トランジスタ)117sは、温度測定用のダイオードDsが形成されている。半導体素子(トランジスタ)117mは、温度測定用のダイオードDmが形成されている。
ダイオードDs、ダイオードDmは、トランジスタ117と同一プロセスで形成される。ダイオードDsは、トランジスタ117sの温度情報Tjを測定するために使用する。ダイオードDmは、トランジスタ117mの温度情報Tjを測定するために使用する。本発明は、トランジスタ117sとトランジスタ117mの試験を行う一方のダイオードD(ダイオードDmまたはダイオードDs)を使用してトランジスタ117(トランジスタ117mまたはトランジスタ117s)の温度情報Tjを取得する。
トランジスタ117mには、コレクタ端子cm、ゲート端子gm、エミッタ端子emが配置されている。ゲート端子gmには、トランジスタ117をオンオフさせる信号Vgsを印加する。トランジスタ117sには、コレクタ端子cs、ゲート端子gs、エミッタ端子esが配置されている。
トランジスタ117mを試験する場合は、ゲート端子gsは、エミッタ端子esと短絡され、トランジスタ117sをダイオード接続状態にしてトランジスタ117mの試験が実施される。トランジスタ117sを試験する場合は、ゲート端子gmは、エミッタ端子emと短絡され、トランジスタ117mをダイオード接続状態にしてトランジスタ117sの試験が実施される。トランジスタ117mとトランジスタ117sの両方をトランジスタ動作状態にして、両方のトランジスタ(トランジスタ117m、トランジスタ117s)を同時に試験しても良いことは言うまでもない。以上の事項は本発明の他の実施例においても同様である。
図9は、本発明の半導体試験装置におけるサンプル配置プレート511の平面図及び説明図である。
サンプル配置プレート511のサンプル穴512に試験を行う半導体素子117等が配置される。なお、本明細書では、半導体素子117として、主としてSOP形状のパッケージ、QFN形状のパッケージを例示して説明する。
サンプル配置プレート511の厚みは、試験を行う半導体素子117の厚みよりも薄いプレート厚である。サンプル配置プレートは、絶縁性を有する材料で構成されている。
図9において、サンプル配置プレート511の4隅には固定穴510が形成されている。固定穴510は貫通穴である。サンプル配置プレート511には、2つの位置決め穴509が形成されている。位置決め穴509は貫通穴である。
図10は接続基板514の平面図及び説明図である。図10(a)に図示するように、接続基板514の4隅には固定穴510が形成されている。固定穴510は貫通穴である。サンプル配置プレート511には、2つの位置決め穴509が形成されている。位置決め穴509は貫通穴である。
接続基板514の耐熱基板の材質として、ガラスエポキシ材、セラミック材、フェノール樹脂材、絶縁されたアルミニウム材、ポリイミドフィルム、PET材が例示される。
接続基板514には、試験する半導体素子117の電極端子226に対応した電極パターン505、半導体素子117の信号端子227に対応した電極パターン506が形成されている。
接続基板514には、コネクタ202が実装され、コネクタ202の接続ピン502を介して半導体素子117の端子に制御信号が印加される。
接続基板514には、接続部507が形成または配置される。接続部507の基本的な材質は、厚みのある銅であり、表面がニッケル(Ni)めっきが施されている。接続部507の銅の他、銀、銅合金、銀合金、金合金も使用することができる。
図10(b)は、図10(a)のCC’線における接続基板514の断面図である。耐熱基板526には、電極パターン505、電極パターン506、信号配線508(図示せず)、接続配線503(図示せず)が形成されている。また、電極パターン505、電極パターン506間に耐熱レジスト523を形成している。二液性アルカリ現像型ソルダーレジストが例示され、たとえば、山下マテリアル株式会社の耐熱・放熱レジストHRS−2−6シリーズなどが例示される。
電極パターン505、電極パターン506の材料は銅が例示される。電極パターン505及び電極パターン506の表面にはめっき膜524が形成されている。
めっき膜524は、Ni−Pめっきによる薄膜(Ni−P膜)が例示され、Ni−P膜の表面には金めっき膜525が形成されている。
めっき膜524は、Ni−P膜として説明するが、他に、NiあるいはNi−Bで薄膜を形成してもよい。めっき膜524は電極パターンと密着良く接合できる材料であれば、いずれの材料物であってもよい。ニッケル(Ni)以外に、たとえば、錫、銀、金、銅、鉛、亜鉛、あるいはこれらの合金等が例示される。
めっき膜524の膜厚は、1μm以上10μm以下の膜厚が好ましい。特に、2μm以上6μm以下の膜厚にすることが好ましい。
金めっき膜525の膜厚は0.01μm以上とする。金めっき膜525はめっき膜524の表面の酸化あるいは汚染を防止あるいは抑制する機能を有する。
めっき膜524の膜厚と金めっき膜525を加算した膜厚は、1μm以上10μm以下の膜厚が好ましい。特に、2μm以上6μm以下の膜厚にすることが好ましい。
また、耐熱レジスト523の平面より、めっき膜524の膜厚と金めっき膜525を加算した膜厚が、1μm以上10μm以下の膜厚で凸部として形成することが好ましい。特に、2μm以上6μm以下の膜厚で凸部として形成することが好ましい。
電極パターン505上、電極パターン506上にめっき膜524等を形成することにより、耐熱レジスト523膜よりも電極パターン505等が突き出た凸状構造となる。したがって、異方性導電ゴム504が凸状となった電極パターン505等で変形される。異方性導電ゴム504の変形により、電極端子226と電極パターン505、信号端子227と電極パターン506が良好に電気的に接続される。
電極パターン505には、数100アンペア(A)以上の大きな電流が流れるため、電極面積は大きく形成されている。電極パターン506は、トランジスタ117の制御信号が印加される端子として使用される場合が多い。したがって、大きな電流が流れることは少ないため、電極パターン506は比較的面積は小さい。
複数の電極パターン506を共通にして(複数の電極パターン506を電気的に連結して)大きな電流を印加することができる。この場合は、同一の信号を印加する信号端子227は複数個を形成または配置する。
図10(b)では、電極パターン505上、電極パターン506上には同一膜厚のめっき524が形成または配置されている。また、めっき膜524上には金めっき膜525が形成されている。
図10(c)では、電極パターン505上には、電極パターン506上よりも厚い膜厚のめっき524が形成または配置されている。つまり、めっき膜524bはめっき膜524aよりの厚くめっき膜524が形成されている。また、めっき膜524上には同一膜厚の金めっき膜525が形成されている。
図10(c)の実施例では、異方性導電ゴム504は、信号端子227と電極パターン506間に挟持させて電気的に接続させる。電極端子226と電極パターン505間は、直接に、密着させて電気的に接続させる。
図10は、めっき膜524の膜厚を異ならせて、電極パターン505部を電極パターン506部よりも凸部に構成した実施例であった。めっき膜525の膜厚を異ならせる他、電極パターン505と電極パターン506の厚みを変化させて、電極パターン505を電極パターン506よりも凸部に構成あるいは形成しても良いことは言うまでもない。
図10は、接続基板514の厚みは均一(フラット、平坦)である実施例である。図57は接続基板514の厚みを異ならせた実施例である。
図57(b)は図57(a)のCC’線での断面図である。図57において、接続基板514には、配置凹部239が形成されている。
配置凹部239は一例として、接続基板514の耐熱レジスト523を削ることにより形成さている。その他、耐熱レジスト523を形成する際、成形金型で配置凹部239を形成する。
配置凹部239に電極パターン506が形成されている。また、図57(b)に図示するように電極パターン506の厚みは、電極パターン505の厚みよりも薄く形成されている。
電極パターン505、電極パターン506上にはめっき膜524が形成され、めっき膜524上には金めっき525が形成されている。図57(b)において、めっき膜525bとめっき膜525aと同一膜厚のように図示しているが、図10に示すように、めっき膜525bの膜厚とめっき膜525aの膜厚とを異ならせても良いことは言うまでもない。
他の点は、本発明の他の実施例と同様あるいは類似であるので説明を省略する。
図57(c)は、図57(a)、図57(b)において、電極パターン505、電極パターン506部に、SOP117またはQFN117などの半導体素子117を取り付けた状態を示す説明図である。
配置凹部239には、異方性導電ゴム504aが挿入または配置される。信号端子227と電極パターン506間には異方性導電ゴム504aが挟持される。電極端子226と電極パターン505は直接に電気的接続が取られる。
図11で説明するように、異方性導電ゴム504aは押圧により、導電線230により信号端子227と電極パターン506とが電気的接続が取られる。図13では、異方性導電ゴム504aの周辺部に配置凹部239が形成される。
図57の実施例では、配置凹部239が形成されているため、異方性導電ゴム504aに厚みが存在していても、配置凹部239内に異方性導電ゴム504a内に格納され、電極パターン505と電極端子226が密接し、密接により良好な電気的接続が実現できる。
図11(a)は、SOP、QFNの電極端子226と電極パターン505、SOP、QFNの信号端子227と電極パターン506とを、異方性導電ゴム504を介して位置合わせした時の説明図である。
図11の実施例では、1つの異方性導電ゴム504で、電極端子226と電極パターン505、信号端子226と電極パターン506とを同時に電気的に接続することができる。
なお、第1の異方性導電ゴム504で、電極端子226と電極パターン505とを電気的に接続し、第2の異方性導電ゴム504で、信号端子226と電極パターン506とを電気的に接続するように構成してもよい。
電極端子226aの形成面積よりも電極パターン505aの形成面積が広く形成されている。 電極端子226bの形成面積よりも電極パターン505bの形成面積が広く形成されている。電極端子226cの形成面積よりも電極パターン505cの形成面積が広く形成されている。
以上のように、電極パターン505の電極面積を電極端子226の形成面積よりもおおきくすることにより、位置合わせが容易になり、異方性導電ゴム504での接続も容易になる。
信号端子227aの形成面積よりも電極パターン506aの形成面積が広く形成されている。信号端子227bの形成面積よりも電極パターン506bの形成面積が広く形成されている。信号端子227cの形成面積よりも電極パターン506cの形成面積が広く形成されている。信号端子227dの形成面積よりも電極パターン506dの形成面積が広く形成されている。信号端子227eの形成面積よりも電極パターン506eの形成面積が広く形成されている。信号端子227fの形成面積よりも電極パターン506fの形成面積が広く形成されている。信号端子227gの形成面積よりも電極パターン506gの形成面積が広く形成されている。信号端子227hの形成面積よりも電極パターン506hの形成面積が広く形成されている。
以上のように、電極パターン506の電極面積を信号端子227の形成面積よりもおおきくすることにより、位置合わせが容易になり、異方性導電ゴム504での接続も容易になる。
試験をする半導体素子117としてのSOP、QFNは、電極端子226、信号端子227を上方に向けて、サンプル配置プレート511内のサンプル穴512に配置される。電極端子226、信号端子227上に異方性導電ゴム504が配置される。異方性導電ゴム504上に接続基板514が配置される。
異方性導電ゴム504のショア硬度は、30以上100以下のものを使用することが好ましい。ショア硬度が30未満だと押圧により変形し、ショア硬度が100より大きいと押圧による変形が小さく、電気的接続が悪くなる。
接続基板514とサンプル配置プレート511とは、位置決め穴509内に挿入された位置決め支柱518により位置決めされることにより、電極端子226と電極パターン505、信号端子227と電極パターン506が位置合わせされる。
接続基板514側から下方向に押圧することにより、異方性導電ゴム504が変形し、異方性導電ゴム504を介して、電極端子226と電極パターン505、信号端子227と電極パターン506が電気的に接続される。
図11(b)、図11(c)は、導電線230の方向を模式的に図示している。
異方性導電ゴム504は、シリコーンゴムに導電線230として金めっき金属ワイヤーを狭ピッチに配列されている。金属ワイヤーの線径は、0.02mm以上0.04mm以下であり、シリコーンゴムの厚みは0.2mm以上2mm以下である。シリコーンゴムは押圧により、10μm以下の厚みとなる。
導電線230の配置ピッチは、0.05mm以上0.4mm以下が例示される。シリコーンゴム等のシートに配列する金属ワイヤーは、金属ワイヤーシートの平面に垂直な軸に対して、金属ワイヤーを10°(DEG.)から35°(DEG.)傾けた配置とすることが好ましい。
図11(b)では、紙面に対して、上下方向に導電線230が配置された状態を模式的に図示している。図11(c)は異方性導電ゴム504の断面内での導電線230の配置方向を模式的に図示して説明図である。
金属ワイヤーを垂直軸に対して傾けることにより、シートが厚み方向に柔軟性が良好になる。金めっき金属ワイヤーは、非磁性タイプが望ましい。非磁性タイプとすることにより、試験する半導体素子117を高周波対応で試験、評価が可能になる。
図11(b)に図示するように、信号端子227は矩形形状であり、矩形形状の長手方向に導電線230の長手方向が略一致するように、異方性導電ゴム504が配置される。
異方性導電ゴム504内の導電線230は押圧により、電極パターン506と信号端子227、電極パターン505と電極端子226に突き刺さり、良好に電気的接続が実現できる。
図12は、図5に図示した電極端子226が3個(電極端子226a、電極端子226b、電極端子226c)の場合の接続基板514の平面図及び説明図である。接続部507も3個(接続部507a、接続部507b、接続部507c)形成または配置されている。他の構成あるいは構造等は、図10で説明した内容と同様または類似であるので説明を省略する。
図13(a)は、図5等に図示した電極端子226が3個(電極端子226a、電極端子226b、電極端子226c)の場合のSOP・QFNの電極端子226と電極パターン505、SOP・QFNの信号端子227と電極パターン506とを、異方性導電ゴム504を介して位置合わせした時の説明図である。
図13(b)では、紙面に対して、上下方向に導電線230が配置された状態を模式的に図示している。
図13(b)で図示するように、異方性導電ゴム504aは信号端子227部に配置される。異方性導電ゴム504は電極パターン505上には配置されない。
異方性導電ゴム504は矩形形状であり、1つの異方性導電ゴム504で複数の信号端子227上を被覆する(重ねられる)。
異方性導電ゴム504内の導電線230は、異方性導電ゴム504の矩形形状の長手方向に配向されて配置されている。
図13(b)で図示する異方性導電ゴム504は押圧等により伸縮するが、矩形形状であるため、特に長手方向により伸縮しやすい。そのため、導電線230が、導電線230の長手方向(配向方向)に移動しやすい。導電線230の移動により、信号端子227と電極パターン506とが良好に電気的接続を取ることができる。
以上のように、異方性導電ゴム504が矩形形状の場合、図13(b)に図示するように、導電線230は異方性導電ゴム504の長手方向に配置または配向あるいは形成する。また、信号端子227、電極パターン506が矩形形状である場合、信号端子227、電極パターン506の長手方向に導電線230を配置または配向あるいは形成する。
信号端子227、電極パターン506の長手方向に導電線230を配置または配向あるいは形成するとしたが、導電線230の形成等の方向は、長手方向に対して±45°(DEG.)内であればよい。好ましくは、導電線230の形成等の方向は、長手方向に対して±20°(DEG.)内であることが好ましい。
他の構成あるいは構造等は、図11で説明した内容と同様または類似であるので説明を省略する。また、以上の事項は、図57の実施例等、本明細書の他の実施例にも適用できることは言うまでもない。
図14は、押圧プレート515の平面図及び説明図である。平坦性が良好で、少なくとも接続基板の導電部と絶縁できるような構造または構成となっている。押圧プレートの材質として、銅、ステンレス、アルミニウム、真鍮が例示される。また、セラミックス、フェノール樹脂が例示される。
押圧プレート515は、接続基板514に配置される。押圧プレート515上から押圧することにより、接続基板514が均一に押圧される。押圧により、接続基板514の電極パターン505、電極パターン506に密着して配置された異方性導電ゴム504が押圧される。異方性導電ゴム504により、電極パターン505と電極端子226が電気的に接続される。また、電極パターン506と信号端子227が電気的に接続される。
押圧プレート515の4隅には固定穴510が形成されている。固定穴510は貫通穴である。押圧プレート515には、2つの位置決め穴509が形成されている。位置決め穴509は貫通穴である。
図15は、SOP117またはQFN117と接続基板514とが、異方性導電ゴム504で接続した接続状態の説明図である。
図15に示すように、位置決め支柱プレート519上に配置される。位置決め支柱プレート519は熱伝導性の良い材料で形成されている。位置決め支柱プレート519の材質として、銅、ステンレス、アルミニウム、真鍮、セラミックスが例示される。なお、図16等に図示する表面プレート520も位置決め支柱プレート519と同様に、熱伝導性の良い材料で形成されている。加熱冷却プレート134の熱を良好に伝達するためである。
SOP117またはQFN117は位置決め支柱プレート519に密着される。また、必要に応じて、SOP117またはQFN117と位置決め支柱プレート519間に、熱伝導性の良いグリスが塗付される。
SOP117またはQFN117は、サンプル配置プレート511のサンプル穴512にはめ込まれて配置される。また、必要に応じて、様々なSOP117またはQFN117を挟持して固定できるように、SOP117またはQFN117のサイズに合わせてサンプル穴512のサイズを可変する可変機構が構成され、付加される。
SOP117またはQFN117の電極端子226、信号端子227上には、異方性導電ゴム504が配置される。異方性導電ゴム504は、押圧により上下方向に電気的な導通が生じる。
異方性導電ゴム504の上には、接続基板514の電極パターン505、電極パターン506が位置決めされる。電極端子226と信号端子227間等には、耐熱レジスト523が形成または配置されている。
電極パターン505、電極パターン506上には、めっき膜524bが形成され、耐熱レジスト523面より、数μm程度の凸状となっている。なお、電極パターン505等自身が、耐熱レジスト523などの平面部より凸状になっている場合は、めっき膜524等で凸状にする必要がない。SOP117またはQFN117の信号端子227、電極端子226上にもめっき膜524aで凸状にすることが好ましい。
図15の点線で示すように、異方性導電ゴム504は、めっき膜524でより強く押圧されることにより、接続基板514の電極パターン505と電極端子226、電極パターン506と信号端子227とが電気的に接続される。
図15の実施例では、電極端子226と信号端子227とが、共通の(1枚の)異方性導電ゴム504を使用して、電極パターン505または電極パターン506と電気的接続を実現する実施例であった。
しかし、本発明はこれに限定するものではなく、第1の異方性導電ゴム504で電極パターン505と電極端子226とを電気的接続し、第2の異方性導電ゴム504で電極パターン506と信号端子227とを電気的接続を実施してもよい。以上の場合でも、図11、図13で説明した事項を実施する。
図56は、半導体素子117を接続基板514に接続した状態の説明図である。基本的には図15の状態が適応する。
図56において、接続基板514の電極パターン506と信号端子227間に異方性導電ゴム504aが配置されている。
電極パターン505、電極パターン506上にはめっき膜524が形成され、めっき膜524上には金めっき525が形成されている。図56において、電極パターン505上のめっき膜524は、電極パターン506上のめっき膜524aよりも厚く形成している。
図56において、めっき膜524bが厚く形成されているため、異方性導電ゴム504の厚みがあっても、押圧により、電極パターン505と電極端子226が密着し、良好な電気的接続が実現される。
信号端子227と電極パターン506間には異方性導電ゴム504が挟持される。電極端子226と電極パターン505は直接に電気的接続が取られる。図13で説明したように、異方性導電ゴム504は押圧により、導電線230により信号端子227と電極パターン506とが電気的接続が取られる。
図56の実施例では、異方性導電ゴム504に厚みが存在していても、電極パターン505と電極端子226が密接し、密接により良好な電気的接続が実現できる。
なお、図56において、図57の配置凹部239の構成あるいは構造にも適用できることは言うまでもない。
図16、図17は、本発明の半導体試験装置の試験をする半導体素子117の取り付け部を説明する説明図である。図16(a)は、取り付け部を上からみた時の模式的に示した説明図である。図16(b)は、図16(a)のAA’線での断面図である。
図17は、電極パターン505にめっき膜524が厚く形成されている。信号端子227と電極パターン506間に異方性導電ゴム504aが配置される。電極パターン505と電極端子226は密接し、押圧により電気的接続が取られる。
位置決め支柱プレート519には、2本の支柱518(支柱518a、支柱518b)が取り付けられている。支柱518aは、サンプル配置プレート511の位置決め穴509a、接続基板514の位置決め穴509a、及び押圧プレート515の位置決め穴509aに挿入される。支柱518bは、サンプル配置プレート511の位置決め穴509b、接続基板514の位置決め穴509b、及び押圧プレート515の位置決め穴509bに挿入される。
SOP117、QFN117はサンプル穴512に挿入される。支柱518を位置決め穴に挿入することにより、接続基板514の電極パターンとQFNの電極端子226、信号端子227が位置決めされる。押圧プレート515側からB方向に押圧される。
図18は、本発明の半導体試験装置への試験半導体素子117の取り付け方法を説明する説明図である。
図18(a)に図示するように、サンプル配置プレート511には、サンプル穴512、位置決め穴509、固定穴510が形成されている。
図18(b)に図示するように、サンプル配置プレート511のサンプル穴512に、半導体素子117が配置される。QFNまたはSOPの半導体素子117は、電極端子226を上方に向けて配置される。電極端子226上には、異方性導電ゴム504が配置される。
図18(c)に図示するように、異方性導電ゴム504上に、接続基板514が配置される。接続基板514の接続部507に電流電源装置が接続できるように配置される。
次に、図18(d)に図示するように、接続基板514上に押圧プレート515が配置される。サンプル配置プレート511、接続基板514、押圧プレート515は、位置決め穴509に挿入された位置決め支柱518により位置決めされる。
次に、図18(e)に図示するように、固定穴510に固定支柱(図示せず)等が挿入され、また、固定支柱は、押圧具516が取り付けられて、異方性導電ゴム504が押圧される。
図9等は、サンプル配置プレート511にサンプル穴512が1つの場合であるが、本発明はこれに限定するものではない。図19は、2つの半導体素子117が接続され、接続された状態で試験を行う場合の実施例である。図9(b)の実施例では、図1の半導体素子117を2個接続した状態である。半導体素子117sの電極端子226bと、半導体素子117mの電極端子226aとは接続配線503で接続される。接続配線503は接続基板514に形成される。他の構成等は、明細書における他の実施例で説明しているため、説明を省略する。
図19の実施例の場合は、図20のサンプル配置プレート511に示すように、サンプル配置プレート511に、半導体素子117s用のサンプル穴512a、半導体素子117m用のサンプル穴512bを形成する。本発明は、サンプル配置プレート511にサンプル穴512の形成個数を適切にすることにより、複数個の半導体素子117を試験することができる。
図27は本発明のパワーサイクル試験装置(半導体試験装置)の構成図である。パワーサイクル試験装置は、チラー(冷却・加温装置)136と、加熱冷却プレート134、加熱冷却プレート134とチラー136間を循環する循環水パイプ135を有する。加熱冷却プレート134には、試験する半導体素子としてのトランジスタ117が積載されている。実際には、多種多様な半導体素子117の形状に対応するため、加熱冷却プレート134上には、表面プレート520が取り付けられ、表面プレート520上に位置決め支柱プレート519が取り付けられ、位置決め支柱プレート519に半導体素子117が配置される。
デバイス固定・接続装置610内に、加熱冷却プレート134、加熱冷却プレート134とチラー136間を循環する循環水パイプ135を有する。また、加熱冷却プレート134には、試験する半導体素子としてのトランジスタ117が積載され、サンプル接続回路203(図示せず)が構成、あるいは配置されている。
加熱冷却プレート134からの熱は、表面プレート520、位置決め支柱プレート519を介して半導体素子117に伝達される。
加熱冷却プレート134からの熱は、試験をするトランジスタ117の温度情報Tjが所定値となるように、電流Id、ゲート電圧Vgs、電圧Vceを変化させて試験の条件を設定する。
温度情報Tjが変化すると、トランジスタ117が劣化あるいは特性が変化していると判断し、トランジスタ117の試験を停止、あるいは制御方法を変更する。
なお、トランジスタ117に流す、あるいは印加する電流は定電流Idとして説明をするが、本発明はこれに限定するものではない。Idは所定周期あるいは所定時間等で変化する電流であってもよいことは言うまでもない。また、電流に限定するものではなく、電圧でもよい。
温度情報Tjの変化で、トランジスタ117の特性変化を判定あるいは判定する。また、電圧Vceが所定電圧になる時間、トランジスタ117の破壊までの時間等からトランジスタ117の特性変化、信頼性、寿命を評価する。
本発明の半導体の試験方法において、トランジスタ117の劣化あるいは特性変化にあわせて外部条件を変える。たとえば、トランジスタ117が発熱した場合は水温を下げる。水温を下げると、トランジスタ117に流れる電流を少なくすると、トランジスタ117の劣化、特性変化が進まず、結果、トランジスタ117の寿命が延びる。したがって、所定設定条件に対するトランジスタ117の寿命、信頼性特性を定量的に測定、判断することができる。
チラー136の循環水を加温または冷却することにより、トランジスタ117の温度を規定値あるいは所定値に維持する。また、試験条件に対応してトランジスタ等の温度を周期的に変化させ、また、一定に冷却し、また、加熱する。また、試験トランジスタの温度情報Tjを測定し、測定した温度情報Tjを一定値に維持するように、チラー136を制御する。
チラーは水や熱媒体の液温を管理しながら循環させることで、機器等の温度を一定に保つことができるように構成している。主に冷却に用いる場合が多いが、冷やすだけでなく温めることもできる。様々な温度の制御を実施できるように構成している。
制御ラック131には、トランジスタ117に試験電流、試験電圧を供給する電源装置132と、トランジスタ117を制御あるいは試験条件を設定する制御回路133を有している。
制御回路133には、トランジスタ117の温度情報Tjが入力され、温度情報Tjに基づいてチラー136を制御する。あるいは、温度情報Tjを所定値にするように、チラー136を制御する。
なお、本明細書では循環水として説明するが、水に限定されるものではない。エチレングリコール、グリセリン、フロン等でも良いし、強制空冷であってもよい。チラー136は循環水パイプ135内の液体を、たとえば水温マイナス1℃からプラス100℃までの範囲で制御して試験ユニットの加熱冷却プレート134に供給する。加熱冷却プレート134は十分に大きな熱容量を持っている。
上記実施形態では加熱冷却プレート134を使用したが、加熱プレートと冷却プレートを別体とし、加熱冷却プレート以外の熱源・冷熱源を用いて加熱・冷却するものであってもよい。
図68は、両面冷却サンプル(パワー半導体素子)用の電圧電流印加治具(装置)である。半導体デバイスは両面冷却構造とすることにより、大電流印加が可能となる。
図38、図43では、ヒートパイプ223を接続構造体218の裏面に配置したように図示している。本発明はこれに限定するものではなく、図68、図69に図示するように、ヒートパイプ223を接続構造体218の側面に配置し、接続構造体218の側面を上方から、押え部材608で押圧して固定してもよい。
電圧電流印加治具(装置)は、接点や配線の発熱を抑え、目的に応じた試験条件を再現することができる。
図68において、試験電流、制御信号は、デバイス固定・接続装置610から供給される。試験電流は接続構造体218に印加される。接続構造体218の一端にはパワー半導体素子の接続端子と接続するための端子接続部609が配置されている。接続構造体218には、ヒートパイプ223が配置されている。接続構造体218の下部あるいは上部には冷却ファン229が配置されている。冷却ファン229が発生する空気の流れは、接続構造体218、ヒートパイプ223、押え部材608間を通過し、デバイス117との接続部、接点、接続構造体218等の温度上昇を抑制する。
デバイス固定・接続装置610内には、接続構造体218
図27、図28、図29に図示するように、デバイス固定・接続装置610内には、加熱冷却プレート134、試験とする半導体素子117、押圧ヘッド530等を有する半導体素子117の固定あるいは保持する装置、サンプル接続回路203等が配置されている。デバイス固定・接続装置610のカバーは、静電シールド、電磁シールドできる構造物で構成されており、前記かバーは接地されている。
接続構造体218には、ヒートパイプ223が密着されている。接続構造体218の表面とヒートパイプ223間に熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。
接続構造体218の材質は銅として説明するが、銅に限定されるものではない、接続構造体218の材料として、銅(線膨張率16.8)、黄銅(線膨張率19)、鉄(線膨張率12.1)、ステンレス(SUS304)(線膨張率17.3)が例示される。
ヒートパイプ223の材料として線膨張率が大きい材料、たとえば、アルミニウム(線膨張率23)、錫(線膨張率26.9)、鉛(線膨張率29.1)が例示される。中でも、接続構造体218の材料として、銅(線膨張率16.8)、ヒートパイプの材料として、アルミニウム(線膨張率23)を採用することが好ましい。また、アルミニウムにモリブデンなどの第2の金属を混合させて合金化してものを採用してもよい。
図69は、図68の側面を反対方向から見た斜視図である。デバイス固定・接続装置610内に循環水を供給あるいは排出する循環水パイプ135が取り付けられている。なお、冷却ファン229は、接続構造体218の上部に配置しても良いし、側面に配置しても良い。あるいは上下左右等2方向以上の位置に配置してもよい。
支柱534に、押え部材608が取り付けられ、接続構造体218を固定、保持する。また、押え部材608は支柱534の上下に移動させることができ、所定の圧力で押え部材608を保持することができる。
図70、図71、図72は、本発明の半導体素子試験装置に用いる高放熱汎用(TOパッケージ等)に使用する装置である。パワー半導体素子として、TO−247パッケージの場合に使用する。接続基板514に、電流印加用回路、トランジスタのゲート端子に印加するオンオフパルスのドライバ回路を実装あるいは形成する。
接続基板514に試験を行う半導体デバイスに合わせてカスタム設計することができ、様々なデバイス形状に対応可能である。たとえば、図2、図5、図7、図58等で説明する各種の半導体素子117のチップ形状あるいは構造に対応することができる。
図72において、位置決め支柱プレート519aの下には加熱冷却プレート134bが配置されている。位置決め支柱プレート519aに試験をするパワー半導体デバイス117が配置され。パワー半導体デバイスの接続端子と、接続基板514の電極とが電気的に接続される。接続基板514からのゲート信号、試験電流がパワー半導体デバイス117に印加される。
デバイス台611は、半導体デバイス素子117を配置する台であり、静電気を抑制する樹脂材料で構成され、柔軟性、バネ性を有している。
パワー半導体デバイス117の接続端子と、接続基板514とが密着するように、押圧柱531が配置され、押圧されることにより、パワー半導体デバイスの接続端子と、接続基板514が電気的に良好に接続される。なお、半導体素子117が図2、図5等の構成の場合、接続基板514は、図10、図12、図54、図57等の構成とし、異方向性導電ゴム504で電極パターン506と信号端子227と接続を取っても良い。
位置決め支柱プレート519bは、パワー半導体デバイス117の上面に配置され、パワー半導体デバイスを位置固定する。加熱冷却プレート134aはパワー半導体デバイス117の上面からパワー半導体デバイスを冷却または加温する。
図70、図71は、本発明の半導体素子試験装置に使用する表面実装部品用治具の構成図及びデバイス素子117の実装時の説明図である。QFNパッケージ、SOPパッケージ等の表面実装デバイスにも対応できる。
加熱冷却プレート134b上に熱伝導性のよい金属材料からなる表面プレート520が配置されている。表面プレート520に位置決め支柱プレート519が配置される。半導体素子117は接続基板514に配置されるとともに、デバイス台611に配置される。絶縁性を有する押圧プレート513により、半導体素子117の接続端子が押圧され、導体素子117の接続端子と接続基板514の電極とが接続される。
接続基板514に形成された電極と接続が取られる。位置決め支柱プレート519は接続基板514を平面性がでるように、接続基板514を押圧固定する。
図22は、本発明の半導体試験装置の説明図である。基台522上に、加熱冷却プレート134が配置される。基台522は防振定盤が例示される。
図23から図25は、本発明の半導体試験装置において、SOP117またはQFN117と取り付ける時を主とした半導体素子117の試験方法の説明図である。なお、図58等の半導体チップにも適用することができることは言うまでもない。
基台522には、表面プレート520が取り付けられている。表面プレート520は位置決め支柱プレート519を取り付けるプレートである。表面プレート520を変更することにより、位置決め支柱プレート519の変更を容易に行うことができる。
位置決め支柱プレート519は、サンプル配置プレート511の形状、位置決め穴509位置に対応して変更する必要がある。また、サンプル配置プレート511は、SOP117、QFN117の形状に対応して、サンプル穴512の大きさ、位置が変更される。
図23に図示するように、位置決め支柱プレート519の位置決め支柱518が、サンプル配置プレート511の位置決め穴509に挿入され、サンプル配置プレート511が固定される。
サンプル配置プレート511の厚みは、SOP117、QFN117の厚みよりも薄く構成されている。SOP117、QFN117はサンプル穴512の電極端子226を上方向に向けて配置される。
位置決め支柱プレート519は、熱伝送性のよい金属材料からなる基材で構成される。たとえば、銅、ステンレス、アルミニウムが例示される。位置決め支柱プレート519の表面は、ニッケル(Ni)めっき、銀(Ag)めっきが施される。
SOP117、QFN117の電極端子226上には、異方性導電ゴム504(図示せず)が配置される。異方性導電ゴム504は矩形であり、その面積は、電極端子226と信号端子227の配置面積を含む面積と同一か、わずかに広い面積である。
サンプル配置プレート511をザグリ加工し、ザグリ加工箇所に、異方性導電ゴム504が丁度はまるように構成する。
図24に図示するように、異方性導電ゴム504上に、接続基板514が配置される。接続基板514の電極パターン505がSOP117、QFN117の電極端子226と、接続基板514の電極パターン506がSOP117、QFN117の信号端子227とに対応するように配置される。
支柱534は基台522に取り付けられている。支柱534にはアーム台533が取り付けられている。アーム台533には、アーム532が取り付けられている。アーム532が中心軸で回転可能なように構成されている。アーム532の長さは、図21に図示するように、押圧ヘッド530位置が、異方性導電ゴム504の上方位置となるように設定され、構成されている。
以上に説明した事項は、図68、図72の本発明の装置にも適用できることは言うまでもない。また、図25、図68、図72の構成、部材、構造、動作は相互に全部または一部を組み合わせて適用できることは言うまでもない。
押圧ヘッド530には押圧柱531が取り付けられ、アーム532と押圧柱531が取り付けられている。押圧柱531を摺動されることにより、押圧ヘッド530の位置が上下する。押圧ヘッド530の位置の上下により、異方性導電ゴム504の押圧が調整あるいは設定される。
押圧ヘッド530には、ゴム517が取り付けられている。ゴム517は弾性材料、弾性物であればいずれの物でもよい。弾性材料を使用することにより、異方性導電ゴム504が全体的に、均一に押圧することができる。
弾性材料あるいは弾性物として、スポンジ、海綿、軟性プラスチック、エアパック、液体パック、ゲルパック、ゴムメタル、金属あるいは樹脂性バネ、板バネが例示される。
一例として、押圧は圧力モーターを使用する。圧力モーターは、液体の圧力を機械運動に変換する流体機械のうち、回転運動に変換する原動機やアクチュエータがある。流体の圧力を直線運動に変換するものは圧力シリンダーがある。
ポンプは、回転エネルギーを圧力エネルギーへ変換する。圧力モーターは、圧力エネルギーを回転エネルギーへ変換を行うため、基本構造はポンプと同様である。電動機と異なり高温な環境でも安定して運転することが可能である。また、動力源が停止した場合でもアキュムレータなどに圧力保存していることで運転することができる。圧力を検出するため、圧力センサを設ける。
図25は、接続基板514上から、押圧ヘッド530により異方性導電ゴム504に圧力を印加するように図示している。しかし、接続基板514はガラスエポキシ材料等で構成することが多く、また、接続基板514は薄く、押圧時に変形しやすい。
この対策のため、図14に図示する押圧プレート515を接続基板514上に配置する。押圧プレート515は、金属材料のように熱伝伝導性が良好で、平滑性があり、たわみにくい材料と厚みで構成される。
押圧プレート515上から、押圧ヘッド530により押圧を印加することにより、異方性導電ゴム504を一定圧力で、均一に圧力を印加することができる。
図21は、押圧ヘッド530を使用して異方性導電ゴム504に圧力を印加している状態を示す説明図である。図21では接続基板514上からゴム517を介して、押圧した場合を示している。押圧を矢印で示す。
電極パターン(電極パターン505、電極パターン506)とめっき膜524のうち、少なくともいずれか一方が、耐熱レジスト523等から構成される平面部よりも凸状となっている。したがって、凸状の部分が、異方性導電ゴム504が押圧され、異方性導電ゴム504を介して、電極パターン505と電極端子226、電極パターン506と信号端子227とが電気的に接続される。
電気的な接続状態は、電極パターン505と電極端子226、電極パターン506と信号端子227間に抵抗を測定するモニター端子(図示せず)を接続基板514に設けている。押圧ヘッド530で押圧し、モニター端子の抵抗値をモニターし、所定の抵抗値以下となったときに、接続完了として押圧ヘッド530の押圧を維持させる。
図22は、アーム台533に取り付けられた一方向のアーム532で支えられた押圧ヘッド530で押圧をするものであった。この場合、押圧ヘッド530に傾きが発生する場合がある。
この対策のために、図26に図示するように、支柱534aと支柱534b間にアーム532を設ける。つまり、支柱534aと支柱534bとアーム532で、「門」状に構成する。
アーム532は左右の支柱(支柱534a、支柱534b)で支えられている。したがって、押圧ヘッド530を移動させる押圧柱531を安定して維持させることができる。異方性導電ゴム504を均一に押圧できるため、良好な電気的接続を実現できる。
図28は本発明の半導体試験装置(たとえば、パワートランジスタを試験するパワーサイクル試験装置)の構成図である。図44は半導体試験装置の等価回路図あるいは説明図である。
電流電源装置121は、トランジスタ117を試験するための大電流の定電流Idを出力する。電流電源装置121は、コントロール回路基板111からの制御信号に同期させて電力(電流、電圧)を供給すると共に、供給された電力を用いて前記負荷を設定された定電流または定電圧で駆動する。電流電源装置121は、出力する最大電圧値を設定することができる。電流電源装置121は電流と電圧のうち、少なくとも一方の定常的に出力する。
スイッチ回路122a(SWa)は、電流電源装置121が出力する定電流の供給をオン(供給)オフ(遮断)させる。スイッチ回路122aはコントロール回路基板111からの信号に基づき、オン(定電流を出力)またはオフ(定電流を遮断)に設定または制御される。通常、スイッチ回路122aは試験開始前にオンされ、半導体素子の試験中は常時、オン状態に維持される。
図28において、1台の電流電源装置121を図示している。電流電源装置121は1台に限定されるものではない。たとえば、本発明の半導体試験装置において、2台以上の電流電源装置121を保有させてもよい。電流電源装置121の台数が増加するほど、多種多様な電流波形Idあるいは電圧波形を発生させることができる。
本発明の実施例において、電流電源装置121として説明するが、電流電源装置121は定電流を出力するものに限定されるものではない。たとえば、電流電源装置121に最大電圧を設定できるものを使用する。一定の条件で、設定された最大電圧において、所定の定電流を出力できるように機能させることが例示される。また、定電流を出力する場合に、出力端子電圧を所定の最大電圧を設定できるように構成されることが例示される。本発明の半導体試験装置において、電流電源装置121は、定電流のみ出力する装置ではなく、電圧、電流を出力できる電源装置であってもよいことは言うまでもない。
図28等の実施例において、電流電源装置121で電流Idを発生させるとして説明するが、電流Idは、トランジスタ117のオン抵抗の状態に応じて、印加電圧を調整することによっても実現できる。したがって、本発明の半導体試験装置において、電流を出力する電流電源装置121に限定するものではなく、電圧出力の電源装置で構成しても良いことはいうまでもない。
電流Idは、トランジスタ117のゲート電圧の電圧値の制御によっても実現できる。本明細書では、電流電源装置121の制御によって、トランジスタ117に所定の電流を印加するとして説明する。しかし、これに限定するものはなく、トランジスタ117のゲート端子gの電圧、トランジスタ117のコレクタ端子cの電圧を調整あるいは制御してもよいことは言うまでもない。
本発明の半導体素子の試験方法の実施例では、説明を容易にするため、定電流Idは電流電源装置121が発生するとしている。トランジスタ117に流す定電流Idは電流電源装置121を動作させることにより供給する。電流電源装置121はコントロール回路基板111からの信号によりオン/オフ制御される。デバイス制御回路基板209はコントロール回路基板111によりタイミング制御される。
トランジスタ117のエミッタ端子eは接地(グランド)されている(接地ラインと接続されている)。トランジスタ117のゲート端子gには、ゲートドライバ回路113が接続されている。
サンプル接続回路203内には、ゲートドライバ回路113、可変抵抗回路125、定電流回路118、オペアンプ(バッファ回路)116が配置または形成されている。サンプル接続回路203は、試験を行うトランジスタ117に近い位置に配置できるように、デバイス制御回路基板209から分離されて配置されている。
サンプル接続回路203は、試験する各トランジスタ117に1つのサンプル接続回路203を設けることが好ましいが、これに限定するものではなく、複数のトランジスタ117に対して、複数の信号回路を含む1つのサンプル接続回路203を配置してもよい。
サンプル接続回路203は、コネクタ202の接続ピン206でトランジスタ117と接続されている。ゲートドライバ回路113とトランジスタ117のゲート端子g間は、30mm以下の短距離となるように配置されている。ゲートドライバ回路113とトランジスタ117のゲート端子g間が長いとゲート端子gにノイズ等が重畳され、トランジスタ117が誤動作してトランジスタ117の破壊に直結する。
図29に図示するように、デバイス制御回路基板209は半導体試験装置の筐体210のB室に配置される。筐体210は半導体試験装置の電源装置132、駆動回路、加熱冷却プレート134が組み込まれたフレームあるいは装置本体である。サンプル接続回路203は、試験するトランジスタ117に近い位置に配置するため、半導体試験装置の筐体210のC1室に配置される。サンプル接続回路203は筐体210の側面に配置されたコネクタ208と接続される。コネクタ208の接続ピン206に接続された配線は、B室のデバイス制御回路基板209と接続されている。
筐体210は箱状のものだけでなく、たとえば部屋であってもよい。部屋の中に電流電源装置121が配置されるイメージである。隔壁214、隔壁215、隔壁217は部屋の壁であってもよい。
図29に図示するように、試験をする半導体素子117(トランジスタ等)はC1室に配置される。トランジスタ117等は、加熱冷却プレート134上に配置・固定される。
デバイス固定・接続装置610内に、加熱冷却プレート134、加熱冷却プレート134とチラー136間を循環する循環水パイプ135を有する。また、加熱冷却プレート134には、試験する半導体素子としてのトランジスタ117が積載され、サンプル接続回路203(図示せず)が構成、あるいは配置されている。
図29では、図示を容易にするため、また、理解を容易にするため、SOP117、QFN117等は、加熱冷却プレート134上に配置・固定しているように図示している。実際には、図16(b)に図示するように、加熱冷却プレート134上に、熱伝導性の良好な表面プレート520、位置決め支柱プレート519が配置され、支柱プレート519にSOP117、QFN117が配置されている。以上の事項は、図27、図29、図30、図36、図38、図39、図43等においても同様である。
図29に図示するようにコネクタ208は筐体210の側面に設けられたものであり、コネクタ208とB室に配置されたデバイス制御回路基板209とは信号配線235により接続されている。デバイス制御回路基板209から、ゲートドライバ回路113、ゲート信号制御回路112、温度測定回路115、可変抵抗回路125、オペアンプ回路116の制御信号あるいは出力信号が入出力される。
必要に応じて、図36に図示するように、トランジスタ117等は、加熱冷却プレート134aと加熱冷却プレート134bに挟持されて固定される。以上のように、本発明は、筐体210がC1室など複数の領域に区分されている。C1室には、ドライエア(乾燥気体、露点温度が低い気体)が注入されるように構成されている。C1室は空気圧力がかかり、C1室に注入されたエアは、開口部216などを介して排出される。
接続構造体218は、C2室から隔壁217の開口部216から差し込まれる。接続構造体218を差し込むことにより、トランジスタ117の接続部507と接続構造体218とが電気的に接続が取られ、トランジスタ117に定電流(試験電流)Idを印加できるようになる。
接続構造体218は、銅あるいは銅合金で形成され、表面が銀またはニッケルでめっきされている。
隔壁217は、静電シールド、接続構造体218の保持としての機能がある。別途、静電シールド機能構成物、接続構造体218の固定あるいは保持台を配置または構成する場合は、隔壁217を省略することができることは言うまでもない。
また、隔壁217がない場合、接続構造体218にトランジスタ117の接続部507を位置決めして固定してもよいことはよいことは言うまでもない。
隔壁(隔壁214、隔壁215、隔壁217)は、各室(C1室、C2室、A室、B室)を分離する機能と、外気が流入しないようにする機能がある。特に、C1室は、低温状態の試験で結露することがあるため、C1室には露点が−20℃以下のドライエアを流入させる。C1室に流入したドライエアは、開口部216から他の室に排出される。しかし、開口部216の開口が大きいと、大量のドライエアが必要になる。したがって、開口部216は、接続部材としてのフォークプラグ205、接続構造体218が丁度、挿入されるサイズにすることが好ましい。
図30に図示するように接続構造体218に他端には、固定ネジ221が取り付けられ、接続配線211が接続構造体218に接続されている。接続配線211の他端には接続部材としての図31等に図示するフォークプラグ205が取り付けられている。
図30、図38、図43には、接続構造体218を固定する押え部材608が配置されている。押え部材608により、接続構造体218が固定され、接続金具232、接続金具233からなる端子接続部609が、試験をするデバイス117の接続部507と安定して嵌合される。デバイス117と接続構造体218とを離す時は、押え部材608をはずしてから行う。
接続構造体218の固定ネジ221はネジに限定されるものではなく、接続構造体218に接続配線211を電気的に接続できるものであればいずれのものでもよい。また、固定ネジ221はバネ(図示せず)で押圧により接触できるものであっても良いことは言うまでもない。
サンプル接続回路203はコネクタ208の接続ピン206によりデバイス制御回路基板209と接続されている。サンプル接続回路203は試験する各トランジスタ117に対応して個別に配置され、サンプル接続回路203は容易に取り外しが可能なように構成されている。
コネクタ208、コネクタ213はコネクタに限定されるものではなく、配線を電気的に接続、非接続にできるものであれば、いずれのものであってもよい。
図35は本発明の半導体試験装置における接続構造体218の説明図である。接続構造体218の表面の凹部234には、ヒートパイプ223が密着されている。接続構造体218の表面とヒートパイプ間に熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。
凹部234はヒートパイプ金具231に形成されている。凹部234にはめ込むようにヒートパイプ223が配置されている。凹部にヒートパイプ223を配置することによりヒートパイプ223が損傷するリスクが低下する。
ヒートパイプ金具231は、電気伝導性があり、熱伝導性のよい金属で構成される。金属して銅、銀が例示される。その他、金属以外のカーボンなどを採用することもできる。
熱伝導性グリスは、窒化ホウ素(ボロン)を配合したものを使用することが好ましい。放熱用シリコーンオイルコンパウンドは、シリコーンオイルを基油にアルミナ等熱伝導性のよい粉末を配合したものを使用することが好ましい。
ヒートパイプ223とは、密閉容器内に少量の液体(作動液)を真空密封し、内壁に毛細管構造(ウイック)を備えたものである。
ヒートパイプの一部が加熱されると加熱部で作動液が蒸発(蒸発潜熱の吸収)し、低温部に蒸気が高速(音速)で移動する。蒸気が低温部で凝縮(蒸発潜熱の放出)し、凝縮した作動液がウイックの毛細管現象で加熱部に還流する。以上の相変化が外力なしに連続的に繰り返されることによって、瞬時に熱が移動することにより、半導体素子の端子部で発熱した熱を高速にかつ効率よく伝熱することができる。
ヒートパイプ223は、コンテナ(銅パイプ)を複数本配列することにより、構成されている。コンテナの内部は高度な減圧状態であり、ウィック(毛細管構造)と適量の作動液(純水等)を有している。
作動液として、純水の他、メタノール(メチルアルコール)、アセトン、ナトリウム、水銀、フロン系冷媒、アンモニアを使用してもよい。
ウイック材には、アルミニウム、銅、ステンレス、焼結合金,金網,発泡メタル、セラミック等が用いられる。
接続構造体218は金属に限定されるものではない。たとえば、セラミック、グラファイト、グラファイトと銅またはアルミニウムの複合材料等の非金属物質で構成してもよいことは言うまでもない。接続構造体218に直接に電流を通電する構成の場合は、接続構造体218は、銅等の金属材料で構成する。接続構造体218の表面は、銀、ニッケル等でめっきすることが好ましい。
図35は接続構造体218の構成の説明図である。図35(a)は裏面を模式的に図示した図であり、図35(b)は側面を模式的に図示した図である。
接続構造体218は、主としてヒートパイプ金具231、接続金具232、接続金具233からなる。接続金具232と接続金具233等が端子接続部609を構成する。端子接続部609に半導体素子の接続部507が差し込まれる。
接続金具232と接続金具233間には、接点部225a、接点部225bが配置されている。 接点部225として、白金、金、銀、タングステン、銅、ニッケル、またはそれらを組合せた合金が用いられる。また、銀−酸化物接点材料(Ag+ZnO、Ag+SnO2、Ag+SnO2 In2O3、Ag+、Ag+SnO2 Sn2Bi2O7)を用いることも好ましい。
接続金具233はヒートパイプ金具231に固定ネジ224aで固定されている。接続金具232は接続金具233に固定ネジ224bで固定される。固定ネジ224bを締め付けることにより半導体素子の接続部507を固定する。ヒートパイプ金具231の左端には接続配線211が固定ネジ221で固定される。
図36は接続部507を接続構造体218に接続した状態の説明図である。接点部225aと接点部225b間に接続部507が挟持されている。接続金具232は固定ネジ224bにより接続部507と固定される。
トランジスタ117は加熱冷却プレート134aに固定され、さらに加熱冷却プレート134bで狭持される。トランジスタ117は加熱冷却プレート134により試験温度に適切に維持される。凹部234内にヒートパイプ223が取り付けられている。
接続構造体218から接続部507に試験の定電流Idが印加される。定電流Idは数百アンペア(A)と大きい。接続部507は通常、比較的面積が小さく、また、接点部225と接続部507とは接触抵抗がある。そのため、大電流が接続部507に流れると接点部225で発熱する。
発熱は試験をするトランジスタ117に伝導し、トランジスタ117を過熱する。過熱によりトランジスタ117が劣化あるいは接続部507が焼損する可能性がある。また、SOP117、QFN117の電極端子226等でも発熱し、発熱した熱は接続基板514を伝導する。伝導した熱は接続部507の温度を上昇させる。したがって、接点部225での発熱を速やかに放熱する必要がある。
本発明の接続構造体218はヒートパイプ223を有している。接点部225での発熱は、ヒートパイプ223で伝熱される。したがって、接点部225の熱は速やかに接点部225から除去される。また、接続部507の熱、接続基板514の熱が除去される。
C1室とC2室間には隔壁217が配置されている。図37に図示するように、隔壁217には開口部216が形成されている。開口部216a1に接続構造体218a1が挿入され、開口部216b1に接続構造体218b1が挿入される。開口部216a2に接続構造体218a2が挿入され、開口部216b2に接続構造体218b2が挿入される。開口部216anに接続構造体218anが挿入され、開口部216bnに接続構造体218bnが挿入される。
たとえば、図37の半導体試験装置では、接続構造体218a1の接続金具232と接続金具233間に試験をするトランジスタ117Q1のP端子が挟持されて電気的に接続される。また、接続構造体218b1の接続金具232と接続金具233間に試験をするトランジスタ117Q1のN端子が挟持されて電気的に接続される。
同様に、接続構造体218a2の接続金具232と接続金具233間に試験をするトランジスタ117Q2のP端子が挟持されて電気的に接続される。また、接続構造体218b2の接続金具232と接続金具233間に試験をするトランジスタ117Q2のN端子が挟持されて電気的に接続される。
同様に、接続構造体218anの接続金具232と接続金具233間に試験をするトランジスタ117QnのP端子が挟持されて電気的に接続される。また、接続構造体218bnの接続金具232と接続金具233間に試験をするトランジスタ117QnのN端子が挟持されて電気的に接続される。
隔壁217には静電シールド板あるいは静電シールド網が配置され、電源装置132、B室の駆動回路系からのノイズが遮蔽され、ノイズはC1室には印加されない。また、トランジスタ117のオンオフにより発生するノイズが、B室の駆動回路系には印加されない。
図38は、トランジスタ117と接続構造体218の接続状態を説明する説明図である。トランジスタ117は加熱冷却プレート134aに固定される。実際には、加熱冷却プレート134a上には、表面プレート520、位置決め支柱プレート519等が配置または形成されているが、理解を容易にするため、また、作図を容易にするため省略している。
固定はバネ(図示せず)により行われる。密着は、熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。必要に応じて、図36に図示するように、トランジスタ117の上側にも加熱冷却プレート134bが配置され、トランジスタ117を所定の温度条件に設定できるようにする。なお、バネに限定されるものではなく、固定できる構造、機構であればいずれの構成であってもよい。
トランジスタ117の端子(エミッタ端子e、ゲート端子g、コレクタ端子c)には、コネクタ202が接続される。コネクタ202には信号配線222が引き出される。信号配線222に、トランジスタ117のゲート端子gに印加する制御信号Vgs、定電流回路118からの定電流Icが印加される。
接続構造体218aは隔壁217の開口部216aにC2室側から挿入される。接続構造体218bも同様に隔壁217の開口部216bにC2室側から挿入される。接続構造体218を挿入すると、接続金具232と接続金具233間に接続部507が挟持される。この状態で、固定ネジ224bを締めることによりトランジスタ117の接続部507と接続構造体218とが電気的接続される。
試験を行うトランジスタ117は加熱冷却プレート134等に密着させて固定させる必要がある。また、異方性導電ゴム504で電極パターン505と電極端子226を位置決めして電気的接続を行っているため、容易に取り外すことが難しい。
トランジスタ117の取り付け作業は、最初に試験を行う複数個のトランジスタ117を加熱冷却プレート134等に固定する。次に、最初に試験を行うトランジスタ117を選択して接続構造体218を接続部507に取り付ける。
選択するトランジスタ117は、選択するトランジスタ117が位置する開口部216にC2室側から接続構造体218を挿入して接続部507と電気的接続を行う。
トランジスタ117との電気的接続は、接続構造体218を挿入する位置を選択するだけであるので容易である。また、接続構造体218に接続された接続配線211の印加信号を変更することにより、トランジスタ117の試験条件、試験内容を容易に変更することができる。
図36に図示するように、接続部507は、接点部225aと接点部225bにより圧力をかけて挟持される。接続構造体218の一端には接続配線211が接続され、接続配線211から定電流Idがトランジスタ117に印加される。接続構造体218の裏面側にはヒートパイプ223が配置されている。
接続部507には、数百アンペア(A)の電流が流れる。接点部225にわずかな抵抗があっても、数百アンペア(A)の電流により、大きな熱が発生し、接続部507部を過熱する。過熱されるとトランジスタ117をも過熱することになり、過熱によりトランジスタ117が劣化あるいは破壊する。
本発明は、接点部225で発生した熱はヒートパイプ223により接続構造体218の接続配線211側に伝熱される。したがって、接点部225が過熱されることはない。接続構造体218の下側には冷却ファン229が配置され、ヒートパイプ223の熱を放熱させる。
図38は、本発明の半導体試験装置における接続構造体218の冷却方法を説明する説明図である。
図38に図示するように、接続構造体218の裏面には、ヒートパイプ223の熱を除去するための冷却ファン229が配置される。冷却ファン229は接続部507、ヒートパイプ223の過熱状況に応じて回転速度が制御される。
図39は、本発明の半導体試験装置における半導体素子117と接続構造体218との接続方法を説明する説明図である。
C1室とC2室間に隔壁217が設けられている。隔壁217に図37に図示するように、試験するトランジスタ117等の位置に対応して開口部216が形成されている。隔壁217の開口部216と接続構造体218の固定台(図示せず)により、接続構造体218は水平あるいは安定に位置決めされ、固定される。
図39(a)に図示するように、試験をするトランジスタ117は、加熱冷却プレート134aに密着されて位置決めされ、また、固定される。トランジスタ117と加熱冷却プレート134a間は熱伝導性グリス、放熱用シリコーンオイルコンパウンドが塗付されている。
トランジスタ117の端子(エミッタ端子e、ゲート端子g、コレクタ端子c)には脱着可能なコネクタ202が接続される。コネクタ202には信号配線222が接続され、信号配線222はサンプル接続回路203に接続されている。
サンプル接続回路203とコネクタ202間の信号配線222は極力短くなるように形成する。信号配線222が長いと信号配線222にノイズが重畳され、トランジスタ117が誤動作する。たとえば、トランジスタ117のゲート端子gにノイズが重畳されると、トランジスタ117がオンし、トランジスタ117が破壊する可能性がある。信号配線222はツイスト配線とするか、同軸ケーブルのようにシールドがある配線を使用する。
図39(b)に図示するように、開口部216aに接続構造体218aが挿入される。接続構造体218aは、開口部216aに挿入されることにより、接続構造体218aの先端の接続金具232と接続金具233間にトランジスタ117の接続部507aが挟持される。接続構造体218aと接続部507aの連結後、固定ネジ224b1を締め付けることにより、接点部225と接続部507が良好な電気的接続を実現できる。
同様に、開口部216bに接続構造体218bが挿入される。接続構造体218bは、開口部216bに挿入されることにより、接続構造体218bの先端の接続金具232と接続金具233間にトランジスタ117の接続部507bが挟持される。接続構造体218bと接続部507bの連結後、固定ネジ224b2を締め付けることにより、接点部225と接続部507が良好な電気的接続が実現できる。
図38の実施例では、接続構造体218のヒートパイプ金具231の凹部234に、ヒートパイプ223を取り付けるとした。しかし、本発明はこれに限定するものではない。
たとえば、図40に図示するように、接続構造体218を構成してもよい。図40において、図40(a)は接続構造体218の裏面(下面)を模試的に図示したものであり、図40(a)は接続構造体218の表面(上面)を模試的に図示したものである。
図40において、凹面234aにヒートパイプ223aが配置されている。ヒートパイプ223aは、接続金具233部まで形成または配置されている。接続金具233部まで形成または配置することにより、接続部507の発熱をより効率よく伝熱することができる。
図40(b)に図示するように、凹面234bにヒートパイプ223bが配置されている。ヒートパイプ223を接続構造体218の両面に配置することにより、より接続部507の発熱をより効率よく伝熱することができる。
図38の実施例等は、冷却ファン229でヒートパイプ223等を冷却するとしたが、本発明はこれに限定するものではない。たとえば、図41に図示するように、ヒートパイプ223に密着するように、放熱フィン228を形成または配置してもよい。ヒートパイプ223内を伝熱する熱が効率よく放熱フィン228に伝熱され、よりヒートパイプ223の伝熱、放熱効果が高まる。
図41の放熱フィン228は開口部216部に該当する箇所には形成あるいは配置されていない。接続構造体218はC2室からC1室側に開口部216を介して挿入される。開口部216はC1室の密閉性を保つため、開口部216は接続構造体218の断面積+αのサイズの開口部となっている。したがって、放熱フィン228が接続構造体218に形成または配置されていると、開口部216に挿入できない。そのため、隔壁217を基準としてトランジスタ117の接続部507と接続される側には放熱フィン228は形成または配置されていない。
図42に図示するように、接続構造体218内に、循環水パイプ135を形成または配置し、接続構造体218を冷却してもよい。循環水パイプ内を流れる冷媒により接続構造体218が冷却されて、ヒートパイプ223内の伝熱が効率よく接続構造体218に伝達される。したがって、接続部507で発生した熱が効率よく放熱される。
図1のトランジスタ117(SOP117、QFN117、半導体素子117)において、図3に図示するように、電極端子226aは接続部507aに接続され、電極端子226bは接続部507bに接続されている。したがって、接続部507が接続部507a(P)と接続部507b(N)の2端子であった。
図6に図示するように、トランジスタ117の接続部507が接続部507a(P)、接続部507b(N)と接続部507cの3端子のものもある。図6に図示するように、電極端子226aは接続部507aに接続され、電極端子226bは接続部507bに接続され、電極端子226cは接続部507cに接続されている。
本発明の半導体試験装置及び半導体素子の試験方法は、多種多様な半導体素子117を試験することができる。
図6の半導体素子117は、図4に図示するように、トランジスタ117mとトランジスタ117sの2つのトランジスタが1つのSOPまたはQFNパッケージに配置されているものである。
トランジスタ117sのコレクタ端子csが接続部507aに接続される。トランジスタ117sのエミッタ端子esとトランジスタ117mのコレクタ端子cmが接続され、中点が接続部507cに接続されている。トランジスタ117mのエミッタ端子emが接続部507bに接続されている。
トランジスタ117mには、エミッタ端子em、ゲート端子gm、コレクタ端子cmが接続されている。トランジスタ117sには、エミッタ端子es、ゲート端子gs、コレクタ端子csが接続されている。
図43は、3つの接続部507(接続部507a(P)、接続部507b(N)、接続部507c(O))を有するトランジスタ117(半導体素子117)と接続構造体218との接続状態を図示した説明図である。
図43において、接続基板514に配置凹部239が形成または構成され、配置凹部239に異方性導電ゴム504aが配置されている。異方性導電ゴム504aは信号端子227と電極パターン506とを電気的に接続する。接続基板514上には押圧プレート515が配置され、押圧プレート515はゴム(弾性材)517を介して押圧ヘッド530で押圧される。
図43において、接続構造体218aと接続部507aとの接続、接続構造体218bと接続部507bとの接続は、図38、図39で説明した内容と同様であるので説明を省略する。
図43において、接続構造体218aにはヒートパイプ223aが、接続構造体218bにはヒートパイプ223bが形成または配置されているのに対し、接続構造体218cには、ヒートパイプ223が形成または配置されていない。接続構造体218cは接続部507cに接続されている。
トランジスタ117の接続部507c(O)には大きな電流が流れない。したがって、接続部507cが過熱されることはない。接続構造体218cにはヒートパイプ223を形成する必要がない。接続構造体218cを他の接続構造体218(接続構造体218a、接続構造体218b)よりも細く形成することにおり、接続構造体218とトランジスタ117の接続部507との接続が容易になる。また、トランジスタ117を配置するスペースが狭くても良いため、加熱冷却プレート134に搭載できるトランジスタ117の数を多くすることができる。
なお、接続構造体218cにヒートパイプ223を形成または配置してもよいことは言うまでもない。他の事項等については、図38、図39の実施例と同様あるいは類似であるので説明を省略する。
図58は本発明の半導体素子試験装置の実施例における冷熱サイクル試験(サーマル衝撃試験)の模式図である。図58において、絶縁基板602には、配線電極607a、607b、607cが形成されている。配線電極607aには、半導体チップ601がはんだ605で接続されている。
半導体チップ601のボンディング端子(図示せず)と配線電極607bとはアルミワイヤ606で電気的に接続されている。絶縁基板602の裏面には配線電極607cが形成または配置され、銅ベース604にはんだ605で接続されている。
図58に示す冷熱サイクル試験(サーマル衝撃試験)は、製品またはシステム起動や停止にて生じる比較的穏やかな温度変化に対する寿命を予測する試験である。
パワーモジュール117(パワー半導体素子、パワー半導体チップ、半導体素子が実装されたモジュール)等では、起動/停止により、ケース温度(Tc)が比較的緩やかで、大きく温度変化する。この応力が繰り返されることにより、ダイボンド(はんだなどの接合材)のクラックがパワー半導体チップ下まで到達すると、熱抵抗の増加を招き、熱暴走に至り、パワーモジュールを破壊する。
本発明の半導体素子試験装置は、パワーモジュール117の外部からパワーモジュールを加熱もしくはパワーモジュール自身の発熱による加熱、あるいは外部からの冷却を行う。また、加熱あるいは冷却はチラーによる冷却水あるいは温水により行う。
本発明の半導体素子試験装置及び半導体素子の試験方法において、試験条件に対応してパワー半導体素子(トランジスタ等)117の温度を周期的に変化させ、また、一定温度に冷却し、また、一定温度に加熱する。また、試験するトランジスタの温度情報Tjを測定し、測定した温度情報Tjを一定値に維持するように、チラー136を制御する。
チラー136は水や熱媒体の液温を管理しながら循環させることで、機器等の温度を一定に保つことができるように構成している。主に冷却に用いる場合が多いが、冷やすだけでなく温めることもできる。様々な温度の制御を実施できるように構成している。
制御ラック131には、パワー半導体素子117(トランジスタ等)に試験電流、試験電圧を供給する電源装置132と、トランジスタ117を制御あるいは試験条件を設定する制御回路を有している。
制御回路132には、トランジスタの温度情報Tjが入力され、温度情報Tjに基づいてチラーを制御する。あるいは、温度情報Tjを所定値にするように、チラー136を制御する。
なお、本明細書では循環水として説明するが、水に限定されるものではない。エチレングリコール、グリセリン、フロン等でも良いし、強制空冷であってもよい。チラー136は循環水パイプ135内の液体を、たとえば水温マイナス1℃からプラス100℃までの範囲で制御して試験ユニットの冷却・加熱ヒートシンクに供給する。冷却・加熱ヒートシンク134は十分に大きな熱容量を持っている。
パワーモジュール117の加熱あるいは冷却により、比較的緩やかな膨張・収縮が発生する。本発明の半導体素子試験装置は、冷却あるいは加熱の温度、周期を設定することができる。温度及び周期により半導体モジュールの耐久試験を行うことができる。
試験サイクル数は、100〜10万サイクルを任意に設定することができる。また、冷却時間及び加熱時間を任意に設定することができる。
図59は、本発明の半導体素子試験装置におけるパワーサイクル試験の模式図である。接合温度変化が頻繁に生じる動作パターンでの寿命、信頼性に関する試験を行うことができる。
パワーサイクル試験は、パワー半導体素子117の動作条件に応じて、熱の上昇・下降が生じる。ケース温度(半導体チップのモールド樹脂、半導体チップ601を有するモジュールのケース等)の変化は少なく、接合温度変化が頻繁に生じる動作パターンでの寿命に対する試験である。
半導体チップ601の発熱は、矢印Aで図示するように、アルミワイヤ606を伝熱し、また、半導体チップ601の発熱は、矢印Bで図示するように、絶縁基板602の方向に伝熱する。
パワー半導体デバイス117やパワー半導体モジュール117では、パワーサイクル試験は必須の試験項目である。パワーモジュール117の構造では、パワー半導体117の動作により接合部の温度変化が生じると、アルミワイヤ606とパワー半導体チップ(シリコンチップなど)601の線膨張係数差によって生じる応力により、接合面に亀裂が生じる。
亀裂が進展すると剥離モードによる故障に至る。特にインバータなどに使用されるパワー半導体117は、このパワーサイクル破壊を機器設計段階から考慮する必要がある。
本発明の半導体素子試験装置は、パワー半導体素子117の動作に伴う急速な発熱(膨張)温度、変化時間、保持時間、冷却(収縮)温度、変化時間、保持時間を任意に設定することができる。したがって、線膨張係数差等による応力に対する耐久試験を容易に実現できる。
試験サイクル数は、100〜10万サイクルを任意に設定することができる。また、冷却時間及び加熱時間及び保持時間、温度変化時間を任意に設定することができる。
以下、本発明の半導体素子の試験方法について説明をする。図44、図45、図46は本発明の半導体素子の試験方法の説明図である。
定電流回路118はトランジスタ117のダイオードDiに定電流Icを供給する。オペアンプ回路116はダイオードDiの端子電圧Viをバッファリングして出力する。端子電圧Viは温度測定回路115に印加され、温度測定回路115は端子電圧Viからトランジスタ117の温度情報Tjを求め、コントローラ回路基板11に転送する。温度情報はデバイス制御回路基板209のコネクタ213からマザー基板207に出力され、コントロール回路基板111に送られる(図28等参照)。
本発明の半導体素子試験装置及び半導体素子の試験方法は、ノイズコントロール技術を実現している。ノイズコントロール技術は、突入電流除去方法と、サージ電圧除去方法を実施する。図61は突入電流除去方法の説明図である。図62はサージ電圧除去方法の説明図である。
SiC/GaNなどの新しいデバイスは、低オン抵抗及び高速スイッチング性能が良好である。特性上、パワーサイクル試験時においてもスイッチングノイズ(サージなど)に敏感に反応する。したがって、デバイス破壊の危険性があるため、ノイズをコントロールすることは試験装置あるいは試験方法として重要である。
ノイズコントロール方法、突入電流除去方法、サージ電圧除去方法等は、具体的には、図46、図48、図51、図52で説明する試験方法を実施し、実施回路は、図28、図29、図44、図45、図49、図50、図51の構成あるいは動作を使用する。
半導体素子の性能向上により、あるいは高機能化要求にともなって、パワー半導体素子を用いた回路設計余裕度が減少している。
特に、IGBT、SiC、GaN等の新しいデバイスによる低オン抵抗及びスイッチングの高速化は、スイッチングノイズの増加し、ノイズ(サージなど)によるデバイス破壊が発生する。
本発明の半導体素子試験装置では、ノイズコントロール等の技術を確立しており、突入電流及びサージ電圧に影響しない試験状態を実現できる。
図61に示す突入電流除去方法では、図44、図45、図49、図50、図51等に図示するように、試験を行うパワー半導体素子117(パワートランジスタ)のドレイン端子とソース端子間(チャンネル間)に、スイッチング素子としてのMOSトランジスタ等からなるスイッチング回路基板201が配置または接続されている。
スイッチ回路基板201aのスイッチ回路124bがオンすることにより、トランジスタ117のドレイン端子とソース端子間は短絡される。短絡によりトランジスタ117のチャンネル間に電圧または電流は印加されない。また、スイッチ回路124bがオンすることにより、トランジスタ117に試験電流を供給する電流電源装置121の出力端子を短絡し、電荷を放電させる。
スイッチ回路124bがオンすると電流が流れ、電流電源装置121の電荷を放電する。あるいは、電流電源装置121が出力する電流はスイッチ回路124bを介して、グランドに流す。
試験をするトランジスタに突入電流Isが流れるとトランジスタを突入電流Isあるいはサージ電圧Vsの発生によって、トランジスタが破壊する。突入電流Isあるいはサージ電圧Vsの発生することを防止するため、スイッチ回路をオンオフ制御、オンオフ順序を制御する。
図61に図示するように、従来例ではトランジスタのチャンネル間に流れる電流(ドレイン電流Id)が突入電流として発生していた。本発明では、スイッチ回路124等を制御することにより、突入電流の発生はない。
同様に、スイッチ回路124を制御することにより、サージ電圧を除去することができる。図62に図示するように、従来例では、トランジスタ117のドレイン端子とソース端子間にサージ電圧が発生するが、本発明はスイッチ回路基板201の制御によりサージ電圧を除去できる。
本発明の半導体素子試験装置(パワーサイクル試験機)及び半導体素子の試験方法では、飽和熱抵抗測定を行うことができる。
パワーサイクル試験機の複合機能として、任意の設定電流、及び/または任意の設定電圧で飽和熱抵抗の測定が可能である。また、サイクル時間、回数、複数デバイスの同時測定も可能である。
飽和熱抵抗とは、半導体パッケージの熱抵抗とは、電力1Wあたりの発熱量である。パワーサイクル試験機では指定電力にて熱飽和した状態でのジャンクション温度(Tj)と周囲温度(Ta)から熱飽和抵抗を測定できる。試験フローとしては、以下の通りである。
1.Ic(Id)電流及びVce(Vds)電圧を試験条件として入力する。
2.飽和熱抵抗試験を開始する事で、周囲温度(通電前温度)とジャンクション温度を測定する。
3.上記1、2から熱抵抗を算出。熱飽和した状態の熱抵抗値を表示する。
Rth=Tj−Ta/Pd
ただし、
Rth:飽和熱抵抗(℃/W)
Tj:ジャンクション温度(℃)
Ta:通電前温度(℃)
パワーサイクル試験機では、電力制御条件に見合ったゲート電圧設定ができる。ゲート電圧を自動で可変し、試験条件のVce電圧を設定することができる。設定フローとしては以下の通りである。
1.印加電流:Ic(Id)を指定する。
2.試験実施電力を指定する。
3.試験開始にてゲート電圧をオートで可変。指定電力に見合ったゲート電圧を提示する。
このゲート電圧を使用する事で、試験条件に合ったコレクタエミッタ電圧(Vce)、ドレインソース電圧(Vds)にて容易に試験が可能である。
図63は、8個のデバイス(Dev1〜Dev8))の飽和熱抵抗推移を測定したグラフである。本発明のパワーサイクル試験機では、多数のパワーデバイスを、同時に飽和熱抵抗推移等を測定し、ディスプレイ等に表示して可視化することができる。また、プリンタへの印刷も可能である。
本発明の半導体素子試験装置及び半導体素子の試験方法は、短パルスのパワーサイクル試験を実施できる。図64は電流パルスによるパワーサイクル試験を測定している時における測定波形の一例を示す。
図64(a)は試験をする半導体素子117のゲート端子gに印加するゲート電圧波形を示す。ゲート電圧はデバイス制御回路基板209で発生し、サンプル接続回路203から半導体素子117に印加する。ゲートのオン時間ta、周期tcはデバイス制御回路基板209で可変設定することができる。また、0(V)がオフ電圧であるが、半導体素子117の種類によっては、オフ電圧レベルを低くする必要がある。本発明の半導体試験装置では、0(V)の第1のオフ電圧に加えて、第2のオフ電圧Vtの大きさ、印加時間tn2を設定することができる。
図64(b)は試験をする半導体素子117のコレクタ端子cあるいはドレイン(ソース)端子に印加する電流(電圧)波形を図示したグラフである。印加する電流(電圧)は、図45等のスイッチ回路基板201bのスイッチ回路124aを制御することにより実現できる。スイッチ回路124aの動作タイミングにより、図62(b)にte時間、td時間、tf時間の長さとタイミングを設定制御することができる。
本発明の半導体試験装置は、最短10ms(ミリ秒)の電流パルスによるパワーサイクル試験を実施することができる。10msパルス電流の印加においても、サージ吸収回路により電流オン/オフのタイミングで発生するサージ電流/電圧を吸収し、試験デバイスの破壊を防止する。
また、10msのパルス試験において、測定データのログ取得を行うことができる。たとえば、感温ダイオード搭載デバイスであれば10msのパルス電流の印加であっても正確なTj測定が可能である。したがって、半導体素子の破壊に至る経緯のトレースを実施できる。
本発明の半導体素子試験装置及び半導体素子の試験方法は、図65の表示しめすJEITA、IEC,AQG324の各ガイドラインでの試験方法を実施することができる。
本発明の半導体素子試験装置及び半導体素子の試験方法は、パルス型パワーサイクル試験を実施できる。
従来の半導体素子試験装置及び半導体素子の試験方法では、トランジスタをオンオフ動作する試験しか、実施することができなかった。
たとえば、図66(a)に図示するように、パワー半導体素子(トランジスタ等)をオンさせることにより、所定の電流が流れる。すると、図66(b)に図示するように、パワー半導体素子の温度が、通電時のt1から徐々に上昇する。t2時間で通電電流Iaが一定となる。t3時間で、パワー半導体素子がオン状態であるため、温度は目標温度Taを越えてしまう。
温度を低下させるには、冷却水温度等を変化させる必要がある。冷却水温度を変化させるには時間を必要とし、目標温度を超えている期間は所定の試験状態を保持することができない。
本発明は、トランジスタをオンオフ時間だけでなく、さらにトランジスタのオン中にパルス通電することができる。
図67は本発明の半導体素子試験装置及び半導体素子の試験方法の説明図である。図67(a)に図示するように、パワー半導体素子を周期Tc、オン時間ton、オフ時間toffのいずれかを変更あるいは制御することにより、パワー半導体素子に所定の電流が流れる時間、間隔を精度よく制御することができる。
図67(a)では、同一の周期時間tcで、オン時間ton1、オフ時間toff1の設定を実施し、t4時間で、オン時間ton2、オフ時間toff2に設定変更した例である。
本図67で示すように、発明の半導体試験装置では、温度情報Tjをリアルタイムで取得し、目標温度Taと比較して、半導体素子の試験を実施することができる。
図64、図67ではta、tc、teを同一時間として図示しているが、時間とともに変化させても良いことは言うまでもない。
パワー半導体素子17(トランジスタ等)をオンさせることにより、所定の電流が流れる。図67(b)に図示するように、パワー半導体素子の温度が徐々に上昇する。パワー半導体素子117がオフ状態であれば、パワー半導体素子117の温度は降下する。
パワー半導体素子117が目標温度Taになれば、パワー半導体素子117をオフさせ、パワー半導体素子117が目標温度Taを超えれば、オフ状態にする。
本発明は、パルス通電に起因する故障箇所の確認が行える。本発明の半導体素子試験装置は、パルス型の連続通電試験も実施可能である。
従来の連続通電試験では直流電流を通電するため、発熱量が高いサンプルだと所定の電流まで通電不可能である。本発明のパルス通電方式Duty比の変更で所定の電流密度で試験可能である。
ゲートドライバ回路113からは、設定された周波数、かつ、設定されたオン電圧時間でトランジスタ117のゲートをオンさせるオン電圧Vgが出力される。一例として、図46(a)に図示するように、トランジスタ117のオンオフ周期はtcycleであり、オン時間はton、オフ時間はtoffである。
図46(a)のオン信号電圧Vgsに基づいて、トランジスタ117はオンオフ制御される。ゲートドライバ回路113はゲート信号制御回路112で制御される。
電流電源装置121は定電流Idを出力し、トランジスタ117に供給される。
ゲートドライバ回路113から出力されるVgs信号電圧により、トランジスタ117はオンオフ動作し、トランジスタ117がオンしている期間にトランジスタ117のチャンネル間に電流Idが流れる。
ゲートドライバ回路113は、内部に可変抵抗回路125を有している。可変抵抗回路125の値は、0(Ω)から500(Ω)間で、所定値に、あるいはステップ的に設定できるように構成されている。ゲート端子gの波形を観察しながら、コントロール回路基板111からの制御信号により可変抵抗回路125の値を設定してもよい。
トランジスタ117のゲート端子gとエミッタ端子eまたは、コレクタ端子c間に抵抗R(図示せず)を配置してもよい。抵抗Rの値を調整することにより、ゲート信号の立ち上がり及び立ち下がり電圧波形の傾斜角度を調整できる。
可変抵抗回路125の値が大きい場合は、トランジスタ117のゲート端子に印加するトランジスタ117のゲート信号の立ち上がり/立ち下がり波形の傾斜が緩やかになる。
一方、可変抵抗回路125の抵抗値が小さい場合は、ゲート信号の立ち上がり/立ち下がり波形の傾斜が急峻になる。可変抵抗回路125の値を変更あるいは所定値に設定することにより、トランジスタ117のオン時間を調整できる。
ゲートドライバ回路113は、トランジスタ117のゲート端子gに印加するゲート電圧において、立ち上がり波形の傾斜(立ち上がり時間Tr)と立ち下がり波形の傾斜(立ち下がり時間Td)を設定できる。立ち上がり時間Trと立ち下がり時間Tdを別々に調整することによりトランジスタ117のオン時間等を任意に調整できる。
可変抵抗回路125の抵抗値は、コントロール回路基板111により設定する。設定は、一定値であることに限定されない。ゲートドライバ回路113の立ち上がり波形の傾斜(立ち上がり時間Tr)と立ち下がり波形の傾斜(立ち下がり時間Td)を変化させてもよい。ゲート信号の立ち上がり時の抵抗値と、立ち下がり時の抵抗値とを変化させてもよい。また、リアルタイムに抵抗値を可変制御してもよい。可変抵抗回路125を可変制御することにより、トランジスタ117のオン時間が安定する。
ゲート信号の立ち上がり時の抵抗値を小さくすると、トランジスタ117のゲート端子に印加されるオン電圧の波形が急峻になり、高速にトランジスタ117がオンする。ゲート信号の立ち上がり時の抵抗値を大きくすると、トランジスタ117のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ117がオンする。
ゲート信号の立ち下がり時の抵抗値を小さくすると、トランジスタ117のゲート端子に印加されるオン電圧の波形が急峻になり、高速にトランジスタ117がオフする。ゲート信号の立ち下がり時の抵抗値を大きくすると、トランジスタ117のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ117がオフする。
以上のように、トランジスタ117のゲート端子に接続された可変抵抗回路の値、あるいはゲートドライバ回路113の立ち上がり時間/立ち下がり時間を制御あるいは調整または設定することができる。したがって、ゲートドライバ回路113の機能として、トランジスタ117に発生させる突入電流Is、サージ電圧Vsを変化あるいは変更することができる。
トランジスタ117の動作は、トランジスタ117のゲート端子のオン電圧の制御だけでなく、電流電源装置121がトランジスタ117に供給する定電流Idあるいは電圧Vmの値を変化あるいは設定できることは言うまでもない。
ゲートドライバ回路113の可変抵抗回路125はコントロール回路基板111により制御される。図46に図示するゲートドライバ回路113が出力するゲート信号の周期時間tcycle、オン時間tonあるいはオフ時間toffはゲート信号制御回路112が制御し、ゲート信号がトランジスタ117のゲート端子に印加される。また、ゲート信号制御回路112はコントロール回路基板111により制御される。
図44、図45等において、ゲートドライバ回路113の可変抵抗回路125の抵抗値は、可変としたがこれに限定するものではない。たとえば、可変抵抗回路125を外付け抵抗とし、抵抗をコネクタ(図示せず)等によりトランジスタ117のゲート端子に接続してもよいことは言うまでもない。
接続する抵抗の値は、トランジスタ117のゲート端子の波形、チャンネル電流Idの波形を観察して設定する。
図44、図45等において、トランジスタ117のコレクタ端子cとエミッタ端子e間には定電流回路118が接続されている。定電流回路118は、所定の定電流Icを流す。定電流Icはトランジスタ117の温度をモニターするためである。
なお、IGBTを例示して本明細書は説明するため、トランジスタ117の端子はゲート端子g、コレクタ端子c、エミッタ端子eである。MOSトランジスタ117の場合は、トランジスタ117の端子はゲート端子g、ドレイン端子d、ソース端子sとなる。
トランジスタ117には、ボディダイオードあるいはチャンネルダイオードDiが形成されている。なお、ダイオードDiはトランジスタ117が形成された半導体チップに実装された別の半導体チップのダイオードであってもよい。
ダイオードDiは、トランジスタ117の形成時に副次的に形成されるダイオード(寄生ダイオード)を利用してもよい。寄生ダイオードはトランジスタ117の層構造により副次的に形成される。ダイオードDiは、構造上、トランジスタ117のチャンネル部の近傍に形成される。
ダイオードDiは、トランジスタ117を動作させている時には動作しないものであれば、いずれの素子でもよい。たとえば、ダイオードに限定されるものではなく、トランジスタをダイオード接続して使用しても良いことはいうまでもない。
また、ダイオード等の半導体に限定されるものではなく、抵抗等のデバイスでもよい。抵抗等のデバイスに定電流Icを印加することにより、抵抗の端子電圧を測定する。この電圧を電圧Viとして測定する。
以上のように、温度を取得する素子は、半導体等のデバイスだけでなく、抵抗等のデバイスでもよい。つまり、電流を流すことにより電圧値を取得できるデバイス、あるいは電圧を印加することにより電流値を取得できるデバイスであればいずれのデバイスでも適用できる。
ダイオードDiはトランジスタ117の発熱により抵抗値が変化する。ダイオードDiに定電流Icを流すと、ダイオードDiの抵抗値の変化に比例してダイオードDiの端子間の電圧が変化する。端子間の電圧をモニターあるいは測定すれば、トランジスタ117の温度、または温度の変化を知ることができる。
トランジスタ117の温度をダイオードDiの電圧からモニターするためには、温度係数を予め取得しておく必要がある。
温度係数は、トランジスタ117を恒温槽で所定温度に設定し、ダイオードDiに定電流Icを流して、ダイオードDiの端子電圧を測定する。前記所定温度を変化させ、かつダイオードDiの端子電圧を測定することにより、温度に対するダイオードの端子電圧を取得できる。したがって、温度に対するダイオードDiの端子電圧からトランジスタ117の温度係数Kを求めることができる。
温度係数Kは、トランジスタ117の各生産ロットで異なる場合があるが、一般的には生産ロットで一定の値を示す。したがって、各生産ロットで、試験を行うトランジスタ117を抜き取り、温度係数Kを求めておけば他のトランジスタ117の温度係数Kにも使用できる。
精度よく温度係数Kを取得するには、同じロットでも、各トランジスタ117の温度係数Kを個別に測定して試験をする。温度係数Kの測定は、恒温槽の使用に限定されない。たとえば、トランジスタ117を実装したヒートシンクに流す水温を変えて温度係数Kを取得する。
試験時は、トランジスタ117に間欠的に、試験電流Idを印加する。試験電流Idをオフした直後あるいは、オフした後、短時間の所定時間の経過後、定電流回路118から、温度測定用の定電流Icを流す。
定電流Icでトランジスタ117が発熱することを防止するため、あるいは定電流Icの影響がないようにするため、定電流Icはトランジスタ117のチャンネルに流す定電流Idよりも十分に小さい電流値にする。定電流Idは、温度測定に影響を与える発熱しない程度の電流を流す。
具体的には、定電流Icは試験時にトランジスタ117に流す電流Idの1/1000以下に設定する。好ましくは、トランジスタ117に流す電流Icは電流Idの1/100000の1以上1/10000の1以下にする。定電流Icは0.1mA以上100mA以下にする。
チャンネル電流Idを変化させ、ダイオードDi電圧(トランジスタ117のコレクタ−エミッタ端子間電圧)を測定して、温度係数Kを求める。求められた温度係数Kは、温度測定回路115に記憶させる。
温度を測定する時、ダイオードDiがトランジスタ117と同一チップ内に形成されている場合、ゲート電圧Vgsによって飽和電圧のVn電圧が変化する場合がある。ゲート電圧Vgsはゼロ(0)電圧または負電圧(マイナス電圧)とすることが好ましい。
図27に示すように、温度情報Tjに基づいて、コントロール回路基板111はチラー136を制御する。チラー136は循環水(循環溶液)の温度を調整し、加熱冷却プレート134の温度を調整する。
以上の実施例では、予め、温度係数Kを求めるとしたが、本発明の半導体試験方法はこれに限定するものではない。なお、温度係数とダイオード端子電圧等からトランジスタ117の温度情報Tjを求める。
トランジスタ117と加熱冷却プレート134に密着して配置し、加熱冷却プレート134の温度が、トランジスタ117と略一致するように構成する。
コントロール回路基板111はチラー136を制御して、加熱冷却プレート134の温度を所定温度にし、トランジスタ117に定電流Icを印加して、ダイオードDiの端子電圧を測定する。
測定結果から、温度係数Kを求める。加熱冷却プレート134の温度は、複数の温度に設定し、それぞれの温度での温度係数Kを求め、結果からより温度係数の値の精度を向上させる。
温度係数Kは、トランジスタ117を加熱冷却プレート134で所定温度にし、ダイオードDiに定電流Icを流して、端子電圧を測定する。前記所定温度を変化させ、かつダイオードDiの端子電圧を測定することにより、温度に対するダイオードDiの端子電圧を取得できる。したがって、温度に対するダイオードDiの端子電圧からトランジスタ117の温度係数Kを求めることができる。
トランジスタ117の試験時は、定電流Icは、チャンネル電流Idが流れていない時にダイオードDiに流す。つまり、トランジスタ117がオンしていない時に、定電流Icを流してダイオードDiの端子間電圧を測定する。
オペアンプ回路(バッファ回路)116は、ダイオードDiの端子電圧Vi(端子c−端子e)を出力する。なお、オペアンプ回路116は、オペアンプ素子から構成されるものに限定されない。入力インピーダンスが高く、出力インピーダンスが低いものであればいずれのものでもよい。
温度測定回路115は保持されている温度係数Kと電圧Viから、試験を実施しているトランジスタ117の温度情報Tjを求める。
求められた温度情報Tjはコントロール回路基板111に送られる。コントロール回路基板111は、温度情報Tjが所定設定値以上のなった場合、トランジスタ117が所定のストレス状態、あるいは劣化状態となったと判断し、試験の制御変更あるいは試験の停止等を行う。
試験でトランジスタが劣化する箇所は主として、トランジスタ117内の接合部であることが多い。半導体そのものが劣化することはなく、トランジスタ117の接合部(ボンディング、ダイボンド等)が劣化し、接合部の抵抗値が高くなる。抵抗値が高くなることにより、電圧Vceが高くなり、発熱してトランジスタ117の温度が上昇する。
半導体が劣化する場合は、トランジスタ117のゲート酸化膜(絶縁膜)の劣化である場合が多い。ゲート酸化膜の劣化が発生した場合は、酸化膜(絶縁膜)の短絡状態になり、電圧Vceは下がる。または、トランジスタ117がオフ状態となり、トランジスタ117には電流は流れず、電圧Vceは電源電圧の最大値まで上昇する。
温度情報Tjは、試験開始時は、最低温度T1から最高温度T2の間を変化する。試験によりトランジスタ117にストレスがかかると、トランジスタ117のVce電圧が変化し、通常は温度情報Tjが高くなる方向に変化する。
したがって、図47(c)に図示するように、最低温度は、温度T1より上昇し、最高温度は温度情報Tm(Tjmax)に近づく。
本発明の半導体の試験方法では、試験の終了は下記のいずれかの条件で停止する。
・温度情報Tjが所定範囲内から外れた場合。
・チャンネル電圧Vceが所定の電圧範囲から外れた場合。
・熱抵抗が所定の範囲内から外れた場合。
図44、図45等の実施例において、スイッチ回路Ssa124a、スイッチ回路Sab124bはスイッチ回路の記号を使用している。スイッチ回路Ssa124a、スイッチ回路Sab124bは、クローズ(オン)した時の抵抗(オン抵抗)が小さいものであれば、いずれの素子でもスイッチ回路として使用できる。たとえば、トランジスタ、メカニカルリレー、ホトトランジスタ、ホトダイオードスイッチ等が例示される。
図45は本発明の第1の実施例における半導体試験装置の等価回路図である。本実施例では、スイッチ回路Ssa、スイッチ回路Sabは、図45に図示するようにパワーMOSFET124を使用している。パワーMOSFETはチャンネル間の電圧(Vsd)が小さい。
なお、スイッチ回路として、パワーMOSFET以外のものを採用してもよい。スイッチ回路Ssa、スイッチ回路SabはパワーMOSFETだけでなく、パワートランジスタ等であっても良いことはいうまもない。その他、電磁リレー、電磁スイッチなども例示される。
パワーMOSFET124bのオン時のチャネル電圧(Vsdb)は、パワーMOSFET124aのオン時のチャネル電圧(Vsda)以下となるものを選定する。つまり、パワーMOSFET124bのオン時のチャネル電圧(Vsdb)は、パワーMOSFET124aのオン時のチャネル電圧(Vsda)よりも小さくなるようにする。スイッチ回路124bがオンした時、完全に電流電源装置121の端子間を短絡して、電流Imを安定して流すためである。
以上の事項は、スイッチ回路124がパワートランジスタ等の場合も同様である。パワートランジスタ124の場合は、チャンネル電圧はVceとなる。
スイッチ回路124aがオンすることにより、電流電源装置121が出力する電流Idが試験電流としてトランジスタ117に供給できるようになる。
スイッチ回路124はスイッチ回路基板201に実装されている。スイッチ回路124は導体板204(金属板、導電板)に接続されている。導体板204は、一例として厚み5mm、幅50mmの銅からなる板である。長さは、回路基板幅+フォークプラグ205を接続する幅を有している。
図31はフォークプラグ205及びフォークプラグ205と導体板204の接続(接触)状態を図示している。スイッチ回路基板201には2枚の導体板204が取り付けられている。スイッチ回路基板201は全面アース層(図示せず)を有し、全面アース層と導体板204とは熱的に接続されている。導体板204の熱は、前記全面アース層を介して放熱される。導体板204とスイッチ回路基板201はネジ止めされる。
スイッチ回路124は、2枚の導体板に接続されている。図45に図示するようにスイッチ回路124がMOSトランジスタの場合は、ドレイン端子とソース端子が異なる導体板204に接続される。スイッチ回路124はバイポーラトランジスタの場合は、コレクタ端子とエミッタ端子が異なる導体板204に接続される。スイッチ回路124がオン(導通)することにより、2つの導体板204が電気的に接続される。スイッチ回路124として、IGBTも使用できる。
フォークプラグ205と導体板204とは機械的(メカニカル)に嵌合させることにより電気的に接続を実現する。フォークプラグ205のU字部は、導体板204に差し込まれる際、わずかにU字部が広がり、良好にフォークプラグ205と導体板204が接合される。良好に接合あるいは嵌合されることにより接続部の電気抵抗は極めて小さくなり、接続部に大きな電流が流れる場合であっても、発熱あるいは電圧降下は発生しない。
フォークプラグ205には接続ボルト219が取り付けられている。接続ボルト219に接続配線211が接続される。図31(a)のAA’での断面を図31(b)に示す。導体板204とフォークプラグ205とは、フォークプラグ205に形成された接触部220a、接触部220bで接触される。接触部220の表面は銀めっきが施されている。接触部220はリン青銅、ニッケル合金で構成されている。
なお、接続ボルト219はボルトに限定されるものではなく、フォークプラグ205と線材が電気的に接続できるものであれば、いずれのものでもよい。
導体板204の表面は少なくともフォークプラグ205と接触する部分には銀めっきが施されている。
図30は、本発明の半導体試験装置の構成図である。隔壁217の開口部216aに接続構造体218aが挿入され、隔壁217の開口部216bに接続構造体218bが挿入されている。
接続構造体218aはトランジスタ117の接続部507aと連結され、接続構造体218bはトランジスタ117の接続部507bと連結されている。加熱冷却プレート134には循環水パイプ135が組み込まれている。
トランジスタ117の端子にはコネクタ202が接続され、コネクタ202に接続された信号配線222はサンプル接続回路203に接続される。サンプル接続回路203の信号配線235はコネクタ208を介して、デバイス制御回路基板209に接続されている。
フォークプラグ205と導体板204とは、図30等に図示するように、隔壁214の開口部216からフォークプラグ205を差し入れることにより接触される。接触時は、フォークプラグ205のU部が導体板204により広げられ、強固に接触される。
図29に本発明の半導体試験装置の各構成部材の配置図を示す。半導体試験装置の筐体210は、3つの部分に分離されている。筐体の下部は、A室とB室に分離されている。A室には電源装置132が配置される。A室とB室とは隔壁215で分離されている。
各室は、シールドされている。電源装置132、スイッチ回路基板201、トランジスタ117は動作/非動作を繰り返すことにより大きなノイズを発生する。ノイズにより、回路基板等が誤動作することからシールドにより誤動作を防止する。シールドは、導通を有する板、金属板、金属フィルムを各室の周りに配置して実現する。
C1室には、図27に示す加熱冷却プレート134、循環水パイプ135等が配置され、加熱冷却プレート134上に試験をするトランジスタ117が配置される。
C1室とA室、B室間には隔壁214が形成されている。C1室の加熱冷却プレートの周囲には漏水センサ(図示せず)が配置されている。循環水(冷却媒体)等が漏れると漏水センサが働き、半導体試験装置を停止または警報を発するように構成されている。
また、加熱冷却プレートの周囲には、排水用の溝が形成され、加熱冷却プレートから循環水(冷却媒体)が漏れると排水用の溝に、循環水(冷却媒体)が流れ込み、半導体試験装置外に排出されるように構成されている。
以上のように、隔壁214は循環水パイプ135が損傷しても、下側のA室、B室に循環水(冷却媒体)等が漏れないように構成されている。
電源装置132が配置されたA室と、駆動回路系が配置されたB室間には隔壁215が形成されている。隔壁214、隔壁215、隔壁217には静電シールド板が配置され、電源装置132のノイズが遮蔽され、ノイズはB室の駆動回路系には印加されない。
本発明の実施例では、C2室からフォークプラグ205を差し込み、B室の導体板204と接続するとして説明する。上側から下側にフォークプラグ205を押し込みする動作は容易である。しかし、本発明はこれに限定するものではない。たとえば、C2室に導体板204が配置され、B室からフォークプラグ205を挿入して、電気的に接続してもよい。
また、C2室から接続構造体218を差し込み、半導体素子117の接続部507と接続構造体218とを接続する。
図29等に図示するように、接続構造体218をC2室からC1室に挿入し、トランジスタ117の接続部507と電気的に接続する。また、フォークプラグ205をC2室からB室に挿入して、フォークプラグ205と導体板204とを電気的に接続する。トランジスタ117は加熱冷却プレート134に固定され、スイッチ回路基板201はマザー基板207位置で固定されている。接続構造体218とフォークプラグ205は接続配線211で電気的に接続されている。
接続構造体218で開口部216の位置を選択し、試験を行うトランジスタ117を選択することができる。フォークプラグ205を挿入する開口部を選択することにより、容易に制御するスイッチ回路基板201を選択し、試験方法、試験条件を変更することができる。したがって、本発明は、接続構造体218及びフォークプラグ205を用いていることにより、容易にトランジスタ117を選択、また、試験方法等の変更を短時間で実施できる。
なお、隔壁214、隔壁215、隔壁217とは、壁状の構造物、板状の構造物、フィルム状の物、メッシュ状の物、金網状の物等が例示される。一例としてフェノール樹脂(フェノール樹脂、フェノール-ホルムアルデヒド樹脂、石炭酸樹脂)が例示される。隔壁とは、半導体試験装置の第1の部分と第2の部分とを分離するものであればどのような物でもよい。
図28に図示するように、マザー基板207にコネクタ213が取り付けられている。マザー基板207のコネクタにコントロール回路基板111、デバイス制御回路基板209、スイッチ回路基板201が取り付けられる。試験するトランジスタ117の個数に応じて準備するスイッチ回路基板201はマザー基板207に取り付けるスイッチ回路基板201の枚数を変更することにより容易に実現できる。
半導体素子117のゲート端子g、コレクタ端子c、エミッタ端子e等は異方性導電ゴム504aで電気的に接続されている。電気的接続は、図22に図示するように、押圧ヘッド530等により行われる。
マザー基板207には、温度情報Tj、電圧Vi、可変抵抗回路125の制御信号、定電流回路118の制御信号等が伝送される。また、各回路の電源配線、グランド配線が形成され、コネクタ213を介して各回路基板に供給されている。
導体板204は、スイッチ回路基板201からはみ出るように配置されている。このはみ出た部分にフォークプラグ205が接続される。
フォークプラグ205aはスイッチ回路基板201aの導体板204aと接続される。電源配線212は隔壁215の開口部216を介して、スイッチ回路基板201aと接続される。フォークプラグ205dはスイッチ回路基板201bの導体板204cと接続される。電源配線212は隔壁215の開口部216を介して、スイッチ回路基板201bと接続される。フォークプラグ205bはスイッチ回路基板201aの導体板204bと接続される。電源配線212は隔壁215の開口部216を介して、スイッチ回路基板201aと接続される。
図44等に図示するように、スイッチ回路基板201bの導体板204dと導体板204c間にはスイッチ回路124aが配置され、導体板204dと導体板204c間を短絡する。短絡することにより、電流電源装置121が出力する電流Idが試験電流としてトランジスタ117に供給される。
スイッチ回路基板201aの導体板204aと導体板204b間にはスイッチ回路124bが配置され、スイッチ回路124bがオンすることにより、導体板204aと導体板204b間を短絡する。短絡することにより、電流電源装置121が出力する電流Idが放電電流Imとしてグランドに流れ、トランジスタ117のチャンネル間が短絡される。チェンネル間が短絡されることにより、トランジスタ117に過電圧、過電流が印加されることはない。
導体板204にはフォークプラグ205が接続される。導体板204bには、フォークプラグ205cが接続される。導体板204aにはフォークプラグ205bが接続される。また、導体板204dには、フォークプラグ205eが接続される。導体板204cにはフォークプラグ205dが接続される。
図31はフォークプラグ205の構成図である。図31(a)はスイッチ回路基板201に取り付けられた導体板204とフォークプラグ205とが結合された状態を示している。図31(b)は図31(a)のAA’線での断面を、矢印方向から見たときの、導体板204とフォークプラグ205の結合状態を示している。
フォークプラグ205の材質はアルミニウム、ステンレス、銅等の金属で構成されている。また、表面は下地をニッケル処理したうえに銀めっきが施されている。フォークフラグ205はネジ溝が形成されており、接続ボルト219で接続配線211がフォークプラグ205に取り付けができるように構成されている。
凸状の接触部220はリン青銅、銅合金で構成されている。また、接触部220の表面は銀めっきが施されている。フォークプラグ205の導体板204への挿入力は40以上60N以下になるように構成されている。
接触部220として、白金、金、銀、タングステン、銅、ニッケル、またはそれらを組合せた合金が用いられる。また、銀−酸化物接点材料(Ag+ZnO、Ag+SnO2、Ag+SnO2 In2O3、Ag+、Ag+SnO2 Sn2Bi2O7)を用いることも好ましい。
図28では、2枚のスイッチ回路基板201を図示しているが、試験をするトランジスタ117数によりスイッチ回路基板201は2枚以上を必要とし、スイッチ回路基板201はマザー基板207のコネクタ213と接続される。
図30に図示するように、フォークプラグ205cは、C2室とB室間に設けられた隔壁214の開口部216から差し込まれ、導体板204bとフォークプラグ205cが接続される。C1室には試験するトランジスタ117、加熱冷却プレート134が配置され、B室にはトランジスタ117の試験のための駆動回路等が配置されている。C1室、C2室とB室とは隔壁214で分離されているため、加熱冷却プレート134から冷媒液がもれたとしてもB室に漏れることはない。なお、加熱冷却プレート134の周辺には漏水センサ(図示せず)が配置されている。また、冷却液が流出した場合、冷却液を試験装置外に排出する溝が形成されている。
隔壁214には静電シールド板が配置され、トランジスタ117から発生したノイズにより、B室の駆動回路系が誤動作しないように構成されている。
試験するトランジスタ117に流す電流は数百アンペアと大きいため、使用する接続配線211の太さも太い。そのため、接続配線211の摺動性がなく、また、接続配線211が硬く、接続配線211の接続変更が容易でない。
本発明の半導体試験装置では、C2室から挿入されたフォークプラグ205により、スイッチ回路基板201に接続できる。したがって、トランジスタ117の試験条件により使用するスイッチ回路基板201との接続変更は、接続配線211の結線変更する必要がなく、フォークプラグ205を挿入する開口部216位置の変更だけでよい。また、スイッチ回路基板201は、マザー基板207に接続するコネクタ213の位置の変更だけでよい。
図28、図29、図30、図31、図33、図34、図38、図44、図45等に図示するように、トランジスタ117に接続された接続配線211bはフォークプラグ205cに接続されている。トランジスタ117に接続された接続配線211aはフォークプラグ205eに接続されている。
試験をするトランジスタ117を複数であっても、スイッチ回路基板201aは1基板であっても用途として充足する。電流電源装置121の出力電流IdをImとしてグランドラインに流せば良いからである。
スイッチ回路基板201bは試験するトランジスタ117の数が必要である。たとえば、試験するトランジスタ117が12個であれば、スイッチ回路基板201bは12枚準備することが好ましい。スイッチ回路基板201aとスイッチ回路基板201bは同一の仕様とすることがコスト的にも有利である。
スイッチ回路基板201には、スイッチ回路124としてのトランジスタ等を複数実装する。スイッチ回路124の個数が多いほど、2枚の導体板204間を短絡するインピーダンスが小さくなる。スイッチ回路124bのオン抵抗は、試験するトランジスタ117のオン抵抗よりも小さくなるように、スイッチ回路基板201aに実装するスイッチ回路124bの個数を決定する。
図33、図34は、隔壁214の開口部216にフォークプラグ205を挿入した状態を図示したものである。図33は隔壁214の表面から見た図であり、図34は隔壁214の裏面から見た図である。
図33の導体板204bには、一例として、フォークプラグ205bと複数のフォークプラグ205c(フォークプラグ205c1〜フォークプラグ205c5)が接続されている。導体板204d1にはフォークプラグ205e1、導体板204d2にはフォークプラグ205e2、導体板204d3にはフォークプラグ205e3、導体板204d4にはフォークプラグ205e4、導体板204d5にはフォークプラグ205e5が接続されている。
フォークプラグ205cとフォークプラグ205e間にはそれぞれ試験するトランジスタ117が接続されている。試験するトランジスタ117の個数分のスイッチ回路基板201bがマザー基板207に実装される。開口部216はスイッチ回路基板201の導体板204位置に対応して形成されている。
なお、図示していないが、スイッチ回路基板201のスイッチ回路124がオンオフすることにより大きなノイズが発生する。この対策として、スイッチ回路基板201間に金属板を配置し、金属板をアース接地している。
各図面では、スイッチ回路124はスイッチ回路基板201に1個を図示している。しかし、実際には導体板204間には、複数のスイッチ回路124が配置されている。スイッチ回路基板201に複数のスイッチ回路124を配置することにより導体板204間(たとえば、導体板204cと導体板204e間)を低抵抗で短絡することができる。
スイッチ回路124の発熱は導体板204に放熱される。また、スイッチ回路124には放熱板が取り付けられている。スイッチ回路124のグランド端子はスイッチ回路基板201のグランドに接続され、グランドの銅箔を介しても放熱される。
図29に図示するように、スイッチ回路基板201には、2つの導体板204が取り付けられ、2つの導体板204を短絡するようにスイッチ回路124が配置されている。また、図44は第1の実施例における本発明の半導体試験装置の等価回路図である。
図29、図30等に図示するように、スイッチ回路基板201aには導体板204a、導体板204bが取り付けられている。導体板204aは、フォークプラグ205aと接続されている。フォークプラグ205aは電流電源装置121の出力端子と接続されている。導体板204bはフォークプラグ205bと接続されている。フォークプラグ205bは電流電源装置121のグランド端子と接続されている。
スイッチ回路124bがオンすると電流電源装置121の出力端子間が短絡され、短絡電流Imが流れる。そのため、電流電源装置121の出力電流はトランジスタ117には供給されない。スイッチ回路124bがオープンの時に、電流電源装置121の出力電流Idがトランジスタ117に供給される。
スイッチ回路基板201bには導体板204c、導体板204dが取り付けられている。導体板204cは、フォークプラグ205dと接続されている。フォークプラグ205dは電流電源装置121の出力端子と接続されている。導体板204dはフォークプラグ205eと接続されている。フォークプラグ205eは試験を行うトランジスタ117のコレクタ端子と接続されている。
図29、図30、図33、図34等に図示するように、フォークプラグ205eは隔壁214に開口された開口部216に差し込まれ、導体板204dと結合されている。また、フォークプラグ205cは隔壁214に開口された開口部216に差し込まれ、導体板204dと結合される。
スイッチ回路基板201bにはスイッチ回路124aが配置され、スイッチ回路124aがオンすると電流電源装置121からの出力電流Idがトランジスタ117に流す試験電流として、トランジスタ117に供給される。
スイッチ回路基板201bは筐体210のB室に配置されているが、C2室から隔壁214の開口部216から差し込まれたフォークプラグ205により、スイッチ回路基板201bと試験を行うトランジスタ117が電気的に接続される。
図29、図30、図33、図34等に図示すように、フォークプラグ205と導体板204とが接続される。図30において、スイッチ回路基板201は平行して配置されているように図示している。実際にはスイッチ回路基板201は基板ラックに並行した挿入されて配列されている。基板ラックの側面にはマザー基板が配置され、各回路基板への制御信号は、マザー基板から印加される。
図46は、第1の実施例における本発明の半導体素子の試験方法の説明図である。図46においてVgsは、試験をするトランジスタ117のゲート端子に印加するゲート信号である。Idは試験時にトランジスタ117に流す電流である。説明を容易にするため、トランジスタ117がオン時に定電流Iaを流すとしている。
図46(c)St1はダイオードDiに電流Icを流すタイミング信号であり、St1がHレベルの時、トランジスタ117のダイオードDiに電流が流れる。オペアンプ回路116はダイオードDiの端子間電圧を取得し、温度測定回路115は端子間電圧を温度情報Tjに変換する。温度情報Tjはコントロール回路基板111に送られ、コントロール回路基板111は温度情報Tjにしたがってトランジスタ117(半導体素子117)の試験を実施する。
Idは試験を行うトランジスタ117に流れる電流であり、電流電源装置121が出力する電流である。St1、St2は温度測定用のダイオードに測定用電流を流す時間あるいは温度の測定時間である。
図46(e)Ssaはスイッチ回路124aのオンオフ信号、図46(f)Sabはスイッチ回路124bのオンオフ信号である。
図46(g)Vceはトランジスタ117のc端子の電圧(トランジスタ117のチャンネル電圧)、温度情報Tjは測定されたトランジスタ117の温度変化を示す。
図46(a)に図示するように、ゲートドライバ回路113からゲート信号Vgsがトランジスタ117のゲート端子gに印加される。ゲート信号Vgsは周期時間tcycle、オン時間tonである。周期時間tcycle、オン時間tonはゲート信号制御回路112で任意の値に設定することができる。また、オン電圧Vgも任意の電圧に設定することができる。
図46(d)St2は図49に示す実施例において、ダイオードDsa、ダイオードDsbに電流Icを流すタイミング信号である。St2がHレベルの時、トランジスタ117のダイオードDsaまたはDsbに電流が流れる。トランジスタ117と独立したデバイス(ダイオード)に定電流Icを流して温度情報Tjを取得する場合である。
オペアンプ回路116はダイオードDsaまたはDsbの端子間電圧を取得し、温度測定回路115は端子間電圧を温度情報Tjに変換する。温度情報Tjはコントロール回路基板111に送られ、コントロール回路基板111は温度情報Tjに基づいてトランジスタ117の試験を実施する。なお、St2に関連する事項は、図49等で説明する。
理解を容易にするため、測定された温度情報Tjは図46(h)で示すように、T1からT2の間を変化するとして説明する。温度情報Tjはトランジスタ117に通電されることにより高くなり、通電する電流が停止すると低下する。また、温度情報Tjはトランジスタ117の特性変化にともなって変化する。
図46(e)Ssaはスイッチ回路Ssaのオンオフ制御信号のタイミングを示す。SsaがVonになるとスイッチ回路Ssaがクローズ(オン)する。0の場合は、スイッチ回路Ssaがオープン(オフ)になり、電流あるいは電圧の印加が遮断される。
図46(f)Ssbはスイッチ回路Ssbのオンオフ制御信号のタイミングを示す。SsbがVonになるとスイッチ回路Ssbがクローズ(オン)する。0の場合は、スイッチ回路Ssbがオープン(オフ)になる。
図46(g)Vceはトランジスタ117のチャンネル電圧(エミッタ端子とコレクタ端子間の電圧)である。トランジスタ117のオンオフにともなって、サージ電圧、ザージ電流が発生し、また、トランジスタ117のオン抵抗の変化にともないVce波形が時間的に複雑に変化する。また、ダイオードDiに電流Icが流れることにより、トランジスタ117のVce波形は変化する。
本明細書、図面では、説明を容易にするため、あるいは作図を容易にするため、トランジスタ117がオンの時は電圧Vnになるとし、トランジスタがオフの時は電圧Veになるとして説明をする。
ゲート信号は、周期tcycle、オン時間ton、オフ時間toffで試験をするトランジスタ117のゲート端子に印加される。
ゲート信号Vgsはトランジスタ117がNチャンネルの場合は、グランド(接地)電圧0(V)がオフ電圧であり、Vgがオン電圧である。トランジスタ117がPチャンネルの場合は、オン電圧の電位とオフ電圧の電位を変更する。
トランジスタ117をオンする前のtn2期間は、オフ電圧よりもマイナス側のVt電圧にする。また、トランジスタ117をオフ後のtn1期間は、オフ電圧よりもマイナス側のVt電圧にする。
Vt電圧は、0(V)よりも低く、−4(V)よりも高い電圧である。したがって、Vtとは、−4(V)以上かつ0(V)よりも低い電圧である。
なお、トランジスタ117がSiCの場合はオフ電圧をVt電圧とし、IGBTの場合は、オフ電圧を0(V)とする。以上のように、試験するトランジスタ117の種類に応じて、トランジスタ117に供給するオフ電圧を変更できるように本発明の半導体試験装置を構成している。
Vt電圧が印加されている時に、St1(St2)をHレベルにしてトランジスタ117の温度を測定する。Vt電圧を印加している期間にダイオードDiに定電流Icを流す。また、St1(St2)のHレベルに期間には定電流Icを流す。
トランジスタ117のゲート端子にVt電圧が印加されることにより、トランジスタ117のオフ状態が安定し、温度情報Tjの測定を安定して実施することができる。また、温度情報Tjの測定時にノイズが乗りにくく、温度情報Tjの測定精度が向上する。
トランジスタ117のゲート端子にVt電圧を印加することにより、トランジスタ117のリーク電流が減少し、Vi電圧の測定精度が向上、また測定が安定する。
ゲート信号Vgsは、tn1、tn2の時間にVt電圧にされる。一例としてtn1、tn2の時間は、0.2m秒以上2m秒以下の時間である。トランジスタ117は0(V)でオフする。
したがって、トランジスタ117のゲート端子gには、Vg、0(V)、Vtの3電圧を印加する。Vtを印加している期間に、トランジスタのダイオードDiに電流を流して温度情報Tjを測定する。
ダイオードDiに定電流Icを流すときには、スイッチ回路Ssaをオフして、電流電源装置121からの電流がトランジスタ117に印加されないように制御する。
ダイオードDiに定電流Icを流すことにより、ダイオードDiの端子電圧を取得し、オペアンプ回路116は端子電圧に対応するVi電圧を出力する。Vi電圧は温度測定回路115に入力され、温度測定回路115はトランジスタ117の温度に対応する温度情報Tjを求める。
温度情報Tjはコントロール回路基板111に転送され、コントロール回路基板111は温度情報Tjに基づいてトランジスタ117の試験の継続、停止、条件変更等、トランジスタ117(半導体素子117)の試験を制御する。
図46(e)Ssaはスイッチ回路124aのオンオフ制御するタイミング信号である。図46(f)Ssbはスイッチ回路124bのオンオフ制御するタイミング信号である。
スイッチ回路124aは、トランジスタ117のVgs信号がVgになってから、tm2時間遅れてオンする。tm2時間はコントロール回路基板111により変更設定できるように構成されている。
スイッチ回路124aがオンする前のtb2時間前にスイッチ回路124bがオンする。スイッチ回路124aがオンしてからtb1時間後までスイッチ回路124bのオン状態は維持される。tb2時間、tb1時間は独立して変更設定できるように構成されている。
特に、tb1の設定は重要である。tb1の時間は、トランジスタ117のVce電圧の波形を観察して、適正に設定あるいは変更する。
スイッチ回路124aは、トランジスタ117のVgs信号がVtになるtm1時間前にオフする。tm1時間はコントロール回路基板111により変更設定できるように構成されている。
スイッチ回路124aがオフする前のta2時間前にスイッチ回路124bがオンする。スイッチ回路124aがオフしてからta1時間後までスイッチ回路124bのオン状態は維持される。ta2時間、ta1時間は独立して変更設定できるように構成されている。
特に、ta1の設定は重要である。ta1の時間は、トランジスタ117のVce電圧の波形を観察あるいは測定して、適正に設定あるいは変更する。
スイッチ回路Ssbがオンすることにより、電流電源装置121の出力端子がグランド(接地ライン)と短絡し、電荷が放電される。電荷が放電されることにより電流電源装置121の端子電圧は0(V)(グランド電圧)となる。また、電流電源装置121が出力する電流Idを、電流Imとして接地(グランド)へ流す。したがって、電流Iaはトランジスタ117に印加されることはなく、また、トランジスタ117のコレクタ電圧が上昇することはない。
tb2時間は、電流電源装置121の出力電圧が0(V)あるいは0(V)近傍になる時間、あるいは、電流電源装置121の出力電圧の方が、トランジスタ117のコレクタ電圧よりも低くなる時間を観察あるいは測定して設定する。
上記の電圧の関係が所定値になった時刻(tb2経過後)で、スイッチ回路124aをオンさせて、電流電源装置121からの電流Idを印加する。しかし、このときは、スイッチ回路124bがオンしているため、電流電源装置121からの電流Idは、スイッチ回路124bを介して電流Imとしてグランド(接地ライン)に流れる。したがって、トランジスタ117には定電流Idは流れない。
スイッチ回路124aがオンしてから、tb1時間経過後、スイッチ回路124bがオフし、試験電流Idがトランジスタ117に供給される。
試験電流Idは、図46のように、スイッチ回路124aに同期して、トランジスタ117に供給される。
以上のようにスイッチ回路124a、124bを動作させることにより、トランジスタ117にはサージ電圧Vsあるいは突入電流Isが印加されない。または、サージ電圧Vsあるいは突入電流Isが抑制され、良好なトランジスタ117の試験を実施することができる。
トランジスタ117への試験電流Idの停止時は、スイッチ回路124aのオフさせるta2前にスイッチ回路124bをオンさせる。スイッチ回路Ssbを介して、電流電源装置121が出力する定電流Idは電流Imとしてグランドに流れ、トランジスタ117には供給されない。
ta2時間は、電流電源装置121の出力電圧が0(V)あるいは0(V)近傍になる時間、あるいは、電流電源装置121の出力電圧の方が、トランジスタ117のコレクタ電圧よりも低くなる時間を観察して設定する。
上記の電圧の関係が所定値になった時刻(ta2経過後)で、スイッチ回路124aをオフさせる。スイッチ回路124aがオフしてから、ta1時間経過後、スイッチ回路124bがオフされる。
以上のようにスイッチ回路124a、124bを以上のように動作あるいは制御することにより、トランジスタ117にはサージ電圧Vsあるいは突入電流Isが印加されない。または、サージ電圧Vsあるいは突入電流Isが抑制され、良好なトランジスタ117の試験を実施することができる。
トランジスタ117に定電流Idが供給されることにより、温度情報Tjは上昇する。トランジスタ117への定電流Idが停止することにより、温度情報Tjは下降する。温度情報TjはT1とT2間を変動する。試験によりトランジスタ117の特性が変動すると温度情報Tjは徐々に上昇する。
一定値の電流Idをトランジスタ117に印加するには、電流電源装置121を動作させ、トランジスタ117に電流Idを印加する。
図44、図45、図47、図49、図50等に図示するように、ゲートドライバ回路113の可変抵抗回路125の抵抗値も設定することができる。抵抗値を大きくすることにより、ゲート信号Vgsの立ち上がり/立ち下がり波形は、図47(a)の点線あるいは一点鎖線のように変化させることができる。
ゲート信号Vgsの変化あるいは設定により、トランジスタ117に流れる電流Idも図47(b)に図示するように、点線あるいは一点鎖線のように変化させることができる。
電流Idの立ち上り波形、立ち下り波形を変化させることにより、サージ電圧あるいは突入電流を調整あるいは抑制することができる。
温度情報Tjは図47(c)に図示するように、試験によりトランジスタ117の特性が変化するにともなって、実線から点線、点線から一点鎖線に変化する。温度情報TjがTmのレベルに達した時に試験を停止する。あるいは、温度情報Tjの変化割合が所定値になったときに試験と停止する。また、試験条件を変更する。
図48に図示するように、スイッチ回路Ssa(スイッチ回路124a)がオフ状態の時に、St1信号をHにして、温度情報Tjを測定する。St1信号は、ゲート信号がVtの時に、Hレベルにする。tn2期間で、tc2の期間にHレベルにして、温度情報Tjを測定する。tn1期間で、tc1の期間に温度情報Tjを測定する。
tc2の期間に測定した温度情報Tjは、トランジスタ117が冷却された時点の温度情報Tjとなる。tc1期間に測定した温度情報Tjは、トランジスタ117に電流Idを停止した直後の温度情報Tjとなる。
試験の停止、条件変更、制御の変更等は、tc2の期間に測定した温度情報Tjと、tc1期間に測定した温度情報Tjで判断する。
tc1期間に測定した温度情報Tjがtc2の期間に測定した温度情報Tjに比較して変化率が大きい場合、tc1期間に測定した温度情報Tjがtc2の期間に測定した温度情報Tjとの絶対値の差が大きい場合等、測定値温度情報Tjに対応して、試験を制御、変更する。
また、tc2の期間に測定した温度情報Tjが標準値と所定値異なっていると場合、トランジスタ117の接続状態、試験装置に問題があるかを判定し「試験を開始せず」の判断等を行う。
tc2あるいはtc1期間に、Viを複数回測定し、Viに対する温度情報Tjを求める。
図49の実施例は、本発明の第2の実施例における半導体試験装置である。図49におけるトランジスタ117は、温度測定用のダイオードDs(ダイオードDsa、ダイオードDsb)を別途設けている。なお、ダイオードDsは、トランジスタ117と同一プロセスで形成される。
図49の実施例では、図46(d)のSt2信号のタイミングで温度情報Tjを測定する。スイッチ回路Ssa(スイッチ回路124a)がオフ状態の時に、St2信号をHにして、温度情報Tjを測定する。tn2期間で、tc2の期間にHレベルにして、温度情報Tjを測定する。tc1の期間は、tonの期間、tn1の期間にいずれの期間に温度情報Tjを測定してもよい。tc2の期間に測定した温度情報Tjと、tc1期間に測定した温度情報Tjは、平均を取り、温度情報Tjを求める。
なお、tc2あるいはtc1期間に、Viを複数回測定し、Viに対する温度情報Tjを求める。図46の他の信号あるいはスイッチ回路の動作は、図28等で説明した実施例と同一あるいは同様である。
以上の実施例は、トランジスタ117に付加する、あるいは形成されたダイオードで温度情報Tjを測定する実施例であった。
図49の実施例では、トランジスタ117にトランジスタとは接続されていない(独立した)ダイオードDsが形成された実施例である。
ダイオードDsaは定電流Icを流す向きに形成されている。ダイオードDsbは定電流Ic’を流す向きに形成されている。定電流回路118(Pc)は定電流Ic及び定電流Ic’を発生する。
ダイオードDsa、ダイオードDsbは温度測定用のダイオードである。ダイオードDsa、ダイオードDsbの構造は、図28等のダイオードDiと類似あるいは同一である。
ダイオードDiがトランジスタ117の端子(端子c、端子e)と接続されているのに対して、ダイオードDsa、ダイオードDsbはトランジスタ117の端子とは接続されておらず、独立した端子に接続されている点、ダイオードDiは図46(c)のSt1のタイミングで温度情報Tjが測定されるのに対し、ダイオードDsa、ダイオードDsbは図46(d)St2のタイミングで温度情報Tjが測定される点以外は、同一動作あるいは同一構成である。
図49の実施例では、ダイオードDsが定電流Idを流す経路から分離されている。トランジスタ117に電流Idを流している状態でもダイオードに定電流Icを流すことができる。したがって、温度情報Tjを測定する時間を自由に設定することができる。図46(d)に図示するように、tc1、tc2の位置を設定することができる。
ただし、tc2にあっては、図46(d)に示すように、ゲート信号がVtの期間に配置あるいは設定する。tc2の期間で測定する温度情報Tjは、トランジスタ117が動作前の値として使用する。tc1の期間は、トランジスタ117の定電流Idを停止する直前が好ましい。なお、定電流Idの停止した直後でもよい。直前、直後とは1m秒以内の時間とすることが好ましい。
図46(d)のSt2はダイオードDs(Dsa、Dsb)の電流Ic(または電流Ic’)を流すタイミング信号である。
St2がHレベルの時、トランジスタ117のダイオードDs(Dsa、Dsb)に電流が流れる。オペアンプ回路116はダイオードDsの端子間電圧を取得し、温度測定回路115は端子間電圧を温度情報Tjに変換する。
温度情報Tjはコントロール回路基板111に送られ、コントロール回路基板111は温度情報Tjにしたがってトランジスタ117の試験を実施あるいは停止あるいは制御を変更する。
St2がHレベルの時に、定電流回路118は定電流Icを流し、定電流IcはダイオードDsaに流れる。また、定電流回路118は定電流Ic’を流し、定電流Ic’はダイオードDsbに流れる。
定電流Icと定電流Ic’は同一の大きさの電流である。ただし、ダイオードDsaとダイオードDsbの閾値電圧が異なる場合、ダイオードDsaとダイオードDsbの特性が異なる場合等は、定電流Icと定電流Ic’の大きさを異ならせることが好ましい。
オペアンプ回路116はダイオードDsaまたはDsbの端子間電圧を取得し、温度測定回路115は端子間電圧を温度情報Tjに変換する。温度情報Tjはコントロール回路基板111に送られ、コントロール回路基板111は温度情報Tjに基づいてトランジスタ117の試験を実施する。
定電流Icを流して求めたTjと、定電流Ic’を流して求めた温度情報Tjとは、平均値をとる、あるいは重みづけ処理を行い、1つの温度情報Tjの値とする。この温度情報Tjを用いて、コントロール回路基板111はトランジスタ117の試験を実施あるいは停止あるいは制御を変更する。
他の事項は、本明細書、図面で説明した事項あるいは内容と同一あるいは類似であるので説明を省略する。
本発明はその要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。本明細書及び図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。
図50は本発明の実施例における半導体試験装置の説明図である。図28との差異は、ダイオード接続されたトランジスタ117sが試験を行うトランジスタ117mに流す電流Idの経路に配置されている点である。他の箇所は同一であるので説明を省略する。
トランジスタ117sは一例として、試験を実施するトランジスタ117mと同一の仕様のトランジスタである。トランジスタ117sのゲート端子g2とエミッタ端子e2は接続され、トランジスタ117sは等価的にダイオードとみなせる。トランジスタ117sのゲート端子g2とエミッタ端子e2は接続部507のO端子に接続される。トランジスタ117sのコレクタ端子c2は接続部507のP端子と接続される。
トランジスタ117sの端子(ゲート端子g2、エミッタ端子e2、コレクタ端子c2)は図43に図示するように、コネクタ202bと接続され、コネクタ202bは信号配線222bにより、サンプル接続回路203に接続されている。トランジスタ117sの端子(ゲート端子g2、エミッタ端子e2、コレクタ端子c2)の結線は、サンプル接続回路203内で実施される。
スイッチ回路124bがオンすると電流Imが流れ、電流電源装置121の電荷を放電する。あるいは、電流電源装置121が出力する電流Idはスイッチ回路124bを介して、グランドに流す。
試験をするトランジスタ117mに突入電流Isが流れるとトランジスタ117mを突入電流Isあるいはサージ電圧Vsの発生によって、トランジスタ117mが破壊する。突入電流Isあるいはサージ電圧Vsの発生することを防止するため、スイッチ回路124a、124bのオンオフ制御、オンオフ順序を制御する。
周期tcycleを速くして、トランジスタ117mの試験を実施する場合、スイッチ回路124a、スイッチ回路124bのオンオフを高速に実施する必要がある。この場合、スイッチ回路124のオンオフタイミングにより、突入電流Isあるいはサージ電圧Vsが発生する場合がある。
トランジスタ117のコレクタ端子の電圧Vmの電圧が、電流電源装置の出力部の電圧Vpよりも高ければ、電流は電流Imとしてグランドに向かって流れ、トランジスタ117mには流れないか、わずかとなる。
Vm > Vpの関係を作るため、図50に示す実施例では、ダイオード接続したトランジスタ117sを電流Idの経路に配置している。トランジスタ117sに電流が流れる場合、トランジスタ117sのチャンネル電圧分だけ、電圧Vmに積み上がる状態になる。したがって、電圧Vpは、電圧Vmより低い状態となり、トランジスタ117mに突入電流は印加されなくなる。トランジスタ117mが突入電流Isあるいはサージ電圧Vsで破壊することはない。
図60は複数の半導体素子(パワートランジスタ等)のパワーサイクル試験を行っている際のトランジスタのチャンネル(Vce、Vds)電圧あるいは波形図である。具体的な回路構成、試験方法として、図51、図52が例示される。
本発明の半導体素子試験装置及び半導体素子の試験方法において、複数デバイスの同時試験方法を行う。本発明では同時試験方法として、一例としてタイムシェア方式を実施する。
図60は、1台の本発明の半導体素子試験装置で、4個のデバイスのパワーサイクルを実施しているときの波形である。
時間2(s)〜4(s)では第1デバイスがオンし、他のデバイス(第2デバイス、第3デバイス、第4デバイス)はオフとなっている。
時間4(s)〜6(s)では第2デバイスがオンし、他のデバイス(第1デバイス、第3デバイス、第4デバイス)はオフとなっている。
時間6(s)〜8(s)では第3デバイスがオンし、他のデバイス(第1デバイス、第2デバイス、第4デバイス)はオフとなっている。
時間8(s)〜10(s)では第4デバイスがオンし、他のデバイス(第1デバイス、第2デバイス、第3デバイス)はオフとなっている。
次に、4.5(s)後(13.5(s))に再び第1デバイスがオンし、以降、順次、第2デバイス、第3デバイス、第4デバイスがオンする。
図60では、たとえば、第1デバイスがオフすると同時に、第2デバイスがオンするように図示しているが、実際には、第1デバイスがオフ後、所定時間(1〜100ms)の時間間隔後に、第2デバイスがオンする。前記所定時間twは、所定値あるいは任意の時間を設定できるように構成されている。
以上ことは、他のデバイスとの動作間隔においても同様であり、各デバイス間の所定時間twは、任意に設定できるように構成している。以上の事項は図52等においても同様である。
本発明の半導体素子試験装置及び半導体の試験方法において、各デバイスのオン時間ton、各デバイスのオフ時間toffを所定値に設定できるように構成している。各半導体デバイスがトランジスタ素子の場合、トランジスタのゲート端子に印加するパルス時間、周期により容易に試験周期tc(tcycle)、オン時間tonまたはオフ時間toff、所定時間twを調整あるいは設定することができる。
複数のデバイスを複数の半導体素子試験装置で試験した場合、試験結果には装置間のばらつきが含まれるため、正確なデバイスの比較ができない。
本発明の半導体素子試験装置及び半導体素子の試験方法では、1つのデバイスが通電オフ(OFF)の期間中に、他のデバイスに通電(オン)する。一定間隔の通電オン(ON)、オフ(OFF)を繰り返し、半導体デバイスに熱ストレスを与える。
同一の装置(電源、温度測定、制御、バイパスなどの試験環境)で、複数のデバイスを同時(順次に)に試験することで、デバイス試験のスピードアップと正確なデバイス性能の比較を実現することができる。
図51は、本発明の実施例における半導体試験装置の説明図である。図51において、電流電源装置121に並列して、試験を行う複数のトランジスタ117(トランジスタ117Q1〜トランジスタ117Qn)が接続されている。
図51の実施例では、複数個のトランジスタ117を位置決め支柱プレート519上に配置する必要がある。そのため、図53に図示するように、サンプル配置プレート511に試験をするトランジスタ117(SOP117、QFN117)数分の位置決め穴512(図53では、位置決め穴512a、位置決め穴512b、位置決め穴512c、位置決め穴512d、位置決め穴512e)を、サンプル配置プレート511に形成している。それぞれの生き決め穴にSOP117、QFN117等が配置される。
また、図54に図示するように、接続基板514にはSOP117数、QFN117数に対応する電極パターン505、電極パターン506が形成されている。電極パターン上には異方性導電ゴム504が配置され、複数のSOP117、QFN117を押圧は、1つの押圧ヘッドで実施される。
実施例では、1枚のスイッチ回路基板201aと、n枚のスイッチ回路基板201b(スイッチ回路基板201b1〜スイッチ回路基板201bn)を有している。同時あるいは順次に試験するトランジスタ117Qはn個(トランジスタ117Q1〜トランジスタ117Qn)である。
トランジスタQ1のコレクタ端子は、フォークプラグ205e1と接続され、トランジスタQ1のエミッタ端子は、フォークプラグ205c1と接続されている。
トランジスタQ2のコレクタ端子は、フォークプラグ205e2と接続され、トランジスタQ2のエミッタ端子は、フォークプラグ205c2と接続されている。
トランジスタQ3のコレクタ端子は、フォークプラグ205e3と接続され、トランジスタQ3のエミッタ端子は、フォークプラグ205c3と接続されている。
以下同様で、トランジスタQnのコレクタ端子は、フォークプラグ205enと接続され、トランジスタQnのエミッタ端子は、フォークプラグ205cnと接続されている。
定電流回路118の電流Icは、スイッチ回路Ssa1がオンすることにより、トランジスタ117Q1のダイオードDsに供給される。ダイオードDsの端子電圧は、オペアンプ(バッファ)116に印加され、オペアンプ回路116からVi1電圧として出力される。
定電流回路118の電流Icは、スイッチ回路Ssa2がオンすることにより、トランジスタ117Q2のダイオードDsに供給される。ダイオードDsの端子電圧は、オペアンプ(バッファ)116に印加され、オペアンプ回路116からVi2電圧として出力される。
同様に、定電流回路118の電流Icは、スイッチ回路Ssanがオンすることにより、トランジスタ117QnのダイオードDsに供給される。ダイオードDsの端子電圧は、オペアンプ(バッファ)116に印加され、オペアンプ回路116からVin電圧として出力される。
電圧Vi1から電圧Vinはセレクタ127で1つの電圧が選択され、Viとして出力されて温度測定回路115に入力される。
温度測定回路115は温度情報Tjを求めて、コントロール回路基板111に出力する。なお、図51の実施例において、定電流回路118は1つとしたがこれに限定するものではない。各トランジスタ117Qに定電流回路118を配置してもよい。また、各トランジスタ117Qに温度測定回路115を形成または配置してもよい。
電圧データVi、温度情報Tjはマザー基板207の配線を介して、コントロール回路基板111に送られる。
トランジスタ117Q1の接続部507(P端子)は接続構造体218a1と接続されている。トランジスタ117Q1の接続部507(N端子)は接続構造体218b1と接続されている。
トランジスタ117Q2の接続部507(P端子)は接続構造体218a2と接続されている。トランジスタ117Q2の接続部507(N端子)は接続構造体218b2と接続されている。
以下、同様に、トランジスタ117Qnの接続部507(P端子)は接続構造体218anと接続されている。トランジスタ117Qnの接続部507(N端子)は接続構造体218bnと接続されている。なお、nは1以上の正数である。
接続構造体218は隔壁217に設けられた開口部216から挿入される。接続構造体218の挿入は、C2室からC1室方向に実施される。
フォークプラグ205は、C2室側から隔壁214に形成された開口部216を介してB室に差し込まれる。フォークプラグ205は差し込まれることによりスイッチ回路基板201の導体板204と接続される。フォークプラグ205を差し込む開口部216位置により、スイッチ回路基板201を選択できる。
マザー基板207のコネクタ213に接続するスイッチ回路基板201位置を変更することによりフォークプラグ205で選択するスイッチ回路基板201を選択することができる。
スイッチ回路基板201には導体板204が2枚配置されている。2枚の導体板204のうち、C2室に近い側の導体板204とフォークプラグ205とが接続(接触)されるように、導体板204が配置される。
本発明の実施例において、フォークプラグ205と導体板204とを接触させて電気的に接続するとしたが、これに限定するものではない。機構的な動作により電気的に接続状態と、非接続状態とを変更できるものであればいずれでもよい。また、接続した状態を安定的に維持できるものであればいずれの構成であってもよい。
たとえば、フォークプラグ205のかわりに、ロータリーコネクタ、ロータリージョイント、大電流コネクタ等であってもよい。導体板204の代わりに、ロータリーコネクタ、ロータリージョイント、大電流コネクタであってもよいし、円筒状の導体棒、角型の導体棒、くし型の導体板等であってもよい。
図52は、図51の動作を説明する本発明の実施例における半導体素子の試験方法の説明図である。トランジスタ117Q(トランジスタ117Q1〜トランジスタ117Qn)が同時にオンさせて半導体試験を実施することは可能である。この場合、トランジスタ117Q(トランジスタ117Q1〜トランジスタ117Qn)のすべてに定電流Idを流す必要がある。したがって、電流電源装置121には、トランジスタ117Qがn個あれば、Id×n(nは1以上の正数)の電流を出力できる必要がある。したがって、大容量の電流電源装置121が必要となる。
トランジスタ117Qを順次オンさせて、定電流Idをトランジスタ117Qに印加して試験を実施すれば、電流電源装置121が出力する定電流はIdでよい。図52は、トランジスタ117Qを順次オンさせて試験を実施する半導体試験装置の試験方法の実施例である。半導体素子は、定電流Idをオンオフさせる回数で変化する。
したがって、図52のように半導体素子(トランジスタ117Q等)を順次オンさせることによる試験をすることにより、効率よく試験を実施でき、また、電流電源装置121の最大出力電流容量を小さくすることができる。
図52において、オンさせるトランジスタ117Qは1個として説明するが、これに限定するものではない。たとえば、複数個のトランジスタ117Qを同時にオンさせてもよい。この場合、電流電源装置121が出力する定電流の最大値は、オンさせるトランジスタ117Qの個数×Idとなる。
本発明の実施例において電流電源装置121は1台と図示しているが、これに限定するものではない。電流電源装置121は、別途、電流電源装置121bを設置してもよい。また、2台以上の電流電源装置121を設置してもよい。電流電源装置121を複数台、設置することより、トランジスタ117に流す電流Idをさまざまな波形とすることができる。
以上の事項は、本発明の実施例においても同様である。
図52(a)に図示するように、スイッチ回路St1(151s1)〜スイッチ回路Stn(151sn)がオンすることにより、トランジスタ117に定電流Id1〜定電流Idnが流れる。たとえば、定電流Idの印加時間はtonであり、定電流Id1と定電流Id2とは時間tcycleの間隔で順次、トランジスタ117に印加される。トランジスタ117はオンすることにより、トランジスタ117Qのチャンネル電圧が順次、変化する(図52(c))。
したがって、たとえば、定電流Id1と定電流Id2とは時間的に重なりがない。そのため、電流電源装置121の出力容量は、1つのトランジスタ117Qの試験に必要とする出力容量でよい。
定電流Id(Id1〜Idn)は重ならないように制御する。また、好ましくは定電流Id(Id1〜Idn)のそれぞれの電流Id間は、1μ秒以上の間隔をあけることが好ましい。なお、各トランジスタ117Qに対しては、図46で説明した駆動方法、制御方法を実施する。
各トランジスタ117Qに供給する定電流Icは、スイッチ回路Ssa(Ssa1〜Ssan)を順次オンさせて、各トランジスタ117QのダイオードDsに供給する。
ダイオードDsの端子電圧に対応する電圧Vi(Vi1〜Vin)はスイッチ回路Ssa(Ssa1〜Ssan)に同期して、セレクタ127によって選択される。たとえば、トランジスタ117Q1に電流Icが供給されている時は、セレクタ127はトランジスタ117Q1のダイオードDsの端子電圧を選択する。トランジスタ117Q3に電流Icが供給されている時は、セレクタ127はトランジスタ117Q3のダイオードDsの端子電圧を選択する。選択された電圧Viが温度測定回路115に供給される。
他の構成、動作は他の実施例で説明している構成、動作と同様であるので説明を省略する。
本発明の実施例において、トランジスタ117は、IGBTを例示して説明したが、これに限定するものではない。
たとえば、NチャンネルのJFET(図55(a))、PチャンネルのJFET(図55(b))、NチャンネルのMOSFET(図55(c))、PチャンネルのMOSFET(図55(d))、NチャンネルのバイポーラFET(図55(e))、PチャンネルのバイポーラFET(図55(f))であっても良いことは言うまでもない。
また、3端子のデバイスに限定されるものではなく、図55(g)に図示するダイオード等の2端子素子であってもよい。2端子素子では、ゲート信号Vgsは必要がない。電流電源装置121で定電流Idを流して試験することにより、本発明の半導体試験装置、半導体素子の試験方法を適用できることは言うまでもない。
また、トランジスタ、ダイオードに限定されるものではなく、サイリスタ、トライアックなどの他の半導体素子、バリスタ、ダイアック、あるいは、トランジスタ、ダイオード抵抗などが混載あるいは集積されたモジュールも、本発明の半導体試験装置、半導体素子の試験方法を適用できることは言うまでもない。
また、半導体素子に限定されるものではなく、たとえば、コンクリート抵抗、ホーロー抵抗等の抵抗素子あるいは可変抵抗素子、サーミスタ、ポジスタなど非線形の抵抗素子、トランスなどの偏圧素子等にも本発明は適用することができる。
以上、本明細書において、実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
本明細書及び図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。
たとえば、図45で示すスイッチ回路124a、スイッチ回路124bは、他の実施例にも適用できる。たとえば、図51、図52の構成あるいは動作は、図49、図50等の他の実施例にも適用できることは言うまでもない。
たとえば、図25、図68、図72に図示する本発明の装置、当該装置の動作、当該装置の構成は、相互に一部または全部を組み合わせることができることは言うまでもない。
たとえば、図2、図5、図7、図58等で説明した本発明は、相互に一部または全部を組み合わせることができることは言うまでもない。
たとえば、図46、47、48、図49、図50、図51、図53、図60、図61、図62、図63、図64、図65、図66、図67等で説明した本発明の試験方法、検査方法、試験装置の駆動方法は、相互に一部または全部を組み合わせることができることは言うまでもない。